CN205657056U - 阵列基板与显示装置 - Google Patents
阵列基板与显示装置 Download PDFInfo
- Publication number
- CN205657056U CN205657056U CN201620327827.8U CN201620327827U CN205657056U CN 205657056 U CN205657056 U CN 205657056U CN 201620327827 U CN201620327827 U CN 201620327827U CN 205657056 U CN205657056 U CN 205657056U
- Authority
- CN
- China
- Prior art keywords
- grid
- group
- light shield
- shield layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本实用新型提供一种阵列基板，包括：基底；栅极层，包括栅极组，栅极组阵列排布于基底上，包括交替间隔排列的第一栅极组和第二栅极组，第一栅极组和第二栅极组均包括至少一个栅极；有源层，设置于基底和栅极层之间，包括第一沟道组和第二沟道组，第一沟道组对应第一栅极组，第二沟道组对应第二栅极组；遮光层，设置于基底与有源层之间，包括第一遮光层和第二遮光层，第一遮光层与第二遮光层之间设置有第一缓冲层，第一遮光层对应第一沟道组，第二遮光层对应第二沟道组。本实用新型通过交替间隔设置的两层遮光层，增大了同一层内相邻遮光层间的距离，避免了将遮光层同层设置时相邻遮光层之间分开困难的问题。
Description
技术领域
本实用新型涉及一种薄膜晶体管装置，特别是涉及一种用于有源阵列平面显示器中具有遮光层的多栅极薄膜晶体管装置。
背景技术
液晶显示装置(LCD：Liquid Crystal Display)因其体积小、功耗低、无辐射等特点已成为目前平板显示装置中的主流产品。
薄膜晶体管是液晶显示装置中必不可少的控制器件，薄膜晶体管包括栅极、源极与漏极，薄膜晶体管通常采用非晶硅(a-Si)材料形成。
随着显示技术的发展，出现了采用多晶硅(p-Si)材料形成薄膜晶体管的方式。具体的，可形成多晶硅(p-Si)薄膜层，然后对多晶硅(p-Si)薄膜层进行掺杂等工艺，从而形成薄膜晶体管的有源区、源极区与漏极区。研究显示，采用多晶硅(p-Si)材料形成的薄膜晶体管的性能比采用非晶硅材料形成的薄膜晶体管的性能高100多倍。多晶硅包括高温多晶硅(HTPS)和低温多晶硅(LTPS)，其中，采用低温多晶硅形成的薄膜晶体管具有较高的电子迁移率，还能缩小薄膜晶体管的尺寸，因此广泛应用于液晶显示装置中，既实现了高开口率，又使得相应的显示装置具有高亮度、低耗电的优点。
与采用非晶硅材料形成的薄膜晶体管相比，采用低温多晶硅材料形成的薄膜晶体管工作时漏电流比较大，而漏电流较大的主要原因是显示时背光对沟道区进行照射，从而产生了较大的光致漏电流。目前主要是通过在沟道区下面制备一层遮光层来降低漏电流，同时，薄膜晶体管采用双栅结构也能从一定程度上降低漏电流。在实际制备中，对于主要采用双栅结构的低温多晶硅薄膜晶体管的制备，双栅结构的薄膜晶体管的沟道区下面遮光层分隔开时(即遮光层被分隔为面积较小的两块，且两块间隔设置)，由于遮光层与沟道区之间的正对面积相对减小，所以遮光层的寄生电容减小，这能使最终显示产品的良率更高。
但随着液晶显示装置越来越往高像素密度发展，想把薄膜晶体管沟道区下面的遮光层分开越来越困难，遮光层连在一起时与栅极线之间的寄生电容过大，影响最终显示产品的良率。
实用新型内容
一方面，本实用新型提供一种阵列基板，包括：基底；栅极层，包括栅极组，所述栅极组阵列排布于所述基底上，包括交替间隔排列的第一栅极组和第二栅极组，所述第一栅极组和第二栅极组均包括至少一个栅极；有源层，设置于所述基底和所述栅极层之间，包括第一沟道组和第二沟道组，所述第一沟道组对应所述第一栅极组，所述第二沟道组对应所述第二栅极组；所述第一沟道组和所述第二沟道组均包括至少一个沟道；遮光层，设置于所述基底与所述有源层之间，包括第一遮光层和第二遮光层，所述第一遮光层与所述第二遮光层之间设置有第一缓冲层，所述第一遮光层对应所述第一沟道组，所述第二遮光层对应所述第二沟道组。
另一方面，本实用新型提供一种显示装置，该显示装置包括第一方面提供的阵列基板。
本实用新型通过在阵列基板上交替间隔设置的两层遮光层，增大了同一层内相邻遮光层间的距离，避免了将遮光层同层设置时相邻遮光层之间分开困难的问题，减小了遮光层与栅极线之间的寄生电容，提高了最终显示产品的良率。
为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合附图说明书附图作详细说明如下。
附图说明
图1为本实用新型一实施例的阵列基板俯视图；
图2为图1中沿A-A’线的剖面示意图；
图3为本实用新型一实施例的阵列基板俯视图；
图4为图3中沿A-A’线的剖面示意图；
图5为本实用新型一实施例的阵列基板俯视图；
图6为图5中沿A-A’线的剖面示意图。
具体实施方式
以下说明本实用新型实施例的阵列基板。然而，可轻易了解本实用新型所提供的实施例仅用于说明以特定方法制作及使用本实用新型，并非用以局限本实用新型的范围。
实施例1：
请参照图1和图2，其中图1为本实用新型一实施例的阵列基板俯视图，图2为图1中沿A-A’线的剖面示意图。阵列基板包括基板1，第一遮光层31设置于基底1上，为间隔设置的块状；第一缓冲层5设置于第一遮光层31上，覆盖第一遮光层31；第二遮光层32设置于第一缓冲层5上，为间隔设置的块状，第二遮光层32穿插于第一遮光层31的间隔中；第二缓冲层7设置于第二遮光层32上，覆盖第二遮光层32，第一遮光层31和第二遮光层32在基底1上的垂直投影无交叠；有源层设置于第二缓冲层7上，有源层包括源极区26，漏极区24，第一沟道区21，第二沟道区22，沟道连接区23，其中第一沟道区21邻接源极区26与沟道连接区23，第二沟道区22邻接漏极区24与沟道连接区23；栅极绝缘层9，设置于有源层上；栅极层8设置于栅极绝缘层9上，其中栅极层8与有源层相对的部分为栅极。阵列基板上包括薄膜晶体管T，薄膜晶体管T阵列排布于基底1上，每个薄膜晶体管T包括有源层、源极、漏极、栅极绝缘层9、栅极；其中有源层设置于基底1和栅极层8之间，包括第一沟道组20a和第二沟道组20b，第一沟道组20a和第二沟道组20b均包括至少一个沟道区，其中第一遮光层31对应第一沟道组20a，第二遮光层32对应第二沟道组20b；栅极层8包括栅极组80，栅极组80阵列排布于基底1上，包括交替间隔排列的第一栅极组80a和第二栅极组80b，第一栅极组80a和第二栅极组80b均包括至少一个栅极。
基底1可由石英、玻璃或其他透明材料所构成。第一缓冲层5为氮化硅或氮化硅与氧化硅。遮光层可由金属、半导体材料或其他吸光材料所构成，优选地，制成第一遮光层31与第二遮光层32的材料相同。第二缓冲层7为氧化硅或氮化硅与氧化硅。栅极绝缘层9为氮化硅、氧化硅或氮化硅与氧化硅。
本实施例中每个薄膜晶体管T包含两个栅极，分别为第一栅极81和第二栅极82，第一栅极81和第二栅极82通过栅极层8电连接；本实施例中第一沟道组20a包括一个第一沟道区21，第二沟道组20b包括一个第二沟道区22，第一栅极组80a包括一个第一栅极81，第二栅极组80b包括一个第二栅极82，其中第一沟道组20a对应第一栅极组80a，第二沟道组20b对应第二栅极组80b。
本实施例中第一栅极组80a对应的第一沟道组20a在基底1上的垂直投影被第一遮光层31在基底1上的垂直投影覆盖，第二栅极组80b对应的第二沟道组20b在基底1上的垂直投影被第二遮光层32在基底1上的垂直投影覆盖，则第一遮光层31完全遮蔽第一沟道组20a，第二遮光层32完全遮蔽第二沟道区20b，可以防止光照射到第一沟道区21和第二沟道区22，避免产生漏电流，提升了薄膜晶体管T的器件稳定性。
本实用新型中遮光层设置于基底1与有源层之间，分第一遮光层31和第二遮光层32两层设置，第一遮光层31与第二遮光层32在基底1上的投影相互间隔，这种两层遮光层的设置方式增加了第一遮光层31内第一遮光层块311与相邻的第一遮光层块312之间的间隔距离，不会出现相邻遮光层块分不开的情况，尤其适用于高像素密度产品。
请参照图3、图4，不同于图1、图2所示的实施例之处在于第一栅极组80a包括位于同一个薄膜晶体T1的第一栅极81和第二栅极82，第二栅极组80b包括位于同一薄膜晶体管T2的第一栅极81和第二栅极82，第一沟道组20a包括位于同一薄膜晶体管T1的第一沟道区21和第二沟道区22，第二沟道组20b包括位于同一薄膜晶体管T2的第一沟道区21和第二沟道区22，其中第一沟道组20a对应第一栅极组80a，第二沟道组20b对应第二栅极组80b。
请参照图5、图6，不同于上述所示的实施例之处在于第一栅极组80a包括位于薄膜晶体管T1的第一栅极81和与薄膜晶体管T1相邻的薄膜晶体管T2的第二栅极82，相应地第二栅极组80b包括位于薄膜晶体管T1的第二栅极82和与薄膜晶体管T1相邻的薄膜晶体管T2的第一栅极81，第一沟道组20a包括位于薄膜晶体管T1的第一沟道区21和与薄膜晶体管T1相邻的薄膜晶体管T2的第二沟道区22，第二沟道组20b包括位于薄膜晶体管T1的第二沟道区22和与薄膜晶体管T1相邻的薄膜晶体管T2的第一沟道区21，其中第一沟道组20a对应第一栅极组80a，第二沟道组20b对应第二栅极组80b。
本实用新型也适用于单栅结构的薄膜晶体管，此时每个薄膜晶体管包括一个栅极，第一栅极组包括一个栅极，第二栅极组包括一个栅极，第一栅极组与第二栅极组交替间隔设置。
实施例2：
本实施例提供一种显示装置，包括实施例1中的阵列基板。
通过采用实施例2中的阵列基板，使显示装置的显示性能得到了进一步提高。
上述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。
Claims (12)
1.一种阵列基板，其特征在于，包括：
基底；
栅极层，包括栅极组，所述栅极组阵列排布于所述基底上，包括交替间隔排列的第一栅极组和第二栅极组，所述第一栅极组和所述第二栅极组均包括至少一个栅极；
有源层，设置于所述基底和所述栅极层之间，包括第一沟道组和第二沟道组，所述第一沟道组对应所述第一栅极组，所述第二沟道组对应所述第二栅极组，所述第一沟道组和所述第二沟道组均包括至少一个沟道；
遮光层，设置于所述基底与所述有源层之间，包括第一遮光层和第二遮光层，所述第一遮光层与所述第二遮光层之间设置有第一缓冲层，所述第一遮光层对应所述第一沟道组，所述第二遮光层对应所述第二沟道组。
2.如权利要求1所述的阵列基板，其特征在于，还包括薄膜晶体管，所述薄膜晶体管包括所述栅极，所述薄膜晶体管阵列排布于所述基底上。
3.如权利要求2所述的阵列基板，其特征在于，每个所述薄膜晶体管包括一个栅极，所述第一栅极组包括一个栅极，所述第二栅极组包括一个栅极。
4.如权利要求2所述的阵列基板，其特征在于，
每个所述薄膜晶体管包括两个栅极，分别定义为第一栅极和第二栅极；
每个所述第一栅极组包括一个所述第一栅极，每个所述第二栅极组包括一个所述第二栅极。
5.如权利要求2所述的阵列基板，其特征在于，
每个所述薄膜晶体管包括两个栅极，分别定义为第一栅极和第二栅极；
所述第一栅极组包括位于同一所述薄膜晶体管的第一栅极和第二栅极，所述第二栅极组包括位于同一所述薄膜晶体管的第一栅极和第二栅极。
6.如权利要求2所述的阵列基板，其特征在于，
每个所述薄膜晶体管包括两个栅极，分别定义为第一栅极和第二栅极；
所述第一栅极组包括一个所述薄膜晶体管的第一栅极和与所述薄膜晶体管相邻的薄膜晶体管的第二栅极。
7.如权利要求1所述的阵列基板，其特征在于，所述第一遮光层和所述第二遮光层在所述基底上的垂直投影无交叠。
8.如权利要求1所述的阵列基板，其特征在于，制成所述第一遮光层与所述第二遮光层的材料相同。
9.如权利要求1所述的阵列基板，其特征在于，还包括第二缓冲层，设置于所述第二遮光层与所述有源层之间。
10.如权利要求9所述的阵列基板，其特征在于，所述第一缓冲层为氮化硅或氮化硅与氧化硅，所述第二缓冲层为氧化硅或氮化硅与氧化硅。
11.如权利要求1所述的阵列基板，其特征在于，还包括栅极绝缘层，设置于所述有源层与所述栅极层之间。
12.一种显示装置，其特征在于，包括权利要求1-11任一所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620327827.8U CN205657056U (zh) | 2016-04-19 | 2016-04-19 | 阵列基板与显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620327827.8U CN205657056U (zh) | 2016-04-19 | 2016-04-19 | 阵列基板与显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205657056U true CN205657056U (zh) | 2016-10-19 |
Family
ID=57391571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620327827.8U Active CN205657056U (zh) | 2016-04-19 | 2016-04-19 | 阵列基板与显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205657056U (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106444197A (zh) * | 2016-11-30 | 2017-02-22 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板以及显示装置 |
| CN106653695A (zh) * | 2016-12-27 | 2017-05-10 | 武汉华星光电技术有限公司 | 一种低温多晶硅阵列基板及其制作方法 |
| WO2018161397A1 (zh) * | 2017-03-08 | 2018-09-13 | 武汉华星光电技术有限公司 | Tft阵列基板及液晶显示面板 |
| CN109757118A (zh) * | 2017-09-04 | 2019-05-14 | 京东方科技集团股份有限公司 | 显示基板和显示设备 |
| WO2023070789A1 (zh) * | 2021-11-01 | 2023-05-04 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
-
2016
- 2016-04-19 CN CN201620327827.8U patent/CN205657056U/zh active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106444197A (zh) * | 2016-11-30 | 2017-02-22 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板以及显示装置 |
| CN106653695A (zh) * | 2016-12-27 | 2017-05-10 | 武汉华星光电技术有限公司 | 一种低温多晶硅阵列基板及其制作方法 |
| WO2018119866A1 (zh) * | 2016-12-27 | 2018-07-05 | 武汉华星光电技术有限公司 | 一种低温多晶硅阵列基板及其制作方法 |
| CN106653695B (zh) * | 2016-12-27 | 2018-07-06 | 武汉华星光电技术有限公司 | 一种低温多晶硅阵列基板及其制作方法 |
| US10134907B2 (en) | 2016-12-27 | 2018-11-20 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Low temperature polysilicon array substrate and method for manufacturing the same |
| WO2018161397A1 (zh) * | 2017-03-08 | 2018-09-13 | 武汉华星光电技术有限公司 | Tft阵列基板及液晶显示面板 |
| CN109757118A (zh) * | 2017-09-04 | 2019-05-14 | 京东方科技集团股份有限公司 | 显示基板和显示设备 |
| WO2023070789A1 (zh) * | 2021-11-01 | 2023-05-04 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205657056U (zh) | 阵列基板与显示装置 | |
| CN104022126B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN205229635U (zh) | 像素结构、阵列基板及显示装置 | |
| CN202631914U (zh) | 一种阵列基板及显示装置 | |
| CN107275347B (zh) | 一种阵列基板、其制备方法及显示面板 | |
| JP2018502321A (ja) | Ｌｔｐｓアレイ基板 | |
| CN108803170B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104865762A (zh) | 像素结构及显示面板 | |
| CN104218092A (zh) | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104657016B (zh) | 内嵌式触控显示屏及触控显示装置 | |
| CN203871327U (zh) | 一种阵列基板及显示装置 | |
| CN106950772A (zh) | 阵列基板、显示面板和显示装置 | |
| CN105448933A (zh) | 用于液晶面板中的阵列基板及其制作方法 | |
| CN105895706A (zh) | 薄膜晶体管及显示装置 | |
| CN102651403A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示面板 | |
| CN204374567U (zh) | 一种像素结构、阵列基板、显示面板和显示装置 | |
| CN203299499U (zh) | 一种阵列基板及显示装置 | |
| CN104538402A (zh) | 阵列基板及其制作方法、和显示装置 | |
| CN104952885A (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN104091809B (zh) | 一种阵列基板、其制备方法、液晶显示屏及显示装置 | |
| CN103730511B (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN105977307A (zh) | 薄膜晶体管、显示面板及显示装置 | |
| CN104409514A (zh) | 一种薄膜晶体管结构、其制作方法及相关装置 | |
| CN111276497B (zh) | 驱动背板和显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |