WO2020192703A1 - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- WO2020192703A1 WO2020192703A1 PCT/CN2020/081194 CN2020081194W WO2020192703A1 WO 2020192703 A1 WO2020192703 A1 WO 2020192703A1 CN 2020081194 W CN2020081194 W CN 2020081194W WO 2020192703 A1 WO2020192703 A1 WO 2020192703A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- base substrate
- thermally conductive
- insulating layer
- substrate
- active layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 172
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000010409 thin film Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 11
- 238000009826 distribution Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 6
- 229910001220 stainless steel Inorganic materials 0.000 claims description 3
- 239000010935 stainless steel Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Definitions
- a display substrate including: a base substrate; an insulating layer provided on the base substrate; a thin film transistor provided on a side of the insulating layer away from the base substrate, the thin film transistor Comprising an active layer, the active layer comprising the channel region of the thin film transistor; and a heat conduction structure located between the thin film transistor and the base substrate, wherein the heat conduction performance of the heat conduction structure is better than that of all The thermal conductivity of the insulating layer.
- FIG. 4 is a schematic diagram of a partial structure of a display substrate provided by an embodiment of the disclosure.
- the heat conduction structure 4 may include at least one heat conduction column 41 extending from the base substrate 1 to the active layer 3.
- the heat conducting structure 4 may include a plurality of the heat conducting pillars 41.
- the plurality of heat conducting pillars 41 are distributed on the base substrate 1 at intervals.
- a plurality of thermally conductive pillars 41 may be uniformly distributed on the base substrate 1.
- the orthographic projection of the first part of the plurality of thermally conductive pillars 41 on the base substrate falls within the channel region A on the base substrate 1.
- the orthographic projection of the second part of the plurality of thermally conductive pillars 41 on the base substrate falls into the orthographic projection of the source region B and the drain region B on the base substrate Inside.
- Step 101 forming an insulating layer and a heat conducting structure on a base substrate.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
提供一种显示基板及其制备方法、显示装置。所述显示基板包括：衬底基板；设置在所述衬底基板上的绝缘层；设置在所述绝缘层远离所述衬底基板一侧的薄膜晶体管，所述薄膜晶体管包括有源层，所述有源层包括所述薄膜晶体管的沟道区域；和位于所述薄膜晶体管与所述衬底基板之间的导热结构，其中，所述导热结构的导热性能优于所述绝缘层的导热性能。
Description
相关申请的交叉引用
本申请要求于2019年3月28日递交中国专利局的、申请号为201910244490.2的中国专利申请的权益，该申请的全部公开内容以引用方式并入本文。
本公开涉及显示技术领域，特别涉及一种显示基板及其制备方法、显示装置。
随着液晶显示技术的发展，对薄膜晶体管(Thin Film Transistor，简称为TFT)半导体层的电子迁移率要求越来越高，低温多晶硅薄膜晶体管(Low Temperature Poly-silicon Thin Film Transistor，简称为LTPS TFT)应运而生，由于低温多晶硅薄膜晶体管迁移率高，同时可以在较低温条件(低于600℃)下制备，因此逐渐被广泛地应用于包括电脑、手机等在内的各种显示装置中。
然而，在目前的低温多晶硅薄膜晶体管中，有源层会产生自发热效应，因而导致薄膜晶体管的电学性能恶化。
在本部分中公开的以上信息仅用于对本公开的发明构思的背景的理解，因此，以上信息可包含不构成现有技术的信息。
发明内容
在一个方面，提供一种显示基板，包括：衬底基板；设置在所述衬底基板上的绝缘层；设置在所述绝缘层远离所述衬底基板一侧的薄膜晶体管，所述薄膜晶体管包括有源层，所述有源层包括所述薄膜晶体管的沟道区域；和位于所述薄膜晶体管与所述衬底基板之间的导热结构，其中，所述导热结构的导热性能优于所述绝缘层的导热性能。
根据一些示例性的实施例，所述导热结构包括沿从所述衬底基板至所述有源层方向延伸的多个导热柱，所述多个导热柱间隔分布在所述衬底基板上。
根据一些示例性的实施例，每一个所述导热柱的两端分别与所述衬底基板和所述有源层相接触。
根据一些示例性的实施例，每一个所述导热柱朝向所述衬底基板的一端与所述衬底基板接触，每一个所述导热柱朝向所述有源层的一端与所述有源层间隔设置。
根据一些示例性的实施例，所述绝缘层包括多个通孔，每一个所述通孔沿从所述衬底基板至所述有源层方向贯穿所述绝缘层；所述多个导热柱分别位于所述多个通孔中。
根据一些示例性的实施例，所述绝缘层包括多个凹槽，每一个所述凹槽朝向所述衬底基板敞开；所述多个导热柱分别位于所述多个凹槽中。
根据一些示例性的实施例，所述多个导热柱在所述衬底基板上的正投影落入所述沟道区域在所述衬底基板的正投影内。
根据一些示例性的实施例，所述有源层还包括源极区域和漏极区域，所述沟道区域位于所述源极区域与所述漏极区域之间，所述多个导热柱中的第一部分在所述衬底基板上的正投影落入所述沟道区域在所述衬底基板的正投影内，所述多个导热柱中的第二部分在所述衬底基板上的正投影落入所述源极区域和所述漏极区域在所述衬底基板的正投影内。
根据一些示例性的实施例，所述多个导热柱中的第一部分在所述衬底基板上的分布密度大于所述多个导热柱中的第二部分在所述衬底基板上的分布密度。
根据一些示例性的实施例，所述导热结构还包括位于所述绝缘层和所述衬底基板之间的导热层，每一个所述导热柱朝向所述衬底基板的一端与所述导热层接触。
根据一些示例性的实施例，所述导热层在所述衬底基板上的正投影覆盖所述导热柱在所述衬底基板上的正投影。
根据一些示例性的实施例，所述显示基板还包括栅极金属层，其中，所述栅极金属层位于所述有源层远离所述衬底基板的一侧。
根据一些示例性的实施例，所述导热结构包括金属材料。
根据一些示例性的实施例，所述有源层包括低温多晶硅。
根据一些示例性的实施例，所述衬底基板包括不锈钢材料。
在另一方面，提供一种显示装置，包括如上所述的显示基板。
在又一方面，提供一种显示基板的制备方法，包括以下步骤：
在衬底基板上形成绝缘层和导热结构；以及
在所述绝缘层和导热结构上制备薄膜晶体管，所述薄膜晶体管包括有源层，所述有源层包括所述薄膜晶体管的沟道区域，
其中，所述导热结构的导热性能优于所述绝缘层。
根据一些示例性的实施例，所述导热结构包括沿从所述衬底基板至所述有源层方向延伸的多个导热柱，所述多个导热柱间隔分布在所述衬底基板上。
根据一些示例性的实施例，在衬底基板上形成绝缘层和导热结构包括：
在衬底基板上制备绝缘层，并利用第一次构图工艺在所述绝缘层中形成多个通孔；以及
在所述绝缘层上沉积金属层，并利用第二次构图工艺，形成分别位于所述多个通孔中的所述多个导热柱。
根据一些示例性的实施例，在衬底基板上形成绝缘层和导热结构包括：
在衬底基板上制备金属层，并利用构图工艺形成所述多个导热柱；以及
在形成有所述多个导热柱的衬底基板上形成所述绝缘层。
图1为本公开实施例提供的一种显示基板的结构示意图；
图1A为图1所示的显示基板的部分平面图，其中示意性示出了导热结构与有源层的沟道区域在平面图中的相对位置关系；
图2为本公开实施例提供的一种显示基板的部分结构示意图；
图3为本公开实施例提供的一种显示基板的部分结构示意图；
图4为本公开实施例提供的一种显示基板的部分结构示意图；
图5为本公开实施例提供的一种显示基板的部分结构示意图；
图5A为图5所示的显示基板的部分平面图，其中示意性示出了导热结构与有源层的沟道区域、源极区域和漏极区域在平面图中的相对位置关系；
图6为本公开实施例提供的一种显示基板在制备过程中的结构示意图；
图7为本公开另一实施例提供的一种显示基板在制备过程中的结构示意图；以及
图8为本公开实施例提供的一种显示基板的制备方法流程图。
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
需要说明的是，本领域技术人员应该理解，“导热性能”可以用导热系数进行表征。所述导热系数是指在稳定传热条件下，1m厚的材料，两侧表面的温差为1度(℃)，在一定时间内，通过1平方米面积传递的热量，单位为瓦/米·度(W/(m·K)。当一种材料的导热系数大于另一种材料的导热系数时，可以认为一种材料的导热性能优于另一种材料的导热性能。
LTPS的结构来源于金属-氧化物半导体场效应晶体管(MOSFET)的SOI(Silicon-On-Insulator)技术，它通常采用顶栅结构方式。有研究表明，随着漏极电压(Vd)增大及负载时间变长，有源层的自发热效应(self-heating effect)会导致TFT的阈值电压(Vth)发生漂移，且TFT沟道区面积越大，该效应影响越显著。以AMOLED常用的PMOS型LTPS TFT为例，自发热效应会使得Vth发生负偏，漏电流增大，且对于沟道面积较大的驱动晶体管(Drive TFT)来说影响更加显著。
本公开的示例性实施例提供一种显示基板，所述显示基板包括：衬底基板；设置在所述衬底基板上的绝缘层；设置在所述绝缘层远离所述衬底基板一侧的薄膜晶体管，所述薄膜晶体管包括有源层，所述有源层包括所述薄膜晶体管的沟道区域；和位于所述薄膜晶体管与所述衬底基板之间的导热结构，其中，所述导热结构的导热性能优于所述绝缘层的导热性能。。通过设置所述导热结构，可以使有源层自发热产生的热量被快速地传递至衬底基板进而导出，从而有效避免热量积累。以此方式，可以缓解自发热效应对TFT电特性造成的影响，改善TFT电特性，提高TFT的稳定性和良率。
如图1至图4所示，本公开实施例提供了一种显示基板，该显示基板可以包括衬底基板1和设置在衬底基板1上的绝缘层2。所述显示基板还可以包括设置在衬底基板1上的薄膜晶体管(简称为TFT)，该薄膜晶体管可以包括设置于所述衬底基板1上的有源层3。所述显示基板还包括位于所述有源层3与所述衬底基板1之间的导热结构4，所述导热结构4的导热性能优于所述绝缘层2的导热性能。
在上述显示基板中，在有源层3与所述衬底基板1之间设置有导热性能较优的导 热结构4，可以使有源层3自发热产生的热量被快速地传递至衬底基板1进而导出，从而有效避免热量积累。这样，可以缓解自发热效应对TFT电特性造成的影响，改善TFT电特性，提高TFT的稳定性和良率。
如图1所示，在一种具体的实施例中，所述薄膜晶体管可以为低温多晶硅薄膜晶体管(LTPS TFT)，即有源层3为低温多晶硅层。LTPS TFT具有较高的载流子迁移率，漏电流较大，自发热现象明显。通过在包括LTPS TFT的显示基板中设置导热结构4，可以更加显著地缓解自发热效应产生的影响，进而对于LTPS TFT的性能、稳定性和良率的改善效果比较显著。
根据一种具体的实施例，所述导热结构4可以由金属材料构成。示例性的，可以选择传热性和热稳定性均较好的金属材料，例如钼(Mo)、铝(Al)等。
例如，绝缘层2可以由氮化硅、氧化硅等无机绝缘材料构成。
在本公开的实施例中，导热结构4的材料的导热系数大于绝缘层2的材料的导热系数，这样，导热结构4的导热性能优于绝缘层2的导热性能。
如图1至图4所示，根据一种具体的实施例，所述导热结构4可以包括至少一个从所述衬底基板1至所述有源层3方向延伸的导热柱41。示例性的，导热结构4可以包括多个所述导热柱41。所述多个导热柱41彼此间隔地分布在所述衬底基板1上。例如，多个导热柱41可以均匀分布在衬底基板1上。
由于导热柱41结构体积较小且设置于绝缘层2中，因此对TFT结构和性能的影响比较小。而且，导热柱41沿从衬底基板1至有源层3方向延伸，可以将有源层3自发热产生的热量高效地传递至衬底基板1，对于TFT的性能和稳定性的改善效果较好。
根据一种具体的实施例，如图2所示，所述导热柱41的两端可以分别与所述衬底基板1和所述有源层3相接触，即导热柱41贯穿绝缘层2。具体地，所述绝缘层2包括多个通孔21，每一个所述通孔21沿从所述衬底基板至所述有源层方向(图2中的上下方向)贯穿所述绝缘层2，所述多个导热柱41分别位于所述多个通孔21中。此时，有源层3自发热产生的热量可以高效地通过导热柱41传递至衬底基板1，导热结构4对于TFT的性能和稳定性的改善效果较好。
根据另一种具体的实施例，如图3所示，所述导热柱41朝向衬底基板1的一端与衬底基板1接触，所述导热柱41朝向所述有源层3的一端不与所述有源层3相接触，即所述导热柱41朝向所述有源层3的一端与所述有源层3间隔设置。例如，所述绝缘 层2包括多个凹槽22，每一个所述凹槽22朝向所述衬底基板1敞开。所述多个导热柱41分别位于所述多个凹槽22中。此时，由于导热结构4不与有源层3接触，所以，当LTPS TFT进行准分子激光退火(ELA)工艺时，可以避免有源层3的温度下降太快而影响a-Si的晶化，从而保证形成的P-Si的性能，即保证最终LTPS TFT有源层3的性能。
根据一种具体的实施例，如图1和图1A所示，所述有源层3包括沟道区域A和位于沟道区域两侧的源极区域B和漏极区域B。即，沟道区域A位于源极区域B和漏极区域B之间。例如，所述导热结构4可以位于所述有源层3的沟道区域A与所述衬底基板1之间，即导热结构4位于沟道区域A下方，或者说，多个导热柱41在衬底基板1上的正投影落入沟道区域A在衬底基板1上的正投影内(如图1A所示)，以加强沟道区域A与所述衬底基板1之间的导热性。
可选地，如图5和图5A所示，所述多个导热柱41中的第一部分在所述衬底基板上的正投影落入所述沟道区域A在所述衬底基板1的正投影内，所述多个导热柱41中的第二部分在所述衬底基板上的正投影落入所述源极区域B和所述漏极区域B在所述衬底基板的正投影内。并且，所述多个导热柱中的第一部分在所述衬底基板上的分布密度大于所述多个导热柱中的第二部分在所述衬底基板上的分布密度，换句话说，位于所述有源层3的沟道区域A与所述衬底基板1之间的导热柱41的分布密度大于位于所述有源层3的其它区域(即源极区域和漏极区域)与所述衬底基板1之间的导热柱41的分布密度。这样，可以加强有源层3的沟道区域A与衬底基板1之间的导热性。
由于沟道区域A的自发热现象明显，易产生热量积累，因此，通过着重加强沟道区域A与衬底基板1之间的导热性，可以产生比较显著的导热效果。例如，对于驱动晶体管(Drive TFT)，其沟道面积较大，自发热效果明显，通过加强其沟道区与衬底基板之间的导热性，可以有效地缓解自发热现象的影响，比较显著地改善其电性能的稳定性。
在一种具体的实施例中，导热柱41可以包括多种形式，例如，其横截面可以包括圆形、多边形、不规则图形等各种形状；并且，沿其高度方向(延伸方向)上，其横截面的形状和尺寸可以发生变化，如沿其高度方向上横截面尺寸可以逐渐变小，以使导热柱41呈锥状体，或者，导热柱41底部的横截面可以为方形、顶部的横截面可以 为圆形，等等。
根据一种具体的实施例，如图4所示，所述导热结构4还可以包括位于所述绝缘层2和所述衬底基板1之间的导热层42。每一个所述导热柱41朝向所述衬底基板的一端与所述导热层42接触。所述导热层42在所述衬底基板上的正投影覆盖所述导热柱41在所述衬底基板上的正投影。具体的，在衬底基板1和绝缘层2之间沉积一层整面导热层42，可以促进热量的扩散，从而可以进一步提高对TFT产生的热量的传导和散热效果，进而提高TFT的稳定性和良率。
示例性的，所述导热层42可以包括金属材料，可以选择传热性和热稳定性均较好的金属材料，例如钼(Mo)、铝(Al)等。
示例性的，导热层42和导热柱41可以为一体式结构，且可以通过构图工艺制备。
在一种具体的实施例中，衬底基板1可以采用传统的玻璃(Glass)或者聚酰亚胺(PI)材料，或者，还可以采用导热性更好的材料制备，例如不锈钢材料。这样，可以更好地将TFT产生的热量导出，进而提高TFT的稳定性和良率。
根据一种具体的实施例，绝缘层2为无机膜层，可以采用氧化硅和氮化硅等材料制备，具体的，根据膜层材料的不同，绝缘层2可以包括阻挡层(barrier)和缓冲层(buffer)两层结构。或者，绝缘层2也可以采用导热性更好的无机材料制备，在此不做限定。
根据一种具体的实施例，所述薄膜晶体管为顶栅型薄膜晶体管。如图1所示，所述晶体管还包括栅极绝缘层(GI)5、栅极(Gate，也可以称为栅极金属层)6、介电层7和源漏电极(SD)8等。栅极6位于有源层3远离衬底基板1的一侧。栅极绝缘层5位于源极3与栅极6之间。源漏电极(SD)8分别通过形成在介电层7和栅极绝缘层5中的过孔与源极区域和漏极区域电连接。
在本公开的实施例中，所述显示基板可以为电致发光显示基板(AMOLED)，也可以为液晶显示基板(LCD)。
本公开实施例还提供一种显示装置，该显示装置包括上述实施例中所述的显示基板。在本公开的实施例中，所述显示装置可以是例如智能手机、可穿戴式智能手表、智能眼镜、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、车载显示器、电子书等任何具有显示功能的产品或部件。
由于本公开实施例提供的显示基板能够缓解自发热效应对TFT电特性造成的影 响，改善TFT电特性，提高TFT的稳定性和良率，进而可以提升本公开实施例提供的显示装置的稳定性和良率。
本公开实施例还提供一种显示基板的制备方法，如图8所示，该方法可以包括以下步骤：
步骤101，在衬底基板上形成绝缘层和导热结构；以及
步骤102，在所述绝缘层和导热结构上制备有源层。
根据一种具体的实施例，在衬底基板上形成绝缘层和导热结构的步骤具体可以包括：
如图6中的(a)所示，在衬底基板1上制备绝缘层2，例如，可以采用等离子体增强化学气相沉积(PECVD)工艺，利用第一次构图工艺在所述绝缘层2中形成多个通孔21；
如图6中的(b)所示，在所述绝缘层2上沉积金属层，并利用第二次构图工艺形成导热结构4的图形，所述导热结构4包括位于所述通孔21中的导热柱41。
示例性的，在步骤101之前，所述制备方法还可以包括以下步骤：在衬底基板1上沉积一整层金属层，以增加散热效果。
可选地，在衬底基板上形成绝缘层和导热结构的步骤具体可以包括：
如图7中的(a)和(b)所示，在衬底基板1上制备金属层40，并利用构图工艺形成导热结构4的图形，所述导热结构4包括从所述衬底基板1至所述有源层3方向延伸的多个导热柱41；
如图7中的(c)所示，在所述导热结构4上制备绝缘层2。
根据一种具体的实施例，在所述绝缘层2和导热结构4上制备有源层3的工艺步骤、以及之后的工艺步骤均可以与常规的TFT工艺过程相同。
例如，如图1所示，对于LTPS TFT，在所述绝缘层2和导热结构4上制备有源层3的步骤具体包括：沉积a-Si层，通过ELA和光刻等工艺形成有源层3(P-Si)，并对有源层3中的各区域(沟道区域A、源极区域和/或漏极区域B)进行掺杂处理、以调节TFT的性能。
进一步的，制备完有源层3(P-Si)后，LTPS TFT的制备过程还可以包括以下步骤：如图1所示，制备栅极绝缘层(GI)5、栅极(Gate)6、介电层7和源漏电极(SD)8等。
需要说明的是，本公开中所涉及的“构图工艺”，均是指通过涂胶、曝光、刻蚀、显影等步骤中的一步或几步制备形成结构图案(Pattern)的工艺过程。
显然，本领域的技术人员可以对本公开实施例进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。
Claims (20)
- 一种显示基板，包括：衬底基板；设置在所述衬底基板上的绝缘层；设置在所述绝缘层远离所述衬底基板一侧的薄膜晶体管，所述薄膜晶体管包括有源层，所述有源层包括所述薄膜晶体管的沟道区域；和位于所述薄膜晶体管与所述衬底基板之间的导热结构，其中，所述导热结构的导热性能优于所述绝缘层的导热性能。
- 如权利要求1所述的显示基板，其中，所述导热结构包括沿从所述衬底基板至所述有源层方向延伸的多个导热柱，所述多个导热柱间隔分布在所述衬底基板上。
- 如权利要求2所述的显示基板，其中，每一个所述导热柱的两端分别与所述衬底基板和所述有源层相接触。
- 如权利要求2所述的显示基板，其中，每一个所述导热柱朝向所述衬底基板的一端与所述衬底基板接触，每一个所述导热柱朝向所述有源层的一端与所述有源层间隔设置。
- 如权利要求3所述的显示基板，其中，所述绝缘层包括多个通孔，每一个所述通孔沿从所述衬底基板至所述有源层方向贯穿所述绝缘层；所述多个导热柱分别位于所述多个通孔中。
- 如权利要求4所述的显示基板，其中，所述绝缘层包括多个凹槽，每一个所述凹槽朝向所述衬底基板敞开；所述多个导热柱分别位于所述多个凹槽中。
- 如权利要求2-6中任一项所述的显示基板，其中，所述多个导热柱在所述衬底基板上的正投影落入所述沟道区域在所述衬底基板的正投影内。
- 如权利要求2-6中任一项所述的显示基板，其中，所述有源层还包括源极区域和漏极区域，所述沟道区域位于所述源极区域与所述漏极区域之间，所述多个导热柱中的第一部分在所述衬底基板上的正投影落入所述沟道区域在所述衬底基板的正投影内，所述多个导热柱中的第二部分在所述衬底基板上的正投影落入所述源极区域和所述漏极区域在所述衬底基板的正投影内。
- 如权利要求8所述的显示基板，其中，所述多个导热柱中的第一部分在所述衬底基板上的分布密度大于所述多个导热柱中的第二部分在所述衬底基板上的分布密度。
- 如权利要求2、4和6-9中任一项所述的显示基板，其中，所述导热结构还包括位于所述绝缘层和所述衬底基板之间的导热层，每一个所述导热柱朝向所述衬底基板的一端与所述导热层接触。
- 如权利要求10所述的显示基板，其中，所述导热层在所述衬底基板上的正投影覆盖所述导热柱在所述衬底基板上的正投影。
- 如权利要求1-11中任一项所述的显示基板，还包括栅极金属层，其中，所述栅极金属层位于所述有源层远离所述衬底基板的一侧。
- 如权利要求1-12中任一项所述的显示基板，其中，所述导热结构包括金属材料。
- 如权利要求1-13中任一项所述的显示基板，其中，所述有源层包括低温多晶硅。
- 如权利要求1-14中任一项所述的显示基板，其中，所述衬底基板包括不锈钢材料。
- 一种显示装置，包括如权利要求1-15中任一项所述的显示基板。
- 一种显示基板的制备方法，包括以下步骤：在衬底基板上形成绝缘层和导热结构；以及在所述绝缘层和导热结构上制备薄膜晶体管，所述薄膜晶体管包括有源层，所述有源层包括所述薄膜晶体管的沟道区域，其中，所述导热结构的导热性能优于所述绝缘层。
- 如权利要求17所述的制备方法，其中，所述导热结构包括沿从所述衬底基板至所述有源层方向延伸的多个导热柱，所述多个导热柱间隔分布在所述衬底基板上。
- 如权利要求18所述的制备方法，其中，在衬底基板上形成绝缘层和导热结构包括：在衬底基板上制备绝缘层，并利用第一次构图工艺在所述绝缘层中形成多个通孔；以及在所述绝缘层上沉积金属层，并利用第二次构图工艺，形成分别位于所述多个通孔中的所述多个导热柱。
- 如权利要求18所述的制备方法，其中，在衬底基板上形成绝缘层和导热结构包括：在衬底基板上制备金属层，并利用构图工艺形成所述多个导热柱；以及在形成有所述多个导热柱的衬底基板上形成所述绝缘层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910244490.2 | 2019-03-28 | ||
| CN201910244490.2A CN109841581B (zh) | 2019-03-28 | 2019-03-28 | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2020192703A1 true WO2020192703A1 (zh) | 2020-10-01 |
Family
ID=66886481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2020/081194 WO2020192703A1 (zh) | 2019-03-28 | 2020-03-25 | 显示基板及其制备方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109841581B (zh) |
| WO (1) | WO2020192703A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109841581B (zh) * | 2019-03-28 | 2020-11-24 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 |
| CN110190071B (zh) * | 2019-06-06 | 2021-05-18 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN111554750B (zh) * | 2020-05-20 | 2022-06-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036091A (ja) * | 1999-07-23 | 2001-02-09 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
| CN105097667A (zh) * | 2015-06-24 | 2015-11-25 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板结构的制作方法及低温多晶硅tft基板结构 |
| CN106206622A (zh) * | 2016-09-23 | 2016-12-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN106847824A (zh) * | 2015-12-04 | 2017-06-13 | 昆山国显光电有限公司 | 低温多晶硅薄膜晶体管及其制作方法、amoled显示面板 |
| CN107634068A (zh) * | 2017-06-23 | 2018-01-26 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示装置 |
| CN109841581A (zh) * | 2019-03-28 | 2019-06-04 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI244571B (en) * | 2002-01-30 | 2005-12-01 | Sanyo Electric Co | Semiconductor display device |
| JP2005109148A (ja) * | 2003-09-30 | 2005-04-21 | Sanyo Electric Co Ltd | 半導体装置 |
| CN100573831C (zh) * | 2004-09-14 | 2009-12-23 | 友达光电股份有限公司 | 半导体器件及制作一低温多晶硅层的方法 |
| US7449377B2 (en) * | 2006-05-30 | 2008-11-11 | Chunghwa Picture Tubes, Ltd. | Method of fabricating poly silicon layer |
| CN104157700B (zh) * | 2014-09-01 | 2018-02-13 | 信利（惠州）智能显示有限公司 | 低温多晶硅薄膜晶体管及其制备方法 |
| CN207199630U (zh) * | 2017-11-07 | 2018-04-06 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管及显示装置 |
-
2019
- 2019-03-28 CN CN201910244490.2A patent/CN109841581B/zh active Active
-
2020
- 2020-03-25 WO PCT/CN2020/081194 patent/WO2020192703A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036091A (ja) * | 1999-07-23 | 2001-02-09 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
| CN105097667A (zh) * | 2015-06-24 | 2015-11-25 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板结构的制作方法及低温多晶硅tft基板结构 |
| CN106847824A (zh) * | 2015-12-04 | 2017-06-13 | 昆山国显光电有限公司 | 低温多晶硅薄膜晶体管及其制作方法、amoled显示面板 |
| CN106206622A (zh) * | 2016-09-23 | 2016-12-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN107634068A (zh) * | 2017-06-23 | 2018-01-26 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示装置 |
| CN109841581A (zh) * | 2019-03-28 | 2019-06-04 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109841581A (zh) | 2019-06-04 |
| CN109841581B (zh) | 2020-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9761447B2 (en) | Method for manufacturing TFT substrate and TFT substrate manufactured thereof | |
| WO2020192703A1 (zh) | 显示基板及其制备方法、显示装置 | |
| EP2736077B1 (en) | Array substrate and method for fabricating array substrate, and display device | |
| US9660060B2 (en) | Thin film transistor and fabricating method thereof | |
| WO2016101719A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| US10192975B2 (en) | Low temperature polycrystalline silicon thin film transistor | |
| JP2009272427A (ja) | 薄膜トランジスタ及びその製造方法 | |
| WO2015180269A1 (zh) | 一种阵列基板、其制作方法及显示装置 | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| KR20120042031A (ko) | 박막 트랜지스터 및 이를 구비한 표시 장치 | |
| JP2017508275A (ja) | 低温ポリシリコン薄膜トランジスタ及びその製造方法 | |
| WO2018214732A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| WO2015021708A1 (zh) | 阵列基板及其制造方法、显示面板和显示装置 | |
| CN107425044A (zh) | 一种柔性显示面板、其制作方法及显示装置 | |
| WO2018149218A1 (zh) | 薄膜晶体管及其制备方法、阵列基板及电子设备 | |
| WO2016206239A1 (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN104576750A (zh) | 薄膜晶体管结构 | |
| CN110993697B (zh) | 薄膜晶体管及其制造方法、显示面板 | |
| US9478665B2 (en) | Thin film transistor, method of manufacturing the same, display substrate and display apparatus | |
| US9040988B2 (en) | Thin film transistor and manufacturing method thereof, and array substrate | |
| WO2020088020A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
| TWI545774B (zh) | 薄膜電晶體及含有該薄膜電晶體之平板顯示裝置 | |
| WO2018094599A1 (zh) | 一种隧穿场效应晶体管制备方法及其隧穿场效应晶体管 | |
| US7115449B2 (en) | Method for fabrication of polycrystalline silicon thin film transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20779853 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 20779853 Country of ref document: EP Kind code of ref document: A1 |