KR101299952B1 - In-Al-Zn-O 박막을 이용한 박막 트랜지스터 및 이의 제조방법 - Google Patents

In-Al-Zn-O 박막을 이용한 박막 트랜지스터 및 이의 제조방법 Download PDF

Info

Publication number
KR101299952B1
KR101299952B1 KR1020110104399A KR20110104399A KR101299952B1 KR 101299952 B1 KR101299952 B1 KR 101299952B1 KR 1020110104399 A KR1020110104399 A KR 1020110104399A KR 20110104399 A KR20110104399 A KR 20110104399A KR 101299952 B1 KR101299952 B1 KR 101299952B1
Authority
KR
South Korea
Prior art keywords
thin film
channel layer
aluminum
film transistor
forming
Prior art date
Application number
KR1020110104399A
Other languages
English (en)
Other versions
KR20130039815A (ko
Inventor
송풍근
방준호
정재헌
Original Assignee
부산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부산대학교 산학협력단 filed Critical 부산대학교 산학협력단
Priority to KR1020110104399A priority Critical patent/KR101299952B1/ko
Publication of KR20130039815A publication Critical patent/KR20130039815A/ko
Application granted granted Critical
Publication of KR101299952B1 publication Critical patent/KR101299952B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판; 상기 기판의 상부에 형성된 게이트 전극; 상기 게이트 전극의 상부에 형성된 절연층; 상기 절연층 상부에 형성되고 인듐(In), 알루미늄(Al), 아연(Zn) 및 산소(O)를 포함하는 IAZO 박막으로서, 상기 알루미늄(Al)의 함량이 0.1 내지 10 중량%인 채널층; 및 상기 채널층 상부에 형성된 소오스/드레인 전극;을 포함하는 투명 박막 트랜지스터를 개시한다. 본 발명에 따르면, 가격이 저렴하면서도 널리 존재하는 알루미늄을 박막 트랜지스터의 채널층에 도핑하여 IAZO층을 형성함으로써 투명하면서도 소자특성이 우수하며, 기존의 IGZO에서 고가의 갈륨(Ga)를 대체할 수 있어 제조비용을 낮출 수 있다는 장점이 있다. 또한 스퍼터링 공법 하나로 공정이 가능하여 공정의 간소화할 수 있으며, 연속 공정이 가능하여 대량생산에 가능하고 모든 공정이 상온에서 가능하여 비용절감 및 에너지 절약 측면에서도 유리하다.

Description

In-Al-Zn-O 박막을 이용한 박막 트랜지스터 및 이의 제조방법{Thin film transistor using In-Al-Zn-O thin film and method of preparing the thin film}
본 발명은 In-Al-Zn-O 박막을 이용한 박막 트랜지스터 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는 비정질의 투명한 반도체 박막으로서 In-Al-Zn-O 박막을 이용한 박막 트랜지스터 및 이의 제조방법에 관한 것이다.
LCD의 개발로 시작된 평판 디스플레이는 빠른 기술 발전에 힘입어 텔레비전, 모니터, 모바일 기기 등 정보 디스플레이 분야의 거의 대부분을 차지해왔다. 그러나 최근에는 인간의 활동에 디스플레이가 차지하는 비중이 증가하고 그 중요성이 커지면서 고기능의 디스플레이 기술에 대한 요구가 증가하고 있다.
이러한 요구에 따라 차세대 디스플레이로 주목받고 있는 분야가 바로 플렉시블 디스플레이(flexible display)와 투명 디스플레이(transparent display)이다. 플렉시블 디스플레이는 무겁고 단단한 유리 기판을 대신하여 가볍고 휘어지는 고분자 물질의 기판을 사용함으로써 휘어질 수 있으면서도 가벼운 디스플레이라는 장점으로 인해 많은 활용이 기대되고 있다. 투명 디스플레이는 디스플레이 정보를 표시하는 중에도 화면의 뒷 배경이 보이는 디스플레이로서 기존 기술은 투명한 스크린에 영상을 투사하여 구현하는 방법을 이용하였으나, 현재는 직접 투명한 화면을 구성하는 방향으로 연구가 진행되고 있다. 투명 디스플레이는 정보를 배경과 같이 보여줄 수 있는 장점으로 인해 기존의 디스플레이와는 전혀 다른 새로운 정보 인터페이스를 제공해 줄 것이라고 기대된다.
투명 디스플레이의 실현을 위해서는 디스플레이의 각 층들이 모두 투명해야 하며 전기적 성질이 우수해야 한다는 조건을 가지고 있다. 투명 전극(Transparent electrode)은 ITO(In-Sn-O) 박막을 필두로 많은 연구가 이루어져 왔으나, 디스플레이의 각 화소 제어를 위해 핵심이 되는 투명 TFT 소자에 관한 연구는 부족한 실정이다.
TFT는 게이트(gate), 드레인(drain), 소스(source)의 세 단자를 가진 소자이며 가장 주된 기능은 스위칭(switching) 동작이다. 소스와 드레인 사이에 흐르는 전류를 제3의 전류를 게이트에 인가하는 전압을 조절하여 on/off 제어를 한다. TFT는 센서, 기억소자, 광소자 등에도 응용되지만, 주로 사용분야는 능동 행렬형(active matrix) 평판 디스플레이(flat pannel display)의 화소(pixel) 스위칭 소자이다. TFT의 물성을 결정짓는 중요한 부분 중 하나가 채널 층(channel layer)이다.
기존의 디스플레이에 사용되는 채널 층은 대부분이 a-Si:H(수소화 비정질 실리콘)이다. a-Si:H는 불투명하며 이동도가 약 1cm2/Vs 정도이므로 불투명한 디스플레이용으로는 사용 가능하지만 투명 디스플레이용으로는 사용이 불가능하다. 최근 투명 채널 층에 대한 연구가 이루어지면서 In-Zn-O(IZO), Ga-Zn-Sn-O(GZTO), In-Ga-Zn-O(IGZO) 등의 투명 채널층에 관한 정보들이 보고되고 있다.
대한민국 공개특허번호 제10-2010-0014164호는 반도체층으로서 In, Ga, 및 Zn를 포함하는 산화물 반도체막을 사용하고, 반도체층과 소스 전극층 및 드레인 전극층 사이에 금속 산화물층으로 이루어지는 버퍼층이 형성된 구조의 박막 트랜지스터를 개시하고 있다. 또한 대한민국 공개특허번호 제10-2009-0106051호는 산화물 반도체층에 갈륨(Ga)의 농도가 서로 다른 이층 구조의 GaInZnO(GIZO)층으로 형성되는 박막 트랜지스터를 개시하고 있다.
그러나 IZO, GZTO 등은 투명하지만 소자 특성이 우수하지 않다는 단점이 있으며, IGZO는 투명하면서도 소자 특성이 우수하나 고가의 갈륨(Gallium)이 필수적으로 사용된다는 문제점이 있다.
상기 문제점을 해결하기 위하여, 본 발명은 고가의 갈륨을 대체하여 갈륨을 사용하지 않으면서 투명하고 소자의 특성이 우수한 박막 트랜지스터를 제공하는 것을 목적으로 한다.
또한 본 발명은 고가의 갈륨을 대체하여 갈륨을 사용하지 않으면서도 투명하고 소자의 특성이 우수한 박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.
또한 고가의 갈륨을 대체하여 갈륨을 사용하지 않으면서도 투명하고 소자의 특성이 우수한 박막 트랜지스터를 채용한 평판 표시 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은
기판;
상기 기판의 상부에 형성된 게이트 전극;
상기 게이트 전극의 상부에 형성된 절연층;
상기 절연층 상부에 형성되고 인듐(In), 알루미늄(Al), 아연(Zn) 및 산소(O)를 포함하는 IAZO 박막으로서, 상기 알루미늄(Al)의 함량이 0.1 내지 10 중량%인 채널층; 및
상기 채널층 상부에 형성된 소오스/드레인 전극;을 포함하는 투명 박막 트랜지스터를 제공한다.
상기 목적을 달성하기 위하여, 본 발명은
기판;
상기 기판의 상부에 형성된 소스/드레인 전극;
상기 소스/드레인 전극의 상부에 형성되고 인듐(In), 알루미늄(Al), 아연(Zn) 및 산소(O)를 포함하는 IAZO 박막으로서, 상기 알루미늄(Al)의 함량이 0.1 내지 10 중량%인 채널층;
상기 채널층 상부에 형성된 절연층; 및
상기 절연층 상부에 형성된 게이트 전극;을 포함하는 투명 박막 트랜지스터를 제공한다.
상기 다른 목적을 달성하기 위하여, 본 발명은
기판을 형성하는 단계;
상기 기판의 상부에 게이트 전극을 형성하는 단계;
상기 게이트 전극의 상부에 절연층을 형성하는 단계;
상기 절연층 상부에 인듐(In), 알루미늄(Al), 아연(Zn) 및 산소(O)를 포함하는 IAZO 박막으로서, 상기 알루미늄(Al)의 함량이 0.1 내지 10 중량%인 채널층을 형성하는 단계; 및
상기 채널층 상부에 형성된 소오스/드레인 전극을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조방법을 제공한다.
상기 또 다른 목적을 달성하기 위하여, 본 발명은
기판을 형성하는 단계;
상기 기판의 상부에 형성된 소스/드레인 전극을 형성하는 단계;
상기 소스/드레인 전극의 상부에 형성되고 인듐(In), 알루미늄(Al), 아연(Zn) 및 산소(O)를 포함하는 IAZO 박막으로서, 상기 알루미늄(Al)의 함량이 0.1 내지 10 중량%인 채널층을 형성하는 단계;
상기 채널층 상부에 형성된 절연층을 형성하는 단계; 및
상기 절연층 상부에 형성된 게이트 전극을 형성하는 단계;을 포함하는 투명 박막 트랜지스터의 제조방법을 제공한다.
상기 또 다른 목적을 달성하기 위하여, 본 발명은
상기 투명 박막 트랜지스터를 구비한 것을 특징으로 하는 평판 표시 장치를 제공한다.
본 발명에 따르면, 가격이 저렴하면서도 널리 존재하는 알루미늄을 박막 트랜지스터의 채널층에 도핑하여 IAZO층을 형성함으로써 투명하면서도 소자특성이 우수한 박막트랜지스터를 제공할 수 있다. 기존의 IGZO에서 고가의 갈륨(Ga)를 대체할 수 있어 제조비용을 낮출 수 있다는 장점이 있다. 또한 스퍼터링법 하나로 공정이 가능하기 때문에 공정을 간소화할 수 있으며, 연속 공정이 가능하여 대량생산에 가능하고 모든 공정이 상온에서 가능하여 비용절감 및 에너지 절약 측면에서도 유리하다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 XRD 패턴을 도시하고 있다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터의 산소 유량비에 따른 저항의 변화를 도시하고 있다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터의 XPS 데이터를 도시한다.
도 4는 본 발명의 일 실시예에 따른 박막 트랜지스터의 광학적 투과 스펙트럼을 도시한다.
도 5는 본 발명의 일 실시예에 따른 IAZO층의 AFM(Atomic Force Microscopy) 이미지를 도시한다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 박막 트랜지스터의 전기적 특성((a)IDS-VGS 커브, (b)IDS-VDS 커브)을 도시한다.
이하, 본 발명을 상세히 설명한다.
본 발명은 기판; 상기 기판의 상부에 형성된 게이트 전극; 상기 게이트 전극의 상부에 형성된 절연층; 상기 절연층 상부에 형성되고 인듐(In), 알루미늄(Al), 아연(Zn) 및 산소(O)를 포함하는 IAZO 박막으로서, 상기 알루미늄(Al)의 함량이 0.1 내지 10 중량%인 채널층; 및 상기 채널층 상부에 형성된 소오스/드레인 전극;을 포함하는 투명 박막 트랜지스터를 제공한다.
상기 투명 박막 트랜지스터 구조는 바텀 게이트의 일반적인 구조를 설명한 것이다. 본 발명에 따른 투명 박막 트랜지스터를 제조하는 방법은 기판을 형성하는 단계; 상기 기판의 상부에 게이트 전극을 형성하는 단계; 상기 게이트 전극의 상부에 절연층을 형성하는 단계; 상기 절연층 상부에 인듐(In), 알루미늄(Al), 아연(Zn) 및 산소(O)를 포함하는 IAZO 박막으로서, 상기 알루미늄(Al)의 함량이 0.1 내지 10 중량%인 채널층을 형성하는 단계; 및 상기 채널층 상부에 형성된 소오스/드레인 전극을 형성하는 단계;를 포함한다.
본 발명은 고가의 갈륨을 대체하고 지구상에 흔하게 존재하며 가격이 저렴한 알루미늄을 도핑함으로써 가격이 저렴하면서도 투명 디스플레이에 사용 가능한 수준의 채널층을 제공한다.
상기 게이트 전극은 Pt, Al, Au, Cu, Cr, Ni, Ru, Mo, V, Zr, Ti, W, 및 이들의 합금으로 이루어진 군에서 선택된 1종 또는 ITO, IZO, NiO, Ag2O, In2O3-Ag2O, CuAlO2, SrCu2O2 및 Zr으로 도핑된 ZnO으로 이루어진 군에서 선택된 1종인 것이 바람직하다.
기판은 유리 기판, 플라스틱 기판 또는 메탈 기판이 사용될 수 있다.
상기 유리 기판은 실리콘 산화물, 실리콘 질화물 등으로 이루어질 수 있다. 상기 플라스틱 기판은 절연성 유기물로 이루어질 수 있는데, 예를 들면, 폴리에테르술폰 (PES, polyethersulphone), 폴리아크릴레이트 (PAR, polyacrylate), 폴리에테르 이미드 (PEI, polyetherimide), 폴리에틸렌 나프탈레이트 (PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드 (PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드 (polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드 (polyimide), 폴리카보네이트 (PC), 셀룰로오스 트리 아세테이트 (TAC), 셀룰로오스 아세테이트 프로피오네이트 (cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
상기 금속 기판은 탄소, 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸 (SUS), Invar 합금, ZInconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 금속 포일일 수 있다. 이 중, 유연성을 얻기 위하여, 플라스틱 기판 또는 금속 기판을 사용할 수 있다.
상기 기판 상부에 게이트 전극을 형성한다. 상기 게이트 전극은 Pt, Al, Au, Cu, Cr, Ni, Ru, Mo, V, Zr, Ti, W, 및 이들의 합금으로 이루어진 1종의 전극 물질을 사용할 수 있고, 다른 한편으로는 금속의 산화물로서는 ITO, IZO, NiO, Ag2O, In2O3-Ag2O, CuAlO2, SrCu2O2 및 Zr으로 도핑된 ZnO 등을 사용할 수 있으나, 이에 한정되는 것은 아니다.
상기 게이트 전극 상에 절연층을 형성한다. 절연층은 공지된 유기 절연 물질을 이용하여 습식 또는 건식 코팅 방법을 이용하여 형성하며, 바람직하기로 습식 코팅 방법이 사용된다. 상기 절연층은 이트륨산화물, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테트라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌, 퍼플루오로나프타닐렌, 에틸렌-테트라플루오로에틸렌, 및 폴리(비닐리덴 플루오라이드)로 이루어진 군에서 선택된 하나 이상인 것이 바람직하다.
상기 절연층 상부에 반도체 채널층을 형성한다. 채널층은 산화물 반도체인 IAZO를 사용하여 형성한다. In-Al-Zn-O 투명 반도체 박막을 이용하여 형성한다. IAZO박막은 IAZO 박막은 비정질의 투명한 반도체 박막으로서 인듐(In), 알루미늄(Al), 아연(Zn), 그리고 산소(O)를 조합한 단일 소결체 타겟(target), 또는 2개의 소결체 타겟(In-Zn-O 타겟과 Al 타겟)을 사용하여 스퍼터링(sputtering) 법으로 상온에서 제조한다.
본 발명은 신규한 산화물 반도체인 In-Al-Zn-O(IAZO)를 사용하여 채널층을 형성하는 것을 특징으로 한다. 또한 기존의 TFT는 대부분 2개 이상의 공정을 사용함으로써 비교적 복잡한 공정을 거쳐야 했으나, 본 발명의 TFT는 스퍼터링 공법 하나로 단일 공정을 실현함으로써 공정의 간소화 및 비용 절감을 기대할 수 있고, 연속 공정이 가능하여 대량 생산 가능성을 보여준다. 그리고 모든 공정이 상온에서 이루어진다는 장점을 통해 비용 절감뿐만 아니라 고유가 시대에 탄소 배출권 문제가 대두되는 시점에서 에너지 절약 측면에서도 매우 유리하다.
본 발명의 채널층을 AFM(Atomic Force Microscopy)으로 측정한 표면 거칠기(average roughness)는 0.19 이하인 것이 바람직하고, 더욱 바람직하게는 0.15 내지 0.19이다. 표면 거칠기가 0.19를 초과하는 경우에는 표면이 너무 거칠기 때문에 계면상의 저항손실이 증가하고 부착력이 증가하기 때문에 바람직하지 못하다.
상기 채널층의 광투과도는 380∼780 nm 파장 범위에서 80% 이상인 것이 바람직하다.
상기 채널층은 인듐(In), 알루미늄(Al), 아연(Zn), 및 산소(O)로 이루어진 군으로부터 선택된 단일 소결체 타겟을 사용하거나, 또는 상기 단일 소결체 타겟이 2개 이상 조합된 복합 소결체 타겟을 사용하여 스퍼터링(sputtering)법으로 형성할 수 있다. 상기 복합 소결체 타겟은 인듐(In), 알루미늄(Al), 아연(Zn), 및 산소(O) 중에서 2가지 원소 이상으로 구성되는 복합타겟을 의미하는 것으로 예를 들어 InZnO 타겟 등이 될 수 있다.
ITO(In-Sn-O) 박막과 IZO(In-Zn-O) 박막을 이용하여 게이트(gate) 층과 소스-드레인(Source-drain) 층을 제조하고, yttrium oxide(Y2O3)를 이용하여 절연 층을 제조하며, IAZO 박막을 이용하여 채널(channel) 층을 제조하여 투명 TFT를 완성시킬 수 있다. 전 공정은 스퍼터링 단일 공정으로 상온에서 이루어진다. 제조한 투명 TFT의 포화영역 이동도(saturation mobility)는 약 4 cm2/Vs, on-to-off ratio는 106, off current는 10-11A이다.
상기 소오스/드레인 전극은 Pt, Al, Au, Cu, Cr, Ni, Ru, Mo, V, Zr, Ti, W, 및 이들의 합금으로 이루어진 군으로부터 선택된 1종이거나, 또는 ITO(Indium tin oxide), AZO(Al-doped ZnO), IZO(Indium zinc oxide), FTO(F-doped SnO2), GZO(Ga-doped ZnO), ZTO(zinc tin oxide), GIO(gallium indium oxide), ZnO, 및 이들의 조합으로 이루어진 군으로부터 선택된 1종의 투명 전극인 것이 바람직하다.
상기 트랜지스터의 포화영역 이동도(saturation mobility)는 4cm2/Vs 이상인 것이 바람직하다. 상기 증착은 스퍼터링 방법으로 수행한다. 또한 상기 패턴 형성은 쉐도우 마스크를 사용하여 직접 전극 물질을 증착하거나 광노광(Lithography) 방법을 사용한다.
본 발명의 다른 일 형태에 따르면, 기판; 상기 기판의 상부에 형성된 소스/드레인 전극; 상기 소스/드레인 전극의 상부에 형성되고 인듐(In), 알루미늄(Al), 아연(Zn) 및 산소(O)를 포함하는 IAZO 박막으로서, 상기 알루미늄(Al)의 함량이 0.1 내지 10 중량%인 채널층; 상기 채널층 상부에 형성된 절연층; 및 상기 절연층 상부에 형성된 게이트 전극;을 포함하는 투명 박막 트랜지스터를 제공한다.
본 발명은 채널층에 알루미늄이 포함된 IAZO층이 형성되는 것이 특징이므로 박막 트랜지스터의 구조는 탑게이트 형태나 바텀게이트 모두 적용이 가능하다. 따라서 상기 바텀게이트 구조의 박막 트랜지스터에 대한 설명은 위의 탑게이트 구조의 박막 트랜지스터에도 동일하게 적용할 수 있다.
본 발명의 다른 일 형태에 따르면, 기판을 형성하는 단계; 상기 기판의 상부에 형성된 소스/드레인 전극을 형성하는 단계; 상기 소스/드레인 전극의 상부에 형성되고 인듐(In), 알루미늄(Al), 아연(Zn) 및 산소(O)를 포함하는 IAZO 박막으로서, 상기 알루미늄(Al)의 함량이 0.1 내지 10 중량%인 채널층을 형성하는 단계; 상기 채널층 상부에 형성된 절연층을 형성하는 단계; 및 상기 절연층 상부에 형성된 게이트 전극을 형성하는 단계;을 포함하는 투명 박막 트랜지스터의 제조방법을 제공한다.
이하 본 발명을 실시예를 들어 설명하나 이에 한정되는 것은 아니다.
실시예
실시예 1 - 단일층의 형성
In-Al-Zn-O(IAZO) 재료를 이용하여 working pressure = 0.5 Pa, T-S distance = 60 mm, Power = DC 20 W, Ar : O2 = 95 % : 5 %, 실온 조건 하에서 단일막을 형성하였다.
실시예 2 - 박막트랜지스터의 제조
비알칼리 유리 기판을 준비하고, 기판 상부에 In-Sn-O(ITO) 재료를 이용하고, working pressure = 0.5 Pa, T-S distance = 60 mm, 전원 = DC 80 W, Ar = 100%, 실온의 조건하에서 스퍼터링 공정으로 게이트 전극을 제조하였다. 이어서 이트륨 산화물(Y2O3)을 이용하여 working pressure = 0.5 Pa, T-S distance = 60 mm, 전원 = RF 200 W, Ar : O2 = 50 % : 50 %, 실온의 조건 하에서 스퍼터링으로 절연층을 형성하였다.
상기 절연층 상부에 In-Al-Zn-O(IAZO) 재료를 이용하여 working pressure = 0.5 Pa, T-S distance = 60 mm, Power = DC 20 W, Ar : O2 = 95 % : 5 %, 실온 조건 하에서 채널층을 형성하였다. 다음으로 In-Zn-O(IZO)을 working pressure = 0.5 Pa, T-S distance = 60 mm, Power = DC 20 W, Ar : 100%, 실온 조건 하에서 스퍼터링으로 소오스/드레인 전극을 형성함으로써 박막 트랜지스터를 제조하였다.
실험결과 및 검토
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 XRD(X-Ray Diffraction) 패턴을 도시하고 있다. 증착 공정 중의 산소 함량에 따른 IAZO 박막의 결정구조를 분석하기 위해 XRD 데이터를 확인하였다. 도 1을 참조하면 본 발명에 따른 IAZO의 채널층이 비정질 구조임을 확인할 수 있다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터의 산소 유량비에 따른 저항의 변화를 도시하고 있다. 본 발명에 따른 IAZO 채널층에서 알루미늄의 역할은 산소를 포집하는 효과를 나타낸다. 산소 함량에 따른 전기적 성질 변화를 분석하기 위하여 박막의 비저항을 측정한 것이다. 산소 함량을 조절함으로써 비저항 특성을 제어할 수 있고, 이와 같이 저항특성을 조절할 수 있으므로 본 발명의 IAZO층은 박막 트랜지스터의 채널층으로 사용될 수 있다는 것을 알 수 있다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터의 XPS(X-ray photoelectron spectroscopy) 데이터를 도시한다. 산소 함량에 따른 박막 내부의 산소 함량을 확인하기 위하여 측정한 XPS 결과를 나타낸다. 공정 중 산소 함량이 증가함에 따라 박막 내부의 산소함량이 증가하는 것을 확인할 수 있다. 산소 함량이 증가하는 것은 원자 내에 위치하게 됨으로써 전기적 성질을 저해함으로써 저항이 증가하고, 산소 함량을 통하여 전기적 성질을 제어할 수 있다는 것을 알 수 있다.
도 4는 본 발명의 실시예 2에 따른 빛의 파장에 따른 광투과도 데이터를 나타내고 있다. 도 4를 참조하면, 수정의 글래스 기판 상에 증착된 채널층의 광 투과 스펙트럼이 380 ~ 780 nm 파장에서 80% 이상되는 것을 확인할 수 있고, 이는 상기 IAZO 채널층이 투명한 박막 트랜지스터에 사용가능한 박막임을 확인할 수 있다.
도 5는 본 발명의 일 실시예에 따른 IAZO층의 AFM(Atomic Force Microscopy) 이미지를 도시한다. 도 5를 참조하면, (a) 글래스 기판, (b) IZO 기판, (c) IAZO 기판에 대한 AFM은 각각 0.194, 0.268, 0.176nm를 나타내었다.
AFM은 IAZO 박막이 AFM 수치가 가장 낮게 나타났고, 다층 구조인 박막 트랜지스터에서 낮은 표면 거칠기를 확보함으로써 계면 간의 저항손실을 줄이고, 부착력이 우수한 박막이라는 것을 확인할 수 있다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 박막 트랜지스터의 전기적 특성((a)IDS-VGS 커브, (b)IDS-VDS 커브)을 도시한다. 도 6a 및 도 6b를 참조하면, 박막 트랜지스터로 사용하기에 적합한 전류-전압 특성을 확인할 수 있다. 만일 알루미늄이 포함되지 않은 IZO만으로 구성하는 경우 이와 같은 전류-전압 특성을 얻을 수 없다.

Claims (12)

  1. 기판;
    상기 기판의 상부에 형성된 게이트 전극;
    상기 게이트 전극의 상부에 형성된 절연층;
    상기 절연층 상부에 형성되고 인듐(In), 알루미늄(Al), 아연(Zn) 및 산소(O)를 포함하는 IAZO 박막으로서, 상기 알루미늄(Al)의 함량이 0.1 내지 10 중량%인 채널층; 및
    상기 채널층 상부에 형성된 소오스/드레인 전극;을 포함하여 이루어지되,
    상기 채널층의 AFM(Atomic Force Microscopy)로 측정한 표면 거칠기(average roughness)는 0.19 이하이고,
    상기 채널층의 광투과도는 380∼780 nm 파장 범위에서 80% 이상인 것을 특징으로 하는 투명 박막 트랜지스터.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 채널층은 인듐(In), 알루미늄(Al), 아연(Zn), 및 산소(O)로 이루어진 군으로부터 선택된 단일 소결체 타겟을 사용하거나, 또는 상기 단일 소결체 타겟이 2개 이상 조합된 복합 소결체 타겟을 사용하여 스퍼터링(sputtering)법으로 형성하는 것을 특징으로 하는 투명 박막 트랜지스터.
  5. 제1항에 있어서,
    상기 게이트 전극은 Pt, Al, Au, Cu, Cr, Ni, Ru, Mo, V, Zr, Ti, W, 및 이들의 합금으로 이루어진 군에서 선택된 1종 또는 ITO, IZO, NiO, Ag2O, In2O3-Ag2O, CuAlO2, SrCu2O2 및 Zr으로 도핑된 ZnO으로 이루어진 군에서 선택된 1종인 것을 특징으로 하는 투명 박막 트랜지스터.
  6. 제1항에 있어서,
    상기 절연층은 이트륨산화물, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테트라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌, 퍼플루오로나프타닐렌, 에틸렌-테트라플루오로에틸렌, 및 폴리(비닐리덴 플루오라이드)로 이루어진 군에서 선택된 하나 이상인 것을 특징으로 하는 투명 박막 트랜지스터.
  7. 제1항에 있어서,
    상기 소오스/드레인 전극은 Pt, Al, Au, Cu, Cr, Ni, Ru, Mo, V, Zr, Ti, W, 및 이들의 합금으로 이루어진 군으로부터 선택된 1종이거나, 또는 ITO(Indium tin oxide), AZO(Al-doped ZnO), IZO(Indium zinc oxide), FTO(F-doped SnO2), GZO(Ga-doped ZnO), ZTO(zinc tin oxide), GIO(gallium indium oxide), ZnO, 및 이들의 조합으로 이루어진 군으로부터 선택된 1종의 투명 전극인 것인 특징으로 하는 투명 박막 트랜지스터.
  8. 제1항에 있어서,
    상기 트랜지스터의 포화영역 이동도(saturation mobility)는 4cm2/Vs 이상인 것을 특징으로 하는 투명 박막 트랜지스터.
  9. 기판;
    상기 기판의 상부에 형성된 소스/드레인 전극;
    상기 소스/드레인 전극의 상부에 형성되고 인듐(In), 알루미늄(Al), 아연(Zn) 및 산소(O)를 포함하는 IAZO 박막으로서, 상기 알루미늄(Al)의 함량이 0.1 내지 10 중량%인 채널층;
    상기 채널층 상부에 형성된 절연층; 및
    상기 절연층 상부에 형성된 게이트 전극;을 포함하여 이루어지되,
    상기 채널층의 AFM(Atomic Force Microscopy)로 측정한 표면 거칠기(average roughness)는 0.19 이하이고,
    상기 채널층의 광투과도는 380∼780 nm 파장 범위에서 80% 이상인 것을 특징으로 하는 투명 박막 트랜지스터.
  10. 기판을 형성하는 단계;
    상기 기판의 상부에 게이트 전극을 형성하는 단계;
    상기 게이트 전극의 상부에 절연층을 형성하는 단계;
    상기 절연층 상부에 인듐(In), 알루미늄(Al), 아연(Zn) 및 산소(O)를 포함하는 IAZO 박막으로서, 상기 알루미늄(Al)의 함량이 0.1 내지 10 중량%인 채널층을 형성하는 단계; 및
    상기 채널층 상부에 형성된 소오스/드레인 전극을 형성하는 단계;를 포함하고,
    상기 채널층의 AFM(Atomic Force Microscopy)로 측정한 표면 거칠기(average roughness)는 0.19이고,
    상기 채널층의 광투과도는 380∼780 nm 파장 범위에서 80% 이상이 되도록 하는 투명 박막 트랜지스터의 제조방법.
  11. 기판을 형성하는 단계;
    상기 기판의 상부에 형성된 소스/드레인 전극을 형성하는 단계;
    상기 소스/드레인 전극의 상부에 형성되고 인듐(In), 알루미늄(Al), 아연(Zn) 및 산소(O)를 포함하는 IAZO 박막으로서, 상기 알루미늄(Al)의 함량이 0.1 내지 10 중량%인 채널층을 형성하는 단계;
    상기 채널층 상부에 형성된 절연층을 형성하는 단계; 및
    상기 절연층 상부에 형성된 게이트 전극을 형성하는 단계;을 포함하고,
    상기 채널층의 AFM(Atomic Force Microscopy)로 측정한 표면 거칠기(average roughness)는 0.19 이하이고,
    상기 채널층의 광투과도는 380∼780 nm 파장 범위에서 80% 이상이 되도록 하는 투명 박막 트랜지스터의 제조방법.
  12. 제1항, 제4 내지 제9항 중 어느 한 항에 따른 투명 박막 트랜지스터를 구비한 것을 특징으로 하는 평판 표시 장치.
KR1020110104399A 2011-10-13 2011-10-13 In-Al-Zn-O 박막을 이용한 박막 트랜지스터 및 이의 제조방법 KR101299952B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110104399A KR101299952B1 (ko) 2011-10-13 2011-10-13 In-Al-Zn-O 박막을 이용한 박막 트랜지스터 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110104399A KR101299952B1 (ko) 2011-10-13 2011-10-13 In-Al-Zn-O 박막을 이용한 박막 트랜지스터 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20130039815A KR20130039815A (ko) 2013-04-23
KR101299952B1 true KR101299952B1 (ko) 2013-08-26

Family

ID=48439839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110104399A KR101299952B1 (ko) 2011-10-13 2011-10-13 In-Al-Zn-O 박막을 이용한 박막 트랜지스터 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101299952B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102008013B1 (ko) 2018-10-19 2019-10-21 주식회사 설? 커피빵 및 그 제조방법
KR102250968B1 (ko) 2019-07-31 2021-05-12 권영경 하트 형상의 콩빵 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090110193A (ko) * 2008-04-16 2009-10-21 한국전자통신연구원 산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법
JP2010021333A (ja) 2008-07-10 2010-01-28 Fujifilm Corp 金属酸化物膜とその製造方法、及び半導体装置
WO2011030582A1 (ja) * 2009-09-11 2011-03-17 シャープ株式会社 酸化物半導体、薄膜トランジスタ及び表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090110193A (ko) * 2008-04-16 2009-10-21 한국전자통신연구원 산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법
JP2010021333A (ja) 2008-07-10 2010-01-28 Fujifilm Corp 金属酸化物膜とその製造方法、及び半導体装置
WO2011030582A1 (ja) * 2009-09-11 2011-03-17 シャープ株式会社 酸化物半導体、薄膜トランジスタ及び表示装置

Also Published As

Publication number Publication date
KR20130039815A (ko) 2013-04-23

Similar Documents

Publication Publication Date Title
Park et al. 42.3: Transparent ZnO thin film transistor for the application of high aperture ratio bottom emission AM‐OLED display
TWI543379B (zh) 薄膜電晶體及其製造方法、顯示裝置、影像感測器、x射線感測器以及x射線數位攝影裝置
JP4981283B2 (ja) アモルファス酸化物層を用いた薄膜トランジスタ
US9991135B2 (en) Method for fabricating a metal oxide thin film transistor
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
US8963147B2 (en) Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor
CN102097487B (zh) 氧化物半导体薄膜晶体管及其制造方法
Kim et al. Bending stability of flexible amorphous IGZO thin film transistors with transparent IZO/Ag/IZO oxide–metal–oxide electrodes
US20110141076A1 (en) Semiconductor device, method for manufacturing semiconductor device, transistor substrate, light emitting device and display device
US9893173B2 (en) Method for fabricating a metallic oxide thin film transistor
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2009206508A (ja) 薄膜トランジスタ及び表示装置
JP2010103451A (ja) 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
CN104218096B (zh) 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管
KR102108121B1 (ko) 박막 트랜지스터 기판
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN113454793A (zh) 包括掺杂氮的石墨烯层作为有源层的基于石墨烯的tft
CN104992981B (zh) 氧化物薄膜晶体管及其制备方法和反相器及其制备方法
Mude et al. High performance of solution-processed amorphous p-channel copper-tin-sulfur-gallium oxide thin-film transistors by UV/O3 photocuring
KR101299952B1 (ko) In-Al-Zn-O 박막을 이용한 박막 트랜지스터 및 이의 제조방법
CN102709316B (zh) 一种3d氧化物半导体薄膜晶体管及其制备方法
Li et al. Impact of active layer thickness of nitrogen-doped In–Sn–Zn–O films on materials and thin film transistor performances
JP2020098934A (ja) 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
CN105449000A (zh) 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法
Yang et al. Preparation and electrical properties of Ni-doped InZnO thin film transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee