TWI484271B - 畫素結構及畫素結構的製作方法 - Google Patents

畫素結構及畫素結構的製作方法 Download PDF

Info

Publication number
TWI484271B
TWI484271B TW101128839A TW101128839A TWI484271B TW I484271 B TWI484271 B TW I484271B TW 101128839 A TW101128839 A TW 101128839A TW 101128839 A TW101128839 A TW 101128839A TW I484271 B TWI484271 B TW I484271B
Authority
TW
Taiwan
Prior art keywords
opening
layer
patterned
electrode
pixel structure
Prior art date
Application number
TW101128839A
Other languages
English (en)
Other versions
TW201407248A (zh
Inventor
Kuo Yu Huang
wei lun Chang
Maw Song Chen
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW101128839A priority Critical patent/TWI484271B/zh
Priority to CN201210385263.XA priority patent/CN102881655B/zh
Priority to US13/689,775 priority patent/US20140042444A1/en
Publication of TW201407248A publication Critical patent/TW201407248A/zh
Application granted granted Critical
Publication of TWI484271B publication Critical patent/TWI484271B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

畫素結構及畫素結構的製作方法
本發明是有關於一種畫素結構及畫素結構的製作方法，且特別是有關於一種高解析度的畫素結構及畫素結構的製作方法。
一般而言，高解析度顯示器之畫素結構包括薄膜電晶體以及與薄膜電晶體電性連接的畫素電極。薄膜電晶體配置於基板上，包括閘極、閘介電層、通道層以及源極與汲極。一般會使用厚度較厚的平坦層增進平坦度，使液晶轉動更平順，平坦層配置於基板上，具有暴露出部分汲極的第一開口。電容電極配置於平坦層上且填入第一開口中，且電容電極具有暴露出汲極的第二開口。圖案化絕緣層配置於電容電極上，覆蓋電容電極，且具有暴露出部分汲極的第三開口。畫素電極配置於圖案化絕緣層上，經由第三開口與汲極電性連接。
畫素結構的製作通常會使用到多道光罩，以在基板上形成包括掃描線與閘極的圖案化第一金屬層、包括資料線以及源極與汲極的圖案化第二金屬層、包括通道層的圖案化半導體層、具有第一開口的平坦層、作為電容電極之具有第二開口的圖案化第一導電層、具有第三開口的圖案化絕緣層以及作為畫素電極的圖案化第二導電層。對於高解析度畫素結構的多道光罩製程實際上會存在某種程度的對 位偏移，導致高解析度畫素結構之各膜層之間存在一定程度的偏移量。舉例來說，由圖案化第一導電層所形成的電容電極可能會偏移至平坦層的第一開口邊緣處，此時由於光阻厚度的不一致，電容電極有可能會滑落至第一開口內。如此一來，造成電容電極與汲極發生短路。為了要避免上述情況發生，必須以過度曝光等方式來增加電容電極與平坦層的第一開口邊緣之間的距離，如此一來可能導致關鍵尺寸不易控制，以及畫素結構的解析度難以提升。
本發明提供一種畫素結構的製作方法，能避免第一電極與圖案化第一導電層發生短路，並減少所需的光罩數目。
本發明另提供一種畫素結構，具有高解析度以及高的電容面積，且具有較佳的元件特性與顯示品質。
本發明提出一種畫素結構的製作方法。於一基板上形成一薄膜電晶體，薄膜電晶體包括一第一電極。於基板上形成一第一絕緣層，覆蓋第一電極。於基板上形成一平坦層，覆蓋第一絕緣層且具有一第一開口，第一開口暴露位於第一電極上方的第一絕緣層。於平坦層上形成一第一導電層，第一導電層填入第一開口中。於第一導電層上形成一圖案化光阻層，圖案化光阻層具有一蝕刻開口，蝕刻開口暴露出位於第一電極上方的第一導電層。對第一導電層進行一濕式蝕刻製程，濕式蝕刻製程以圖案化光阻層為罩幕，經由蝕刻開口移除位於第一電極上方的第一導電層， 並且側向蝕刻位於圖案化光阻層下的部分第一導電層，以形成一圖案化第一導電層，其中圖案化第一導電層具有一第二開口，第二開口位於第一開口內，且暴露出位於第一電極上方的第一絕緣層。對第一絕緣層進行一乾式蝕刻製程，乾式蝕刻製程以圖案化光阻層為罩幕，經由蝕刻開口移除位於第一電極上方的第一絕緣層，以形成一圖案化第一絕緣層，其中圖案化第一絕緣層具有一暴露出第一電極的第三開口，第三開口小於第二開口，且第三開口自行對準於第二開口內。移除圖案化光阻層。於圖案化第一導電層上形成一圖案化第二絕緣層，圖案化第二絕緣層覆蓋圖案化第一導電層以及第二開口內暴露出的部分第一絕緣層，圖案化第二絕緣層具有一第四開口，第四開口位於第三開口內，且暴露出部分第一電極。於圖案化第二絕緣層上形成一圖案化第二導電層，圖案化第二導電層經由第四開口與第一電極電性連接。
本發明另提出一種畫素結構，設置在一基板上。畫素結構包括一薄膜電晶體、一平坦層、一圖案化第一導電層、一圖案化第一絕緣層、一圖案化第二絕緣層以及一圖案化第二導電層。薄膜電晶體配置於基板上，包括一第一電極。平坦層配置於基板上，平坦層具有一第一開口，暴露出部分第一電極。圖案化第一導電層配置於平坦層上且填入第一開口中，圖案化第一導電層具有一第二開口，其中第二開口位於第一開口內，暴露出部分第一電極。圖案化第一絕緣層配置於基板與平坦層之間，且覆蓋薄膜電晶體，圖 案化第一絕緣層具有一第三開口，第三開口小於第二開口，且第三開口自行對準於第二開口內，暴露出第一電極。圖案化第二絕緣層配置於圖案化第一導電層上，圖案化第二絕緣層覆蓋圖案化第一導電層以及第二開口內暴露出的部分第一絕緣層，圖案化第二絕緣層具有一第四開口，第四開口位於第三開口內，暴露出部分第一電極。圖案化第二導電層經由第四開口與第一電極電性連接。
基於上述，在本發明之畫素結構的製作方法中，使用同一道光罩，對第一導電層進行濕式蝕刻製程以形成具有第二開口的圖案化第一導電層，以及對第一絕緣層進行乾式蝕刻製程以形成具有第三開口的圖案化第一絕緣層，使得第三開口小於第二開口，且第三開口自行對準於第二開口內。如此一來，能避免第一電極與圖案化第一導電層短路，且能減少所需的光罩數目，以及提升畫素結構的解析度與開口率。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1J為本發明之一實施例的畫素結構的製作方法的流程示意圖，圖2A為圖1J的上視示意圖，其中圖1J之省略線的左邊部分與右邊部分分別為沿圖2A之A-A’線與B-B’線的剖面示意圖，以及圖2B為圖2A之第一至第四開口的放大示意圖。首先，請參照圖1A至圖1D，於 一基板100上形成一薄膜電晶體T，薄膜電晶體T包括一第一電極108a。在本實施例中，基板100例如是包括主動區與周邊區(未繪示)，其中圖1A至圖1J所描述的步驟是在主動區的基板100上進行。薄膜電晶體T例如是底閘極(Bottom Gate)型薄膜電晶體，其製造方法例如是包括以下步驟。當然，在另一實施例中，薄膜電晶體T也可以是頂閘極(Top Gate)型薄膜電晶體或共平面(Coplanar)型薄膜電晶體，本發明不以此為限。
請參照圖1A，首先，以底閘極型薄膜電晶體為例進行說明。於基板100上形成一閘極102。請參照圖1B，接著，於基板100上形成一閘介電層104，閘介電層104覆蓋閘極102。然後，於閘介電層104上形成一通道層106，對準閘極102。在本實施例中，通道層106的材料為半導體材料，例如是非晶矽、複晶矽、單晶矽、銦鎵鋅氧化物(IGZO)、有機半導體材料(organic semiconductor)等等。
請參照圖1C，接著，於通道層106兩側上形成第一電極108a與一第二電極108b，且第一電極108a與第二電極108b電性連接通道層106。在本實施例中，第一電極108a例如是汲極電極，以及第二電極108b例如是源極電極，但本發明不以此為限。換言之，第一電極108a與第二電極108b中任一者例如是汲極電極，以及另一者例如是源極電極。
請參照圖1D，然後，於基板100上形成一第一絕緣層120，覆蓋第一電極108a。在本實施例中，第一絕緣層 120的材質例如是包括氮化矽、氧化矽或氮氧化矽。接著，於基板100上形成一平坦層130，覆蓋第一絕緣層120且具有一第一開口OP1，第一開口OP1暴露位於第一電極106上方的第一絕緣層120。在本實施例中，平坦層130例如是包括有機材料層，其材質例如是包括聚亞醯胺(polyimide)、聚乙烯對苯二甲酸酯(polyethylene terephthalate,PET)、聚甲基丙酼酸甲酯(poly methylmethacrylate,PMMA)、聚碳酸酯(poly carbonate,PC)、聚苯醚(poly(phenylene oxide),PPO)、聚甲醛(Polyoxy Methylene,POM)、聚苯乙烯(polystyrene,PS)、苯並環丁烯(benzocyclobutene,BCB)、聚苯并唑(polybenzazole,PBO)、以及旋轉塗佈玻璃(Spin on Glass,SOG)、環烯烴(Cyclic Olefin Copolymers,COC)等。
請參照圖1E，接著，於平坦層130上形成一第一導電層140，第一導電層140填入第一開口OP1中。在本實施例中，第一導電層140的材質例如是包括一透明導電材料，例如是銦錫氧化物(ITO)、銦鋅氧化物(IZO)與鋁鋅氧化物(AZO)等。
然後，於第一導電層140上形成一光阻層(未繪示)，以及提供一光罩M於基板100上，光罩M例如是具有一透光區L。接著，藉由光罩M對光阻層進行圖案化，以於第一導電層140上形成一圖案化光阻層PR，圖案化光阻層PR具有一蝕刻開口EO，蝕刻開口EO暴露出位於第一電極108a上方的第一導電層140。由於平坦層130厚度較 厚，為了完全曝開蝕刻開口EO的底部，避免殘留部分影響對第一導電層140的蝕刻，避免造成第一導電層140殘留，在本實施例中，是以過曝的方式藉由光罩M對光阻層進行圖案化，使得曝出的蝕刻開口EO的尺寸大於光罩M的透光區L的尺寸。舉例來說，透光區L的邊緣及與其對應的蝕刻開口EO的底部邊緣之間的水平距離例如是0.5 um。
請同時參照圖1F與圖1G，接著，對第一導電層140進行一等向性蝕刻製程，例如是一濕式蝕刻製程WEP(Wet Etching Process)，濕式蝕刻製程WEP以圖案化光阻層PR為罩幕，經由蝕刻開口EO移除位於第一電極108a上方的第一導電層140，並且側向蝕刻SE位於圖案化光阻層PR下的部分第一導電層140a(見圖1E)，以形成一圖案化第一導電層142。如圖1G所示，圖案化第一導電層142具有一第二開口OP2，第二開口OP2位於第一開口OP1內，且暴露出位於第一電極108a上方的第一絕緣層120。也就是說，側向蝕刻SE移除位於圖案化光阻層PR下的部分第一導電層140a，且例如是進一步移除部分第一導電層140，使得圖案化第一導電層142進一步內縮而具有側向孔洞H。換言之，圖案化第一導電層142的第二開口OP2更包括暴露出部分第一絕緣層120a的孔洞H。在本實施例中，濕式蝕刻製程WEP中所使用的蝕刻劑例如是草酸_(COOH)2 、鹽鐵液(FeCl3 +HCl)、王水(aqua regia)等，但不限於此。第一開口OP1例如是具有一第一頂部直徑 d1與一第一底部直徑b1，第二開口OP2例如是具有一第二頂部直徑d2與一第二底部直徑b2。第二頂部直徑d2例如是小於第一頂部直徑d1。在本實施例中，第二底部直徑b2例如是等於第一底部直徑b1，但本發明不以此為限。視濕式蝕刻製程WEP移除第一導電層140的情況而定，孔洞H的大小可以變化，因此第二底部直徑b2可以是小於或等於第一底部直徑b1。第一頂部直徑d1的尺寸例如是介於5微米(μm)至10微米(μm)，以及第二頂部直徑d2例如是介於3μm至8μm。在本實施例中，第二開口OP2的頂部邊緣與該第一開口OP1的頂部邊緣之間的水平距離x1例如是介於0.01_um至10 um，且較佳是介於0.5um至3.0 um。圖案化第一導電層142例如是網狀電極(mesh electrode)，全面覆蓋平坦層130，亦可依照需求設計圖案，移除部份第一導電層142。圖案化第一導電層142可作為對向電極(counter electrode)或是共同電極(common electrode)。
請參照圖1H，然後，對第一絕緣層120進行一非等向性蝕刻製程，例如是一乾式蝕刻製程DEP(Dry Etching Process)，乾式蝕刻製程DEP以圖案化光阻層PR為罩幕，經由蝕刻開口EO移除位於第一電極108a上方的第一絕緣層120，以形成一圖案化第一絕緣層122，其中圖案化第一絕緣層122具有一暴露出第一電極108a的第三開口OP3，位於第二開口OP2內。由於第二開口OP2與第三開口OP3使用同一圖案化光阻層PR為罩幕，第三開口OP3小於第 二開口OP2，且第三開口OP3自行對準於第二開口OP2內，因此第三開口OP3的邊緣跟第二開口OP2的邊緣約略為等距，。在本實施例中，乾式蝕刻製程DEP中所使用的蝕刻劑例如是包括六氟乙烯(SF6 )或四氟化碳(CF4 )等蝕刻氣體，但並不限於此。第三開口OP3的頂部直徑d3例如是實質上小於第二開口OP2的頂部直徑d2。第三開口OP3的頂部邊緣與第二開口OP2的頂部邊緣之間的水平距離x2例如是介於0.01 μm至3 μm，且較佳是介於0.1 μm至1.0 μm。由於濕式蝕刻製程WEP可以精準控制蝕刻速度，所以第三開口OP3的邊緣跟第二開口的邊緣可以相當接近，且完全不需要擔心第三開口OP3跟第二開口OP2製程偏移的問題。
請參照圖1I，接著，移除圖案化光阻層PR。然後，於圖案化第一導電層142上形成一圖案化第二絕緣層152，其材質例如是氧化矽、氮化矽或氮氧化矽等，圖案化第二絕緣層152覆蓋圖案化第一導電層142以及第二開口OP2內暴露出的部分第一絕緣層122a，圖案化第二絕緣層152具有一第四開口OP4，第四開口OP4位於第三開口OP3內，且暴露出部分第一電極108a。在本實施例中，圖案化第二絕緣層152例如是填入暴露出的部分第一絕緣層122a的孔洞H內。
請參照圖1J，然後，於圖案化第二絕緣層152上形成一圖案化第二導電層162，圖案化第二導電層162經由第四開口OP4與第一電極108a電性連接，可作為畫素電極 (pixel electrode)。圖案化第二導電層162的材質例如是包括一透明導電材料，例如是銦錫氧化物、銦鋅氧化物、鋁鋅氧化物等。在本實施例中，圖案化第二絕緣層152例如是覆蓋圖案化第一導電層142，以及第二開口OP2內暴露出的部分第一絕緣層122a，使圖案化第一導電層142與第一電極108a、圖案化第二導電層162電性絕緣。也就是說，形成於圖案化第一導電層142上且填入孔洞H內圖案化第二絕緣層152實質上完整包覆圖案化第一導電層142，使得圖案化第一導電層142不會暴露出來，因此圖案化第一導電層142與第一電極108a、圖案化第二導電層162電性絕緣。
請同時參照圖1J、圖2A以及圖2B，在本實施例中，畫素結構200設置在基板100上。畫素結構200包括薄膜電晶體T、平坦層130、圖案化第一導電層142、圖案化第一絕緣層122、圖案化第二絕緣層152以及圖案化第二導電層162。薄膜電晶體T配置於基板100上，包括第一電極108a。平坦層130配置於基板100上，平坦層130具有第一開口OP1，暴露出部分第一電極108a。圖案化第一導電層142配置於平坦層130上且填入第一開口OP1中，圖案化第一導電層142具有第二開口OP2，其中第二開口OP2位於第一開口OP1內，暴露出部分第一電極108a。圖案化第一絕緣層122配置於基板100與平坦層130之間，且覆蓋薄膜電晶體T，圖案化第一絕緣層122具有第三開口OP3，第三開口OP3小於第二開口OP2，且第三開口 OP3自行對準於第二開口OP2內，暴露出第一電極108a。圖案化第二絕緣層152配置於圖案化第一導電層142上，圖案化第二絕緣層152覆蓋圖案化第一導電層142以及第二開口OP2內暴露出的部分第一絕緣層122a，圖案化第二絕緣層152具有第四開口OP4，第四開口OP4位於第三開口OP3內，暴露出部分第一電極108a。圖案化第二導電層162經由第四開口OP4與第一電極108a電性連接。
在本實施例中，薄膜電晶體T例如是包括閘極102、閘介電層104、通道層106以及第一電極108a與第二電極108b。閘極102配置於基板100上。閘介電層104配置於基板100上且覆蓋閘極102。通道層106配置於閘介電層104上，對準閘極102。第一電極108a與第二電極108b配置於位於通道層106的兩側，且電性連接通道層106。在本實施例中，第二電極108b例如是與資料線DL電性連接。
在本實施例中，畫素結構的製作方法例如是更包括在周邊的扇出區(Fan out region)進行雙層扇出線路的製作，其詳細說明如下。圖3A至圖3D為本發明之一實施例的扇出線路的製作的流程示意圖，以及圖4為圖3D的上視示意圖，其中圖3D為沿圖4之C-C’的上視示意圖。請參照圖3A，首先，於基板100上形成多條第一導線110。在本實施例中，第一導線110例如是與閘極102一起形成。接著，於第一導線110上形成一閘介電層104。然後，於閘介電層104上形成多條第二導線114，其中第二導線114 與第一導線110交替配置於基底100上。在本實施例中，第二導線114例如是與第一電極108a及第二電極108b一起形成。在本實施例中，更包括於基板100上形成多個第一接墊112a、112b以及多個第二接墊116a、116b。第一接墊112a與第一導線110電性連接，且第一接墊112a例如是與第一導線110實質上一體成形。第二接墊116a對應配置於每一個第一接墊112a上方並與其電性連接。第二接墊116b對應配置於每一個第一接墊112b上方並與其電性連接。其中，第二接墊116b與第二導線114電性連接，且第二接墊116b例如是與第二導線114實質上一體成形。
接著，於第二導線114上依序形成前文所述的第一絕緣層120與第一導電層140。然後，經由前述的光罩M於第一導電層140圖案化光阻層PR形成圖案化光阻層PR，圖案化光阻層PR對應配置於每一條第二導線114上方。
請參照圖3B，接著，藉由前文所述的濕式蝕刻製程WEP形成圖案化第一導電層142時，同時形成多個第一導電圖案區塊144，各第一導電圖案區塊144對應配置於一條第二導線114上方。在另一實施例中，第一導電圖案區塊144也可以配置於第一導線110上方，以進一步保護第一導線110。
請參照圖3C，然後，藉由前文所述的乾式蝕刻製程DEP形成圖案化第一絕緣層122時，同時形成多個第一絕緣圖案區塊124，各第一絕緣圖案區塊124配置於一第一導電圖案區塊144下方。
請參照圖3D，接著，移除圖案化光阻層PR。然後，於第一絕緣圖案區塊124上形成一圖案化第二絕緣層152，圖案化第二絕緣層152覆蓋第一導電圖案區塊144。而後，更包括於形成圖案化第二導電層162時，同時形成多個第二導電圖案區塊164，各第二導電圖案區塊164對應配置於每一個第二接墊116a、116b上方。
在本實施例中，畫素結構200例如是更包括多條第一導線110、閘介電層104、多條第二導線114、多個第一絕緣圖案區塊124以及多個第一導電圖案區塊144。第一導線110配置於基板100上。閘介電層104配置於第一導線110上，且覆蓋第一導線110。第二導線114配置於閘介電層104上，其中第二導線114與第一導線110交替配置於基板100上。各第一絕緣圖案區塊124配置於一條第二導線122上。各第一導電圖案區塊144配置於一第一絕緣圖案區塊124上。在本實施例中，第一導電圖案區塊144與圖案化第一導電層142例如是由同一層所構成。第一絕緣圖案區塊124與圖案化第一絕緣層122例如是由同一層所構成。
在本實施例中，使用同一道光罩M，對第一導電層140進行濕式蝕刻製程WEP以形成具有第二開口OP2的圖案化第一導電層142，以及對第一絕緣層120進行乾式蝕刻製程DEP以形成具有第三開口OP3的圖案化第一絕緣層122。由於濕式蝕刻製程WEP具有側向蝕刻以及乾式蝕刻製程DEP進行等向性蝕刻的特性，因此在使用同一道光罩 M的條件下，第三開口OP3小於第二開口OP2，且第三開口OP3自行對準於第二開口OP2內。此外，由於圖案化第一導電層142的第二開口OP2與圖案化第一絕緣層122的第三開口OP3是以自對準的方式形成，因此第三開口OP3的頂部邊緣與第二開口OP2的頂部邊緣之間的水平距離約略相同，且例如是介於0.01 μm~3.0 μm。如此來，能避免因製程偏移所致的第三開口OP3與第二開口OP2重疊，進而避免圖案化第一導電層142與第一電極108a發生短路。在高解析度的畫素結構，可以大大地縮小第一開口OP1、第二開口OP2、第三開口OP3與第四開口OP4的尺寸，且不需要考慮第二開口OP2與第三開口OP3的製程偏移問題，可以進一步利用第一開口OP1內的面積，使圖案化第一導電層142圖案化第二導電層162重疊面積增加，提高電容面積，增進顯示品質。
另一方面，由於圖案化第一導電層142與圖案化第一絕緣層122是使用同一道光罩進行圖案化，因此能減少所需的光罩數目，以降低畫素結構的製作成本。再者，由於能縮小第三開口OP3的頂部邊緣與第二開口OP2的頂部邊緣之間的水平距離，因此圖案化第一導電層142的製作具有較大的設計空間，進而能提升畫素結構的開口率與解析度。此外，本實施例的畫素結構的製作方法中使用的濕式蝕刻製程WEP與乾式蝕刻製程DEP可與扇出線路等雙層線路製程等現有製程結合，因此不會大幅改變畫素結構的製程步驟且適於製作具有窄邊框設計的顯示面板。
綜上所述，本發明使用同一道光罩，對第一導電層進行濕式蝕刻製程以形成具有第二開口的圖案化第一導電層，以及對第一絕緣層進行乾式蝕刻製程以形成具有第三開口的圖案化第一絕緣層。由於濕式蝕刻製程具有側向蝕刻以及乾式蝕刻製程進行等向性蝕刻的特性，因此在使用同一道光罩的條件下，第三開口自行對準於第二開口內，第三開口小於第二開口，且第三開口的頂部邊緣與第二開口的頂部邊緣之間的水平距離約略相同。如此一來，能避免因製程偏移所致的第三開口與第二開口重疊，進而避免圖案化第一導電層與第一電極發生短路。
另一方面，由於圖案化第一導電層與圖案化第一絕緣層是使用同一道光罩進行圖案化，因此能減少所需的光罩數目，以降低畫素結構的製作成本。特別是，由於能縮小第三開口的頂部邊緣與第二開口的頂部邊緣之間的水平距離且避免圖案化第一導電層與第一電極發生短路，因此圖案化第一導電層的製作具有較大的設計空間，進而能提升畫素結構的開口率與解析度。此外，本實施例的畫素結構的製作方法中使用的濕式蝕刻製程與乾式蝕刻製程可與扇出線路等雙層線路製程等現有製程結合，因此不會大幅改變畫素結構的製程步驟。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基板
102‧‧‧閘極
104‧‧‧閘介電層
106‧‧‧通道層
108a‧‧‧第一電極
108b‧‧‧第二電極
110‧‧‧第一導線
112a、112b‧‧‧第一接墊
114‧‧‧第二導線
116a、116b‧‧‧第二接墊
120、120a‧‧‧第一絕緣層
122、122a‧‧‧圖案化第一絕緣層
124‧‧‧第一絕緣圖案區塊
130‧‧‧平坦層
140、140a‧‧‧第一導電層
142‧‧‧圖案化第一導電層
144‧‧‧第一導電圖案區塊
152‧‧‧圖案化第二絕緣層
162‧‧‧圖案化第二導電層
164‧‧‧第二導電圖案區塊
200‧‧‧畫素結構
H‧‧‧孔洞
L‧‧‧透光區
M‧‧‧光罩
T‧‧‧薄膜電晶體
DL‧‧‧資料線
EO‧‧‧蝕刻開口
PR‧‧‧圖案化光阻層
SE‧‧‧側向蝕刻
OP1‧‧‧第一開口
OP2‧‧‧第二開口
OP3‧‧‧第三開口
OP4‧‧‧第四開口
DEP‧‧‧乾式蝕刻製程
WEP‧‧‧濕式蝕刻製程
b1、b2‧‧‧底部直徑
d1、d2、d3‧‧‧頂部直徑
x1、x2‧‧‧水平距離
圖1A至圖1J為本發明之一實施例的畫素結構的製作方法的流程示意圖。
圖2A為圖1J的上視示意圖。
圖2B為圖2A之第一至第四開口的放大示意圖。
圖3A至圖3D為本發明之一實施例的扇出線路的製作的流程示意圖。
圖4為圖3D的上視示意圖，其中圖3D為沿圖4之C-C’的上視示意圖。
100‧‧‧基板
102‧‧‧閘極
104‧‧‧閘介電層
106‧‧‧通道層
108a‧‧‧第一電極
108b‧‧‧第二電極
120、120a‧‧‧第一絕緣層
130‧‧‧平坦層
142‧‧‧圖案化第一導電層
T‧‧‧薄膜電晶體
EO‧‧‧蝕刻開口
PR‧‧‧圖案化光阻層
SE‧‧‧側向蝕刻
OP1‧‧‧第一開口
OP2‧‧‧第二開口
WEP‧‧‧濕式蝕刻製程

Claims (24)

  1. 一種畫素結構的製作方法，包括：於一基板上形成一薄膜電晶體，該薄膜電晶體的製造方法包括：於該基板上形成一閘極；於該基板上形成一閘介電層；於該基板上形成一通道層，其中該閘介電層位於該閘極與該通道層之間；以及於該基板上形成一第一電極以及一第二電極，其中該第一電極與該第二電極位於該通道層兩側，且該第一電極與該第二電極電性連接該通道層；於該基板上形成一第一絕緣層，覆蓋該第一電極；於該基板上形成一平坦層，覆蓋該第一絕緣層且具有一第一開口，該第一開口暴露位於該第一電極上方的該第一絕緣層；於該平坦層上形成一第一導電層，該第一導電層填入該第一開口中；於該第一導電層上形成一圖案化光阻層，該圖案化光阻層具有一蝕刻開口，該蝕刻開口暴露出位於該第一電極上方的該第一導電層；對該第一導電層進行一濕式蝕刻製程，該濕式蝕刻製程以該圖案化光阻層為罩幕，經由該蝕刻開口移除位於該第一電極上方的該第一導電層，並且側向蝕刻位於該圖案化光阻層下的部分該第一導電層，以形成一圖案化第一導電層，其中該圖案化第一導電層具有一第二開口，該第二 開口位於該第一開口內，且暴露出位於該第一電極上方的該第一絕緣層；對該第一絕緣層進行一乾式蝕刻製程，該乾式蝕刻製程以該圖案化光阻層為罩幕，經由該蝕刻開口移除位於該第一電極上方的該第一絕緣層，以形成一圖案化第一絕緣層，其中該圖案化第一絕緣層具有一暴露出該第一電極的第三開口，該第三開口小於該第二開口，且該第三開口自行對準於該第二開口內；移除該圖案化光阻層；於該圖案化第一導電層上形成一圖案化第二絕緣層，該圖案化第二絕緣層覆蓋該圖案化第一導電層以及該第二開口內暴露出的部分該第一絕緣層，該圖案化第二絕緣層具有一第四開口，該第四開口位於該第三開口內，且暴露出部分該第一電極；以及於該圖案化第二絕緣層上形成一圖案化第二導電層，該圖案化第二導電層經由該第四開口與該第一電極電性連接。
  2. 如申請專利範圍第1項所述之畫素結構的製作方法，其中該第一電極包括一汲極電極。
  3. 如申請專利範圍第1項所述之畫素結構的製作方法，其中該平坦層包括一有機材料層。
  4. 如申請專利範圍第1項所述之畫素結構的製作方法，其中該第一開口具有一第一頂部直徑，該第二開口具有一第二頂部直徑，該第二頂部直徑小於該第一頂部直徑。
  5. 如申請專利範圍第1項所述之畫素結構的製作方 法，其中該第一開口具有一第一底部直徑，該第二開口具有一第二底部直徑，該第二底部直徑大於該第一底部直徑。
  6. 如申請專利範圍第1項所述之畫素結構的製作方法，其中該第二開口的頂部邊緣與該第一開口的頂部邊緣之間的水平距離介於0.01μm至10μm。
  7. 如申請專利範圍第1項所述之畫素結構的製作方法，其中該圖案化第二絕緣層覆蓋該圖案化第一導電層，以及該第二開口內暴露出的部分該第一絕緣層，使該圖案化第一導電層與該第一電極、該圖案化第二導電層電性絕緣。
  8. 如申請專利範圍第1項所述之畫素結構的製作方法，其中該第三開口的頂部直徑實質上小於該第二開口的頂部直徑。
  9. 如申請專利範圍第1項所述之畫素結構的製作方法，其中該第三開口的頂部邊緣與該第二開口的頂部邊緣之間的水平距離介於0.01μm至3.0μm。
  10. 如申請專利範圍第1項所述之畫素結構的製作方法，其中該圖案化第一導電層與該圖案化第二導電層的材質分別包括一透明導電材料。
  11. 如申請專利範圍第1項所述之畫素結構的製作方法，其中該薄膜電晶體的製造方法包括：於該基板上形成該閘極之後，於該基板上形成該閘介電層，該閘介電層覆蓋該閘極；於該閘介電層上形成該通道層，對準該閘極；以及 於該通道層兩側上形成該第一電極與該第二電極。
  12. 如申請專利範圍第1項所述之畫素結構的製作方法，更包括：於該基板上形成多條第一導線；於該些第一導線上形成該閘介電層；於該閘介電層上形成多條第二導線，其中該些第二導線與該些第一導線交替配置於該基底上；於該些第二導線上依序形成該第一絕緣層與該第一導電層；藉由該濕式蝕刻製程形成該圖案化第一導電層時，同時形成多個第一導電圖案區塊，各該第一導電圖案區塊對應配置於一條第二導線上方；以及藉由該乾式蝕刻製程形成該圖案化第一絕緣層時，同時形成多個第一絕緣圖案區塊，各該第一絕緣圖案區塊配置於一第一導電圖案區塊下方。
  13. 一種畫素結構，設置在一基板上，該畫素結構包括：一薄膜電晶體，配置於該基板上，包括一閘極、一閘介電層、一通道層、一第一電極以及一第二電極，其中該閘介電層位於該閘極與該通道層之間，以及該第一電極與該第二電極位於該通道層兩側，且該第一電極與該第二電極電性連接該通道層；一平坦層，配置於該基板上，該平坦層具有一第一開口，暴露出部分該第一電極； 一圖案化第一導電層，配置於該平坦層上且填入該第一開口中，該圖案化第一導電層具有一第二開口，其中該第二開口位於該第一開口內，暴露出部分該第一電極；一圖案化第一絕緣層，配置於該基板與該平坦層之間，且覆蓋該薄膜電晶體，該圖案化第一絕緣層具有一第三開口，該第三開口小於該第二開口，且該第三開口自行對準於該第二開口內，暴露出該第一電極；一圖案化第二絕緣層，配置於該圖案化第一導電層上，該圖案化第二絕緣層覆蓋該圖案化第一導電層以及該第二開口內暴露出的部分該第一絕緣層，該圖案化第二絕緣層具有一第四開口，該第四開口位於該第三開口內，暴露出部分該第一電極；一圖案化第二導電層，該圖案化第二導電層經由該第四開口與該第一電極電性連接；多條第一導線，配置於該基板上，其中該閘介電層配置於該些第一導線上且覆蓋該些第一導線；多條第二導線，配置於該閘介電層上，其中該些第二導線與該些第一導線交替配置於該基板上；多個第一絕緣圖案區塊，各該第一絕緣圖案區塊配置於一條第二導線上；以及多個第一導電圖案區塊，各該第一導電圖案區塊配置於一第一絕緣圖案區塊上。
  14. 如申請專利範圍第13項所述之畫素結構，其中該第一電極包括一汲極電極。
  15. 如申請專利範圍第13項所述之畫素結構，其中該平坦層包括一有機材料層。
  16. 如申請專利範圍第13項所述之畫素結構，其中該第一開口具有一第一底部直徑，該第二開口具有一第二底部直徑，該第二底部直徑大於該第一底部直徑。
  17. 如申請專利範圍第13項所述之畫素結構，其中該第二開口的頂部邊緣與該第三開口的頂部邊緣之間的水平距離介於0.01μm至10μm。
  18. 如申請專利範圍第13項所述之畫素結構，其中該圖案化第二絕緣層覆蓋該圖案化第一導電層，以及該第二開口內暴露出的部分該第一絕緣層，使該圖案化第一導電層與該第一電極、該圖案化第二導電層電性絕緣。
  19. 如申請專利範圍第13項所述之畫素結構，其中該第三開口的頂部直徑實質上小於該第二開口的頂部直徑。
  20. 如申請專利範圍第13項所述之畫素結構，其中該第三開口的頂部邊緣與該第二開口的頂部邊緣之間的水平距離介於0.01μm至3.0μm。
  21. 如申請專利範圍第13項所述之畫素結構，其中該圖案化第一導電層與該圖案化第二導電層的材質分別包括一透明導電材料。
  22. 如申請專利範圍第13項所述之畫素結構，其中該閘極配置於該基板上，該閘介電層配置於該基板上且覆蓋該閘極，以及該通道層配置於該閘介電層上且對準該閘 極。
  23. 如申請專利範圍第13項所述之畫素結構，其中該些第一導電圖案區塊與該圖案化第一導電層由同一層所構成。
  24. 如申請專利範圍第13項所述之畫素結構，其中該些第一絕緣圖案區塊與該圖案化第一絕緣層由同一層所構成。
TW101128839A 2012-08-09 2012-08-09 畫素結構及畫素結構的製作方法 TWI484271B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101128839A TWI484271B (zh) 2012-08-09 2012-08-09 畫素結構及畫素結構的製作方法
CN201210385263.XA CN102881655B (zh) 2012-08-09 2012-10-12 画素结构及画素结构的制作方法
US13/689,775 US20140042444A1 (en) 2012-08-09 2012-11-30 Pixel structure and fabricating method of pixel structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101128839A TWI484271B (zh) 2012-08-09 2012-08-09 畫素結構及畫素結構的製作方法

Publications (2)

Publication Number Publication Date
TW201407248A TW201407248A (zh) 2014-02-16
TWI484271B true TWI484271B (zh) 2015-05-11

Family

ID=47482933

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128839A TWI484271B (zh) 2012-08-09 2012-08-09 畫素結構及畫素結構的製作方法

Country Status (3)

Country Link
US (1) US20140042444A1 (zh)
CN (1) CN102881655B (zh)
TW (1) TWI484271B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101971594B1 (ko) * 2012-02-16 2019-04-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103928399B (zh) * 2013-12-31 2017-11-03 厦门天马微电子有限公司 Tft阵列基板的制作方法、tft阵列基板以及显示装置
KR20150137218A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 액정표시장치 및 이의 제조 방법
KR102262431B1 (ko) * 2015-02-03 2021-06-08 삼성디스플레이 주식회사 액정 표시 장치
JP2017191183A (ja) * 2016-04-12 2017-10-19 株式会社ジャパンディスプレイ 表示装置及びその製造方法
TWI674662B (zh) * 2018-06-19 2019-10-11 友達光電股份有限公司 陣列基板的製造方法
US11889721B2 (en) * 2019-07-16 2024-01-30 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate, manufacturing method thereof and display device
CN110400810B (zh) * 2019-08-01 2022-01-11 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
CN112271189B (zh) * 2020-10-26 2023-05-12 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060086982A1 (en) * 1999-06-02 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201009434A (en) * 2008-08-29 2010-03-01 Au Optronics Corp Method for fabricating pixel structure, display panel and electro-optical apparatus
TW201044088A (en) * 2009-06-15 2010-12-16 Chunghwa Picture Tubes Ltd Pixel structure and manufacturing method thereof and display panel

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
JP2003107523A (ja) * 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
KR100997968B1 (ko) * 2003-10-13 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
JP4205010B2 (ja) * 2004-04-16 2009-01-07 三菱電機株式会社 表示装置とその製造方法
JP4802896B2 (ja) * 2005-09-09 2011-10-26 セイコーエプソン株式会社 電気光学装置の製造方法
KR101300183B1 (ko) * 2006-11-20 2013-08-26 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN101261962B (zh) * 2008-04-24 2010-08-18 友达光电股份有限公司 有源元件阵列基板及其制造方法
US8354750B2 (en) * 2010-02-01 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress buffer structures in a mounting structure of a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060086982A1 (en) * 1999-06-02 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201009434A (en) * 2008-08-29 2010-03-01 Au Optronics Corp Method for fabricating pixel structure, display panel and electro-optical apparatus
TW201044088A (en) * 2009-06-15 2010-12-16 Chunghwa Picture Tubes Ltd Pixel structure and manufacturing method thereof and display panel

Also Published As

Publication number Publication date
US20140042444A1 (en) 2014-02-13
TW201407248A (zh) 2014-02-16
CN102881655A (zh) 2013-01-16
CN102881655B (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
TWI484271B (zh) 畫素結構及畫素結構的製作方法
CN106847857B (zh) 有机发光显示装置及其制造方法
TWI523205B (zh) 畫素結構及顯示面板
KR102132445B1 (ko) 액정 디스플레이 패널 및 이의 제조 방법
KR100913819B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR101901045B1 (ko) 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치
TWI477869B (zh) 顯示面板之陣列基板及其製作方法
TWI460516B (zh) 畫素結構及其製作方法
US20070153151A1 (en) Liquid crystal display device and method for fabricating the same
KR20150073297A (ko) 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
KR20150062540A (ko) 어레이 기판 및 이의 제조방법
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
US9786694B2 (en) Display device and manufacturing method thereof
KR20140041403A (ko) 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법, 및 디스플레이 장치
WO2015143818A1 (zh) 阵列基板及其制造方法、显示装置
US9741861B2 (en) Display device and method for manufacturing the same
US10217851B2 (en) Array substrate and method of manufacturing the same, and display device
WO2015096374A1 (zh) 阵列基板及其制作方法、显示装置和薄膜晶体管
US8048698B2 (en) Thin film transistor array substrate and method for manufacturing the same
KR102080482B1 (ko) 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법
WO2017049885A1 (zh) 阵列基板的制备方法、阵列基板和显示装置
KR101996969B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
TWI471672B (zh) 顯示面板的畫素結構及其製造方法
TWI594440B (zh) 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法
KR102162909B1 (ko) 박막 트랜지스터를 포함하는 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees