JP2019144315A - 表示装置 - Google Patents

Abstract

【課題】表示品質を落とすことなく高精細化が可能な表示装置を提供する。【解決手段】隣り合う第１及び第２画素領域ＰＸ１、２の間に位置する第１信号線Ｓ２と、共通電極ＣＥと、第１及び第２スイッチング素子ＳＷ１、２と、第１及び第２画素電極ＰＥ１、２と、第１画素電極ＰＥ１は、第１接続部ＣＴ１と、第１枝部ＢＲ１と、第１枝部と第１接続部とを接続する第１突出部ＰＴ１とを有し、第２画素電極ＰＥ２は、第２接続部ＣＴ２と、第２枝部ＢＲ２と、第２枝部と第２接続部とを接続する第２突出部ＰＴ２とを有し、共通電極は開口を有し、第１及び第２接続部は第１信号線を介して並び、第１接続部は開口を介して第１スイッチング素子に接続され、第２接続部は開口を介して第２スイッチング素子に接続され、第２突出部は第１信号線と第２接続部間に位置し、第１接続部と第１信号線間の第１距離ＤＣ１２と第１信号線と第２接続部管の第２距離ＤＣ２１とは異なる。【選択図】図２

Description

本発明の実施形態は、表示装置に関する。

近年、更に高精細な表示装置が望まれている。表示装置は、高精細になるに従って、隣接する信号線同士の間隔が狭くなる。そのため、信号線とこの信号線の両側に位置する２つの画素電極との間に寄生容量が形成され、これが表示に影響を及ぼすことが考えられる。

特開２００８−１９１６６９号公報

本実施形態の目的は、表示品質を落とすことなく高精細化が可能な表示装置及び基板を提供することにある。

一実施形態に係る表示装置は、第１方向で隣り合う第１画素領域及び第２画素領域の間に位置する第１信号線と、前記第１画素領域、前記第２画素領域、及び前記第１信号線に重なって設けられる共通電極と、前記第１画素領域において前記共通電極より下方に位置する第１スイッチング素子と、前記第２画素領域において前記共通電極より下方に位置する第２スイッチング素子と、前記第１画素領域において前記共通電極よりも上方に位置する第１画素電極と、前記第２画素領域において前記共通電極よりも上方に位置する第２画素電極と、前記第１画素電極は、前記第１スイッチング素子に接続している第１接続部と、第１枝部と、前記第１枝部と前記第１接続部とを接続する第１突出部とを有し、前記第２画素電極は、前記第２スイッチング素子に接続している第２接続部と、第２枝部と、前記第２枝部と前記第２接続部とを接続する第２突出部とを有し、前記共通電極は、前記第１接続部及び前記第２接続部に対向する開口を有し、前記第１接続部及び前記第２接続部は、前記第１方向に前記第１信号線を介して並び、前記第１接続部は、前記開口を介して前記第１スイッチング素子に接続され、前記第２接続部は、前記開口を介して前記第２スイッチング素子に接続され、前記第２突出部は、前記第１方向において前記第１信号線及び前記第２接続部の間に位置し、前記第１接続部から前記第１信号線までの第１距離と該第１信号線から前記第２接続部までの第２距離とは異なる。

他の実施形態に係る表示装置は、第１方向で隣り合う第１画素領域及び第２画素領域の間に位置する第１信号線と、前記第１画素領域、第２画素領域、及び第１信号線に重なって設けられる共通電極と、前記第１画素領域において前記共通電極より下方に位置する第１スイッチング素子と、前記第２画素領域において前記共通電極より下方に位置する第２スイッチング素子と、前記第１画素領域において前記共通電極よりも上方に位置する第１画素電極と、前記第２画素領域において前記共通電極よりも上方に位置する第２画素電極と、前記第１画素電極は、前記第１スイッチング素子に接続している第１接続部と、第１枝部と、前記第１枝部と前記第１接続部とを接続する第１突出部とを有し、前記第２画素電極は、前記第２スイッチング素子に接続している第２接続部と、第２枝部と、前記第２枝部と前記第２接続部とを接続する第２突出部とを有し、前記共通電極は、前記第１接続部及び前記第２接続部に対向する開口を有し、前記第１接続部及び前記第２接続部は、前記第１方向に前記第１信号線を介して並び、前記第１接続部は、前記開口を介して前記第１スイッチング素子に接続され、前記第２接続部は、前記開口を介して前記第２スイッチング素子に接続され、前記第２突出部は、前記第１方向において前記第１信号線及び前記第２接続部の間に位置し、前記第１接続部と前記第１信号線との間に形成される第１寄生容量と該第１信号線と前記第２接続部との間に形成される第２寄生容量とは同一である。

図１は、実施形態に係る表示装置を構成する表示パネルの構成例を示す平面図である。 図２は、第１基板の構成例を示す平面図である。 図３は、図２に示したＩＩＩ−ＩＩＩに沿って切断した表示装置の構成例を示す断面図である。 図４は、図２に示したＩＶ−ＩＶに沿って切断した表示装置の構成例を示す断面図である。 図５は、図２に示したＶ−Ｖに沿って切断した表示装置の構成例を示す断面図である。 図６は、実施形態の変形例１に係る表示装置の一部の構成例を示す平面図である。 図７は、実施形態の変形例２に係る表示装置の一部の構成例を示す平面図である。 図８は、実施形態の変形例３に係る表示装置の一部の構成例を示す平面図である。 図９は、実施形態の変形例４に係る表示装置の一部の構成例を示す平面図である。 図１０は、実施形態の変形例５に係る表示装置の一部の構成例を示す平面図である。 図１１は、実施形態の変形例６に係る表示装置の一部の構成例を示す平面図である。 図１２は、実施形態の変形例７に係る表示装置の一部の構成例を示す平面図である。

以下、いくつかの実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
各実施形態においては、表示装置の一例として液晶表示装置を開示する。この液晶表示装置は、例えば、ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）ビュアー、スマートフォン、タブレット端末、携帯電話端末、ノートブックタイプのパーソナルコンピュータ、車載機器、ゲーム機器等の種々の装置に用いることができる。

（実施形態）
図１は、実施形態に係る表示装置ＤＳＰを構成する表示パネルＰＮＬの構成例を示す平面図である。図中の第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚは、互いに直交しているが、直交以外の状態で交差していてもよい。以下、第３方向Ｚから第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面をみることを平面視と称する。第３方向Ｚを示す矢印の先端に向かう方向を上方（あるいは、単に上）と称し、第３方向Ｚを示す矢印の先端から逆に向かう方向を下方（あるいは、単に下）と称する。また、第１方向Ｘの長さを幅と称し、第３方向Ｚの長さを厚さと称する。

平面視した場合、表示パネルＰＮＬは、例えば、略長方形状に形成されている。なお、表示パネルＰＮＬは、角部に丸みを帯びたラウンド形状に形成されていてもよい。表示パネルＰＮＬは、第１基板ＳＵＢ１と、第１基板ＳＵＢ１と対向する第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持された表示機能層（後述する液晶層ＬＣ）と、を備えている。第１基板ＳＵＢ１と第２基板ＳＵＢ２とは、これらの間に所定のギャップを形成した状態で、シール材ＳＬによって貼り合わせられている。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間とシール材ＳＬによって囲まれた空間に充填されている。表示パネルＰＮＬは、シール材ＳＬによって囲まれた内側に画像を表示する表示領域ＤＡを有している。表示領域ＤＡは、例えば、略矩形枠状である。なお、表示領域ＤＡは、他の多角形状であってもよいし、ラウンド形状であってもよい。また、表示パネルＰＮＬは、表示領域ＤＡの外側に非表示領域ＮＤＡを有している。

表示パネルＰＮＬは、表示領域ＤＡに複数の副画素領域ＰＸを備えている。ここで、副画素領域とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線と信号線とが交差する位置に配置されたスイッチング素子を含む領域に存在する。また、主画素領域は、複数の副画素領域で構成される。例えば、赤色に対応する副画素領域、緑色に対応する副画素領域、青色に対応する副画素領域により１つの主画素領域が構成される。他の例では、赤色に対応する副画素領域、緑色に対応する副画素領域、青色に対応する副画素領域、白色に対応する副画素領域により１つの主画素領域が構成される。主画素領域は、表示領域ＤＡに表示される画像の最小単位に相当する。複数の副画素領域ＰＸは、表示領域ＤＡにマトリクス状に配置されている。

表示パネルＰＮＬは、表示領域ＤＡにおいて、第１方向Ｘに沿って延出した走査線Ｇ、第２方向Ｙに沿って延出した信号線Ｓ、各副画素領域ＰＸにおいて走査線Ｇ及び信号線Ｓと電気的に接続されたスイッチング素子ＳＷ、各副画素領域ＰＸにおいてスイッチング素子ＳＷと電気的に接続された画素電極ＰＥ、及び、複数の副画素領域ＰＸに亘って形成されている共通電極ＣＥなどを備えている。画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。
表示パネルＰＮＬは、その背面側に配置されたバックライトユニットからの光を選択的に透過することによって画像を表示する透過型パネルとして構成されている。また、表示パネルは、表示領域に入射する外光を選択的に反射することによって画像を表示する反射型パネルとして構成されてもよいし、透過型及び反射型を組み合わせた半透過型パネルとして構成されてもよい。

駆動ＩＣチップ２及びフレキシブル・プリンテッド・サーキット（ＦＰＣ）基板３などの表示パネルＰＮＬの駆動に必要な信号供給源は、非表示領域ＮＤＡに位置している。駆動ＩＣチップ２は、少なくとも第１方向で隣り合う副画素領域ＰＸ間で極性が反転する駆動方法を実行する。本実施形態ではカラム反転駆動が採用されている。また、他の駆動方法として、ドット反転駆動も採用可能である。図示した例では、駆動ＩＣチップ２及びＦＰＣ基板３は、第２基板ＳＵＢ２の１つの基板側縁ＳＵＢ２ｅよりも外側に延出した第１基板ＳＵＢ１の実装部ＭＴに実装されている。実装部ＭＴは、第１基板ＳＵＢ１の１つの基板側縁ＳＵＢ１ｅに沿って形成されている。図示していないが、第１基板ＳＵＢ１は、実装部ＭＴに信号供給源を接続するための接続端子（以下、パッドと称する）を備えている。パッドには、上記の走査線Ｇや信号線Ｓなどと電気的に接続されたものが含まれる。なお、図示した例では、第２基板ＳＵＢ２の他の３つの基板側縁は、第１基板ＳＵＢ１の他の３つの基板側縁と対向している。なお、駆動ＩＣチップ２は、図示した例に制限されるものではなく、ＦＰＣ基板３に設けられていてもよい。
シール材ＳＬは、非表示領域ＮＤＡに配置され、表示領域ＤＡを囲んでいる。図示した例では、シール材ＳＬは、矩形枠状に形成されている。

図２は、第１基板ＳＵＢ１の構成例を示す平面図である。図２では、第１基板ＳＵＢ１の主要部を示している。
第１基板ＳＵＢ１は、走査線Ｇ（Ｇ１、Ｇ２…）、信号線Ｓ（Ｓ１、Ｓ２、Ｓ３、Ｓ４…）、スイッチング素子ＳＷ（ＳＷ１、ＳＷ２…）、中継電極ＲＥ（ＲＥ１、ＲＥ２…）、金属配線ＴＭ（ＴＭ１、ＴＭ２、ＴＭ３…）、共通電極ＣＥ（ＣＥ１、ＣＥ２…）、及び画素電極ＰＥ（ＰＥ１、ＰＥ２…）などを備えている。走査線Ｇは、第１方向Ｘに延出し、第２方向Ｙに一定間隔を置いて並んでいる。図示した例では、走査線Ｇ１及びＧ２が、第２方向Ｙに一定間隔を置いて並んでいる。信号線Ｓは、第２方向Ｙに延出し、第１方向Ｘに一定間隔を置いて並んでいる。図示した例では、信号線Ｓ１、Ｓ２、及びＳ３が、第１方向Ｘに一定間隔を置いて並んでいる。なお、図示した例では、走査線Ｇは、直線状に第１方向Ｘに延出しているが、一部が屈曲していてもよい。また、図示した例では、信号線Ｓは、直線状に第２方向Ｙに延出しているが、一部が屈曲していてもよい。図示した例では、走査線Ｇと信号線Ｓとは、互いに交差した状態で配置されている。これら走査線と信号線によって区画された領域が副画素領域ＰＸ（ＰＸ１、ＰＸ２…）となる。本実施形態においては、走査線Ｇ１及びＧ２と信号線Ｓ１及びＳ２とによって区画される領域を副画素領域ＰＸ１とし、走査線Ｇ２及びＧ３と信号線Ｓ２及びＳ３とによって区画される副画素領域ＰＸ２とする。

共通電極ＣＥは、各副画素領域ＰＸ及び各信号線Ｓを覆った状態で設けられている。また、共通電極ＣＥは、開口ＧＶ（ＧＶ１…）を有している。図２に示した例では、共通電極ＣＥは、共通電極ＣＥ１と、共通電極ＣＥ１から第２方向Ｙに離間している共通電極ＣＥ２とを有している。共通電極ＣＥ１は、第１方向Ｘに並ぶ複数の副画素領域ＰＸ群の上端部以外の領域、及び、複数の信号線Ｓのうち、当該上端部に対応する領域以外の領域を覆っている。共通電極ＣＥ２も、上記複数の副画素領域ＰＸ群に隣り合って設けられる別の副画素領域ＰＸ群に対し、上記共通電極ＣＥ１と同じようにこれら画素電極ＰＸ群及び複数の信号線Ｓを覆っている。言い換えると、共通電極ＣＥは、第２方向Ｙに間隔を置いて並んでいる共通電極ＣＥ１及びＣＥ２に間にスリット状の開口ＧＶ１を有している。

画素電極ＰＥは、各副画素領域ＰＸに配置されている。画素電極ＰＥは、コンタクトホールＣＨ１を介して中継電極ＲＥに電気的に接続されている接続部ＣＴと、接続部ＣＴから第１方向Ｘに突出している突出部ＰＴと、突出部ＰＴから第２方向Ｙに延出している軸部ＡＸと、該軸部ＡＸから第１方向Ｘに延出する複数の枝部ＢＲとを有する。軸部ＡＸは、信号線Ｓに沿って延在しており、軸部ＡＸの基端部である突出部ＰＴは、接続部ＣＴと信号線Ｓの間に位置すると共に接続部ＣＴに接続されている。なお、画素電極ＰＥの形状は、図示した例に限定されるものではなく、副画素領域ＰＸの形状などに合わせて適宜変更することができる。画素電極ＰＥは、開口ＧＶ以外で共通電極ＣＥに重なっている。一例では、画素電極ＰＥの軸部ＡＸや枝部ＢＲは、共通電極ＣＥに重なっており、接続部ＣＴや突出部ＰＴが、開口ＧＶに位置している。突出部ＰＴは、第１方向において、信号線Ｓ及び接続部ＣＴと並んで配置され、信号線Ｓ及び接続部ＣＴの間に位置している。なお、接続部ＣＴや突出部ＰＴが、共通電極ＣＥに重なっていてもよい。

図２に示した例では、画素電極ＰＥ１及び画素電極ＰＥ２は、第１方向Ｘに間隔を置いて並んでいる。画素電極ＰＥ１（第１画素電極）は、副画素領域ＰＸ１に配置されている。画素電極ＰＥ１は、コンタクトホールＣＨ１１を介して中継電極ＲＥ１に電気的に接続されている接続部ＣＴ１と、接続部ＣＴ１から信号線Ｓ１に向かって第１方向Ｘに突出している突出部ＰＴ１と、突出部ＰＴ１から第２方向Ｙに延出している軸部ＡＸ１と、該軸部ＡＸ１から第１方向Ｘに延出している複数の枝部ＢＲ１とを有する。軸部ＡＸ１は、信号線Ｓ１に沿って延在しており、軸部ＡＸ１の基端部である突出部ＰＴ１は、接続部ＣＴ１と信号線Ｓ１の間に位置すると共に接続部ＣＴ１に接続されている。また、接続部ＣＴ１や突出部ＰＴ１は、開口ＧＶ１に位置している。突出部ＰＴ１は、第１方向において、信号線Ｓ１及び接続部ＣＴ１と並んで配置され、信号線Ｓ１及び接続部ＣＴ１の間に位置している。接続部ＣＴ１は、信号線Ｓ１から距離ＤＣ１１で第１方向Ｘに離間し、信号線Ｓ２から距離ＤＣ１２で第１方向Ｘに離間している。ここで、距離ＤＣ１１は、距離ＤＣ１２よりも大きい。画素電極（第２画素電極）ＰＥ２は、副画素領域ＰＸ２に配置されている。画素電極ＰＥ２は、コンタクトホールＣＨ１２を介して中継電極ＲＥ２に電気的に接続されている接続部ＣＴ２と、接続部ＣＴ２から信号線Ｓ２に向かって第１方向Ｘに突出している突出部ＰＴ２と、突出部ＰＴ２から第２方向Ｙに延出している軸部ＡＸ２と、該軸部ＡＸ２から第１方向Ｘに延出している複数の枝部ＢＲ２とを有する。軸部ＡＸ２は、信号線Ｓ２に沿って延在しており、軸部ＡＸ２の基端部である突出部ＰＴ２は、接続部ＣＴ２と信号線Ｓ２の間に位置すると共に接続部ＣＴ２に接続されている。また、接続部ＣＴ２や突出部ＰＴ２は、開口ＧＶ１に位置している。突出部ＰＴ２は、第１方向において、信号線Ｓ２及び接続部ＣＴ２と並んで配置され、信号線Ｓ２及び接続部ＣＴ２の間に位置している。接続部ＣＴ２は、信号線Ｓ２から距離ＤＣ２１で第１方向Ｘに離間し、信号線Ｓ３から距離ＤＣ２２で第１方向Ｘに離間している。ここで、距離ＤＣ２１は、距離ＤＣ２２よりも大きい。一例では、接続部ＣＴ１の幅Ｗｃ１１と接続部ＣＴ２の幅Ｗｃ２１とは、同一である。ここで、同一とは、対象となる２つの物理量が全く同じであることはもちろん、電極間の容量や表示品質の観点からみて実質的に２つの物理量が全く同じと見做せる程度にこれら物理量がわずかに異なる場合も含む（以下同様）。また、距離ＤＣ１１及び距離ＤＣ２１は同一であり、距離ＤＣ１２及び距離ＤＣ２２も同一である。また、突出部ＰＴ１と突出部ＰＴ２との大きさは同一である。なお、図２に示した例では、接続部ＣＴ１及びＣＴ２は、四角形状に形成されているが、他の形状、例えば、多角形状や楕円形状に形成されていてもよい。突出部ＰＴ１及びＰＴ２は、四角形状に形成されているが、他の形状、例えば、台形状に形成されていてもよいし、信号線Ｓ１、Ｓ２と対向する辺を軸部ＡＸ１、ＡＸ２から離間するにつれて信号線Ｓ１、Ｓ２から離間する傾斜状に形成することも可能である。

中継電極ＲＥは、各副画素領域ＰＸに配置されている。中継電極ＲＥは、コンタクトホールＣＨ２を介してスイッチング素子ＳＷに電気的に接続されている。一例では、中継電極ＲＥは、共通電極ＣＥに重なっていない。言い換えると、中継電極ＲＥは、開口ＧＶに位置している。また、中継電極ＲＥは、接続部ＣＴに重なっている。平面視した場合、中継電極ＲＥの大きさは、接続部ＣＴの大きさよりも小さい。中継電極ＲＥは、信号線Ｓ等と同じ材料によって形成されている。中継電極ＲＥは、開口ＧＶにおいて、第１方向Ｘで隣接する２つの信号線Ｓから異なる距離で離間している。なお、中継電極ＲＥが、共通電極ＣＥに重なっていてもよい。中継電極ＲＥの大きさは、接続部ＣＴの大きさよりも大きくてもよい。また、中継電極ＲＥは、開口ＧＶにおいて、第１方向Ｘで隣接する２つの信号線Ｓから同一の距離で離間していてもよい。中継電極ＲＥ１は、副画素領域ＰＸ１に配置され、コンタクトホールＣＨ２１を介してスイッチング素子ＳＷ１に電気的に接続されている。中継電極ＲＥ１は、開口ＧＶ１において、信号線Ｓ１から距離ＤＣ３１で第１方向Ｘに離間し、信号線Ｓ２から距離ＤＣ３２で第１方向Ｘに離間している。距離ＤＣ３１は、距離ＤＣ３２よりも大きい。中継電極ＲＥ２は、副画素領域ＰＸ２に配置され、コンタクトホールＣＨ２２を介してスイッチング素子ＳＷ２に電気的に接続されている。中継電極ＲＥ２は、開口ＧＶ１において、信号線Ｓ２から距離ＤＣ４１で第１方向Ｘに離間し、信号線Ｓ３から距離ＤＣ４２で第１方向Ｘに離間している。中継電極ＲＥ１の幅と中継電極ＲＥ２の幅とは同一である。この場合、距離ＤＣ３１と距離ＤＣ４１とは同一である。また、距離ＤＣ３２と距離ＤＣ４２とは同一である。なお、図２に示した例では、中継電極ＲＥ１及びＲＥ２は、四角形状に形成されているが、他の形状、例えば、多角形状や楕円形状に形成されていてもよい。

スイッチング素子ＳＷは、コンタクトホールＣＨ３（ＣＨ３１、ＣＨ３２…）を介して信号線Ｓに電気的に接続されている。スイッチング素子ＳＷは、半導体層ＳＣ（ＳＣ１、ＳＣ２…）を備えている。図２に示した例では、スイッチング素子ＳＷは、走査線Ｇと２回交差するダブルゲート型である。スイッチング素子ＳＷ１は、副画素領域ＰＸ１に設けられ、コンタクトホールＣＨ３１を介して信号線Ｓ１に電気的に接続されている。スイッチング素子ＳＷ１は、半導体層ＳＣ１を備えている。スイッチング素子ＳＷ１は、走査線Ｇ１と２回交差している。なお、スイッチング素子ＳＷは、走査線Ｇと１回のみ交差するシングルゲート型であってもよい。

信号線Ｓは、第１方向において、隣接する２つの接続部ＣＴや中継電極ＲＥから異なる距離で離間するように形成されている。信号線Ｓは、開口ＧＶに重なる部分において突出部ＰＴに近い側に凹部ＤＴが形成されている。平面視した場合、凹部ＤＴは、第１方向Ｘにおいて、突出部ＰＴに対向し、突出部ＰＴに対して反対側に窪んでいる。信号線Ｓにおいて凹部ＤＴ等が形成される開口ＧＶに重なる部分を調整部ＡＤ（ＡＤ１、ＡＤ２…）と称する。凹部ＤＴが形成された信号線Ｓの調整部ＡＤ（ＡＤ１、ＡＤ２…）の幅Ｗｓ２は、周囲の信号線Ｓ、例えば、共通電極ＣＥに重なる信号線Ｓの部分の幅Ｗｓ１よりも小さい。幅Ｗｓ２は、例えば、幅Ｗｓ１よりも０．数μｍ小さい。なお、調整部ＡＤは、共通電極ＣＥに重なっていてもよい。言い換えると、凹部ＤＴは、共通電極ＣＥに重なっていてもよい。調整部ＡＤ２は、突出部ＰＴ２に近い側に凹部ＤＴ２が形成されている。平面視した場合、凹部ＤＴ２は、第１方向Ｘにおいて、突出部ＰＴ２に対向し、突出部ＰＴ２に対して反対側に窪んでいる。調整部ＡＤ２は、接続部ＣＴ１から距離ＤＣ１２で第１方向Ｘに離間し、接続部ＣＴ２から距離ＤＣ２１で第１方向Ｘに離間している。また、調整部ＡＤ２は、中継電極ＲＥ１から距離ＤＣ３２で第１方向Ｘに離間し、中継電極ＲＥ２から距離ＤＣ４１で第１方向Ｘに離間している。距離ＤＣ２１は、距離ＤＣ１２よりも凹部ＤＴ２が窪んでいる分だけ大きい。距離ＤＣ４１は、距離ＤＣ３２よりも凹部ＤＴ２の窪んでいる分だけ大きい。例えば、信号線Ｓ２は、接続部ＣＴ１及び接続部ＣＴ２との間に同等の寄生容量（以下、単に容量と称する場合もある）を形成する。なお、信号線Ｓ２は、接続部ＣＴ１及び接続部ＣＴ２との間に若干異なる容量を形成していてもよい。

金属配線ＴＭは、第２方向Ｙに延出し、第１方向Ｘに間隔を置いて並んでいる。金属配線ＴＭは、信号線Ｓに重なっている。金属配線ＴＭは、共通電極ＣＥに電気的に接続されている。開口ＧＶを通過する金属配線ＴＭの部分（以下、ブリッジ配線と称する）ＢＧは、開口ＧＶを跨いで開口ＧＶの前後で共通電極ＣＥに接続されている。また、ブリッジ配線ＢＧは、調整部ＡＤに重なっているが、接続部ＣＴ及び中継電極ＲＥには重なっていない。金属配線ＴＭの幅は、例えば、信号線Ｓの幅Ｗｓ１と同一であってもよい。金属配線ＴＭは、モリブデン（Ｍｏ）などの金属材料や、モリブデンを主成分とする金属材料を組み合わせた合金などによって形成されている。図２に示した例では、金属配線ＴＭ１、ＴＭ２、及びＴＭ３が、第１方向Ｘに一定間隔を置いて並んでいる。金属配線ＴＭ１、ＴＭ２、及びＴＭ２は、それぞれ、信号線Ｓ１、Ｓ２、及びＳ３に重なっている。金属配線ＴＭ１、ＴＭ２、及びＴＭ３は、それぞれ、共通電極ＣＥ１及び共通電極ＣＥ２に電気的に接続されている。一例では、金属配線ＴＭ２のブリッジ配線ＢＧ２は、開口ＧＶ１を跨いで共通電極ＣＥ１及びＣＥ２に接続されている。また、ブリッジ配線ＢＧ２は、調整部ＡＤ２に重なっているが、接続部ＣＴ１、ＣＴ２や中継電極ＲＥ１、ＲＥ２には重なっていない。

図３は、図２に示したＩＩＩ−ＩＩＩに沿って切断した表示装置ＤＳＰの構成例を示す断面図である。
第１基板ＳＵＢ１は、スイッチング素子ＳＷ、信号線Ｓ、金属配線ＴＭ、共通電極ＣＥ、第１絶縁基板１０、絶縁層１１、１２、１３、１４、１５、第１配向膜ＡＬ１などを備えている。なお、第１基板ＳＵＢ１は、図示した例に限らず、他の絶縁層や他の各種層を含んでいてもよい。

第１絶縁基板１０は、例えば、無アルカリガラス又は透明樹脂によって形成されている。絶縁層１１は、第１絶縁基板１０の上に位置している。スイッチング素子ＳＷは、絶縁層１１の上に位置している。絶縁層１２は、絶縁層１１及びスイッチング素子ＳＷを覆っている。絶縁層１３は、絶縁層１２の上に位置している。信号線Ｓは、絶縁層１３の上に位置している。信号線Ｓは、絶縁層１２及び１３を貫通するコンタクトホールＣＨ３を介してスイッチング素子ＳＷに接続されている。図示した例では、信号線Ｓ１は、絶縁層１２及び１３を貫通するコンタクトホールＣＨ３１を介してスイッチング素子ＳＷ１に接続されている。信号線Ｓ２は、絶縁層１２及び１３を貫通するコンタクトホールＣＨ３２を介してスイッチング素子ＳＷ２に接続されている。絶縁層１４は、信号線Ｓ及び絶縁層１３を覆っている。金属配線ＴＭは、絶縁層１４の上に位置し、信号線Ｓに対向している。共通電極ＣＥは、金属配線ＴＭ及び絶縁層１４を覆っている。共通電極ＣＥは、金属配線ＴＭに接触している。また、共通電極ＣＥは、各副画素領域ＰＸにおいてスイッチング素子ＳＷの上に位置している。絶縁層１５は、共通電極ＣＥの上に位置している。画素電極ＰＥは、絶縁層１５の上に位置している。また、画素電極ＰＥは、各副画素領域ＰＸにおいて共通電極ＣＥの上に位置している。絶縁層１１乃至１３、１５は、例えば、無機絶縁層であり、絶縁層１４は、例えば、有機絶縁層である。第１配向膜ＡＬ１は、画素電極ＰＥ及び絶縁層１５を覆っている。

第２基板ＳＵＢ２は、第２絶縁基板２０、カラーフィルタＣＦ、オーバーコート層ＯＣ、及び第２配向膜ＡＬ２などを備えている。なお、第２基板ＳＵＢ２は、図示した例に限らず、他の絶縁層や他の各種層を含んでいてもよい。
第２絶縁基板２０は、例えば、無アルカリガラス又は透明樹脂によって形成されている。カラーフィルタＣＦは、第２絶縁基板２０の下に位置している。オーバーコート層ＯＣは、カラーフィルタＣＦの下に位置している。カラーフィルタＣＦは、例えば、赤色カラーフィルタ、緑色カラーフィルタ、及び青色カラーフィルタを有している。また、カラーフィルタＣＦは、他の色のカラーフィルタ、例えば、白色カラーフィルタを有していてもよい。第２配向膜ＡＬ２は、オーバーコート層ＯＣの下に位置している。
第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１絶縁基板１０と照明装置ＢＬとの間に位置している。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、第２絶縁基板２０の上に位置している。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、必要に応じて位相差板を含んでいてもよい。

図４は、図２に示したＩＶ−ＩＶに沿って切断した表示装置ＤＳＰの構成例を示す断面図である。ここでは、説明に必要な構成のみを示している。
第１基板ＳＵＢ１は、中継電極ＲＥなどをさらに備えている。中継電極ＲＥは、絶縁層１３及び絶縁層１４の間に位置している。中継電極ＲＥは、各副画素領域ＰＸにおいて調整部ＡＤ（信号線Ｓ又は凹部ＤＴ）と同層に位置している。スイッチング素子ＳＷ（半導体層ＳＣ）は、調整部ＡＤに対向している。ブリッジ配線ＢＧは、調整部ＡＤの上に位置し、調整部ＡＤに対向している。言い換えると、ブリッジ配線ＢＧは、凹部ＤＴの上に位置し、凹部ＤＴに対向している。また、接続部ＣＴは、絶縁層１５の上に位置し、第１方向Ｘに間隔を置いて並んでいる。接続部ＣＴは、絶縁層１４及び１５を貫通するコンタクトホールＣＨ１を介して中継電極ＲＥに接続されている。言い換えると、接続部ＣＴは、絶縁層１４及び１５の間に位置する開口ＧＶを介して中継電極ＲＥに接続されている。図４に示した例では、中継電極ＲＥ１及び中継電極ＲＥ２は、絶縁層１３及び絶縁層１４の間に位置し、第１方向Ｘで離間している。中継電極ＲＥ１は、副画素領域ＰＸ１に位置し、調整部ＡＤ１やＡＤ２と同層に位置している。中継電極ＲＥ２は、副画素領域ＰＸ２に位置し、調整部ＡＤ１やＡＤ２と同層に位置している。スイッチング素子ＳＷ１は、調整部ＡＤ１に対向し、スイッチング素子ＳＷ２は、調整部ＡＤ２に対向している。ブリッジ配線ＢＧ１は、調整部ＡＤ１の上に位置し、調整部ＡＤ１に対向している。ブリッジ配線ＢＧ２は、調整部ＡＤ２の上に位置し、調整部ＡＤ２に対向している。接続部ＣＴ１及び接続部ＣＴ２は、絶縁層１５の上に位置し、第１方向Ｘで離間している。接続部ＣＴ１は、絶縁層１４及び１５を貫通するコンタクトホールＣＨ１１を介して中継電極ＲＥ１に接続されている。接続部ＣＴ２は、絶縁層１４及び１５を貫通するコンタクトホールＣＨ１２を介して中継電極ＲＥ２に接続されている。一例では、調整部ＡＤ２と接続部ＣＴ２との間の距離ＤＣ２３は、調整部ＡＤ２と接続部ＣＴ１との間の距離ＤＣ１３よりも大きい。また、調整部ＡＤ２と接続部ＣＴ１との間に形成された容量Ｃｓ１と調整部ＡＤ２と接続部ＣＴ２との間に形成された容量Ｃｓ２とは、同一である。ブリッジ配線ＢＧ２の幅は、例えば、調整部ＡＤ２の幅よりも大きい。図示した例では、ブリッジ配線ＢＧ２は、第１方向Ｘにおいて、調整部ＡＤ２に対して接続部ＣＴ２側に延出している。この場合、ブリッジ配線ＢＧ２は、容量Ｃｓ２を抑制することが可能である。なお、ブリッジ配線ＢＧ２は、第１方向Ｘにおいて、調整部ＡＤ２に対して接続部ＣＴ１側に延出していてもよいし、接続部ＣＴ１側及び接続部ＣＴ２側に延出していてもよい。

図５は、図２に示したＶ−Ｖに沿って切断した表示装置ＤＳＰの構成例を示す断面図である。ここでは、説明に必要な構成のみを示している。
中継電極ＲＥは、各副画素領域ＰＸにおいて、絶縁層１２及び１３を貫通するコンタクトホールＣＨ２を介してスイッチング素子ＳＷに接続されている。つまり、図４及び図５から、接続部ＣＴは、各副画素領域ＰＸにおいて、中継電極ＲＥを介してスイッチング素子ＳＷに接続されている。図５に示した例では、中継電極ＲＥ１は、副画素領域ＰＸ１において、絶縁層１２及び１３を貫通するコンタクトホールＣＨ２１を介してスイッチング素子ＳＷ１に接続されている。中継電極ＲＥ２は、副画素領域ＰＸ２において、絶縁層１２及び１３を貫通するコンタクトホールＣＨ２２を介してスイッチング素子ＳＷ２に接続されている。図４及び図５から、接続部ＣＴ１は、副画素領域ＰＸ１において中継電極ＲＥ１を介してスイッチング素子ＳＷ１に接続されている。接続部ＣＴ２は、副画素領域ＰＸ２において中継電極ＲＥ２を介してスイッチング素子ＳＷ２に接続されている。

本実施形態によれば、表示装置ＤＳＰは、接続部ＣＴ及び突出部ＰＴを有する画素電極ＰＥと、突出部ＰＴに近い側に凹部ＤＴを有する調整部ＡＤとを備えている。接続部ＣＴ、突出部ＰＴ、調整部ＡＤは、開口ＧＶに重なっている。凹部ＤＴは、第１方向Ｘにおいて、隣接する２つの接続部ＣＴの間で突出部ＰＴに対して反対側に窪んでいる。そのため、本実施形態に係る表示装置ＤＳＰは、高精細化された場合であっても、これによって、信号線Ｓと信号線Ｓに第１方向Ｘにおいて隣接する２つの接続部ＣＴとの間に形成される容量が調整される。具体的には、信号線Ｓに表示信号が供給されると、開口ＧＶにて、信号線Ｓと、当該信号線Ｓの両側に位置する画素電極ＰＥとの間でそれぞれ容量が発生する。この際、本実施例の如く開口ＧＶにおける画素電極ＰＥの接続部ＣＴや、中継電極ＲＥと信号線Ｓの間隔を調整することにより、これら信号線Ｓの両側における容量の大きさが可及的等しくなる。

この点、従来の画素構造であれば、共通電極に形成される開口部は、画素電極の接続部周辺にのみ設けられ、信号線と画素電極の間には共通電極が介在する。そして、かかる共通電極によってこれら画素電極と信号線との間の容量発生を抑制していた。これに対し、本実施形態の如く画素ピッチを著しく小さくした高精細な表示パネルでは、画素ピッチが小さ過ぎるために、上述の如く画素電極の接続部周辺にだけ開口を形成することができず、画素電極と信号線との間に共通電極を介在させることができない。結果として、両画素電極と信号線との間の容量の発生を抑制することができない。そこで、本実施形態では、かかる容量発生を許容する一方、当該容量の左右のバランスを調整することで、容量発生にも拘わらず、かかる容量が表示に影響することを最小限に抑えるものとしているのである。

また、本実施形態においては、開口ＧＶにて、信号線Ｓと、当該信号線Ｓに接続される画素電極ＰＥや中継電極ＲＥとの距離（例えばＤＣ２１、ＤＣ４１）の方が、当該信号線Ｓに接続されない画素電極ＰＥとの距離（例えばＤＣ１２、ＤＣ３２）よりも大きい。このように、信号線Ｓから画素信号の供給を受ける画素電極ＰＥの方を当該信号線Ｓからより遠ざけることで、バランスを取るべき容量自体の大きさも低減されるのである。この結果、本実施形態では、表示品質を落とすことなく高精細化が可能な表示装置が提供される。

次に、本実施形態の他の変形例について図６乃至図１２を参照しながらそれぞれ説明する。以下に説明する本実施形態の他の変形例において、前述した実施形態と同一の部分には、同一の参照符号を付しその詳細な説明を省略し、前述した実施形態と異なる部分を中心に詳細に説明する。なお、他の変形例においても、前述の実施形態と同様の効果を得ることができる。
（変形例１）
図６に示した変形例１は、図２に示した構成例と比較して、画素電極ＰＥが前述した実施形態の構成と相違している。
画素電極ＰＥの接続部ＣＴは、中継電極と重ならない非重畳部ＮＳを有しており、接続された突出部ＰＴに近い側となる非重畳部ＮＳ１の幅は、接続された突出部ＰＴに近い側と反対側（以下、突出部ＰＴから遠い側と称する）となる非重畳部ＮＳ２の幅よりも小さい。非重畳部ＮＳ１は、第１方向Ｘにおいて、突出部ＰＴ側に位置する信号線Ｓと反対側となる位置に形成されている。例えば、コンタクトホールＣＨ１を０．数μｍ小さくすることで、非重畳部ＮＳ１を形成するためのマージンが接続部ＣＴに形成される。非重畳部ＮＳ２は、第１方向Ｘにおいて突出部ＰＴ側に位置する信号線Ｓ側となる位置に形成されている。図６に示した例では、接続部ＣＴ１は、第１方向Ｘにおいて突出部ＰＴ１に近い側となる非重畳部ＮＳ１１と、突出部ＰＴ１から遠い側となる非重畳部ＮＳ２１とを有している。非重畳部ＮＳ１１の幅は、非重畳部ＮＳ２１の幅よりも小さい。言い換えると、非重畳部ＮＳ１１は、第１方向Ｘにおいて信号線Ｓ１と反対側に窪んでいる。接続部ＣＴ１は、信号線Ｓ１から距離ＤＣ１４で第１方向Ｘに離間し、信号線Ｓ２から距離ＤＣ１２で第１方向Ｘに離間している。ここで、距離ＤＣ１４は、前述した距離ＤＣ１１よりも大きく、且つ距離ＤＣ１２よりも大きい。接続部ＣＴ１の幅Ｗｃ１２は、前述した幅Ｗｃ１１よりも小さい。接続部ＣＴ２は、第１方向Ｘにおいて突出部ＰＴ２に近い側となる非重畳部ＮＳ１２と、突出部ＰＴ２から遠い側となる非重畳部ＮＳ２２とを有している。非重畳部ＮＳ１２の幅、非重畳部ＮＳ２２の幅よりも小さい。言い換えると、非重畳部ＮＳ２１は、第１方向Ｘにおいて信号線Ｓ２と反対側に窪んでいる。接続部ＣＴ２は、信号線Ｓ２から距離ＤＣ２４で第１方向Ｘに離間し、信号線Ｓ３から距離ＤＣ２２で第１方向Ｘに離間している。ここで、距離ＤＣ２４は、前述した距離ＤＣ１１より大きく、且つ距離ＤＣ２２よりも大きい。接続部ＣＴ２の幅Ｗｃ２２は、前述した幅Ｗｃ２１よりも小さい。距離ＤＣ１４及び距離ＤＣ２４は、例えば、同一である。また、幅Ｗｃ１２及び幅Ｗｃ２２は、同一である。変形例１においても、前述した実施形態と同様の効果が得られる。

（変形例２）
図７に示した変形例２は、図２に示した構成例と比較して、信号線Ｓが前述した実施形態の構成と相違している。
図７に示す例では、隣接する２つの接続部ＣＴとの間に同一の容量を形成するように、信号線Ｓの幅が調整されている。例えば、信号線Ｓは、全体が幅Ｗｓ２で形成されている。信号線Ｓ２は、接続部ＣＴ１から距離ＤＣ１２で第１方向Ｘに離間し、接続部ＣＴ２から距離ＤＣ２１で第１方向Ｘに離間している。変形例２においても、前述した実施形態と同様の効果が得られる。

（変形例３）
図８に示した変形例３は、図２に示した構成例と比較して、信号線Ｓが前述した実施形態の構成と相違している。
隣接する２つの接続部ＣＴとの間に同一の容量を形成するように、第１方向Ｘにおいて、信号線Ｓの位置が調整されている。例えば、信号線Ｓ２は、全体が幅Ｗｓ１で形成されている。信号線Ｓ２は、接続部ＣＴ１から距離ＤＣ１５で第１方向Ｘに離間し、接続部ＣＴ２から距離ＤＣ２１で第１方向Ｘに離間している。また、信号線Ｓ２は、中継電極ＲＥ１から距離ＤＣ３３で第１方向Ｘに離間し、中継電極ＲＥ２から距離ＤＣ４１で第１方向Ｘに離間している。ここで、距離ＤＣ１５は、前述した距離ＤＣ１２よりも小さく、且つ距離ＤＣ１１よりも小さい。距離ＤＣ２５は、前述した距離ＤＣ２２よりも小さく、且つ距離ＤＣ２１よりも小さい。距離ＤＣ３３は、前述した距離ＤＣ３２よりも小さく、且つ距離ＤＣ３１よりも小さい。距離ＤＣ４３は、前述した距離ＤＣ４２よりも小さく、且つ距離ＤＣ４１よりも小さい。距離ＤＣ１５及び距離ＤＣ２５は、同一であり、距離ＤＣ３３及び距離ＤＣ４３も同一である。変形例３においても、前述した実施形態と同様の効果が得られる。
なお、本変形例においては、平面視で金属配線TMに信号線が重畳しているものの、僅かに信号線の一部が金属配線と重なっていない。これに限らず、信号線全体を金属配線に重畳させた構成も採用可能である。

（変形例４）
図９に示した変形例４は、図２に示した構成例と比較して、共通電極ＣＥが前述した実施形態の構成と相違している。
共通電極ＣＥは、第２方向に延出し、第１方向Ｘに間隔を置いて配置されている複数のブリッジ部ＥＴ（ＥＴ１、ＥＴ２、ＥＴ３…）と複数の開口ＧＶ（ＧＶ２、ＧＶ３…）とを有している。共通電極ＣＥにおいて、開口ＧＶは、第１方向Ｘで隣接する２つのブリッジ部ＥＴの間に形成されている。ブリッジ部ＥＴは、信号線Ｓに重なっている。ブリッジ部ＥＴは、接続部ＣＴ及び中継電極ＲＥに重なっていない。ブリッジ部ＥＴの幅は、例えば、信号線Ｓの幅Ｗｓ１と同一であってもよい。図９に示した例では、ブリッジ部ＥＴ１、ＥＴ２、及びＥＴ３は、第１方向Ｘに一定間隔を置いて配置されている。ブリッジ部ＥＴ１、ＥＴ２、及びＥＴ３は、それぞれ、信号線Ｓ１、Ｓ２、及びＳ３に重なっている。一例では、ブリッジ部ＥＴ２は、接続部ＣＴ１、ＣＴ２や中継電極ＲＥ１、ＲＥ２に重なっていない。開口ＧＶ２は、共通電極ＣＥ１、ＣＥ２とブリッジ部ＥＴ１、ＥＴ２とで区画されて形成されている。開口ＧＶ３は、共通電極ＣＥ１、ＣＥ２とブリッジ部ＥＴ２、ＥＴ３とで区画されて形成されている。変形例４においても、前述した実施形態と同様の効果が得られる。

（変形例５）
図１０に示した変形例５は、図２に示した構成例と比較して、信号線Ｓの構成が前述した実施形態の構成と相違している。
図１０に示した例では、接続部ＣＴ１は、信号線Ｓ１から距離ＤＣ１６で第１方向Ｘに離間し、信号線Ｓ２から距離ＤＣ１７で第１方向Ｘに離間している。ここで、距離ＤＣ１６は、距離ＤＣ１７よりも大きい。接続部ＣＴ２は、信号線Ｓ２から距離ＤＣ２６で第１方向Ｘに離間し、信号線Ｓ３から距離ＤＣ２７で第１方向Ｘに離間している。ここで、距離ＤＣ２６は、距離ＤＣ２７よりも大きい。一例では、距離ＤＣ１６及び距離ＤＣ２６は同一であり、距離ＤＣ１７及び距離ＤＣ２７も同一である。

図１０に示した例では、中継電極ＲＥ１は、開口ＧＶ１において、信号線Ｓ１から距離ＤＣ３４で第１方向Ｘに離間し、信号線Ｓ２から距離ＤＣ３５で第１方向Ｘに離間している。距離ＤＣ３４は、距離ＤＣ３５よりも大きい。中継電極ＲＥ２は、開口ＧＶ１において、信号線Ｓ２から距離ＤＣ４４で第１方向Ｘに離間し、信号線Ｓ３から距離ＤＣ４５で第１方向Ｘに離間している。中継電極ＲＥ１の幅と中継電極ＲＥ２の幅とは同一である。この場合、距離ＤＣ３４と距離ＤＣ４４とは同一である。また、距離ＤＣ３５と距離ＤＣ４５とは同一である。

信号線Ｓは、開口ＧＶに重なる部分において突出部ＰＴから遠い側に凸部ＣＶを有している。言い換えると、調整部ＡＤは、突出部ＰＴから遠い側に凸部ＣＶを有している。凸部ＣＶは、第１方向Ｘにおいて、突出部ＰＴに対して反対側に突出している。調整部ＡＤの幅Ｗｓ３は、周囲の信号線Ｓの幅、例えば、幅Ｗｓ１よりも大きい。幅Ｗｓ３は、例えば、幅Ｗｓ１よりも０．数μ大きい。なお、凸部ＣＶは、共通電極ＣＥに重なっていてもよい。また、幅Ｗｓ３は、金属配線ＴＭの幅よりも大きくてもよい。調整部ＡＤ２は、突出部ＰＴ２から遠い側に凸部ＣＶ２を有している。凸部ＣＶ２は、第１方向Ｘにおいて突出部ＰＴ２に対して反対側に突出している。調整部ＡＤ２は、接続部ＣＴ１から距離ＤＣ１７で第１方向Ｘに離間し、接続部ＣＴ２から距離ＤＣ２６で第１方向Ｘに離間している。また、調整部ＡＤ２は、中継電極ＲＥ１から距離ＤＣ３５で第１方向Ｘに離間し、中継電極ＲＥ２から距離ＤＣ４４で第１方向Ｘに離間している。距離ＤＣ２６は、距離ＤＣ１７よりも凸部ＣＶ２が突出している分だけ大きい。距離ＤＣ４４は、距離ＤＣ３５よりも凸部ＣＶ２が突出している分だけ大きい。変形例５においても、前述した実施形態と同様の効果が得られる。

（変形例６）
図１１に示した変形例６は、図１０に示した構成例と比較して、信号線Ｓの構成が前述した実施形態の構成と相違している。
図１１に示した例では、接続部ＣＴ１は、信号線Ｓ１から距離ＤＣ１１で第１方向Ｘに離間し、信号線Ｓ２から距離ＤＣ１７で第１方向Ｘに離間している。ここで、距離ＤＣ１１は、距離ＤＣ１７よりも大きい。接続部ＣＴ２は、信号線Ｓ２から距離ＤＣ２１で第１方向Ｘに離間し、信号線Ｓ３から距離ＤＣ２７で第１方向Ｘに離間している。ここで、距離ＤＣ２１は、距離ＤＣ２７よりも大きい。

図１１に示した例では、中継電極ＲＥ１は、開口ＧＶ１において、信号線Ｓ１から距離ＤＣ３１で第１方向Ｘに離間し、信号線Ｓ２から距離ＤＣ３５で第１方向Ｘに離間している。距離ＤＣ３１は、距離ＤＣ３５よりも大きい。中継電極ＲＥ２は、開口ＧＶ１において、信号線Ｓ２から距離ＤＣ４１で第１方向Ｘに離間し、信号線Ｓ３から距離ＤＣ４５で第１方向Ｘに離間している。

信号線Ｓは、開口ＧＶに重なる部分において凹部ＤＴと凸部ＣＶとを有している。言い換えると、調整部ＡＤは、凹部ＤＴと凸部ＣＶとを有している。調整部ＡＤの幅Ｗｓ４は、幅Ｗｓ１と同一である。なお、幅Ｗｓ４は、幅Ｗｓ１よりも大きくてもよいし、小さくてもよい。また、幅Ｗｓ４は、金属配線ＴＭの幅と同一であってもよいし、金属配線ＴＭの幅よりも大きくてもよいし、金属配線ＴＭの幅よりも小さくてもよい。調整部ＡＤ２は、凹部ＤＴ２と凸部ＣＶ２とを有している。調整部ＡＤ２は、接続部ＣＴ１から距離ＤＣ１７で第１方向Ｘに離間し、接続部ＣＴ２から距離ＤＣ２１で第１方向Ｘに離間している。また、調整部ＡＤ２は、中継電極ＲＥ１から距離ＤＣ３５で第１方向Ｘに離間し、中継電極ＲＥ２から距離ＤＣ４１で第１方向Ｘに離間している。距離ＤＣ２１は、距離ＤＣ１７よりも凹部ＤＴ２が窪み、且つ凸部ＣＶ２が突出している分だけ大きい。距離ＤＣ４１は、距離ＤＣ３５よりも凹部ＤＴ２が窪み、且つ凸部ＣＶ２が突出している分だけ大きい。変形例６においても、前述した実施形態と同様の効果が得られる。

（変形例７）
図１２に示した変形例７は、図２に示した構成例と比較して、画素電極ＰＥが前述した実施形態の構成と相違している。
画素電極ＰＥの接続部ＣＴは、接続された突出部ＰＴから遠い側となる非重畳部ＮＳ２の幅が突出部ＰＴに近い側となる非重畳部ＮＳ１の幅よりも大きい。図１２に示した例では、非重畳部ＮＳ２１の幅は、非重畳部ＮＳ１１の幅よりも大きい。言い換えると、非重畳部ＮＳ２１は、信号線Ｓ２に向かって突出している。接続部ＣＴ１は、信号線Ｓ１から距離ＤＣ１６で第１方向Ｘに離間し、信号線Ｓ２から距離ＤＣ１７で第１方向Ｘに離間している。接続部ＣＴ１の幅Ｗｃ１３は、前述した幅Ｗｃ１１よりも大きい。非重畳部ＮＳ２２の幅は、非重畳部ＮＳ１２の幅よりも大きい。言い換えると、非重畳部ＮＳ２２は、信号線Ｓ３に向かって突出している。接続部ＣＴ２は、信号線Ｓ２から距離ＤＣ２６で第１方向Ｘに離間し、信号線Ｓ３から距離ＤＣ２７で第１方向Ｘに離間している。接続部ＣＴ２の幅Ｗｃ２３は、前述した幅Ｗｃ２１よりも大きい。変形例７においても、前述した実施形態と同様の効果が得られる。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＤＳＰ…表示装置、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、Ｓ…信号線、ＰＥ…画素電極、ＣＥ…共通電極、１０…第１絶縁基板、１１、１２、１３、１４、１５…絶縁層、２０…第２絶縁基板、ＢＭ…遮光層、ＣＦ…カラーフィルタ、ＯＣ…オーバーコート層、ＡＬ１…第１配向膜、ＡＬ２…第２配向膜、ＰＬ１…第１偏光板、ＰＬ２…第２偏光板。

Claims (11)

1. 第１方向で隣り合う第１画素領域及び第２画素領域の間に位置する第１信号線と、
   前記第１画素領域、前記第２画素領域、及び前記第１信号線に重なって設けられる共通電極と、
   前記第１画素領域において前記共通電極より下方に位置する第１スイッチング素子と、
   前記第２画素領域において前記共通電極より下方に位置する第２スイッチング素子と、
   前記第１画素領域において前記共通電極よりも上方に位置する第１画素電極と、
   前記第２画素領域において前記共通電極よりも上方に位置する第２画素電極と、
   前記第１画素電極は、前記第１スイッチング素子に接続している第１接続部と、第１枝部と、前記第１枝部と前記第１接続部とを接続する第１突出部とを有し、
   前記第２画素電極は、前記第２スイッチング素子に接続している第２接続部と、第２枝部と、前記第２枝部と前記第２接続部とを接続する第２突出部とを有し、
   前記共通電極は、前記第１接続部及び前記第２接続部に対向する開口を有し、
   前記第１接続部及び前記第２接続部は、前記第１方向に前記第１信号線を介して並び、
   前記第１接続部は、前記開口を介して前記第１スイッチング素子に接続され、
   前記第２接続部は、前記開口を介して前記第２スイッチング素子に接続され、
   前記第２突出部は、前記第１方向において前記第１信号線及び前記第２接続部の間に位置し、
   前記第１接続部から前記第１信号線までの第１距離と該第１信号線から前記第２接続部までの第２距離とは異なる、
   表示装置。
2. 前記第１距離は前記第２距離よりも小さい、
   請求項１に記載の表示装置。
3. 前記第１画素領域において前記第１信号線と同層に位置する第１中継電極と、
   前記第２画素領域において前記第１信号線と同層に位置する第２中継電極と、をさらに備え、
   前記第１接続部は、前記第１中継電極を介して前記第１スイッチング素子に接続され、
   前記第２接続部は、前記第２中継電極を介して前記第２スイッチング素子に接続され、
   平面視で、前記第１中継電極から前記第１信号線までの第３距離と該第１信号線から前記第２中継電極までの第４距離とは異なる、
   請求項１又は２に記載の表示装置。
4. 前記第３距離は前記第４距離よりも小さい、
   請求項３に記載の表示装置。
5. 前記第１信号線は、平面視で、前記第２突出部と対向する位置に凹部が形成されている、
   請求項１乃至請求項４のいずれか１項に記載の表示装置。
6. 前記開口は、平面視で、少なくとも前記第１接続部から前記第２接続部に亘って形成されている、
   請求項１乃至請求項５のいずれか１項に記載の表示装置。
7. 前記第１信号線上に配置されたブリッジ配線をさらに備え、
   該ブリッジ配線は前記開口を通過し、前記開口の前後で前記共通電極に接続されている、
   請求項６に記載の表示装置。
8. 前記ブリッジ配線の幅は、前記第１信号線の幅よりも大きい、
   請求項７に記載の表示装置。
9. 前記第２スイッチング素子は、前記第１信号線に接続されている、
   請求項１乃至請求項８のいずれか１項に記載の表示装置。
10. 前記第１スイッチング素子に接続される第２信号線をさらに備え、
    前記第１信号線及び前記第２信号線は、互い極性を反転した画素信号を供給される、
    請求項１乃至請求項９のいずれか１項に記載の表示装置。
11. 第１方向で隣り合う第１画素領域及び第２画素領域の間に位置する第１信号線と、
    前記第１画素領域、第２画素領域、及び第１信号線に重なって設けられる共通電極と、
    前記第１画素領域において前記共通電極より下方に位置する第１スイッチング素子と、
    前記第２画素領域において前記共通電極より下方に位置する第２スイッチング素子と、
    前記第１画素領域において前記共通電極よりも上方に位置する第１画素電極と、
    前記第２画素領域において前記共通電極よりも上方に位置する第２画素電極と、
    前記第１画素電極は、前記第１スイッチング素子に接続している第１接続部と、第１枝部と、前記第１枝部と前記第１接続部とを接続する第１突出部とを有し、
    前記第２画素電極は、前記第２スイッチング素子に接続している第２接続部と、第２枝部と、前記第２枝部と前記第２接続部とを接続する第２突出部とを有し、
    前記共通電極は、前記第１接続部及び前記第２接続部に対向する開口を有し、
    前記第１接続部及び前記第２接続部は、前記第１方向に前記第１信号線を介して並び、
    前記第１接続部は、前記開口を介して前記第１スイッチング素子に接続され、
    前記第２接続部は、前記開口を介して前記第２スイッチング素子に接続され、
    前記第２突出部は、前記第１方向において前記第１信号線及び前記第２接続部の間に位置し、
    前記第１接続部と前記第１信号線との間に形成される第１寄生容量と該第１信号線と前記第２接続部との間に形成される第２寄生容量とは同一である、
    表示装置。

Images