JP2008151880A - 表示装置 - Google Patents

Abstract

【課題】 液晶表示装置の映像信号線と画素電極との間に生じる寄生容量に起因した画質の低下を防ぐとともに、開口率の低下を抑える。
【解決手段】 複数本の走査信号線と、複数本の映像信号線と、マトリクス状に配置された複数個の画素電極とを有する表示パネルを備える表示装置であって、前記映像信号線は、当該映像信号線からみて前記走査信号線の延在方向に配置され、かつ、平面でみたときに当該映像信号線に隣接する画素電極と重なる領域を有する導電性の寄生容量調整層と電気的に接続しており、前記画素電極は、平面で見たときの前記映像信号線と当該画素電極との距離が近づくと、当該映像信号線に接続している前記寄生容量調整層と当該画素電極とが重なる領域が狭くなり、平面で見たときの前記映像信号線と当該画素電極との距離が離れると、当該映像信号線に接続している前記寄生容量調整層と当該画素電極とが重なる領域が広くなる切り欠きを有する。
【選択図】 図４（ａ）

Description

本発明は、表示装置に関し、特に、アクティブマトリクス型のＴＦＴ液晶表示装置に適用して有効な技術に関するものである。

従来、液晶表示装置には、アクティブマトリクス型の液晶表示装置がある。アクティブマトリクス型の液晶表示装置は、たとえば、液晶材料を封入する一対の基板のうちの一方の基板に、アクティブ素子（スイッチング素子）がマトリクス状に配置されている。前記アクティブ素子として一般的に用いられているのは、ＭＩＳ構造（ＭＯＳ構造を含む）のＴＦＴ素子である。

前記アクティブ素子が配置された基板（以下、ＴＦＴ基板と呼ぶ）には、複数本の走査信号線および複数本の映像信号線が設けられており、前記複数本の映像信号線はそれぞれ、前記複数本の走査信号線と立体的に交差するように設けられている。このとき、前記複数個のＴＦＴ素子は、ゲートが前記複数本の走査信号線のいずれかに接続しており、ドレインが前記複数本の映像信号線のいずれかに接続している。なお、各ＴＦＴ素子のゲートが接続している走査信号線とドレインが接続している映像信号線との組み合わせが異なることはもちろんである。

また、前記ＴＦＴ基板において、各ＴＦＴ素子のソースは、画素毎に配置される画素電極に接続している。

前記アクティブマトリクス型の液晶表示装置では、たとえば、隣接する２本の走査信号線および隣接する２本の映像信号線で囲まれる領域が１つの画素領域に相当し、この１つの画素領域に対して前記ＴＦＴ素子および前記画素電極などが配置される。また、前記映像信号線と前記画素電極とは、通常、絶縁層を介した異なる層に形成される。そのため、一般的な液晶表示パネル（ＴＦＴ基板）では、映像または画像を表示したときに、映像信号線と画素電極との間に寄生容量（配線容量と呼ぶこともある）が生じる。

従来のアクティブマトリクス型の液晶表示装置では、たとえば、映像信号線と画素電極との間に生じる寄生容量に起因した画質の低下が発生しやすいという問題があり、たとえば、１つの画素領域における実効容量、ＴＦＴ素子のゲート−ソース間に生じる配線容量、ＴＦＴ素子のドレイン−ソース間に生じる配線容量などの関係が、ある特定の条件を満たすようにＴＦＴ素子のパターンや配置位置などを工夫している（たとえば、特許文献１や特許文献２を参照。）。
特開２００１−１５４２２３号公報 特開平６−１１７３３号公報

ところで、映像信号線と画素電極との間に生じる寄生容量に起因した画質の低下には、たとえば、この寄生容量が寄生ノイズとなり画素電極の電位を変動させることによる画質の低下がある。このような寄生容量（寄生ノイズ）に起因した画素電極の電位の変動による画質の低下は、たとえば、平面で見たときの映像信号線と画素電極との距離が、設計時の寸法からずれてしまったときにみられる。このような寄生容量（寄生ノイズ）に起因した画素電極の電位の変動による画質の低下を防ぐ方法としては、たとえば、平面で見たときの映像信号線と画素電極との距離を広くして寄生容量を小さくするとともに、画素電極の位置がずれたときの寄生容量の値の変化を小さくするという方法が一般的にとられている。

しかしながら、平面で見たときの映像信号線と画素電極との距離を広くすると、隣接する２本の映像信号線の間隔に対する、当該２本の映像信号線の間に配置された画素電極の走査信号線の延在方向の寸法が小さくなるので、画素の開口率が小さくなるという別の問題が生じる。

本発明の目的は、たとえば、液晶表示装置において、映像信号線と画素電極との間に生じる寄生容量に起因した画質の低下を防ぐとともに、開口率の低下を抑えることが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。

本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。

（１）複数本の走査信号線と、前記複数本の走査信号線と立体的に交差する複数本の映像信号線と、マトリクス状に配置された複数個の画素電極とを有する表示パネルを備える表示装置であって、前記映像信号線は、当該映像信号線からみて前記走査信号線の延在方向に配置され、かつ、平面でみたときに当該映像信号線に隣接する画素電極と重なる領域を有する導電性の寄生容量調整層と電気的に接続しており、前記画素電極は、平面で見たときの前記映像信号線と当該画素電極との距離が近づくと、当該映像信号線に接続している前記寄生容量調整層と当該画素電極とが重なる領域が狭くなり、平面で見たときの前記映像信号線と当該画素電極との距離が離れると、当該映像信号線に接続している前記寄生容量調整層と当該画素電極とが重なる領域が広くなる切り欠きを有する表示装置。

（２）前記（１）の表示装置において、前記寄生容量調整層は、前記映像信号線と一体形成されている表示装置。

（３）前記（１）または（２）において、前記寄生容量調整層は、前記映像信号線と前記走査信号線とが立体的に交差している領域の近傍で前記映像信号線に接続しており、かつ、前記映像信号線と接続している端部の反対側にある先端部分が、最も近い前記走査信号線から遠ざかる方向に曲がっている表示装置。

（４）前記（１）乃至（３）のいずれかの表示装置において、前記映像信号線は、隣接する１つの画素電極に対して配置された２つの寄生容量調整層と接続しており、当該２つの寄生容量調整層は、前記１つの画素電極の、前記映像信号線の延在方向に対する両端に配置されている表示装置。

（５）前記（１）乃至（４）のいずれかの表示装置において、前記表示パネルは、一対の基板の間に液晶材料を封入した液晶表示パネルである表示装置。

本発明の表示装置によれば、平面で見たときの映像信号線と画素電極との距離が設計値からずれたときの、当該映像信号線と画素電極との間に生じる寄生容量の変動を小さくすることができるので、映像信号線と画素電極との間に生じる寄生容量に起因した画質の低下を防ぐことができる。

また、平面で見たときの映像信号線と画素電極との距離が設計値からずれたときの、当該映像信号線と画素電極との間に生じる寄生容量の変動を小さくすることができるので、画素の開口率の低下を抑えることもできる。

以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。

図１（ａ）は、本発明による一実施例の液晶表示装置の概略構成の一例を示す模式図である。図１（ｂ）は、図１（ａ）に示した液晶表示パネルにおける１画素の回路構成の一例を示す模式回路図である。

本実施例では、本発明をアクティブマトリクス型の液晶表示装置に適用した場合を例に挙げ、その構成の一例について説明する。そこで、まず、アクティブマトリクス型の液晶表示装置の概略構成について簡単に説明する。

アクティブマトリクス型の液晶表示装置は、たとえば、図１（ａ）に示すように、液晶表示パネル１と、ゲートドライバ２と、データドライバ３とを有する。なお、図１（ａ）では省略しているが、液晶表示装置は、これらのほかに、たとえば、ゲートドライバ２やデータドライバ３の動作を制御する回路基板などを有する。また、透過型または半透過型の液晶表示装置の場合、バックライトユニット（光源）も有する。

液晶表示パネル１は、複数本の走査信号線ＧＬおよび複数本の映像信号線ＤＬを有する。複数本の走査信号線ＧＬは、ゲートドライバ２から走査信号が入力される信号線であり、複数本の映像信号線ＤＬは、データドライバ３から映像信号（階調電圧信号と呼ぶこともある）が入力される信号線である。また、走査信号線ＧＬと映像信号線ＤＬは、絶縁層を介して形成されており、１本の映像信号線ＤＬは、前記絶縁層を介して複数本の走査信号線ＧＬと立体的に交差している。

また、液晶表示パネル１の表示領域ＤＡは、複数本の走査信号線ＧＬのうちの最も外側に配置されている２本の走査信号線と、複数本の映像信号線ＤＬのうちの最も外側に配置されている２本の映像信号線とで囲まれる矩形領域である。また、表示領域ＤＡは、走査信号線ＧＬの延在方向および映像信号線ＤＬの延在方向に配置された多数個の画素により構成されており、１つの画素が占める領域は、隣接する２本の走査信号線ＧＬと隣接する２本の映像信号線ＤＬとで囲まれる領域に相当する。

なお、前記最も外側に配置されている２本の走査信号線のうちの一方の走査信号線はダミーの走査信号線であり、前記最も外側に配置されている２本の映像信号線のうちの一方の映像信号線はダミーの映像信号線である。図１（ａ）に示した液晶表示パネル１では、映像信号線ＤＬの信号入力端から最も遠い走査信号線がダミーの走査信号線であり、走査信号線ＧＬの信号入力端から最も遠い映像信号線がダミーの映像信号線である。このように、ダミーの走査信号線およびダミーの映像信号線を設けることにより、表示領域ＤＡを構成するすべての画素が、隣接する２本の走査信号線と隣接する２本の映像信号線とで囲まれた構成になる。

また、図１（ａ）では省略しているが、表示領域ＤＡを構成する各画素には、アクティブ素子（スイッチング素子と呼ぶこともある）が配置されており、一般的な液晶表示パネル１の場合、前記アクティブ素子には、たとえば、ＭＩＳ構造（ＭＯＳ構造を含む）のＴＦＴが用いられる。前記アクティブ素子として用いるＴＦＴが、１つの画素に対して１個の割合で配置される場合、たとえば、図１（ｂ）に示すように、隣接する２本の走査信号線ＧＬ_ｎ，ＧＬ_ｎ＋１（ｎは１より大きい整数）と、隣接する２本の映像信号線ＤＬ_ｍ，ＤＬ_ｍ＋１（ｍは１より大きい整数）とで囲まれる領域（画素）に対して配置されるＴＦＴ（Ｔｒ）は、ゲート（Ｇ）が走査信号線ＧＬ_ｎに接続し、ドレイン（Ｄ）が映像信号線ＤＬ_ｍに接続している。またこのとき、ＴＦＴのソース（Ｓ）は、画素電極ＰＸに接続している。画素電極ＰＸは、対向電極ＣＴ（共通電極と呼ぶこともある）および液晶層ＬＣと画素容量（液晶容量と呼ぶこともある）Ｃ_ＬＣを形成している。

なお、本実施例では、ＴＦＴのドレインとソースについて、映像信号線ＤＬに接続しているほうをドレインと呼び、画素電極ＰＸに接続しているほうをソースと呼んでいるが、この逆、すなわち、映像信号線ＤＬに接続しているほうをソースと呼び、画素電極ＰＸに接続しているほうをドレインと呼ぶこともある。

図２（ａ）は、液晶表示パネルの概略構成の一例を示す模式平面図である。図２（ｂ）は、図２（ａ）のＡ−Ａ'線における模式断面図である。
図３（ａ）は、液晶表示パネルのＴＦＴ基板における１画素の構成の一例を示す模式平面図である。図３（ｂ）は、図３（ａ）のＢ−Ｂ'線における模式断面図である。図３（ｃ）は、図３（ａ）のＣ−Ｃ'線における模式断面図である。

液晶表示パネル１は、たとえば、図２（ａ）および図２（ｂ）に示すように、ＴＦＴ基板１０１および対向基板１０２と呼ばれる一対の基板の間に液晶材料１０３（液晶層ＬＣ）を封入した表示パネルである。このとき、ＴＦＴ基板１０１と対向基板１０２は、たとえば、表示領域ＤＡを囲む環状のシール材１０４で接着されており、液晶材料１０３は、ＴＦＴ基板１０１および対向基板１０２ならびにシール材１０４で囲まれた空間に封入されている。

また、液晶表示パネル１が透過型または半透過型の場合、ＴＦＴ基板１０１および対向基板１０２の外側を向いた面には、たとえば、一対の偏光板１０５Ａ，１０５Ｂが設けられている。またこのとき、たとえば、ＴＦＴ基板１０１と偏光板１０５Ａの間、および対向基板１０２と偏光板１０５Ｂの間に、それぞれ、１層または複数層の位相差板が設けられていることもある。

また、液晶表示パネル１が反射型の場合、一般に、ＴＦＴ基板１０１側の偏光板１０５Ａや位相差板は不要である。

液晶表示パネル１が透過型であり、かつ、横電界駆動方式の場合、ＴＦＴ基板１０１には、図１（ａ）および図１（ｂ）に示した構成のうちの、走査信号線ＧＬ、映像信号線ＤＬ、アクティブ素子として用いるＴＦＴ（Ｔｒ）、画素電極ＰＸ、対向電極ＣＴが形成されている。また、図１（ｂ）に示した構成のうちの液晶層ＬＣは液晶材料１０３である。

このとき、ＴＦＴ基板１０１における１画素の構成は、たとえば、図３（ａ）乃至図３（ｃ）に示したような構成になっており、ガラス基板などの絶縁基板ＳＵＢの表面には、走査信号線ＧＬおよび対向電極ＣＴ、第１の絶縁層ＰＡＳ１、半導体層ＳＣ、映像信号線ＤＬ（ドレイン電極ＳＤ１、寄生容量調整層ＣＣを含む）およびソース電極ＳＤ２、第２の絶縁層ＰＡＳ２、画素電極ＰＸが、この順序で積層している。またこのとき、画素電極ＰＸは、スルーホールＴＨ１によりソース電極ＳＤ２と電気的に接続している。

走査信号線ＧＬは、たとえば、絶縁基板ＳＵＢの表面にアルミニウムなどの金属からなる第１の導電膜を成膜した後、前記第１の導電膜をエッチングして形成されたものである。

対向電極ＣＴは、たとえば、ＩＴＯなどの光透過率が高い導電体からなる第２の導電膜を成膜した後、前記第２の導電膜をエッチングして形成されたものである。このとき、対向電極ＣＴは、隣接する２本の走査信号線ＧＬの間毎に、たとえば、走査信号線ＧＬの延在方向（ｘ方向）に長く伸びる帯状電極として形成されている。またこのとき、各帯状電極は、たとえば、表示領域ＤＡの外側において電気的に接続されている。なお、各帯状電極（対向電極ＣＴ）は、対向電極ＣＴの形成に用いる第２の導電膜（たとえば、ＩＴＯ膜）自身で接続されていてもよいし、走査信号線ＧＬの形成に用いる第１の導電膜などで接続されていてもよい。

また、図３（ｂ）に示した例は、第２の導電膜をエッチングして対向電極ＣＴを形成した後、第１の導電膜の成膜およびエッチングを行って走査信号線ＧＬを形成した場合の断面構成であるが、走査信号線ＧＬおよび対向電極ＣＴは、別の手順で形成することも可能である。別の形成手順としては、たとえば、第１の導電膜をエッチングして走査信号線ＧＬを形成した後、第２の導電膜の成膜およびエッチングを行って対向電極ＣＴを形成する手順がある。また、その他にも、たとえば、第２の導電膜および第１の導電膜を順次成膜した後、第１の導電膜をエッチングして走査信号線ＧＬを形成し、第２の導電膜をエッチングして対向電極ＣＴを形成することも可能である。

第１の絶縁層ＰＡＳ１は、ＴＦＴのゲート絶縁膜としての機能を有する絶縁層であり、たとえば、シリコン酸化膜を成膜して形成されたものである。

半導体層ＳＣは、たとえば、アモルファスシリコンなどの半導体膜を成膜した後、その半導体膜をエッチングして形成されたものである。また、半導体層ＳＣは、たとえば、リンイオンなどの不純物を注入してチャネル領域、ドレイン領域、ソース領域に分けられている。

映像信号線ＤＬおよびソース電極ＳＤ２は、たとえば、アルミニウムなどの金属からなる第３の導電膜を成膜した後、その第３の導電膜をエッチングして形成されたものである。なお、図３（ａ）に示した例において、映像信号線ＤＬは、データドライバ３から入力された映像信号（階調電圧信号）を映像信号線ＤＬの延在方向（ｙ方向）に並んだ複数個の画素に伝送する主線部ＭＤＬのほかに、ドレイン電極ＳＤ１と寄生容量調整層ＣＣとを有し、これらが一体形成されている。

ドレイン電極ＳＤ１は、ＴＦＴのドレイン電極として機能する部分であり、映像信号線ＤＬの主線部ＭＤＬのうちの、走査信号線ＧＬと立体的に交差している領域から、当該走査信号線ＧＬの延在方向（ｘ方向）に分岐した部分である。また、図３（ａ）に示した例では、ドレイン電極ＳＤ１の先端部分が、ｘ方向を上下方向とするＵ字型になっているが、これに限らず、たとえば、ｙ方向を上下方向とするＵ字型であってもよいし、直線状のままであってもよい。

また、寄生容量調整層ＣＣは、たとえば、映像信号線ＤＬ_ｍと画素電極ＰＸとの間に生じる寄生容量の値と、映像信号線ＤＬ_ｍ＋１と画素電極ＰＸとの間に生じる寄生容量の値とのずれを調整する部分であり、映像信号線ＤＬの主線部ＭＤＬのうちの、走査信号線ＧＬと立体的に交差する領域の近傍から、走査信号線ＧＬの延在方向（ｘ方向）に分岐したＬ字型の部分である。また、寄生容量調整層ＣＣは、図３（ａ）に示したように、１つの画素領域の４つの角部に設けられており、各寄生容量調整層ＣＣの先端部分は、最も近い走査信号線ＧＬから遠ざかる方向に曲がっている。

なお、図３（ａ）に示した例では、ドレイン電極ＳＤ１および寄生容量調整層ＣＣが、映像信号線ＤＬと一体形成されているが、ドレイン電極ＳＤ１および寄生容量調整層ＣＣは、映像信号線ＤＬの主線部ＭＤＬと電気的に接続していればよい。そのため、映像信号線ＤＬおよびドレイン電極ＳＤ１ならびに寄生容量調整層ＣＣは、たとえば、それぞれ独立したパターンで形成されていてもよい。

第２の絶縁層ＰＡＳ２は、たとえば、シリコン酸化膜またはシリコン窒化膜などの絶縁膜を成膜した後、ウェットエッチングなどでスルーホールＴＨ１を開口して形成されたものである。

画素電極ＰＸは、たとえば、ＩＴＯなどの光透過率が高い導電体からなる第４の導電膜を成膜した後、その第４の導電膜をエッチングして形成されたものである。また、画素電極ＰＸは、平面でみて対向電極ＣＴと重なる領域に、複数のスリット（開口部）ＳＬＴが形成されている。なお、図３（ａ）に示した例では、各スリットＳＬＴが、画素電極ＰＸのｙ方向に対する中心付近を境にした上下で線対称になるように配置されているが、これに限らず、他のパターンで配置されていてもよい。

また、画素電極ＰＸは、図３（ａ）に示したように、走査信号線ＧＬの延在方向（ｘ方向）に延びる辺ＰＸａ，ＰＸｂのそれぞれに、切り欠きＰＸｓを有する。そのため、画素電極ＰＸは、寄生容量調整層ＣＣの先端部分と重なる領域と、切り欠きＰＸｓにより寄生容量調整層ＣＣの先端部分とは重ならない領域とがある。また、１つの寄生容量調整層ＣＣに着目すると、平面でみたときに寄生容量調整層ＣＣの先端部分と画素電極ＰＸとが重なる領域と重ならない領域は、図３（ａ）および図３（ｄ）に示すように、ｘ方向に並んでおり、かつ、寄生容量調整層ＣＣが接続している映像信号線ＤＬに近いほうが、平面でみたときに寄生容量調整層ＣＣの先端部分と画素電極ＰＸとが重なる領域になっている。

すなわち、本実施例の液晶表示パネル１において、映像信号線ＤＬと画素電極ＰＸとの間に生じる寄生容量（配線容量と呼ぶこともある）は、主に、図３（ｄ）に示したように、映像信号線ＤＬの主線部分ＭＤＬと画素電極ＰＸの端部との間に生じる第１の寄生容量Ｃｄｓと、平面でみたときに２つの寄生容量調整層ＣＣの先端部分と画素電極ＰＸとが重なる領域に生じる第２の寄生容量ΔＣｄｓとからなる。

なお、上記平面とは、図３（ａ）に示した平面、すなわちＴＦＴ基板１０１（液晶表示パネル１）を観察者側からみたときの平面である。また、以下の説明における平面についても、図３（ａ）に示した平面、すなわちＴＦＴ基板１０１（液晶表示パネル１）を観察者側からみたときの平面である。またさらに、以下の説明では、寄生容量調整層ＣＣと画素電極ＰＸとが前記平面でみたときに重なる領域のことを重畳領域と呼ぶ。

また、図３（ｂ）および図３（ｃ）ならびに図３（ｄ）では省略しているが、第２の絶縁層ＰＡＳ２および画素電極ＰＸの上には、たとえば、配向膜が形成されており、ＴＦＴ基板１０１は、前記配向膜が形成された面が、液晶材料１０３（液晶層ＬＣ）を介して対向基板１０２に対向している。

また、詳細な説明は省略するが、対向基板１０２は、たとえば、ガラス基板などの絶縁基板の表面に、表示領域ＤＡを画素毎の領域に分割する遮光膜やカラーフィルタ、配向膜などが形成されている。

図４（ａ）乃至図４（ｃ）は、本実施例の液晶表示パネル１の作用効果を説明するための模式平面図である。
図４（ａ）は、映像信号線と画素電極との位置関係がほぼ設計値通りの場合の模式平面図である。図４（ｂ）は、画素電極の位置がｘ方向にずれた場合の一例を示す模式平面図である。図４（ｃ）は、画素電極の位置がｙ方向にずれた場合の一例を示す模式平面図である。
なお、図４（ａ）乃至図４（ｃ）には、ＴＦＴ基板１０１を平面でみたときの１画素の構成のうちの、隣接する２本の映像信号線ＤＬ_ｍ，ＤＬ_ｍ＋１と、画素電極ＰＸのみを示している。また、画素電極ＰＸについては、ソース電極ＳＤ２との接続部の周辺を省略して示している。

本実施例の液晶表示パネル１に用いるＴＦＴ基板１０１において、１つの画素の画素電極ＰＸと、その両側にある２本の映像信号線ＤＬ_ｍ，ＤＬ_ｍ＋１との平面でみた位置関係は、たとえば、図４（ａ）に示したようになっていることが望ましい。すなわち、平面でみたときの映像信号線ＤＬ_ｍと画素電極ＰＸの辺ＰＸｃとの距離ＧＤＰ_ｍと、映像信号線ＤＬ_ｍ＋１と画素電極ＰＸの辺ＰＸｄとの距離ＧＤＰ_ｍ＋１とが、等しくなっていることが望ましい。このようにすることで、映像信号線ＤＬ_ｍと画素電極ＰＸの辺ＰＸｃとの間に生じる第１の寄生容量Ｃｄｓ_ｍと、映像信号線ＤＬ_ｍ＋１と画素電極ＰＸの辺ＰＸｄとの間に生じる第１の寄生容量Ｃｄｓ_ｍ＋１とが、ほぼ同じ値になり、各映像信号線ＤＬ_ｍ，ＤＬ_ｍ＋１からの寄生ノイズに起因する画素電極ＰＸの電位の変動による画質の低下を防げる。

ところで、本実施例のＴＦＴ基板１０１において、映像信号線ＤＬ_ｍと画素電極ＰＸとの間に生じる寄生容量には、第１の寄生容量Ｃｄｓ_ｍのほかに、映像信号線ＤＬ_ｍの主線部分ＭＤＬ_ｍから分岐した寄生容量調整層ＣＣ１_ｍ，ＣＣ２_ｍのそれぞれの先端部分と画素電極ＰＸとの間で生じる第２の寄生容量もある。すなわち、前記２つの寄生容量調整層ＣＣ１_ｍ，ＣＣ２_ｍのうちの一方の寄生容量調整層ＣＣ１_ｍと画素電極ＰＸとが平面でみて重なる領域ＳＳ１_ｍに生じる第２の寄生容量をΔＣｄｓ１_ｍとし、他方の寄生容量調整層ＣＣ２_ｍと画素電極ＰＸとが平面でみて重なる領域ＳＳ２_ｍに生じる第２の寄生容量をΔＣｄｓ２_ｍとすると、映像信号線ＤＬ_ｍと画素電極ＰＸとの間に生じる寄生容量は、第１の寄生容量Ｃｄｓ１_ｍおよび２つの第２の寄生容量ΔＣｄｓ１_ｍ，ΔＣｄｓ２_ｍの和（Ｃｄｓ１_ｍ＋ΔＣｄｓ１_ｍ＋ΔＣｄｓ２_ｍ）とほぼ同じ値になる。

同様に、映像信号線ＤＬ_ｍ＋１と画素電極ＰＸとの間に生じる寄生容量には、第１の寄生容量Ｃｄｓ_ｍ＋１のほかに、映像信号線ＤＬ_ｍ＋１の主線部分ＭＤＬ_ｍ＋１から分岐した２つの寄生容量調整層ＣＣ１_ｍ＋１，ＣＣ２_ｍ＋１のそれぞれの先端部分と画素電極ＰＸとの間で生じる第２の寄生容量もある。すなわち、前記２つの寄生容量調整層ＣＣ１_ｍ＋１，ＣＣ２_ｍ＋１のうちの一方の寄生容量調整層ＣＣ１_ｍ＋１と画素電極ＰＸとが平面でみて重なる領域ＳＳ１_ｍ＋１に生じる第２の寄生容量をΔＣｄｓ１_ｍとし、他方の寄生容量調整層ＣＣ２_ｍ＋１と画素電極ＰＸとが平面でみて重なる領域ＳＳ２_ｍ＋１に生じる第２の寄生容量をΔＣｄｓ２_ｍ＋１とすると、映像信号線ＤＬ_ｍ＋１と画素電極ＰＸとの間に生じる寄生容量は、第１の寄生容量Ｃｄｓ１_ｍ＋１および２つの第２の寄生容量ΔＣｄｓ１_ｍ＋１，ΔＣｄｓ２_ｍ＋１の和（Ｃｄｓ１_ｍ＋１＋ΔＣｄｓ１_ｍ＋１＋ΔＣｄｓ２_ｍ＋１）とほぼ同じ値になる。

以上のようなことから、映像信号線ＤＬ_ｍと画素電極ＰＸとの間に生じる寄生容量と、映像信号線ＤＬ_ｍ＋１と画素電極ＰＸとの間に生じる寄生容量とが、ほぼ同じ値になるようにするためには、映像信号線ＤＬ_ｍ側の寄生容量の値の和（Ｃｄｓ１_ｍ＋ΔＣｄｓ１_ｍ＋ΔＣｄｓ２_ｍ）と、映像信号線ＤＬ_ｍ＋１側の寄生容量の値の和（Ｃｄｓ１_ｍ＋１＋ΔＣｄｓ１_ｍ＋１＋ΔＣｄｓ２_ｍ＋１）とが、ほぼ同じ値になるようにすればよい。

そのため、本実施例のＴＦＴ基板１０１では、各寄生容量調整層ＣＣ１，ＣＣ２の寸法および画素電極ＰＸの切り欠きＰＸｓの寸法を設計するときに、たとえば、映像信号線ＤＬ_ｍと画素電極ＰＸとの平面距離ＧＤＰ_ｍと、映像信号線ＤＬ_ｍ＋１と画素電極ＰＸとの平面距離ＧＰＤ_ｍ＋１とが同じ値になり、かつ、各寄生容量調整層ＣＣ１，ＣＣ２の先端部分と画素電極ＰＸとの重畳領域ＳＳ１，ＳＳ２の面積、言い換えると各重畳領域のｘ方向の寸法ＳＳ_ｘおよびｙ方向の寸法ＳＳ_ｙが同じ値になるようにする。このような設計寸法に基づいて各映像信号線ＤＬ_ｍ，ＤＬ_ｍ＋１および画素電極ＰＸを形成すれば、映像信号線ＤＬ_ｍと画素電極ＰＸとの間に生じる寄生容量と、映像信号線ＤＬ_ｍ＋１と画素電極ＰＸとの間に生じる寄生容量とが、ほぼ同じ値になり、各映像信号線ＤＬ_ｍ，ＤＬ_ｍ＋１からの寄生ノイズに起因する画素電極ＰＸの電位の変動による画質の低下を防ぐことができる。

しかしながら、映像信号線ＤＬや画素電極ＰＸは、一般に、導電膜をエッチングして形成しており、映像信号線ＤＬやソース電極ＳＤ２などを形成する工程、画素電極ＰＸを形成する工程には、通常、前記導電膜の上にエッチングレジストを形成する工程がある。そのため、たとえば、前記エッチングレジストを形成する工程において用いられる露光マスクの位置ずれなどにより、たとえば、図４（ｂ）に示すように、平面でみたときの映像信号線ＤＬと画素電極ＰＸとの位置関係が設計時の関係からずれることがある。なお、図４（ｂ）に示した例は、画素電極ＰＸの位置が、左（−ｘ方向）にずれた場合の映像信号線ＤＬと画素電極ＰＸとの位置関係の一例である。

このように、画素電極ＰＸの位置がずれて、平面で見たときの映像信号線ＤＬ_ｍと画素電極ＰＸの辺ＰＸｃとの距離ＧＤＰ_ｍと、映像信号線ＤＬ_ｍ＋１と画素電極ＰＸの辺ＰＸｄとの距離ＧＤＰ_ｍ＋１との関係が、ＧＤＰ_ｍ＜ＧＤＰ_ｍ＋１になると、映像信号線ＤＬ_ｍと画素電極ＰＸの辺ＰＸｃとの間に生じる第１の寄生容量Ｃｄｓ_ｍと、映像信号線ＤＬ_ｍ＋１と画素電極ＰＸの辺ＰＸｄとの間に生じる第１の寄生容量Ｃｄｓ_ｍ＋１との関係は、Ｃｄｓ_ｍ＞Ｃｄｓ_ｍ＋１になる。そのため、従来の液晶表示パネル、たとえば、寄生容量調整層ＣＣ１，ＣＣ２と画素電極ＰＸとの間に生じる第２の寄生容量を持たない液晶表示パネルの場合、映像信号線ＤＬ_ｍからの寄生ノイズが、映像信号線ＤＬ_ｍ＋１からの寄生ノイズよりも大きくなり、寄生ノイズの差に起因する画素電極ＰＸの電位の変動により画質の低下が発生することがある。

一方、本実施例の液晶表示パネル１（ＴＦＴ基板１０１）では、平面で見たときの映像信号線ＤＬ_ｍと画素電極ＰＸの辺ＰＸｃとの距離ＧＤＰ_ｍが設計値よりも短くなり、映像信号線ＤＬ_ｍ＋１と画素電極ＰＸの辺ＰＸｄとの距離ＧＤＰ_ｍ＋１が設計値よりも長くなると、図４（ｂ）に示したように、映像信号線ＤＬ_ｍから分岐した２つの寄生容量調整層ＣＣ１_ｍ，ＣＣ２_ｍのそれぞれの先端部分と画素電極ＰＸとの重畳領域ＳＳ１_ｍ，ＳＳ２_ｍの面積は設計値よりも狭くなり、映像信号線ＤＬ_ｍ＋１から分岐した２つの寄生容量調整層ＣＣ１_ｍ＋１，ＣＣ２_ｍ＋１のそれぞれの先端部分と画素電極ＰＸとの重畳領域ＳＳ１_ｍ＋１，ＳＳ２_ｍ＋１の面積は設計値よりも広くなる。

すなわち、本実施例の液晶表示パネル１（ＴＦＴ基板１０１）では、たとえば、映像信号線ＤＬ_ｍと画素電極ＰＸとの間に生じる寄生容量のうちの、第１の寄生容量の値が設計時の値よりも大きくなる場合、第２の寄生容量の値が設計時の値よりも小さくなる。そのため、従来の第２の寄生容量ΔＣｄｓ１_ｍ，ΔＣｄｓ２_ｍがない液晶表示パネルに比べて、映像信号線ＤＬ_ｍと画素電極ＰＸとの間に生じる寄生容量の変動量（増加量）を小さくすることができる。

また、映像信号線ＤＬ_ｍ＋１と画素電極ＰＸとの間に生じる寄生容量についても、第１の寄生容量の値が設計時の値よりも小さくなる場合、第２の寄生容量の値が設計時の値よりも大きくなるので、従来の第２の寄生容量ΔＣｄｓ１_ｍ＋１，ΔＣｄｓ２_ｍ＋１がない液晶表示パネルに比べて、映像信号線ＤＬ_ｍ＋１と画素電極ＰＸとの間に生じる寄生容量の変動量（減少量）を小さくすることができる。

またさらに、図４（ｂ）には、画素電極ＰＸの形成位置が左側（−ｘ方向）にずれた場合の一例を挙げているが、逆に、画素電極ＰＸの形成位置が右側（＋ｘ方向）にずれた場合も同様に、映像信号線ＤＬ_ｍと画素電極ＰＸとの間に生じる寄生容量の変動量（減少量）、および映像信号線ＤＬ_ｍ＋１と画素電極ＰＸとの間に生じる寄生容量の変動量（増加量）を、従来の液晶表示パネルにくらべて小さくすることができる。

以上のようなことから、本実施例の液晶表示パネル１（ＴＦＴ基板１０１）では、たとえば、画素電極ＰＸの形成位置がｘ方向にずれた場合でも、映像信号線ＤＬ_ｍと画素電極ＰＸとの間に生じる寄生容量の値の変動量、および映像信号線ＤＬ_ｍ＋１と画素電極ＰＸとの間に生じる寄生容量の値の変動量を小さくできる。またさらに、本実施例の液晶表示パネル１（ＴＦＴ基板１０１）では、画素電極ＰＸがｘ方向にずれたときの、映像信号線ＤＬ_ｍと画素電極ＰＸとの間に生じる寄生容量の値と、映像信号線ＤＬ_ｍ＋１と画素電極ＰＸとの間に生じる寄生容量の値との差を小さくすることもできる。そのため、各映像信号線ＤＬ_ｍ，ＤＬ_ｍ＋１からの寄生ノイズに起因する画素電極ＰＸの電位の変動による画質の低下を防げる。

なお、本実施例のＴＦＴ基板１０１において、映像信号線ＤＬ_ｍから分岐した２つの寄生容量調整層ＣＣ１_ｍ，ＣＣ２_ｍのそれぞれの先端部分と画素電極ＰＸとの重畳領域ＳＳ１_ｍ，ＳＳ２_ｍの面積は、たとえば、平面で見たときの映像信号線ＤＬ_ｍの主線部分ＭＤＬと画素電極ＰＸの辺ＰＸｃとの距離ＧＤＰ_ｍが１μｍ変動したときに生じる第１の寄生容量Ｃｄｓ１_ｍの値の変化量と、２つの第２の寄生容量の和（ΔＣｄｓ１_ｍ＋ΔＣｄｓ２_ｍ）の値の変化量との和が０（零）になるようにすることが望ましい。すなわち、平面で見たときの映像信号線ＤＬ_ｍの主線部分ＭＤＬと画素電極ＰＸの辺ＰＸｃとの距離ＧＤＰ_ｍが１μｍ変動したときに、たとえば、第１の寄生容量Ｃｄｓ１_ｍの値がＺ１［ｆＦ］だけ変動し、２つの第２の寄生容量の和（ΔＣｄｓ１_ｍ＋ΔＣｄｓ２_ｍ）の値がＺ２[ｆＦ]だけ変動するとすれば、これらの変動量Ｚ１，Ｚ２の絶対値の関係が、｜Ｚ１｜＝｜Ｚ２｜になるようにすることが望ましい。

しかしながら、本実施例のＴＦＴ基板１０１では、たとえば、第１の寄生容量Ｃｄｓ１_ｍの値の変動量Ｚ１と、２つの第２の寄生容量の和（ΔＣｄｓ１_ｍ＋ΔＣｄｓ２_ｍ）の値の変動量Ｚ２との関係が、たとえば、｜Ｚ１｜＞｜Ｚ２｜であってもよいことはもちろんである。｜Ｚ１｜＞｜Ｚ２｜の場合、映像信号線ＤＬ_ｍと画素電極ＰＸとの間に生じる寄生容量の変動量の絶対値は｜Ｚ１｜−｜Ｚ２｜（＜｜Ｚ１｜）となるので、２つの第２の寄生容量の和（ΔＣｄｓ１_ｍ＋ΔＣｄｓ２_ｍ）の値の変動量Ｚ２の分だけ、従来の液晶表示パネルよりも寄生容量の増加（または減少）を抑えることができる。そのため、映像信号線ＤＬ_ｍからの寄生ノイズに起因する画素電極ＰＸの電位の変動による画質の低下の度合いを小さくすることができる。

また、第１の寄生容量Ｃｄｓ１_ｍの値の変動量Ｚ１と、２つの第２の寄生容量の和（ΔＣｄｓ１_ｍ＋ΔＣｄｓ２_ｍ）の値の変動量Ｚ２との関係が、｜Ｚ１｜＞｜Ｚ２｜になるようにすれば、たとえば、寄生容量調整層ＣＣ１_ｍ，ＣＣ２_ｍによる開口率の低下を抑えることができる。そのため、映像信号線ＤＬ_ｍからの寄生ノイズに起因する画素電極ＰＸの電位の変動による画質の低下の度合いを小さくするとともに、開口率の低下を抑えることができる。

ところで、本実施例のＴＦＴ基板１０１を製造するときには、たとえば、図４（ｃ）に示すように、画素電極ＰＸの形成位置が上側（−ｙ方向）にずれることもある。この場合、映像信号線ＤＬ_ｍから分岐した２つの寄生容量調整層ＣＣ１_ｍ，ＣＣ２_ｍのそれぞれの先端部分と画素電極ＰＸとの重畳領域ＳＳ１_ｍ，ＳＳ２_ｍの面積の関係は、ＳＳ１＞ＳＳ２になる。すなわち、画素電極ＰＸが−ｙ方向にずれると、寄生容量調整層ＣＣ１_ｍと画素電極ＰＸとの重畳領域ＳＳ１_ｍに生じる第２の寄生容量ΔＣｄｓ１_ｍの値が大きくなる分、寄生容量調整層ＣＣ２_ｍと画素電極ＰＸとの重畳領域ＳＳ２_ｍに生じる第２の寄生容量ΔＣｄｓ２_ｍの値が小さくなる。そのため、本実施例の液晶表示パネル１（ＴＦＴ基板１０１）では、画素電極ＰＸの形成位置がｙ方向にずれた場合に、映像信号線ＤＬ_ｍと画素電極ＰＸとの間に生じる寄生容量の値が変動することを防げ、映像信号線ＤＬ_ｍと画素電極ＰＸとの間に生じる寄生容量の変動に起因する画素電極ＰＸの電位の変動による画質の低下を防げるという効果もある。

以上説明したように、本実施例の液晶表示パネル１（ＴＦＴ基板１０１）によれば、各映像信号線ＤＬ_ｍ，ＤＬ_ｍ＋１からの寄生ノイズに起因する画素電極ＰＸの電位の変動による画質の低下を防げる。

また、本実施例のＴＦＴ基板１０１によれば、各映像信号線ＤＬ_ｍ，ＤＬ_ｍ＋１からの寄生ノイズに起因する画素電極ＰＸの電位の変動による画質の低下を防ぐとともに、開口率の低下を抑えることができる。

図５（ａ）乃至図５（ｃ）は、ＴＦＴ基板における１画素の構成の変形例を説明するための模式図である。
図５（ａ）は、ＴＦＴ基板における１画素の構成の変形例の概略構成を示す模式平面図である。図５（ｂ）は、図５（ａ）のＥ−Ｅ’線における模式断面図である。図５（ｃ）は、図５（ａ）のＦ−Ｆ’線における模式断面図である。図５（ｄ）は、図５（ａ）のＧ−Ｇ’線における模式断面図である。

上記の説明では、本発明を適用した液晶表示パネル１の一例として、ＴＦＴ基板１０１における１画素の構成が、図３（ａ）乃至図３（ｃ）に示したような構成である横電界駆動方式の液晶表示パネルを例に挙げている。１画素の構成が、図３（ａ）乃至図３（ｃ）に示したような構成であるＴＦＴ基板１０１では、走査信号線ＧＬの延在方向（ｘ方向）に長く延びる帯状の各対向電極ＣＴを、表示領域ＤＡの外側において電気的に接続することで、各対向電極ＣＴ（帯状電極）を共通の電位にしている。

しかしながら、本発明を適用したＴＦＴ基板１０１は、図３（ａ）乃至図３（ｃ）に示したような構成に限らず、たとえば、図５（ａ）乃至図５（ｄ）に示したような構成であってもよいことはもちろんである。

図５（ａ）乃至図５（ｄ）に示した構成では、たとえば、前記第２の導電膜（たとえば、ＩＴＯ膜）をエッチングして形成される対向電極ＣＴが、画素毎に独立したパターンで形成されている。このとき、走査信号線ＧＬの延在方向に並んだ複数個の対向電極ＣＴは、たとえば、前記第１の導電膜をエッチングして走査信号線ＧＬとともに形成された共通化配線ＣＬによって電気的に接続されている。

また、図５（ａ）乃至図５（ｄ）に示した構成では、たとえば、走査信号線ＧＬ_ｎを挟んで映像信号線ＤＬの延在方向に並ぶ、隣接した２つの対向電極ＣＴが、たとえば、前記第４の導電膜（たとえば、ＩＴＯ膜）をエッチングして画素電極ＰＸとともに形成されたブリッジ配線ＢＲによって電気的に接続されている。なお、ブリッジ配線ＢＲは、一方の端部がスルーホールＴＨ２により共通化配線ＣＬと接続しており、他方の端部がスルーホールＴＨ３により接続パッドＣＰと接続している。また、接続パッドＣＰは、たとえば、前記第１の導電膜をエッチングして走査信号線ＧＬおよび共通化配線ＣＬとともに形成された導電層であり、対向電極ＣＴと電気的に接続している。

このような構成のＴＦＴ基板１０１においても、図５（ａ）に示したように、映像信号線ＤＬを形成するときに、映像信号線ＤＬの延在方向に並んだ各画素に映像信号を伝送する主線部分ＭＤＬと、ドレイン電極部ＳＤ１および寄生容量調整層ＣＣとを一体形成し、画素電極ＰＸを形成するときに、走査信号線ＧＬの延在方向に延びる辺ＰＸａ，ＰＸｂに切り欠きＰＸｓを形成すれば、図３（ａ）乃至図３（ｃ）に示した構成のＴＦＴ基板１０１と同様の効果が得られる。

また、図５（ａ）乃至図５（ｄ）に示した構成の場合、走査信号線ＧＬを挟んで映像信号線ＤＬの延在方向に並ぶ、隣接した２つの対向電極ＣＴが、ブリッジ配線ＢＲにより電気的に接続しているので、たとえば、図３（ａ）乃至図３（ｃ）に示した構成のＴＦＴ基板１０１に比べて、各画素の対向電極ＣＴの電位のばらつきを低減できる。

なお、図５（ａ）乃至図５（ｄ）に示したような構成のＴＦＴ基板１０１の場合、共通化配線ＣＬによりｘ方向に並んだ各対向電極ＣＴが電気的に接続しているので、ｘ方向に並んだすべての画素の対向電極ＣＴを、ブリッジ配線ＢＲにより走査信号線ＧＬを挟んで並んだ別の対向電極ＣＴと電気的に接続する必要はない。すなわち、走査信号線ＧＬの延在方向に並んだ複数個の対向電極ＣＴのうちのいくつか、たとえば、２個おきまたは３個おきの対向電極ＣＴのみがブリッジ配線ＢＲで接続されていてもよい。

以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。

たとえば、前記実施例では、図３（ａ）乃至図３（ｃ）に示した構成や、図５（ａ）乃至図５（ｄ）に示した構成のように、ＴＦＴ基板１０１側に液晶材料１０３（液晶層ＬＣ）を駆動させる画素電極ＰＸおよび対向電極ＣＴが形成されている横電界駆動方式の液晶表示パネル１を例に挙げた。しかしながら、本発明は、これに限らず、たとえば、対向電極ＣＴが対向基板１０２側に形成されている、いわゆる縦電界駆動方式の液晶表示パネル１に用いるＴＦＴ基板にも適用することが可能である。

またさらに、前記実施例では、液晶表示パネルを例に挙げたが、本発明は、これに限らず、たとえば、図３（ａ）乃至図３（ｃ）に示した構成や、図５（ａ）乃至図５（ｄ）に示した構成に類似した構成のＴＦＴ基板を有する液晶表示パネルに適用できる。液晶表示パネル以外で、本発明が適用可能な表示パネルとしては、たとえば、前記画素電極ＰＸに相当する電極として有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）材料を用いた電極が形成された自発光型の有機ＥＬ表示パネルなどがある。

本発明による一実施例の液晶表示装置の概略構成の一例を示す模式図である。 図１（ａ）に示した液晶表示パネルにおける１画素の回路構成の一例を示す模式回路図である。 液晶表示パネルの概略構成の一例を示す模式平面図である。 図２（ａ）のＡ−Ａ'線における模式断面図である。 液晶表示パネルのＴＦＴ基板における１画素の構成の一例を示す模式平面図である。 図３（ａ）のＢ−Ｂ'線における模式断面図である。 図３（ａ）のＣ−Ｃ'線における模式断面図である。 映像信号線と画素電極との位置関係がほぼ設計値通りの場合の模式平面図である。 画素電極の位置がｘ方向にずれた場合の一例を示す模式平面図である。 画素電極の位置がｙ方向にずれた場合の一例を示す模式平面図である。 ＴＦＴ基板における１画素の構成の変形例の概略構成を示す模式平面図である。 図５（ａ）のＥ−Ｅ’線における模式断面図である。 図５（ａ）のＦ−Ｆ’線における模式断面図である。 図５（ａ）のＧ−Ｇ’線における模式断面図である。

符号の説明

１…液晶表示パネル
１０１…ＴＦＴ基板
１０２…対向基板
１０３…液晶材料
ＬＣ…液晶層
１０４…シール材
１０５Ａ，１０５Ｂ…偏光板
ＳＵＢ…絶縁基板
ＧＬ，ＧＬ_ｎ，ＧＬ_ｎ＋１…走査信号線
ＤＬ，ＤＬ_ｍ，ＤＬ_ｍ＋１…映像信号線
ＣＴ…対向電極
ＣＬ…共通化配線
ＣＰ…接続パッド
ＰＸ…画素電極
ＰＸｓ…切り欠き
ＳＬＴ…スリット
ＰＡＳ１…第１の絶縁層
ＰＡＳ２…第２の絶縁層
ＳＤ１…ドレイン電極部
ＣＣ，ＣＣ１_ｍ，ＣＣ２_ｍ，ＣＣ１_ｍ＋１，ＣＣ２_ｍ＋１…寄生容量調整層
ＳＳ１_ｍ，ＳＳ２_ｍ，ＳＳ１_ｍ＋１，ＳＳ２_ｍ＋１…寄生容量調整層と画素電極との重畳領域
Ｃｄｓ，Ｃｄｓ_ｍ，Ｃｄｓ_ｍ＋１…第１の寄生容量
ΔＣｄｓ，ΔＣｄｓ１_ｍ，ΔＣｄｓ２_ｍ，ΔＣｄｓ１_ｍ＋１，ΔＣｄｓ２_ｍ＋１…第２の寄生容量
２…ゲートドライバ
３…データドライバ

Claims (5)

1. 複数本の走査信号線と、前記複数本の走査信号線と立体的に交差する複数本の映像信号線と、マトリクス状に配置された複数個の画素電極とを有する表示パネルを備える表示装置であって、
   前記映像信号線は、当該映像信号線からみて前記走査信号線の延在方向に配置され、かつ、平面でみたときに当該映像信号線に隣接する画素電極と重なる領域を有する導電性の寄生容量調整層と電気的に接続しており、
   前記画素電極は、平面で見たときの前記映像信号線と当該画素電極との距離が近づくと、当該映像信号線に接続している前記寄生容量調整層と当該画素電極とが重なる領域が狭くなり、平面で見たときの前記映像信号線と当該画素電極との距離が離れると、当該映像信号線に接続している前記寄生容量調整層と当該画素電極とが重なる領域が広くなる切り欠きを有することを特徴とする表示装置。
2. 前記寄生容量調整層は、前記映像信号線と一体形成されていることを特徴とする請求項１に記載の表示装置。
3. 前記寄生容量調整層は、前記映像信号線と前記走査信号線とが立体的に交差している領域の近傍で前記映像信号線に接続しており、かつ、前記映像信号線と接続している端部の反対側にある先端部分が、最も近い前記走査信号線から遠ざかる方向に曲がっていることを特徴とする請求項１または請求項２に記載の表示装置。
4. 前記映像信号線は、隣接する１つの画素電極に対して配置された２つの寄生容量調整層と接続しており、当該２つの寄生容量調整層は、前記１つの画素電極の、前記映像信号線の延在方向に対する両端に配置されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の表示装置。
5. 前記表示パネルは、一対の基板の間に液晶材料を封入した液晶表示パネルであることを特徴とする請求項１乃至請求項４のいずれか１項に記載の表示装置。

Images