JP7039844B2 - 液晶表示パネルおよび液晶表示装置 - Google Patents

Description

この発明は、フリンジフィールドスッチング（Fringe Field Switching：ＦＦＳ）方式の液晶表示パネルおよび液晶表示装置に関する。

従来のブラウン管に代わって、液晶、エレクトロルミネセンス等の原理を利用した薄型で平面形状の表示パネルを有する新しい表示装置が多く使用されるようになって久しいが、これらの新しい表示装置の代表である液晶表示装置は、薄型、軽量だけでなく、低電圧駆動できるという特徴を有している。液晶表示装置は、２枚の基板の間に液晶層を形成する。一方の基板は、複数の画素がマトリックス状に配置されて表示領域を構成するアレイ基板である。他方の基板はカラーフィルタ等を形成した対向基板である。

特に、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）型液晶表示装置は、アレイ基板上の各画素にスイッチング素子であるＴＦＴが設けられ、各画素が独立して液晶層を駆動する電圧を保持できるので、クロストークの少ない高画質な表示が可能である。また、各画素には、ＴＦＴのＯＮ、ＯＦＦを制御するゲート配線（走査配線）と、画像データ入力用のソース配線（信号配線）とが設けられている。各画素は、通常はゲート配線とソース配線に囲まれた領域と対応する。

昨今の液晶表示装置では、視野角特性に優れ、且つ光透過率が高い、フリンジフィールドスイッチング（ＦＦＳ）方式が提案されている。ＦＦＳ方式の液晶表示装置は、液晶層にフリンジ電界（横電界と縦電界の両成分を含む斜め電界）を印加して表示を行う。ＦＦＳ方式の液晶表示装置では、透明画素電極と透明コモン電極が片側のアレイ基板上に形成され、透明画素電極と透明コモン電極は絶縁膜を介して上下に重ねられる。通常、下層側は板状（複数の枝形状の場合もある）電極で、上層側は、下層側の板状とほぼ同位置にスリットなる隙間部を複数有した電極で、このスリットを介して下層電極側からの電界により液晶を制御する。このとき、画素電極とコモン電極の両者を透明導電膜により形成することにより、高い光透過率を実現することが可能となる。

このような、広い視野角特性と高透過率を有するＦＦＳ方式の液晶表示装置は、さまざまなアプリケーションへ展開されている。その中でも最近は、製品デザインを重視した要求として、表示領域の周辺となる額縁を狭くする狭額縁化が強く求められている。

これら液晶表示装置は、複数の画素がマトリックス状に配置された表示領域を構成する液晶表示パネルを有する。液晶表示パネルにおいて当該表示領域の周辺には、液晶を駆動するためのゲート信号やソース信号を各々ゲート配線やソース配線に出力するドライバＩＣを実装する領域と、各ドライバＩＣからの信号を表示領域内のゲート配線やソース配線に伝達する引き回し配線が形成される領域とを有する額縁領域とがある。ゲート配線とソース配線とは表示領域内で交差するため、表示領域の少なくとも２辺にゲートＩＣとソースＩＣの実装部や各引き回し配線が形成されることとなり、狭額縁化が困難である。

また、ゲートＩＣとソースＩＣとを１辺のみに形成したとしても引き回し配線は当該１辺以外の辺において形成する必要があるため、やはり狭額縁化は困難であった。（特許文献１）そこで、実装の領域を１辺のみに集約し、更にゲート信号を伝達するゲート引き回し配線を表示領域内に形成することで、ＩＣ実装以外の額縁も狭くする構造が提案されている。（特許文献２）

特開平９－３１１３４１号公報 特開２０１４－１１９７４６号公報

しかしながら、特許文献２の如く、表示領域内のソース配線に平行してゲート引き出し配線を形成した場合、画素内の透過率に寄与する領域が減少し、透過率の低下を引き起こす。さらに、透過率の低下による表示装置の輝度の低下を補うためにバックライト輝度を上げる必要が生じるため、消費電力が増加する可能性がある。

また、画素の高精細化により画素のサイズが小さくなるに従い、ゲート配線と垂直方向に延在するように配置されたゲート引き出し配線による透過率の低下度は顕著なものとなる。特に、ＦＦＳ方式の液晶表示装置の場合は、液晶層にフリンジ電界（横電界と縦電界の両成分を含む斜め電界）を印加して表示を行うため、画素電極周辺の配線による電界変動の影響を受けやすい傾向にある。

本発明は上記問題点に鑑みてなされたものであり、透過率の低下を抑制し且つ実装以外の額縁を縮小し、デザイン性の高い液晶表示パネル、及びそのような液晶表示パネルを備えた液晶表示装置を提供することを目的とする。

本発明に係る液晶表示パネルは、互いに対向配置された第１基板および第２基板と、前記第１基板と前記第２基板との間に封止された液晶と、を備えたＦＦＳ方式の液晶表示パネルであって、画像が表示される表示領域と前記表示領域の周辺の領域である額縁領域と、を有し、前記第１基板は、絶縁性基板と、前記絶縁性基板上に設けられた複数のゲート配線と、前記絶縁性基板上に、第一の絶縁膜を介して前記複数のゲート配線と交差するように設けられた複数のソース配線と、前記ゲート配線と前記ソース配線の交差位置近傍に設けられるスイッチング素子と、前記スイッチング素子に接続される透明画素電極と、前記透明画素電極と前記複数のソース配線との上層に形成する第一層間絶縁膜と、前記第一層間絶縁膜の上層に形成する第二層間絶縁膜と、前記ソース配線と前記第一層間絶縁膜を介して設けられ、且つ前記透明画素電極と前記第二層間絶縁膜を介して設けられてコモン電極のスリットを有する透明コモン電極と、前記複数のゲート配線や前記複数のソース配線とは異なる層であり、前記第一層間絶縁膜よりも上層であって、且つ前記ゲート配線と交差して延在する複数のゲート接続線と、前記表示領域内にあって、前記ゲート配線と前記ゲート接続線とを電気的に接続する接続部と、を備え、前記ゲート配線の各々は少なくとも１箇所の接続部を有し、前記ゲート接続線は、前記ソース配線と重畳する領域を有し、前記ゲート接続線は、前記ソース配線よりも上層で、且つ前記透明コモン電極よりも下層に形成されることを特徴とする液晶表示パネルである。また、本発明に係る液晶表示パネルは、互いに対向配置された第１基板および第２基板と、前記第１基板と前記第２基板との間に封止された液晶と、を備えたＦＦＳ方式の液晶表示パネルであって、画像が表示される表示領域と前記表示領域の周辺の領域である額縁領域と、を有し、前記第１基板は、絶縁性基板と、前記絶縁性基板上に設けられた複数のゲート配線と、前記絶縁性基板上に、第一の絶縁膜を介して前記複数のゲート配線と交差するように設けられた複数のソース配線と、前記複数のソース配線の上層に形成する第一層間絶縁膜と、前記ゲート配線と前記ソース配線の交差位置近傍に設けられるスイッチング素子と、前記第一層間絶縁膜上に形成されて、前記スイッチング素子に接続される透明画素電極と、前記透明画素電極の上層に形成する第二層間絶縁膜と、前記ソース配線と前記第一層間絶縁膜を介して設けられ、且つ前記透明画素電極と前記第二層間絶縁膜を介して設けられてコモン電極のスリットを有する透明コモン電極と、前記複数のゲート配線や前記複数のソース配線とは異なる層であり、前記第一層間絶縁膜よりも上層であって、且つ前記ゲート配線と交差して延在する複数のゲート接続線と、前記表示領域内にあって、前記ゲート配線と前記ゲート接続線とを電気的に接続する接続部と、を備え、前記ゲート配線の各々は少なくとも１箇所の接続部を有し、前記ゲート接続線は、前記ソース配線と重畳する領域を有し、前記ゲート接続線は、前記ソース配線よりも上層で、且つ前記透明コモン電極よりも下層に形成され、前記ソース配線と前記ゲート接続線とは、前記第一層間絶縁膜を含む積層の絶縁膜を介して異なる層に形成され、記透明画素電極上に第三層間絶縁膜が設けられており、前記第三層間絶縁膜上に前記ゲート接続線が設けられており、前記ソース配線と前記ゲート接続線との間には、前記第一層間絶縁膜と前記第三層間絶縁膜とが積層する絶縁膜が形成されていることを特徴とする液晶表示パネルである。

本発明により、表示性能を低下させることなく、狭額縁化が図れるＦＦＳモードの液晶表示装置を提供することができる。

実施の形態１に係る液晶表示パネルの平面図 図１の平面図 図２の中でＡ－Ａで示す箇所の断面図 図２の中でＢ－Ｂで示す箇所の断面図 実施の形態２に係る液晶表示パネルの平面図 図５の中でＣ－Ｃで示す箇所の断面図 実施の形態３に係る液晶表示パネルの平面図 図７の中でＤ－Ｄで示す箇所の断面図 実施の形態４に係る液晶表示パネルの平面図 図９の中でＥ－Ｅで示す箇所の断面図 実施の形態５に係る図９のＥ－Ｅの断面図 実施の形態６に係る液晶表示パネルの平面図 図１２の中でＦ－Ｆで示す箇所の断面図 実施の形態７に係る液晶表示パネルの平面図 図１４の中でＧ－Ｇで示す箇所の断面図 実施の形態８に係る液晶表示パネルの平面図

＜Ａ．実施の形態１＞
＜Ａ－１．構成＞
図１は、実施の形態１に係る液晶表示パネルの平面図である。図１に示すように、本実施の形態１に係る液晶表示パネルは、表示装置において画像が表示される表示部に相当する表示領域１と、当該表示領域１の周辺である額縁領域２とを有する。図１においては、ＴＦＴアレイ基板１００と対向基板２００とが重畳している形態を示しており、対向基板２００は少なくとも表示領域１と重畳する。図示しないが、両方の基板の間には電気光学材料である液晶が封入されており、液晶が漏れないようにシール等の公知の方法により封止されている。これ以降は主に、図１においてＴＦＴアレイ基板１００上に形成される要素について説明を行う。

図１において表示領域１内を水平方向に延びている水平配線がゲート配線４であり、垂直方向に延びている垂直配線がソース配線５とゲート接続線６である。図１では理解しやすいように、ソース配線５とゲート接続線６とが隣接して並行しているように描画されているが、本実施の形態においては後述するように両方の配線は重畳している。ゲート配線４とソース配線５とが交差することにより区切られる領域は画素ＰＸである。図１においては便宜上、表示領域１と額縁領域２との間を１本の線で区切って表しているが、実際は必ずしもそのような境界線があるとは限らず、表示領域１は画素ＰＸが集合した領域とも言いうる。

さらにゲート配線４とソース配線５との交差部の近傍にはスイッチング素子である薄膜トランジスタＴＦＴが形成されている。薄膜トランジスタＴＦＴは画像信号をオン・オフすることにより、表示領域１における画像（映像も含む）の表示に寄与する。

後述するが、各ゲート配線４は、表示領域１内においてゲート接続線６と接続する。また今後の説明上、表示領域１においてゲート接続線６が形成されていない画素や額縁領域２を一部含む領域を領域Ａとし、ゲート接続線６が形成されている画素からなる領域を領域Ｂとして示している。

額縁領域２において、ゲート配線４の延在方向と平行な１辺Ｓ側にはゲートＩＣ４１とソースＩＣ５１とが実装されている。液晶表示装置においては、両者はアレイ基板１上に形成される端子（図示せず）とＣＯＧ実装により接続されている。なお、対向基板２００は、ゲートＩＣ４１やソースＩＣ５１が実装される辺Ｓ側の額縁領域２を露出するようにＴＦＴアレイ基板１００よりも小さく形成されている。辺Ｓ以外の３辺においては、対向基板２００とＴＦＴアレイ基板１００との端部は一致しているが、ＴＦＴアレイ基板１００の方が大きければ一致していなくともよい。

さらに、ゲートＩＣ４１とソースＩＣ５１とは、図示しない配線によりフレキシブル基板であるＦＰＣ６１と電気的に接続される。また、ゲートＩＣ４１とソースＩＣ５１とは、フレキシブル基板であるＦＰＣ６１を介して回路基板６２とも接続されている。液晶表示パネルは、回路基板６２を介して液晶表示装置と信号のやり取りを行う。

さらに、ＴＦＴアレイ基板１上において、ゲートＩＣ４１とゲート接続線６との間にはゲート引き回し線２４が、ソースＩＣ５１とソース配線５との間にはソース引き回し線２５が形成されている。これらの引き回し線は、各々、ゲート接続線６やソース配線５と一体かつ同時に形成されてもよい。

次に、信号の経路について説明する。液晶表示装置においては、ゲートＩＣ４１から出力されるゲート信号は、表示領域１内のゲート接続線６と額縁領域２内のゲート引き回し線２４とを介してゲート配線４に伝達される。一方、ソースＩＣ５１はソース引き回し線２５を介してソース配線５と接続されており、ソース配線５に映像信号の電圧を供給する。つまり、表示領域１内への信号伝達は、１辺Ｓ側以外に引き回し線を必要とせずに行うことができる。

なお、図示しないが、図１に示す第１の基板であるＴＦＴアレイ基板１００は、カラーフィルタ等が形成される第２の基板である対向基板と対になって液晶を封止し、ＦＦＳ方式の液晶表示パネルを構成する。さらに、当該液晶表示パネルと駆動用部材とを接続し、光源からの光が液晶パネルと光学シートとを透過するようにして、液晶表示パネルを光学シートや光源を搭載したバックライトと共に筐体に収めることにより液晶表示装置が完成する。

図２は、図１の表示領域１内の領域Ａに形成されるパターンを示した平面図である。また、図３は図２においてＡ－Ａで示した箇所における断面図であり、図４は図２においてＢ－Ｂで示した箇所における断面図である。

図２において、垂直方向に延びるソース配線５とゲート接続線６とは互いに重畳する領域を有して、水平方向に延びるゲート配線４と交差する。図２では、両方の配線が重畳していることをわかりやすく表示するために、上層にあるゲート接続線６を少し細めに描画しているが、両方の配線は同じ幅を有していてもよい。また、図１、図２においては、ゲート配線４は、ソース配線５やゲート接続線６と直交するように描画されているが、両者は斜めに交差していてもよい。例えば、マルチドメイン構造を形成するために垂直配線であるソース配線５が斜めに屈曲する部位を有する形態であってもよい。

ゲート配線４とソース配線５との交差により区切られる領域である画素内には、全面に広がって形成されているコモン電極１５が有するスリット７と画素電極８とが形成されている。詳細については図３も用いて後で説明する。また、図２内において点線の円として、ゲート接続線６とソース配線５とは重畳しないが、ゲート接続線６とゲート配線４とは重畳する接続部２２が示されている。接続部２２については、接続部２２の中にあるコンタクトホール１８も含めて、後で図４も用いて説明する。

次に断面図である図３も用いて説明する。TＦＴアレイ基板１００は、図３に示すように絶縁性基板１６、ゲート配線４、ゲート絶縁膜１３、チャネル層１２、ソース電極１１、ドレイン電極１０、ソース配線５、画素電極８、第一層間絶縁膜１４、ゲート接続線６、第二層間絶縁膜１７、コモン電極１５を備えている。製造方法の説明において後述するが、これらの電極や配線は適宜選択された金属膜や透明導電膜であり、絶縁膜は例えば窒化珪素膜、酸化珪素膜、樹脂膜等である。また、チャネル層１２は、ａ－Ｓｉ膜により形成することが一般的であるが、他にも例えば結晶性のシリコン膜やＩｎ－Ｇａ－Ｚｎ－Ｏ等の酸化物半導体膜により形成してもよい。

絶縁性基板１６には、ガラス基板や石英基板など、透過性を有する基板が用いられる。絶縁性基板１６の表面上には、ゲート配線４が設けられる。ゲート配線４を含む絶縁性基板１６上には、第一の絶縁膜であるゲート絶縁膜１３が設けられる。

ゲート絶縁膜１３上には、チャネル層１２、ソース電極１１、および画素電極８が設けられる。チャネル層１２は、ゲート絶縁膜１３を介してゲート配線４の一部と重畳するように位置する。ソース配線５から分岐したソース電極１１がチャネル層１２上に設けられる。ドレイン電極１０は、チャネル層１２およびゲート絶縁膜１３の上に亘って設けられる。以上でスイッチング素子としての逆スタガ構造の薄膜トランジスタが構成される。

透明画素電極でもある画素電極８はドレイン電極１０上に形成されており、ドレイン電極１０と電気的にも接続している。図２においては、画素電極８は矩形で表されており、画素電極８の一部はドレイン電極１０が形成されていないゲート絶縁膜１３上にも亘って設けられ、一つの画素の大部を占める。

これらのゲート絶縁膜１３、画素電極８、チャネル層１２、ソース電極１１、ドレイン電極１０、およびソース配線５の上には、第一層間絶縁膜１４が設けられる。第一層間絶縁膜１４上にはゲート接続線６が形成されている。図２でも示したようにゲート接続線６はソース配線５と重畳するように形成されている。さらに、図３で示されるように、ゲート接続線６とソース配線５とは第一層間絶縁膜１４を介して絶縁されている。そのため、本実施の形態１においては、ゲート接続線６を表示領域１内に設けたことにより、画素の開口率が低下することはない。

第一層間絶縁膜１４とゲート接続線６上には第二層間絶縁膜１７が設けられている。さらに、第二層間絶縁膜１７上には透明コモン電極でもあるコモン電極１５が形成される。

図２と図３から、コモン電極１５は、スリット７と接続部２２と薄膜トランジスタ近傍を除いて表示領域１の全面に形成されている。従って図２においては、コモン電極１５は第一層間絶縁膜１４と第二層間絶縁膜１７を介してソース配線５上をも覆っている。このように、コモン電極１５がソース配線５よりも上層で覆っている構造により、ソース配線５から不要な電界が液晶に印加されるのを抑制する効果がある。また、図２においては、接続部２２と当該接続部に隣接する薄膜トランジスタＴＦＴとに亘る矩形状の領域でコモン電極１５を形成していない形態を図示しているが、形成しない領域は個別に分かれていてもよい。

図２と図３から、画素電極８とコモン電極１５とは第一層間絶縁膜１４と第二層間絶縁膜１７を介して互いに絶縁され、かつ、重畳しているが、特にスリット７の少なくとも一部は画素電極８と重畳する。そのため、スリット７近傍においてコモン電極１５と画素電極８との間に生じるフリンジ電界により液晶分子が駆動されて画像が表示される。また、画素電位を安定させるためのストレージ容量は、画素電極８とコモン電極１５との間で形成される。また、図２においては、画素電極８は矩形として描画され、画素電極８にはスリットは形成されていない。しかし、コモン電極１５と重畳する領域に別途スリットを設けても良い。

次に、図２、図４を用いて接続部２２の説明をする。図４において、ゲート配線４上のゲート絶縁膜１３、第一層間絶縁膜１４及び第二層間絶縁膜１７に第１のコンタクトホールであるコンタクトホール１８ａが開口している。同様にゲート接続線６上には、第二層間絶縁膜１７に第２のコンタクトホールであるコンタクトホール１８ｂが開口している。第二層間絶縁膜１７上には、コンタクトホール１８ａ、１８ｂを覆うようにして接続膜１５ａが形成されている。

接続部２２は、ゲート配線４とゲート接続線６とを接続する構造を指すが、図４においては、接続膜１５ａがコンタクトホール１８ａ、１８ｂを介してゲート配線４とゲート接続線６とを電気的に接続している構造が示されている。図４に示す構造においては、接続膜１５ａにもゲート電位が印加されることになる。

接続膜１５ａはコモン電極１５と同じ材質で同時に形成されていてもよいが、その場合はコモン電極１５とは電気的に絶縁されている必要がある。例えば、接続膜１５ａとコモン電極１５とは別々に分離したパターンとして同時に形成してもよい。あるいは、接続膜１５ａをコモン電極１５とは異なる材質で別に形成してもよい。また、本実施の形態において接続膜１５ａを介することなく両者を直接接続することも可能であるが、この形態については後述する。

また、図２、図４において第２のコンタクトホール１８ｂはゲート配線４上に配設しているため、画素における光透過の開口率が低下することを抑制できる。しかし、画素の開口率が問題にならない場合、第２のコンタクトホール１８ｂをゲート配線４上とは異なる場所に配設してもよい。この場合、ゲート接続線６はゲート線４と重畳する領域からはみ出す領域を有することになる。

ここで説明した接続部２２は、図２に示されるように、各ゲート配線４に少なくとも１箇所設けられており、そこで各ゲート配線４はゲート接続線６と電気的にも接続する。また、図２において、各ゲート接続線６は、額縁領域２から延びて接続部２２まで到達すると、その先には延びていない。そのため、図２においては各ゲート接続線６の長さは同一ではない。ゲート接続線６を接続部２２よりも先に延ばしてもよいが、もしもそのようにゲート接続線６とソース配線５とを重畳させた場合、両者間の容量が増大し、表示不良を引き起こす可能性がある。そのため、図２に示すような形態としている。

この場合、表示領域内におけるゲート接続線の長さは各々異なることになる。ここで、本実施の形態とは異なり、ゲート接続線６とソース配線５とが重畳せずに並行して配設されている場合を想定すると、このようなゲート接続線６の長さのばらつきは開口率のばらつきにつながることとなる。しかし、本実施の形態においては、ゲート接続線６とソース配線５とが重畳する領域を有しているため、開口率のばらつきによる影響は低減することが可能であるし、ゲート接続線６がソース配線５の配設する範囲内で完全に重畳する場合は、かかる影響を無くすことも可能である。

なお、図２には図示していないが、１本のゲート配線４が複数の接続部２２を介して複数のゲート接続線６と接続してもよい。その場合、当該ゲート配線４の水平走査期間内において、接続する複数のゲート接続線６には同じゲート電位が印加されて、当該ゲート配線４に伝達することとなる。これは、表示領域１内でのゲート接続線６が長い領域と短い領域とがある場合、ゲート接続線６が長い領域のゲート配線４のみ複数のゲート接続線６と接続することにより、各々の領域までの配線抵抗の差を低減したい場合に有効な形態である。本実施の形態では、ゲート接続線６が長い領域のゲート配線４は、ゲートＩＣ４１が実装された辺Ｓから遠い領域のゲート配線４とも言い換えうる。

以上説明した構成により、本実施の形態１においては、表示領域１の周辺の額縁領域２にゲート接続線６やその他の引き回し配線を配置する必要がないため、解像度に依存せず額縁領域２を狭くすることが可能となる。

また、表示領域１内に配置されたゲート接続線６は、ソース配線５上に重畳するように形成されるため、スリット７を減らすことなく、従来と同等の透過率を確保することができる。つまり、本実施の形態１により、表示性能を低下させることなく、解像度に依存しない狭額縁化が図れるＦＦＳモードの液晶表示装置を実現することができる。

＜Ａ－２．製造工程＞
次に、図２または図３に示すＴＦＴアレイ基板１００の製造工程を説明する。まず、絶縁性基板１６上に、ゲート配線４となる第１のメタル膜をＤＣマグネトロンを用いたスパッタリング法により形成する。第１のメタル膜は、Ｍｏ、Ｃｒ、Ｗ、Ａｌ、Ｔａやこれらを主成分とする合金膜であればよい。その後パターニングを行い、ゲート配線４を得る。次に、プラズマＣＶＤ法によりゲート絶縁膜１３を形成する。ゲート絶縁膜１３にはシリコン窒化膜を用いることが一般的であるが、シリコン酸化膜やシリコン酸化窒化膜等であってもよい。

ゲート絶縁膜１３の形成後、プラズマＣＶＤ法によりａ－Ｓｉ膜（アモルファスシリコン膜）を形成する。ａ－Ｓｉ膜は、チャネル層１２を構成する真性半導体層と、リンなどを含んだ不純物半導体層の積層構造とすることが一般的である。不純物半導体層は、後述するソース電極１１およびドレイン電極１０とのオーミックコンタクトを確保するためである。その後パターニングを行い、島状のａ－Ｓｉ膜としてチャネル層１２を得る。

次に、ＤＣマグネトロンを用いたスパッタリング法により第２のメタル膜を形成する。第２のメタル膜はＭｏ、Ｃｒ、Ｗ、Ａｌ、Ｔａやこれらを主成分とする合金膜であればよい。その後パターニングを行い、ソース電極１１、ドレイン電極１０、およびソース配線５を得る。ここで、ソース電極１１およびドレイン電極１０とのオーミックコンタクトを得るための前記不純物半導体層は、マスク工数削減のためソース電極１１およびドレイン電極１０をマスクにエッチングする場合もある。

ソース電極１１、ドレイン電極１０、およびソース配線５の形成後、ＤＣマグネトロンを用いたスパッタリング法で画素電極８となる第１の透明性導電膜を形成する。第１の透明性導電膜は、ＩＴＯやＩＺＯ（Indium Zinc Oxide）等で構成することができる。その後パターニングを行い、透明な画素電極８を得る。

画素電極８の形成後、プラズマＣＶＤ法により第一層間絶縁膜１４を形成する。第一層間絶縁膜１４は、シリコン窒化膜、シリコン酸化膜、またはシリコン酸化窒化膜等により形成することができる。あるいは、厚膜化により絶縁性を確保するため、アクリル系やイミド系の有機樹脂膜を塗布することによって第一層間絶縁膜１４を形成しても良い。さらには、第一層間絶縁膜１４はシリコン窒化膜、シリコン酸化膜またはシリコン酸化窒化膜と、有機樹脂膜とを積層することにより構成しても良い。

次に、ＤＣマグネトロンを用いたスパッタリング法により第３のメタル膜を形成する。第３のメタル膜はＭｏ、Ｃｒ、Ｗ、Ａｌ、Ｔａやこれらを主成分とする合金膜であればよい。その後パターニングを行い、ゲート接続線６を得る。

その後、プラズマＣＶＤ法により第二層間絶縁膜１７を形成する。第二層間絶縁膜１７は、シリコン窒化膜、シリコン酸化膜、またはシリコン酸化窒化膜等により形成することができる。あるいは、厚膜化により絶縁性をより確保するため、アクリル系やイミド系の有機樹脂膜を１～３μｍ厚に塗布することによって第二層間絶縁膜１７を形成しても良い。さらには、第二層間絶縁膜１７はシリコン窒化膜、シリコン酸化膜またはシリコン酸化窒化膜と、有機樹脂膜とを積層することにより構成しても良い。

その後、第１のメタル膜、第２のメタル膜、第３のメタル膜あるいは第１の透明性導電膜への導通をとるため、コンタクトホール（図示せず）を形成する。

コンタクトホールの形成後、コモン電極１５となる第２の透明性導電膜を形成する。第２の透明性導電膜は、ＩＴＯやＩＺＯ等で構成することができる。その後、パターニングを行ってコモン電極１５を得る。このパターニングの際に、画素電極８上のコモン電極１５にスリット７を形成する。
＜B．実施の形態２＞

図５は、実施の形態２に係る平面図であり、図１の領域Ａを拡大した平面図に相当する。また、図６は図５においてC－Cで示す箇所の断面図である。なお、説明が重複して冗長になるのを避けるため、各実施の形態の各図において同一または相当する機能を有する要素には同一の符号を付してある。

実施の形態２では、ソース配線５上に形成したゲート接続線６にゲート接続線スリット２０を設けるものとする。ゲート接続線スリット２０とはゲート接続線６を形成しない領域である。そして、ゲート接続線スリット２０は、ゲート配線４と電気的に接続するコンタクトホール１８の近傍まで形成される。

図６の断面図Ｃ－Ｃに示すように、ゲート接続線６は、第一層間絶縁膜１４上に形成されて、ゲート接続線スリット２０はソース配線６と重畳する領域を有するように形成される。ゲート接続線スリット２０を設けることにより両者が重畳する面積が減少するため、ソース配線５とゲート接続線６とで形成される容量を低減することができる。

また、ゲート接続線スリット２０を設けることにより、ゲート接続線６の幅がソース配線５の幅よりも増大した場合、画素の透過率が低下する状況が想定される。しかし、そのような場合であってもゲート接続線６がスリット７と重畳しない程度に抑えることにより、透過率の低下を抑制することができる。

上記の構成により、ゲート接続線６とソース配線５との容量を低減できるため、ソース信号の遅延が改善でき、高解像度且つ大画面の液晶表示パネルでも狭額縁化が可能となるＦＦＳモードの液晶表示装置を実現することができる。

本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。ゲート配線４上を横切るゲート接続線６の被覆性が良好であれば、ゲート配線４とゲート接続線スリット２０とが交差してもよい。
＜C．実施の形態３＞

図７は、実施の形態３に係る平面図であり、図１の領域Ａを拡大した平面図に相当する。図８は、図７においてＤ－Ｄで示す箇所の断面図である。なお、説明が重複して冗長になるのを避けるため、各実施の形態の各図において同一または相当する機能を有する要素には同一の符号を付してある。

実施の形態３では、ゲート接続線６の下層に形成されたソース配線５内にソース配線スリット２１を設けることを特徴とする。ソース配線スリット２１とは、ソース配線５を形成しない領域であり、本来平面図ではゲート接続線６に隠れて見えないが、図７においては黒線で示している。図７、図８で示すように、ソース配線スリット２１は、ゲート配線４と次段ゲート配線４との間のソース配線５の中央部をくり抜くようにして形成されている。すなわち、ソース配線スリット２１はゲート接続線６と重畳する領域を有するように形成される。そのため、ゲート接続線６とソース配線５とが重畳する面積は減少する。

これにより実施の形態２と同様に、ソース配線５とゲート接続線６との間の容量を低減することができるため、ソース信号の遅延が改善でき、高解像度且つ大画面の液晶表示パネルでも狭額縁化が可能となる。

本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。例えば、ソース配線スリット２１をソース配線５の中央部をくり抜くように形成せずに、片側のみ切り欠くようにして形成してもよい。また、ゲート配線４上を横切るソース配線５の被覆性が良好であれば、ゲート配線４とソース配線スリット２１とが交差してもよい。
＜D．実施の形態４＞

図９は、実施の形態４に係る平面図であり、図１の領域Ａを拡大した平面図に相当する。図１０は図９においてＥ－Ｅで示す箇所の断面図である。なお、説明が重複して冗長になるのを避けるため、各実施の形態の各図において同一または相当する機能を有する要素には同一の符号を付してある。また、実施の形態４の趣旨はレイヤー間の関係が主であるため、平面図である図９は実施の形態１の図２と外観上はほぼ同じである。

実施の形態４では、画素電極８を第一層間絶縁膜１４上に形成し、さらに画素電極８上に第三層間絶縁膜１９を積層し、その第三層間絶縁膜１９の上にゲート接続線６を設けている。ソース配線５とゲート接続線６の間には、第一層間絶縁膜１４と第三層間絶縁膜１９とが積層する絶縁膜が形成されているため、ソース配線５とゲート接続線６の容量が低減される。また、ソース配線５とゲート接続線６の間には、第一層間絶縁膜１４を含む少なくとも２層の絶縁膜が積層されるため、絶縁膜中の異物や欠損による配線間同士のショート不良が抑制でき歩留りの向上が期待できる。

上記構造により、実施の形態１と同様に、高解像度且つ大画面で狭額縁化ができると共に、高い歩留りでＦＦＳモードの液晶表示装置を製造することができる。

本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。例えば、実施の形態２または３のように、ゲート接続線６やソース配線５にスリットを設けても同様の効果を奏することができる。
＜E.実施の形態５＞
＜Ｅ－１．構成＞

図１１は、実施の形態５に係る図９においてＥ－Ｅで示す箇所の断面図である。なお、説明が重複して冗長になるのを避けるため、各実施の形態の各図において同一または相当する機能を有する要素には同一の符号を付してある。

実施の形態１～３では、ソース配線５と画素電極８、ゲート接続線６、コモン電極１５の順番で各々が絶縁層により絶縁されるように異なるレイヤーに配設されている図を用いて説明した。実施の形態４では、ソース配線５、画素電極８、ゲート接続線６、コモン電極１５の順番で全て各々が絶縁層により絶縁されるように異なるレイヤーに配設されている図を用いて説明した。そのため、これらの図面においては画素電極８とコモン電極１５との間に２層の絶縁膜が形成されており、両電極間の容量が減少するという問題をみることができる。

本実施の形態５では、画素電極８とゲート接続線６とを第三層間絶縁膜１９上に設けている。そのため、実施の形態１～４で図示したように画素電極８とコモン電極１５との間に第一層間絶縁膜１４が形成されず、その分絶縁膜の厚みを薄くできる。その結果、両方の電極間に形成されるストレージ容量は画素電位を安定化するのに十分なものとすることができる。
＜Ｅ－２．製造工程＞

さらに、本実施の形態５においては図１１に示すように、ゲート接続線６の下層に透明導電膜８ａを形成した構成としてもよい。ここで、透明導電膜８ａは画素電極８と同じレイヤーに形成されているが、画素電極８とは電気的に分離するパターンである。

このような構造は以下のようなプロセス、すなわち、透明導電膜８ａや画素電極８となる透明導電膜とゲート接続線６となる導電膜とを積層で成膜した後に、塗布した感光性レジストにグレイトーン等の多階調露光マスクを用いた露光工程を適用するプロセスにより形成できる。

具体的には、上記露光の後に行う現像後に、ゲート接続線６を形成する領域のレジストの厚みがその他の領域のレジストの厚みより厚くなるように露光を行うとよい。その後は、画素電極８と透明導電膜８ａを含むパターンに加工する工程と、厚みが薄い個所のレジストを除去する工程と、レジスト除去後に露出する導電膜をエッチング除去する工程を経て、図１１に示す構造を得ることができる。つまり、製造方法において、２層の異なるパターニング加工を１回の写真製版工程に集約できるという効果を奏する。

従って、図１１に示すように透明導電膜８ａ上にゲート接続線６を積層する構造により、ゲート接続線６と画素電極８とをパターン形成するための写真製版工程が２工程から１工程に集約できる。また、製造のタクト短縮も可能となる。

本実施の形態５においても実施の形態１と同様に、高解像度且つ大画面で狭額縁化ができると共に、高歩留りのＦＦＳモードの液晶表示装置を実現することができる。

さらに、上記の構造により、本実施の形態５においても実施の形態４と同様に、ソース配線５とゲート接続線６の間には第一層間絶縁膜と第三層間絶縁膜の２層の絶縁膜が形成されているため、両方の配線間の容量や短絡を低減できるという効果が期待できる。さらに、本実施の形態５においては、製造工程が短くできるため、コストの削減が可能となるＦＦＳモードの液晶表示装置を実現することができる。

本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。例えば、実施の形態２または３のように、ゲート接続線６やソース配線５にスリットを設けても同様の効果を奏することができる。
＜F.実施の形態６＞

図１２は、実施の形態６に係る図１の領域Ａを拡大した平面図であり、図１３は図１２においてＦ－Ｆで示す箇所の断面図である。なお、説明が重複して冗長になるのを避けるため、各実施の形態の各図において同一または相当する機能を有する要素には同一の符号を付してある。

実施の形態１では、図４に示すように、接続部２２において各絶縁膜に形成されたコンタクトホール１８ａ、１８ｂ、及び接続膜１５ａを介して、ゲート接続線６とゲート配線４とが電気的に接続される形態について説明した。

接続膜１５ａにはゲート信号が印加されるが、図４に示すように接続膜１５ａが最上層に形成されている場合、印加されたゲート信号の電圧により接続膜１５ａ近傍の液晶配向が乱れる可能性がある。さらにこの乱れは、光漏れなどの表示品位を低下させる不良の発生まで波及する可能性がある。その対策のためだけにさらに絶縁膜で被覆する構造も考えられるが、製造コストの増大を招く。

そこで、実施の形態６では、図１３に示すように、ゲート配線４とゲート接続線６とが重畳する領域において、両者の間にあるゲート絶縁膜１３と第一層間絶縁膜１４とを貫通する第３のコンタクトホール１８ｃを開口して、ゲート配線４とゲート接続線６とを直接コンタクトする構造をとる。さらに、接続部２２においてコンタクトホール１８ｃとゲート接続線６は、第二層間絶縁膜１７により被覆される。

上記の構造により実施の形態１と同様な効果が期待できると共に、ゲート信号の電位を有する導電膜が絶縁膜で覆われるため、表示品位の低下を抑制できるＦＦＳモードの液晶表示装置を実現することができる。また、本実施の形態６は実施の形態１～５と併せて適用することが可能である。

本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。たとえば、本実施の形態を実施の形態４または５に適用する際には、第３のコンタクトホール１８ｃを開口する絶縁膜は、ゲート絶縁膜１３、第一層間絶縁膜１４に加えて、第三層間絶縁膜１７も対象となる。
＜G.実施の形態７＞

実施の形態１の説明に用いた図２においては、１本のゲート接続線６はゲート配線４と電気的に接続される接続部２２まで１本のソース配線５と重畳するように形成されるよう描かれている。

この構成において表示領域１のサイズが大きくなった場合、ゲート接続線６とソース配線５との重畳する長さも比例して長くなるため、両配線の間で形成される容量も大きくなる。一般に容量の増大は過渡応答特性における緩和時間の増大につながる。そのため、液晶表示装置においては、ソース配線に信号電位を入力した時から水平走査期間（ゲート１ラインの選択期間）内に、ソース配線の電位を所望の電位にまで到達させることが困難となってくる。

また、解像度が高くなるに従いゲート配線の数が増大し、水平走査期間（ゲート１ラインの選択時間）が短くなるため、上記問題はより深刻なものとなる。その結果、実施の形態１を適用できる表示領域のサイズに制約（上限）が生じる。

一方、表示領域１には、ゲート接続線６が画素内に配置される領域と配置されない領域が混在している。そのため、ゲート接続線６を設けた画素が多い領域にのみ上記の問題が生じる可能性がある。つまり、ゲート接続線６を設けた画素が多い領域のみソース配線の電位が不足し、液晶への印加電圧が低下し、透過率低下を引き起こし表示ムラが発生する可能性がある。

本実施の形態７では、ある１本のソース配線と重畳する領域を有する１本のゲート接続線が、ゲート配線に沿う方向に延在するように屈曲し、隣接するソース配線とも重畳する領域を有するように配設されていることを特徴とする。

以下、本実施の形態７についてさらに詳細に説明する。図１４は、実施の形態７に係る平面図であり、図１内の領域Ｂに相当する領域を拡大した平面図に相当する。図１５は図１４においてＧ－Ｇで示す箇所の断面図である。なお、説明が重複して冗長になるのを避けるため、各実施の形態の各図において同一または相当する機能を有する要素には同一の符号を付している。また、図１４においては、本実施の形態の特徴を明示するために、接続部の図示を省略しているが、本実施の形態においても前述の接続部を適宜設けている。

図１４に示すように、ある１本のソース配線５上に形成されたゲート接続線６は、ゲート配線５またはＣｓ配線９に沿う方向に延在する延在部分６ａと、そのために配線の方向を変える屈曲部６ｂとを有しており、先の１本のソース配線５に隣接する別のソース配線５ａとも重畳する領域を有している。

ここで、Ｃｓ配線９とはコモン電極１５と同じ電位を有する配線であり、表示領域１内のコモン電極１５全面に均一なコモン電位を印加するのに寄与する低抵抗の配線である。そのため、Ｃｓ配線９は適宜、コモン電極１５との間に接続部を有しており、その接続部として第３のコンタクトホールであるコンタクトホール１８ｄを示している。断面図を図示しないが、Ｃｓ配線９がゲート配線と同層の場合は、コンタクトホール１８ｄは少なくともゲート絶縁膜、第一層間絶縁膜、第二層間絶縁膜に開口して形成されることになる。

また、ゲート接続線６は、少なくとも１箇所においてゲート配線５またはＣｓ配線９と沿う方向に延在する延在部分６ａとそのための屈曲部６ｂとを有するように表示領域１内を延びているが、図１４に示すように延在部分６ａはＣｓ配線９と重畳してもよい。図示していないが、ゲート接続線６の延在部分６ａがゲート配線４と重畳してもよい。これらのように配線同士が重畳する構造により、画素における開口率の低下を抑制することができる。なお、延在部分６ａがゲート配線４と重畳とする場合は、Ｃｓ配線９は無くても構わない。

このような構成をとることにより、ゲート接続線６とソース配線５とが重畳する長さが各ソース配線５間に亘って均一になるように設定することができるという効果を奏する。従って、ゲート接続線とソース配線との間の容量のばらつきも低減でき、ソース電位の到達時間も均一化することができる。これにより、実施の形態１よりも本実施の形態７の方が、適用できる表示領域サイズを拡大することが可能である。

図１４では、１本のゲート接続線６が２本のソース配線５と重畳する部分を有するように配設された形態を示しているが、屈曲部６ｂをさらに増やし、１本のゲート接続線６が重畳するソース配線５の本数が３本以上となるように増やしてもよい。つまり、１本のゲート接続線６が重畳するソース配線５の本数は少なくとも２本以上あってもよい。

また、表示領域１内の全てのゲート接続線６が延在部分６ａと屈曲部６ｂとを有していてもよい。あるいは、図１４に示すようなゲート接続線６と、延在部分と屈曲部とを全く有しない他のゲート接続線とが混在していてもよい。これらの形態により、よりきめ細やかな均一化が可能となるため、さらに適用できる表示領域サイズを拡大することができうる。

本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。例えば、実施の形態２または３のように、ゲート接続線６やソース配線５にスリットを設けても同様の効果を奏することができる。
＜H.実施の形態８＞

実施の形態１～７では、表示領域が矩形である場合について説明したが、表示領域の形状は矩形に限定されない。図１６は、実施の形態８に係る液晶表示パネルの平面図である。なお、図１６においてゲート配線とソース配線の図示は省略しているが、本実施の形態においても、図２と同様に配置している。

液晶表示パネルの表示領域１の形状は略台形状であって、台形の両側の斜辺から上辺にかけて緩やかにカーブしているものである。額縁領域２は表示領域１の周辺を囲む領域であり、表示領域１の形状を反映した形状である。額縁領域２において、略台形状の底辺に相当する辺Ｓ側にはゲートＩＣ４１とソースＩＣ５１とが実装されている。

さらに、略台形状の上辺よりも底辺の方が長くはみ出している領域において、略三角形状の領域Ｃが表示領域１の左右の端に２箇所存在する。図１８に示すように、表示領域１内の左右端部にある２箇所の領域Ｃ内に形成されたゲート接続線６は、その領域ごとに１個のゲートＩＣ４１と接続する。つまり、左右２箇所の領域Ｃに対応して、ゲートＩＣ４１の実装位置も２箇所としている。

実施の形態１においては、ゲートＩＣを１個のみ実装した形態を例に挙げて説明したが、図１８に示すようにしてもよい。表示領域の形状が矩形であっても略台形状であっても、実装する辺Ｓにおいて直線部を有する半円形状であっても同様である。いずれの場合においても、図１８に示すように両側の２箇所にゲートＩＣを実装してもよい。

本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。例えば、辺Ｓの中央部にゲートＩＣを設け、その両側にソースＩＣを実装してもよい。

１ 表示領域、２ 額縁領域、
４ ゲート配線、５、５ａ ソース配線、
６ ゲート接続線、６ａ 延在部分、６ｂ 屈曲部、
７ スリット、８ 画素電極、８ａ 透明導電膜、
９ ＣＳ配線、１０ ドレイン電極、１１ ソース電極、１２ チャネル層、
１３ ゲート絶縁膜、１４ 第一層間絶縁膜、
１５ コモン電極、１５ａ 接続膜、１６ 絶縁性基板、１７ 第二層間絶縁膜、
１８、１８ａ、１８ｂ、１８ｃ、１８ｄ コンタクトホール、
１９ 第三層間絶縁膜、
２０ ゲート接続線スリット、２１ ソース配線スリット
２２ 接続部、２４ ゲート引き回し線、２５ ソース引き回し線、
４１ ゲートＩＣ、５１ ソースＩＣ、６１ ＦＰＣ、６２ 回路基板、
１００ ＴＦＴアレイ基板、２００ 対向基板
ＰＸ 画素、Ｓ 辺、ＴＦＴ 薄膜トランジスタ

Claims (15)

1. 互いに対向配置された第１基板および第２基板と、
   前記第１基板と前記第２基板との間に封止された液晶と、
   を備えたＦＦＳ方式の液晶表示パネルは、
   画像が表示される表示領域と前記表示領域の周辺の領域である額縁領域と、
   を有し、
   前記第１基板は、
   絶縁性基板と、
   前記絶縁性基板上に設けられた複数のゲート配線と、
   前記絶縁性基板上に、第一の絶縁膜を介して前記複数のゲート配線と交差するように設けられた複数のソース配線と、
   前記ゲート配線と前記ソース配線の交差位置近傍に設けられるスイッチング素子と、
   前記スイッチング素子に接続される透明画素電極と、
   前記透明画素電極と前記複数のソース配線との上層に形成する第一層間絶縁膜と、
   前記第一層間絶縁膜の上層に形成する第二層間絶縁膜と、
   前記ソース配線と前記第一層間絶縁膜を介して設けられ、且つ
   前記透明画素電極と前記第二層間絶縁膜を介して設けられてコモン電極のスリットを有する透明コモン電極と、
   前記複数のゲート配線や前記複数のソース配線とは異なる層であり、前記第一層間絶縁膜よりも上層であって、且つ前記ゲート配線と交差して延在する複数のゲート接続線と、
   前記表示領域内にあって、前記ゲート配線と前記ゲート接続線とを電気的に接続する接続部と、
   を備え、
   前記ゲート配線の各々は少なくとも１箇所の接続部を有し、
   前記ゲート接続線は、前記ソース配線と重畳する領域を有し、
   前記ゲート接続線は、前記ソース配線よりも上層で、且つ前記透明コモン電極よりも下層に形成されることを特徴とする液晶表示パネル。
2. 前記ゲート接続線は、前記ソース配線と重畳する領域を有するスリットを有する請求項１に記載の液晶表示パネル。
3. 前記ゲート接続線の幅は前記ソース配線の幅より広く、前記ゲート接続線は前記コモン電極のスリットと重畳しない請求項２に記載の液晶表示パネル。
4. 前記ソース配線は、前記ゲート接続線と重畳する領域を有するスリットを有する請求項１に記載の液晶表示パネル。
5. 前記ソース配線と前記透明画素電極とが同層である請求項１から４のいずれか一項に記載の液晶表示パネル。
6. 前記接続部において、
   前記ゲート配線上の少なくとも前記第一の絶縁膜と前記第一層間絶縁膜と前記第二層間絶縁膜とに開口した第１のコンタクトホールと、
   前記ゲート接続線上の前記第二層間絶縁膜に開口した第２のコンタクトホールと、
   前記第二層間絶縁膜よりも上層に形成されて、前記第１のコンタクトホールと前記第２のコンタクトホールを介して前記ゲート配線と前記ゲート接続線とを接続する接続膜と、
   が形成されている請求項１から５のいずれか一項に記載の液晶表示パネル。
7. 前記接続膜は、前記透明コモン電極と同じ材質であって前記透明コモン電極と電気的に分離している透明導電膜である請求項６に記載の液晶表示パネル。
8. 前記接続部を前記第二層間絶縁膜が覆う請求項１から５のいずれか一項に記載の液晶表示パネル。
9. 前記接続部において、
   前記ゲート配線と前記ゲート接続線とは重畳する領域を有し、
   前記重畳する領域において、
   前記ゲート配線と前記ゲート接続線とは、少なくとも、前記第一の絶縁膜と前記第一層間絶縁膜とに開口した第３のコンタクトホールを介して接続する請求項８に記載の液晶表示パネル。
10. 互いに対向配置された第１基板および第２基板と、
    前記第１基板と前記第２基板との間に封止された液晶と、
    を備えたＦＦＳ方式の液晶表示パネルは、
    画像が表示される表示領域と前記表示領域の周辺の領域である額縁領域と、
    を有し、
    前記第１基板は、
    絶縁性基板と、
    前記絶縁性基板上に設けられた複数のゲート配線と、
    前記絶縁性基板上に、第一の絶縁膜を介して前記複数のゲート配線と交差するように設けられた複数のソース配線と、
    前記複数のソース配線の上層に形成する第一層間絶縁膜と、
    前記ゲート配線と前記ソース配線の交差位置近傍に設けられるスイッチング素子と、
    前記第一層間絶縁膜上に形成されて、前記スイッチング素子に接続される透明画素電極と、
    前記透明画素電極の上層に形成する第二層間絶縁膜と、
    前記ソース配線と前記第一層間絶縁膜を介して設けられ、且つ
    前記透明画素電極と前記第二層間絶縁膜を介して設けられてコモン電極のスリットを有する透明コモン電極と、
    前記複数のゲート配線や前記複数のソース配線とは異なる層であり、前記第一層間絶縁膜よりも上層であって、且つ前記ゲート配線と交差して延在する複数のゲート接続線と、
    前記表示領域内にあって、前記ゲート配線と前記ゲート接続線とを電気的に接続する接続部と、
    を備え、
    前記ゲート配線の各々は少なくとも１箇所の接続部を有し、
    前記ゲート接続線は、前記ソース配線と重畳する領域を有し、
    前記ゲート接続線は、前記ソース配線よりも上層で、且つ前記透明コモン電極よりも下層に形成され、
    前記ソース配線と前記ゲート接続線とは、前記第一層間絶縁膜を含む積層の絶縁膜を介して異なる層に形成され、
    前記透明画素電極上に第三層間絶縁膜が設けられており、
    前記第三層間絶縁膜上に前記ゲート接続線が設けられており、
    前記ソース配線と前記ゲート接続線との間には、前記第一層間絶縁膜と前記第三層間絶縁膜とが積層する絶縁膜が形成されていることを特徴とする液晶表示パネル。
11. 前記表示領域内で少なくとも１箇所において前記ゲート配線に並行する方向で延在する延在部分を有する前記ゲート接続線を備えた請求項１から１０のいずれか一項に記載の液晶表示パネル。
12. 複数の前記ゲート接続線において、前記延在部分を有する前記ゲート接続線と、前記延在する部分を有しない前記ゲート接続線と、が混在する請求項１１に記載の液晶表示パネル。
13. 前記ゲート配線は、複数の前記ゲート接続線と電気的に接続される請求項１から１２のいずれか一項に記載の液晶表示パネル。
14. 前記ゲート接続線を介して前記ゲート配線にゲート信号を出力するゲートＩＣと、前記ソース配線に映像信号を出力するソースＩＣと、が
    前記第１基板の同じ１辺に実装される請求項１から１３のいずれか一項に記載の液晶表示パネル。
15. 請求項１から１４のいずれか一項に記載の液晶表示パネルと、
    光学シートと、光源と、筐体と、
    を有する液晶表示装置。

Images