JP7039844B2 - 液晶表示パネルおよび液晶表示装置 - Google Patents

液晶表示パネルおよび液晶表示装置 Download PDF

Info

Publication number
JP7039844B2
JP7039844B2 JP2017033359A JP2017033359A JP7039844B2 JP 7039844 B2 JP7039844 B2 JP 7039844B2 JP 2017033359 A JP2017033359 A JP 2017033359A JP 2017033359 A JP2017033359 A JP 2017033359A JP 7039844 B2 JP7039844 B2 JP 7039844B2
Authority
JP
Japan
Prior art keywords
gate
insulating film
liquid crystal
wiring
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017033359A
Other languages
English (en)
Other versions
JP2018138961A (ja
Inventor
隆史 橋口
直也 平田
達也 馬場
学 棚原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017033359A priority Critical patent/JP7039844B2/ja
Priority to US15/888,579 priority patent/US10185196B2/en
Priority to CN201810150087.9A priority patent/CN108508661B/zh
Priority to DE102018202462.6A priority patent/DE102018202462B4/de
Publication of JP2018138961A publication Critical patent/JP2018138961A/ja
Application granted granted Critical
Publication of JP7039844B2 publication Critical patent/JP7039844B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

この発明は、フリンジフィールドスッチング(Fringe Field Switching:FFS)方式の液晶表示パネルおよび液晶表示装置に関する。
従来のブラウン管に代わって、液晶、エレクトロルミネセンス等の原理を利用した薄型で平面形状の表示パネルを有する新しい表示装置が多く使用されるようになって久しいが、これらの新しい表示装置の代表である液晶表示装置は、薄型、軽量だけでなく、低電圧駆動できるという特徴を有している。液晶表示装置は、2枚の基板の間に液晶層を形成する。一方の基板は、複数の画素がマトリックス状に配置されて表示領域を構成するアレイ基板である。他方の基板はカラーフィルタ等を形成した対向基板である。
特に、薄膜トランジスタ(TFT:Thin Film Transistor)型液晶表示装置は、アレイ基板上の各画素にスイッチング素子であるTFTが設けられ、各画素が独立して液晶層を駆動する電圧を保持できるので、クロストークの少ない高画質な表示が可能である。また、各画素には、TFTのON、OFFを制御するゲート配線(走査配線)と、画像データ入力用のソース配線(信号配線)とが設けられている。各画素は、通常はゲート配線とソース配線に囲まれた領域と対応する。
昨今の液晶表示装置では、視野角特性に優れ、且つ光透過率が高い、フリンジフィールドスイッチング(FFS)方式が提案されている。FFS方式の液晶表示装置は、液晶層にフリンジ電界(横電界と縦電界の両成分を含む斜め電界)を印加して表示を行う。FFS方式の液晶表示装置では、透明画素電極と透明コモン電極が片側のアレイ基板上に形成され、透明画素電極と透明コモン電極は絶縁膜を介して上下に重ねられる。通常、下層側は板状(複数の枝形状の場合もある)電極で、上層側は、下層側の板状とほぼ同位置にスリットなる隙間部を複数有した電極で、このスリットを介して下層電極側からの電界により液晶を制御する。このとき、画素電極とコモン電極の両者を透明導電膜により形成することにより、高い光透過率を実現することが可能となる。
このような、広い視野角特性と高透過率を有するFFS方式の液晶表示装置は、さまざまなアプリケーションへ展開されている。その中でも最近は、製品デザインを重視した要求として、表示領域の周辺となる額縁を狭くする狭額縁化が強く求められている。
これら液晶表示装置は、複数の画素がマトリックス状に配置された表示領域を構成する液晶表示パネルを有する。液晶表示パネルにおいて当該表示領域の周辺には、液晶を駆動するためのゲート信号やソース信号を各々ゲート配線やソース配線に出力するドライバICを実装する領域と、各ドライバICからの信号を表示領域内のゲート配線やソース配線に伝達する引き回し配線が形成される領域とを有する額縁領域とがある。ゲート配線とソース配線とは表示領域内で交差するため、表示領域の少なくとも2辺にゲートICとソースICの実装部や各引き回し配線が形成されることとなり、狭額縁化が困難である。
また、ゲートICとソースICとを1辺のみに形成したとしても引き回し配線は当該1辺以外の辺において形成する必要があるため、やはり狭額縁化は困難であった。(特許文献1)そこで、実装の領域を1辺のみに集約し、更にゲート信号を伝達するゲート引き回し配線を表示領域内に形成することで、IC実装以外の額縁も狭くする構造が提案されている。(特許文献2)
特開平9-311341号公報 特開2014-119746号公報
しかしながら、特許文献2の如く、表示領域内のソース配線に平行してゲート引き出し配線を形成した場合、画素内の透過率に寄与する領域が減少し、透過率の低下を引き起こす。さらに、透過率の低下による表示装置の輝度の低下を補うためにバックライト輝度を上げる必要が生じるため、消費電力が増加する可能性がある。
また、画素の高精細化により画素のサイズが小さくなるに従い、ゲート配線と垂直方向に延在するように配置されたゲート引き出し配線による透過率の低下度は顕著なものとなる。特に、FFS方式の液晶表示装置の場合は、液晶層にフリンジ電界(横電界と縦電界の両成分を含む斜め電界)を印加して表示を行うため、画素電極周辺の配線による電界変動の影響を受けやすい傾向にある。
本発明は上記問題点に鑑みてなされたものであり、透過率の低下を抑制し且つ実装以外の額縁を縮小し、デザイン性の高い液晶表示パネル、及びそのような液晶表示パネルを備えた液晶表示装置を提供することを目的とする。
本発明に係る液晶表示パネルは、互いに対向配置された第1基板および第2基板と、前記第1基板と前記第2基板との間に封止された液晶と、を備えたFFS方式の液晶表示パネルであって、画像が表示される表示領域と前記表示領域の周辺の領域である額縁領域と、を有し、前記第1基板は、絶縁性基板と、前記絶縁性基板上に設けられた複数のゲート配線と、前記絶縁性基板上に、第一の絶縁膜を介して前記複数のゲート配線と交差するように設けられた複数のソース配線と、前記ゲート配線と前記ソース配線の交差位置近傍に設けられるスイッチング素子と、前記スイッチング素子に接続される透明画素電極と、前記透明画素電極と前記複数のソース配線との上層に形成する第一層間絶縁膜と、前記第一層間絶縁膜の上層に形成する第二層間絶縁膜と、前記ソース配線と前記第一層間絶縁膜を介して設けられ、且つ前記透明画素電極と前記第二層間絶縁膜を介して設けられてコモン電極のスリットを有する透明コモン電極と、前記複数のゲート配線や前記複数のソース配線とは異なる層であり、前記第一層間絶縁膜よりも上層であって、且つ前記ゲート配線と交差して延在する複数のゲート接続線と、前記表示領域内にあって、前記ゲート配線と前記ゲート接続線とを電気的に接続する接続部と、を備え、前記ゲート配線の各々は少なくとも1箇所の接続部を有し、前記ゲート接続線は、前記ソース配線と重畳する領域を有し、前記ゲート接続線は、前記ソース配線よりも上層で、且つ前記透明コモン電極よりも下層に形成されることを特徴とする液晶表示パネルである。また、本発明に係る液晶表示パネルは、互いに対向配置された第1基板および第2基板と、前記第1基板と前記第2基板との間に封止された液晶と、を備えたFFS方式の液晶表示パネルであって、画像が表示される表示領域と前記表示領域の周辺の領域である額縁領域と、を有し、前記第1基板は、絶縁性基板と、前記絶縁性基板上に設けられた複数のゲート配線と、前記絶縁性基板上に、第一の絶縁膜を介して前記複数のゲート配線と交差するように設けられた複数のソース配線と、前記複数のソース配線の上層に形成する第一層間絶縁膜と、前記ゲート配線と前記ソース配線の交差位置近傍に設けられるスイッチング素子と、前記第一層間絶縁膜上に形成されて、前記スイッチング素子に接続される透明画素電極と、前記透明画素電極の上層に形成する第二層間絶縁膜と、前記ソース配線と前記第一層間絶縁膜を介して設けられ、且つ前記透明画素電極と前記第二層間絶縁膜を介して設けられてコモン電極のスリットを有する透明コモン電極と、前記複数のゲート配線や前記複数のソース配線とは異なる層であり、前記第一層間絶縁膜よりも上層であって、且つ前記ゲート配線と交差して延在する複数のゲート接続線と、前記表示領域内にあって、前記ゲート配線と前記ゲート接続線とを電気的に接続する接続部と、を備え、前記ゲート配線の各々は少なくとも1箇所の接続部を有し、前記ゲート接続線は、前記ソース配線と重畳する領域を有し、前記ゲート接続線は、前記ソース配線よりも上層で、且つ前記透明コモン電極よりも下層に形成され、前記ソース配線と前記ゲート接続線とは、前記第一層間絶縁膜を含む積層の絶縁膜を介して異なる層に形成され、記透明画素電極上に第三層間絶縁膜が設けられており、前記第三層間絶縁膜上に前記ゲート接続線が設けられており、前記ソース配線と前記ゲート接続線との間には、前記第一層間絶縁膜と前記第三層間絶縁膜とが積層する絶縁膜が形成されていることを特徴とする液晶表示パネルである。
本発明により、表示性能を低下させることなく、狭額縁化が図れるFFSモードの液晶表示装置を提供することができる。
実施の形態1に係る液晶表示パネルの平面図 図1の平面図 図2の中でA-Aで示す箇所の断面図 図2の中でB-Bで示す箇所の断面図 実施の形態2に係る液晶表示パネルの平面図 図5の中でC-Cで示す箇所の断面図 実施の形態3に係る液晶表示パネルの平面図 図7の中でD-Dで示す箇所の断面図 実施の形態4に係る液晶表示パネルの平面図 図9の中でE-Eで示す箇所の断面図 実施の形態5に係る図9のE-Eの断面図 実施の形態6に係る液晶表示パネルの平面図 図12の中でF-Fで示す箇所の断面図 実施の形態7に係る液晶表示パネルの平面図 図14の中でG-Gで示す箇所の断面図 実施の形態8に係る液晶表示パネルの平面図
<A.実施の形態1>
<A-1.構成>
図1は、実施の形態1に係る液晶表示パネルの平面図である。図1に示すように、本実施の形態1に係る液晶表示パネルは、表示装置において画像が表示される表示部に相当する表示領域1と、当該表示領域1の周辺である額縁領域2とを有する。図1においては、TFTアレイ基板100と対向基板200とが重畳している形態を示しており、対向基板200は少なくとも表示領域1と重畳する。図示しないが、両方の基板の間には電気光学材料である液晶が封入されており、液晶が漏れないようにシール等の公知の方法により封止されている。これ以降は主に、図1においてTFTアレイ基板100上に形成される要素について説明を行う。
図1において表示領域1内を水平方向に延びている水平配線がゲート配線4であり、垂直方向に延びている垂直配線がソース配線5とゲート接続線6である。図1では理解しやすいように、ソース配線5とゲート接続線6とが隣接して並行しているように描画されているが、本実施の形態においては後述するように両方の配線は重畳している。ゲート配線4とソース配線5とが交差することにより区切られる領域は画素PXである。図1においては便宜上、表示領域1と額縁領域2との間を1本の線で区切って表しているが、実際は必ずしもそのような境界線があるとは限らず、表示領域1は画素PXが集合した領域とも言いうる。
さらにゲート配線4とソース配線5との交差部の近傍にはスイッチング素子である薄膜トランジスタTFTが形成されている。薄膜トランジスタTFTは画像信号をオン・オフすることにより、表示領域1における画像(映像も含む)の表示に寄与する。
後述するが、各ゲート配線4は、表示領域1内においてゲート接続線6と接続する。また今後の説明上、表示領域1においてゲート接続線6が形成されていない画素や額縁領域2を一部含む領域を領域Aとし、ゲート接続線6が形成されている画素からなる領域を領域Bとして示している。
額縁領域2において、ゲート配線4の延在方向と平行な1辺S側にはゲートIC41とソースIC51とが実装されている。液晶表示装置においては、両者はアレイ基板1上に形成される端子(図示せず)とCOG実装により接続されている。なお、対向基板200は、ゲートIC41やソースIC51が実装される辺S側の額縁領域2を露出するようにTFTアレイ基板100よりも小さく形成されている。辺S以外の3辺においては、対向基板200とTFTアレイ基板100との端部は一致しているが、TFTアレイ基板100の方が大きければ一致していなくともよい。
さらに、ゲートIC41とソースIC51とは、図示しない配線によりフレキシブル基板であるFPC61と電気的に接続される。また、ゲートIC41とソースIC51とは、フレキシブル基板であるFPC61を介して回路基板62とも接続されている。液晶表示パネルは、回路基板62を介して液晶表示装置と信号のやり取りを行う。
さらに、TFTアレイ基板1上において、ゲートIC41とゲート接続線6との間にはゲート引き回し線24が、ソースIC51とソース配線5との間にはソース引き回し線25が形成されている。これらの引き回し線は、各々、ゲート接続線6やソース配線5と一体かつ同時に形成されてもよい。
次に、信号の経路について説明する。液晶表示装置においては、ゲートIC41から出力されるゲート信号は、表示領域1内のゲート接続線6と額縁領域2内のゲート引き回し線24とを介してゲート配線4に伝達される。一方、ソースIC51はソース引き回し線25を介してソース配線5と接続されており、ソース配線5に映像信号の電圧を供給する。つまり、表示領域1内への信号伝達は、1辺S側以外に引き回し線を必要とせずに行うことができる。
なお、図示しないが、図1に示す第1の基板であるTFTアレイ基板100は、カラーフィルタ等が形成される第2の基板である対向基板と対になって液晶を封止し、FFS方式の液晶表示パネルを構成する。さらに、当該液晶表示パネルと駆動用部材とを接続し、光源からの光が液晶パネルと光学シートとを透過するようにして、液晶表示パネルを光学シートや光源を搭載したバックライトと共に筐体に収めることにより液晶表示装置が完成する。
図2は、図1の表示領域1内の領域Aに形成されるパターンを示した平面図である。また、図3は図2においてA-Aで示した箇所における断面図であり、図4は図2においてB-Bで示した箇所における断面図である。
図2において、垂直方向に延びるソース配線5とゲート接続線6とは互いに重畳する領域を有して、水平方向に延びるゲート配線4と交差する。図2では、両方の配線が重畳していることをわかりやすく表示するために、上層にあるゲート接続線6を少し細めに描画しているが、両方の配線は同じ幅を有していてもよい。また、図1、図2においては、ゲート配線4は、ソース配線5やゲート接続線6と直交するように描画されているが、両者は斜めに交差していてもよい。例えば、マルチドメイン構造を形成するために垂直配線であるソース配線5が斜めに屈曲する部位を有する形態であってもよい。
ゲート配線4とソース配線5との交差により区切られる領域である画素内には、全面に広がって形成されているコモン電極15が有するスリット7と画素電極8とが形成されている。詳細については図3も用いて後で説明する。また、図2内において点線の円として、ゲート接続線6とソース配線5とは重畳しないが、ゲート接続線6とゲート配線4とは重畳する接続部22が示されている。接続部22については、接続部22の中にあるコンタクトホール18も含めて、後で図4も用いて説明する。
次に断面図である図3も用いて説明する。TFTアレイ基板100は、図3に示すように絶縁性基板16、ゲート配線4、ゲート絶縁膜13、チャネル層12、ソース電極11、ドレイン電極10、ソース配線5、画素電極8、第一層間絶縁膜14、ゲート接続線6、第二層間絶縁膜17、コモン電極15を備えている。製造方法の説明において後述するが、これらの電極や配線は適宜選択された金属膜や透明導電膜であり、絶縁膜は例えば窒化珪素膜、酸化珪素膜、樹脂膜等である。また、チャネル層12は、a-Si膜により形成することが一般的であるが、他にも例えば結晶性のシリコン膜やIn-Ga-Zn-O等の酸化物半導体膜により形成してもよい。
絶縁性基板16には、ガラス基板や石英基板など、透過性を有する基板が用いられる。絶縁性基板16の表面上には、ゲート配線4が設けられる。ゲート配線4を含む絶縁性基板16上には、第一の絶縁膜であるゲート絶縁膜13が設けられる。
ゲート絶縁膜13上には、チャネル層12、ソース電極11、および画素電極8が設けられる。チャネル層12は、ゲート絶縁膜13を介してゲート配線4の一部と重畳するように位置する。ソース配線5から分岐したソース電極11がチャネル層12上に設けられる。ドレイン電極10は、チャネル層12およびゲート絶縁膜13の上に亘って設けられる。以上でスイッチング素子としての逆スタガ構造の薄膜トランジスタが構成される。
透明画素電極でもある画素電極8はドレイン電極10上に形成されており、ドレイン電極10と電気的にも接続している。図2においては、画素電極8は矩形で表されており、画素電極8の一部はドレイン電極10が形成されていないゲート絶縁膜13上にも亘って設けられ、一つの画素の大部を占める。
これらのゲート絶縁膜13、画素電極8、チャネル層12、ソース電極11、ドレイン電極10、およびソース配線5の上には、第一層間絶縁膜14が設けられる。第一層間絶縁膜14上にはゲート接続線6が形成されている。図2でも示したようにゲート接続線6はソース配線5と重畳するように形成されている。さらに、図3で示されるように、ゲート接続線6とソース配線5とは第一層間絶縁膜14を介して絶縁されている。そのため、本実施の形態1においては、ゲート接続線6を表示領域1内に設けたことにより、画素の開口率が低下することはない。
第一層間絶縁膜14とゲート接続線6上には第二層間絶縁膜17が設けられている。さらに、第二層間絶縁膜17上には透明コモン電極でもあるコモン電極15が形成される。
図2と図3から、コモン電極15は、スリット7と接続部22と薄膜トランジスタ近傍を除いて表示領域1の全面に形成されている。従って図2においては、コモン電極15は第一層間絶縁膜14と第二層間絶縁膜17を介してソース配線5上をも覆っている。このように、コモン電極15がソース配線5よりも上層で覆っている構造により、ソース配線5から不要な電界が液晶に印加されるのを抑制する効果がある。また、図2においては、接続部22と当該接続部に隣接する薄膜トランジスタTFTとに亘る矩形状の領域でコモン電極15を形成していない形態を図示しているが、形成しない領域は個別に分かれていてもよい。
図2と図3から、画素電極8とコモン電極15とは第一層間絶縁膜14と第二層間絶縁膜17を介して互いに絶縁され、かつ、重畳しているが、特にスリット7の少なくとも一部は画素電極8と重畳する。そのため、スリット7近傍においてコモン電極15と画素電極8との間に生じるフリンジ電界により液晶分子が駆動されて画像が表示される。また、画素電位を安定させるためのストレージ容量は、画素電極8とコモン電極15との間で形成される。また、図2においては、画素電極8は矩形として描画され、画素電極8にはスリットは形成されていない。しかし、コモン電極15と重畳する領域に別途スリットを設けても良い。
次に、図2、図4を用いて接続部22の説明をする。図4において、ゲート配線4上のゲート絶縁膜13、第一層間絶縁膜14及び第二層間絶縁膜17に第1のコンタクトホールであるコンタクトホール18aが開口している。同様にゲート接続線6上には、第二層間絶縁膜17に第2のコンタクトホールであるコンタクトホール18bが開口している。第二層間絶縁膜17上には、コンタクトホール18a、18bを覆うようにして接続膜15aが形成されている。
接続部22は、ゲート配線4とゲート接続線6とを接続する構造を指すが、図4においては、接続膜15aがコンタクトホール18a、18bを介してゲート配線4とゲート接続線6とを電気的に接続している構造が示されている。図4に示す構造においては、接続膜15aにもゲート電位が印加されることになる。
接続膜15aはコモン電極15と同じ材質で同時に形成されていてもよいが、その場合はコモン電極15とは電気的に絶縁されている必要がある。例えば、接続膜15aとコモン電極15とは別々に分離したパターンとして同時に形成してもよい。あるいは、接続膜15aをコモン電極15とは異なる材質で別に形成してもよい。また、本実施の形態において接続膜15aを介することなく両者を直接接続することも可能であるが、この形態については後述する。
また、図2、図4において第2のコンタクトホール18bはゲート配線4上に配設しているため、画素における光透過の開口率が低下することを抑制できる。しかし、画素の開口率が問題にならない場合、第2のコンタクトホール18bをゲート配線4上とは異なる場所に配設してもよい。この場合、ゲート接続線6はゲート線4と重畳する領域からはみ出す領域を有することになる。
ここで説明した接続部22は、図2に示されるように、各ゲート配線4に少なくとも1箇所設けられており、そこで各ゲート配線4はゲート接続線6と電気的にも接続する。また、図2において、各ゲート接続線6は、額縁領域2から延びて接続部22まで到達すると、その先には延びていない。そのため、図2においては各ゲート接続線6の長さは同一ではない。ゲート接続線6を接続部22よりも先に延ばしてもよいが、もしもそのようにゲート接続線6とソース配線5とを重畳させた場合、両者間の容量が増大し、表示不良を引き起こす可能性がある。そのため、図2に示すような形態としている。
この場合、表示領域内におけるゲート接続線の長さは各々異なることになる。ここで、本実施の形態とは異なり、ゲート接続線6とソース配線5とが重畳せずに並行して配設されている場合を想定すると、このようなゲート接続線6の長さのばらつきは開口率のばらつきにつながることとなる。しかし、本実施の形態においては、ゲート接続線6とソース配線5とが重畳する領域を有しているため、開口率のばらつきによる影響は低減することが可能であるし、ゲート接続線6がソース配線5の配設する範囲内で完全に重畳する場合は、かかる影響を無くすことも可能である。
なお、図2には図示していないが、1本のゲート配線4が複数の接続部22を介して複数のゲート接続線6と接続してもよい。その場合、当該ゲート配線4の水平走査期間内において、接続する複数のゲート接続線6には同じゲート電位が印加されて、当該ゲート配線4に伝達することとなる。これは、表示領域1内でのゲート接続線6が長い領域と短い領域とがある場合、ゲート接続線6が長い領域のゲート配線4のみ複数のゲート接続線6と接続することにより、各々の領域までの配線抵抗の差を低減したい場合に有効な形態である。本実施の形態では、ゲート接続線6が長い領域のゲート配線4は、ゲートIC41が実装された辺Sから遠い領域のゲート配線4とも言い換えうる。
以上説明した構成により、本実施の形態1においては、表示領域1の周辺の額縁領域2にゲート接続線6やその他の引き回し配線を配置する必要がないため、解像度に依存せず額縁領域2を狭くすることが可能となる。
また、表示領域1内に配置されたゲート接続線6は、ソース配線5上に重畳するように形成されるため、スリット7を減らすことなく、従来と同等の透過率を確保することができる。つまり、本実施の形態1により、表示性能を低下させることなく、解像度に依存しない狭額縁化が図れるFFSモードの液晶表示装置を実現することができる。
<A-2.製造工程>
次に、図2または図3に示すTFTアレイ基板100の製造工程を説明する。まず、絶縁性基板16上に、ゲート配線4となる第1のメタル膜をDCマグネトロンを用いたスパッタリング法により形成する。第1のメタル膜は、Mo、Cr、W、Al、Taやこれらを主成分とする合金膜であればよい。その後パターニングを行い、ゲート配線4を得る。次に、プラズマCVD法によりゲート絶縁膜13を形成する。ゲート絶縁膜13にはシリコン窒化膜を用いることが一般的であるが、シリコン酸化膜やシリコン酸化窒化膜等であってもよい。
ゲート絶縁膜13の形成後、プラズマCVD法によりa-Si膜(アモルファスシリコン膜)を形成する。a-Si膜は、チャネル層12を構成する真性半導体層と、リンなどを含んだ不純物半導体層の積層構造とすることが一般的である。不純物半導体層は、後述するソース電極11およびドレイン電極10とのオーミックコンタクトを確保するためである。その後パターニングを行い、島状のa-Si膜としてチャネル層12を得る。
次に、DCマグネトロンを用いたスパッタリング法により第2のメタル膜を形成する。第2のメタル膜はMo、Cr、W、Al、Taやこれらを主成分とする合金膜であればよい。その後パターニングを行い、ソース電極11、ドレイン電極10、およびソース配線5を得る。ここで、ソース電極11およびドレイン電極10とのオーミックコンタクトを得るための前記不純物半導体層は、マスク工数削減のためソース電極11およびドレイン電極10をマスクにエッチングする場合もある。
ソース電極11、ドレイン電極10、およびソース配線5の形成後、DCマグネトロンを用いたスパッタリング法で画素電極8となる第1の透明性導電膜を形成する。第1の透明性導電膜は、ITOやIZO(Indium Zinc Oxide)等で構成することができる。その後パターニングを行い、透明な画素電極8を得る。
画素電極8の形成後、プラズマCVD法により第一層間絶縁膜14を形成する。第一層間絶縁膜14は、シリコン窒化膜、シリコン酸化膜、またはシリコン酸化窒化膜等により形成することができる。あるいは、厚膜化により絶縁性を確保するため、アクリル系やイミド系の有機樹脂膜を塗布することによって第一層間絶縁膜14を形成しても良い。さらには、第一層間絶縁膜14はシリコン窒化膜、シリコン酸化膜またはシリコン酸化窒化膜と、有機樹脂膜とを積層することにより構成しても良い。
次に、DCマグネトロンを用いたスパッタリング法により第3のメタル膜を形成する。第3のメタル膜はMo、Cr、W、Al、Taやこれらを主成分とする合金膜であればよい。その後パターニングを行い、ゲート接続線6を得る。
その後、プラズマCVD法により第二層間絶縁膜17を形成する。第二層間絶縁膜17は、シリコン窒化膜、シリコン酸化膜、またはシリコン酸化窒化膜等により形成することができる。あるいは、厚膜化により絶縁性をより確保するため、アクリル系やイミド系の有機樹脂膜を1~3μm厚に塗布することによって第二層間絶縁膜17を形成しても良い。さらには、第二層間絶縁膜17はシリコン窒化膜、シリコン酸化膜またはシリコン酸化窒化膜と、有機樹脂膜とを積層することにより構成しても良い。
その後、第1のメタル膜、第2のメタル膜、第3のメタル膜あるいは第1の透明性導電膜への導通をとるため、コンタクトホール(図示せず)を形成する。
コンタクトホールの形成後、コモン電極15となる第2の透明性導電膜を形成する。第2の透明性導電膜は、ITOやIZO等で構成することができる。その後、パターニングを行ってコモン電極15を得る。このパターニングの際に、画素電極8上のコモン電極15にスリット7を形成する。
<B.実施の形態2>
図5は、実施の形態2に係る平面図であり、図1の領域Aを拡大した平面図に相当する。また、図6は図5においてC-Cで示す箇所の断面図である。なお、説明が重複して冗長になるのを避けるため、各実施の形態の各図において同一または相当する機能を有する要素には同一の符号を付してある。
実施の形態2では、ソース配線5上に形成したゲート接続線6にゲート接続線スリット20を設けるものとする。ゲート接続線スリット20とはゲート接続線6を形成しない領域である。そして、ゲート接続線スリット20は、ゲート配線4と電気的に接続するコンタクトホール18の近傍まで形成される。
図6の断面図C-Cに示すように、ゲート接続線6は、第一層間絶縁膜14上に形成されて、ゲート接続線スリット20はソース配線6と重畳する領域を有するように形成される。ゲート接続線スリット20を設けることにより両者が重畳する面積が減少するため、ソース配線5とゲート接続線6とで形成される容量を低減することができる。
また、ゲート接続線スリット20を設けることにより、ゲート接続線6の幅がソース配線5の幅よりも増大した場合、画素の透過率が低下する状況が想定される。しかし、そのような場合であってもゲート接続線6がスリット7と重畳しない程度に抑えることにより、透過率の低下を抑制することができる。
上記の構成により、ゲート接続線6とソース配線5との容量を低減できるため、ソース信号の遅延が改善でき、高解像度且つ大画面の液晶表示パネルでも狭額縁化が可能となるFFSモードの液晶表示装置を実現することができる。
本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。ゲート配線4上を横切るゲート接続線6の被覆性が良好であれば、ゲート配線4とゲート接続線スリット20とが交差してもよい。
<C.実施の形態3>
図7は、実施の形態3に係る平面図であり、図1の領域Aを拡大した平面図に相当する。図8は、図7においてD-Dで示す箇所の断面図である。なお、説明が重複して冗長になるのを避けるため、各実施の形態の各図において同一または相当する機能を有する要素には同一の符号を付してある。
実施の形態3では、ゲート接続線6の下層に形成されたソース配線5内にソース配線スリット21を設けることを特徴とする。ソース配線スリット21とは、ソース配線5を形成しない領域であり、本来平面図ではゲート接続線6に隠れて見えないが、図7においては黒線で示している。図7、図8で示すように、ソース配線スリット21は、ゲート配線4と次段ゲート配線4との間のソース配線5の中央部をくり抜くようにして形成されている。すなわち、ソース配線スリット21はゲート接続線6と重畳する領域を有するように形成される。そのため、ゲート接続線6とソース配線5とが重畳する面積は減少する。
これにより実施の形態2と同様に、ソース配線5とゲート接続線6との間の容量を低減することができるため、ソース信号の遅延が改善でき、高解像度且つ大画面の液晶表示パネルでも狭額縁化が可能となる。
本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。例えば、ソース配線スリット21をソース配線5の中央部をくり抜くように形成せずに、片側のみ切り欠くようにして形成してもよい。また、ゲート配線4上を横切るソース配線5の被覆性が良好であれば、ゲート配線4とソース配線スリット21とが交差してもよい。
<D.実施の形態4>
図9は、実施の形態4に係る平面図であり、図1の領域Aを拡大した平面図に相当する。図10は図9においてE-Eで示す箇所の断面図である。なお、説明が重複して冗長になるのを避けるため、各実施の形態の各図において同一または相当する機能を有する要素には同一の符号を付してある。また、実施の形態4の趣旨はレイヤー間の関係が主であるため、平面図である図9は実施の形態1の図2と外観上はほぼ同じである。
実施の形態4では、画素電極8を第一層間絶縁膜14上に形成し、さらに画素電極8上に第三層間絶縁膜19を積層し、その第三層間絶縁膜19の上にゲート接続線6を設けている。ソース配線5とゲート接続線6の間には、第一層間絶縁膜14と第三層間絶縁膜19とが積層する絶縁膜が形成されているため、ソース配線5とゲート接続線6の容量が低減される。また、ソース配線5とゲート接続線6の間には、第一層間絶縁膜14を含む少なくとも2層の絶縁膜が積層されるため、絶縁膜中の異物や欠損による配線間同士のショート不良が抑制でき歩留りの向上が期待できる。
上記構造により、実施の形態1と同様に、高解像度且つ大画面で狭額縁化ができると共に、高い歩留りでFFSモードの液晶表示装置を製造することができる。
本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。例えば、実施の形態2または3のように、ゲート接続線6やソース配線5にスリットを設けても同様の効果を奏することができる。
<E.実施の形態5>
<E-1.構成>
図11は、実施の形態5に係る図9においてE-Eで示す箇所の断面図である。なお、説明が重複して冗長になるのを避けるため、各実施の形態の各図において同一または相当する機能を有する要素には同一の符号を付してある。
実施の形態1~3では、ソース配線5と画素電極8、ゲート接続線6、コモン電極15の順番で各々が絶縁層により絶縁されるように異なるレイヤーに配設されている図を用いて説明した。実施の形態4では、ソース配線5、画素電極8、ゲート接続線6、コモン電極15の順番で全て各々が絶縁層により絶縁されるように異なるレイヤーに配設されている図を用いて説明した。そのため、これらの図面においては画素電極8とコモン電極15との間に2層の絶縁膜が形成されており、両電極間の容量が減少するという問題をみることができる。
本実施の形態5では、画素電極8とゲート接続線6とを第三層間絶縁膜19上に設けている。そのため、実施の形態1~4で図示したように画素電極8とコモン電極15との間に第一層間絶縁膜14が形成されず、その分絶縁膜の厚みを薄くできる。その結果、両方の電極間に形成されるストレージ容量は画素電位を安定化するのに十分なものとすることができる。
<E-2.製造工程>
さらに、本実施の形態5においては図11に示すように、ゲート接続線6の下層に透明導電膜8aを形成した構成としてもよい。ここで、透明導電膜8aは画素電極8と同じレイヤーに形成されているが、画素電極8とは電気的に分離するパターンである。
このような構造は以下のようなプロセス、すなわち、透明導電膜8aや画素電極8となる透明導電膜とゲート接続線6となる導電膜とを積層で成膜した後に、塗布した感光性レジストにグレイトーン等の多階調露光マスクを用いた露光工程を適用するプロセスにより形成できる。
具体的には、上記露光の後に行う現像後に、ゲート接続線6を形成する領域のレジストの厚みがその他の領域のレジストの厚みより厚くなるように露光を行うとよい。その後は、画素電極8と透明導電膜8aを含むパターンに加工する工程と、厚みが薄い個所のレジストを除去する工程と、レジスト除去後に露出する導電膜をエッチング除去する工程を経て、図11に示す構造を得ることができる。つまり、製造方法において、2層の異なるパターニング加工を1回の写真製版工程に集約できるという効果を奏する。
従って、図11に示すように透明導電膜8a上にゲート接続線6を積層する構造により、ゲート接続線6と画素電極8とをパターン形成するための写真製版工程が2工程から1工程に集約できる。また、製造のタクト短縮も可能となる。
本実施の形態5においても実施の形態1と同様に、高解像度且つ大画面で狭額縁化ができると共に、高歩留りのFFSモードの液晶表示装置を実現することができる。
さらに、上記の構造により、本実施の形態5においても実施の形態4と同様に、ソース配線5とゲート接続線6の間には第一層間絶縁膜と第三層間絶縁膜の2層の絶縁膜が形成されているため、両方の配線間の容量や短絡を低減できるという効果が期待できる。さらに、本実施の形態5においては、製造工程が短くできるため、コストの削減が可能となるFFSモードの液晶表示装置を実現することができる。
本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。例えば、実施の形態2または3のように、ゲート接続線6やソース配線5にスリットを設けても同様の効果を奏することができる。
<F.実施の形態6>
図12は、実施の形態6に係る図1の領域Aを拡大した平面図であり、図13は図12においてF-Fで示す箇所の断面図である。なお、説明が重複して冗長になるのを避けるため、各実施の形態の各図において同一または相当する機能を有する要素には同一の符号を付してある。
実施の形態1では、図4に示すように、接続部22において各絶縁膜に形成されたコンタクトホール18a、18b、及び接続膜15aを介して、ゲート接続線6とゲート配線4とが電気的に接続される形態について説明した。
接続膜15aにはゲート信号が印加されるが、図4に示すように接続膜15aが最上層に形成されている場合、印加されたゲート信号の電圧により接続膜15a近傍の液晶配向が乱れる可能性がある。さらにこの乱れは、光漏れなどの表示品位を低下させる不良の発生まで波及する可能性がある。その対策のためだけにさらに絶縁膜で被覆する構造も考えられるが、製造コストの増大を招く。
そこで、実施の形態6では、図13に示すように、ゲート配線4とゲート接続線6とが重畳する領域において、両者の間にあるゲート絶縁膜13と第一層間絶縁膜14とを貫通する第3のコンタクトホール18cを開口して、ゲート配線4とゲート接続線6とを直接コンタクトする構造をとる。さらに、接続部22においてコンタクトホール18cとゲート接続線6は、第二層間絶縁膜17により被覆される。
上記の構造により実施の形態1と同様な効果が期待できると共に、ゲート信号の電位を有する導電膜が絶縁膜で覆われるため、表示品位の低下を抑制できるFFSモードの液晶表示装置を実現することができる。また、本実施の形態6は実施の形態1~5と併せて適用することが可能である。
本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。たとえば、本実施の形態を実施の形態4または5に適用する際には、第3のコンタクトホール18cを開口する絶縁膜は、ゲート絶縁膜13、第一層間絶縁膜14に加えて、第三層間絶縁膜17も対象となる。
<G.実施の形態7>
実施の形態1の説明に用いた図2においては、1本のゲート接続線6はゲート配線4と電気的に接続される接続部22まで1本のソース配線5と重畳するように形成されるよう描かれている。
この構成において表示領域1のサイズが大きくなった場合、ゲート接続線6とソース配線5との重畳する長さも比例して長くなるため、両配線の間で形成される容量も大きくなる。一般に容量の増大は過渡応答特性における緩和時間の増大につながる。そのため、液晶表示装置においては、ソース配線に信号電位を入力した時から水平走査期間(ゲート1ラインの選択期間)内に、ソース配線の電位を所望の電位にまで到達させることが困難となってくる。
また、解像度が高くなるに従いゲート配線の数が増大し、水平走査期間(ゲート1ラインの選択時間)が短くなるため、上記問題はより深刻なものとなる。その結果、実施の形態1を適用できる表示領域のサイズに制約(上限)が生じる。
一方、表示領域1には、ゲート接続線6が画素内に配置される領域と配置されない領域が混在している。そのため、ゲート接続線6を設けた画素が多い領域にのみ上記の問題が生じる可能性がある。つまり、ゲート接続線6を設けた画素が多い領域のみソース配線の電位が不足し、液晶への印加電圧が低下し、透過率低下を引き起こし表示ムラが発生する可能性がある。
本実施の形態7では、ある1本のソース配線と重畳する領域を有する1本のゲート接続線が、ゲート配線に沿う方向に延在するように屈曲し、隣接するソース配線とも重畳する領域を有するように配設されていることを特徴とする。
以下、本実施の形態7についてさらに詳細に説明する。図14は、実施の形態7に係る平面図であり、図1内の領域Bに相当する領域を拡大した平面図に相当する。図15は図14においてG-Gで示す箇所の断面図である。なお、説明が重複して冗長になるのを避けるため、各実施の形態の各図において同一または相当する機能を有する要素には同一の符号を付している。また、図14においては、本実施の形態の特徴を明示するために、接続部の図示を省略しているが、本実施の形態においても前述の接続部を適宜設けている。
図14に示すように、ある1本のソース配線5上に形成されたゲート接続線6は、ゲート配線5またはCs配線9に沿う方向に延在する延在部分6aと、そのために配線の方向を変える屈曲部6bとを有しており、先の1本のソース配線5に隣接する別のソース配線5aとも重畳する領域を有している。
ここで、Cs配線9とはコモン電極15と同じ電位を有する配線であり、表示領域1内のコモン電極15全面に均一なコモン電位を印加するのに寄与する低抵抗の配線である。そのため、Cs配線9は適宜、コモン電極15との間に接続部を有しており、その接続部として第3のコンタクトホールであるコンタクトホール18dを示している。断面図を図示しないが、Cs配線9がゲート配線と同層の場合は、コンタクトホール18dは少なくともゲート絶縁膜、第一層間絶縁膜、第二層間絶縁膜に開口して形成されることになる。
また、ゲート接続線6は、少なくとも1箇所においてゲート配線5またはCs配線9と沿う方向に延在する延在部分6aとそのための屈曲部6bとを有するように表示領域1内を延びているが、図14に示すように延在部分6aはCs配線9と重畳してもよい。図示していないが、ゲート接続線6の延在部分6aがゲート配線4と重畳してもよい。これらのように配線同士が重畳する構造により、画素における開口率の低下を抑制することができる。なお、延在部分6aがゲート配線4と重畳とする場合は、Cs配線9は無くても構わない。
このような構成をとることにより、ゲート接続線6とソース配線5とが重畳する長さが各ソース配線5間に亘って均一になるように設定することができるという効果を奏する。従って、ゲート接続線とソース配線との間の容量のばらつきも低減でき、ソース電位の到達時間も均一化することができる。これにより、実施の形態1よりも本実施の形態7の方が、適用できる表示領域サイズを拡大することが可能である。
図14では、1本のゲート接続線6が2本のソース配線5と重畳する部分を有するように配設された形態を示しているが、屈曲部6bをさらに増やし、1本のゲート接続線6が重畳するソース配線5の本数が3本以上となるように増やしてもよい。つまり、1本のゲート接続線6が重畳するソース配線5の本数は少なくとも2本以上あってもよい。
また、表示領域1内の全てのゲート接続線6が延在部分6aと屈曲部6bとを有していてもよい。あるいは、図14に示すようなゲート接続線6と、延在部分と屈曲部とを全く有しない他のゲート接続線とが混在していてもよい。これらの形態により、よりきめ細やかな均一化が可能となるため、さらに適用できる表示領域サイズを拡大することができうる。
本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。例えば、実施の形態2または3のように、ゲート接続線6やソース配線5にスリットを設けても同様の効果を奏することができる。
<H.実施の形態8>
実施の形態1~7では、表示領域が矩形である場合について説明したが、表示領域の形状は矩形に限定されない。図16は、実施の形態8に係る液晶表示パネルの平面図である。なお、図16においてゲート配線とソース配線の図示は省略しているが、本実施の形態においても、図2と同様に配置している。
液晶表示パネルの表示領域1の形状は略台形状であって、台形の両側の斜辺から上辺にかけて緩やかにカーブしているものである。額縁領域2は表示領域1の周辺を囲む領域であり、表示領域1の形状を反映した形状である。額縁領域2において、略台形状の底辺に相当する辺S側にはゲートIC41とソースIC51とが実装されている。
さらに、略台形状の上辺よりも底辺の方が長くはみ出している領域において、略三角形状の領域Cが表示領域1の左右の端に2箇所存在する。図18に示すように、表示領域1内の左右端部にある2箇所の領域C内に形成されたゲート接続線6は、その領域ごとに1個のゲートIC41と接続する。つまり、左右2箇所の領域Cに対応して、ゲートIC41の実装位置も2箇所としている。
実施の形態1においては、ゲートICを1個のみ実装した形態を例に挙げて説明したが、図18に示すようにしてもよい。表示領域の形状が矩形であっても略台形状であっても、実装する辺Sにおいて直線部を有する半円形状であっても同様である。いずれの場合においても、図18に示すように両側の2箇所にゲートICを実装してもよい。
本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。例えば、辺Sの中央部にゲートICを設け、その両側にソースICを実装してもよい。
1 表示領域、2 額縁領域、
4 ゲート配線、5、5a ソース配線、
6 ゲート接続線、6a 延在部分、6b 屈曲部、
7 スリット、8 画素電極、8a 透明導電膜、
9 CS配線、10 ドレイン電極、11 ソース電極、12 チャネル層、
13 ゲート絶縁膜、14 第一層間絶縁膜、
15 コモン電極、15a 接続膜、16 絶縁性基板、17 第二層間絶縁膜、
18、18a、18b、18c、18d コンタクトホール、
19 第三層間絶縁膜、
20 ゲート接続線スリット、21 ソース配線スリット
22 接続部、24 ゲート引き回し線、25 ソース引き回し線、
41 ゲートIC、51 ソースIC、61 FPC、62 回路基板、
100 TFTアレイ基板、200 対向基板
PX 画素、S 辺、TFT 薄膜トランジスタ

Claims (15)

  1. 互いに対向配置された第1基板および第2基板と、
    前記第1基板と前記第2基板との間に封止された液晶と、
    を備えたFFS方式の液晶表示パネルは、
    画像が表示される表示領域と前記表示領域の周辺の領域である額縁領域と、
    を有し、
    前記第1基板は、
    絶縁性基板と、
    前記絶縁性基板上に設けられた複数のゲート配線と、
    前記絶縁性基板上に、第一の絶縁膜を介して前記複数のゲート配線と交差するように設けられた複数のソース配線と、
    前記ゲート配線と前記ソース配線の交差位置近傍に設けられるスイッチング素子と、
    前記スイッチング素子に接続される透明画素電極と、
    前記透明画素電極と前記複数のソース配線との上層に形成する第一層間絶縁膜と、
    前記第一層間絶縁膜の上層に形成する第二層間絶縁膜と、
    前記ソース配線と前記第一層間絶縁膜を介して設けられ、且つ
    前記透明画素電極と前記第二層間絶縁膜を介して設けられてコモン電極のスリットを有する透明コモン電極と、
    前記複数のゲート配線や前記複数のソース配線とは異なる層であり、前記第一層間絶縁膜よりも上層であって、且つ前記ゲート配線と交差して延在する複数のゲート接続線と、
    前記表示領域内にあって、前記ゲート配線と前記ゲート接続線とを電気的に接続する接続部と、
    を備え、
    前記ゲート配線の各々は少なくとも1箇所の接続部を有し、
    前記ゲート接続線は、前記ソース配線と重畳する領域を有し、
    前記ゲート接続線は、前記ソース配線よりも上層で、且つ前記透明コモン電極よりも下層に形成されることを特徴とする液晶表示パネル。
  2. 前記ゲート接続線は、前記ソース配線と重畳する領域を有するスリットを有する請求項1に記載の液晶表示パネル。
  3. 前記ゲート接続線の幅は前記ソース配線の幅より広く、前記ゲート接続線は前記コモン電極のスリットと重畳しない請求項2に記載の液晶表示パネル。
  4. 前記ソース配線は、前記ゲート接続線と重畳する領域を有するスリットを有する請求項1に記載の液晶表示パネル。
  5. 前記ソース配線と前記透明画素電極とが同層である請求項1から4のいずれか一項に記載の液晶表示パネル。
  6. 前記接続部において、
    前記ゲート配線上の少なくとも前記第一の絶縁膜と前記第一層間絶縁膜と前記第二層間絶縁膜とに開口した第1のコンタクトホールと、
    前記ゲート接続線上の前記第二層間絶縁膜に開口した第2のコンタクトホールと、
    前記第二層間絶縁膜よりも上層に形成されて、前記第1のコンタクトホールと前記第2のコンタクトホールを介して前記ゲート配線と前記ゲート接続線とを接続する接続膜と、
    が形成されている請求項からのいずれか一項に記載の液晶表示パネル。
  7. 前記接続膜は、前記透明コモン電極と同じ材質であって前記透明コモン電極と電気的に分離している透明導電膜である請求項に記載の液晶表示パネル。
  8. 前記接続部を前記第二層間絶縁膜が覆う請求項1からのいずれか一項に記載の液晶表示パネル。
  9. 前記接続部において、
    前記ゲート配線と前記ゲート接続線とは重畳する領域を有し、
    前記重畳する領域において、
    前記ゲート配線と前記ゲート接続線とは、少なくとも、前記第一の絶縁膜と前記第一層間絶縁膜とに開口した第3のコンタクトホールを介して接続する請求項に記載の液晶表示パネル。
  10. 互いに対向配置された第1基板および第2基板と、
    前記第1基板と前記第2基板との間に封止された液晶と、
    を備えたFFS方式の液晶表示パネルは、
    画像が表示される表示領域と前記表示領域の周辺の領域である額縁領域と、
    を有し、
    前記第1基板は、
    絶縁性基板と、
    前記絶縁性基板上に設けられた複数のゲート配線と、
    前記絶縁性基板上に、第一の絶縁膜を介して前記複数のゲート配線と交差するように設けられた複数のソース配線と、
    前記複数のソース配線の上層に形成する第一層間絶縁膜と、
    前記ゲート配線と前記ソース配線の交差位置近傍に設けられるスイッチング素子と、
    前記第一層間絶縁膜上に形成されて、前記スイッチング素子に接続される透明画素電極と、
    前記透明画素電極の上層に形成する第二層間絶縁膜と、
    前記ソース配線と前記第一層間絶縁膜を介して設けられ、且つ
    前記透明画素電極と前記第二層間絶縁膜を介して設けられてコモン電極のスリットを有する透明コモン電極と、
    前記複数のゲート配線や前記複数のソース配線とは異なる層であり、前記第一層間絶縁膜よりも上層であって、且つ前記ゲート配線と交差して延在する複数のゲート接続線と、
    前記表示領域内にあって、前記ゲート配線と前記ゲート接続線とを電気的に接続する接続部と、
    を備え、
    前記ゲート配線の各々は少なくとも1箇所の接続部を有し、
    前記ゲート接続線は、前記ソース配線と重畳する領域を有し、
    前記ゲート接続線は、前記ソース配線よりも上層で、且つ前記透明コモン電極よりも下層に形成され、
    前記ソース配線と前記ゲート接続線とは、前記第一層間絶縁膜を含む積層の絶縁膜を介して異なる層に形成され、
    前記透明画素電極上に第三層間絶縁膜が設けられており、
    前記第三層間絶縁膜上に前記ゲート接続線が設けられており、
    前記ソース配線と前記ゲート接続線との間には、前記第一層間絶縁膜と前記第三層間絶縁膜とが積層する絶縁膜が形成されていることを特徴とする液晶表示パネル。
  11. 前記表示領域内で少なくとも1箇所において前記ゲート配線に並行する方向で延在する延在部分を有する前記ゲート接続線を備えた請求項1から10のいずれか一項に記載の液晶表示パネル。
  12. 複数の前記ゲート接続線において、前記延在部分を有する前記ゲート接続線と、前記延在する部分を有しない前記ゲート接続線と、が混在する請求項11に記載の液晶表示パネル。
  13. 前記ゲート配線は、複数の前記ゲート接続線と電気的に接続される請求項1から12のいずれか一項に記載の液晶表示パネル。
  14. 前記ゲート接続線を介して前記ゲート配線にゲート信号を出力するゲートICと、前記ソース配線に映像信号を出力するソースICと、が
    前記第1基板の同じ1辺に実装される請求項1から13のいずれか一項に記載の液晶表示パネル。
  15. 請求項1から14のいずれか一項に記載の液晶表示パネルと、
    光学シートと、光源と、筐体と、
    を有する液晶表示装置。
JP2017033359A 2017-02-24 2017-02-24 液晶表示パネルおよび液晶表示装置 Active JP7039844B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017033359A JP7039844B2 (ja) 2017-02-24 2017-02-24 液晶表示パネルおよび液晶表示装置
US15/888,579 US10185196B2 (en) 2017-02-24 2018-02-05 Liquid crystal display panel and liquid crystal display device
CN201810150087.9A CN108508661B (zh) 2017-02-24 2018-02-13 液晶显示面板及液晶显示装置
DE102018202462.6A DE102018202462B4 (de) 2017-02-24 2018-02-19 Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017033359A JP7039844B2 (ja) 2017-02-24 2017-02-24 液晶表示パネルおよび液晶表示装置

Publications (2)

Publication Number Publication Date
JP2018138961A JP2018138961A (ja) 2018-09-06
JP7039844B2 true JP7039844B2 (ja) 2022-03-23

Family

ID=63112489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017033359A Active JP7039844B2 (ja) 2017-02-24 2017-02-24 液晶表示パネルおよび液晶表示装置

Country Status (4)

Country Link
US (1) US10185196B2 (ja)
JP (1) JP7039844B2 (ja)
CN (1) CN108508661B (ja)
DE (1) DE102018202462B4 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11073730B2 (en) * 2017-12-01 2021-07-27 Mitsubishi Electric Corporation Display device
JP2019215463A (ja) 2018-06-14 2019-12-19 三菱電機株式会社 液晶表示パネル
JP7261595B2 (ja) * 2019-01-31 2023-04-20 トライベイル テクノロジーズ, エルエルシー 表示装置
CN110850627A (zh) * 2019-11-29 2020-02-28 厦门天马微电子有限公司 一种显示面板及显示装置
CN112147824B (zh) * 2020-09-27 2023-01-17 合肥京东方显示技术有限公司 阵列基板及其制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010175886A (ja) 2009-01-30 2010-08-12 Epson Imaging Devices Corp 液晶表示装置
JP2011043774A (ja) 2009-08-24 2011-03-03 Casio Computer Co Ltd 表示装置
WO2016053722A1 (en) 2014-10-01 2016-04-07 Apple Inc. Display having vertical gate line extensions and minimized borders
JP2016071082A (ja) 2014-09-29 2016-05-09 パナソニック液晶ディスプレイ株式会社 表示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05273582A (ja) * 1992-03-26 1993-10-22 Hitachi Ltd アクティブマトリクス駆動液晶表示装置及びその製造方法
JPH08286202A (ja) 1995-04-18 1996-11-01 Toshiba Electron Eng Corp 液晶表示装置
JP3276557B2 (ja) 1996-05-23 2002-04-22 三菱電機株式会社 液晶表示装置
KR100471397B1 (ko) 2001-05-31 2005-02-21 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치 및 그 제조방법
KR101529557B1 (ko) 2011-06-09 2015-06-19 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
KR101258903B1 (ko) * 2012-02-24 2013-04-29 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치 제조방법
KR101906248B1 (ko) 2012-12-13 2018-10-11 엘지디스플레이 주식회사 액정 디스플레이 장치
WO2014155458A1 (ja) 2013-03-29 2014-10-02 パナソニック液晶ディスプレイ株式会社 表示装置
CN104035257B (zh) * 2014-06-26 2017-02-15 南京中电熊猫液晶显示科技有限公司 像素阵列及其制作方法、显示面板
KR102295877B1 (ko) * 2014-12-03 2021-08-31 엘지디스플레이 주식회사 액정표시패널 및 이를 이용한 액정표시장치
CN104503177A (zh) * 2014-12-23 2015-04-08 上海天马微电子有限公司 一种阵列基板及其制作方法、显示面板
CN104731405B (zh) * 2015-03-09 2018-01-19 上海天马微电子有限公司 一种触控显示装置及其制造方法
CN104934458A (zh) * 2015-06-29 2015-09-23 合肥京东方光电科技有限公司 显示基板及其制造方法和显示装置
CN105487311A (zh) * 2016-01-29 2016-04-13 重庆京东方光电科技有限公司 像素结构及其制作方法、阵列基板及显示装置
CN106292103A (zh) * 2016-08-22 2017-01-04 厦门天马微电子有限公司 一种阵列基板及其制作方法、显示面板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010175886A (ja) 2009-01-30 2010-08-12 Epson Imaging Devices Corp 液晶表示装置
JP2011043774A (ja) 2009-08-24 2011-03-03 Casio Computer Co Ltd 表示装置
JP2016071082A (ja) 2014-09-29 2016-05-09 パナソニック液晶ディスプレイ株式会社 表示装置
WO2016053722A1 (en) 2014-10-01 2016-04-07 Apple Inc. Display having vertical gate line extensions and minimized borders

Also Published As

Publication number Publication date
DE102018202462B4 (de) 2023-05-25
US10185196B2 (en) 2019-01-22
CN108508661B (zh) 2021-11-16
CN108508661A (zh) 2018-09-07
JP2018138961A (ja) 2018-09-06
US20180246386A1 (en) 2018-08-30
DE102018202462A1 (de) 2018-08-30

Similar Documents

Publication Publication Date Title
US11506949B2 (en) Liquid crystal display device
JP5659708B2 (ja) 液晶表示パネル、及び液晶表示装置
JP7039844B2 (ja) 液晶表示パネルおよび液晶表示装置
JP6747068B2 (ja) 液晶表示パネルおよび当該液晶表示パネルを備えた液晶表示装置
JP4356750B2 (ja) 液晶表示装置及びその製造方法
JP4858820B2 (ja) アクティブマトリクス基板及び液晶表示装置並びにその製造方法
JP6804256B2 (ja) 液晶表示パネルおよび液晶表示装置
KR20150078248A (ko) 표시소자
US20150055038A1 (en) Liquid Crystal Display Device
US8767161B2 (en) Display device
JP2011154281A (ja) 液晶表示装置
JP5806383B2 (ja) 液晶表示装置
US20190280013A1 (en) Active matrix substrate and display panel
JP2008064961A (ja) 配線構造、及び表示装置
US10598993B2 (en) Liquid crystal display device
JP7261595B2 (ja) 表示装置
US20190121207A1 (en) Array substrate, display panel and display device
JP4011557B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US20110304791A1 (en) Display device
US20210217779A1 (en) Substrate for display device and display device
JP6978243B2 (ja) アレイ基板と当該アレイ基板を有する液晶表示装置
JP4441507B2 (ja) 液晶表示装置
JP4829260B2 (ja) 液晶表示装置
JP2023064656A (ja) アクティブマトリクス基板、表示パネル、及び表示装置
JP2020109449A (ja) 液晶表示パネルおよび液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220221

R151 Written notification of patent or utility model registration

Ref document number: 7039844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151