JP2023064656A - アクティブマトリクス基板、表示パネル、及び表示装置 - Google Patents
アクティブマトリクス基板、表示パネル、及び表示装置 Download PDFInfo
- Publication number
- JP2023064656A JP2023064656A JP2021175058A JP2021175058A JP2023064656A JP 2023064656 A JP2023064656 A JP 2023064656A JP 2021175058 A JP2021175058 A JP 2021175058A JP 2021175058 A JP2021175058 A JP 2021175058A JP 2023064656 A JP2023064656 A JP 2023064656A
- Authority
- JP
- Japan
- Prior art keywords
- region
- frame
- dummy
- touch electrode
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 103
- 239000011159 matrix material Substances 0.000 title claims abstract description 82
- 239000000463 material Substances 0.000 claims description 12
- 230000015556 catabolic process Effects 0.000 claims description 6
- 238000005452 bending Methods 0.000 claims 1
- 230000002950 deficient Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 54
- 239000010408 film Substances 0.000 description 42
- 239000004065 semiconductor Substances 0.000 description 31
- 239000010409 thin film Substances 0.000 description 27
- 230000005611 electricity Effects 0.000 description 20
- 230000003068 static effect Effects 0.000 description 20
- 238000001514 detection method Methods 0.000 description 16
- 230000007547 defect Effects 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 230000035945 sensitivity Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000002585 base Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13338—Input devices, e.g. touch panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Position Input By Displaying (AREA)
Abstract
【課題】画素領域における額縁領域側の端部でのタッチを有効に検出することが可能で、かつ、画素領域における画素内の構造物の不良率を低くしながら、額縁領域内で短絡が生じるのを防止するアクティブマトリクス基板、表示パネル及び表示装置を提供する。【解決手段】表示装置100において、アクティブマトリクス基板は、画素領域R1内に配置されたタッチ電極16と、額縁領域R2内に配置された額縁タッチ電極26と、額縁領域R2内に配置されたダミーアレイ部27と、を備える。額縁領域R2は、画素領域R1と隣接する位置において額縁タッチ電極26が配置された第1ダミー領域Rd1と、第1ダミー領域Rd1に対して画素領域R1とは逆側の位置に設けられた第2ダミー領域Rd2とを含む。第2ダミー領域Rd2には、額縁タッチ電極26が配置されずにダミーアレイ部27が配置されている。【選択図】図4
Description
本開示は、アクティブマトリクス基板、表示パネル、及び表示装置に関する。
近年、液晶表示装置に設けられる表示パネルが実用化されている。例えば、アクティブマトリクス基板を備えた表示パネルが、スマートフォンやタブレット端末等の液晶表示装置の表示画面として広く用いられている。これらの表示パネルに用いられているアクティブマトリクス基板の構造は、当業者によって様々に提案されてきた。
例えば、製造工程中における不良の抑制及びアクティブマトリクス基板の性能の安定化させることを目的として、画素領域の周囲の領域である額縁領域の一部に、画素領域に設けられた構造物に類似の構造を有するが、画素領域において対応する構造物と同様の機能を果たさない構造物(以下、「ダミーの構造物」という)が配置されたアクティブマトリクス基板が提案されている。このようなアクティブマトリクス基板では、典型的には、ダミーの構造物が矩形状の画素領域の外側に、画素領域の各辺に沿って複数行又は複数列配置される。例えば、特許文献1には、ダミーの構造物をダミーの画素とし、複数のダミーの画素と対向する共通電極が設けられている。ダミーの画素の配列の間隔は、画素領域における複数の画素の間隔に比べて小さい。また、この共通電極は、複数のダミーの画素が設けられた額縁領域を覆うとともに、画素領域を覆うように形成されている。
また、特許文献2のアクティブマトリクス基板には、ダミーの構造物をゲート線とゲート線と交差するダミーの半導体層とし、その配列の間隔を、画素領域における複数の半導体層の間隔に比べて小さくするアクティブマトリクス基板が開示されている。
また、タッチパネルの機能を表示パネルが備えたインセルタッチパネルが提案されている。このようなインセルタッチパネルは、例えば、特許文献3及び4に開示されている。インセルタッチパネルでは、画素領域を覆うように形成されている共通電極は、複数に分割されている。そして、分割された共通電極のそれぞれが、タッチ電極を兼ねる。また、上記特許文献4では、インセルタッチパネルのうちの縁部分のタッチ感度を向上させるために、タッチ入力を受信するタッチ電極を画素領域よりも外側の額縁領域に配置することが開示されている。
ここで、アクティブマトリクス基板では、周囲から静電気が侵入する場合がある。このため、アクティブマトリクス基板では、マトリクス状に配置された複数の画素のうち、各行および各列の端に近い画素ほど、不良率が高くなる。そこで、アクティブマトリクス基板の額縁領域に構造物を配置することにより、静電気が周囲から侵入した場合でも、構造物が破壊されることによって画素に破壊が及ぶことを防ぐことができる。この結果、額縁領域よりも内側の画素領域における画素内の構造物の不良率を低くすることができる。これにより、アクティブマトリクス基板の歩留まりを向上させることができる。
また、インセルタッチパネルのうちの画素領域における額縁領域側の端部でのタッチを有効に検出するために、タッチを検出するための構造物を額縁領域にも配置することが考えられる。
しかしながら、タッチを検出するための構造物と、画素領域内の構造物の不良率を低下させるための構造物との両方を額縁領域に配置した場合、これらの構造物が平面視で重なる面積が大きくなる。この結果、製造工程中に、額縁領域に混入した異物によって、タッチを検出するための構造物と、不良率を低下させるための構造物とが短絡する可能性が高くなるという問題点がある。
そこで、本開示は、上記のような課題を解決するためになされたものであり、画素領域における額縁領域側の端部でのタッチを有効に検出することが可能で、かつ、画素領域における画素内の構造物の不良率を低くしながら、額縁領域内で短絡が生じるのを防止することが可能なアクティブマトリクス基板、表示パネル、及び表示装置を提供することを目的とする。
上記課題を解決するために、本開示の第1の態様に係るアクティブマトリクス基板は、複数の走査配線と、前記複数の走査配線に交差して配置された複数のデータ配線と、前記複数の走査配線と前記複数のデータ配線とにより区画された複数の画素にそれぞれ配置された複数のスイッチング素子と、前記スイッチング素子に接続された複数の画素電極と、を備えたアクティブマトリクス基板であって、前記アクティブマトリクス基板は、平面視において、前記複数の画素電極が設けられた画素領域と、前記画素領域を取り囲む額縁領域とを有し、前記アクティブマトリクス基板は、さらに、前記画素領域内において前記複数の画素電極に対向して配置されたタッチ電極と、前記額縁領域内において第1の層に形成され、前記タッチ電極と電気的に接続されていない額縁タッチ電極と、前記額縁領域内において前記第1の層とは異なる第2の層に形成され、前記複数の画素のうちの少なくとも1つの画素の静電気破壊を抑制する額縁素子と、を備え、前記額縁領域は、前記画素領域と隣接する位置において前記額縁タッチ電極が配置された第1領域と、前記第1領域に対して前記画素領域とは逆側の位置に設けられた第2領域であって、前記額縁タッチ電極が配置されずに前記額縁素子が配置された第2領域と、を含む。
第2の態様に係る表示パネルは、第1の態様に係るアクティブマトリクス基板と、前記アクティブマトリクス基板に対向して配置された対向基板と、を備える。
第3の態様に係る表示装置は、第1の態様に係る表示パネルと、前記表示パネルを制御する制御回路と、を備える。
上記の構成によれば、額縁領域に額縁タッチ電極が設けられるので、画素領域における額縁領域側の端部でのタッチを有効に検出することができる。また、画素の静電気破壊を抑制する額縁素子が額縁領域に配置されるので、静電気に起因する画素領域における画素内の構造物の不良の発生を防止することができる。そして、額縁領域の第2領域には、額縁タッチ電極が配置されないので、第1領域及び第2領域の両方に額縁タッチ電極が形成される場合に比べて、額縁タッチ電極と額縁素子とが短絡するのを防止することができる。
以下、本開示の実施形態を図面に基づいて説明する。なお、本開示は、以下の実施形態に限定されるものではなく、本開示の構成を充足する範囲内で、適宜設計変更を行うことが可能である。また、以下の説明において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、実施形態および変形例に記載された各構成は、本開示の要旨を逸脱しない範囲において適宜組み合わされてもよいし、変更されてもよい。また、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
[第1実施形態]
図1は、第1実施形態による表示装置100のブロック図である。図2は、表示パネル10の構成を模式的に示した斜視図である。表示装置100は、これに限られないが、例えば、スマートフォン、タブレット端末、及びパーソナルコンピューターとして構成される。図1に示すように、表示装置100は、表示パネル10と、制御回路20とを備える。制御回路20は、表示パネル10に配置されているドライブ回路3(図2参照)に制御信号を送信するタイミングコントローラーを含む。
図1は、第1実施形態による表示装置100のブロック図である。図2は、表示パネル10の構成を模式的に示した斜視図である。表示装置100は、これに限られないが、例えば、スマートフォン、タブレット端末、及びパーソナルコンピューターとして構成される。図1に示すように、表示装置100は、表示パネル10と、制御回路20とを備える。制御回路20は、表示パネル10に配置されているドライブ回路3(図2参照)に制御信号を送信するタイミングコントローラーを含む。
(表示パネルの全体構成)
第1実施形態では、表示パネル10は、指示体によるタッチを検出する機能を有する横電界方式(FFS方式)の液晶パネルである。図2に示すように、表示パネル10は、アクティブマトリクス基板1と、対向基板2とを含む。アクティブマトリクス基板1は、アレイ基板とも呼ばれる。対向基板2は、図示しないカラーフィルタが設けられており、カラーフィルタ基板とも呼ばれる。アクティブマトリクス基板1と、対向基板2とは、互いの面が向かい合うようにシール材(図示せず)を介して、所定の間隙が保持されるように貼り合わせられる。アクティブマトリクス基板1と対向基板2との間隙には、液晶材(図示せず)が充填されている。
第1実施形態では、表示パネル10は、指示体によるタッチを検出する機能を有する横電界方式(FFS方式)の液晶パネルである。図2に示すように、表示パネル10は、アクティブマトリクス基板1と、対向基板2とを含む。アクティブマトリクス基板1は、アレイ基板とも呼ばれる。対向基板2は、図示しないカラーフィルタが設けられており、カラーフィルタ基板とも呼ばれる。アクティブマトリクス基板1と、対向基板2とは、互いの面が向かい合うようにシール材(図示せず)を介して、所定の間隙が保持されるように貼り合わせられる。アクティブマトリクス基板1と対向基板2との間隙には、液晶材(図示せず)が充填されている。
図2に示すように、アクティブマトリクス基板1と対向基板2は同一の寸法ではない。例えば、アクティブマトリクス基板1のY方向の長さが、対向基板2のY方向の長さよりも大きい。そして、アクティブマトリクス基板1上であって、対向基板2に覆われない領域に、ドライブ回路3が配置されている。ドライブ回路3は、集積回路を含む。また、ドライブ回路3は、図示しないフレキシブルプリント基板を介して、制御回路20(図1参照)に接続されている。また、図示しないが、表示パネル10の表示面及び背面に、位相差板及び偏光板などの光学板が配置されている。また、表示パネル10の背面に、図示しないバックライトが配置される。
(対向基板の構成)
対向基板2は、ガラス板を含む。また、対向基板2の液晶層側に接する表面には遮光膜(ブラックマトリクス)、及びカラーフィルタが形成される。そして、遮光膜及びカラーフィルタの液晶層側に、オーバーコート膜が形成される。また、対向基板2には、アクティブマトリクス基板1との間隔(液晶層の厚み)を維持するためにフォトスペーサが配置される。
対向基板2は、ガラス板を含む。また、対向基板2の液晶層側に接する表面には遮光膜(ブラックマトリクス)、及びカラーフィルタが形成される。そして、遮光膜及びカラーフィルタの液晶層側に、オーバーコート膜が形成される。また、対向基板2には、アクティブマトリクス基板1との間隔(液晶層の厚み)を維持するためにフォトスペーサが配置される。
(アクティブマトリクス基板の構成)
図2に示すように、アクティブマトリクス基板1は、複数の画素11が形成された画素領域R1と、画素領域R1の周囲の額縁領域R2とが設けられている。「画素」とは、映像又は画像の表示単位となるアクティブマトリクス基板1の部分であり、複数の走査配線12と複数のデータ配線13とにより区画された各々の領域である。画素11内には、薄膜トランジスタ14(以下、「TFT14」という)、及び画素電極15が配置される。画素領域R1は、言い換えると、映像や画像を表示する表示領域である。額縁領域R2は、言い換えると、映像及び画像を表示しない非表示領域である。額縁領域R2は、回路や配線が配置される領域である。また、対向基板2のうちの額縁領域R2に対向する位置には、遮光膜が配置されており、額縁領域R2からの光は対向基板2で遮光されている。これにより、額縁領域R2内の構造(回路や配線)は、ユーザにより視認されない。
図2に示すように、アクティブマトリクス基板1は、複数の画素11が形成された画素領域R1と、画素領域R1の周囲の額縁領域R2とが設けられている。「画素」とは、映像又は画像の表示単位となるアクティブマトリクス基板1の部分であり、複数の走査配線12と複数のデータ配線13とにより区画された各々の領域である。画素11内には、薄膜トランジスタ14(以下、「TFT14」という)、及び画素電極15が配置される。画素領域R1は、言い換えると、映像や画像を表示する表示領域である。額縁領域R2は、言い換えると、映像及び画像を表示しない非表示領域である。額縁領域R2は、回路や配線が配置される領域である。また、対向基板2のうちの額縁領域R2に対向する位置には、遮光膜が配置されており、額縁領域R2からの光は対向基板2で遮光されている。これにより、額縁領域R2内の構造(回路や配線)は、ユーザにより視認されない。
図3は、第1実施形態によるタッチ電極16と額縁タッチ電極26との配置関係を模式的に示した平面図である。図4は、図3の部分A1の拡大図である。図3に示すように、第1実施形態では、額縁領域R2のうちの画素領域R1に隣接する位置に、ダミー領域Rdが設けられている。ダミー領域Rdとは、後述する額縁タッチ電極26又はダミーアレイ部27のいずれか一方が配置された領域である。画素領域R1は、例えば、平面視で矩形状を有する。ダミー領域Rdは、矩形状の画素領域R1を囲むように枠状に形成されている。
図5は、図4におけるアクティブマトリクス基板1のB1-B1線に沿った断面図である。図5に示すように、アクティブマトリクス基板1は、ガラス基板1aを含む。そして、ガラス基板1aの液晶層側(図5のZ方向)の面に、走査配線12(図4参照)、データ配線13、画素電極15、タッチ電極16、及び図示しない端子が形成される。また、第1実施形態では、アクティブマトリクス基板1上には、低温多結晶シリコンプロセスによって形成されたTFT14が形成されている。また、図2に示すように、アクティブマトリクス基板1上に、モノリシックに形成された走査配線駆動回路12aが配置されている。そして、走査配線駆動回路12aは、走査配線12にゲート信号を供給する。走査配線駆動回路12aは、走査配線駆動回路配線12bを介してドライブ回路3に接続されている。ドライブ回路3は、走査配線駆動回路12aに制御信号を送信して、走査配線駆動回路12aを制御する。また、データ配線13は、ドライブ回路3に接続されている。そして、データ配線13には、ドライブ回路3からデータ信号が供給される。
図4に示すように、画素11の各々には、TFT14と、TFT14に接続された画素電極15と、が配置されている。また、アクティブマトリクス基板1上には、複数の画素電極15に共通して配置されたタッチ電極16が配置されている。なお、図4では、4つの画素電極15に対して1つのタッチ電極16が配置される例を示しているが、3つ以下又は5つ以上の画素電極15に対して1つのタッチ電極16が配置されてもよい。
複数のタッチ電極16は、マトリクス状に配置されている。図2に示すように、複数のタッチ電極16は、タッチ電極配線16aを介して、ドライブ回路3に接続されている。ドライブ回路3は、タッチ検出回路、及び表示制御回路の両方として機能する。ドライブ回路3は、表示パネル10により表示を行う期間には、各タッチ電極16に対して画素電極15との電界を生じさせるための共通電極電圧を供給する。ドライブ回路3は、表示パネル10によりタッチ検出を行う期間には、各タッチ電極16に対してタッチを検出するためのスキャン信号を供給する。例えば、ドライブ回路3は、表示を行う期間とタッチ検出を行う期間とを時分割で交互に繰り返す。
(アクティブマトリクス基板内の各部の構成)
図4に示すように、走査配線12は、画素領域R1における各画素電極15に対して行単位に、ゲート信号を供給して書き込み状態にするための配線である。走査配線12は、走査配線駆動回路配線12bから紙面右方向(X方向)に延伸する配線である。走査配線12は、当該走査配線12に隣接して配置された各画素のTFT14のゲート電極14a(図5参照)に接続されている。走査配線12に、ゲート信号が供給されることによって1行単位にTFT14がオン状態となる。
図4に示すように、走査配線12は、画素領域R1における各画素電極15に対して行単位に、ゲート信号を供給して書き込み状態にするための配線である。走査配線12は、走査配線駆動回路配線12bから紙面右方向(X方向)に延伸する配線である。走査配線12は、当該走査配線12に隣接して配置された各画素のTFT14のゲート電極14a(図5参照)に接続されている。走査配線12に、ゲート信号が供給されることによって1行単位にTFT14がオン状態となる。
データ配線13は、各画素電極15に対して映像に応じた電圧を供給するための配線である。データ配線13は、紙面縦方向(Y方向)に延伸する配線である。第1実施形態では、表示装置100は、FFS方式が採用されているため画素電極15の縦方向に延びる輪郭の一部は、図4に示すように、平面視で屈曲する屈曲部分を含む。また、表示パネル10の開口率を確保するために、データ配線13は、平面視で画素電極15の屈曲部分に沿った形状を有する。すなわち、データ配線13には、屈曲部分が設けられている。
図5に示すように、TFT14は、ゲート電極14aと、半導体層14bと、ソース電極14cと、ドレイン電極14dとを含む。TFT14は、例えば、トップゲート構造を有する。すなわち、ゲート電極14aは、半導体層14bよりも上層(液晶層側)に配置されている。また、ソース電極14cは、データ配線13に接続されている。また、ソース電極14cは、一部がコンタクトホール内に配置され、半導体層14bに接触している。また、ドレイン電極14dは、画素電極15に接続されている。また、ドレイン電極14dは、一部がコンタクトホール内に配置され、半導体層14bに接触している。
画素電極15は、各画素11内に配置されている。なお、カラー表示を行う場合は、各画素11はRGBの3原色に対応した3つの副画素で構成される。この場合、画素電極15は、縦と横の比が3:1の細長い副画素が配列されるが、図4では、説明上、画素が正方形の形状を有するように図示している。
タッチ電極16は、タッチ検出のための電極であり、かつ、液晶層を制御するための電極である。また、タッチ電極配線16aは、タッチ電極16に信号を供給するための配線である。図4に示すように、複数のタッチ電極配線16aは、画素領域R1内において、紙面左右方向に所定の間隔を隔てて並んで配置される。また、タッチ電極配線16aは、表示パネル10の開口率を向上させるために、かつ、データ配線13と接近し過ぎないように、データ配線13の屈曲部分に沿った形状を有する。複数のタッチ電極配線16aは、それぞれ、タッチ電極16の各々に(1対1の関係で)接続されている。また、タッチ電極16の紙面右側の辺及び紙面左側の辺の各々は、データ配線13の屈曲部分の形状に沿って屈曲している屈曲部分を含む。また、タッチ電極16には、画素11(副画素)ごとに平面視で屈曲したスリット部16bが形成されている。
(ダミー領域内の構成)
図4に示すように、ダミー領域Rdは、額縁領域R2内において、画素領域R1と走査配線駆動回路12aとの間に設けられている。ダミー領域Rdとは、画素領域R1と額縁領域R2との境界から、後述するダミーアレイ部27が配置された位置でかつ当該境界から最も離れた位置までの領域である。ダミー領域Rdは、画素領域R1に隣接する位置に設けられている第1ダミー領域Rd1と、第1ダミー領域Rd1に対して画素領域R1とは逆側の位置(第1ダミー領域Rd1よりも画素領域R1から遠い位置)に設けられた第2ダミー領域Rd2とを含む。例えば、第2ダミー領域Rd2は、第1ダミー領域Rd1よりも走査配線駆動回路12a側に設けられている。ここで、本開示では、第1ダミー領域Rd1内の構成と、第2ダミー領域Rd2内の構成とが異なる。例えば、第1ダミー領域Rd1及び第2ダミー領域Rd2のそれぞれの領域に応じて額縁タッチ電極26の有無やその形態が異なり、また、ダミーアレイ部27の有無やその形態が異なる。第1実施形態では、第1ダミー領域Rd1には、額縁タッチ電極26が配置されている。第2ダミー領域Rd2には、額縁タッチ電極26が配置されずに、ダミーアレイ部27が配置されている。すなわち、第1ダミー領域Rd1は、ダミー領域Rdのうちの画素領域R1側の端部から額縁タッチ電極26のうちの画素領域R1とは逆側の端部までの範囲である。また、第2ダミー領域Rd2は、額縁タッチ電極26のうちの画素領域R1とは逆側の端部からダミーアレイ部27が配置された領域のうちの画素領域R1とは逆側の端部までの範囲である。
図4に示すように、ダミー領域Rdは、額縁領域R2内において、画素領域R1と走査配線駆動回路12aとの間に設けられている。ダミー領域Rdとは、画素領域R1と額縁領域R2との境界から、後述するダミーアレイ部27が配置された位置でかつ当該境界から最も離れた位置までの領域である。ダミー領域Rdは、画素領域R1に隣接する位置に設けられている第1ダミー領域Rd1と、第1ダミー領域Rd1に対して画素領域R1とは逆側の位置(第1ダミー領域Rd1よりも画素領域R1から遠い位置)に設けられた第2ダミー領域Rd2とを含む。例えば、第2ダミー領域Rd2は、第1ダミー領域Rd1よりも走査配線駆動回路12a側に設けられている。ここで、本開示では、第1ダミー領域Rd1内の構成と、第2ダミー領域Rd2内の構成とが異なる。例えば、第1ダミー領域Rd1及び第2ダミー領域Rd2のそれぞれの領域に応じて額縁タッチ電極26の有無やその形態が異なり、また、ダミーアレイ部27の有無やその形態が異なる。第1実施形態では、第1ダミー領域Rd1には、額縁タッチ電極26が配置されている。第2ダミー領域Rd2には、額縁タッチ電極26が配置されずに、ダミーアレイ部27が配置されている。すなわち、第1ダミー領域Rd1は、ダミー領域Rdのうちの画素領域R1側の端部から額縁タッチ電極26のうちの画素領域R1とは逆側の端部までの範囲である。また、第2ダミー領域Rd2は、額縁タッチ電極26のうちの画素領域R1とは逆側の端部からダミーアレイ部27が配置された領域のうちの画素領域R1とは逆側の端部までの範囲である。
〈第1ダミー領域:額縁タッチ電極の構成〉
第1ダミー領域Rd1は、画素領域R1の端部又は端部近傍におけるタッチ検出の感度を向上させることを目的とした領域である。図3に示すように、第1ダミー領域Rd1には、額縁タッチ電極26が配置されている。額縁タッチ電極26は、画素領域R1内のタッチ電極16と電気的に接続されていない。また、額縁タッチ電極26は、平面視で画素領域R1を取り囲む枠状を有する。また、額縁タッチ電極26のドライブ回路3側の端部に、額縁タッチ電極配線26aが接続されている。額縁タッチ電極26は、額縁タッチ電極配線26aを介して、ドライブ回路3に接続されている。ドライブ回路3は、額縁タッチ電極26に対して、ダミーの共通電極電圧とダミーのタッチ検出のためのスキャン信号が供給する。ここで、「ダミーの共通電極電圧」とは、映像又は画像には用いられないものの、共通電極電圧と同一の電圧値で同一の期間(表示を行う期間)内に供給される電圧である。また、「ダミーのタッチ検出のためのスキャン信号」とは、額縁タッチ電極26が配置された位置におけるタッチ検出には使用しないものの、画素領域R1の端部におけるタッチ検出の感度を向上させるために供給される信号である。すなわち、「ダミーのタッチ検出のためのスキャン信号」は、画素領域R1のうちの額縁領域R2側の端部及び端部近傍のタッチ検出に使用される信号である。また、「ダミーのタッチ検出のためのスキャン信号」は、タッチ検出を行う期間内に送信される。
第1ダミー領域Rd1は、画素領域R1の端部又は端部近傍におけるタッチ検出の感度を向上させることを目的とした領域である。図3に示すように、第1ダミー領域Rd1には、額縁タッチ電極26が配置されている。額縁タッチ電極26は、画素領域R1内のタッチ電極16と電気的に接続されていない。また、額縁タッチ電極26は、平面視で画素領域R1を取り囲む枠状を有する。また、額縁タッチ電極26のドライブ回路3側の端部に、額縁タッチ電極配線26aが接続されている。額縁タッチ電極26は、額縁タッチ電極配線26aを介して、ドライブ回路3に接続されている。ドライブ回路3は、額縁タッチ電極26に対して、ダミーの共通電極電圧とダミーのタッチ検出のためのスキャン信号が供給する。ここで、「ダミーの共通電極電圧」とは、映像又は画像には用いられないものの、共通電極電圧と同一の電圧値で同一の期間(表示を行う期間)内に供給される電圧である。また、「ダミーのタッチ検出のためのスキャン信号」とは、額縁タッチ電極26が配置された位置におけるタッチ検出には使用しないものの、画素領域R1の端部におけるタッチ検出の感度を向上させるために供給される信号である。すなわち、「ダミーのタッチ検出のためのスキャン信号」は、画素領域R1のうちの額縁領域R2側の端部及び端部近傍のタッチ検出に使用される信号である。また、「ダミーのタッチ検出のためのスキャン信号」は、タッチ検出を行う期間内に送信される。
ここで、額縁タッチ電極の全体とダミーアレイ部の全体とが平面視で重なるように配置される場合には、額縁タッチ電極の寸法は、ダミーアレイ部内のダミー画素の寸法の整数倍の大きさ(倍数の大きさ)に設定される必要がある。これに対して、第1実施形態では、図4に示すように、額縁タッチ電極26とダミーアレイ部27とは一部のみが、平面視で重なるので、額縁タッチ電極26のX方向の幅W1は、額縁タッチ電極26として必要な面積を確保できるように任意に設定することができる。すなわち、第1実施形態では、額縁タッチ電極26の幅W1を、ダミーアレイ部27の寸法に左右されない独立した寸法として、額縁タッチ電極26の動作の観点で必要な大きさ(面積)を確保できるように設定することができる。また、額縁タッチ電極26には、ダミーアレイ部27の一部のほか、平面視で走査配線12が重なっているが、その他の電極や配線が実質的に存在していないので、額縁タッチ電極26と他の電極又は配線との間に、異物が混入して短絡する可能性は低減されている。また、図4では、額縁タッチ電極26の幅W1を、ダミーアレイ部27の幅W2よりも大きく図示しているが、幅W1を幅W2以下に構成してもよい。
上記の構成によれば、画素領域R1に隣接する第1ダミー領域Rd1に額縁タッチ電極26が設けられるので、ダミーアレイ部27よりも額縁タッチ電極26を優先的にタッチ電極16に近い位置に配置できる。この結果、画素領域R1の端部及び端部近傍のタッチ検出の感度を向上させることができる。また、上記したように、額縁タッチ電極26の面積を任意に設定することができるので、額縁タッチ電極26の負荷を小さくすることができ、額縁タッチ電極26からのシグナルの大きさを向上させることができる。また、第2ダミー領域Rd2に額縁タッチ電極26が設けられないので、額縁タッチ電極26と、他の配線や電極との間に異物が混入し短絡してしまうのを防止することができる。この結果、アクティブマトリクス基板1が不良になる可能性を低減する(歩留まりを向上させる)ことができる。
また、図3に示すように、ダミー領域Rdのうち、画素領域R1よりも紙面下側(ドライブ回路3側)の領域Rd1aには、第2ダミー領域Rd2(ダミーアレイ部27)が設けられずに、第1ダミー領域Rd1(額縁タッチ電極26)のみが設けられている。また、ダミー領域Rdのうち、画素領域R1よりも紙面上側の領域Rd1bには、第2ダミー領域Rd2(ダミーアレイ部27)が設けられずに、第1ダミー領域Rd1(額縁タッチ電極26)のみが設けられている。
〈第2ダミー領域:ダミーアレイ部の構成〉
第2ダミー領域Rd2は、アクティブマトリクス基板1の製造工程における不良を抑えること(歩留まり向上)を目的とした領域である。具体的には、第2ダミー領域Rd2には、製造工程中で発生した静電気から、画素領域R1内の配線、画素電極15及びTFT14を保護するために、ダミーアレイ部27が配置されている。ここで、ダミーアレイ部27は、額縁領域R2内において額縁タッチ電極26が形成された層とは異なる層に形成され、アクティブマトリクス基板1の周囲からの静電気によってダミーアレイ部27自身が破壊されることによって、画素領域R1内の画素11の静電気破壊を抑制する額縁素子である。すなわち、アクティブマトリクス基板1の製造工程中及び完成後に、アクティブマトリクス基板1に周囲から静電気が侵入した場合でも、画素領域R1内の画素11に静電気が伝達する前に、ダミーアレイ部27が先に静電気破壊するので、画素11内の構造物が不良になるのを防止することができる。すなわち、ダミーアレイ部27は、静電気保護素子として機能する。
第2ダミー領域Rd2は、アクティブマトリクス基板1の製造工程における不良を抑えること(歩留まり向上)を目的とした領域である。具体的には、第2ダミー領域Rd2には、製造工程中で発生した静電気から、画素領域R1内の配線、画素電極15及びTFT14を保護するために、ダミーアレイ部27が配置されている。ここで、ダミーアレイ部27は、額縁領域R2内において額縁タッチ電極26が形成された層とは異なる層に形成され、アクティブマトリクス基板1の周囲からの静電気によってダミーアレイ部27自身が破壊されることによって、画素領域R1内の画素11の静電気破壊を抑制する額縁素子である。すなわち、アクティブマトリクス基板1の製造工程中及び完成後に、アクティブマトリクス基板1に周囲から静電気が侵入した場合でも、画素領域R1内の画素11に静電気が伝達する前に、ダミーアレイ部27が先に静電気破壊するので、画素11内の構造物が不良になるのを防止することができる。すなわち、ダミーアレイ部27は、静電気保護素子として機能する。
図4に示すように、ダミーアレイ部27とは、画素領域R1の画素11内の構造物のうちの少なくとも一部の構造物を模したアレイ状の構造を有する。具体的には、ダミーアレイ部27は、走査配線12の一部、ダミーデータ配線23、ダミー薄膜トランジスタ24(以下、「ダミーTFT24」という)、及びダミー画素電極25を含む。ダミーデータ配線23、ダミーTFT24、及びダミー画素電極25は、それぞれ、データ配線13、TFT14、及び画素電極15と同一の層でかつ同一の材料により構成され、平面視で同一の形状を有する。これにより、データ配線13を製造する工程において、アクティブマトリクス基板1の周囲から侵入した静電気によってデータ配線13が破壊されるのを、ダミーデータ配線23によって抑制することができる。また、複数のTFT14を製造する工程を行っている際に、アクティブマトリクス基板1の周囲から侵入した静電気によってTFT14が破壊されるのを、ダミーTFT24によって抑制することができる。また、複数の画素電極15を製造する工程を行っている際に、アクティブマトリクス基板1の周囲から侵入した静電気によって画素電極15が破壊されるのを、ダミー画素電極25によって抑制することができる。これらによって、アクティブマトリクス基板1の製造工程中においても、画素領域R1の画素11内の構造物を、静電気から保護することができる。この結果、画素領域R1の画素11内の構造物の不良率が低減される。
上記したように、額縁タッチ電極26が、他の電極や配線と平面視で重なると額縁タッチ電極26の負荷が大きくなり、当該他の電極や配線と短絡しやすくなる。これに対して、第1実施形態では、ダミーアレイ部27は、第2ダミー領域Rd2に略全体が配置されている。図5に示すように、ダミーアレイ部27のダミー画素電極25の一部と、額縁タッチ電極26の一部とが、第4の絶縁膜1eを介して、平面視で重なるように配置されている。なお、図5に示す例よりも画素領域R1が小さい場合、額縁タッチ電極26の長さが小さくなり負荷が小さくなるので、図5に示す例よりも、ダミーアレイ部27と額縁タッチ電極26とが平面視で重なる面積を大きくしてもよい。
また、ダミーアレイ部27に含まれるダミー画素電極25の面積を、画素電極15の面積よりも小さく構成した場合、ダミーアレイ部27のうちのダミー画素電極25以外の部分と、額縁タッチ電極26とが平面視で重なって配置されてもよい。ダミーアレイ部27と額縁タッチ電極26とが重なる面積を大きくした場合は、額縁領域R2を小型化することができる。
図3に示すように、領域Rd1a及びRd1bには、額縁タッチ電極26が配置され、ダミーアレイ部27は配置されていない。これにより、額縁タッチ電極26と、他の駆動回路や配線、特に領域Rd1aにおいてはデータ配線13及びタッチ電極配線16aと第2ダミー領域Rd2のダミーアレイ部27とが干渉しない。その結果、データ配線及びタッチ電極配線を、第2ダミー領域のダミーアレイ部に対して干渉するのを防止するために、ダミーアレイ部を迂回して配置する場合に比べて、表示パネル10の額縁領域R2を小さくすることができる。なお、本開示は、額縁領域R2が大型化しても問題ない場合には、領域Rd1a及びRd1bに、第2ダミー領域Rd2を設けてもよい。
(アクティブマトリクス基板の製造方法)
次に、図5を参照して、アクティブマトリクス基板1の製造方法について説明する。
次に、図5を参照して、アクティブマトリクス基板1の製造方法について説明する。
〈ベースコート膜の形成〉
図5に示すように、無アルカリガラス等からなるガラス基板1aの表面に、酸化ケイ素及び窒化ケイ素の少なくとも一方からなるベースコート膜1b(第1の絶縁膜)が成膜される。ベースコート膜1bは、画素領域R1及び額縁領域R2に連続して形成される。
図5に示すように、無アルカリガラス等からなるガラス基板1aの表面に、酸化ケイ素及び窒化ケイ素の少なくとも一方からなるベースコート膜1b(第1の絶縁膜)が成膜される。ベースコート膜1bは、画素領域R1及び額縁領域R2に連続して形成される。
〈半導体層及びダミー半導体層の形成〉
次に、ベースコート膜1b上に、シリコンの薄膜が形成される。そして、このシリコンの薄膜をレーザー等によって加熱した後、冷却し、多結晶シリコンの薄膜からなる半導体層14b及びダミーTFT24のダミー半導体層24bを同一の層として成膜する。その後、半導体層14b及びダミー半導体層24bは、所定の形状にパターニングされる。第1実施形態では、半導体層14bと、ダミー半導体層24bとは、同一の形状を有する。
次に、ベースコート膜1b上に、シリコンの薄膜が形成される。そして、このシリコンの薄膜をレーザー等によって加熱した後、冷却し、多結晶シリコンの薄膜からなる半導体層14b及びダミーTFT24のダミー半導体層24bを同一の層として成膜する。その後、半導体層14b及びダミー半導体層24bは、所定の形状にパターニングされる。第1実施形態では、半導体層14bと、ダミー半導体層24bとは、同一の形状を有する。
〈ゲート絶縁膜の形成〉
そして、半導体層14bと、ゲート電極14aとが接しないように、かつ、ダミー半導体層24bとダミーゲート電極24aとが接しないように、半導体層14b及びダミー半導体層24bを覆うように、酸化ケイ素や窒化ケイ素の薄膜からなるゲート絶縁膜1c(第2の絶縁膜)が成膜される。ゲート絶縁膜1cは、画素領域R1及び額縁領域R2に連続して形成される。
そして、半導体層14bと、ゲート電極14aとが接しないように、かつ、ダミー半導体層24bとダミーゲート電極24aとが接しないように、半導体層14b及びダミー半導体層24bを覆うように、酸化ケイ素や窒化ケイ素の薄膜からなるゲート絶縁膜1c(第2の絶縁膜)が成膜される。ゲート絶縁膜1cは、画素領域R1及び額縁領域R2に連続して形成される。
〈ゲート電極及びダミーゲート電極の形成〉
そして、ゲート絶縁膜1c上に、タンタルやタングステン等の高融点の金属薄膜からなるTFT14のゲート電極14a、ダミーTFT24のダミーゲート電極24a、及び走査配線12が同一の層として成膜され、それぞれ、所定の形状にパターニングされる。第1実施形態では、ゲート電極14aと、ダミーゲート電極24aとは、同一の材料を用いて同一の形状にパターニングされる。
そして、ゲート絶縁膜1c上に、タンタルやタングステン等の高融点の金属薄膜からなるTFT14のゲート電極14a、ダミーTFT24のダミーゲート電極24a、及び走査配線12が同一の層として成膜され、それぞれ、所定の形状にパターニングされる。第1実施形態では、ゲート電極14aと、ダミーゲート電極24aとは、同一の材料を用いて同一の形状にパターニングされる。
〈層間膜の形成〉
そして、酸化ケイ素や窒化ケイ素等の薄膜からなる第3の絶縁膜1d(層間膜)がゲート電極14a、ダミーゲート電極24a、及び走査配線12を覆うように形成される。第3の絶縁膜1dは、画素領域R1及び額縁領域R2に連続して形成される。第3の絶縁膜1dが成膜された後に、各種コンタクトホールがゲート絶縁膜1c及び第3の絶縁膜1dに形成される。具体的には、ソース電極14cの一部が配置され、半導体層14bとソース電極14cとを接続するためのコンタクトホールと、ドレイン電極14dの一部が配置され、半導体層14bとドレイン電極14dとを接続するためのコンタクトホールと、が形成される。また、ダミーソース電極24cの一部が配置され、ダミー半導体層24bとダミーソース電極24cとを接続するためのコンタクトホールと、ダミードレイン電極24dの一部が配置され、ダミー半導体層24bとダミードレイン電極24dとを接続するためのコンタクトホールと、が形成される。
そして、酸化ケイ素や窒化ケイ素等の薄膜からなる第3の絶縁膜1d(層間膜)がゲート電極14a、ダミーゲート電極24a、及び走査配線12を覆うように形成される。第3の絶縁膜1dは、画素領域R1及び額縁領域R2に連続して形成される。第3の絶縁膜1dが成膜された後に、各種コンタクトホールがゲート絶縁膜1c及び第3の絶縁膜1dに形成される。具体的には、ソース電極14cの一部が配置され、半導体層14bとソース電極14cとを接続するためのコンタクトホールと、ドレイン電極14dの一部が配置され、半導体層14bとドレイン電極14dとを接続するためのコンタクトホールと、が形成される。また、ダミーソース電極24cの一部が配置され、ダミー半導体層24bとダミーソース電極24cとを接続するためのコンタクトホールと、ダミードレイン電極24dの一部が配置され、ダミー半導体層24bとダミードレイン電極24dとを接続するためのコンタクトホールと、が形成される。
〈ソース電極、データ配線、ドレイン電極、ダミーソース電極、ダミーデータ配線、ダミードレイン電極、及びタッチ電極配線の形成〉
そして、低抵抗金属の薄膜(第2金属薄膜)からなるソース電極14c、データ配線13、ドレイン電極14d、ダミーソース電極24c、ダミーデータ配線23、ダミードレイン電極24d、及びタッチ電極配線16aが同一の層として形成される。「低抵抗金属」として、アルミニウム、クロム等の単膜や合金膜、又はチタン等との積層金属薄膜を用いることができる。そして、半導体層14bの一方端とソース電極14cとが接続され、半導体層14bの他方端とドレイン電極14dとが接続される。ダミー半導体層24bの一方端とダミーソース電極24cとが接続され、ダミー半導体層24bの他方端とダミードレイン電極24dとが接続される。これにより、TFT14、及びダミーTFT24が完成する。なお、上記までの工程により、モノリシックな走査配線駆動回路12a(図2参照)が、ガラス基板1a上に形成される。また、後述する透明酸化物薄膜を用いて、ドライブ回路3及びフレキシブルプリント基板と接続するための端子が、アクティブマトリクス基板1の額縁領域R2内でかつ対向基板2に覆われない領域に形成される。なお、ダミーTFT24は、画素領域R1内のTFT14とその平面形状が同一とするがこれに限らない。例えばダミーTFT24の面積をTFT14よりも小さくして、静電気で破壊され易くすることを図ってもよい。これにより、画素領域R1内のTFT14よりもダミーTFT24が優先して静電気破壊されるので、画素領域R1内のTFT14の不良率をより一層低減することができる。
そして、低抵抗金属の薄膜(第2金属薄膜)からなるソース電極14c、データ配線13、ドレイン電極14d、ダミーソース電極24c、ダミーデータ配線23、ダミードレイン電極24d、及びタッチ電極配線16aが同一の層として形成される。「低抵抗金属」として、アルミニウム、クロム等の単膜や合金膜、又はチタン等との積層金属薄膜を用いることができる。そして、半導体層14bの一方端とソース電極14cとが接続され、半導体層14bの他方端とドレイン電極14dとが接続される。ダミー半導体層24bの一方端とダミーソース電極24cとが接続され、ダミー半導体層24bの他方端とダミードレイン電極24dとが接続される。これにより、TFT14、及びダミーTFT24が完成する。なお、上記までの工程により、モノリシックな走査配線駆動回路12a(図2参照)が、ガラス基板1a上に形成される。また、後述する透明酸化物薄膜を用いて、ドライブ回路3及びフレキシブルプリント基板と接続するための端子が、アクティブマトリクス基板1の額縁領域R2内でかつ対向基板2に覆われない領域に形成される。なお、ダミーTFT24は、画素領域R1内のTFT14とその平面形状が同一とするがこれに限らない。例えばダミーTFT24の面積をTFT14よりも小さくして、静電気で破壊され易くすることを図ってもよい。これにより、画素領域R1内のTFT14よりもダミーTFT24が優先して静電気破壊されるので、画素領域R1内のTFT14の不良率をより一層低減することができる。
〈平坦化膜の形成〉
上記のようにして形成された走査配線12、TFT14、ダミーTFT24、データ配線13、ダミーデータ配線23、タッチ電極配線16aの上に、第4の絶縁膜1e(平坦化膜)が成膜される。第4の絶縁膜1eとして、アクリル樹脂からなる感光性樹脂を用いることができる。そして、第4の絶縁膜1eに、ドレイン電極14dと画素電極15とを接続するためのコンタクトホール15aと、ダミードレイン電極24dとダミー画素電極25とを接続するためのコンタクトホール25aと、タッチ電極配線16aとタッチ電極16を接続するためのコンタクトホール16eと、が形成される。
上記のようにして形成された走査配線12、TFT14、ダミーTFT24、データ配線13、ダミーデータ配線23、タッチ電極配線16aの上に、第4の絶縁膜1e(平坦化膜)が成膜される。第4の絶縁膜1eとして、アクリル樹脂からなる感光性樹脂を用いることができる。そして、第4の絶縁膜1eに、ドレイン電極14dと画素電極15とを接続するためのコンタクトホール15aと、ダミードレイン電極24dとダミー画素電極25とを接続するためのコンタクトホール25aと、タッチ電極配線16aとタッチ電極16を接続するためのコンタクトホール16eと、が形成される。
〈画素電極の形成〉
そして、第1の透明酸化物薄膜からなる画素電極15、及びダミー画素電極25が同一の層として成膜され、所定の形状にパターニングされる。第1の透明酸化物薄膜としては、ITO(Indium Tin Oxide)又はIZO(Indium Zinc Oxide)を用いることができる。画素電極15は、画素毎(ダミー画素毎)に分離され、ベタ状で、且つ、FFS方式用に平面視で屈曲した形状にパターニングされる。
そして、第1の透明酸化物薄膜からなる画素電極15、及びダミー画素電極25が同一の層として成膜され、所定の形状にパターニングされる。第1の透明酸化物薄膜としては、ITO(Indium Tin Oxide)又はIZO(Indium Zinc Oxide)を用いることができる。画素電極15は、画素毎(ダミー画素毎)に分離され、ベタ状で、且つ、FFS方式用に平面視で屈曲した形状にパターニングされる。
〈分離膜の形成〉
上記の後には、画素電極15とタッチ電極16とを電気的に分離するためで、かつ、ダミー画素電極25と額縁タッチ電極26とを電気的に分離するための分離膜1f(第5の絶縁膜)が成膜される。分離膜1fとして、酸化ケイ素や窒化ケイ素が用いられる。そして、タッチ電極16とタッチ電極配線16aとを接続するためのコンタクトホール16eが分離膜1fに形成される。
上記の後には、画素電極15とタッチ電極16とを電気的に分離するためで、かつ、ダミー画素電極25と額縁タッチ電極26とを電気的に分離するための分離膜1f(第5の絶縁膜)が成膜される。分離膜1fとして、酸化ケイ素や窒化ケイ素が用いられる。そして、タッチ電極16とタッチ電極配線16aとを接続するためのコンタクトホール16eが分離膜1fに形成される。
〈タッチ電極、及び額縁タッチ電極の形成〉
そして、第2の透明酸化物薄膜からなるタッチ電極16、及び額縁タッチ電極26が成膜され、所定の形状にパターニングされる。第2の透明酸化物薄膜としては、ITO又はIZOを用いることができる。そして、タッチ電極16に、スリット部16bが形成される。これにより、アクティブマトリクス基板1が完成する。
そして、第2の透明酸化物薄膜からなるタッチ電極16、及び額縁タッチ電極26が成膜され、所定の形状にパターニングされる。第2の透明酸化物薄膜としては、ITO又はIZOを用いることができる。そして、タッチ電極16に、スリット部16bが形成される。これにより、アクティブマトリクス基板1が完成する。
[第2実施形態]
次に、図6~図8を参照して、第2実施形態による表示装置200の構成について説明する。なお、第1実施形態と同様の構成には、第1実施形態と同じ符号を用い説明を省略する。例えば、表示装置200における画素領域R1内の構成は、第1実施形態の表示装置100における画素領域R1内の構成と同様である。
次に、図6~図8を参照して、第2実施形態による表示装置200の構成について説明する。なお、第1実施形態と同様の構成には、第1実施形態と同じ符号を用い説明を省略する。例えば、表示装置200における画素領域R1内の構成は、第1実施形態の表示装置100における画素領域R1内の構成と同様である。
図6は、第2実施形態による表示装置200の構成の一部を説明するための図である。図7は、第2実施形態による額縁タッチ電極226の構成を説明するための平面模式図である。図8は、図6のB2-B2線に沿ったアクティブマトリクス基板201の断面図である。
また、第2実施形態による第1ダミー領域Rda1に配置されている額縁タッチ電極226の形態は、第1実施形態による額縁タッチ電極26の形態と異なる。具体的には、額縁タッチ電極226は、画素領域R1に向かって突出する凸部226bを含む。凸部226bは、平面視でタッチ電極16のうちの額縁タッチ電極226側の辺16cの形状に沿った形状を有する。具体的には、辺16cは、平面視でX方向に向かって窪む屈曲部分を有する。そして、凸部226bの画素領域R1側の端辺は、辺16cの屈曲部分に向かってX方向に突出する屈曲部分を有する。第1ダミー領域Rda1は、凸部226bが設けられた第3ダミー領域Rda3を含む。第3ダミー領域Rda3は、第1ダミー領域Rda1のうちの画素領域R1側に設けられている。なお、第1実施形態では、走査配線駆動回路12aと画素領域R1との間において、額縁タッチ電極26のうちの画素領域R1側の端辺は、Y方向に平行な直線状に形成されている。
また、第2実施形態による第2ダミー領域Rda2に配置されているダミーアレイ部227の形態は、第1実施形態によるダミーアレイ部27の形態と異なる。具体的には、第2実施形態によるダミーアレイ部227には、ダミー画素電極25が設けられておらず、複数のダミーTFT224を含む。また、複数のダミーTFT224うちの一部が、額縁タッチ電極226と平面視で重なる位置に配置されている。
図7に示すように、額縁タッチ電極226のうちの画素領域R1よりも紙面右側の部分において、タッチ電極16の辺16dに沿った形状を有する凹部226cが設けられている。これにより、画素領域R1の紙面左方向の端部(一方端)と紙面右方向の端部(他方端)との両方において、額縁タッチ電極226が、タッチ電極16の辺16c及び16dのそれぞれに沿った形状となる。この結果、画素領域R1の一方端における額縁タッチ電極226と、他方端における額縁タッチ電極226とは、同様の大きさで、タッチ電極16の感度を向上させることができる。
図6に示すように、第2実施形態の表示装置200は、額縁タッチ電極配線226aを備える。額縁タッチ電極配線226aは、例えば、金属薄膜から構成される。これにより、額縁タッチ電極226の負荷を下げることが可能となる。額縁タッチ電極配線226aは、データ配線13の材料である上記した第2金属薄膜(低抵抗金属の薄膜)により構成されている。そして、図8に示すように、額縁タッチ電極226と額縁タッチ電極配線226aとは、第4の絶縁膜1e(平坦化膜)に設けられたコンタクトホール226dを介して接続されている。また、額縁タッチ電極配線226aは、額縁タッチ電極226の下層に配置されている。また、図7に示すように、額縁タッチ電極配線226aは、ダミーTFT224の少なくとも一部と平面視で重なって配置されている。このように、額縁タッチ電極226の一部と額縁タッチ電極配線226aの一部とダミーTFT224の一部とが重なって配置されているので、これらを配置するための面積を縮小させることができる。
第2実施形態では、第1実施形態に比べて、より多くのダミーアレイ部227が配置され、かつ、ダミーアレイ部227と額縁タッチ電極226とが重なっている領域が大きい。しかしながら、第2実施形態では、ダミーアレイ部227は、ダミー画素電極を含まず、ダミーTFT224のみからなるので、額縁タッチ電極226とダミーアレイ部227とが平面視で重なる面積は縮小されている。これにより、額縁タッチ電極226と他の電極との間で、異物によって短絡する可能性を低減することができる。
また、複数のダミーTFT224の紙面左右方向の配置間隔の大きさP1(ピッチ)は、画素領域R1のTFT14の配置間隔の大きさP2(ピッチ)よりも小さい。これにより、ダミー領域Rdaの大きさが第1実施形態のダミー領域Rdと同じであっても、第1実施形態よりも、多数のダミーTFT224を配置することができる。この結果、静電気によってアクティブマトリクス基板1の端部から順番にESD破壊が進んだとしても画素領域R1のTFT14が破壊される可能性を低減することができる。なお、ダミーTFT224は、画素領域のTFT14と平面形状を同一とするがこれに限らない。例えば、ダミーTFT224はコンタクトホールを介して接続されたダミーのソース電極やダミーのドレイン電極を伴わなくてもよい。また、例えば、ダミーTFT224の配置の向きを画素領域R1内のTFT14と異ならせてもよい。また、ダミーTFT224は、ダミーのゲート電極224aとゲート絶縁膜1cとダミーのゲート電極と交差するダミー半導体層224bからなるが、ダミーのゲート電極224aが走査配線12から分岐したパターンではなく、ダミーのゲート電極224aが走査配線12そのものであってもよい。
第3ダミー領域Rda3は、画素領域R1内における複数の画素11内の構造物が有する回路定数の不均一性(不連続性)を原因として表示品位が低下してしまうことを抑えることを目的とした領域である。回路定数に対する影響が大きな因子の1つは寄生容量である。そこで、第3ダミー領域Rda3において寄生容量を形成して、表示品位の低下が防止されている。
ここで、寄生容量は近接した電極同士で生じる。このため、第3ダミー領域Rda3は、第1ダミー領域Rda1のうちの画素領域R1に近い側の部分に設けられている。また、第3ダミー領域Rda3は、画素領域R1のデータ配線13及びタッチ電極16に近接している。
図6に示すように、タッチ電極16は、Y軸を中心に非線対称の形状を有する。これにより、タッチ電極16よりも紙面左側の額縁タッチ電極226の凸部226bの形状は、図7に示すように、タッチ電極16よりも紙面右側の額縁タッチ電極226の凹部226cの形状と異なる形状であってもよい。
図7に示すように、額縁タッチ電極226の凸部226bとタッチ電極16との間隔の大きさd2は、紙面左右方向に隣り合う2つのタッチ電極16の間隔の大きさd1と等しい。これにより、画素領域R1の端部近傍の画素11内の構造物が有する回路定数を、画素領域R1の中央部の画素11内の構造物が有する回路定数と同一にすることができる。この結果、表示の均一化を図ることができる。
[第3実施形態]
次に、図9~図11を参照して、第3実施形態による表示装置300の構成について説明する。なお、第1又は第2実施形態と同様の構成には、第1又は第2実施形態と同じ符号を用い説明を省略する。
次に、図9~図11を参照して、第3実施形態による表示装置300の構成について説明する。なお、第1又は第2実施形態と同様の構成には、第1又は第2実施形態と同じ符号を用い説明を省略する。
図9は、第3実施形態による表示装置300の構成の一部を説明するための図である。図10は、図9のB3-B3線に沿ったアクティブマトリクス基板301の断面図である。図11は、第3実施形態による額縁タッチ電極326の構成を説明するための平面模式図である。
図9に示すように、第3実施形態では、第1ダミー領域Rdb1と第2ダミー領域Rdb2と第3ダミー領域Rdb3に加えて、第1ダミー領域Rdb1内に第4ダミー領域Rdb4が設けられている。
第4ダミー領域Rdb4は、第1ダミー領域Rdb1のうちの画素領域R1に近い側の領域で、かつ、額縁タッチ電極326のパターン密度が調整された領域である。また、第4ダミー領域Rdb4は、画素電極15及びタッチ電極16のパターニングの精度を確保するための領域である。ここで、画素電極15及びタッチ電極16は上記した製造方法(半導体形成プロセス)を用いてパターニングすることができる。しかしながら、画素領域R1における中央部分と端部とを比較すると、端部においてはパターンの粗密が急激に変化することがある。このため、端部では、パターニングが意図した形状や寸法に仕上がらないことがある。これに対して、第3実施形態では、第4ダミー領域Rdb4により、画素領域R1の端部におけるパターニングが意図した形状や寸法に仕上がらないことを防止する。
具体的には、額縁タッチ電極326は、画素領域R1に設けられているタッチ電極16のスリット部16bと同一の形状を有するダミースリット部326dを有する。これにより、タッチ電極16のパターニングが画素領域R1全体にわたって均一になる。また、ダミースリット部326dは、額縁タッチ電極326の全体には設けられずに、画素領域R1に近い側の一部の領域(第4ダミー領域Rdb4)内のみに設けられている。これにより、必要以上に額縁タッチ電極326の面積が小さくなるのを防止することができる。例えば、図11に示すように、画素領域R1の紙面左側及び右側に設けられたダミースリット部326dは画素1行あたり1か所としている。また、画素領域R1の紙面上側及び下側に設けられた第4ダミー領域Rdb4に形成されたダミースリット部326eは、額縁タッチ電極326に、紙面上方向又は紙面下方向に隣接するスリット部16bと同一の数設けられている。また、ダミースリット部326eのY方向の長さL2は、スリット部16bの長さL1よりも短く、例えば約3分の1である。
以上、実施の形態を説明したが、上述した実施の形態は本開示を実施するための例示に過ぎない。よって、本開示は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
(1)上記第1~第3実施形態では、画素電極をタッチ電極よりも下層に形成する例を示したが、本開示はこれに限られない。例えば、画素電極をタッチ電極よりも下層に形成してもよい。
(2)上記第1~第3実施形態では、タッチ電極と同一層でかつ同一の材料(第2の透明酸化物)により額縁タッチ電極を形成する例を示したが、本開示はこれに限らない。例えば、額縁タッチ電極を、画素電極用の第1の透明酸化物と、タッチ電極用の第2の透明酸化物との積層膜により構成してもよい。また、額縁タッチ電極を、透明な導電膜ではなく、金属薄膜や金属薄膜を含んだ積層膜から構成してもよい。
(3)上記第1~第3実施形態では、タッチ電極配線を、データ配線と同一の層に形成する例を示したが、本開示はこれに限らない。例えば、タッチ電極配線を、データ配線とは異なる材料により構成してもよい。この場合、タッチ電極配線とデータ配線を平面視で重ならないように平行に配置してもよいし、絶縁膜を介してデータ配線とタッチ電極配線とを積層させてもよい。
(4)上記第1~第3実施形態では、画素領域を取り囲むように額縁タッチ電極を配置する例を示したが、本開示はこれに限らない。例えば、画素領域のうちのタッチの動作が不安定になりやすい辺のみを対象として、部分的に額縁タッチ電極を配置してもよい。即ち、額縁タッチ電極の線幅W1(図4参照)は、画素領域の周囲で一定でなくてもよい。例えば、タッチ感度が不安定になり易い画素領域の端部(辺)において額縁タッチ電極の線幅を太くしてもよい。ここで、一律に額縁タッチ電極の線幅を太くすると表示パネルの額縁が大きくなることがある。また、額縁タッチ電極と、走査配線及びデータ配線との交差部が増えるため意図しない不良の原因となる。本願発明者の実験(知見)によると、矩形の画素領域の場合では、端子がある辺(下辺)ではタッチ感度が安定し、端子がある辺と交差する向きの辺(左辺及び右辺)及び端子から遠い辺(上辺)ではタッチ感度が不安定になり易かった。したがって、図12に示す変形例による額縁タッチ電極426のように、端子がある辺(下辺:Y軸の負側)に配置された部分の線幅をW1B、端子から画素領域を挟んで遠い側にある辺(上辺:Y軸の正側)に配置された部分の線幅をW1T、端子側ある辺と交差する向きの左辺及び右辺に配置された額縁タッチ電極426の線幅をそれぞれW1L及びW1Rとした場合、例えば、以下の式(1)の関係を有するように額縁タッチ電極426を構成してもよい。また、式(1)に限られず、式(2)又は式(3)の関係を有するように額縁タッチ電極426を構成してもよい。
W1B<W1L=W1R<W1T・・・(1)
W1B<W1L=W1R=W1T・・・(2)
W1B=W1L=W1R<W1T・・・(3)
なお、上記式(1)~(3)では、額縁タッチ電極426の左辺に配置された部分の線幅W1Lと右辺に配置された部分の線幅W1Rは同一としているがこれに限らない。上記の大小関係を満たしたうえで、さらに左辺に配置された部分の線幅W1Lと右辺に配置された部分の線幅W1Rが異なるように額縁タッチ電極426を構成してもよい。
W1B<W1L=W1R<W1T・・・(1)
W1B<W1L=W1R=W1T・・・(2)
W1B=W1L=W1R<W1T・・・(3)
なお、上記式(1)~(3)では、額縁タッチ電極426の左辺に配置された部分の線幅W1Lと右辺に配置された部分の線幅W1Rは同一としているがこれに限らない。上記の大小関係を満たしたうえで、さらに左辺に配置された部分の線幅W1Lと右辺に配置された部分の線幅W1Rが異なるように額縁タッチ電極426を構成してもよい。
(5)上記第1~第3実施形態では、額縁タッチ電極配線を、額縁タッチ電極と同一の材料又は第2金属薄膜(低抵抗金属の薄膜)から構成する例を示したが、本開示はこれに限られない。例えば、額縁タッチ電極配線を、低抵抗金属の薄膜とは異なる金属薄膜から形成してもよい。また、ダミーデータ配線を額縁タッチ電極の下に形成し、当該ダミーデータ配線を額縁タッチ電極配線として用いても良い。
(6)上記第1~第3実施形態では、タッチ電極のそれぞれに対して設けるタッチ電極配線の本数を1本とする例を示しているが、本開示はこれに限らない。例えば、1つのタッチ電極に対して複数のタッチ電極配線が設けられても良い。また、それぞれのタッチ電極に設けるタッチ電極配線の本数を同一にはせずに、タッチ電極配線が長くなるタッチ電極に対してより多くの本数のタッチ電極配線を設けてもよい。なお、額縁タッチ電極はタッチ電極配線を介してダミーの共通電極電圧とダミーのタッチ検出するためのスキャン信号が時分割されて与えられるがこれに限らない。例えばタッチ検出の安定化に対する寄与は限定的になるが、タッチ電極の周囲の寄生容量の均一化を目的として、額縁タッチ電極に対して常時ダミーの共通電極電圧が与えられていてもよい。
(7)上記第1~第3実施形態では、画素領域と額縁領域との境界近傍にタッチ電極の端部を配置する例したが、本開示はこれに限らない。タッチ電極が画素領域と額縁領域との境界を越えて、外側に若干延伸してもよい。この場合は、額縁領域内であっても、タッチ電極が存在する領域には、額縁タッチ電極を配置できないので、第1ダミー領域は、画素領域の端部又はタッチ電極の端部のうちの外縁側に位置する端部、から、額縁タッチ電極の輪郭のうちの画素領域から遠い側にある輪郭までとなる。
(8)上記第1~第3実施形態では、額縁素子の一例として、ダミースイッチング素子及びダミー画素電極の少なくとも一方を含むダミーアレイ部を第2ダミー領域に設ける例を示したがこれに限らない。例えば、額縁素子を、走査配線と他の走査配線とをダイオード又は蛇行した抵抗部材により接続した構造物、又は、データ配線と他のデータ配線とをダイオード又は蛇行した抵抗部材により接続した構造物から構成してもよい。また、額縁素子を、共通電極の配線と接続させること、及び/又は、グランド線に接続させたダミーの走査配線やダミーのデータ配線によって構成して、このようなダミーの配線を、静電気の受け手(画素内の構造物の代わりに静電気を受ける構造物)として構成してもよい。
(9)上記第1~第3実施形態では、アクティブマトリクス基板の歩留まり向上策としてダミーアレイ部を設けているが、本開示はこれに限らない。歩留まりを向上させるために、画素領域を取り囲むように、配線や電極を配置してもよい。また歩留まりを向上させるための管理手段として例えば配線や画素の行位置/列位置を識別するためのパターンを配置してもよい。例えば額縁タッチ電極と平面視して重なる領域に英数字等の記号を、半導体層や金属薄膜や透明電極あるいは絶縁膜のいずれかをパターニングして設けてもよい。これらの記号は電気的にフローティングであるため、額縁タッチ電極と短絡しても駆動上問題が無い。また記号を配置するための領域を必要とせず、額縁を大きくすることがない利点を奏する。
(10)上記第1~第3実施形態では、第1ダミー領域において、額縁タッチ電極とダミーアレイ部の一部とが重なる例を示したが、本開示はこれに限られない。すなわち、第1ダミー領域において、額縁タッチ電極とダミーアレイ部とが重ならなくてもよい。
上述した表示装置は、以下のように説明することもできる。
第1の構成に係るアクティブマトリクス基板は、複数の走査配線と、複数の走査配線に交差して配置された複数のデータ配線と、複数の走査配線と複数のデータ配線とにより区画された複数の画素にそれぞれ配置された複数のスイッチング素子と、スイッチング素子に接続された複数の画素電極と、を備えたアクティブマトリクス基板であって、アクティブマトリクス基板は、平面視において、複数の画素電極が設けられた画素領域と、画素領域を取り囲む額縁領域とを有し、アクティブマトリクス基板は、さらに、画素領域内において複数の画素電極に対向して配置されたタッチ電極と、額縁領域内において第1の層に形成され、タッチ電極と電気的に接続されていない額縁タッチ電極と、額縁領域内において第1の層とは異なる第2の層に形成され、複数の画素のうちの少なくとも1つの画素の静電気破壊を抑制する額縁素子と、を備え、額縁領域は、画素領域と隣接する位置において額縁タッチ電極が配置された第1領域と、第1領域に対して画素領域とは逆側の位置に設けられた第2領域であって、額縁タッチ電極が配置されずに額縁素子が配置された第2領域と、を含む(第1の構成)。
上記第1の構成によれば、額縁領域に額縁タッチ電極が設けられるので、画素領域における額縁領域側の端部でのタッチを有効に検出することができる。また、画素の静電気破壊を抑制する額縁素子が額縁領域に配置されるので、静電気に起因する画素領域における画素内の構造物の不良の発生を防止することができる。そして、額縁領域の第2領域には、額縁タッチ電極が配置されないので、第1領域及び第2領域の両方に額縁タッチ電極が形成される場合に比べて、額縁タッチ電極と額縁素子とが短絡するのを防止することができる。
第1の構成において、前記額縁素子は、前記複数のスイッチング素子と同一の材料で同一の層に形成されたダミースイッチング素子と、前記複数の画素電極と同一の材料で同一の層に形成されたダミー画素電極と、の少なくとも一方を含んでもよい(第2の構成)。
上記第2の構成によれば、額縁素子がダミースイッチング素子を含む場合は、複数のスイッチング素子を製造する工程を行っている際に、アクティブマトリクス基板の周囲から侵入した静電気によってスイッチング素子が破壊されるのを、ダミースイッチング素子によって抑制することができる。また、額縁素子がダミー画素電極を含む場合は、複数の画素電極を製造する工程を行っている際に、アクティブマトリクス基板の周囲から侵入した静電気によって画素電極が破壊されるのを、ダミー画素電極によって抑制することができる。
第1または第2の構成において、第1領域内において、額縁タッチ電極の少なくとも一部は、額縁素子のうちの一部と平面視で重なって配置されてもよい(第3の構成)。
上記第3の構成によれば、額縁タッチ電極の少なくとも一部と額縁素子のうちの一部とが第1領域内で重なる分、額縁領域を小型化することができる。
第1~第3の構成のいずれか1つにおいて、額縁タッチ電極は、平面視で画素領域を囲むように形成されてもよい(第4の構成)。
上記第4の構成によれば、画素領域の縁部分の全体のタッチ感度を向上させることができる。
第1~第4のいずれか1つの構成において、前記タッチ電極の前記第1領域側の端辺は、平面視で屈曲する屈曲線部分を含んでもよく、前記額縁タッチ電極の前記画素領域側の端辺は、前記屈曲線部分に対向する位置において、前記屈曲線部分に沿った形状を有する部分を含んでもよい(第5の構成)。
上記第5の構成によれば、額縁タッチ電極の画素領域側の端辺が、タッチ電極の屈曲線部分に沿った形状を有するので、額縁タッチ電極とタッチ電極との隙間を小さくすることができる。
第1~第5のいずれか1つの構成において、タッチ電極は、複数のスリット部を含んでもよく、前記額縁タッチ電極は、前記額縁タッチ電極のうちの前記画素領域側の部分に形成された孔部または切り欠き部を有してもよい(第6の構成)。
ここで、半導体形成プロセスにおいて、電極の密度が急激に変化する箇所では、意図した形状又は意図した寸法にならない場合がある。これに対して、上記第6の構成によれば、額縁タッチ電極のうちの画素領域側の部分に孔部または切り欠き部が形成されるので、額縁タッチ電極のうちの画素領域側の部分の密度を、スリットが設けられているタッチ電極の密度に近い大きさにすることができる。この結果、タッチ電極と額縁タッチ電極との間で、電極の密度が急激に変化しないので、タッチ電極が意図した形状にならないこと及び意図した寸法にならないことを防止することができる。
第6の構成において、額縁タッチ電極の孔部または切り欠き部は、複数のスリット部のうちの少なくとも1つと平面視で同一の形状を有してもよい(第7の構成)。
上記第7の構成によれば、額縁タッチ電極のうちの画素領域側の部分の密度を、スリットが設けられているタッチ電極の密度と同一にすることができる。
第8の構成に係る表示パネルは、第1~第7のいずれか1つの構成のアクティブマトリクス基板と、アクティブマトリクス基板に対向して配置された対向基板と、を備える(第8の構成)。
上記第8の構成によれば、画素領域における額縁領域側の端部でのタッチを有効に検出することが可能で、かつ、画素領域における画素内の構造物の不良率を低くしながら、額縁領域内で短絡が生じるのを防止することが可能な表示パネルを提供することができる。
第9の構成に係る表示装置は、第8の構成の表示パネルと、表示パネルを制御する制御回路と、を備える(第9の構成)。
上記第9の構成によれば、画素領域における額縁領域側の端部でのタッチを有効に検出することが可能で、かつ、画素領域における画素内の構造物の不良率を低くしながら、額縁領域内で短絡が生じるのを防止することが可能な表示装置を提供することができる。
1,201,301…アクティブマトリクス基板、2…対向基板、3…ドライブ回路、10…表示パネル、11…画素、12…走査配線、13…データ配線、14…薄膜トランジスタ、15…画素電極、16…タッチ電極、16b…スリット部、16c,16d…辺、20…制御回路、23…ダミーデータ配線、24、224…ダミー薄膜トランジスタ、24a、224a…ダミーゲート電極、24b、224b…ダミー半導体層、25…ダミー画素電極、26,226,326,426…額縁タッチ電極、27,227…ダミーアレイ部、100,200,300…表示装置、226b…凸部、226c…凹部、326d,326e…ダミースリット部、R1…画素領域、R2…額縁領域、Rd,Rda,Rdb…ダミー領域、Rd1,Rda1,Rdb1…第1ダミー領域、Rd2,Rda2,Rdb2…第2ダミー領域、Rda3、Rdb3…第3ダミー領域、Rdb4…第4ダミー領域
Claims (9)
- 複数の走査配線と、
前記複数の走査配線に交差して配置された複数のデータ配線と、
前記複数の走査配線と前記複数のデータ配線とにより区画された複数の画素にそれぞれ配置された複数のスイッチング素子と、
前記スイッチング素子に接続された複数の画素電極と、を備えたアクティブマトリクス基板であって、
前記アクティブマトリクス基板は、平面視において、前記複数の画素電極が設けられた画素領域と、前記画素領域を取り囲む額縁領域とを有し、
前記アクティブマトリクス基板は、さらに、
前記画素領域内において前記複数の画素電極に対向して配置されたタッチ電極と、
前記額縁領域内において第1の層に形成され、前記タッチ電極と電気的に接続されていない額縁タッチ電極と、
前記額縁領域内において前記第1の層とは異なる第2の層に形成され、前記複数の画素のうちの少なくとも1つの画素の静電気破壊を抑制する額縁素子と、を備え、
前記額縁領域は、
前記画素領域と隣接する位置において前記額縁タッチ電極が配置された第1領域と、
前記第1領域に対して前記画素領域とは逆側の位置に設けられた第2領域であって、前記額縁タッチ電極が配置されずに前記額縁素子が配置された第2領域と、を含む、アクティブマトリクス基板。 - 前記額縁素子は、前記複数のスイッチング素子と同一の材料で同一の層に形成されたダミースイッチング素子と、前記複数の画素電極と同一の材料で同一の層に形成されたダミー画素電極と、の少なくとも一方を含む、請求項1に記載のアクティブマトリクス基板。
- 前記第1領域内において、前記額縁タッチ電極の少なくとも一部は、前記額縁素子のうちの一部と平面視で重なる、請求項1または2に記載のアクティブマトリクス基板。
- 前記額縁タッチ電極は、平面視で前記画素領域を囲む、請求項1~3のいずれか1項に記載のアクティブマトリクス基板。
- 前記タッチ電極の前記第1領域側の端辺は、平面視で屈曲する屈曲線部分を含み、
前記額縁タッチ電極の前記画素領域側の端辺は、前記屈曲線部分に対向する位置において、前記屈曲線部分に沿った形状を有する部分を含む、請求項1~4のいずれか1項に記載のアクティブマトリクス基板。 - 前記タッチ電極は、複数のスリット部を含み、
前記額縁タッチ電極は、前記額縁タッチ電極のうちの前記画素領域側の部分に形成された孔部または切り欠き部を有する、請求項1~5のいずれか1項に記載のアクティブマトリクス基板。 - 前記孔部または前記切り欠き部は、前記複数のスリット部のうちの少なくとも1つと平面視で同一の形状を有する、請求項6に記載のアクティブマトリクス基板。
- 請求項1から請求項7までのいずれか1つに記載されたアクティブマトリクス基板と、
前記アクティブマトリクス基板に対向して配置された対向基板と、を備える、表示パネル。 - 請求項8に記載された表示パネルと、
前記表示パネルを制御する制御回路と、を備える、表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021175058A JP2023064656A (ja) | 2021-10-26 | 2021-10-26 | アクティブマトリクス基板、表示パネル、及び表示装置 |
CN202211305770.8A CN116027599A (zh) | 2021-10-26 | 2022-10-24 | 有源矩阵基板、显示面板及显示装置 |
US17/972,490 US20230132110A1 (en) | 2021-10-26 | 2022-10-24 | Active matrix substrate, display panel, and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021175058A JP2023064656A (ja) | 2021-10-26 | 2021-10-26 | アクティブマトリクス基板、表示パネル、及び表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023064656A true JP2023064656A (ja) | 2023-05-11 |
Family
ID=86055916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021175058A Pending JP2023064656A (ja) | 2021-10-26 | 2021-10-26 | アクティブマトリクス基板、表示パネル、及び表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230132110A1 (ja) |
JP (1) | JP2023064656A (ja) |
CN (1) | CN116027599A (ja) |
-
2021
- 2021-10-26 JP JP2021175058A patent/JP2023064656A/ja active Pending
-
2022
- 2022-10-24 CN CN202211305770.8A patent/CN116027599A/zh active Pending
- 2022-10-24 US US17/972,490 patent/US20230132110A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230132110A1 (en) | 2023-04-27 |
CN116027599A (zh) | 2023-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210181591A1 (en) | Liquid crystal display device | |
JP4645488B2 (ja) | 液晶装置及び電子機器 | |
KR100841153B1 (ko) | 액정 장치 및 전자기기 | |
US10670932B2 (en) | Array substrate comprising a conductive layer directly contacting a first protrusion and a second protrusion that respectively protrude from a scanning line and a metal line and display device having the same | |
JP4858820B2 (ja) | アクティブマトリクス基板及び液晶表示装置並びにその製造方法 | |
JP4889388B2 (ja) | 液晶表示装置 | |
JP6116220B2 (ja) | 液晶表示パネル | |
KR102047727B1 (ko) | 터치센서 인셀 타입 액정표시장치용 어레이 기판 | |
KR20100019601A (ko) | 표시 장치 | |
JP2008032899A (ja) | 液晶表示装置 | |
JP2007220123A (ja) | 薄膜トランジスタ表示板及び表示装置 | |
JP2011186279A (ja) | 液晶表示パネル | |
KR20140129504A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
JP5429776B2 (ja) | 液晶表示パネル | |
KR20130015734A (ko) | 액정표시장치 | |
KR101799938B1 (ko) | 액정표시장치 | |
US8670080B2 (en) | Liquid crystal display device | |
JP2007226200A (ja) | 液晶装置及び電子機器 | |
KR101620527B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
KR20130030975A (ko) | 액정표시장치 | |
US10168581B2 (en) | Display device | |
JP5373182B2 (ja) | 液晶表示パネルおよび液晶表示装置 | |
JP4987987B2 (ja) | 液晶表示装置 | |
JP6652901B2 (ja) | 表示装置及びその製造方法 | |
JP2006091486A (ja) | 電気光学装置及び電子機器 |