JP2023064656A - アクティブマトリクス基板、表示パネル、及び表示装置 - Google Patents

Abstract

【課題】画素領域における額縁領域側の端部でのタッチを有効に検出することが可能で、かつ、画素領域における画素内の構造物の不良率を低くしながら、額縁領域内で短絡が生じるのを防止するアクティブマトリクス基板、表示パネル及び表示装置を提供する。【解決手段】表示装置１００において、アクティブマトリクス基板は、画素領域Ｒ１内に配置されたタッチ電極１６と、額縁領域Ｒ２内に配置された額縁タッチ電極２６と、額縁領域Ｒ２内に配置されたダミーアレイ部２７と、を備える。額縁領域Ｒ２は、画素領域Ｒ１と隣接する位置において額縁タッチ電極２６が配置された第１ダミー領域Ｒｄ１と、第１ダミー領域Ｒｄ１に対して画素領域Ｒ１とは逆側の位置に設けられた第２ダミー領域Ｒｄ２とを含む。第２ダミー領域Ｒｄ２には、額縁タッチ電極２６が配置されずにダミーアレイ部２７が配置されている。【選択図】図４

Description

本開示は、アクティブマトリクス基板、表示パネル、及び表示装置に関する。

近年、液晶表示装置に設けられる表示パネルが実用化されている。例えば、アクティブマトリクス基板を備えた表示パネルが、スマートフォンやタブレット端末等の液晶表示装置の表示画面として広く用いられている。これらの表示パネルに用いられているアクティブマトリクス基板の構造は、当業者によって様々に提案されてきた。

例えば、製造工程中における不良の抑制及びアクティブマトリクス基板の性能の安定化させることを目的として、画素領域の周囲の領域である額縁領域の一部に、画素領域に設けられた構造物に類似の構造を有するが、画素領域において対応する構造物と同様の機能を果たさない構造物（以下、「ダミーの構造物」という）が配置されたアクティブマトリクス基板が提案されている。このようなアクティブマトリクス基板では、典型的には、ダミーの構造物が矩形状の画素領域の外側に、画素領域の各辺に沿って複数行又は複数列配置される。例えば、特許文献１には、ダミーの構造物をダミーの画素とし、複数のダミーの画素と対向する共通電極が設けられている。ダミーの画素の配列の間隔は、画素領域における複数の画素の間隔に比べて小さい。また、この共通電極は、複数のダミーの画素が設けられた額縁領域を覆うとともに、画素領域を覆うように形成されている。

また、特許文献２のアクティブマトリクス基板には、ダミーの構造物をゲート線とゲート線と交差するダミーの半導体層とし、その配列の間隔を、画素領域における複数の半導体層の間隔に比べて小さくするアクティブマトリクス基板が開示されている。

また、タッチパネルの機能を表示パネルが備えたインセルタッチパネルが提案されている。このようなインセルタッチパネルは、例えば、特許文献３及び４に開示されている。インセルタッチパネルでは、画素領域を覆うように形成されている共通電極は、複数に分割されている。そして、分割された共通電極のそれぞれが、タッチ電極を兼ねる。また、上記特許文献４では、インセルタッチパネルのうちの縁部分のタッチ感度を向上させるために、タッチ入力を受信するタッチ電極を画素領域よりも外側の額縁領域に配置することが開示されている。

特開２００７－１７４７８号公報

特開２０１６－５７３４４号公報

特開２０１４－１６４７５２号公報

特開２０１５－６４８５４号公報

ここで、アクティブマトリクス基板では、周囲から静電気が侵入する場合がある。このため、アクティブマトリクス基板では、マトリクス状に配置された複数の画素のうち、各行および各列の端に近い画素ほど、不良率が高くなる。そこで、アクティブマトリクス基板の額縁領域に構造物を配置することにより、静電気が周囲から侵入した場合でも、構造物が破壊されることによって画素に破壊が及ぶことを防ぐことができる。この結果、額縁領域よりも内側の画素領域における画素内の構造物の不良率を低くすることができる。これにより、アクティブマトリクス基板の歩留まりを向上させることができる。

また、インセルタッチパネルのうちの画素領域における額縁領域側の端部でのタッチを有効に検出するために、タッチを検出するための構造物を額縁領域にも配置することが考えられる。

しかしながら、タッチを検出するための構造物と、画素領域内の構造物の不良率を低下させるための構造物との両方を額縁領域に配置した場合、これらの構造物が平面視で重なる面積が大きくなる。この結果、製造工程中に、額縁領域に混入した異物によって、タッチを検出するための構造物と、不良率を低下させるための構造物とが短絡する可能性が高くなるという問題点がある。

そこで、本開示は、上記のような課題を解決するためになされたものであり、画素領域における額縁領域側の端部でのタッチを有効に検出することが可能で、かつ、画素領域における画素内の構造物の不良率を低くしながら、額縁領域内で短絡が生じるのを防止することが可能なアクティブマトリクス基板、表示パネル、及び表示装置を提供することを目的とする。

上記課題を解決するために、本開示の第１の態様に係るアクティブマトリクス基板は、複数の走査配線と、前記複数の走査配線に交差して配置された複数のデータ配線と、前記複数の走査配線と前記複数のデータ配線とにより区画された複数の画素にそれぞれ配置された複数のスイッチング素子と、前記スイッチング素子に接続された複数の画素電極と、を備えたアクティブマトリクス基板であって、前記アクティブマトリクス基板は、平面視において、前記複数の画素電極が設けられた画素領域と、前記画素領域を取り囲む額縁領域とを有し、前記アクティブマトリクス基板は、さらに、前記画素領域内において前記複数の画素電極に対向して配置されたタッチ電極と、前記額縁領域内において第１の層に形成され、前記タッチ電極と電気的に接続されていない額縁タッチ電極と、前記額縁領域内において前記第１の層とは異なる第２の層に形成され、前記複数の画素のうちの少なくとも１つの画素の静電気破壊を抑制する額縁素子と、を備え、前記額縁領域は、前記画素領域と隣接する位置において前記額縁タッチ電極が配置された第１領域と、前記第１領域に対して前記画素領域とは逆側の位置に設けられた第２領域であって、前記額縁タッチ電極が配置されずに前記額縁素子が配置された第２領域と、を含む。

第２の態様に係る表示パネルは、第１の態様に係るアクティブマトリクス基板と、前記アクティブマトリクス基板に対向して配置された対向基板と、を備える。

第３の態様に係る表示装置は、第１の態様に係る表示パネルと、前記表示パネルを制御する制御回路と、を備える。

上記の構成によれば、額縁領域に額縁タッチ電極が設けられるので、画素領域における額縁領域側の端部でのタッチを有効に検出することができる。また、画素の静電気破壊を抑制する額縁素子が額縁領域に配置されるので、静電気に起因する画素領域における画素内の構造物の不良の発生を防止することができる。そして、額縁領域の第２領域には、額縁タッチ電極が配置されないので、第１領域及び第２領域の両方に額縁タッチ電極が形成される場合に比べて、額縁タッチ電極と額縁素子とが短絡するのを防止することができる。

図１は、第１実施形態による表示装置１００のブロック図である。 図２は、表示パネル１０の構成を模式的に示した斜視図である。 図３は、第１実施形態によるタッチ電極１６と額縁タッチ電極２６との配置関係を模式的に示した平面図である。 図４は、図３の部分Ａ１の拡大図である。 図５は、図４におけるアクティブマトリクス基板１のＢ１－Ｂ１線に沿った断面図である。 図６は、第２実施形態による表示装置２００の構成の一部を説明するための図である。 図７は、第２実施形態による額縁タッチ電極２２６の構成を説明するための平面模式図である。 図８は、図６のＢ２－Ｂ２線に沿ったアクティブマトリクス基板２０１の断面図である。 図９は、第３実施形態による表示装置３００の構成の一部を説明するための図である。 図１０は、図９のＢ３－Ｂ３線に沿ったアクティブマトリクス基板３０１の断面図である。 図１１は、第３実施形態による額縁タッチ電極３２６の構成を説明するための平面模式図である。 図１２は、第１～第３実施形態の変形例による額縁タッチ電極４２６の構成を説明するための平面模式図である。

以下、本開示の実施形態を図面に基づいて説明する。なお、本開示は、以下の実施形態に限定されるものではなく、本開示の構成を充足する範囲内で、適宜設計変更を行うことが可能である。また、以下の説明において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、実施形態および変形例に記載された各構成は、本開示の要旨を逸脱しない範囲において適宜組み合わされてもよいし、変更されてもよい。また、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。

［第１実施形態］
図１は、第１実施形態による表示装置１００のブロック図である。図２は、表示パネル１０の構成を模式的に示した斜視図である。表示装置１００は、これに限られないが、例えば、スマートフォン、タブレット端末、及びパーソナルコンピューターとして構成される。図１に示すように、表示装置１００は、表示パネル１０と、制御回路２０とを備える。制御回路２０は、表示パネル１０に配置されているドライブ回路３（図２参照）に制御信号を送信するタイミングコントローラーを含む。

（表示パネルの全体構成）
第１実施形態では、表示パネル１０は、指示体によるタッチを検出する機能を有する横電界方式（ＦＦＳ方式）の液晶パネルである。図２に示すように、表示パネル１０は、アクティブマトリクス基板１と、対向基板２とを含む。アクティブマトリクス基板１は、アレイ基板とも呼ばれる。対向基板２は、図示しないカラーフィルタが設けられており、カラーフィルタ基板とも呼ばれる。アクティブマトリクス基板１と、対向基板２とは、互いの面が向かい合うようにシール材（図示せず）を介して、所定の間隙が保持されるように貼り合わせられる。アクティブマトリクス基板１と対向基板２との間隙には、液晶材（図示せず）が充填されている。

図２に示すように、アクティブマトリクス基板１と対向基板２は同一の寸法ではない。例えば、アクティブマトリクス基板１のＹ方向の長さが、対向基板２のＹ方向の長さよりも大きい。そして、アクティブマトリクス基板１上であって、対向基板２に覆われない領域に、ドライブ回路３が配置されている。ドライブ回路３は、集積回路を含む。また、ドライブ回路３は、図示しないフレキシブルプリント基板を介して、制御回路２０（図１参照）に接続されている。また、図示しないが、表示パネル１０の表示面及び背面に、位相差板及び偏光板などの光学板が配置されている。また、表示パネル１０の背面に、図示しないバックライトが配置される。

（対向基板の構成）
対向基板２は、ガラス板を含む。また、対向基板２の液晶層側に接する表面には遮光膜（ブラックマトリクス）、及びカラーフィルタが形成される。そして、遮光膜及びカラーフィルタの液晶層側に、オーバーコート膜が形成される。また、対向基板２には、アクティブマトリクス基板１との間隔（液晶層の厚み）を維持するためにフォトスペーサが配置される。

（アクティブマトリクス基板の構成）
図２に示すように、アクティブマトリクス基板１は、複数の画素１１が形成された画素領域Ｒ１と、画素領域Ｒ１の周囲の額縁領域Ｒ２とが設けられている。「画素」とは、映像又は画像の表示単位となるアクティブマトリクス基板１の部分であり、複数の走査配線１２と複数のデータ配線１３とにより区画された各々の領域である。画素１１内には、薄膜トランジスタ１４（以下、「ＴＦＴ１４」という）、及び画素電極１５が配置される。画素領域Ｒ１は、言い換えると、映像や画像を表示する表示領域である。額縁領域Ｒ２は、言い換えると、映像及び画像を表示しない非表示領域である。額縁領域Ｒ２は、回路や配線が配置される領域である。また、対向基板２のうちの額縁領域Ｒ２に対向する位置には、遮光膜が配置されており、額縁領域Ｒ２からの光は対向基板２で遮光されている。これにより、額縁領域Ｒ２内の構造（回路や配線）は、ユーザにより視認されない。

図３は、第１実施形態によるタッチ電極１６と額縁タッチ電極２６との配置関係を模式的に示した平面図である。図４は、図３の部分Ａ１の拡大図である。図３に示すように、第１実施形態では、額縁領域Ｒ２のうちの画素領域Ｒ１に隣接する位置に、ダミー領域Ｒｄが設けられている。ダミー領域Ｒｄとは、後述する額縁タッチ電極２６又はダミーアレイ部２７のいずれか一方が配置された領域である。画素領域Ｒ１は、例えば、平面視で矩形状を有する。ダミー領域Ｒｄは、矩形状の画素領域Ｒ１を囲むように枠状に形成されている。

図５は、図４におけるアクティブマトリクス基板１のＢ１－Ｂ１線に沿った断面図である。図５に示すように、アクティブマトリクス基板１は、ガラス基板１ａを含む。そして、ガラス基板１ａの液晶層側（図５のＺ方向）の面に、走査配線１２（図４参照）、データ配線１３、画素電極１５、タッチ電極１６、及び図示しない端子が形成される。また、第１実施形態では、アクティブマトリクス基板１上には、低温多結晶シリコンプロセスによって形成されたＴＦＴ１４が形成されている。また、図２に示すように、アクティブマトリクス基板１上に、モノリシックに形成された走査配線駆動回路１２ａが配置されている。そして、走査配線駆動回路１２ａは、走査配線１２にゲート信号を供給する。走査配線駆動回路１２ａは、走査配線駆動回路配線１２ｂを介してドライブ回路３に接続されている。ドライブ回路３は、走査配線駆動回路１２ａに制御信号を送信して、走査配線駆動回路１２ａを制御する。また、データ配線１３は、ドライブ回路３に接続されている。そして、データ配線１３には、ドライブ回路３からデータ信号が供給される。

図４に示すように、画素１１の各々には、ＴＦＴ１４と、ＴＦＴ１４に接続された画素電極１５と、が配置されている。また、アクティブマトリクス基板１上には、複数の画素電極１５に共通して配置されたタッチ電極１６が配置されている。なお、図４では、４つの画素電極１５に対して１つのタッチ電極１６が配置される例を示しているが、３つ以下又は５つ以上の画素電極１５に対して１つのタッチ電極１６が配置されてもよい。

複数のタッチ電極１６は、マトリクス状に配置されている。図２に示すように、複数のタッチ電極１６は、タッチ電極配線１６ａを介して、ドライブ回路３に接続されている。ドライブ回路３は、タッチ検出回路、及び表示制御回路の両方として機能する。ドライブ回路３は、表示パネル１０により表示を行う期間には、各タッチ電極１６に対して画素電極１５との電界を生じさせるための共通電極電圧を供給する。ドライブ回路３は、表示パネル１０によりタッチ検出を行う期間には、各タッチ電極１６に対してタッチを検出するためのスキャン信号を供給する。例えば、ドライブ回路３は、表示を行う期間とタッチ検出を行う期間とを時分割で交互に繰り返す。

（アクティブマトリクス基板内の各部の構成）
図４に示すように、走査配線１２は、画素領域Ｒ１における各画素電極１５に対して行単位に、ゲート信号を供給して書き込み状態にするための配線である。走査配線１２は、走査配線駆動回路配線１２ｂから紙面右方向（Ｘ方向）に延伸する配線である。走査配線１２は、当該走査配線１２に隣接して配置された各画素のＴＦＴ１４のゲート電極１４ａ（図５参照）に接続されている。走査配線１２に、ゲート信号が供給されることによって１行単位にＴＦＴ１４がオン状態となる。

データ配線１３は、各画素電極１５に対して映像に応じた電圧を供給するための配線である。データ配線１３は、紙面縦方向（Ｙ方向）に延伸する配線である。第１実施形態では、表示装置１００は、ＦＦＳ方式が採用されているため画素電極１５の縦方向に延びる輪郭の一部は、図４に示すように、平面視で屈曲する屈曲部分を含む。また、表示パネル１０の開口率を確保するために、データ配線１３は、平面視で画素電極１５の屈曲部分に沿った形状を有する。すなわち、データ配線１３には、屈曲部分が設けられている。

図５に示すように、ＴＦＴ１４は、ゲート電極１４ａと、半導体層１４ｂと、ソース電極１４ｃと、ドレイン電極１４ｄとを含む。ＴＦＴ１４は、例えば、トップゲート構造を有する。すなわち、ゲート電極１４ａは、半導体層１４ｂよりも上層（液晶層側）に配置されている。また、ソース電極１４ｃは、データ配線１３に接続されている。また、ソース電極１４ｃは、一部がコンタクトホール内に配置され、半導体層１４ｂに接触している。また、ドレイン電極１４ｄは、画素電極１５に接続されている。また、ドレイン電極１４ｄは、一部がコンタクトホール内に配置され、半導体層１４ｂに接触している。

画素電極１５は、各画素１１内に配置されている。なお、カラー表示を行う場合は、各画素１１はＲＧＢの３原色に対応した３つの副画素で構成される。この場合、画素電極１５は、縦と横の比が３：１の細長い副画素が配列されるが、図４では、説明上、画素が正方形の形状を有するように図示している。

タッチ電極１６は、タッチ検出のための電極であり、かつ、液晶層を制御するための電極である。また、タッチ電極配線１６ａは、タッチ電極１６に信号を供給するための配線である。図４に示すように、複数のタッチ電極配線１６ａは、画素領域Ｒ１内において、紙面左右方向に所定の間隔を隔てて並んで配置される。また、タッチ電極配線１６ａは、表示パネル１０の開口率を向上させるために、かつ、データ配線１３と接近し過ぎないように、データ配線１３の屈曲部分に沿った形状を有する。複数のタッチ電極配線１６ａは、それぞれ、タッチ電極１６の各々に（１対１の関係で）接続されている。また、タッチ電極１６の紙面右側の辺及び紙面左側の辺の各々は、データ配線１３の屈曲部分の形状に沿って屈曲している屈曲部分を含む。また、タッチ電極１６には、画素１１（副画素）ごとに平面視で屈曲したスリット部１６ｂが形成されている。

（ダミー領域内の構成）
図４に示すように、ダミー領域Ｒｄは、額縁領域Ｒ２内において、画素領域Ｒ１と走査配線駆動回路１２ａとの間に設けられている。ダミー領域Ｒｄとは、画素領域Ｒ１と額縁領域Ｒ２との境界から、後述するダミーアレイ部２７が配置された位置でかつ当該境界から最も離れた位置までの領域である。ダミー領域Ｒｄは、画素領域Ｒ１に隣接する位置に設けられている第１ダミー領域Ｒｄ１と、第１ダミー領域Ｒｄ１に対して画素領域Ｒ１とは逆側の位置（第１ダミー領域Ｒｄ１よりも画素領域Ｒ１から遠い位置）に設けられた第２ダミー領域Ｒｄ２とを含む。例えば、第２ダミー領域Ｒｄ２は、第１ダミー領域Ｒｄ１よりも走査配線駆動回路１２ａ側に設けられている。ここで、本開示では、第１ダミー領域Ｒｄ１内の構成と、第２ダミー領域Ｒｄ２内の構成とが異なる。例えば、第１ダミー領域Ｒｄ１及び第２ダミー領域Ｒｄ２のそれぞれの領域に応じて額縁タッチ電極２６の有無やその形態が異なり、また、ダミーアレイ部２７の有無やその形態が異なる。第１実施形態では、第１ダミー領域Ｒｄ１には、額縁タッチ電極２６が配置されている。第２ダミー領域Ｒｄ２には、額縁タッチ電極２６が配置されずに、ダミーアレイ部２７が配置されている。すなわち、第１ダミー領域Ｒｄ１は、ダミー領域Ｒｄのうちの画素領域Ｒ１側の端部から額縁タッチ電極２６のうちの画素領域Ｒ１とは逆側の端部までの範囲である。また、第２ダミー領域Ｒｄ２は、額縁タッチ電極２６のうちの画素領域Ｒ１とは逆側の端部からダミーアレイ部２７が配置された領域のうちの画素領域Ｒ１とは逆側の端部までの範囲である。

〈第１ダミー領域：額縁タッチ電極の構成〉
第１ダミー領域Ｒｄ１は、画素領域Ｒ１の端部又は端部近傍におけるタッチ検出の感度を向上させることを目的とした領域である。図３に示すように、第１ダミー領域Ｒｄ１には、額縁タッチ電極２６が配置されている。額縁タッチ電極２６は、画素領域Ｒ１内のタッチ電極１６と電気的に接続されていない。また、額縁タッチ電極２６は、平面視で画素領域Ｒ１を取り囲む枠状を有する。また、額縁タッチ電極２６のドライブ回路３側の端部に、額縁タッチ電極配線２６ａが接続されている。額縁タッチ電極２６は、額縁タッチ電極配線２６ａを介して、ドライブ回路３に接続されている。ドライブ回路３は、額縁タッチ電極２６に対して、ダミーの共通電極電圧とダミーのタッチ検出のためのスキャン信号が供給する。ここで、「ダミーの共通電極電圧」とは、映像又は画像には用いられないものの、共通電極電圧と同一の電圧値で同一の期間（表示を行う期間）内に供給される電圧である。また、「ダミーのタッチ検出のためのスキャン信号」とは、額縁タッチ電極２６が配置された位置におけるタッチ検出には使用しないものの、画素領域Ｒ１の端部におけるタッチ検出の感度を向上させるために供給される信号である。すなわち、「ダミーのタッチ検出のためのスキャン信号」は、画素領域Ｒ１のうちの額縁領域Ｒ２側の端部及び端部近傍のタッチ検出に使用される信号である。また、「ダミーのタッチ検出のためのスキャン信号」は、タッチ検出を行う期間内に送信される。

ここで、額縁タッチ電極の全体とダミーアレイ部の全体とが平面視で重なるように配置される場合には、額縁タッチ電極の寸法は、ダミーアレイ部内のダミー画素の寸法の整数倍の大きさ（倍数の大きさ）に設定される必要がある。これに対して、第１実施形態では、図４に示すように、額縁タッチ電極２６とダミーアレイ部２７とは一部のみが、平面視で重なるので、額縁タッチ電極２６のＸ方向の幅Ｗ１は、額縁タッチ電極２６として必要な面積を確保できるように任意に設定することができる。すなわち、第１実施形態では、額縁タッチ電極２６の幅Ｗ１を、ダミーアレイ部２７の寸法に左右されない独立した寸法として、額縁タッチ電極２６の動作の観点で必要な大きさ（面積）を確保できるように設定することができる。また、額縁タッチ電極２６には、ダミーアレイ部２７の一部のほか、平面視で走査配線１２が重なっているが、その他の電極や配線が実質的に存在していないので、額縁タッチ電極２６と他の電極又は配線との間に、異物が混入して短絡する可能性は低減されている。また、図４では、額縁タッチ電極２６の幅Ｗ１を、ダミーアレイ部２７の幅Ｗ２よりも大きく図示しているが、幅Ｗ１を幅Ｗ２以下に構成してもよい。

上記の構成によれば、画素領域Ｒ１に隣接する第１ダミー領域Ｒｄ１に額縁タッチ電極２６が設けられるので、ダミーアレイ部２７よりも額縁タッチ電極２６を優先的にタッチ電極１６に近い位置に配置できる。この結果、画素領域Ｒ１の端部及び端部近傍のタッチ検出の感度を向上させることができる。また、上記したように、額縁タッチ電極２６の面積を任意に設定することができるので、額縁タッチ電極２６の負荷を小さくすることができ、額縁タッチ電極２６からのシグナルの大きさを向上させることができる。また、第２ダミー領域Ｒｄ２に額縁タッチ電極２６が設けられないので、額縁タッチ電極２６と、他の配線や電極との間に異物が混入し短絡してしまうのを防止することができる。この結果、アクティブマトリクス基板１が不良になる可能性を低減する（歩留まりを向上させる）ことができる。

また、図３に示すように、ダミー領域Ｒｄのうち、画素領域Ｒ１よりも紙面下側（ドライブ回路３側）の領域Ｒｄ１ａには、第２ダミー領域Ｒｄ２（ダミーアレイ部２７）が設けられずに、第１ダミー領域Ｒｄ１（額縁タッチ電極２６）のみが設けられている。また、ダミー領域Ｒｄのうち、画素領域Ｒ１よりも紙面上側の領域Ｒｄ１ｂには、第２ダミー領域Ｒｄ２（ダミーアレイ部２７）が設けられずに、第１ダミー領域Ｒｄ１（額縁タッチ電極２６）のみが設けられている。

〈第２ダミー領域：ダミーアレイ部の構成〉
第２ダミー領域Ｒｄ２は、アクティブマトリクス基板１の製造工程における不良を抑えること（歩留まり向上）を目的とした領域である。具体的には、第２ダミー領域Ｒｄ２には、製造工程中で発生した静電気から、画素領域Ｒ１内の配線、画素電極１５及びＴＦＴ１４を保護するために、ダミーアレイ部２７が配置されている。ここで、ダミーアレイ部２７は、額縁領域Ｒ２内において額縁タッチ電極２６が形成された層とは異なる層に形成され、アクティブマトリクス基板１の周囲からの静電気によってダミーアレイ部２７自身が破壊されることによって、画素領域Ｒ１内の画素１１の静電気破壊を抑制する額縁素子である。すなわち、アクティブマトリクス基板１の製造工程中及び完成後に、アクティブマトリクス基板１に周囲から静電気が侵入した場合でも、画素領域Ｒ１内の画素１１に静電気が伝達する前に、ダミーアレイ部２７が先に静電気破壊するので、画素１１内の構造物が不良になるのを防止することができる。すなわち、ダミーアレイ部２７は、静電気保護素子として機能する。

図４に示すように、ダミーアレイ部２７とは、画素領域Ｒ１の画素１１内の構造物のうちの少なくとも一部の構造物を模したアレイ状の構造を有する。具体的には、ダミーアレイ部２７は、走査配線１２の一部、ダミーデータ配線２３、ダミー薄膜トランジスタ２４（以下、「ダミーＴＦＴ２４」という）、及びダミー画素電極２５を含む。ダミーデータ配線２３、ダミーＴＦＴ２４、及びダミー画素電極２５は、それぞれ、データ配線１３、ＴＦＴ１４、及び画素電極１５と同一の層でかつ同一の材料により構成され、平面視で同一の形状を有する。これにより、データ配線１３を製造する工程において、アクティブマトリクス基板１の周囲から侵入した静電気によってデータ配線１３が破壊されるのを、ダミーデータ配線２３によって抑制することができる。また、複数のＴＦＴ１４を製造する工程を行っている際に、アクティブマトリクス基板１の周囲から侵入した静電気によってＴＦＴ１４が破壊されるのを、ダミーＴＦＴ２４によって抑制することができる。また、複数の画素電極１５を製造する工程を行っている際に、アクティブマトリクス基板１の周囲から侵入した静電気によって画素電極１５が破壊されるのを、ダミー画素電極２５によって抑制することができる。これらによって、アクティブマトリクス基板１の製造工程中においても、画素領域Ｒ１の画素１１内の構造物を、静電気から保護することができる。この結果、画素領域Ｒ１の画素１１内の構造物の不良率が低減される。

上記したように、額縁タッチ電極２６が、他の電極や配線と平面視で重なると額縁タッチ電極２６の負荷が大きくなり、当該他の電極や配線と短絡しやすくなる。これに対して、第１実施形態では、ダミーアレイ部２７は、第２ダミー領域Ｒｄ２に略全体が配置されている。図５に示すように、ダミーアレイ部２７のダミー画素電極２５の一部と、額縁タッチ電極２６の一部とが、第４の絶縁膜１ｅを介して、平面視で重なるように配置されている。なお、図５に示す例よりも画素領域Ｒ１が小さい場合、額縁タッチ電極２６の長さが小さくなり負荷が小さくなるので、図５に示す例よりも、ダミーアレイ部２７と額縁タッチ電極２６とが平面視で重なる面積を大きくしてもよい。

また、ダミーアレイ部２７に含まれるダミー画素電極２５の面積を、画素電極１５の面積よりも小さく構成した場合、ダミーアレイ部２７のうちのダミー画素電極２５以外の部分と、額縁タッチ電極２６とが平面視で重なって配置されてもよい。ダミーアレイ部２７と額縁タッチ電極２６とが重なる面積を大きくした場合は、額縁領域Ｒ２を小型化することができる。

図３に示すように、領域Ｒｄ１ａ及びＲｄ１ｂには、額縁タッチ電極２６が配置され、ダミーアレイ部２７は配置されていない。これにより、額縁タッチ電極２６と、他の駆動回路や配線、特に領域Ｒｄ１ａにおいてはデータ配線１３及びタッチ電極配線１６ａと第２ダミー領域Ｒｄ２のダミーアレイ部２７とが干渉しない。その結果、データ配線及びタッチ電極配線を、第２ダミー領域のダミーアレイ部に対して干渉するのを防止するために、ダミーアレイ部を迂回して配置する場合に比べて、表示パネル１０の額縁領域Ｒ２を小さくすることができる。なお、本開示は、額縁領域Ｒ２が大型化しても問題ない場合には、領域Ｒｄ１ａ及びＲｄ１ｂに、第２ダミー領域Ｒｄ２を設けてもよい。

（アクティブマトリクス基板の製造方法）
次に、図５を参照して、アクティブマトリクス基板１の製造方法について説明する。

〈ベースコート膜の形成〉
図５に示すように、無アルカリガラス等からなるガラス基板１ａの表面に、酸化ケイ素及び窒化ケイ素の少なくとも一方からなるベースコート膜１ｂ（第１の絶縁膜）が成膜される。ベースコート膜１ｂは、画素領域Ｒ１及び額縁領域Ｒ２に連続して形成される。

〈半導体層及びダミー半導体層の形成〉
次に、ベースコート膜１ｂ上に、シリコンの薄膜が形成される。そして、このシリコンの薄膜をレーザー等によって加熱した後、冷却し、多結晶シリコンの薄膜からなる半導体層１４ｂ及びダミーＴＦＴ２４のダミー半導体層２４ｂを同一の層として成膜する。その後、半導体層１４ｂ及びダミー半導体層２４ｂは、所定の形状にパターニングされる。第１実施形態では、半導体層１４ｂと、ダミー半導体層２４ｂとは、同一の形状を有する。

〈ゲート絶縁膜の形成〉
そして、半導体層１４ｂと、ゲート電極１４ａとが接しないように、かつ、ダミー半導体層２４ｂとダミーゲート電極２４ａとが接しないように、半導体層１４ｂ及びダミー半導体層２４ｂを覆うように、酸化ケイ素や窒化ケイ素の薄膜からなるゲート絶縁膜１ｃ（第２の絶縁膜）が成膜される。ゲート絶縁膜１ｃは、画素領域Ｒ１及び額縁領域Ｒ２に連続して形成される。

〈ゲート電極及びダミーゲート電極の形成〉
そして、ゲート絶縁膜１ｃ上に、タンタルやタングステン等の高融点の金属薄膜からなるＴＦＴ１４のゲート電極１４ａ、ダミーＴＦＴ２４のダミーゲート電極２４ａ、及び走査配線１２が同一の層として成膜され、それぞれ、所定の形状にパターニングされる。第１実施形態では、ゲート電極１４ａと、ダミーゲート電極２４ａとは、同一の材料を用いて同一の形状にパターニングされる。

〈層間膜の形成〉
そして、酸化ケイ素や窒化ケイ素等の薄膜からなる第３の絶縁膜１ｄ（層間膜）がゲート電極１４ａ、ダミーゲート電極２４ａ、及び走査配線１２を覆うように形成される。第３の絶縁膜１ｄは、画素領域Ｒ１及び額縁領域Ｒ２に連続して形成される。第３の絶縁膜１ｄが成膜された後に、各種コンタクトホールがゲート絶縁膜１ｃ及び第３の絶縁膜１ｄに形成される。具体的には、ソース電極１４ｃの一部が配置され、半導体層１４ｂとソース電極１４ｃとを接続するためのコンタクトホールと、ドレイン電極１４ｄの一部が配置され、半導体層１４ｂとドレイン電極１４ｄとを接続するためのコンタクトホールと、が形成される。また、ダミーソース電極２４ｃの一部が配置され、ダミー半導体層２４ｂとダミーソース電極２４ｃとを接続するためのコンタクトホールと、ダミードレイン電極２４ｄの一部が配置され、ダミー半導体層２４ｂとダミードレイン電極２４ｄとを接続するためのコンタクトホールと、が形成される。

〈ソース電極、データ配線、ドレイン電極、ダミーソース電極、ダミーデータ配線、ダミードレイン電極、及びタッチ電極配線の形成〉
そして、低抵抗金属の薄膜（第２金属薄膜）からなるソース電極１４ｃ、データ配線１３、ドレイン電極１４ｄ、ダミーソース電極２４ｃ、ダミーデータ配線２３、ダミードレイン電極２４ｄ、及びタッチ電極配線１６ａが同一の層として形成される。「低抵抗金属」として、アルミニウム、クロム等の単膜や合金膜、又はチタン等との積層金属薄膜を用いることができる。そして、半導体層１４ｂの一方端とソース電極１４ｃとが接続され、半導体層１４ｂの他方端とドレイン電極１４ｄとが接続される。ダミー半導体層２４ｂの一方端とダミーソース電極２４ｃとが接続され、ダミー半導体層２４ｂの他方端とダミードレイン電極２４ｄとが接続される。これにより、ＴＦＴ１４、及びダミーＴＦＴ２４が完成する。なお、上記までの工程により、モノリシックな走査配線駆動回路１２ａ（図２参照）が、ガラス基板１ａ上に形成される。また、後述する透明酸化物薄膜を用いて、ドライブ回路３及びフレキシブルプリント基板と接続するための端子が、アクティブマトリクス基板１の額縁領域Ｒ２内でかつ対向基板２に覆われない領域に形成される。なお、ダミーＴＦＴ２４は、画素領域Ｒ１内のＴＦＴ１４とその平面形状が同一とするがこれに限らない。例えばダミーＴＦＴ２４の面積をＴＦＴ１４よりも小さくして、静電気で破壊され易くすることを図ってもよい。これにより、画素領域Ｒ１内のＴＦＴ１４よりもダミーＴＦＴ２４が優先して静電気破壊されるので、画素領域Ｒ１内のＴＦＴ１４の不良率をより一層低減することができる。

〈平坦化膜の形成〉
上記のようにして形成された走査配線１２、ＴＦＴ１４、ダミーＴＦＴ２４、データ配線１３、ダミーデータ配線２３、タッチ電極配線１６ａの上に、第４の絶縁膜１ｅ（平坦化膜）が成膜される。第４の絶縁膜１ｅとして、アクリル樹脂からなる感光性樹脂を用いることができる。そして、第４の絶縁膜１ｅに、ドレイン電極１４ｄと画素電極１５とを接続するためのコンタクトホール１５ａと、ダミードレイン電極２４ｄとダミー画素電極２５とを接続するためのコンタクトホール２５ａと、タッチ電極配線１６ａとタッチ電極１６を接続するためのコンタクトホール１６ｅと、が形成される。

〈画素電極の形成〉
そして、第１の透明酸化物薄膜からなる画素電極１５、及びダミー画素電極２５が同一の層として成膜され、所定の形状にパターニングされる。第１の透明酸化物薄膜としては、ＩＴＯ（Indium Tin Oxide）又はＩＺＯ（Indium Zinc Oxide）を用いることができる。画素電極１５は、画素毎（ダミー画素毎）に分離され、ベタ状で、且つ、ＦＦＳ方式用に平面視で屈曲した形状にパターニングされる。

〈分離膜の形成〉
上記の後には、画素電極１５とタッチ電極１６とを電気的に分離するためで、かつ、ダミー画素電極２５と額縁タッチ電極２６とを電気的に分離するための分離膜１ｆ（第５の絶縁膜）が成膜される。分離膜１ｆとして、酸化ケイ素や窒化ケイ素が用いられる。そして、タッチ電極１６とタッチ電極配線１６ａとを接続するためのコンタクトホール１６ｅが分離膜１ｆに形成される。

〈タッチ電極、及び額縁タッチ電極の形成〉
そして、第２の透明酸化物薄膜からなるタッチ電極１６、及び額縁タッチ電極２６が成膜され、所定の形状にパターニングされる。第２の透明酸化物薄膜としては、ＩＴＯ又はＩＺＯを用いることができる。そして、タッチ電極１６に、スリット部１６ｂが形成される。これにより、アクティブマトリクス基板１が完成する。

［第２実施形態］
次に、図６～図８を参照して、第２実施形態による表示装置２００の構成について説明する。なお、第１実施形態と同様の構成には、第１実施形態と同じ符号を用い説明を省略する。例えば、表示装置２００における画素領域Ｒ１内の構成は、第１実施形態の表示装置１００における画素領域Ｒ１内の構成と同様である。

図６は、第２実施形態による表示装置２００の構成の一部を説明するための図である。図７は、第２実施形態による額縁タッチ電極２２６の構成を説明するための平面模式図である。図８は、図６のＢ２－Ｂ２線に沿ったアクティブマトリクス基板２０１の断面図である。

また、第２実施形態による第１ダミー領域Ｒｄａ１に配置されている額縁タッチ電極２２６の形態は、第１実施形態による額縁タッチ電極２６の形態と異なる。具体的には、額縁タッチ電極２２６は、画素領域Ｒ１に向かって突出する凸部２２６ｂを含む。凸部２２６ｂは、平面視でタッチ電極１６のうちの額縁タッチ電極２２６側の辺１６ｃの形状に沿った形状を有する。具体的には、辺１６ｃは、平面視でＸ方向に向かって窪む屈曲部分を有する。そして、凸部２２６ｂの画素領域Ｒ１側の端辺は、辺１６ｃの屈曲部分に向かってＸ方向に突出する屈曲部分を有する。第１ダミー領域Ｒｄａ１は、凸部２２６ｂが設けられた第３ダミー領域Ｒｄａ３を含む。第３ダミー領域Ｒｄａ３は、第１ダミー領域Ｒｄａ１のうちの画素領域Ｒ１側に設けられている。なお、第１実施形態では、走査配線駆動回路１２ａと画素領域Ｒ１との間において、額縁タッチ電極２６のうちの画素領域Ｒ１側の端辺は、Ｙ方向に平行な直線状に形成されている。

また、第２実施形態による第２ダミー領域Ｒｄａ２に配置されているダミーアレイ部２２７の形態は、第１実施形態によるダミーアレイ部２７の形態と異なる。具体的には、第２実施形態によるダミーアレイ部２２７には、ダミー画素電極２５が設けられておらず、複数のダミーＴＦＴ２２４を含む。また、複数のダミーＴＦＴ２２４うちの一部が、額縁タッチ電極２２６と平面視で重なる位置に配置されている。

図７に示すように、額縁タッチ電極２２６のうちの画素領域Ｒ１よりも紙面右側の部分において、タッチ電極１６の辺１６ｄに沿った形状を有する凹部２２６ｃが設けられている。これにより、画素領域Ｒ１の紙面左方向の端部（一方端）と紙面右方向の端部（他方端）との両方において、額縁タッチ電極２２６が、タッチ電極１６の辺１６ｃ及び１６ｄのそれぞれに沿った形状となる。この結果、画素領域Ｒ１の一方端における額縁タッチ電極２２６と、他方端における額縁タッチ電極２２６とは、同様の大きさで、タッチ電極１６の感度を向上させることができる。

図６に示すように、第２実施形態の表示装置２００は、額縁タッチ電極配線２２６ａを備える。額縁タッチ電極配線２２６ａは、例えば、金属薄膜から構成される。これにより、額縁タッチ電極２２６の負荷を下げることが可能となる。額縁タッチ電極配線２２６ａは、データ配線１３の材料である上記した第２金属薄膜（低抵抗金属の薄膜）により構成されている。そして、図８に示すように、額縁タッチ電極２２６と額縁タッチ電極配線２２６ａとは、第４の絶縁膜１ｅ（平坦化膜）に設けられたコンタクトホール２２６ｄを介して接続されている。また、額縁タッチ電極配線２２６ａは、額縁タッチ電極２２６の下層に配置されている。また、図７に示すように、額縁タッチ電極配線２２６ａは、ダミーＴＦＴ２２４の少なくとも一部と平面視で重なって配置されている。このように、額縁タッチ電極２２６の一部と額縁タッチ電極配線２２６ａの一部とダミーＴＦＴ２２４の一部とが重なって配置されているので、これらを配置するための面積を縮小させることができる。

第２実施形態では、第１実施形態に比べて、より多くのダミーアレイ部２２７が配置され、かつ、ダミーアレイ部２２７と額縁タッチ電極２２６とが重なっている領域が大きい。しかしながら、第２実施形態では、ダミーアレイ部２２７は、ダミー画素電極を含まず、ダミーＴＦＴ２２４のみからなるので、額縁タッチ電極２２６とダミーアレイ部２２７とが平面視で重なる面積は縮小されている。これにより、額縁タッチ電極２２６と他の電極との間で、異物によって短絡する可能性を低減することができる。

また、複数のダミーＴＦＴ２２４の紙面左右方向の配置間隔の大きさＰ１（ピッチ）は、画素領域Ｒ１のＴＦＴ１４の配置間隔の大きさＰ２（ピッチ）よりも小さい。これにより、ダミー領域Ｒｄａの大きさが第１実施形態のダミー領域Ｒｄと同じであっても、第１実施形態よりも、多数のダミーＴＦＴ２２４を配置することができる。この結果、静電気によってアクティブマトリクス基板１の端部から順番にＥＳＤ破壊が進んだとしても画素領域Ｒ１のＴＦＴ１４が破壊される可能性を低減することができる。なお、ダミーＴＦＴ２２４は、画素領域のＴＦＴ１４と平面形状を同一とするがこれに限らない。例えば、ダミーＴＦＴ２２４はコンタクトホールを介して接続されたダミーのソース電極やダミーのドレイン電極を伴わなくてもよい。また、例えば、ダミーＴＦＴ２２４の配置の向きを画素領域Ｒ１内のＴＦＴ１４と異ならせてもよい。また、ダミーＴＦＴ２２４は、ダミーのゲート電極２２４ａとゲート絶縁膜１ｃとダミーのゲート電極と交差するダミー半導体層２２４ｂからなるが、ダミーのゲート電極２２４ａが走査配線１２から分岐したパターンではなく、ダミーのゲート電極２２４ａが走査配線１２そのものであってもよい。

第３ダミー領域Ｒｄａ３は、画素領域Ｒ１内における複数の画素１１内の構造物が有する回路定数の不均一性（不連続性）を原因として表示品位が低下してしまうことを抑えることを目的とした領域である。回路定数に対する影響が大きな因子の１つは寄生容量である。そこで、第３ダミー領域Ｒｄａ３において寄生容量を形成して、表示品位の低下が防止されている。

ここで、寄生容量は近接した電極同士で生じる。このため、第３ダミー領域Ｒｄａ３は、第１ダミー領域Ｒｄａ１のうちの画素領域Ｒ１に近い側の部分に設けられている。また、第３ダミー領域Ｒｄａ３は、画素領域Ｒ１のデータ配線１３及びタッチ電極１６に近接している。

図６に示すように、タッチ電極１６は、Ｙ軸を中心に非線対称の形状を有する。これにより、タッチ電極１６よりも紙面左側の額縁タッチ電極２２６の凸部２２６ｂの形状は、図７に示すように、タッチ電極１６よりも紙面右側の額縁タッチ電極２２６の凹部２２６ｃの形状と異なる形状であってもよい。

図７に示すように、額縁タッチ電極２２６の凸部２２６ｂとタッチ電極１６との間隔の大きさｄ２は、紙面左右方向に隣り合う２つのタッチ電極１６の間隔の大きさｄ１と等しい。これにより、画素領域Ｒ１の端部近傍の画素１１内の構造物が有する回路定数を、画素領域Ｒ１の中央部の画素１１内の構造物が有する回路定数と同一にすることができる。この結果、表示の均一化を図ることができる。

［第３実施形態］
次に、図９～図１１を参照して、第３実施形態による表示装置３００の構成について説明する。なお、第１又は第２実施形態と同様の構成には、第１又は第２実施形態と同じ符号を用い説明を省略する。

図９は、第３実施形態による表示装置３００の構成の一部を説明するための図である。図１０は、図９のＢ３－Ｂ３線に沿ったアクティブマトリクス基板３０１の断面図である。図１１は、第３実施形態による額縁タッチ電極３２６の構成を説明するための平面模式図である。

図９に示すように、第３実施形態では、第１ダミー領域Ｒｄｂ１と第２ダミー領域Ｒｄｂ２と第３ダミー領域Ｒｄｂ３に加えて、第１ダミー領域Ｒｄｂ１内に第４ダミー領域Ｒｄｂ４が設けられている。

第４ダミー領域Ｒｄｂ４は、第１ダミー領域Ｒｄｂ１のうちの画素領域Ｒ１に近い側の領域で、かつ、額縁タッチ電極３２６のパターン密度が調整された領域である。また、第４ダミー領域Ｒｄｂ４は、画素電極１５及びタッチ電極１６のパターニングの精度を確保するための領域である。ここで、画素電極１５及びタッチ電極１６は上記した製造方法（半導体形成プロセス）を用いてパターニングすることができる。しかしながら、画素領域Ｒ１における中央部分と端部とを比較すると、端部においてはパターンの粗密が急激に変化することがある。このため、端部では、パターニングが意図した形状や寸法に仕上がらないことがある。これに対して、第３実施形態では、第４ダミー領域Ｒｄｂ４により、画素領域Ｒ１の端部におけるパターニングが意図した形状や寸法に仕上がらないことを防止する。

具体的には、額縁タッチ電極３２６は、画素領域Ｒ１に設けられているタッチ電極１６のスリット部１６ｂと同一の形状を有するダミースリット部３２６ｄを有する。これにより、タッチ電極１６のパターニングが画素領域Ｒ１全体にわたって均一になる。また、ダミースリット部３２６ｄは、額縁タッチ電極３２６の全体には設けられずに、画素領域Ｒ１に近い側の一部の領域（第４ダミー領域Ｒｄｂ４）内のみに設けられている。これにより、必要以上に額縁タッチ電極３２６の面積が小さくなるのを防止することができる。例えば、図１１に示すように、画素領域Ｒ１の紙面左側及び右側に設けられたダミースリット部３２６ｄは画素１行あたり１か所としている。また、画素領域Ｒ１の紙面上側及び下側に設けられた第４ダミー領域Ｒｄｂ４に形成されたダミースリット部３２６ｅは、額縁タッチ電極３２６に、紙面上方向又は紙面下方向に隣接するスリット部１６ｂと同一の数設けられている。また、ダミースリット部３２６ｅのＹ方向の長さＬ２は、スリット部１６ｂの長さＬ１よりも短く、例えば約３分の１である。

以上、実施の形態を説明したが、上述した実施の形態は本開示を実施するための例示に過ぎない。よって、本開示は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。

（１）上記第１～第３実施形態では、画素電極をタッチ電極よりも下層に形成する例を示したが、本開示はこれに限られない。例えば、画素電極をタッチ電極よりも下層に形成してもよい。

（２）上記第１～第３実施形態では、タッチ電極と同一層でかつ同一の材料（第２の透明酸化物）により額縁タッチ電極を形成する例を示したが、本開示はこれに限らない。例えば、額縁タッチ電極を、画素電極用の第１の透明酸化物と、タッチ電極用の第２の透明酸化物との積層膜により構成してもよい。また、額縁タッチ電極を、透明な導電膜ではなく、金属薄膜や金属薄膜を含んだ積層膜から構成してもよい。

（３）上記第１～第３実施形態では、タッチ電極配線を、データ配線と同一の層に形成する例を示したが、本開示はこれに限らない。例えば、タッチ電極配線を、データ配線とは異なる材料により構成してもよい。この場合、タッチ電極配線とデータ配線を平面視で重ならないように平行に配置してもよいし、絶縁膜を介してデータ配線とタッチ電極配線とを積層させてもよい。

（４）上記第１～第３実施形態では、画素領域を取り囲むように額縁タッチ電極を配置する例を示したが、本開示はこれに限らない。例えば、画素領域のうちのタッチの動作が不安定になりやすい辺のみを対象として、部分的に額縁タッチ電極を配置してもよい。即ち、額縁タッチ電極の線幅Ｗ１（図４参照）は、画素領域の周囲で一定でなくてもよい。例えば、タッチ感度が不安定になり易い画素領域の端部（辺）において額縁タッチ電極の線幅を太くしてもよい。ここで、一律に額縁タッチ電極の線幅を太くすると表示パネルの額縁が大きくなることがある。また、額縁タッチ電極と、走査配線及びデータ配線との交差部が増えるため意図しない不良の原因となる。本願発明者の実験（知見）によると、矩形の画素領域の場合では、端子がある辺（下辺）ではタッチ感度が安定し、端子がある辺と交差する向きの辺（左辺及び右辺）及び端子から遠い辺（上辺）ではタッチ感度が不安定になり易かった。したがって、図１２に示す変形例による額縁タッチ電極４２６のように、端子がある辺（下辺：Ｙ軸の負側）に配置された部分の線幅をＷ１Ｂ、端子から画素領域を挟んで遠い側にある辺（上辺：Ｙ軸の正側）に配置された部分の線幅をＷ１Ｔ、端子側ある辺と交差する向きの左辺及び右辺に配置された額縁タッチ電極４２６の線幅をそれぞれＷ１Ｌ及びＷ１Ｒとした場合、例えば、以下の式（１）の関係を有するように額縁タッチ電極４２６を構成してもよい。また、式（１）に限られず、式（２）又は式（３）の関係を有するように額縁タッチ電極４２６を構成してもよい。
Ｗ１Ｂ＜Ｗ１Ｌ＝Ｗ１Ｒ＜Ｗ１Ｔ・・・（１）
Ｗ１Ｂ＜Ｗ１Ｌ＝Ｗ１Ｒ＝Ｗ１Ｔ・・・（２）
Ｗ１Ｂ＝Ｗ１Ｌ＝Ｗ１Ｒ＜Ｗ１Ｔ・・・（３）
なお、上記式（１）～（３）では、額縁タッチ電極４２６の左辺に配置された部分の線幅Ｗ１Ｌと右辺に配置された部分の線幅Ｗ１Ｒは同一としているがこれに限らない。上記の大小関係を満たしたうえで、さらに左辺に配置された部分の線幅Ｗ１Ｌと右辺に配置された部分の線幅Ｗ１Ｒが異なるように額縁タッチ電極４２６を構成してもよい。

（５）上記第１～第３実施形態では、額縁タッチ電極配線を、額縁タッチ電極と同一の材料又は第２金属薄膜（低抵抗金属の薄膜）から構成する例を示したが、本開示はこれに限られない。例えば、額縁タッチ電極配線を、低抵抗金属の薄膜とは異なる金属薄膜から形成してもよい。また、ダミーデータ配線を額縁タッチ電極の下に形成し、当該ダミーデータ配線を額縁タッチ電極配線として用いても良い。

（６）上記第１～第３実施形態では、タッチ電極のそれぞれに対して設けるタッチ電極配線の本数を１本とする例を示しているが、本開示はこれに限らない。例えば、１つのタッチ電極に対して複数のタッチ電極配線が設けられても良い。また、それぞれのタッチ電極に設けるタッチ電極配線の本数を同一にはせずに、タッチ電極配線が長くなるタッチ電極に対してより多くの本数のタッチ電極配線を設けてもよい。なお、額縁タッチ電極はタッチ電極配線を介してダミーの共通電極電圧とダミーのタッチ検出するためのスキャン信号が時分割されて与えられるがこれに限らない。例えばタッチ検出の安定化に対する寄与は限定的になるが、タッチ電極の周囲の寄生容量の均一化を目的として、額縁タッチ電極に対して常時ダミーの共通電極電圧が与えられていてもよい。

（７）上記第１～第３実施形態では、画素領域と額縁領域との境界近傍にタッチ電極の端部を配置する例したが、本開示はこれに限らない。タッチ電極が画素領域と額縁領域との境界を越えて、外側に若干延伸してもよい。この場合は、額縁領域内であっても、タッチ電極が存在する領域には、額縁タッチ電極を配置できないので、第１ダミー領域は、画素領域の端部又はタッチ電極の端部のうちの外縁側に位置する端部、から、額縁タッチ電極の輪郭のうちの画素領域から遠い側にある輪郭までとなる。

（８）上記第１～第３実施形態では、額縁素子の一例として、ダミースイッチング素子及びダミー画素電極の少なくとも一方を含むダミーアレイ部を第２ダミー領域に設ける例を示したがこれに限らない。例えば、額縁素子を、走査配線と他の走査配線とをダイオード又は蛇行した抵抗部材により接続した構造物、又は、データ配線と他のデータ配線とをダイオード又は蛇行した抵抗部材により接続した構造物から構成してもよい。また、額縁素子を、共通電極の配線と接続させること、及び／又は、グランド線に接続させたダミーの走査配線やダミーのデータ配線によって構成して、このようなダミーの配線を、静電気の受け手（画素内の構造物の代わりに静電気を受ける構造物）として構成してもよい。

（９）上記第１～第３実施形態では、アクティブマトリクス基板の歩留まり向上策としてダミーアレイ部を設けているが、本開示はこれに限らない。歩留まりを向上させるために、画素領域を取り囲むように、配線や電極を配置してもよい。また歩留まりを向上させるための管理手段として例えば配線や画素の行位置／列位置を識別するためのパターンを配置してもよい。例えば額縁タッチ電極と平面視して重なる領域に英数字等の記号を、半導体層や金属薄膜や透明電極あるいは絶縁膜のいずれかをパターニングして設けてもよい。これらの記号は電気的にフローティングであるため、額縁タッチ電極と短絡しても駆動上問題が無い。また記号を配置するための領域を必要とせず、額縁を大きくすることがない利点を奏する。

（１０）上記第１～第３実施形態では、第１ダミー領域において、額縁タッチ電極とダミーアレイ部の一部とが重なる例を示したが、本開示はこれに限られない。すなわち、第１ダミー領域において、額縁タッチ電極とダミーアレイ部とが重ならなくてもよい。

上述した表示装置は、以下のように説明することもできる。

第１の構成に係るアクティブマトリクス基板は、複数の走査配線と、複数の走査配線に交差して配置された複数のデータ配線と、複数の走査配線と複数のデータ配線とにより区画された複数の画素にそれぞれ配置された複数のスイッチング素子と、スイッチング素子に接続された複数の画素電極と、を備えたアクティブマトリクス基板であって、アクティブマトリクス基板は、平面視において、複数の画素電極が設けられた画素領域と、画素領域を取り囲む額縁領域とを有し、アクティブマトリクス基板は、さらに、画素領域内において複数の画素電極に対向して配置されたタッチ電極と、額縁領域内において第１の層に形成され、タッチ電極と電気的に接続されていない額縁タッチ電極と、額縁領域内において第１の層とは異なる第２の層に形成され、複数の画素のうちの少なくとも１つの画素の静電気破壊を抑制する額縁素子と、を備え、額縁領域は、画素領域と隣接する位置において額縁タッチ電極が配置された第１領域と、第１領域に対して画素領域とは逆側の位置に設けられた第２領域であって、額縁タッチ電極が配置されずに額縁素子が配置された第２領域と、を含む（第１の構成）。

上記第１の構成によれば、額縁領域に額縁タッチ電極が設けられるので、画素領域における額縁領域側の端部でのタッチを有効に検出することができる。また、画素の静電気破壊を抑制する額縁素子が額縁領域に配置されるので、静電気に起因する画素領域における画素内の構造物の不良の発生を防止することができる。そして、額縁領域の第２領域には、額縁タッチ電極が配置されないので、第１領域及び第２領域の両方に額縁タッチ電極が形成される場合に比べて、額縁タッチ電極と額縁素子とが短絡するのを防止することができる。

第１の構成において、前記額縁素子は、前記複数のスイッチング素子と同一の材料で同一の層に形成されたダミースイッチング素子と、前記複数の画素電極と同一の材料で同一の層に形成されたダミー画素電極と、の少なくとも一方を含んでもよい（第２の構成）。

上記第２の構成によれば、額縁素子がダミースイッチング素子を含む場合は、複数のスイッチング素子を製造する工程を行っている際に、アクティブマトリクス基板の周囲から侵入した静電気によってスイッチング素子が破壊されるのを、ダミースイッチング素子によって抑制することができる。また、額縁素子がダミー画素電極を含む場合は、複数の画素電極を製造する工程を行っている際に、アクティブマトリクス基板の周囲から侵入した静電気によって画素電極が破壊されるのを、ダミー画素電極によって抑制することができる。

第１または第２の構成において、第１領域内において、額縁タッチ電極の少なくとも一部は、額縁素子のうちの一部と平面視で重なって配置されてもよい（第３の構成）。

上記第３の構成によれば、額縁タッチ電極の少なくとも一部と額縁素子のうちの一部とが第１領域内で重なる分、額縁領域を小型化することができる。

第１～第３の構成のいずれか１つにおいて、額縁タッチ電極は、平面視で画素領域を囲むように形成されてもよい（第４の構成）。

上記第４の構成によれば、画素領域の縁部分の全体のタッチ感度を向上させることができる。

第１～第４のいずれか１つの構成において、前記タッチ電極の前記第１領域側の端辺は、平面視で屈曲する屈曲線部分を含んでもよく、前記額縁タッチ電極の前記画素領域側の端辺は、前記屈曲線部分に対向する位置において、前記屈曲線部分に沿った形状を有する部分を含んでもよい（第５の構成）。

上記第５の構成によれば、額縁タッチ電極の画素領域側の端辺が、タッチ電極の屈曲線部分に沿った形状を有するので、額縁タッチ電極とタッチ電極との隙間を小さくすることができる。

第１～第５のいずれか１つの構成において、タッチ電極は、複数のスリット部を含んでもよく、前記額縁タッチ電極は、前記額縁タッチ電極のうちの前記画素領域側の部分に形成された孔部または切り欠き部を有してもよい（第６の構成）。

ここで、半導体形成プロセスにおいて、電極の密度が急激に変化する箇所では、意図した形状又は意図した寸法にならない場合がある。これに対して、上記第６の構成によれば、額縁タッチ電極のうちの画素領域側の部分に孔部または切り欠き部が形成されるので、額縁タッチ電極のうちの画素領域側の部分の密度を、スリットが設けられているタッチ電極の密度に近い大きさにすることができる。この結果、タッチ電極と額縁タッチ電極との間で、電極の密度が急激に変化しないので、タッチ電極が意図した形状にならないこと及び意図した寸法にならないことを防止することができる。

第６の構成において、額縁タッチ電極の孔部または切り欠き部は、複数のスリット部のうちの少なくとも１つと平面視で同一の形状を有してもよい（第７の構成）。

上記第７の構成によれば、額縁タッチ電極のうちの画素領域側の部分の密度を、スリットが設けられているタッチ電極の密度と同一にすることができる。

第８の構成に係る表示パネルは、第１～第７のいずれか１つの構成のアクティブマトリクス基板と、アクティブマトリクス基板に対向して配置された対向基板と、を備える（第８の構成）。

上記第８の構成によれば、画素領域における額縁領域側の端部でのタッチを有効に検出することが可能で、かつ、画素領域における画素内の構造物の不良率を低くしながら、額縁領域内で短絡が生じるのを防止することが可能な表示パネルを提供することができる。

第９の構成に係る表示装置は、第８の構成の表示パネルと、表示パネルを制御する制御回路と、を備える（第９の構成）。

上記第９の構成によれば、画素領域における額縁領域側の端部でのタッチを有効に検出することが可能で、かつ、画素領域における画素内の構造物の不良率を低くしながら、額縁領域内で短絡が生じるのを防止することが可能な表示装置を提供することができる。

１，２０１，３０１…アクティブマトリクス基板、２…対向基板、３…ドライブ回路、１０…表示パネル、１１…画素、１２…走査配線、１３…データ配線、１４…薄膜トランジスタ、１５…画素電極、１６…タッチ電極、１６ｂ…スリット部、１６ｃ，１６ｄ…辺、２０…制御回路、２３…ダミーデータ配線、２４、２２４…ダミー薄膜トランジスタ、２４ａ、２２４ａ…ダミーゲート電極、２４ｂ、２２４ｂ…ダミー半導体層、２５…ダミー画素電極、２６，２２６，３２６，４２６…額縁タッチ電極、２７，２２７…ダミーアレイ部、１００，２００，３００…表示装置、２２６ｂ…凸部、２２６ｃ…凹部、３２６ｄ，３２６ｅ…ダミースリット部、Ｒ１…画素領域、Ｒ２…額縁領域、Ｒｄ，Ｒｄａ，Ｒｄｂ…ダミー領域、Ｒｄ１，Ｒｄａ１，Ｒｄｂ１…第１ダミー領域、Ｒｄ２，Ｒｄａ２，Ｒｄｂ２…第２ダミー領域、Ｒｄａ３、Ｒｄｂ３…第３ダミー領域、Ｒｄｂ４…第４ダミー領域

Claims (9)

1. 複数の走査配線と、
   前記複数の走査配線に交差して配置された複数のデータ配線と、
   前記複数の走査配線と前記複数のデータ配線とにより区画された複数の画素にそれぞれ配置された複数のスイッチング素子と、
   前記スイッチング素子に接続された複数の画素電極と、を備えたアクティブマトリクス基板であって、
   前記アクティブマトリクス基板は、平面視において、前記複数の画素電極が設けられた画素領域と、前記画素領域を取り囲む額縁領域とを有し、
   前記アクティブマトリクス基板は、さらに、
   前記画素領域内において前記複数の画素電極に対向して配置されたタッチ電極と、
   前記額縁領域内において第１の層に形成され、前記タッチ電極と電気的に接続されていない額縁タッチ電極と、
   前記額縁領域内において前記第１の層とは異なる第２の層に形成され、前記複数の画素のうちの少なくとも１つの画素の静電気破壊を抑制する額縁素子と、を備え、
   前記額縁領域は、
   前記画素領域と隣接する位置において前記額縁タッチ電極が配置された第１領域と、
   前記第１領域に対して前記画素領域とは逆側の位置に設けられた第２領域であって、前記額縁タッチ電極が配置されずに前記額縁素子が配置された第２領域と、を含む、アクティブマトリクス基板。
2. 前記額縁素子は、前記複数のスイッチング素子と同一の材料で同一の層に形成されたダミースイッチング素子と、前記複数の画素電極と同一の材料で同一の層に形成されたダミー画素電極と、の少なくとも一方を含む、請求項１に記載のアクティブマトリクス基板。
3. 前記第１領域内において、前記額縁タッチ電極の少なくとも一部は、前記額縁素子のうちの一部と平面視で重なる、請求項１または２に記載のアクティブマトリクス基板。
4. 前記額縁タッチ電極は、平面視で前記画素領域を囲む、請求項１～３のいずれか１項に記載のアクティブマトリクス基板。
5. 前記タッチ電極の前記第１領域側の端辺は、平面視で屈曲する屈曲線部分を含み、
   前記額縁タッチ電極の前記画素領域側の端辺は、前記屈曲線部分に対向する位置において、前記屈曲線部分に沿った形状を有する部分を含む、請求項１～４のいずれか１項に記載のアクティブマトリクス基板。
6. 前記タッチ電極は、複数のスリット部を含み、
   前記額縁タッチ電極は、前記額縁タッチ電極のうちの前記画素領域側の部分に形成された孔部または切り欠き部を有する、請求項１～５のいずれか１項に記載のアクティブマトリクス基板。
7. 前記孔部または前記切り欠き部は、前記複数のスリット部のうちの少なくとも１つと平面視で同一の形状を有する、請求項６に記載のアクティブマトリクス基板。
8. 請求項１から請求項７までのいずれか１つに記載されたアクティブマトリクス基板と、
   前記アクティブマトリクス基板に対向して配置された対向基板と、を備える、表示パネル。
9. 請求項８に記載された表示パネルと、
   前記表示パネルを制御する制御回路と、を備える、表示装置。

Images