CN104035257B - 像素阵列及其制作方法、显示面板 - Google Patents

Abstract

本发明公开了一种像素结构及其制造方法、显示面板，涉及显示技术领域。所述像素结构包括：多条第一扫描线；多条数据线，该多条第一扫描线与该多条数据线围成多个像素区；多条第二扫描线段，该多条第一扫描线与该多条第二扫描线段间隔配置，且围成该多个像素区，该多条第二扫描线段与该多条数据线重叠；多个接触孔，配置于该第二扫描线段与该第一扫描线交叉区域的该第二扫描线段上；多个有源元件；多个像素电极，电性连接该多个有源元件；该多个像素电极与该多条第一扫描线和该多条第二扫描线段重叠区域形成像素的存储电容。本发明同时还公开了所述像素结构的制造方法、显示面板。

Description

像素阵列及其制作方法、显示面板

技术领域

本发明涉及显示技术领域，尤其是涉及一种像素阵列及其制造方法、显示面板。

背景技术

薄膜晶体管液晶显示器(TFT-LCD)是由阵列基板、彩色滤光片基板以及充满于这两块基板之间的液晶共同形成的。图1为传统的小尺寸液晶面板。如图1所示，在显示区11的四周边缘区域12，同时分布着扫描线的引出配线13与数据线引出配线14，配线13和配线14在液晶面板的一侧配置引出端子15，用于连接外部电路。

如图1所示的传统小尺寸液晶面板结构，左右两侧的边缘区域由于存在扫描线的引出配线，在该两侧的液晶面板，边缘宽度L1比较大，导致液晶面板的边框区域宽，显示区域所占比例减小。

本发明提供一种像素阵列及其制作方法、显示面板，可以减少边框区域宽度，并籍以提高显示面板中，显示区域的比例，同时还可以提高像素的开口率。

发明内容

有鉴于此，针对现有技术中的不足，本发明提供一种像素阵列及其制作方法、显示面板，本发明通过在数据线下面配置扫描线的纵向引出线，并与第一扫描线进行定点连接，本发明不仅可以缩小第一扫描线两端的液晶面板的边缘尺寸，实现窄边框配置，同时还可以通过第二扫描线段的遮光作用，提高像素的开口率。

本发明提出了一种像素阵列，其位于一基板上，该像素阵列包括：

多条第一扫描线；

多条数据线，该多条第一扫描线与该多条数据线围成多个像素区；

多条第二扫描线段，该多条第一扫描线与该多条第二扫描线段间隔配置，且围成该

多个像素区，该多条第二扫描线段与该多条数据线重叠；

多个接触孔，配置于该第二扫描线段与该第一扫描线交叉区域的该第二扫描线段上和第一扫描线上；

多个有源元件；

多个像素电极，电性连接该多个有源元件；

该多个像素电极与该多条第一扫描线和该多条第二扫描线段重叠区域形成像素的存储电容。

优选地，该第一扫描线与该二扫描线段间隔配置于同一层。

优选地，第M列该第二扫描线段通过连接相邻该接触孔的透明连接线电连接M行该第一扫描线，其中，M为自然数。

优选地，该第二扫描线段的宽度大于该数据线。

优选地，在数据线与扫描线之间设置有机绝缘层。

本发明还提供了一种显示面板，其包括：

显示区域，其上布置有如权利要求1-5之一所述的像素阵列；

周边区域，位于该显示区域的四侧，其一侧同时布置有数据线驱动IC和扫描线驱动IC；

一对置基板；

显示介质，夹设于该阵列基板与该对置基板之间。

优选地，该扫描线驱动IC输出扫描信号至M列该第二扫描线段，且通过该接触孔

将扫描信号传输至第M行该第一扫描线，其中，M为自然数。

本发明在上述像素阵列实施例的基础上，还提出了像素阵列的制作方法，其包括以下步骤：

步骤a,在一基板上，形成第一层金属层，其包括多条第一扫描线，多条第二扫描线段；

步骤b,在该第一金属层上，形成栅极绝缘层，在该栅极绝缘层的上方形成透明的有机绝缘膜，在该有机绝缘层的上方形成半导体图案；

步骤c,在该半导体层的图案上，形成第二层金属层，其包括数据线，薄膜晶体管的源极、漏极；

步骤d,在该第二金属层上，形成保护绝缘层，然后形成薄膜晶体管漏极上方的第一接触孔，以及第二扫描线段上的第二接触孔；

步骤e,在该有机绝缘膜上方形成像素电极，以及连接该第二扫描线段的连接线。本发明与现有技术相比，其优点在于：

利用纵向分布的扫描线，定点输入每一行扫描线的驱动信号，去除第一扫描线两端的配线引出配置，可以缩小第一扫描线两端的液晶面板的边缘尺寸，实现窄边框配置。

利用扫描线长时间处于稳定的低电压Vgl电压，可屏蔽上方数据线对像素电极的信号串扰。

利用纵横交错的金属扫描线的遮光作用，让扫描线起到黑色矩阵BM的功能，可以克服阵列基板与彩色滤光片基板的组立精度的影响，从而提高穿透率。

附图说明

图1为传统小尺寸显示面板的结构示意图；

图2为本发明的一实施例的显示面板的结构示意图；

图3为本发明图2所示显示面板的像素阵列示意图；

图4为本发明图3所示AA′方向的断面图；

图5(a)为本发明图2所示像素阵列的第一扫描线与第二扫描线段连接关系示意图；

图5(b)为本发明图5(a)所示像素结构的电路驱动原理图；

图6为本发明图2所示像素结构的第一层图案的平面图；

图7为本发明图2所示像素结构的第二层图案的平面图；

图8为本发明图2所示像素结构的第三层图案的平面图；

图9为本发明图2所示像素结构的第四层图案的平面图；

图10为本发明图2所示像素结构的第五层图案的平面图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图2为本发明的一实施例的显示面板的结构示意图。如图所示，本发明提供一种窄边框的小尺寸液晶面板结构，其包括：显示区域21，其上布置有像素阵列；周边区域22，位于该显示区域的四侧，其一侧25同时布置有数据线驱动IC和扫描线驱动IC，其另一侧24引出数据线与扫描线，一对置基板(图未示)；显示介质(图未示)，夹设于该阵列基板与该对置基板之间。

本发明主要通过在数据线下方配置第二扫描线段用以输入扫描线驱动信号，与现有技术中小尺寸液晶面板在第一扫描线两端引出配线相比，本发明的液晶面板在第一扫描线两端的边缘23宽度L2缩小，即L2小于L1，达到窄边框的效果。

图3为本发明图2所示显示面板的像素阵列示意图。如图3所示，本发明提供一像素阵列，其包括：多条第一扫描线311；多条数据线32，该多条第一扫描线311与该多条数据线32围成多个像素区；多条第二扫描线段312，该多条第一扫描线311与该多条第二扫描线段312间隔配置，且围成该多个像素区，该多条第二扫描线段312与该多条数据线32重叠；多个接触孔，配置于该第二扫描线段312与该第一扫描线311交叉区域的该第二扫描线段312上和第一扫描线311上；多个有源元件，如薄膜晶体管；多个像素电极351，电性连接该多个有源元件；该多个像素电极351与该多条第一扫描线311和该多条第二扫描线段312重叠区域形成像素的存储电容。

其中，在数据线32与第一扫描线311交叉的区域分布着薄膜晶体管开关器件33；在薄膜晶体管的漏极上方分布着第一接触孔341用以连接像素电极351；在第二扫描线段的两端上方分布着第二接触孔342，通过透明导电薄膜线段352连接上下两行像素的第二扫描线段；在需要纵向引出扫描线信号的区域，在第一扫描线311的上方配置第三接触孔343，与第二扫描线段312进行导通；在不需要纵向引出扫描线信号的区域，第一扫描线与第二扫描线段进行绝缘配置。

图4为本发明图3所示AA′方向的断面图。如图4所示，为了降低数据线与扫描线的RC延迟，在扫描线41与数据线44之间，除了设置栅极绝缘层42外，还设置有机绝缘层43。在数据线44的上方为保护绝缘层45，在保护绝缘层的上方，即数据线44的两侧分布着左右两列像素的像素电极46。第二扫描线段41位于数据线44的正下方，第二扫描线段41的宽度大于数据线的宽度。例如，相邻像素电极46的间距为5um，数据线44的宽度为3um，扫描线的宽度为7um。

因为扫描线长时间稳定在低电压Vgl电压，可屏蔽数据线对像素电极的信号串扰。利用扫描线的遮光效果，作为黑色矩阵BM，可克服阵列基板与彩色滤光片基板贴合精度的影响，从而提高像素的透过率。

如图5a、5b所示，第二扫描线段512定点引入第一扫描线511所需的驱动电压，第二扫描线段512与第一扫描线511连接的位置54用虚线圈出。第二扫描线段Gn对应第一扫描线Gn，第二扫描线段Gn+1对应第一扫描线Gn+1，第二扫描线段Gn+2对应第一扫描线Gn+2，第二扫描线段Gn+3对应第一扫描线Gn+3，以此类推。

图5(b)为本发明图5(a)所示像素结构的电路驱动原理图。在图5(b)中，虚线为数据线52，实现为扫描线511,512。第二扫描线段512与数据线52应该重叠。以第一扫描线511为栅极，数据线52为源极的薄膜晶体管53，向像素电极输入从数据线52上传入的电压信号。第一扫描线511的信号来自定点连接的第二扫描线段512。

本发明还提供了上述实施例所述像素结构的制作方法，其包括以下制作步骤：

(1)在玻璃基板上，溅射形成第一层金属薄膜。利用第一张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图6所示的图案。在图6中，左右连续的为第一扫描线61，上下断开的为第二扫描线段的金属线段62。

(2)在第一金属层的图案上，用化学气相沉积工艺形成透明的栅极绝缘层。在栅极绝缘层的上方涂布有机绝缘层，在有机绝缘层的上方沉积半导体薄膜。利用第二张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图7所示的图案。在图7中，第一扫描线上方的图案为半导体沟道层71。

(3)在半导体层的图案上，溅射形成第二层金属薄膜。利用第三张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图8所示的图案。在图8中，数据线81位于第二扫描线段的上方，同时在第一扫描线的上方形成薄膜晶体管的源极82，漏极83。

(4)在第二金属层的图案上，用化学气相沉积工艺形成透明的保护绝缘层。利用第四张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图9所示的图案。在图9中，薄膜晶体管漏极上方形成第一接触孔91，在第二扫描线段两端的上方形成第二接触孔92，在第一扫描线的某些定点位置上形成第三接触孔93。

(5)在保护绝缘层和接触孔的上方，溅射形成ITO透明导电薄膜。利用第五张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图10所示的图案。在图10中，ITO透明导电薄膜覆盖在像素开口区的上方，形成像素电极101区域，像素电极101的电位来自第一接触孔，在像素电极101的四周与第一扫描线以及第二扫描线段的金属线段存在2um的重叠区域。除了像素电极外，上下相连两行的第二扫描线段的金属线段，通过第二接触孔，以及第二接触孔上方的ITO线段102，实现第二扫描线段的上下电学贯通。在第一扫描线的某些定点位置上，通过第三接触孔与ITO线段102电学连接，实现第二扫描线段定点输入第一扫描线所需的驱动信号。

以上详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换，这些等同变换均属于本发明的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

Claims (7)

1.一种像素阵列，其位于一基板上，该像素阵列包括：

多条第一扫描线；

多条数据线，该多条第一扫描线与该多条数据线围成多个像素区；

多条第二扫描线段，该多条第一扫描线与该多条第二扫描线段间隔配置，且围成该多个像素区，该多条第二扫描线段与该多条数据线重叠；

多个接触孔，配置于该第二扫描线段与该第一扫描线交叉区域的该第二扫描线段上和第一扫描线上，在该第二扫描线段的两端上方分布着第二接触孔，通过透明导电薄膜线段连接上下两行像素的第二扫描线段，在需要纵向引出扫描线信号的区域，在第一扫描线的上方配置第三接触孔，与第二扫描线段进行导通；

多个有源元件；

多个像素电极，电性连接该多个有源元件；

该多个像素电极与该多条第一扫描线和该多条第二扫描线段重叠区域形成像素的存储电容。

2.如权利要求1所述的像素阵列，其特征在于：该第一扫描线与该第二扫描线段间隔配置于同一层。

3.如权利要求2所述的像素阵列，其特征在于：该第二扫描线段的宽度大于该数据线。

4.如权利要求2所述的像素阵列，其特征在于：在数据线与该第一扫描线与该第二扫描线段之间设置有机绝缘层。

5.一种显示面板，其包括：

一阵列基板，其上有：

显示区域，其上布置有如权利要求1-4之一所述的像素阵列；

周边区域，位于该显示区域的四侧，其一侧同时布置有数据线驱动IC和扫描线驱动IC；

一对置基板；

显示介质，夹设于该阵列基板与该对置基板之间。

6.如权利要求5所述的显示面板，其特征在于：该扫描线驱动IC输出扫描信号至M列该第二扫描线段，且通过该第三接触孔将扫描信号传输至第M行该第一扫描线，其中，M为自然数。

7.一种如权利要求1-6之一所述显示面板的制作方法，其包括以下步骤：

步骤a,在一基板上，形成第一金属层，其包括多条第一扫描线，多条第二扫描线段；

步骤b,在该第一金属层上，形成栅极绝缘层，在该栅极绝缘层的上方形成透明的有机绝缘膜，在该有机绝缘层的上方形成半导体图案；

步骤c,在该半导体层的图案上，形成第二金属层，其包括数据线，薄膜晶体管的源极、漏极；

步骤d,在该第二金属层上，形成保护绝缘层，然后形成薄膜晶体管漏极上方的第一接触孔，以及第二扫描线段上的第二接触孔；

步骤e,在该有机绝缘膜上方形成像素电极，以及连接该第二扫描线段的连接线。