CN104049429B - 一种像素结构及其制作方法 - Google Patents
一种像素结构及其制作方法 Download PDFInfo
- Publication number
- CN104049429B CN104049429B CN201410272753.8A CN201410272753A CN104049429B CN 104049429 B CN104049429 B CN 104049429B CN 201410272753 A CN201410272753 A CN 201410272753A CN 104049429 B CN104049429 B CN 104049429B
- Authority
- CN
- China
- Prior art keywords
- public electrode
- electrode
- wire
- pixel
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000003860 storage Methods 0.000 claims abstract description 88
- 239000002184 metal Substances 0.000 claims abstract description 24
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 238000002360 preparation method Methods 0.000 description 7
- 208000031481 Pathologic Constriction Diseases 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 210000001215 vagina Anatomy 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
本发明公开了一种像素结构及其制作方法，涉及显示技术领域。所述像素结构包括：围绕像素四周的公共电极线，在像素中央纵横交错的数据线与扫描线，在数据线与扫描线交叉区域的薄膜晶体管开关器件，在公共电极线下的存储电极，薄膜晶体管的漏极与存储电极上的接触孔同时连接透明的像素电极。像素的四个边界都由遮光的公共电极线包围形成，可以大幅提高像素的开口率。存储电极与公共电极线重叠形成的存储电容可以在上下金属层发生偏移时自动补偿存储电容的大小。本发明同时还公开了所述像素结构的制造方法。
Description
技术领域
本发明涉及显示技术领域，尤其是涉及一种像素结构及其制造方法。
背景技术
薄膜晶体管液晶显示器(TFT-LCD)是由阵列基板、彩色滤光片基板以及充满于这两块基板之间的液晶共同形成的。阵列基板上的传统像素结构，扫描线和公共电极线相互平行排列，同时跨过数据线与数据线交叉。这种结构在扫描线端子一侧以及扫描线端子对面一侧同时向显示区域内的公共电极线导入公共电极电位。该结构采用由第一层金属形成的公共电极线与像素电极形成存储电容。
基于传统像素结构的阵列基板，进入扫描线端子一侧的公共电极电位来自于数据线端子模块。这个公共电极电位通过与数据线同层的第二层金属由上而下依次跨过每一条数据线把电位供给给所有的公共电极线。由于这条用于导入公共电极电位的第二层金属线从数据线端子部引入公共电极电位后所跨过的距离很长，使得进入显示区域前的公共电极线阻抗比较大。影响了公共电极线的电位供给能力。
在显示单元中，公共电极线和像素电极之间形成的存储电容中间隔着栅极绝缘层和钝化层。由于隔着两层绝缘薄膜，为了获得较大的存储电容值，通常的做法是增加公共电极线的面积，这样就会降低显示单元的开口率。
为了解决上述传统像素结构中的缺陷，发明专利CN101334564A公开了一种可以降低公共电极线的阻抗、利用更窄的公共电极线形成存储电容的像素结构。所用的技术方案是让数据线和公共电极线相互平行排列，同时跨过扫描线与扫描线交叉，公共电极线所需的电位在每个数据线端子模块的两侧分别引入，由数据线端子一侧以及数据线端子的对面一侧分别导入显示区域。将传统像素结构中由第一金属层公共电极与像素电极形成的存储电容改为由第二金属层公共电极与像素电极形成存储电容，减小了金属公共电极线与像素电极之间的距离，增大了存储电容。这样就可以利用更窄的公共电极线来实现原来所需的存储电容值。
发明专利CN101334564A公开的技术方案主要应用于扭曲向列相(TN)液晶显示模式的像素结构，显示品质有待改善；并且像素之间需要留出一定的间隙，牺牲了部分开口率。
随着对显示品质的不断要求，垂直配向(Vertical Alignment,VA)液晶显示面板在高端液晶应用较多，属于广视角面板。在众多的VA液晶显示技术中，UV2A技术具有高透过率、高对比度及快速响应等优势，并且相比IPS、FFS等其他广视角技术具有高对比度的优点。然而，随着面板解析度的要求越来越高，在现有UV2A技术上，需要再进一步提高透过率。
发明内容
有鉴于此，针对现有技术中的不足，本发明提供一种像素结构及其制作方法，本发明通过设置存储电极，且在像素与像素之间的边界区域配置所述存储电极与公共电极线形成的存储电容，本发明不仅可以增大存储电容区域，还可以通过公共电极线起到像素边界遮光的效果。
优选地，一种像素结构，其包括：一基板，其上设置有：第一公共电极线，具有一缝隙的非连续分布线；第二公共电极线，与该第一公共电极线交叉设置围成像素区域；一数据线，设置在该像素区域的垂直方向上，且穿过该第一公共电极线的该缝隙；一扫描线，设置在该像素区域的水平方向上，且与该数据线彼此交叉设置；一主动元件，设置于该数据线与该扫描线交叉区域；一像素电极，且通过一第一接触孔与该主动元件电性连接；一存储电极，配置于该像素电极的下方，且与该第一公共电极线与该第二公共电极线的投影重叠，且该存储电极通过一第二接触孔与该像素电极电性连接。
优选地，所述第二公共电极线上下贯穿，且与该第一公共电极线同层交叉。
优选地，该第一、二公共电极线与该数据线同层，该第二公共电极线平行于该数据线。
优选地，该存储电极配置于该第一公共电极线与该第二公共电极线投影区域的左上角和右下角的第一区域，且该存储电极在非该投影重叠部分配置第二凸块区域，其上形成该第二接触孔，用于与该像素电极之间的等电位连接。
优选地，该存储电极配置于该第一公共电极线与该第二公共电极线投影区域的左下角和右上角第一区域，且该存储电极在非该投影重叠部分配置第二凸块区域，其上形成该第二接触孔，用于与该像素电极之间的等电位连接。
优选地，在该像素电极的下方，该存储电极的该第一区域与该第一公共电极线与该第二公共电极线的投影区域部分重叠形成存储电容。
优选地，在该像素电极的下方，该存储电极的该第一区域与该第一公共电极与该第二公共电极的投影区域完全重叠形成存储电容。
优选地，该第一、二公共电极线配置于该像素电极的下方，且与该像素电极部分重叠。
在上述实施例基础上，本发明还提供了一种像素结构的制作方法，其包括以下步骤：
步骤a,在一基板上，形成第一层金属薄膜图案，其包括扫描线，存储电极；
步骤b,在该第一金属层的图案上，形成栅极绝缘层，在该栅极绝缘层的上方形成半导体图案；
步骤c,在该半导体层的图案上，形成第二层金属薄膜图案，其包括数据线，第一、第二公共电极线，薄膜晶体管的源极、漏极；
步骤d,在该第二金属层图案上，形成透明的保护绝缘层，在该保护绝缘层的上方形成透明的有机绝缘膜，然后形成薄膜晶体管漏极上方的第一接触孔，以及存储电极上方的第二接触孔；
步骤e,在该有机绝缘膜和该接触孔的上方形成像素电极。
本发明与现有技术相比，其优点在于：所述像素结构的四个边界都由遮光的公共电极线包围形成，可以大幅提高像素的开口率；存储电极与公共电极线重叠形成的存储电容可以在上下金属层发生偏移时自动补偿存储电容的大小。
附图说明
图1为本发明UV2A像素结构示意图；
图2为本发明第一实施例的一种像素结构；
图3为本发明图2所示像素结构的像素阵列示意图；
图4为本发明图3所示虚线框的放大图；
图5(a)为本发明图2所示像素结构的第一层图案的平面图；
图5(b)为本发明图2所示像素结构的第一层图案AA′方向的断面图；
图6(a)为本发明图2所示像素结构的第二层图案的平面图；
图6(b)为本发明图2所示像素结构的第二层图案AA′方向的断面图；
图7(a)为本发明图2所示像素结构的第三层图案的平面图；
图7(b)为本发明图2所示像素结构的第三层图案AA′方向的断面图；
图8(a)为本发明图2所示像素结构的第四层图案的平面图；
图8(b)为本发明图2所示像素结构的第四层图案AA′方向的断面图；
图9(a)为本发明图2所示像素结构的第五层图案的平面图；
图9(b)为本发明图2所示像素结构的第五层图案AA′方向的断面图；
图10为本发明第二实施例的一种像素结构示意图；
图11为本发明第三实施例的一种像素结构示意图；
图12为本发明第四实施例的一种像素结构示意图；
图13为本发明第四实施例图12所示像素结构的像素阵列示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明UV2A像素结构示意图。如图所示，本发明提供一种广视野角的UV2A像素结构，其包括三个子像素，如红色像素15、绿色像素16和蓝色像素17，每个所述像素区域周边以及水平中线、垂直中线覆盖有黑纹区域，本发明主要是将像素中的数据线、扫描线和公共电极线配置在所述子像素的黑纹区域，具体地，将数据线配置在中间的纵向黑纹区域13；将扫描线配置在中间的横向黑纹区域14；将公共电极线配置在红色像素15、绿色像素16和蓝色像素17之间的边界区域，包括纵向边界黑纹区域11和横向边界黑纹区域12。
同时，在公共电极线四个方向的下方都配置存储电极，通过存储电极与公共电极线的重叠形成存储电容。存储电容在存储电极层与公共电极线层发生上下左右偏移时，大小能够自动补正。
实施例一
图2为本发明第一实施例的一种像素结构。如图2所示，本发明提供一基板(图未示)，其上设置有：第一公共电极线24，具有一缝隙的非连续分布线；第二公共电极线23，与该第一公共电极线24交叉设置围成像素区域；一数据线22，设置在该像素区域的垂直中线上，且穿过该第一公共电极线24的该缝隙；一扫描线21，设置在该像素区域的水平中线上，且与该数据线22彼此交叉设置；一主动元件，设置于该数据线22与该扫描线21交叉区域；一像素电极20，通过两第一接触孔27与该主动元件电性连接；一存储电极29，配置于该像素电极20的下方，且与该第一公共电极24与该第二公共电极23的投影重叠，且该存储电极通过第二接触孔28与该像素电极20电性连接。
在具体的实行中，该第一公共电极线24上布置有缝隙，该缝隙容该数据线22穿过，该第二公共电极线上下贯通，其中，公共电极信号通过该第二公共电机线23上传输，在该像素电极20的上下两侧从该第二公共电极线23上左右延伸出该第一公共电极线24。在该像素区域内，该第二公共电极线线23与该数据线22平行。该数据线22与该第一、第二公共电极线为同层结构。优选地，该第一公共电极线24与该数据线22之间保持2um以上的间距。
其中，在像素区域的左下角，且在该第一、二公共电极线交叉区域的下方设有存储电极29，在该像素开口区域，且在其与该第一、二公共电极线交叉区域投影区域的非重叠部分，该存储电极29伸出的凸块区域设有一第二接触孔28，用于存储电极29与像素电极20之间的等电位连接；在像素的右上角，且在该第一、二公共电极线交叉区域的下方设有存储电极29，在该像素开口区域，且在其与该第一、二公共电极线交叉区域投影区域的非重叠部分，在该存储电极29伸出凸块区域，设有另一第二接触孔28，用于存储电极29与像素电极20之间的等电位连接。优选地，在像素的开口区一侧，存储电极29伸出该第一、二公共电极线部分1um～3um。在该第一、二公共电极线下方，存储电极29与该第一、二公共电极线重叠部分为1um以上。
其中，在该数据线22与该扫描线21交叉的区域，配置主动元件，如薄膜晶体管(TFT)开关器件。TFT的栅极连接扫描线21，TFT的源极连接数据线22，TFT的漏极26通过接触孔27连接像素电极20。
其中，TFT开关左右漏极26上方的第一接触孔27用于连接像素电极20；上下存储电极29上方的第二接触孔28用于连接像素电极20。通过第一接触孔27与第二接触孔28，TFT开关的漏极信号同时传到像素电极20与存储电极29。
其中，像素电极20覆盖像素区域，其四周与该第一、二公共电极线存在1um以上的重叠部分。优选地，该像素电极20为透明的ITO薄膜。
图3为本发明图2所示像素结构的像素阵列示意图。如图3所示，该第二公共电极线左右延伸形成第一公共电极线，所述第一、第二公共电极线围城像素区域，数据线穿过该第一公共线的缝隙布置在该像素区域的垂直中线上，且与第二公共电极线平行。扫描线在该像素区域的水平中线上，且与该第一公共电极线平行。在数据线与扫描线交叉的区域，配置TFT开关。
如图3所示，在该像素阵列中，相邻像素电极之间，于该相邻像素电极相连的存储电极之间保持2um以上的距离。
作为一优选实施例，图4为本发明图3所示虚线框的放大图。如图4所示，上一行像素的像素电极与下一行像素的像素电极之间的间隔L11大于等于4um；左侧一列像素的像素电极与右侧一列像素的像素电极之间的间隔L12大于等于4um；左下方的存储电极与右上方的存储电极之间的距离L2大于等于4um。
在像素开口区域，该存储电极与该第一、二公共电极线投影区域非重叠部分L31、L32、L33和L34大于等于1.5um；在公共电极线下方，存储电极与第一、二公共电极线的重叠部分L41、L42、L43和L44大于等于2um。
在像素的右侧，像素电极与公共电极主线的重叠部分L51大于等于2um；在像素的左侧，像素电极与公共电极主线的重叠部分L52大于等于2um；在像素的下侧，像素电极与第一公共电极的重叠部分L53大于等于2um；在像素的上侧，像素电极与第一公共电极的重叠量L54大于等于2um。
本发明还提供了上述实施例所述像素结构的制作方法，其包括以下制作步骤：
(1)在玻璃基板50上，溅射形成第一层金属薄膜。利用第一张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图5(a)所示的图案。在图5(a)中，中间的图案为扫描线51，左下角与右上角的图案为存储电极52。对应图5(a)虚线AA′的断面结构如图5(b)所示。
(2)在第一金属层的图案上，用化学气相沉积工艺形成透明的栅极绝缘层60。在栅极绝缘层60的上方沉积半导体薄膜。利用第二张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图6(a)所示的图案。在图6(a)中，扫描线上方的图案为半导体沟道层61。对应图6(a)虚线AA′的断面结构如图6(b)所示。
(3)在半导体层的图案上，溅射形成第二层金属薄膜。利用第三张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图7(a)所示的图案。在图7(a)中，中间上下贯穿的图案为数据线71，左右上下贯穿的图案为公共电极线主线73，公共电极线主线上左右延伸的是公共电极线的辅线74。在数据线71与扫描线重叠的区域，在半导体层的上方形成TFT开关。TFT开关的栅极为扫描线，TFT开关的源极为数据线71，TFT开关的漏极72与数据线71同层。对应图7(a)虚线AA′的断面结构如图7(b)所示。
(4)在第二金属层的图案上，用化学气相沉积工艺形成透明的保护绝缘层80。在保护绝缘层80的上方涂布一层透明的有机绝缘膜83。有机绝缘膜83的厚度为2um。利用第四张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图8(a)所示的图案。在图8(a)中，TFT开关左右漏极上方的接触孔82用于连接像素电极；上下存储电极上方的接触孔81用于连接像素电极。通过接触孔81和接触孔82同时与像素电极相连，TFT开关的漏极信号同时传到像素电极与存储电极。对应图8(a)虚线AA′的断面结构如图8(b)所示。
(5)在有机膜和接触孔的上方，溅射形成ITO透明导电薄膜。利用第五张掩膜版，通过光刻胶的涂布、曝光、显影、刻蚀等工艺形成如图9(a)所示的图案。在图9(a)中，ITO透明导电薄膜覆盖在像素开口区的上方，形成像素电极91区域，在像素电极91的四周与公共电极线存在2um的重叠区域。对应图9(a)虚线AA′的断面结构如图9(b)所示。
实施例二
图10为本发明第二实施例的一种像素结构示意图。如图10所示，该实施例提供的像素结构及其制作方法与实施例一的区别仅在于：该存储电极配置于像素区域的左上角与右下角，且与公共电极线重叠形成存储电容。
通过该实施例所提供的像素结构，也可以大幅提高像素的开口率；同时，存储电极与公共电极线重叠形成的存储电容也可以在上下金属层发生偏移时自动补偿存储电容的大小。
实施例三
图11为本发明第三实施例的一种像素结构示意图。如图11所示，该实施例提供的像素结构及其制作方法与实施例一的区别仅在于：除了配置接触孔的区域外，存储电极与所述第一、二公共电极线投影区域完全重叠形成存储电容。
通过该实施例所提供的像素结构，也可以大幅提高像素的开口率；同时，存储电极与公共电极线重叠形成的存储电容也可以在上下金属层发生偏移时自动补偿存储电容的大小。
实施例四
图12为本发明第四实施例的一种像素结构示意图。如图12所示，该实施例提供的像素结构及其制作方法与实施例一的区别仅在于：存储电极配置于所述第一、二公共电极线投影区域的四个角部区域，且其与所述第一、二公共电极线投影区域完全重叠或部分重叠形成存储电容。
图13为本发明第四实施例图12所示像素结构的像素阵列示意图。如图13所示，该实施例提供的像素结构及其制作方法与实施例一的区别仅在于：存储电极配置于所述第一、二公共电极线投影区域的四个角部区域，且相邻两像素电极之间的间距S1,S2都大于等于3um，以防止相邻像素电极之间的串扰。
通过该实施例所提供的像素结构，也可以大幅提高像素的开口率；同时，存储电极与公共电极线重叠形成的存储电容也可以在上下金属层发生偏移时自动补偿存储电容的大小。以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种像素结构，其包括：
一基板，其上设置有：
第一公共电极线，具有一缝隙的非连续分布线；
第二公共电极线，与该第一公共电极线交叉设置围成像素区域；
一数据线，设置在该像素区域的垂直方向上，且穿过该第一公共电极线的该缝隙；
一扫描线，设置在该像素区域的水平方向上，且与该数据线彼此交叉设置；
一主动元件，设置于该数据线与该扫描线交叉区域；
一像素电极，且通过一第一接触孔与该主动元件电性连接；
一存储电极，配置于该像素电极的下方，且与该第一公共电极线与该第二公共电极线的投影重叠，且该存储电极通过一第二接触孔与该像素电极电性连接；该存储电极配置于该第一公共电极线与该第二公共电极线投影区域的左上角和右下角的第一区域，且该存储电极在非该投影重叠部分配置第二凸块区域，其上形成该第二接触孔，用于与该像素电极之间的等电位连接。
2.一种像素结构，其包括：一基板，其上设置有：
第一公共电极线，具有一缝隙的非连续分布线；
第二公共电极线，与该第一公共电极线交叉设置围成像素区域；
一数据线，设置在该像素区域的垂直方向上，且穿过该第一公共电极线的该缝隙；
一扫描线，设置在该像素区域的水平方向上，且与该数据线彼此交叉设置；
一主动元件，设置于该数据线与该扫描线交叉区域；
一像素电极，且通过一第一接触孔与该主动元件电性连接；
一存储电极，配置于该像素电极的下方，且与该第一公共电极线与该第二公共电极线的投影重叠，且该存储电极通过一第二接触孔与该像素电极电性连接；该存储电极配置于该第一公共电极线与该第二公共电极线投影区域的左下角和右上角第一区域，且该存储电极在非该投影重叠部分配置第二凸块区域，其上形成该第二接触孔，用于与该像素电极之间的等电位连接。
3.如权利要求1或2所述的像素结构，其特征在于：所述第二公共电极线连续分布，且与该第一公共电极线同层交叉。
4.如权利要求1或2所述的像素结构，其特征在于：该第一、二公共电极线与该数据线同层，该第二公共电极线平行于该数据线。
5.如权利要求1或2所述的像素结构，其特征在于：在该像素电极的下方，该存储电极的该第一区域与该第一公共电极线与该第二公共电极线的投影区域部分重叠形成存储电容。
6.如权利要求1或2所述的像素结构，其特征在于：在该像素电极的下方，该存储电极的该第一区域与该第一公共电极与该第二公共电极的投影区域完全重叠形成存储电容。
7.如权利要求1或2所述的像素结构，其特征在于：该第一、二公共电极线配置于该像素电极的下方，且与该像素电极部分重叠。
8.如权利要求1或2所述的像素结构，其特征在于：该第一、二公共电极线下方，存储电极与该第一、二公共电极线重叠部分为1um以上。
9.一种如权利要求1或2所述像素结构的制作方法，其包括以下步骤：
步骤a,在一基板上，形成第一金属层薄膜图案，其包括扫描线，存储电极；
步骤b,在该第一金属层的图案上，形成栅极绝缘层，在该栅极绝缘层的上方形成半导体层的图案；
步骤c,在该半导体层的图案上，形成第二金属层的薄膜图案，其包括数据线，第一、第二公共电极线，薄膜晶体管的源极、漏极；
步骤d,在该第二金属层的薄膜图案上，形成透明的保护绝缘层，在该保护绝缘层的上方形成透明的有机绝缘膜，然后在薄膜晶体管两漏极上方分别形成第一接触孔，以及存储电极上方的第二接触孔；
步骤e,在该有机绝缘膜和该第一接触孔、该第二接触孔的上方形成像素电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410272753.8A CN104049429B (zh) | 2014-06-18 | 2014-06-18 | 一种像素结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410272753.8A CN104049429B (zh) | 2014-06-18 | 2014-06-18 | 一种像素结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104049429A CN104049429A (zh) | 2014-09-17 |
| CN104049429B true CN104049429B (zh) | 2017-02-15 |
Family
ID=51502485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410272753.8A Expired - Fee Related CN104049429B (zh) | 2014-06-18 | 2014-06-18 | 一种像素结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104049429B (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104280959B (zh) * | 2014-09-30 | 2018-07-10 | 南京中电熊猫液晶显示科技有限公司 | 像素结构、显示面板及其制造方法 |
| TWI564639B (zh) * | 2014-11-19 | 2017-01-01 | 友達光電股份有限公司 | 畫素結構 |
| CN104460067B (zh) * | 2014-12-30 | 2017-10-27 | 南京中电熊猫液晶显示科技有限公司 | 像素、包括该像素的显示面板及其断线修复方法 |
| CN104914634B (zh) * | 2015-06-17 | 2019-04-05 | 南京中电熊猫平板显示科技有限公司 | 液晶显示面板及其像素 |
| CN104865766B (zh) * | 2015-06-17 | 2018-06-19 | 南京中电熊猫液晶显示科技有限公司 | 多域垂直配向型液晶的像素结构 |
| CN105223749A (zh) * | 2015-10-10 | 2016-01-06 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN105182647B (zh) * | 2015-10-16 | 2019-01-11 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示面板及驱动方法 |
| CN105785683A (zh) * | 2016-05-24 | 2016-07-20 | 深圳市华星光电技术有限公司 | 像素结构及其阵列基板和液晶面板 |
| CN106125423A (zh) * | 2016-06-21 | 2016-11-16 | 上海纪显电子科技有限公司 | 液晶显示装置、阵列基板及其制作方法 |
| CN106094365A (zh) * | 2016-06-21 | 2016-11-09 | 上海纪显电子科技有限公司 | 液晶显示装置、阵列基板及阵列基板的制作方法 |
| CN106094364A (zh) * | 2016-06-21 | 2016-11-09 | 上海纪显电子科技有限公司 | 液晶显示装置、阵列基板和阵列基板的制作方法 |
| CN105974687B (zh) * | 2016-07-20 | 2020-01-03 | 深圳市华星光电技术有限公司 | 一种阵列基板以及液晶显示器 |
| CN106502011A (zh) * | 2016-12-30 | 2017-03-15 | 深圳市华星光电技术有限公司 | 画素结构及工作方法、阵列基板 |
| TWI647525B (zh) * | 2018-03-05 | 2019-01-11 | 友達光電股份有限公司 | 畫素結構 |
| CN111752056B (zh) * | 2019-03-26 | 2023-05-30 | 和鑫光电股份有限公司 | 面板及其像素结构 |
| CN111208680B (zh) * | 2020-01-07 | 2023-02-28 | 京东方科技集团股份有限公司 | 像素结构、阵列基板、显示面板及显示装置 |
| WO2021184186A1 (zh) * | 2020-03-17 | 2021-09-23 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| CN114114763B (zh) * | 2020-08-27 | 2023-08-08 | 合肥京东方显示技术有限公司 | 一种显示基板和显示面板 |
| CN112965309B (zh) * | 2021-02-09 | 2022-04-26 | 深圳市华星光电半导体显示技术有限公司 | 像素结构及液晶显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101430463A (zh) * | 2007-11-09 | 2009-05-13 | 上海广电Nec液晶显示器有限公司 | 液晶显示装置及其制作方法 |
| CN102096254A (zh) * | 2010-11-04 | 2011-06-15 | 华映视讯（吴江）有限公司 | 液晶显示器 |
| CN102314032A (zh) * | 2011-08-16 | 2012-01-11 | 深圳市华星光电技术有限公司 | 一种液晶显示装置 |
| CN102338956A (zh) * | 2011-08-31 | 2012-02-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011096390A1 (ja) * | 2010-02-04 | 2011-08-11 | シャープ株式会社 | 液晶表示装置 |
-
2014
- 2014-06-18 CN CN201410272753.8A patent/CN104049429B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101430463A (zh) * | 2007-11-09 | 2009-05-13 | 上海广电Nec液晶显示器有限公司 | 液晶显示装置及其制作方法 |
| CN102096254A (zh) * | 2010-11-04 | 2011-06-15 | 华映视讯（吴江）有限公司 | 液晶显示器 |
| CN102314032A (zh) * | 2011-08-16 | 2012-01-11 | 深圳市华星光电技术有限公司 | 一种液晶显示装置 |
| CN102338956A (zh) * | 2011-08-31 | 2012-02-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104049429A (zh) | 2014-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104049429B (zh) | 一种像素结构及其制作方法 | |
| CN104880871B (zh) | 显示面板和显示装置 | |
| KR100623989B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법 | |
| KR101157223B1 (ko) | 횡전계방식 액정표시소자 및 그 제조방법 | |
| CN104049430B (zh) | 一种阵列基板、显示装置及其制造方法 | |
| CN104007591A (zh) | 一种像素结构及其制作方法 | |
| CN104914634B (zh) | 液晶显示面板及其像素 | |
| JP6621284B2 (ja) | 表示装置 | |
| CN101540333B (zh) | 薄膜晶体管基板及具有薄膜晶体管基板的显示装置 | |
| CN104007574B (zh) | 一种阵列基板、显示装置及其制造方法 | |
| TWI402587B (zh) | 液晶顯示裝置 | |
| CN105470269A (zh) | Tft阵列基板及其制作方法 | |
| CN107797350A (zh) | 显示装置 | |
| CN105022184A (zh) | 显示装置 | |
| US10263017B2 (en) | Pixel structure, display panel and manufacturing method of pixel structure | |
| KR20080000496A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| CN104035257B (zh) | 像素阵列及其制作方法、显示面板 | |
| CN103094069B (zh) | 像素结构 | |
| CN107272247A (zh) | 液晶显示设备 | |
| KR20130104429A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101626361B1 (ko) | 액정표시소자 | |
| CN109154750A (zh) | 液晶显示装置 | |
| CN107561804A (zh) | 阵列基板及其制作方法与液晶显示装置 | |
| CN104090429B (zh) | 阵列基板及其制作方法和液晶显示装置 | |
| CN104730781A (zh) | Ads阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170215 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |