JP7043297B2 - 表示装置 - Google Patents

Description

本発明の実施形態は、表示装置に関する。

近年、表示装置の表示品位を向上するための技術が種々検討されている。一例では、スルーホールが形成された金属配線を備え、スルーホールの内部にスペーサの先端を配置する技術が開示されている。

特開２０１６－１４８８０７号公報

本実施形態の目的は、表示品位の低下を抑制できる表示装置を提供することにある。

本実施形態によれば、
第１共通電極と、前記第１共通電極と第１方向に離間する第２共通電極と、前記第１共通電極及び前記第２共通電極と重畳し、前記第１方向に延在する金属配線と、を有し、前記金属配線は、前記第１共通電極と前記第２共通電極との間にも位置しており、前記金属配線は、前記第１共通電極と前記第２共通電極のいずれか一方と重畳する端部を有している、表示装置が提供される。

図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。 図２は、図１に示したセンサ電極Ｒｘを示す平面図である。 図３は、画素ＰＸの基本構成及び等価回路を示す図である。 図４は、画素レイアウトの一例を示す平面図である。 図５は、図４に示したＡ－Ｂ線に沿った表示装置ＤＳＰの断面図である。 図６は、図１に示した境界部ＢＡにおける第１基板ＳＵＢ１の主要部を示す拡大平面図である。 図７は、図６に示したＣ－Ｄ線に沿った第１基板ＳＵＢ１の断面図である。 図８は、境界部ＢＡにおける表示装置ＤＳＰの構成例を示す図である。 図９は、図１に示したセンサブロックＢのブロック内部ＥＡにおける、表示装置ＤＳＰの構成例を示す図である。 図１０は、境界部ＢＡにおける表示装置ＤＳＰの比較例を示す図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。本明細書において、第３方向Ｚを示す矢印の先端側の位置を上と称し、矢印の先端とは逆側の位置を下と称する。「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していてもよいし、第１部材から離間していてもよい。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ－Ｙ平面に向かって見ることを平面視という。なお、本明細書において、第１方向Ｘ及び第２方向Ｙは、第１方向Ｙ及び第２方向Ｘと読み替えることができる。

ここでは、Ｘ－Ｙ平面における表示装置ＤＳＰの平面図を示している。表示装置ＤＳＰは、表示パネルＰＮＬと、フレキシブルプリント回路基板１と、ＩＣチップ２と、を備えている。

表示パネルＰＮＬは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、タッチセンサＴＳと、を備えている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、平面視で重畳している。表示パネルＰＮＬは、画像を表示する表示部ＤＡと、表示部ＤＡを囲む額縁状の非表示部ＮＤＡとを備えている。タッチセンサＴＳ及び表示部ＤＡは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２が重畳している領域に位置している。第１基板ＳＵＢ１は、第２基板ＳＵＢ２よりも第２方向Ｙに延出した実装部ＭＡを有している。フレキシブルプリント回路基板１は、実装部ＭＡに接続されている。ＩＣチップ２は、フレキシブルプリント回路基板１に接続されている。なお、ＩＣチップ２は、実装部ＭＡに接続されてもよい。ＩＣチップ２は、画像を表示する表示モードにおいて画像表示に必要な信号を出力するディスプレイドライバＤＤを内蔵している。また、図示した例では、ＩＣチップ２は、表示装置ＤＳＰへの物体の接近又は接触を検出するタッチセンシングモードを制御するタッチコントローラＴＣを内蔵している。図中において、ＩＣチップ２は一点鎖線で示し、ディスプレイドライバＤＤ及びタッチコントローラＴＣは点線で示している。

ここで、自己容量方式のタッチセンサＴＳについて説明するが、タッチセンサＴＳは相互容量方式であってもよい。タッチセンサＴＳは、複数のセンサ電極Ｒｘと、複数のセンサ配線Ｌと、を備えている。複数のセンサ電極Ｒｘは、表示部ＤＡに位置し、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。１つのセンサ電極Ｒｘは、１つのセンサブロックＢを構成している。センサブロックＢとは、タッチセンシングが可能な最小単位である。複数のセンサ配線Ｌは、表示部ＤＡにおいて、それぞれ第２方向Ｙに沿って延出し、第１方向Ｘに並んでいる。センサ配線Ｌの各々は、例えば後述する信号線Ｓと重畳する位置に設けられている。また、センサ配線Ｌの各々は、非表示部ＮＤＡに引き出され、フレキシブルプリント回路基板１を介してＩＣチップ２に電気的に接続されている。

ここで、第１方向Ｘに並んだセンサ配線Ｌ１乃至Ｌ３と、第２方向Ｙに並んだセンサ電極Ｒｘ１乃至Ｒｘ３との関係に着目する。センサ配線Ｌ１は、センサ電極Ｒｘ１乃至Ｒｘ３と重畳し、センサ電極Ｒｘ１と電気的に接続されている。
センサ配線Ｌ２は、センサ電極Ｒｘ２及びＲｘ３と重畳し、センサ電極Ｒｘ２と電気的に接続されている。ダミー配線Ｄ２１は、センサ配線Ｌ２から離間している。ダミー配線Ｄ２１は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。センサ配線Ｌ２及びダミー配線Ｄ２１は、後述するように同一の信号線上に位置している。
センサ配線Ｌ３は、センサ電極Ｒｘ３と重畳し、センサ電極Ｒｘ３と電気的に接続されている。ダミー配線Ｄ３１は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。ダミー配線Ｄ３２は、ダミー配線Ｄ３１及びセンサ配線Ｌ３から離間している。ダミー配線Ｄ３２は、センサ電極Ｒｘ２と重畳し、センサ電極Ｒｘ２と電気的に接続されている。センサ配線Ｌ３、ダミー配線Ｄ３１及びＤ３２は、同一の信号線上に位置している。

タッチセンシングモードにおいては、タッチコントローラＴＣは、センサ配線Ｌにタッチ駆動電圧を印加する。これにより、センサ電極Ｒｘにはタッチ駆動電圧が印加され、センサ電極Ｒｘでのセンシングが行われる。センサ電極Ｒｘでのセンシング結果に対応したセンサ信号は、センサ配線Ｌを介してタッチコントローラＴＣに出力される。タッチコントローラＴＣあるいは外部のホストは、センサ信号に基づいて、表示装置ＤＳＰへの物体の接近又は接触の有無及び物体の位置座標を検出する。
なお、表示モードにおいては、センサ電極Ｒｘは、コモン電圧（Ｖｃｏｍ）が印加された共通電極ＣＥとして機能する。コモン電圧は、例えばディスプレイドライバＤＤに含まれる電圧供給部からセンサ配線Ｌを介して印加される。

図２は、図１に示したセンサ電極Ｒｘを示す平面図である。図２において、第２方向Ｙに対して反時計回りに鋭角に交差する方向を方向Ｄ１と定義し、第２方向Ｙに対して時計回りに鋭角に交差する方向を方向Ｄ２と定義する。なお、第２方向Ｙと方向Ｄ１とのなす角度θ１は、第２方向Ｙと方向Ｄ２とのなす角度θ２とほぼ同一である。

１つのセンサ電極Ｒｘは、複数の画素ＰＸに亘って配置されている。図示した例では、第２方向Ｙに沿って奇数行目に位置する画素ＰＸは、方向Ｄ１に沿って延出している。また、第２方向Ｙに沿って偶数行目に位置する画素ＰＸは、方向Ｄ２に沿って延出している。なお、ここでの画素ＰＸとは、画素信号に応じて個別に制御することができる最小単位を示し、副画素と称する場合がある。また、カラー表示を実現するための最小単位を主画素ＭＰと称する場合がある。主画素ＭＰは、互いに異なる色を表示する複数の副画素ＰＸを備えて構成されるものである。一例では、主画素ＭＰは、副画素ＰＸとして、赤色を表示する赤画素、緑色を表示する緑画素、及び、青色を表示する青画素を備えている。また、主画素ＭＰは、白色を表示する白画素を備えていてもよい。
一例では、１つのセンサ電極Ｒｘには、第１方向Ｘに沿って６０～７０個の主画素ＭＰが配置され、第２方向に沿って６０～７０個の主画素ＭＰが配置されている。

図３は、画素ＰＸの基本構成及び等価回路を示す図である。複数本の走査線Ｇ１、Ｇ２…は、走査線駆動回路ＧＤに接続されている。複数本の信号線Ｓ１、Ｓ２…は、信号線駆動回路ＳＤに接続されている。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。例えば、信号線Ｓは、その一部が屈曲していたとしても、第２方向Ｙに延出しているものとする。

共通電極ＣＥは、センサブロックＢ毎にそれぞれ設けられている。共通電極ＣＥは、コモン電圧（Ｖｃｏｍ）の電圧供給部ＣＤに接続され、複数の画素ＰＸに亘って配置されている。また、共通電極ＣＥは、それぞれ上記の通りタッチコントローラＴＣにも接続され、センサ電極Ｒｘとしても機能する。
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷのゲート電極ＧＥと電気的に接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷのソース電極ＳＥと電気的に接続されている。画素電極ＰＥは、スイッチング素子ＳＷのドレイン電極ＤＥと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。

図４は、画素レイアウトの一例を示す平面図である。ここでは、図１に示したセンサブロックＢの境界部ＢＡ（つまり、センサ電極Ｒｘ１及びＲｘ２に跨る領域）における画素レイアウトを拡大して示している。走査線Ｇ１乃至Ｇ３は、それぞれ第１方向Ｘに沿って直線的に延出し、第２方向Ｙに間隔を置いて並んでいる。信号線Ｓ１乃至Ｓ３は、それぞれ概ね第２方向Ｙに沿って延出し、第１方向Ｘに間隔をおいて並んでいる。

画素電極ＰＥ１及びＰＥ２は、走査線Ｇ１及びＧ２の間に配置されている。画素電極ＰＥ１及びＰＥ２は、第１方向Ｘに沿って並んでいる。画素電極ＰＥ３及びＰＥ４は、走査線Ｇ２及びＧ３の間に配置されている。画素電極ＰＥ３及びＰＥ４は、第１方向Ｘに沿って並んでいる。画素電極ＰＥ１及びＰＥ３は信号線Ｓ１及びＳ２の間に配置され、画素電極ＰＥ２及びＰＥ４は信号線Ｓ２及びＳ３の間に配置されている。

画素電極ＰＥ１及びＰＥ２は、それぞれ方向Ｄ１に沿って延出した帯電極Ｐａ１及びＰａ２を有している。画素電極ＰＥ３及びＰＥ４は、それぞれ方向Ｄ２に沿って延出した帯電極Ｐａ３及びＰａ４を有している。図示した例では、帯電極Ｐａ１乃至Ｐａ４は、２本であるが、１本でもよいし、３本以上であってもよい。

共通電極ＣＥ１及びＣＥ２は、それぞれ図１に示したセンサ電極Ｒｘ１及びＲｘ２に相当する。共通電極ＣＥ１は、信号線Ｓ１乃至Ｓ３の上に重畳している。画素電極ＰＥ１及びＰＥ２は、共通電極ＣＥ１の上に重畳している。共通電極ＣＥ２は、信号線Ｓ１乃至Ｓ３の上に重畳している。画素電極ＰＥ３及びＰＥ４は、共通電極ＣＥ２の上に重畳している。共通電極ＣＥ２は、共通電極ＣＥ１から第２方向Ｙに離間し、互いに電気的に絶縁されている。図示した例では、走査線Ｇ２は、共通電極ＣＥ１及びＣＥ２の間に位置している。

図５は、図４に示したＡ－Ｂ線に沿った表示装置ＤＳＰの断面図である。図示した例は、横電界を利用する表示モードの一つであるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された例に相当する。

表示装置ＤＳＰは、表示パネルＰＮＬと、光学素子ＯＤ１及びＯＤ２と、照明装置ＩＬと、を備えている。照明装置ＩＬ、光学素子ＯＤ１、表示パネルＰＮＬ、及び、光学素子ＯＤ２は、この順に第３方向Ｚに沿って配置されている。表示パネルＰＮＬは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、液晶層ＬＣと、を備えている。

第１基板ＳＵＢ１は、絶縁基板１０、絶縁膜１１乃至１６、信号線Ｓ２及びＳ３、金属配線ＭＬ２１及びＭＬ３１、共通電極ＣＥ１、画素電極ＰＥ２、配向膜ＡＬ１などを備えている。

絶縁基板１０は、ガラス基板や可撓性の樹脂基板などの光透過性を有する基板である。絶縁膜１１乃至１３は、絶縁基板１０の上において、この順に第３方向Ｚに沿って配置されている。
信号線Ｓ２及びＳ３は、絶縁膜１３の上に位置し、絶縁膜１４によって覆われている。
なお、信号線Ｓ２及びＳ３は、図示しない他の信号線Ｓ１と同一層に位置している。信号線Ｓ２及びＳ３は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、信号線Ｓ２及びＳ３は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、及び、チタン（Ｔｉ）を順に積層した積層体である。

金属配線ＭＬ２１及びＭＬ３１は、絶縁膜１４の上に位置し、絶縁膜１５によって覆われている。金属配線ＭＬ２１は信号線Ｓ２の直上に位置し、金属配線ＭＬ３１は信号線Ｓ３の直上に位置している。金属配線ＭＬ２１及びＭＬ３１は、上記の金属材料や、上記の金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、金属配線ＭＬ２１及びＭＬ３１は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、及び、チタン（Ｔｉ）を順に積層した積層体、あるいは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、及び、モリブデン（Ｍｏ）を順に積層した積層体である。

共通電極ＣＥ１は、絶縁膜１５の上に位置し、絶縁膜１６によって覆われている。共通電極ＣＥ１は、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成された透明電極である。画素電極ＰＥ２は、絶縁膜１６の上に位置し、配向膜ＡＬ１によって覆われている。画素電極ＰＥ２は、ＩＴＯやＩＺＯなどの透明な導電材料によって形成された透明電極である。

絶縁膜１１乃至１３、及び、絶縁膜１６は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁材料によって形成された無機絶縁膜であり、単層構造であってもよいし、多層構造であってもよい。絶縁膜１４及び１５は、例えば、アクリル樹脂などの有機絶縁材料によって形成された有機絶縁膜である。なお、絶縁膜１５は、無機絶縁膜であってもよい。

第２基板ＳＵＢ２は、絶縁基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、配向膜ＡＬ２などを備えている。
絶縁基板２０は、絶縁基板１０と同様に、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層ＢＭ及びカラーフィルタＣＦは、絶縁基板２０の第１基板ＳＵＢ１と対向する側に位置している。カラーフィルタＣＦは、画素電極ＰＥ２と対向する位置に配置され、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦとしては、赤色、緑色、青色のそれぞれのカラーフィルタが含まれる。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。オーバーコート層ＯＣは、透明な樹脂によって形成されている。配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。配向膜ＡＬ１及び配向膜ＡＬ２は、例えば、水平配向性を呈する材料によって形成されている。上述した第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、配向膜ＡＬ１及び配向膜ＡＬ２が対向するように配置されている。

液晶層ＬＣは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に位置し、配向膜ＡＬ１と配向膜ＡＬ２との間に保持されている。液晶層ＬＣは、液晶分子ＬＭを備えている。液晶層ＬＣは、ポジ型（誘電率異方性が正）の液晶材料、あるいは、ネガ型（誘電率異方性が負）の液晶材料によって構成されている。

偏光板ＰＬ１を含む光学素子ＯＤ１は、絶縁基板１０に接着されている。偏光板ＰＬ２を含む光学素子ＯＤ２は、絶縁基板２０に接着されている。なお、光学素子ＯＤ１及び光学素子ＯＤ２は、必要に応じて位相差板、散乱層、反射防止層などを備えていてもよい。

このような表示パネルＰＮＬにおいては、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていないオフ状態において、液晶分子ＬＭは、配向膜ＡＬ１及び配向膜ＡＬ２の間で所定の方向に初期配向している。このようなオフ状態では、照明装置ＩＬから表示パネルＰＮＬに向けて照射された光は、光学素子ＯＤ１及び光学素子ＯＤ２によって吸収され、暗表示となる。一方、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されたオン状態においては、液晶分子ＬＭは、電界により初期配向方向とは異なる方向に配向し、その配向方向は電界によって制御される。このようなオン状態では、照明装置ＩＬからの光の一部は、光学素子ＯＤ１及び光学素子ＯＤ２を透過し、明表示となる。

図６は、図１に示した境界部ＢＡにおける第１基板ＳＵＢ１の主要部を示す拡大平面図である。なお、ここでは、走査線Ｇ２、画素電極ＰＥ１乃至ＰＥ４、半導体層ＳＣの図示を省略している。

第１基板ＳＵＢ１は、さらに、ドレイン電極ＤＥ１及びＤＥ２と、接続電極ＢＥ１及びＢＥ２と、を備えている。

信号線Ｓ１乃至Ｓ３は、共通電極ＣＥ１と重畳する位置において、方向Ｄ１に沿って延出している。信号線Ｓ１乃至Ｓ３は、共通電極ＣＥ２と重畳する位置において、方向Ｄ２に沿って延出している。信号線Ｓ１乃至Ｓ３は、共通電極ＣＥ１と共通電極ＣＥ２との間において、第２方向Ｙに沿って延出している。

金属配線ＭＬ１１及びＭＬ１２は、信号線Ｓ１と重畳し、概ね第２方向Ｙに沿って延出している。金属配線ＭＬ１２は、金属配線ＭＬ１１から離間している。同様に、金属配線ＭＬ２１及びＭＬ２２は、信号線Ｓ２と重畳し、互いに離間している。金属配線ＭＬ３１及びＭＬ３２は、信号線Ｓ３と重畳し、互いに離間している。金属配線ＭＬ１１、ＭＬ２１、ＭＬ３１は、間隔をおいて第１方向Ｘに沿って並んでいる。金属配線ＭＬ１２、ＭＬ２２、ＭＬ３２は、間隔をおいて第１方向Ｘに沿って並んでいる。

ドレイン電極ＤＥ１及びＤＥ２は、共通電極ＣＥ１と共通電極ＣＥ２との間に位置し、それぞれ島状に形成されている。ドレイン電極ＤＥ１は信号線Ｓ１と信号線Ｓ２との間に配置され、ドレイン電極ＤＥ２は信号線Ｓ２と信号線Ｓ３との間に配置されている。ドレイン電極ＤＥ１及びＤＥ２は、信号線Ｓ２等と同一層に位置し、信号線Ｓ２と同一材料によって形成されている。

接続電極ＢＥ１及びＢＥ２は、共通電極ＣＥ１と共通電極ＣＥ２との間に位置し、それぞれ島状に形成されている。接続電極ＢＥ１はドレイン電極ＤＥ１と重畳し、接続電極ＢＥ２はドレイン電極ＤＥ２と重畳している。接続電極ＢＥ１は、コンタクトホール１０を介して、ドレイン電極ＤＥ１にコンタクトしている。接続電極ＢＥ２は、コンタクトホール２０を介して、ドレイン電極ＤＥ２にコンタクトしている。接続電極ＢＥ１及びＢＥ２は、金属配線ＭＬ２１等と同一層に位置し、金属配線ＭＬ２１と同一材料によって形成されている。

ここで、信号線Ｓ２に重畳する金属配線ＭＬ２１及びＭＬ２２に着目する。例えば、金属配線ＭＬ２１は、図１に示したダミー配線Ｄ２１に相当し、金属配線ＭＬ２２は、図１に示したセンサ配線Ｌ２に相当する。
金属配線ＭＬ２１は、端部ＭＬ１Ａを有している。金属配線ＭＬ２２は、端部ＭＬ２Ａを有している。端部ＭＬ１Ａ及び端部ＭＬ２Ａは、第２方向Ｙに沿って間隔をおいて対向している。信号線Ｓ２は、端部ＭＬ１Ａと端部ＭＬ２Ａとの間においてはいずれの金属配線とも重畳していない。信号線Ｓ２は、後述する半導体層とコンタクトするコンタクト部ＣＴＡを有している。コンタクト部ＣＴＡは、他の配線部分よりも第１方向Ｘに拡張されている。金属配線ＭＬ２１は、共通電極ＣＥ１とコンタクトするコンタクト部ＣＴＢを有している。端部ＭＬ１Ａは、コンタクト部ＣＴＢに含まれる。つまり、信号線Ｓ２は、コンタクト部ＣＴＢと金属配線ＭＬ２２との間において、いずれの金属配線と重畳することなく露出している。
共通電極ＣＥ１は、端部ＭＬ１Ａと端部ＭＬ２Ａとの間において、図中に斜線で示したように、信号線Ｓ２と重畳する重畳部ＯＬ１１を有している。また、共通電極ＣＥ１は、金属配線ＭＬ２２と重畳する重畳部ＯＬ１２、及び、金属配線ＭＬ２１と重畳する重畳部ＯＬ１３を有している。重畳部ＯＬ１１は、重畳部ＯＬ１２及びＯＬ１３の間に位置している。共通電極ＣＥ１は、共通電極ＣＥ２と対向する側に非直線状の端部ＣＥ１Ｅを有している。すなわち、共通電極ＣＥ１は、共通電極ＣＥ２に向かって突出した突出部ＰＪを有している。突出部ＰＪは、重畳部ＯＬ１２を含んでいる。つまり、突出部ＰＪは、金属配線ＭＬ２２と重畳するように形成され、共通電極ＣＥ２から離間している。

共通電極ＣＥ２は、金属配線ＭＬ２２と重畳する重畳部ＯＬ２１を有している。共通電極ＣＥ２は、共通電極ＣＥ１と対向する側に、第１方向Ｘに沿った直線状の端部ＣＥ２Ｅを有している。金属配線ＭＬ２２は、重畳部ＯＬ１２と重畳部ＯＬ２１との間において、信号線Ｓ２と重畳している。

金属配線ＭＬ２２は、接続電極ＢＥ１及びＢＥ２の間に延出している。接続電極ＢＥ１及びＢＥ２は、それぞれ端部ＣＥ１Ｅに近接する端部ＢＥ１Ｅ及びＢＥ２Ｅを有している。図示した例では、端部ＭＬ２Ａ、及び、端部ＢＥ１Ｅ及びＢＥ２Ｅは、第１方向Ｘに沿った同一直線上に位置している。但し、端部ＭＬ２Ａは共通電極ＣＥ１と重畳している一方で、端部ＢＥ１Ｅ及びＢＥ２Ｅは共通電極ＣＥ１とは重畳していない。
共通電極ＣＥ１及びＣＥ２の間において、接続電極ＢＥ１、金属配線ＭＬ２２、及び、接続電極ＢＥ２は、間隔をおいてこの順に第１方向Ｘに沿って並んでいる。金属配線ＭＬ２２と、接続電極ＢＥ１及びＢＥ２とは、上記の通り、同一層に位置しているが、金属配線ＭＬ２２と接続電極ＢＥ１との間隔ｄ１、及び、金属配線ＭＬ２２と接続電極ＢＥ２との間隔ｄ２は、互いに電気的な絶縁性を確保するのに十分な大きさに設定されている。ここでの間隔ｄ１及びｄ２は、第１方向Ｘに沿った距離である。同様に、金属配線ＭＬ２１及びＭＬ２２の第２方向Ｙに沿った間隔ｄ３は、互いに電気的な絶縁性を確保するのに十分な大きさに設定されている。間隔ｄ１乃至ｄ３の相互の関係性については、間隔ｄ１及びｄ２は、間隔ｄ３と同等以上である。一例では、間隔ｄ１乃至ｄ３は、１μｍ～１０μｍ程度である。

共通電極ＣＥ２は、金属配線ＭＬ２２に重畳する開口部ＯＰ２を有している。図示した開口部ＯＰ２は、方向Ｄ２に沿って延出したスリットである。開口部ＯＰ２は、幅ＷＯＰを有している。金属配線ＭＬ２２は、開口部ＯＰ２と重畳する位置において、幅ＷＭ２Ａを有している。幅ＷＭ２Ａは、幅ＷＯＰより大きい。重畳部ＯＬ２１は、開口部ＯＰ２を囲むように形成されている。なお、本明細書での幅とは、第１方向Ｘに沿った長さに相当する。同様に、共通電極ＣＥ１は、金属配線ＭＬ２１に重畳する開口部ＯＰ１を有している。端部ＭＬ１Ａと端部ＭＬ２Ａは、突出部ＰＪと開口部ＯＰ１との間に位置している。
金属配線ＭＬ２２は、共通電極ＣＥ１と共通電極ＣＥ２の間、あるいは、接続電極ＢＥ１と接続電極ＢＥ２との間において、幅ＷＭ２Ｂを有している。幅ＷＭ２Ｂは、幅ＷＭ２Ａより小さい。

信号線Ｓ２は、幅ＷＳ２を有している。金属配線ＭＬ２２における幅ＷＭ２Ａ及びＷＭ２Ｂは、信号線Ｓ２における幅ＷＳ２より大きい。信号線Ｓ２は、金属配線ＭＬ２２よりも内側に位置している。

図６に示した例において、共通電極ＣＥ１は第１共通電極に相当し、共通電極ＣＥ２は、第２共通電極に相当し、金属配線ＭＬ２１は第１配線に相当し、金属配線ＭＬ２２は第２配線に相当し、重畳部ＯＬ１１は第１重畳部に相当し、重畳部ＯＬ１２は第２重畳部に相当し、重畳部ＯＬ２１は第３重畳部に相当し、接続電極ＢＥ１は第１接続電極に相当し、接続電極ＢＥ２は第２接続電極に相当し、幅ＷＯＰは第１幅に相当し、幅ＷＭ２Ａは第２幅に相当し、幅ＷＭ２Ｂは第３幅に相当し、端部ＭＬ１Ａは第１端部に相当し、端部ＭＬ２Ａは第２端部に相当する。また、図６に示した例において、第２方向Ｙは第１方向と読み替えることができる。

図７は、図６に示したＣ－Ｄ線に沿った第１基板ＳＵＢ１の断面図である。
第１基板ＳＵＢ１は、さらに、半導体層ＳＣ、走査線Ｇ２などを備えている。半導体層ＳＣは、絶縁膜１１の上に位置し、絶縁膜１２によって覆われている。半導体層ＳＣは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや酸化物半導体によって形成されていてもよい。走査線Ｇ２は、絶縁膜１２の上に位置し、絶縁膜１３によって覆われている。なお、図示しない他の走査線も、走査線Ｇ２と同一層に位置している。走査線Ｇ２は、上記した金属材料を用いて形成されている。
信号線Ｓ２のコンタクト部ＣＴＡは、絶縁膜１２及び絶縁膜１３を貫通するコンタクトホールＣＨ１を通じて半導体層ＳＣにコンタクトしている。金属配線ＭＬ２１及びＭＬ２２は、絶縁膜１４の上に位置し、絶縁膜１５によって覆われている。絶縁膜１５は、端部ＭＬ１Ａと端部ＭＬ２Ａとの間において、絶縁膜１４に接している。金属配線ＭＬ２１のコンタクト部ＣＴＢは、絶縁膜１５を貫通するコンタクトホールＣＨ３を通じて共通電極ＣＥ１にコンタクトしている。共通電極ＣＥ１は、端部ＭＬ１Ａと端部ＭＬ２Ａとの間において、信号線Ｓ２の直上を覆っている。つまり、端部ＭＬ１Ａと端部ＭＬ２Ａとの間においては、信号線Ｓ２、絶縁膜１４、絶縁膜１５、及び、共通電極ＣＥ１がこの順に積層されている。

このような本実施形態によれば、センサブロックＢの境界部ＢＡにおいて、信号線Ｓ２は、センサ配線Ｌ２として機能する金属配線ＭＬ２１とダミー配線Ｄ２１として機能する金属配線ＭＬ２２との間で共通電極ＣＥ１と重畳している。また別の観点では、信号線Ｓ２は、センサ電極Ｒｘ１として機能する共通電極ＣＥ１とセンサ電極Ｒｘ２として機能する共通電極ＣＥ２との間で金属配線ＭＬ２２と重畳している。このように、信号線は、いずれかの金属配線あるいはいずれかの共通電極によって覆われるため、信号線Ｓ２から近隣の画素電極ＰＥへの電界漏れを抑制することができる。したがって、各画素において信号線からの不所望な電界の影響による液晶分子の配向乱れを抑制することができ、表示品位の低下を抑制することができる。

また、金属配線ＭＬ２２は、接続電極ＢＥ１及びＢＥ２の間において、開口部ＯＰ２と重畳する位置の幅ＷＭ２Ａよりも小さい幅ＷＭ２Ｂを有している。このため、同一層に形成される金属配線ＭＬ２２、接続電極ＢＥ１、及び、接続電極ＢＥ２をパターニングした際に、互いの電気的なショートを抑制することができる。

また、共通電極ＣＥ２は、金属配線ＭＬ２２と重畳する開口部ＯＰ２を有している。このため、共通電極ＣＥ２と金属配線ＭＬ２２との間の寄生容量を低減することができる。なお、開口部ＯＰ２において、金属配線ＭＬ２２は、信号線Ｓ２と重畳しており、開口部ＯＰ２からの電界漏れは抑制される。

次に、図８乃至１０を用いて、スペーサのレイアウト例について説明する。
図８は、境界部ＢＡにおける表示装置ＤＳＰの構成例を示す図である。
図８の（Ａ）は、境界部ＢＡにおける、スペーサＳＰ１の周辺の主要部を示す平面図である。スペーサＳＰ１は、共通電極ＣＥ１と共通電極ＣＥ２との間において、接続電極ＢＥ１及びＢＥ２の間に位置し、金属配線ＭＬ２２に重畳している。図８の（Ａ）に示したスペーサＳＰ１は、境界部ＢＡに位置する第１スペーサに相当する。

図８の（Ｂ）は、図８の（Ａ）に示したＥ－Ｆ線に沿った表示パネルＰＮＬの断面図である。画素電極ＰＥ１及びＰＥ２は、絶縁膜１６の上に位置し、配向膜ＡＬ１によって覆われている。画素電極ＰＥ１は、接続電極ＢＥ１の直上に位置し、絶縁膜１５を接続電極ＢＥ１まで貫通するコンタクトホールＣＨ１１、及び、絶縁膜１６を接続電極ＢＥ１まで貫通するコンタクトホールＣＨ１２を通じて、接続電極ＢＥ１にコンタクトしている。同様に、画素電極ＰＥ２は、接続電極ＢＥ１の直上に位置し、絶縁膜１５を貫通するコンタクトホールＣＨ２１、及び、絶縁膜１６を貫通するコンタクトホールＣＨ２２を通じて、接続電極ＢＥ２にコンタクトしている。

スペーサＳＰ１は、第２基板ＳＵＢ２に設けられている。スペーサＳＰ１は、オーバーコート層ＯＣに接する上面ＳＰ１Ａと、第１基板ＳＵＢ１に対向する下面ＳＰ１Ｂを、を有している。スペーサＳＰ１は、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とのセルギャップを形成する。セルギャップは、例えば２～５μｍである。スペーサＳＰ１は、例えば、樹脂材料によって形成される。

第１基板ＳＵＢ１は、スペーサＳＰ１と対向する上面ＳＵＢ１Ａを有している。ここでは、上面ＳＵＢ１Ａは配向膜ＡＬ１の上面に相当する。信号線Ｓ２及び金属配線ＭＬ２２と重畳する位置において、上面ＳＵＢ１Ａと下面ＳＰ１Ｂとは接している場合もあるが、上面ＳＵＢ１Ａと下面ＳＰ１Ｂとの間に配向膜ＡＬ２が介在している場合もありうる。第１基板ＳＵＢ１は、下面ＳＰ１Ｂと重畳する位置において、厚さＴ１０を有している。厚さＴ１０は、第３方向Ｚに沿った絶縁基板１０の上面１０Ａから上面ＳＵＢ１Ａまでの長さに相当する。すなわち、信号線Ｓ２と上面ＳＵＢ１Ａとの間において、絶縁膜１４が信号線Ｓ２に接して積層され、金属配線ＭＬ２２が絶縁膜１４に接して積層され、絶縁膜１５が金属配線ＭＬ２２に接して積層され、絶縁膜１６が絶縁膜１５に接して積層され、配向膜ＡＬ１が絶縁膜１６に接して積層されている。図示した例では、信号線Ｓ２と下面ＳＰ１Ｂとの間において、金属配線ＭＬ２２以外の導電層は存在していない。金属配線ＭＬ２２は、第３方向Ｚに沿った厚さＴ２０を有している。一例として、厚さＴ２０は３００ｎｍである。図示した例では、上面ＳＵＢ１Ａは、金属配線ＭＬ２２と重畳する位置において、厚さＴ２０の影響を受けて、第２基板ＳＵＢ２側に突出している。

図９は、図１に示したセンサブロックＢのブロック内部ＥＡにおける、表示装置ＤＳＰの構成例を示す図である。
図９の（Ａ）は、ブロック内部ＥＡにおける、スペーサＳＰ２の周辺の主要部を示す平面図である。スペーサＳＰ２は、共通電極ＣＥ２内において、接続電極ＢＥ３及びＢＥ４の間に位置し、共通電極ＣＥ２に重畳している。共通電極ＣＥ２は、接続電極ＢＥ３及びドレイン電極ＤＥ３と重畳する開口部ＡＰ３と、接続電極ＢＥ４及びドレイン電極ＤＥ４と重畳する開口部ＡＰ４と、を有している。共通電極ＣＥ２は、接続電極ＢＥ３及びＢＥ４の間において、信号線Ｓ２及び金属配線ＭＬ２２と重畳している。
図９の（Ａ）に示したスペーサＳＰ２は、ブロック内部ＥＡに位置する第２スペーサに相当し、接続電極ＢＥ３は第３接続電極に相当し、接続電極ＢＥ４は第４接続電極に相当する。

図９の（Ｂ）は、図９の（Ａ）に示したＧ－Ｈ線に沿った表示パネルＰＮＬの断面図である。接続電極ＢＥ３、金属配線ＭＬ２、及び、接続電極ＢＥ４は、間隔をおいてこの順に並び、同一層に位置している。接続電極ＢＥ３は、絶縁膜１４を貫通するコンタクトホールＣＨ３０を通じてドレイン電極ＤＥ３にコンタクトしている。画素電極ＰＥ１１は、接続電極ＢＥ３の直上に位置し、絶縁膜１５を貫通するコンタクトホールＣＨ３１、及び、絶縁膜１６を貫通するコンタクトホールＣＨ３２を通じて、接続電極ＢＥ３にコンタクトしている。
同様に、接続電極ＢＥ４は、コンタクトホールＣＨ４０を通じてドレイン電極ＤＥ４にコンタクトしている。画素電極ＰＥ１２は、コンタクトホールＣＨ４１及びＣＨ４２を通じて、接続電極ＢＥ４にコンタクトしている。

第１基板ＳＵＢ１は、スペーサＳＰ２の下面ＳＰ２Ｂと重畳する位置において、上面１０Ａから厚さＴ３０を有している。厚さＴ３０は、第３方向Ｚに沿った上面ＳＵＢ１Ａまでの長さに相当する。すなわち、図９の（Ｂ）に示した例は、図８の（Ｂ）に示した例と比較して、絶縁膜１５及び１６の間に共通電極ＣＥ２が介在している点で相違している。つまり、厚さＴ３０は、厚さＴ１０と比較して、共通電極ＣＥ２の厚さＴ４０の分だけ厚い。厚さＴ４０は、厚さＴ２０より薄く、一例では、厚さＴ４０は、厚さＴ２０の１／３程度である。このため、厚さＴ３０と厚さＴ１０との差分がセルギャップに与える影響は極めて小さい。

図１０は、境界部ＢＡにおける表示装置ＤＳＰの比較例を示す図である。
図１０の（Ａ）は、境界部ＢＡにおける、スペーサＳＰ１の周辺の主要部を示す平面図である。図示した比較例は、図８に示した構成例と比較して、スペーサＳＰ１が信号線Ｓ１と重畳し、信号線Ｓ２とスペーサＳＰ１との間に金属配線が存在しない点で相違している。

図１０の（Ｂ）は、図１０の（Ａ）に示したＩ－Ｊ線に沿った表示パネルＰＮＬの断面図である。第１基板ＳＵＢ１は、下面ＳＰ１Ｂと重畳する位置において、上面１０Ａから厚さＴ５０を有している。厚さＴ５０は、厚さＴ１０と比較して、金属配線ＭＬ２２の厚さＴ２０の分だけ薄い。つまり、図９の（Ｂ）に示したブロック内部ＥＡのスペーサＳＰ２の下地の厚さＴ３０と、図１０の（Ｂ）に示した境界部ＢＡのスペーサＳＰ１の下地の厚さＴ５０とでは、金属配線ＭＬ２２の厚さＴ２０と、共通電極ＣＥ２の厚さＴ４０との総和分だけ段差が生ずる。このため、比較例では、セルギャップが不均一となって、表示品位の低下を招くおそれがある。

本実施形態によれば、上記の通り、図９の（Ｂ）に示したブロック内部ＥＡのスペーサＳＰ２の下地の厚さＴ３０と、図８の（Ｂ）に示した境界部ＢＡのスペーサＳＰ１の下地の厚さＴ１０とでは、共通電極ＣＥ２の厚さＴ４０分の段差しか生じえない。つまり、ブロック内部ＥＡ及び境界部ＢＡにおいて、ほぼ均一なセルギャップを形成することができる。したがって、セルギャップの不均一に起因した表示品位の低下を抑制することができる。

以上説明したように、本実施形態によれば、表示品位の低下を抑制することができる表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

本実施形態の表示パネルＰＮＬは、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型に限らず、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。
また、本実施形態では、基板主面に沿った横電界を利用する表示モードに対応した表示パネルＰＮＬについて説明したが、これに限らず、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの表示パネルであってもよい。ここでの基板主面とは、Ｘ－Ｙ平面と平行な面である。

ＤＳＰ…表示装置 ＰＮＬ…表示パネル ＢＡ…境界部 ＥＡ…ブロック内部
ＣＥ…共通電極 Ｓ…信号線 ＭＬ…金属配線 ＢＥ…接続電極 ＰＥ…画素電極
ＳＰ…スペーサ ＯＰ…開口部

Claims (9)

1. 第１共通電極と、
   前記第１共通電極と第１方向に離間する第２共通電極と、
   前記第１共通電極及び前記第２共通電極と重畳し、前記第１方向に延在する第１金属配線と、
   前記第１共通電極と重畳し、前記第１方向に延在し、前記第１金属配線と前記第１方向に離間した第２金属配線と、を有し、
   前記第１金属配線は、前記第１共通電極と前記第２共通電極との間にも位置しており、
   前記第１金属配線は、前記第１共通電極と前記第２共通電極のいずれか一方と重畳する第１端部を有し、
   前記第１共通電極は、前記第２共通電極に向かって突出した突出部と、前記第２金属配線と重畳する第１開口部と、を有し、
   前記突出部は、前記第１金属配線と重畳し、
   前記第２金属配線の第２端部は、前記突出部と前記第１開口部との間に位置している、
   表示装置。
2. 前記第１金属配線の前記第１端部は、前記第１共通電極と重畳し、
   前記第１端部と前記第２端部は、前記第１方向に間隔をおいて配置されている、請求項１に記載の表示装置。
3. さらに、前記第１金属配線及び前記第２金属配線と重畳する信号線を備え、
   断面視において、前記第１金属配線及び前記第２金属配線は、前記信号線と前記第１共通電極との間及び前記信号線と前記第２共通電極との間に位置している、請求項１又は２に記載の表示装置。
4. さらに、前記第１金属配線と重畳する信号線を備え、
   前記信号線は、前記第１端部と前記第２端部との間において、前記第１共通電極と重畳している、請求項２に記載の表示装置。
5. さらに、前記第１共通電極と重畳し前記第２金属配線を挟むように配置された第１画素電極及び第２画素電極と、前記第１画素電極と第１接続電極を介して接続する第１スイッチング素子と、前記第２画素電極と第２接続電極を介して接続する第２スイッチング素子と、を備え、
   前記第１接続電極、前記第１金属配線、及び、前記第２接続電極は、間隔をおいて前記第１方向と交差する第２方向にこの順に並び、同一層に位置している、請求項４に記載の表示装置。
6. 前記第１共通電極と前記第２共通電極との間において、前記第１接続電極と前記第１金属配線との間隔、及び、前記第２接続電極と前記第１金属配線との間隔は、前記第１端部と前記第２端部との間隔と同等以上である、請求項５に記載の表示装置。
7. 前記第２共通電極は、前記第１金属配線と重畳する第２開口部を有し、
   前記第２開口部は、第１幅を有し、
   前記第１金属配線は、前記第２開口部と重畳する位置において、前記第１幅より大きな第２幅を有している、請求項１に記載の表示装置。
8. 前記第１金属配線は、前記第１共通電極と前記第２共通電極の間において、前記第２幅より小さい第３幅を有している、請求項７に記載の表示装置。
9. さらに、第１スペーサを備え、
   前記第１スペーサは、前記第１共通電極と前記第２共通電極の間において、前記第１金属配線と重畳している、請求項４乃至６のいずれか１項に記載の表示装置。

Images