KR102358041B1 - 터치 표시 장치의 박막트랜지스터를 포함하는 기판 및 그 제조 방법 - Google Patents

터치 표시 장치의 박막트랜지스터를 포함하는 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR102358041B1
KR102358041B1 KR1020150075029A KR20150075029A KR102358041B1 KR 102358041 B1 KR102358041 B1 KR 102358041B1 KR 1020150075029 A KR1020150075029 A KR 1020150075029A KR 20150075029 A KR20150075029 A KR 20150075029A KR 102358041 B1 KR102358041 B1 KR 102358041B1
Authority
KR
South Korea
Prior art keywords
passivation layer
common electrode
sensing line
touch sensing
touch
Prior art date
Application number
KR1020150075029A
Other languages
English (en)
Other versions
KR20160139692A (ko
Inventor
백정선
김민주
김남용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150075029A priority Critical patent/KR102358041B1/ko
Publication of KR20160139692A publication Critical patent/KR20160139692A/ko
Application granted granted Critical
Publication of KR102358041B1 publication Critical patent/KR102358041B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 비용을 저감할 수 있는 터치 표시 장치의 박막트랜지스터를 포함하는 기판 및 그 제조 방법에 관한 것으로, 본 발명에 따른 박막트랜지스터를 포함하는 기판은 사용자의 터치 신호를 입력받기 위한 공통 전극과, 공통 전극과 접속된 터치 센싱 라인 사이에 위치하는 절연막을 구비하며, 이 절연막은 공통 전극과 터치 센싱 라인이 중첩되는 영역에서 터치 센싱 라인을 따라 배치된다.

Description

터치 표시 장치의 박막트랜지스터를 포함하는 기판 및 그 제조 방법{SUBSTRATE INCLUDING THIN FILM TRANSISTOR FOR TOUCH DISPLAY AND METHOD OF FABRICATING THE SMAE}
본 발명은 터치 표시 장치의 박막트랜지스터를 포함하는 기판 및 그 제조 방법에 관한 것으로, 특히 비용을 저감할 수 있는 터치 표시 장치의 박막트랜지스터를 포함하는 기판 및 그 제조 방법에 관한 것이다.
터치 패널은 표시장치 등의 화면에 나타난 지시 내용을 사람의 손 또는 물체로 선택하여 사용자의 명령을 입력할 수 있도록 한 입력장치이다. 즉, 터치 패널은 사람의 손 또는 물체에 직접 접촉된 접촉위치를 전기적 신호로 변환하며, 접촉위치에서 선택된 지시 내용이 입력신호로 받아들여진다. 이와 같은 터치 패널은 키보드 및 마우스와 같이 표시장치에 연결되어 동작하는 별도의 입력장치를 대체할 수 있기 때문에 그 이용범위가 점차 확장되고 있는 추세이다.
이와 같은 터치 패널은 일반적으로 액정표시장치 또는 유기전계 발광 표시장치와 같은 표시장치의 전면에 부착되어 제품화되는 경우가 많다.
이러한, 표시 장치를 제조하기 위해서는 포토 마스크를 이용한 마스크 공정이 다수번 수행된다. 각 마스크 공정은 세정, 노광, 현상 및 식각 등의 부속 공정들을 수반한다. 이에 따라, 한 번의 마스크 공정이 추가될 때마다, 제조 시간 및 제조 비용이 상승하고, 불량 발생률이 증가하여 제조 수율이 낮아지는 문제점이 있다. 따라서, 비용을 저감하고, 생산수율 및 생산효율을 개선하기 위해서 마스크 공정 수를 줄이기 위한 방안이 요구되고 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 비용을 저감할 수 있는 터치 표시 장치의 박막트랜지스터를 포함하는 기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 박막트랜지스터를 포함하는 기판은 사용자의 터치 신호를 입력받기 위한 공통 전극과, 공통 전극과 접속된 터치 센싱 라인 사이에 위치하는 절연막을 구비하며, 이 절연막은 공통 전극과 터치 센싱 라인이 중첩되는 영역에서 터치 센싱 라인을 따라 배치된다.
본 발명은 제1 보호막, 공통 전극, 제2 보호막 및 터치 센싱 라인을 한번의 마스크 공정을 통해 동시에 형성하므로, 종래에 비해 마스크 공정 수를 2번 줄일 수 있다. 이에 따라, 본 발명은 비용을 저감하고, 생산 수율 및 생산 효율을 개선할 수 있다. 또한, 본 발명에서는 화소 전극 및 공통 전극이 제3 보호막만을 사이에 두고 중첩되므로, 화소 전극 및 공통 전극 사이의 프린지 전계 형성이 용이해질 뿐만 아니라 광투과율이 향상된다.
도 1은 본 발명에 따른 터치형 표시 장치를 나타내는 도면이다.
도 2는 도 1에 도시된 터치형 표시 장치의 박막트랜지스터를 포함하는 기판의 제1 실시 예를 나타내는 단면도이다.
도 3은 도 2에 도시된 광차단층의 제조 방법을 설명하기 위한 단면도이다.
도 4는 도 2에 도시된 액티브층의 제조 방법을 설명하기 위한 단면도이다.
도 5는 도 2에 도시된 게이트 전극의 제조 방법을 설명하기 위한 단면도이다.
도 6은 도 2에 도시된 소스 및 드레인 컨택홀을 가지는 층간 절연막의 제조 방법을 설명하기 위한 단면도이다.
도 7은 도 2에 도시된 소스 및 드레인 전극의 제조 방법을 설명하기 위한 단면도이다.
도 8은 도 2에 도시된 제1 보호막, 공통 전극, 제2 보호막 및 터치 센싱 라인의 제조 방법을 설명하기 위한 단면도이다.
도 9a 내지 도 9d는 도 8에 도시된 제1 보호막, 공통 전극, 제2 보호막 및 터치 센싱 라인의 제조 방법을 구체적으로 설명하기 위한 단면도이다.
도 10은 도 2에 도시된 제3 보호막의 제조 방법을 설명하기 위한 단면도이다.
도 11은 도 2에 도시된 화소 전극 및 연결 전극의 제조 방법을 설명하기 위한 단면도이다.
도 12는 도 1에 도시된 터치형 표시 장치의 박막트랜지스터를 포함하는 기판의 제2 실시 예를 나타내는 단면도이다.
도 13a 내지 도 13c는 도 12에 도시된 박막트랜지스터를 포함하는 기판의 제조 방법을 설명하기 위한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다.
도 1은 본 발명에 따른 터치 표시 장치를 나타내는 블럭도이다.
도 1에 도시된 터치 표시 장치는 데이터 드라이버(194), 게이트 드라이버(192), 터치 드라이버(196) 및 표시 패널을 구비한다.
데이터 드라이버(194)는 타이밍 컨트롤러(도시하지 않음)으로부터의 데이터 제어 신호에 응답하여 타이밍 컨트롤러로부터의 데이터를 아날로그 데이터 전압으로 변환하여 데이터 라인(DL)으로 공급한다.
게이트 드라이버(192)는 타이밍 컨트롤러로부터의 게이트 제어 신호에 응답하여 표시 패널의 게이트 라인(GL)을 순차 구동한다. 게이트 드라이버(192)는 각 게이트 라인(GL)의 해당 스캔 기간마다 게이트 온 전압의 스캔 펄스를 공급하고, 다른 게이트 라인(GL)이 구동되는 나머지 기간에는 게이트 오프 전압을 공급한다. 이 게이트 드라이버(192)는 각 화소의 박막 트랜지스터(TFT) 제조 공정시 함께 형성되어 기판(101)의 일측 또는 양측의 비표시 영역에 형성된다.
터치 드라이버(196)는 표시 패널의 터치 센싱 라인(160)과 연결되어 터치 센싱 라인(160)으로부터 사용자의 터치 신호를 전달받는다. 터치 드라이버(196)는 사용자의 터치에 의해 변경되는 커패시턴스의 변화를 센싱하여 사용자의 터치 여부 및 터치 위치를 검출한다.
표시 패널은 다수의 화소들이 매트릭스 형태로 배열되어 영상을 표시한다. 이러한 표시 패널로 액정 패널이 이용되는 경우, 표시 패널은 컬러 필터 어레이가 형성된 컬러 필터 기판과, 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판과, 컬러 필터 기판 및 박막 트랜지스터 기판 사이의 액정층을 구비한다.
박막 트랜지스터를 포함하는 기판은 도 1 및 도 2에 도시된 바와 같이 게이트 라인(GL) 및 데이터 라인(DL)의 교차부에 형성되는 박막트랜지스터(TFT), 화소 전극(122), 공통 전극(136) 및 터치 센싱 라인(160)을 구비한다.
박막 트랜지스터는 게이트 라인(GL)의 스캔 신호에 응답하여 데이터 라인(DL)의 데이터 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터는 도 2에 도시된 바와 같이 게이트 전극(106A,106B), 소스 전극(108), 드레인 전극(110) 및 액티브층(114)을 구비한다. 본 발명에서는 각각의 박막트랜지스터가 다수개의 전극, 예를 들어 제1 및 제2 게이트 전극(106A,106B)을 구비하는 것을 예로 들어 설명하기로 한다.
제1 게이트 전극(106A)은 액티브층의 제1 채널 영역(114A)과 중첩되며, 제2 게이트 전극(106B)은 액티브층의 제2 채널 영역(114B)과 중첩된다. 이러한 제1 및 제2 게이트 전극(106A,106B)은 직렬로 형성되므로 소스 영역 및 드레인 영역(114S,114D) 사이에는 제1 및 제2 채널 영역(114A,114B)이 형성된다. 이에 따라, 박막트랜지스터의 채널 영역(114A,114B)의 전체 길이가 길어지므로, 소스 영역(114S)과 접속된 소스 전극(108)과, 드레인 영역(114D)과 접속된 드레인 전극(110) 사이의 저항이 커진다. 이에 따라, 다수개의 게이트 전극(즉, 다수개의 채널 영역)을 가지는 박막트랜지스터의 턴 오프시 오프 전류를 낮출 수 있다.
소스 전극(108)은 층간 절연막(116)을 관통하는 소스 컨택홀(124S)를 통해 액티브층의 소스 영역(114S)과 접속된다.
드레인 전극(110)은 소스 전극(108)과 마주하며, 층간 절연막(116) 및 게이트 절연막(112)을 관통하는 드레인 컨택홀(124D)을 통해 액티브층의 드레인 영역(114D)과 접속된다. 또한, 드레인 전극(110)은 화소 컨택홀(120)을 통해 화소 전극(122)과 접속된다.
액티브층(114)은 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성한다. 액티브층(114)은 제1 및 제2 채널 영역(114A,114B), 공통 영역(114C), 소스 영역(114S) 및 드레인 영역(114D)를 구비한다.
제1 채널 영역(114A)은 게이트 절연막(112)을 사이에 두고 제1 게이트 전극(106A)과 중첩되며, 제2 채널 영역(114B)은 게이트 절연막(112)을 사이에 두고 제2 게이트 전극(106B)과 중첩된다. 이러한 제1 및 제2 채널 영역은 버퍼막(126)을 사이에 두고 광차단층(130)과 중첩됨으로써 외부광에 의해 제1 및 제2 채널 영역(114A,114B)이 도체화되는 것을 방지할 수 있다. 공통 영역(114C)은 제1 및 제2 채널 영역(114A,114B) 사이에 형성되며, n형 또는 p형 불순물이 주입된다. 소스 영역(114S)은 n형 또는 p형 불순물이 주입되며, 소스 컨택홀(124S)를 통해 소스 전극(108)과 접속된다. 드레인 영역(114D)은 n형 또는 p형 불순물이 주입되며, 드레인 컨택홀(124D)을 통해 드레인 전극(110)과 접속된다.
화소 전극(122)은 게이트 라인(GL) 및 데이터 라인(DL)의 교차로 마련된 각 화소 영역의 제3 보호막(148) 상에 다수개의 슬릿(122S)을 가지도록 형성된다. 이 화소 전극(122)은 화소 컨택홀(120)을 통해 노출된 드레인 전극(110)과 전기적으로 접속된다.
공통 전극(136)은 제1 보호막(118) 상에서 제1 보호막(118)을 따라 형성되므로, 공통 전극(136)은 제1 보호막(118)과 동일 패턴으로 형성된다. 여기서, 제1 보호막(118)은 화소 컨택홀(120)과 중첩되는 영역에서 화소 컨택홀(120) 보다 면적이 큰 개구부(134)를 가진다. 이러한 공통 전극(136)은 각 화소 영역에서 제3 보호막(148)을 사이에 두고 화소 전극(122)과 중첩되어 프린지 전계를 형성한다. 이에 따라, 화상을 표시하는 기간에는 공통 전극(136)에 공통 전압이 공급되며, 공통 전압이 공급된 공통 전극(136)은 화소 전압 신호가 공급되는 화소 전극(122)과 프린지 전계를 형성하여 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
또한, 공통 전극(136)은 화상을 표시하지 않는 비표시기간인 터치 센싱 기간에는 사용자의 터치 위치를 감지하는 센싱 전극의 역할을 한다. 이를 위해, 공통 전극(136)은 도 1에 도시된 바와 같이 기판(101) 상에 서로 소정 거리를 두고 이격되어 다수개 형성된다. 다수개의 공통 전극(136) 각각은 사용자의 터치 면적을 고려하여 적어도 하나 이상의 화소 영역에 대응되는 크기로 형성된다. 이러한 공통 전극(136)은 공통 컨택홀(162), 터치 컨택홀(164) 및 연결 전극(168)을 통해 터치 센싱 라인(160)과 전기적으로 접속된다. 여기서, 터치 센싱 라인(160)은 공통 전극(136)에 의해서 센싱되는 사용자의 터치 신호를 터치 드라이버(196)로 전달한다. 이러한 터치 센싱 라인(160)은 제2 보호막(138) 상에서 제2 보호막(138)과 동일 패턴으로 형성된다. 즉, 공통 전극(136)과 터치 센싱 라인(160) 사이에 위치하는 제2 보호막(138)은 공통 전극(136) 및 터치 센싱 라인(160)이 중첩되는 영역에서 터치 센싱 라인(160)을 따라 배치된다.
이에 따라, 본 발명은 사용자가 표시 영역을 터치하게 되면, 공통 전극들(136) 간에는 터치 정전 용량이 형성되며, 사용자의 터치에 따른 터치 정전 용량과 기준 정전용량을 비교하여 사용자의 터치 위치를 검출하고, 검출된 터치 위치에 따른 동작을 실시한다.
이와 같이, 본 발명에서는 터치 센싱 라인(160)이 제2 보호막(138) 상에서 제2 보호막(138)과 동일 패턴으로 형성되고, 공통 전극(136)이 제1 보호막(118) 상에서 제1 보호막(118)과 동일 패턴으로 형성된다. 이 경우, 제2 보호막(138)은 화소 전극(122) 및 공통 전극(136) 사이에 위치하지 않고 터치 센싱 라인(160)을 따라 터치 센싱 라인(160)의 하부에만 형성된다. 이에 따라, 본 발명의 화소 전극(122) 및 공통 전극(136)은 제3 보호막(148)만을 사이에 두고 중첩되므로, 화소 전극(122) 및 공통 전극(136) 사이의 프린지 전계 형성이 용이해진다.
또한, 본 발명의 화소 전극(122) 및 공통 전극(136)은 제3 보호막(148)만을 사이에 두고 중첩되므로, 표시 패널을 박형화할 수 있어 기판(101)의 배면으로부터 입사되는 광투과율이 향상된다.
도 3 내지 도 12는 도 2에 도시된 박막트랜지스터를 포함하는 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 기판(101) 상에 광차단층(130)이 형성된다.
구체적으로, 기판(101) 상에 증착 공정을 통해 불투명 금속층이 형성된다. 그런 다음, 제1 마스크를 이용한 포토리소그래피공정과 식각 공정을 통해 불투명 금속층이 패터닝됨으로써 광차단층(130)이 형성된다.
도 4를 참조하면, 광차단층(130)이 형성된 기판(101) 상에 버퍼막(126)이 형성되고, 그 위에 액티브층(114)이 형성된다.
구체적으로, 기판(101) 상에 산화 실리콘 또는 질화 실리콘으로 단층 또는 복층 구조로 형성된 버퍼막(126)을 형성한다. 그런 다음, 버퍼막(126) 상에 아몰퍼스 실리콘 박막이 도포된 후, 아몰퍼스 실리콘 박막을 결정화함으로써 폴리 실리콘 박막으로 형성된다. 그리고, 제2 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 폴리 실리콘 박막을 패터닝됨으로써 액티브층(114)이 형성된다.
도 5를 참조하면, 액티브층(114)이 형성된 버퍼막(126) 상에 게이트 절연막(112)이 형성되고, 그 위에 제1 및 제2 게이트 전극(106A,106B)이 형성된다.
구체적으로, 액티브층(114)이 형성된 버퍼막(126) 상에 게이트 절연막(112)이 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 게이트 금속층이 형성된다. 게이트 절연막(112)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된다. 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 게이트 금속층 패터닝함으로써 게이트 절연막(112) 상에 제1 및 제2 게이트 전극(106A,106B)이 형성된다.
그리고, 제1 및 제2 게이트 전극(106A,106B)을 마스크로 이용하여 액티브층(114)에 n+형 또는 p+형 불순물을 주입함으로써, 불순물이 주입된 액티브층(114)의 공통 영역(114C), 소스 영역(114S), 드레인 영역(114D)과, 불순물이 미주입되는 액티브층(114)의 제1 및 제2 채널 영역(114A,114B)이 형성된다. 한편, 제1 및 제2 채널 영역(114A,114B) 양측에 LDD(Lightly Doping Drain)영역이 형성되도록 1개의 마스크 공정이 더 추가될 수도 있다.
도 6을 참조하면, 제1 및 제2 게이트 전극(106A,106B)이 형성된 게이트 절연막(112) 상에 소스 및 드레인 컨택홀(124S,124D)를 가지는 층간 절연막(116)이 형성된다.
구체적으로, 게이트 전극(106A,106B)이 형성된 게이트 절연막(112) 상에 PECVD 등의 방법으로 층간 절연막(116)이 형성된다. 그런 다음, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 층간 절연막(116) 및 게이트 절연막(112)이 패터닝됨으로써 소스 및 드레인 컨택홀(124S,124D)이 형성된다. 여기서, 소스 및 드레인 컨택홀(124D)은 층간 절연막(116) 및 게이트 절연막(112)을 관통하여 소스 및 드레인 영역(114S,114D)을 노출시킨다.
도 7를 참조하면, 층간 절연막(116) 상에 소스 전극(108) 및 드레인 전극(110)이 형성된다.
구체적으로, 소스 및 드레인 컨택홀(124S, 124D)을 가지는 층간 절연막(116) 상에 스퍼터링 등의 증착 방법으로 소스/드레인 금속층이 형성된다. 소스/드레인 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 소스/드레인 금속층 패터닝함으로써 층간 절연막(116) 상에 소스 전극(108) 및 드레인 전극(110)이 형성된다.
도 8을 참조하면, 소스 전극(108) 및 드레인 전극(110)이 형성된 층간 절연막(116) 상에 제1 보호막(118) 및 공통 전극(136)이 동일 패턴으로 형성되고, 공통 전극(136) 상에 절연막인 제2 보호막(138) 및 터치 센싱 라인(160)이 동일 패턴으로 형성된다. 이에 대해, 도 9a 내지 도 9d를 결부하여 상세히 설명하기로 한다.
구체적으로, 도 9a에 도시된 바와 같이 층간 절연막(116) 상에 유기 절연막(118A), 투명 도전막(136A), 무기 절연막(138A) 및 불투명 도전막(160A)이 순차적으로 형성된다. 여기서, 유기 절연막(118A)은 포토아크릴과 같은 감광성 절연 물질로 형성되며, 무기 절연막(138A)은 SiNx 또는 SiOx와 같은 무기 절연 물질로 형성되며, 투명 도전막(136A)은 ITO과 같은 도전 물질로 형성되며, 불투명 도전막(160A)은 Mo/Al/Mo이 순차적으로 적층된 도전 물질로 형성된다. 그런 다음, 불투명 도전층(160A)이 형성된 기판(101) 상에 포토레지스트를 전면 도포한 다음, 제6 마스크인 하프톤 마스크 또는 슬릿 마스크를 이용하여 포토레지스트를 패터닝함으로써 도 9b에 도시된 바와 같이 다단 구조의 포토레지스트 패턴(180)이 형성된다. 다단 구조의 포토 레지스트 패턴(180)은 하프톤 마스크의 반투과부와 대응되는 영역에서 제1 두께로 형성되는 제1 포토레지스트 패턴(180A)과, 하프톤 마스크의 차단부와 대응되는 영역에서 제1 두께보다 두꺼운 제2 두께로 형성되는 제2 포토레지스트 패턴(180B)을 구비한다. 하프톤 마스크의 투과부와 대응되는 영역에서는 포토레지스트가 제거되므로 포토레지스트 패턴(180)은 형성되지 않는다.
그런 다음, 다단 구조의 포토레지스트 패턴(180)을 마스크로 이용하여 불투명 도전층(160A), 무기 절연층(138A) 및 투명 도전층(136A)을 순차적으로 식각함으로써 동일 패턴의 터치 센싱 라인(160), 제2 보호막(138) 및 공통 전극(136)이 형성된다.
그런 다음, 도 9c에 도시된 바와 같이 포토레지스트 패턴(180)을 에싱함으로써 제2 두께의 제2 포토레지스트 패턴(180B)의 두께는 얇아지고, 제1 두께의 제1 포토레지스트 패턴(180A)은 제거된다. 이와 동시에 공통 전극(136) 사이로 노출된 감광성 절연 물질의 유기 절연막(118A)도 에싱된다. 이에 따라, 드레인 전극(110)과 중첩되는 영역의 유기 절연막(118A)의 일부 또는 전부가 제거됨으로써 개구부(134)를 가지는 제1 보호막(118)이 형성된다.
그런 다음, 에싱된 제2 포토레지스트 패턴(180B)을 마스크로 이용하여 터치 센싱 라인(160) 및 제2 보호막(138)이 순차적으로 식각됨으로써 공통 전극(136)이 노출된다. 이 때, 제2 보호막(138)의 식각시 공통 전극(136) 사이로 노출된 개구부(134) 내에 잔존하는 제1 보호막(118)의 잔여물도 도 9d에 도시된 바와 같이 식각되어 완전히 제거된다. 이에 따라, 제1 보호막(118)을 관통하여 드레인 전극(110)을 노출시키는 개구부(134)가 형성된다.
그런 다음, 터치 센싱 라인(160) 상에 잔존하는 제2 포토레지스트 패턴(180B)은 스트립 공정을 통해 제거된다.
도 10을 참조하면, 터치 센싱 라인(160)이 형성된 기판(101) 상에 화소 컨택홀(120), 공통 컨택홀(162) 및 터치 컨택홀(164)을 가지는 제3 보호막(148)이 형성된다.
구체적으로, 공통 전극(136) 및 터치 센싱 라인(160)이 형성된 기판(101) 상에 SiNx 또는 SiOx와 같은 무기 절연 물질을 전면 증착함으로써 제3 보호막(148)이 형성된다. 그런 다음, 제7 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 제3 보호막(148)을 패터닝함으로써 화소 컨택홀(120), 공통 컨택홀(162) 및 터치 컨택홀(164)이 형성된다. 여기서, 화소 컨택홀(120)은 제3 보호막(148)을 관통하여 드레인 전극(110)을 노출시키며, 공통 컨택홀(162)은 제3 보호막(148)을 관통하여 공통 전극(136)을 노출시키며, 터치 컨택홀(164)은 제3 보호막(148)을 관통하여 터치 센싱 라인(160)을 노출시킨다.
도 11을 참조하면, 제3 보호막(148)이 형성된 기판(101) 상에 화소 전극(122) 및 연결 전극(168)이 형성된다.
구체적으로, 화소 컨택홀(120), 공통 컨택홀(162) 및 터치 컨택홀(164)을 가지는 제3 보호막(148) 상에 스퍼터링 등의 증착 방법으로 ITO등과 같은 투명 금속층이 형성된다. 그 투명 금속층이 제8 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 패터닝됨으로써 화소 전극(122) 및 연결 전극(168)이 형성된다. 여기서, 화소 전극(122)은 화소 컨택홀(120)을 통해 노출된 드레인 전극(110)과 접속된다. 그리고, 연결 전극(168)은 공통 컨택홀(162)을 통해 노출된 공통 전극(136)과 접속됨과 아울러 터치 컨택홀(164)을 통해 노출된 터치 센싱 라인(160)과 접속된다.
이와 같이, 본 발명은 제1 보호막(118), 공통 전극(136), 제2 보호막(138) 및 터치 센싱 라인(160)을 한번의 마스크 공정을 통해 동시에 형성하므로, 종래에 비해 마스크 공정 수를 2번 줄일 수 있다. 이에 따라, 본 발명은 비용을 저감하고, 생산 수율 및 생산 효율을 개선할 수 있다.
도 12는 본 발명의 제2 실시 예에 따른 박막트랜지스터를 포함하는 기판을 나타내는 단면도이다.
도 12에 도시된 박막트랜지스터를 포함하는 기판은 도 2에 도시된 박막트랜지스터를 포함하는 기판과 대비하여 무기 보호막(128)을 추가로 구비하는 것을 제외하고는 동일한 구성을 구비하므로, 동일한 구성에 대한 설명은 생략하기로 한다.
도 12에 도시된 무기 보호막(128)은 소스 및 드레인 전극(108,110) 각각과, 유기절연막으로 형성되는 제1 보호막(118) 사이에 형성된다. 이 무기 보호막(128)은 구리(Cu)를 포함하는 적어도 한 층 구조로 형성되는 소스 및 드레인 전극(108,110)이 수분 및 습기 등을 포함하는 제1 보호막(118)과 접촉하는 것을 방지하여 소스 및 드레인 전극(108,110)이 부식되는 것을 방지한다.
이러한 무기 보호막(128)은 도 13a 내지 도 13c에 도시된 바와 같이 화소 컨택홀(120), 공통 컨택홀(162) 및 터치 컨택홀(164) 형성시 제3 보호막(148)과 함께 식각되어 드레인 전극(110)을 노출시킨다.
구체적으로, 도 3 내지 도 7에 도시된 제조 방법을 통해 형성된 박막트랜지스터를 덮도록 제3 보호막(148)과 식각조건이 유사한 무기 절연 물질로 이루어진 무기 보호막(128)이 도 13a에 도시된 바와 같이 기판(101) 전면 상에 형성된다. 그런 다음, 도 9a 내지 도 9d에 도시된 제조 방법을 통해 무기 보호막(128) 상에 제1 보호막(118), 공통 전극(136), 제2 보호막(138) 및 터치 센싱 라인(160)을 동시에 형성한다.
그런 다음, 도 13b에 도시된 바와 같이 기판(101) 상에 무기 절연 물질로 이루어진 제3 보호막(148)이 전면 형성된 다음, 포토리소그래피 공정 및 식각 공정을 통해 무기 보호막(128) 및 제3 보호막(148)이 패터닝됨으로써 공통 컨택홀(162), 터치 컨택홀(164) 및 화소 컨택홀(120)이 형성된다. 여기서, 공통 컨택홀(162) 및 터치 컨택홀(164) 각각은 제3 보호막(148)을 관통하여 공통 전극(136) 및 터치 센싱 라인(160) 각각을 노출시키며, 화소 컨택홀(120)은 제3 보호막(148) 및 무기 보호막(128)을 관통하여 드레인 전극(110)을 노출시킨다.
그런 다음, 도 13c에 도시된 바와 같이 기판 상에 같은 투명 금속층이 형성된 다음, 포토리소그래피 공정 및 식각 공정을 통해 투명 금속층이 패터닝됨으로써 화소 전극(122) 및 연결 전극(168)이 형성된다.
한편, 본 발명에 따른 박막트랜지스터를 포함하는 기판은 액정층을 사이에 두고 컬러 필터 기판과 대향하도록 배치됨으로써 액정 표시 패널이 완성된다. 이 때, 본 발명에서는 프린지 전계형 구조를 예로 들어 설명하였지만, 이외에도 수평 전계형 또는 수직 전계형 등 모든 액정 표시 패널의 구조에 적용가능하다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
118: 제1 보호막 128 : 무기 보호막
136: 공통 전극 138 : 제2 보호막
148 : 제3 보호막 160 : 터치 센싱 라인

Claims (8)

  1. 기판 상에 위치하는 제1 보호막
    상기 제1 보호막 상에 위치하고, 사용자의 터치 신호를 입력받기 위한 공통 전극;
    상기 공통 전극과 접속된 터치 센싱 라인; 및
    상기 공통 전극과 상기 터치 센싱 라인 사이에 위치하는 제2 보호막을 구비하되,
    상기 터치 센싱 라인을 향한 상기 제2 보호막의 상부면은 상기 제2 보호막을 향한 상기 터치 센싱 라인의 하부면과 동일한 형상을 갖는 터치 표시 장치.
  2. 제 1 항에 있어서,
    상기 제1 보호막 상에 위치하고, 상기 공통 전극과 전계를 이루는 화소 전극;
    상기 기판과 상기 제1 보호막 사이에 위치하고, 상기 화소 전극과 접속된 박막트랜지스터; 및
    상기 화소 전극과 상기 공통 전극 사이에 위치하는 제3 보호막을 더 구비하는 터치 표시 장치.
  3. 제 2 항에 있어서,
    상기 박막트랜지스터와 상기 제1 보호막 사이에 위치하는 무기 보호막을 더 구비하는 터치 표시 장치.
  4. 제2 항 또는 제 3 항에 있어서,
    상기 공통 전극을 향한 상기 제1 보호막의 상부면은 상기 제1 보호막을 향한 상기 공통 전극의 하부면과 동일한 형상을 갖는 터치 표시 장치.
  5. 제2 항 또는 제 3 항에 있어서,
    상기 제3 보호막 상에 위치하는 연결 전극을 더 구비하되,
    상기 제3 보호막은 상기 터치 센싱 라인을 노출하는 터치 컨택홀 및 상기 공통 전극을 노출하는 공통 컨택홀을 포함하고,
    상기 연결 전극은 상기 터치 컨택홀을 통해 노출된 상기 터치 센싱 라인 및 상기 공통 컨택홀을 통해 노출된 상기 공통 전극과 연결되는 터치 표시 장치.
  6. 기판 상에 박막트랜지스터를 형성하는 단계;
    상기 박막트랜지스터가 형성된 상기 기판 상에 제1 보호막, 공통 전극, 제2 보호막 및 터치 센싱 라인을 형성하는 단계;
    상기 제1 보호막, 상기 공통 전극, 상기 제2 보호막 및 상기 터치 센싱 라인이 형성된 기판 상에 제3 보호막을 형성하는 단계; 및
    상기 제3 보호막 상에 상기 박막트랜지스터와 접속되는 화소 전극과 상기 터치 센싱 라인 및 상기 공통 전극을 연결시키는 연결 전극을 형성하는 단계를 포함하며,
    상기 제2 보호막은 상기 터치 센싱 라인과 동일한 마스크를 사용하여 형성되어, 상기 터치 센싱 라인을 향한 상기 제2 보호막의 상부면은 상기 제2 보호막을 향한 상기 터치 센싱 라인의 하부면과 동일한 형상을 갖는 터치 표시 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 박막트랜지스터와 상기 제1 보호막 사이에 무기 보호막을 형성하는 단계를 더 포함하는 터치 표시 장치의 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 제1 보호막, 상기 공통 전극, 상기 제2 보호막 및 상기 터치 센싱 라인을 형성하는 단계는
    상기 기판 상에 유기 절연막, 투명 도전막, 무기 절연막 및 불투명 도전막을 순차적으로 형성하는 단계와;
    상기 불투명 도전막 상에 다단구조의 포토레지스트 패턴을 형성하는 단계와;
    상기 다단 구조의 포토레지스트를 패턴으로 상기 투명 도전막, 무기 절연막 및 불투명 도전막을 식각하여 상기 공통 전극, 상기 제2 보호막 및 상기 터치 센싱 라인을 형성하는 단계와;
    상기 포토레지스트 패턴을 에싱하고, 에싱된 포토레지스트 패턴으로 상기 터치 센싱 라인 및 상기 제2 보호막을 식각하여 상기 제2 보호막 및 상기 터치 센싱 라인을 동시에 형성하는 단계와;
    상기 공통 전극 사이로 노출된 제1 보호막을 식각하여 상기 공통 전극 및 상기 제1 보호막을 동시에 형성하는 단계를 포함하며,
    상기 공통 전극을 향한 상기 제1 보호막의 상부면은 상기 제1 보호막을 향한 상기 공통 전극의 하부면과 동일한 형상을 갖는 터치 표시 장치의 제조 방법.
KR1020150075029A 2015-05-28 2015-05-28 터치 표시 장치의 박막트랜지스터를 포함하는 기판 및 그 제조 방법 KR102358041B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150075029A KR102358041B1 (ko) 2015-05-28 2015-05-28 터치 표시 장치의 박막트랜지스터를 포함하는 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150075029A KR102358041B1 (ko) 2015-05-28 2015-05-28 터치 표시 장치의 박막트랜지스터를 포함하는 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160139692A KR20160139692A (ko) 2016-12-07
KR102358041B1 true KR102358041B1 (ko) 2022-02-04

Family

ID=57573626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150075029A KR102358041B1 (ko) 2015-05-28 2015-05-28 터치 표시 장치의 박막트랜지스터를 포함하는 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102358041B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7043297B2 (ja) * 2018-03-09 2022-03-29 株式会社ジャパンディスプレイ 表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104571715A (zh) * 2015-02-02 2015-04-29 京东方科技集团股份有限公司 阵列基板及其制作方法和驱动方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102054671B1 (ko) * 2013-09-27 2019-12-11 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104571715A (zh) * 2015-02-02 2015-04-29 京东方科技集团股份有限公司 阵列基板及其制作方法和驱动方法、显示装置

Also Published As

Publication number Publication date
KR20160139692A (ko) 2016-12-07

Similar Documents

Publication Publication Date Title
US10739918B2 (en) Display device integrated with touch screen panel and method of fabricating the same
KR102241442B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
US10083881B2 (en) Array substrate for display device and manufacturing method thereof
US9710086B2 (en) Display device integrated with touch screen panel and method of fabricating the same
TWI454789B (zh) 具有內建觸控螢幕之液晶顯示裝置及其製造方法
KR101936773B1 (ko) 액정 디스플레이 장치의 제조방법
CN106802519B (zh) 液晶显示装置及其制造方法
US8993388B2 (en) Manufacturing method of liquid crystal display having touch sensor
US8901691B2 (en) Touch sensing substrate and method of manufacturing the same
KR20070019457A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
KR101569766B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2017030080A1 (ja) タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法
US20230307465A1 (en) Active matrix substrate and method for manufacturing same
US9618809B2 (en) Liquid crystal display and method for manufacturing same
KR20170076184A (ko) 표시장치용 어레이기판 및 그 제조방법
KR20110072042A (ko) 액정 표시 장치 및 이의 제조 방법
KR20160020664A (ko) 표시장치와 그 제조 방법
KR102358041B1 (ko) 터치 표시 장치의 박막트랜지스터를 포함하는 기판 및 그 제조 방법
KR102426498B1 (ko) 터치 표시장치용 어레이기판 및 그 제조방법
KR101686094B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR102219668B1 (ko) 박막트랜지스터 기판 및 이를 이용한 터치 장치
KR20160017705A (ko) 액정표시패널 및 그 제조방법
KR20160043218A (ko) 액정 디스플레이 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant