KR20160043218A - 액정 디스플레이 장치의 제조 방법 - Google Patents
액정 디스플레이 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20160043218A KR20160043218A KR1020140136894A KR20140136894A KR20160043218A KR 20160043218 A KR20160043218 A KR 20160043218A KR 1020140136894 A KR1020140136894 A KR 1020140136894A KR 20140136894 A KR20140136894 A KR 20140136894A KR 20160043218 A KR20160043218 A KR 20160043218A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- layer
- insulating film
- electrode
- liquid crystal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 52
- 238000004519 manufacturing process Methods 0.000 title abstract description 40
- 239000010408 film Substances 0.000 claims description 93
- 239000000758 substrate Substances 0.000 claims description 60
- 230000001681 protective effect Effects 0.000 claims description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000011521 glass Substances 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000000994 depressogenic effect Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 2
- 101100016388 Arabidopsis thaliana PAS2 gene Proteins 0.000 abstract 1
- 101100297150 Komagataella pastoris PEX3 gene Proteins 0.000 abstract 1
- 101100315760 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX4 gene Proteins 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 105
- 239000010936 titanium Substances 0.000 description 22
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 16
- 229910052750 molybdenum Inorganic materials 0.000 description 16
- 239000011733 molybdenum Substances 0.000 description 16
- 239000004020 conductor Substances 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000002161 passivation Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
- G02F1/133516—Methods for their manufacture, e.g. printing, electro-deposition or photolithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 절연막(PAC)과 제2 보호막(PAS2)의 얼라인 마진을 줄여 픽셀의 개구율을 높이고, 컨택홀 내에서 픽셀 전극의 단선을 방지할 수 있는 액정 디스플레이 장치의 제조 방법에 관한 것이다.
Description
본 발명은 절연막(PAC)과 제2 보호막(PAS2)의 얼라인 마진을 줄여 픽셀의 개구율을 높이고, 컨택홀 내에서 픽셀 전극의 단선을 방지할 수 있는 액정 디스플레이 장치의 제조 방법에 관한 것이다.
종래에 입력 장치로서 적용되었던 마우스나 키보드 등을 대체하여 사용자가 손가락이나 펜을 이용하여 직접 정보를 입력할 수 있는 터치 스크린이 적용되고 있다. 이러한, 터치 스크린은 누구나 쉽게 조작할 수 있는 장점이 있어 적용이 확대되고 있다.
최근에 들어 액정 디스플레이 장치에 터치 스크린의 적용에 있어서, 슬림(slim)화를 위해 액정 패널에 터치 센서가 내장된 형태로 개발이 이루어지고 있다. 특히, 액정 패널의 하부 기판에 형성된 공통 전극을 터치 전극으로 활용하는 인-셀 터치(in-cell touch) 타입의 액정 디스플레이 장치가 개발되고 있다.
도 1은 종래 기술에 따른 액정 디스플레이 장치를 나타내는 도면이다. 도 1에서는 FFS(Fringe Field Switch) 모드의 TFT 어레이 기판(하부 기판)을 나타내고 있으며, TFT 어레이 기판에 형성되는 복수의 픽셀 중에서 하나의 픽셀의 구조를 도시하고 있다.
도 1에서는 인셀 터치 타입으로 터치 센서가 TFT 어레이 기판에 내장된 것을 도시하고 있으며, 컬러필터 어레이 기판(상부 기판) 및 액정층과, 액정 패널을 구동시키기 위한 구동 회로부의 도시는 생략했다.
TFT 어레이 기판에는 복수의 픽셀이 형성되어 있으며, 상기 복수의 픽셀 각각은 서로 교차하는 데이터 라인들(미도시)과 게이트 라인들(미도시)에 의해 정의된다. 데이터 라인들과 게이트 라인들이 교차되는 영역 마다 박막 트랜지스터(thin film transistor, 이하 'TFT'라 함)가 형성되어 있다.
도 1을 참조하면, 종래 기술에 따른 액정 디스플레이 장치의 TFT 어레이 기판은 글라스 기판(10), 게이트 전극(22), 액티브 층(24), 소스 전극(26), 드레인 전극(28), 게이트 절연막(30, GI: gate insulator), 제1 보호막(40, PAS1), 절연막(50, PAC), 공통 전극(60, common electrode), 전도성 라인(70, conductive line), 제2 보호막(80, PAS2) 및 픽셀 전극(90, pixel electrode)을 포함한다.
TFT는 바텀 게이트(bottom gate) 방식으로 형성되어 있다. TFT는 게이트 절연막(30)의 하부에 형성된 게이트 전극(22)과 게이트 절연막(30)의 상부에 형성된 액티브 층(24), 소스 전극(26), 드레인 전극(28)으로 구성된다.
전도성 라인(70)은 공통 전극(60)을 터치 전극으로 기능시키기 위한 것으로, 공통 전극(60) 상부에 형성되어 복수의 픽셀들 각각에 형성된 공통 전극들을 연결시킨다. 표시 기간에는 공통 전극(60)에 공통 전압(Vcom)이 공급되어 화상을 표시하고, 비 표시 기간에는 공통 전극(60)에 터치 구동 신호가 공급되어 터치를 센싱한다.
도 2는 종래 기술에 따른 액정 디스플레이 장치의 제조 공정 시 형성된 얼라인 키를 나타내는 도면이다.
도 2를 참조하면, 액정 디스플레이 장치의 제조 공정 시 마더 기판(1)의 영역을 나누어 다양한 사이즈의 글라스 기판(10)에 패턴을 형성한다.
여기서, TFT 어레이 기판에 형성되는 여러 레이어들을 정확하게 오버랩 시키기 위해서 TFT 어레이 기판의 외곽에 얼라인 키(15)를 형성한다. 이러한, 얼라인 키(15)는 게이트 라인 및 게이트 전극(22)을 형성할 때 함께 형성한다.
도 3은 종래 기술에 따른 액정 디스플레이 장치의 얼라인 키가 게이트 레이어에 형성됨으로 인해 발생되는 문제점을 설명하기 위한 도면이다.
도 1 내지 도 3을 결부하여 설명하면, 얼라인 키(15)를 기준으로 절연막(50)의 홀(55, PAC hole) 및 제2 보호막(80)의 홀(85, PAS2 hole)을 형성하고, 제2 보호막(80)의 상부 및 컨택 홀(CH) 내에 ITO(indium tin oxide)와 같은 투명 전도성 물질을 도포한 후 패터닝하여 TFT의 드레인 전극(28)과 접속되는 픽셀 전극(90)을 형성한다.
여기서, 게이트 레이어에 형성된 얼라인 키(15)를 이용하여 절연막(50)의 홀(55, PAC hole) 및 제2 보호막(80)의 홀(85, PAS2 hole)을 형성함으로 인해 상기 두 홀(55, 85)의 오버랩 마진이 증가하는 문제점이 있다. 제조 장비에 따라서 차이가 있지만 절연막(50)의 홀(55, PAC hole) 및 제2 보호막(80)의 홀(85, PAS2 hole)의 오버랩 마진으로 2.0㎛ 내지 3.0㎛가 필요하게 되어 개구율이 감소하는 문제점이 있다.
또한, 절연막(50)의 홀(55, PAC hole) 및 제2 보호막(80)의 홀(85, PAS2 hole)의 오버랩이 틀어지게 되면, 제2 보호막(80)의 드라이 에치(dry etch) 시 절연막(50)도 에치되어 컨택 홀(CH) 내에서 픽셀 전극(90)이 단선되고, 이로 인해 해당 픽셀에 암점 불량이 발생하게 되는 문제점이 있다.
본 발명은 앞에서 설명한 문제점을 해결하기 위한 것으로서, 절연막 홀(PAC hole)과 제2 보호막 홀(PAS2 hole)의 오버랩 마진을 줄일 수 있는 액정 디스플레이 장치의 제조 방법을 제공하는 것을 기술적 과제로 한다.
또한, 절연막 홀(PAC hole)과 제2 보호막 홀(PAS2 hole)의 오버랩이 틀어져 발생하는 암점 불량을 방지할 수 있는 액정 디스플레이 장치의 제조 방법을 제공하는 것을 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은, 글라스 기판 상의 복수의 픽셀 영역 각각에 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터를 덮도록 제1 보호막을 형성하는 단계; 상기 보호막 상에 포토 아크릴로 절연막을 형성하는 단계; 상기 제1 보호막 및 상기 절연막의 일부를 제거하여 상기 박막 트랜지스터의 드레인 전극을 노출시키는 제1 컨택홀을 형성하는 단계; 상기 절연막 상에 공통 전극을 형성하고, 상기 복수의 픽셀 영역의 공통 전극들을 연결시키는 전도성 라인을 형성하는 단계; 상기 공통 전극 및 상기 전도성 라인을 덮도록 제2 보호막을 형성하는 단계; 상기 제2 보호막의 일부를 제거하여 상기 제1 컨택홀과 오버랩되어 상기 드레인 전극을 노출시키는 제2 컨택홀을 형성하는 단계; 및 상기 제1 컨택홀과 제2 컨택홀 내부 및 상기 제2 보호막의 상부에 픽셀 전극을 형성하는 단계;를 포함하고, 상기 전도성 라인의 형성 시, 상기 글라스 기판의 가장자리 부분에 박막 트랜지스터 어레이 기판의 얼라인 키를 형성한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은 공통 전극들을 연결하는 전도성 라인의 메탈로 절연막(PAC)의 레이어에 얼라인 키를 형성하여 절연막 홀(PAC hole)과 제2 보호막 홀(PAS2 hole)의 오버랩 마진을 줄일 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은 절연막과 제2 보호막 사이에 얼라인 키를 형성하여 절연막 홀(PAC hole)과 제2 보호막 홀(PAS2 hole)의 오버랩 마진을 줄일 수 있다. 이를 통해, 픽셀 영역의 개구율을 높일 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은 절연막 홀(PAC hole)과 제2 보호막 홀(PAS2 hole)의 오버랩이 틀어짐을 방지 또는 줄일 수 있다. 이를 통해, 제조 공정 시 드라이 에칭에 의해 컨택홀(CH) 내에서 픽셀 전극이 단선되는 것을 방지하여 암점 불량을 방지할 수 있다.
이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.
도 1은 종래 기술에 따른 액정 디스플레이 장치를 나타내는 도면이다.
도 2는 종래 기술에 따른 액정 디스플레이 장치의 제조 공정 시 형성된 얼라인 키를 나타내는 도면이다.
도 3은 종래 기술에 따른 액정 디스플레이 장치의 얼라인 키가 게이트 레이어에 형성됨으로 인해 발생되는 문제점을 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치를 나타내는 도면이다.
도 5 내지 도 12는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법을 나타내는 도면이다.
도 2는 종래 기술에 따른 액정 디스플레이 장치의 제조 공정 시 형성된 얼라인 키를 나타내는 도면이다.
도 3은 종래 기술에 따른 액정 디스플레이 장치의 얼라인 키가 게이트 레이어에 형성됨으로 인해 발생되는 문제점을 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치를 나타내는 도면이다.
도 5 내지 도 12는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법을 나타내는 도면이다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다.
"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제3 항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.
본 발명의 실시 예들을 설명함에 있어서 어떤 구조물(전극, 라인, 레이어, 컨택)이 다른 구조물 '상부에 또는 상에' 및 '하부에 또는 아래에' 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석 되어야 한다.
아울러, 상기 '상부에 또는 상에' 및 '하부에 또는 아래에' 형성된다는 표현은 도면에 기초하여 터치 센서가 내장된 액정 디스플레이 장치의 구성 및 본 발명의 제조 방법들을 설명하기 위한 것이다. 따라서, 상기 '상부에 또는 상에' 및 '하부에 또는 아래에'의 표현은 제조 공정 과정과 제조가 완료된 이후 구성에서 서로 상이할 수 있다.
액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.
그 중에서, IPS 모드와 FFS 모드는 하부 기판 상에 픽셀 전극과 공통 전극을 배치하여 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다.ㄴ
특히, IPS 모드는 픽셀 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 수평 전계를 일으켜 액정층의 배열을 조절하는 방식이다. 이와 같은 IPS 모드는 픽셀 전극과 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.
이와 같은 IPS 모드의 단점을 해결하기 위해 고안된 것이 FFS 모드이다. FFS 모드는 상기 픽셀 전극과 상기 공통 전극을 절연층을 사이에 두고 이격되도록 형성시킨다.
이때, 하나의 전극은 판(plate) 형상 또는 패턴으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은 FFS 모드의 TFT 어레이 기판(하부 기판)의 제조를 위한 것으로, 사용자의 터치를 검출하는 터치 센서를 TFT 어레이 기판(하부 기판)에 내장 시킨다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 제조 방법에 대하여 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치를 나타내는 도면이다. 도 4에서는 FFS(Fringe Field Switch) 모드의 TFT 어레이 기판(하부 기판) 구조를 나타내고 있으며, 인셀 터치 타입으로 터치 센서가 TFT 어레이 기판에 내재화 된 것을 도시하고 있다.
도 4에서는 컬러필터 어레이 기판(상부 기판), 액정층, 백라이트 유닛 및 구동 회로부의 도시는 생략되었다. 구동 회로부는 타이밍 컨트롤러(T-con), 데이터 드라이버(D-IC), 게이트 드라이버(G-IC), 터치 드라이버, 백라이트 구동부, 구동 회로들에 구동 전원을 공급하는 전원 공급부를 포함한다. 여기서, 구동 회로부의 전체 또는 일부는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 액정 패널 상에 형성될 수 있다.
도면을 참조한 설명에 앞서, TFT 어레이 기판에는 복수의 픽셀이 형성되며, 상기 복수의 픽셀 각각은 서로 교차하는 데이터 라인들(미도시)과 게이트 라인들(미도시)에 의해 정의된다. 상기 데이터 라인들과 상기 게이트 라인들이 교차되는 영역 마다 TFT(Thin Film Transistor)가 형성되어 있다. 도 4에서는 TFT 어레이 기판에 형성되는 복수의 픽셀 중에서 하나의 픽셀만을 도시하고 있다.
도 4를 참조하면, TFT 어레이 기판은 글라스 기판(110), 게이트 전극(122), 액티브 층(124), 소스 전극(126), 드레인 전극(128), 게이트 절연막(130, GI: gate insulator), 제1 보호막(140, PAS1), 절연막(150, PAC), 공통 전극(160, common electrode), 전도성 라인(170, conductive line), 제2 보호막(180, PAS2) 및 픽셀 전극(190, pixel electrode)을 포함한다.
TFT는 바텀 게이트(bottom gate) 방식으로 형성되어 있다. TFT는 게이트 절연막(130)의 하부에 형성된 게이트 전극(122)과 게이트 절연막(130)의 상부에 형성된 액티브 층(124), 소스 전극(126), 드레인 전극(128)으로 구성된다.
글라스 기판(110) 상에 형성된 게이트 전극(122)을 덮도록 게이트 절연막(130)이 형성되어 있다. 이때, 게이트 전극(122)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴-티타늄 합금(Mo-Ti)로 형성될 수 있으며, 2,000~3,000Å의 두께를 가질 수 있다.
게이트 절연막(130)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 1,000~3,000Å의 두께로 형성된다. 다른 예로서, 게이트 절연막(130)은 산화 실리콘(SiO2) 층과 질화 실리콘(SiNx) 층이 적층되어 형성될 수도 있다. 한편, 게이트 절연막(130)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.
게이트 전극(122)과 중첩되도록 게이트 절연막(130)의 상부에 액티브 층(124)이 형성되어 있고, 액티브 층(124)을 상부 일측에는 소스 전극(126)이 형성되고, 타측에는 드레인 전극(128)이 형성되어 있다.
소스 전극(126) 및 드레인 전극(128)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴(Mo)-티타늄(Ti) 합금(Mo-Ti)으로 형성될 수 있으며, 2,000~3,000Å의 두께를 가질 수 있다.
TFT를 덮도록 제1 보호막(140, PAS1)이 형성되어 있고, 제1 보호막(140, PAS1)의 일부가 제거되어 TFT의 드레인 전극(128)의 상면이 노출된다. 제1 보호막(140, PAS1)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 형성될 수 있으며, 2,000~4,000Å의 두께를 가질 수 있다.
제1 보호막(140, PAS1)을 덮도록 절연막(150, PAC)이 형성되어 있다. 절연막(150, PAC)은 포토 아크릴(photo acryl)로 형성될 수 있으며, 2.0~3㎛의 두께를 가질 수 있다. 절연막(150, PAC)의 상부 중에서 픽셀 영역에는 공통 전극(160, Vcom electrode)이 형성되어 있다. 공통 전극(160)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로, 500~1,000Å의 두께를 가지도록 형성될 수 있다. 절연막(150, PAC)의 일부가 제거되어 TFT의 드레인 전극(128)의 상면이 노출된다.
전도성 라인(170)은 픽셀들을 가로지르도록 공통 전극(160) 상부에 형성되어 인접한 픽셀들의 공통 전극(160)들을 연결시킨다. 이를 통해, 전도성 라인(170)에 의해 공통 전극들을 연결되어, 공통 전극(160)을 터치 전극으로 이용할 수 있다.
표시 기간에는 공통 전극(160)에 공통 전압(Vcom)이 공급되어 화상을 표시하고, 비 표시 기간에는 공통 전극(160)에 터치 구동 신호가 공급되어 터치를 센싱한다.
전도성 라인(170)은 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴(Mo)-티타늄(Ti) 합금(Mo-Ti)으로 형성될 수 있으며, 1,000~2,000Å의 두께를 가질 수 있다. 한편, 전도성 라인(170)은 구리(Cu) 층 몰리브덴(Mo) 층, 알루미늄(Al) 층 및 몰리브덴(Mo) 층이 적층된 멀티 레이어 구조로도 형성될 수 있다.
본 발명에서는 TFT 어레이 기판의 가장자리 부분의 절연막(150, PAC)에 음각 패턴을 형성하고, 전도성 라인(170)을 형성할 때 상기 절연막(150, PAC)의 음각 패턴에 전도성 라인(170)의 메탈을 매립하여 얼라인 키(align key)를 형성한다. 얼라인 키(align key)를 형성하는 구체적인 제조 방법은 도 5 내지 도 12를 참조하여 상세히 설명하기로 한다.
다시, 도 4를 참조하면, 공통 전극(160) 및 전도성 라인(170)을 덮도록 제2 보호막(180, PAS2)이 형성되어 있다. 이때, 제2 보호막(180, PAS2)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 형성될 수 있으며, 1,000~3,000Å의 두께를 가질 수 있다. 제2 보호막(180, PAS2)의 일부가 제거되어 TFT의 드레인 전극(128)의 상면이 노출된다.
즉, TFT의 드레인 전극(128)과 대응되는 부분의 제1 보호막(140, PAS1), 절연막(150, PAC) 및 제2 보호막(180, PAS2)이 노출되어 컨택홀(CH)이 형성된다.
제2 보호막(180, PAS2)의 상부 및 컨택홀(CH) 내부에 투명 전도성 물질이 도포된 후, 투명 전도성 물질이 패터닝되어 픽셀 전극(190)이 형성된다. 픽셀 전극(190)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로, 500~1,000Å의 두께를 가지도록 형성되어 있다. 픽셀 전극(190)은 핑거(finger) 형상으로 형성되어, 공통 전극(160)과 픽셀 전극(190) 사이에 프린지 필드가 형성되게 된다.
상술한 구성을 포함하는 액정 디스플레이 장치는, 표시 기간에는 픽셀 전극에 인가된 데이터 전압과 공통 전극에 인가된 공통 전압(Vcom)에 따라 액정층을 투과하는 광의 투과율을 조절하여 영상 신호에 따른 화상을 표시한다.
한편, 비 표시 기간에는 상기 전도성 라인(170)에 의해 접속된 각 픽셀의 공통 전극(160)들을 터치 전극으로 구동시켜 사용자의 터치에 따른 정전용량(Ctc)의 변화를 감지한다. 그리고, 사용자의 터치에 따른 터치 정전용량과 기준 정전용량을 비교하여 터치 위치를 검출할 수 있다.
도 5 내지 도 12는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법을 나타내는 도면이다. 이하, 도 5 내지 도 12를 참조하여 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법을 설명하기로 한다.
도 5를 참조하면, 글라스 기판(110) 상에 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴-티타늄 합금(Mo-Ti)을 도포하여 제1 메탈층을 형성한다.
이후, 제1 마스크를 이용한 포토리소그래피(photolithography) 및 습식 에칭(etching) 공정을 통해 제1 메탈층을 패터닝하여 복수의 게이트 라인을 형성하고, 각 픽셀에 2,000~3,000Å의 두께를 가지는 게이트 전극(122)을 형성한다.
이때, TFT 어레이 기판에 형성되는 여러 레이어들을 정확하게 오버랩 시키기 위해서 TFT 어레이 기판의 가장자리 부분에 제1 얼라인 키(미도시)를 형성한다. 이러한, 제1 얼라인 키는 도 2에 도시된 것과 동일하게 게이트 라인 및 게이트 전극(122)을 형성할 때 함께 형성한다. 이어지는 제조 공정들은 제1 얼라인 키를 기준으로 각 레이어들을 형성하는 마스크를 정렬시킨다.
이후, 게이트 전극(122)을 덮도록 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)을 도포하여, 1,000~3,000Å의 두께를 가지는 게이트 절연막(130)을 형성한다. 다른 예로서, 게이트 절연막(130)은 산화 실리콘(SiO2) 층과 질화 실리콘(SiNx) 층이 적층되어 형성될 수도 있다. 한편, 게이트 절연막(130)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.
이어서, 도 6을 참조하면, 게이트 전극(122)과 중첩되도록 게이트 절연막(130) 상에 폴리실리콘(P-Si), 비정질 실리콘(a-Si), 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon) 또는 산화물(oxide)로 500~1,000Å의 두께를 가지는 액티브 층(124)을 형성한다.
이후, 글라스 기판(110) 전면에 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴(Mo)-티타늄(Ti) 합금(Mo-Ti)을 도포하여 제2 메탈층을 형성한다.
이후, 제2 마스크를 이용한 포토리소그래피(photolithography) 및 습식 에칭(etching) 공정을 통해 제2 메탈층을 패터닝하여 복수의 데이터 라인을 형성하고, 2,000~3,000Å의 두께를 가지는 소스 전극(126) 및 드레인 전극(128)을 형성한다. 액티브 층(124)의 상부 일측에 소스 전극(126)이 형성되고, 타측에 드레인 전극(128)이 형성된다. 이러한, 게이트 전극(122), 게이트 절연막(130), 액티브 층(124), 소스 전극(126) 및 드레인 전극(128)으로 TFT가 구성된다.
이후, TFT를 덮도록 글라스 기판(110) 전면에 제1 보호층(140, PAS1)이 형성된다. 제1 보호막(140, PAS1)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 2,000~4,000Å의 두께로 형성된다.
이어서, 도 7을 참조하면, 제1 보호층(140, PAS1) 상에 절연막(150, PAC)을 형성한다. 이때, 절연막(150, PAC)은 포토 아크릴(photo acryl)로 형성되며, 2.0~3.0㎛의 두께를 가진다. 절연막(150, PAC)에 의해 글라스 기판(110)의 상면이 평탄화된다.
절연막(150)을 형성할 때, 제3 마스크를 이용한 포토리소그래피(photolithography) 및 에칭(etching) 공정을 통해 TFT의 드레인 전극(128)과 중첩되는 부분의 제1 보호막(140, PAS1) 및 절연막(150)을 제거하여 제1 컨택홀(155, PAC hole)을 형성한다. 제1 컨택홀(155, PAC hole)에 의해 TFT의 드레인 전극(128)의 상면이 노출된다.
이어서, 도 8을 참조하면, 절연막(150, PAC)의 상부에 투명 전도성 물질을 도포하여 투명 전도층을 형성하고, 상기 투명 전도층 상에 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴(Mo)-티타늄(Ti) 합금(Mo-Ti)을 도포하여 제3 메탈층을 형성한다.
이후, 후, 제4 마스크를 이용한 포토리소그래피(photolithography) 공정 및 에칭(etching) 공정을 수행하여 절연막(150, PAC)의 상부의 픽셀 영역에 공통 전극(160, common electrode)을 형성하고, 공통 전극(160) 상에 전도성 라인(170)을 형성한다.
여기서, 공통 전극(160)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로, 500~1,000Å의 두께를 가지도록 형성될 수 있다.
전도성 라인(170)은 1,000~2,000Å의 두께로 형성되며, 전도성 라인(170)은 픽셀들을 가로지르도록 공통 전극(160) 상부에 형성되어 인접한 픽셀들의 공통 전극(160)들을 연결시킨다. 이를 통해, 전도성 라인(170)에 의해 공통 전극들을 연결되어, 공통 전극(160)을 터치 전극으로 이용할 수 있다.
한편, 전도성 라인(170)은 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴(Mo)-티타늄(Ti) 합금(Mo-Ti)으로 형성될 수 있다. 다른 예로서, 전도성 라인(170)은 구리(Cu) 층 몰리브덴(Mo) 층, 알루미늄(Al) 층 및 몰리브덴(Mo) 층이 적층된 멀티 레이어 구조로도 형성될 수 있다.
도 9를 참조하면, 액정 디스플레이 장치의 제조 공정 시 마더 기판(100)의 영역을 나누어 다양한 사이즈의 글라스 기판(110)에 패턴을 형성한다. TFT 어레이 기판에 형성되는 여러 레이어들을 정확하게 오버랩 시키기 위해서 TFT 어레이 기판의 가장자리 부분에 제2 얼라인 키(175)를 형성한다.
본 발명에서는 전도성 라인(170)을 형성할 때, TFT 어레이 기판(110)의 가장자리 부분의 절연막(150, PAC)에 음각 패턴을 형성하고, 전도성 라인(170)의 메탈을 이용하여 제2 얼라인 키(175, align key)를 형성한다. 이후, 제2 얼라인 키(175)를 기준으로 이어지는 제조 공정의 마스크들을 정렬하여 제조 공정을 진행한다.
도 10을 참조하여 제2 얼라인 키(175)를 형성하는 구체적인 실시 예를 설명하기로 한다.
도 10(a)에 도시된 바와 같이, TFT 어레이 기판(110)의 가장자리 부분의 절연막(150, PAC)에 음각 패턴(152)을 형성한다. 절연막(150, PAC)을 형성할 때 하프톤 마스크(200)를 이용하여 TFT 어레이 기판(110)의 가장자리 부분에 포토 아크릴을 제거시켜 음각 패턴(152)을 형성한다.
이후, 픽셀 영역의 공통 전극(160)을 형성할 때, 공통 전극(160)의 투명 전도성 물질로 TFT 어레이 기판(110)의 가장자리 부분에 투명 전도층(162)을 형성시킨다. 그리고, 픽셀 영역의 전도성 라인(170)을 형성할 때, 전도성 라인(170)의 메탈로 TFT 어레이 기판(110)의 가장자리 부분에 제3 메탈층(172)을 형성시킨다.
이후, 제3 메탈층(172)을 덮도록 포토 레지스트(PR)를 형성하고, 하프톤 마스크(200)를 이용하여 음각 패턴(152)이 형성된 부분의 포토 레지스트(PR)의 두께를 다른 부분에 비해서 얇게 형성한다.
여기서, 하프톤 마스크(200)는 빛을 모두 투과 시키는 풀톤 영역(210)과 빛을 일부만 투과시키는 하프톤 영역(220) 및 빛을 모두 차단하는 차단 영역(미도시)을 포함할 수 있다. 이때, 포토레지스트(PR)는 노광 된 영역이 남아있는 네거티브 포토레지스트(negative PR)가 적용될 수 있다. 반대로, 포토레지스트(PR)는 노광 된 영역이 제거되는 포지티브 포토레지스트(positive PR)가 적용될 수 있다.
예를 들면, 절연막(150, PAC) 상에 네거티브 포토 레지스트를 도포하고, 패터닝 후에 포토레지스트 패턴을 남아있도록 하기 위한 부분을 노광 시킨다. 풀톤 영역(210)과 대응되는 포토레지스트(PR)는 모두 남아 두껍게 형성된다. 그리고, 하프톤 영역(220)과 대응되는 포토레지스트(PR)는 노광량에 따라서 잔존하는 양이 조절되어 두께가 얇은 두께로 형성된다. 또한, 차단 영역(230)과 대응되는 포토레지스트(PR)는 노광이 되지 않아 제거된다.
이어서, 도 10(b)에 도시된 바와 같이, 포토레지스트(PR)를 애싱하여 절연막(150, PAC)이 두껍게 형성된 영역 상의 투명 전도층(162) 및 제3 메탈층(172)을 노출시킨다. 이때, 절연막(150, PAC)의 음각 패턴(152)에 형성된 투명 전도층(162) 및 제3 메탈층(172)의 상부에는 포토 레지스트(PR)가 잔존하고 있어, 음각 패턴(152) 내부의 투명 전도층(162) 및 제3 메탈층(172)은 포토 레지스트(PR)로 가려진다.
이어서, 도 10(c)에 도시된 바와 같이, TFT 어레이 기판(110)의 가장자리 부분을 에칭하여 절연막(150, PAC)이 두껍게 형성된 영역 상의 투명 전도층(162) 및 제3 메탈층(172)을 제거한다. 이를 통해, 절연막(150, PAC)의 음각 패턴(152) 내부에만 제3 메탈층(172)이 잔존하게 되어, 전도성 라인(170)의 메탈로 제2 얼라인 키(175, align key)가 형성된다.
이어서, 도 11을 참조하면, 공통 전극(160) 및 전도성 라인(170)을 덮도록 제2 보호막(180, PAS2)을 형성한다. 이때, 제2 보호막(180, PAS2)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 형성될 수 있으며, 1,000~3,000Å의 두께를 가질 수 있다. 제2 보호막(180, PAS2)을 형성할 때, 제5 마스크를 이용한 포토리소그래피(photolithography) 공정 및 에칭(etching) 공정을 통해 TFT의 드레인 전극(128)과 중첩되는 부분의 제2 보호막(180, PAS2)을 제거하여 제2 컨택홀(185, PAS2 hole)을 형성한다. 이때, 제2 컨택홀(185, PAS2 hole)은 상기 제1 컨택홀(155, PAC hole)과 오버랩 되도록 형성된다.
도 7의 제조 공정에서 형성했던 제1 컨택홀(155, PAC hole)과 도 11의 제조 공정에서 형성된 제2 컨택홀(185, PAS2 hole)에 의해서 TFT의 드레인 전극(128)이 노출된다.
이어서, 도 12를 참조하면, 제2 보호막(180, PAS2)의 상부 및 컨택홀(CH) 내부에 투명 전도성 물질을 도포한 후, 제6 마스크를 이용한 포토리소그래피(photolithography) 공정 및 에칭(etching) 공정을 통해 투명 전도성 물질을 패터닝하여 픽셀 전극(190)을 형성한다. 픽셀 전극(190)은 컨택홀(CH)에 의해서 TFT의 드레인 전극(128)과 접속된다.
여기서, 픽셀 전극(190)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로, 500~1,000Å의 두께를 가지도록 형성된다. 이러한, 픽셀 전극(190)은 핑거(finger) 형상으로 형성되어, 공통 전극(160)과 픽셀 전극(190) 사이에 프린지 필드가 형성되게 된다.
상술한 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은 복수의 픽셀 영역에 형성된 공통 전극(160)들을 연결하는 전도성 라인(170)의 메탈로 절연막(PAC)의 레이어에 제2 얼라인 키(175)를 형성하여 절연막 홀(155, PAC hole)과 제2 보호막 홀(185, PAS2 hole)의 오버랩 마진을 줄일 수 있다. 즉, 절연막(150, PAC)과 제2 보호막(180, PAS2) 사이에 제2 얼라인 키(175)를 형성하여 절연막 홀(155, PAC hole)과 제2 보호막 홀(185, PAS2 hole)의 오버랩 마진을 줄이고, 픽셀 영역의 개구율을 높일 수 있다.
종래 기술에서는 얼라인 키가 게이트 레이어에 형성됨으로 인해서 절연막 홀과 제2 보호막 홀의 오버랩을 위해 2.0~3.0㎛의 오버랩 마진이 필요했다. 반면, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은 절연막(150, PAC)의 음각 패턴(152) 내부에 제2 얼라인 키(175)를 형성하여 절연막 홀(155, PAC hole)과 제2 보호막 홀(185, PAS2 hole)의 오버랩 마진을 1.0~1.5㎛로 줄일 수 있어, 오버랩 마진이 줄어든 만큼 픽셀 영역의 개구율을 높일 수 있다.
또한, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은 절연막 홀(155, PAC hole)과 제2 보호막 홀(185, PAS2 hole)의 오버랩이 틀어짐을 방지 또는 줄일 수 있다. 이를 통해, 제조 공정 시 드라이 에칭에 의해 컨택홀(CH) 내에서 픽셀 전극이 단선되는 것을 방지하여 암점 불량을 방지할 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은, 상기 절연막과 상기 제2 보호막 사이에 상기 얼라인 키를 형성한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은, 상기 글라스 기판의 가장자리 부분에서 상기 절연막에 음각 패턴을 형성하고, 상기 음극 패턴 내부에 상기 전도성 라인의 메탈을 매립하여 상기 얼라인 키를 형성한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은, 상기 절연막의 형성 시, 하프톤 마스크를 이용하여 상기 박막 트랜지스터 어레이 기판의 가장자리 부분에서 포토 아크릴을 제거하여 상기 음각 패턴을 형성한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은, 상기 공통 전극의 형성 시, 상기 박막 트랜지스터 어레이 기판의 가장자리 부분의 상기 절연막 상부 및 상기 음각 패턴 내부에 상기 공통 전극의 물질로 투명 전도층을 형성한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은, 상기 투명 전도층 상에 상기 전도성 라인의 물질로 메탈 층을 형성하고, 상기 메탈층을 덮도록 포토 레지스트를 형성하고, 상기 하프톤 마스크를 이용하여 상기 음각 패턴이 형성된 부분의 포토 레지스트의 두께를 다른 부분에 비해서 얇게 형성한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은, 상기 포토레지스트를 애싱하여 상기 절연막이 두껍게 형성된 영역 상의 상기 투명 전도층 및 상기 메탈층을 노출시키고, 식각 공정을 수행하여 상기 절연막이 두껍게 형성된 영역 상의 상기 투명 전도층 및 상기 메탈층을 제거하고, 상기 음각 패턴 내부의 상기 투명 전도층 및 상기 메탈층을 잔존시켜 상기 얼라인 키를 형성한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은, 1.0~1.5㎛의 오버랩 마진으로 상기 제1 컨택홀과 상기 제2 컨택홀을 오버랩 시킨다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 마더 기판
110: 글라스 기판
122: 게이트 전극
124: 액티브 층
126: 소스 전극
128: 드레인 전극
130: 게이트 절연막
140: 제1 보호막(PAS1)
150: 절연막(PAC)
155: 제1 컨택홀(PAC hole)
160: 공통 전극
162: 투명 전도층
170: 전도성 라인
172: 제3 메탈층
180: 제2 보호막(PAS2)
190: 픽셀 전극
110: 글라스 기판
122: 게이트 전극
124: 액티브 층
126: 소스 전극
128: 드레인 전극
130: 게이트 절연막
140: 제1 보호막(PAS1)
150: 절연막(PAC)
155: 제1 컨택홀(PAC hole)
160: 공통 전극
162: 투명 전도층
170: 전도성 라인
172: 제3 메탈층
180: 제2 보호막(PAS2)
190: 픽셀 전극
Claims (8)
- 글라스 기판 상의 복수의 픽셀 영역 각각에 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터를 덮도록 제1 보호막을 형성하는 단계;
상기 보호막 상에 포토 아크릴로 절연막을 형성하는 단계;
상기 제1 보호막 및 상기 절연막의 일부를 제거하여 상기 박막 트랜지스터의 드레인 전극을 노출시키는 제1 컨택홀을 형성하는 단계;
상기 절연막 상에 공통 전극을 형성하고, 상기 복수의 픽셀 영역의 공통 전극들을 연결시키는 전도성 라인을 형성하는 단계;
상기 공통 전극 및 상기 전도성 라인을 덮도록 제2 보호막을 형성하는 단계;
상기 제2 보호막의 일부를 제거하여 상기 제1 컨택홀과 오버랩되어 상기 드레인 전극을 노출시키는 제2 컨택홀을 형성하는 단계; 및
상기 제1 컨택홀과 제2 컨택홀 내부 및 상기 제2 보호막의 상부에 픽셀 전극을 형성하는 단계;를 포함하고,
상기 전도성 라인의 형성 시, 상기 글라스 기판의 가장자리 부분에 박막 트랜지스터 어레이 기판의 얼라인 키를 형성하는 액정 디스플레이 장치의 제조 방법. - 제1 항에 있어서,
상기 절연막과 상기 제2 보호막 사이에 상기 얼라인 키를 형성하는 액정 디스플레이 장치의 제조 방법. - 제1 항에 있어서,
상기 글라스 기판의 가장자리 부분에서 상기 절연막에 음각 패턴을 형성하고, 상기 음극 패턴 내부에 상기 전도성 라인의 메탈을 매립하여 상기 얼라인 키를 형성하는 액정 디스플레이 장치의 제조 방법. - 제3 항에 있어서,
상기 절연막의 형성 시, 하프톤 마스크를 이용하여 상기 박막 트랜지스터 어레이 기판의 가장자리 부분에서 포토 아크릴을 제거하여 상기 음각 패턴을 형성하는 액정 디스플레이 장치의 제조 방법. - 제4 항에 있어서,
상기 공통 전극의 형성 시, 상기 박막 트랜지스터 어레이 기판의 가장자리 부분의 상기 절연막 상부 및 상기 음각 패턴 내부에 상기 공통 전극의 물질로 투명 전도층을 형성하는 액정 디스플레이 장치의 제조 방법. - 제5 항에 있어서,
상기 투명 전도층 상에 상기 전도성 라인의 물질로 메탈 층을 형성하고, 상기 메탈층을 덮도록 포토 레지스트를 형성하고,
상기 하프톤 마스크를 이용하여 상기 음각 패턴이 형성된 부분의 포토 레지스트의 두께를 다른 부분에 비해서 얇게 형성하는 액정 디스플레이 장치의 제조 방법. - 제6 항에 있어서,
상기 포토레지스트를 애싱하여 상기 절연막이 두껍게 형성된 영역 상의 상기 투명 전도층 및 상기 메탈층을 노출시키고,
식각 공정을 수행하여 상기 절연막이 두껍게 형성된 영역 상의 상기 투명 전도층 및 상기 메탈층을 제거하고,
상기 음각 패턴 내부의 상기 투명 전도층 및 상기 메탈층을 잔존시켜 상기 얼라인 키를 형성하는 액정 디스플레이 장치의 제조 방법. - 제1 항에 있어서,
1.0~1.5㎛의 오버랩 마진으로 상기 제1 컨택홀과 상기 제2 컨택홀을 오버랩 시키는 액정 디스플레이 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140136894A KR102272045B1 (ko) | 2014-10-10 | 2014-10-10 | 액정 디스플레이 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140136894A KR102272045B1 (ko) | 2014-10-10 | 2014-10-10 | 액정 디스플레이 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160043218A true KR20160043218A (ko) | 2016-04-21 |
| KR102272045B1 KR102272045B1 (ko) | 2021-07-02 |
Family
ID=55917761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140136894A KR102272045B1 (ko) | 2014-10-10 | 2014-10-10 | 액정 디스플레이 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102272045B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110013641A (ko) * | 2009-08-03 | 2011-02-10 | 엘지디스플레이 주식회사 | 전기영동 표시장치 및 그 제조 방법 |
| KR20120030704A (ko) * | 2010-09-20 | 2012-03-29 | 엘지디스플레이 주식회사 | 터치 스크린이 내장된 액정 표시장치와 이의 제조방법 |
| KR20130033827A (ko) * | 2011-09-27 | 2013-04-04 | 엘지디스플레이 주식회사 | 액정 표시장치와 이의 제조방법 |
-
2014
- 2014-10-10 KR KR1020140136894A patent/KR102272045B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110013641A (ko) * | 2009-08-03 | 2011-02-10 | 엘지디스플레이 주식회사 | 전기영동 표시장치 및 그 제조 방법 |
| KR20120030704A (ko) * | 2010-09-20 | 2012-03-29 | 엘지디스플레이 주식회사 | 터치 스크린이 내장된 액정 표시장치와 이의 제조방법 |
| KR20130033827A (ko) * | 2011-09-27 | 2013-04-04 | 엘지디스플레이 주식회사 | 액정 표시장치와 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102272045B1 (ko) | 2021-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10504800B2 (en) | Array substrate for display device and manufacturing method thereof | |
| KR101936773B1 (ko) | 액정 디스플레이 장치의 제조방법 | |
| US10739918B2 (en) | Display device integrated with touch screen panel and method of fabricating the same | |
| US10437118B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| TWI454789B (zh) | 具有內建觸控螢幕之液晶顯示裝置及其製造方法 | |
| KR101887371B1 (ko) | 액정 표시장치와 이의 제조방법 | |
| KR101608637B1 (ko) | 터치 스크린이 내장된 액정 표시장치와 이의 제조방법 | |
| KR20150035150A (ko) | 디스플레이 장치 및 그 제조방법 | |
| KR102059371B1 (ko) | 액정 디스플레이 장치와 이의 제조방법 | |
| KR20150035165A (ko) | 디스플레이 장치 및 그 제조방법 | |
| KR101568268B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
| KR101885642B1 (ko) | 액정 표시장치와 이의 제조방법 | |
| KR20100088017A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101795766B1 (ko) | 터치 패널 인 셀 방식의 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20160025643A (ko) | 디스플레이 장치 및 그 제조방법 | |
| KR101863153B1 (ko) | 액정 표시장치와 이의 제조방법 | |
| KR102272045B1 (ko) | 액정 디스플레이 장치의 제조 방법 | |
| KR101946901B1 (ko) | 액정 표시장치와 이의 제조방법 | |
| KR101863148B1 (ko) | 액정 표시장치와 이의 제조방법 | |
| KR100667136B1 (ko) | 박막트랜지스터 기판의 제조 방법 | |
| KR20170076180A (ko) | 터치 표시장치용 어레이기판 및 그 제조방법 | |
| KR101926514B1 (ko) | 박막트랜지스터 기판의 제조 방법 | |
| KR20160083593A (ko) | 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |