KR20130033827A - 액정 표시장치와 이의 제조방법 - Google Patents

액정 표시장치와 이의 제조방법 Download PDF

Info

Publication number
KR20130033827A
KR20130033827A KR1020110097758A KR20110097758A KR20130033827A KR 20130033827 A KR20130033827 A KR 20130033827A KR 1020110097758 A KR1020110097758 A KR 1020110097758A KR 20110097758 A KR20110097758 A KR 20110097758A KR 20130033827 A KR20130033827 A KR 20130033827A
Authority
KR
South Korea
Prior art keywords
touch
pixel electrode
electrode
contact
pixel
Prior art date
Application number
KR1020110097758A
Other languages
English (en)
Other versions
KR101885642B1 (ko
Inventor
정영기
송인혁
박제훈
이한석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110097758A priority Critical patent/KR101885642B1/ko
Publication of KR20130033827A publication Critical patent/KR20130033827A/ko
Application granted granted Critical
Publication of KR101885642B1 publication Critical patent/KR101885642B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

본 발명은 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 보호층(PAS)과 픽셀 전극을 동시에 형성하여 제조 효율을 높임과 아울러, 리프트 오프(lift off) 공정에 의해 픽셀 전극의 유실되는 문제점을 개선할 수 있는 액정 표시장치와 이의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 액정 표시장치는 TFT 어레이 기판에 형성된 공통 전극을 터치 전극으로 이용하는 액정 표시장치에 있어서, 교차하도록 형성되어 복수의 픽셀을 정의하는 복수의 게이트 라인과 복수의 데이터 라인; 상기 게이트 라인과 동일 레이어에 형성되고, 픽셀의 중앙부에서 X축 방향으로 가로지르도록 형성된 브리지 라인; 상기 브리지 라인을 덮도록 형성된 게이트 절연층 및 층간 절연층; 픽셀의 중앙부에서 상기 게이트 절연층과 상기 층간 절연을 관통하여 상기 브리지 라인과 컨택되도록 형성된 컨택 메탈; 상기 및 층간 절연층 및 상기 컨택 메탈을 덮도록 형성된 제1 보호층; 상기 제1 보호층의 일부가 제거되어 상기 컨택 메탈을 노출시키는 컨택홀; 상기 제1 보호층 상부 및 상기 컨택홀 내에서 상기 브리지 라인과 접속되도록 형성된 공통 전극; 인접한 픽셀들에 형성된 공통 전극들을 연결시키도록 공통 전극 상에 형성된 터치 센싱 라인; 상기 공통 전극 및 터치 센싱 라인을 덮도록 형성된 제2 보호층; 및 상기 제2 보호층 상에서 복수의 핑거 패턴을 포함하도록 형성된 픽셀 전극을 포함하고, 상기 브리지 라인과 상기 공통 전극이 접속되는 컨택 영역에서 상기 픽셀 전극의 핑거 패턴이 단락되도록 형성된다.

Description

액정 표시장치와 이의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 액정 표시장치에 관한 것으로, 특히 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 보호층(PAS)과 픽셀 전극을 동시에 형성하여 제조 효율을 높임과 아울러, 리프트 오프(lift off) 공정에 의해 픽셀 전극의 유실되는 문제점을 개선할 수 있는 액정 표시장치와 이의 제조방법에 관한 것이다.
평판 표시장치 중에서 액정 표시장치는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 및 대화면 구현의 장점으로 적용 분야가 확대되고 있다.
평판 표시장치의 입력 장치로서 종래에 적용되었던 마우스나 키보드 등의 입력 장치를 대체하여 사용자가 손가락이나 펜을 이용하여 스크린에 직접 정보를 입력할 수 있는 터치 스크린이 적용되고 있다.
액정 표시장치에 터치 스크린의 적용에 있어서, 슬림(Slim)화를 위해 액정 패널에 터치 스크린이 내장된 형태로 개발이 이루어지고 있다. 특히, 하부기판에 형성된 공통 전극을 터치 센서(터치 전극)로 활용하는 인-셀 터치(in-cell touch) 타입의 액정 표시장치가 개발되고 있다.
도 1은 종래 기술에 따른 액정 표시장치의 TFT 어레이 기판(하부 기판)을 나타내는 도면이다. 도 1에서는 FFS(Fringe Field Switch) 모드의 TFT 어레이 기판(하부 기판) 구조를 나타내고 있으며, 인셀 터치 타입으로 터치 센서가 TFT 어레이 기판에 내장된 것을 도시하고 있다.
도 1에서는 전체 픽셀 중에서 일부 픽셀들 만을 도시하고 있으며, 컬러필터 어레이 기판(상부 기판) 및 액정층과, 액정 패널을 구동시키기 위한 구동 회로부의 도시는 생략되었다.
TFT 어레이 기판에는 복수의 픽셀이 형성되며, 상기 복수의 픽셀 각각은 서로 교차하는 데이터 라인(30)들과 게이트 라인(20)들에 의해 정의된다. 상기 데이터 라인(30)들과 상기 게이트 라인(20)들이 교차되는 영역 마다 TFT(Thin Film Transistor)가 형성된다.
복수의 픽셀 각각은 공통 전극(60, Vcom electrode) 및 픽셀 전극(90, pixel electrode)을 포함한다.
픽셀 전극(90)은 슬릿을 포함하여 핑거 형상을 가지도록 형성되고, 공통 전극(60)은 판 형상으로 형성된다. 이러한, 픽셀 전극(90)과 공통 전극(60) 사이에는 프린지 필드가 형성되게 된다.
여기서, 공통 전극(60)은 표시 기간에는 공통 전압(Vcom)을 픽셀에 공급하는 기능을 수행하고, 비 표시 기간에는 터치의 검출을 위한 터치 센서(터치 전극)의 기능을 수행하게 된다.
제1 도전성 라인(70)은 픽셀을 가로지르도록 X축 방향으로 형성되고, 도면에 도시되지 않았지만, 제2 도전성 라인은 데이터 라인(30)과 중첩되도록 Y축 방향으로 형성된다.
제1 도전성 라인(70)은 픽셀들을 가로지르도록 공통 전극(60) 상부에 형성되어, 인접한 픽셀들의 공통 전극(60)들을 X축 방향으로 연결시킨다.
그리고, 제2 도전성 라인은 데이터 라인(30)과 중첩되도록 형성되어 인접한 픽셀들의 공통 전극(60)들을 Y축 방향으로 연결시킨다.
일정 개수의 픽셀들에 형성된 공통 전극(60)들이 제1 도전성 라인(70) 또는 제2 도전성 라인에 의해 연결되어 터치 블록을 구성하게 된다. 이때, 터치 블록은 X축 방향의 터치 위치를 검출하기 위한 터치 로우 블록(touch row block)과, Y축 방향의 터치 위치를 검출하기 위한 터치 컬럼 블록(touch column block)으로 구성된다.
로우 터치 블록들은 제1 도전성 라인(70)과 연결되어 X축 방향의 터치 위치를 검출하고, 컬럼 터치 블록들은 제2 도전성 라인과 연결되어 Y 축 방향의 터치 위치를 검출하게 된다.
여기서, 터치 스크린이 사용자의 터치 위치를 검출하기 위해서는 X축 및 Y축의 좌표를 인식해야 함으로, 터치 로우 블록과 터치 컬럼 블록은 서로 컨택되지 않고 분리되어야 한다.
이를 위해, 픽셀들의 중앙부 즉, 도메인의 경계부에는 게이트 라인(20)과 동일 레이어에 브리지 라인(10, 게이트 메탈)이 형성되어 있다. 전체 픽셀들 중에서 일부 픽셀들에는 X축 방향으로 터치 전극 즉, 공통 전극(60)을 연결시키기 위해 제1 도전성 라인(70)과 브리지 라인(10)이 연결되는 컨택(CNT)이 형성되어 있다.
이와 같이, 로우 터치 블록의 터치 전극들은 브리지 라인(10)을 통해 컬럼 터치 블록의 터치 전극들을 회피하여 X축 방향으로 연결되게 된다. 이하, 설명에서는 터치 전극을 X축 방향으로 연결시키기 위한 컨택(CNT)이 형성된 픽셀을 컨택 픽셀이라 칭하기로 한다.
도 2는 종래 기술에 따른 액정 표시장치의 제조방법의 문제점을 나타내는 도면이다. 도 2에서는 층간 절연층(40)의 아래에 형성되는 하부 레이어들에 대한 도시는 생략 하였다.
도 2를 참조하면, 층간 절연층(40) 상에 포토 아크릴(photo acryl)로 제1 보호층(50, PAS1)을 형성하고, 컨택 메탈(45)과 중첩되는 영역을 식각하여 제1 컨택홀(55)을 형성한다. 이때, 제1 보호층(50)은 3um의 두께로 형성되며, 상기 제1 컨택홀(55)에 의해 컨택 메탈(45)의 상면이 노출된다.
이어서, 제1 보호층(50)의 상부 중에서 픽셀 영역에 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 도전성 물질로 공통 전극(60, Vcom electrode)을 형성한다.
이후, 공통 전극(60) 상부에 제1 도전성 라인(70)을 형성하여 인접한 픽셀들의 공통 전극(60)을 연결시킨다.
이어서, 공통 전극(60) 및 제1 도전성 라인(70)을 덮도록 제1 보호층(50) 상에 제2 보호층(80, PAS2)을 형성한다.
이어서, 하프톤 마스크(Half tone mask)를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 컨택 메탈(45)의 상면이 노출되도록 제2 보호층(80, PAS2)을 식각하여 제2 컨택홀(85)을 형성한다.
이와 함께, 제2 보호층(80) 상에 포토레지스트(95, PR)를 도포하고, 픽셀 전극을 형성하기 위해 포토레지스트(95) 상에 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide) 물질로 픽셀 전극 레이어를 형성한다.
이후, 픽셀 전극 레이어를 패터닝하고, 포토레지스트(95)를 애싱 한 후, 리프트 오프(Lift Off) 공정을 수행하여 핑거 형상으로 픽셀 전극(90)을 형성하게 된다.
이때, 하프톤 마스크의 하프톤 영역을 이용하여 제2 보호층(80) 상에 픽셀 전극(90)을 핑커 형태로 형성하게 된다. 그리고, 하프톤 마스크의 풀톤 영역을 이용하여 컨택 메탈(45)과 중첩되는 영역의 제2 보호층(80, PAS2)을 식각한다.
상술한 제조방법에 의한 종래 기술에 따른 액정 표시장치는 제1 보호층(50)은 3um의 두께로 두껍게 형성되고, 포토레지스트(95)는 2um ~ 3um의 두께로 코팅된다.
포토레지스트(95)의 코팅 시, 평탄화 특성이 있기 때문에 풀톤 영역과 대응되는 부분은 포토레지스트(95)가 형성된 부분의 두께는 5um ~ 6um로 두꺼워 진다. 이때, 제조공정 중 픽셀 전극(90)을 형성하기 위해 도포된 포토레지스트(95)가 애싱 공정 시, 모두 제거되지 않고 컨택홀 내에 잔존할 수 있다.
구체적으로, 하프톤 영역의 타겟(target) 두께(0.5um ~ 1.0um)에 제1 보호층(50)의 두께(3um)가 더해져, 컨택홀의 측벽 부분에 포토레지스트(95)는 3.5um ~ 5.5um의 두께로 잔존하게 된다.
이렇게 포토레지스트(95)가 잔존하는 상태에서 리프트 오프 공정을 수행하면 컨택홀 내에서 포트레지스트(95)가 스트립 되면서 픽셀 전극(90)이 유실되는 문제점이 발생하게 된다.
포토레지스트(95)를 애싱 한 후, 리프트 오프 공정을 수행하면 컨택홀 내에 잔존하는 포토레지스트(95)가 제거되면서, 픽셀 전극(90)의 일부가 유실되는 문제점이 있다.
특히, 컨택 픽셀에서는 제1 보호층(50, PAS1)의 컨택 홀이 픽셀의 중앙부에 형성되어 픽셀 전극(90)과 중첩되게 되는데, 하프톤 마스크를 이용하여 제2 보호층(80)과 픽셀 전극(90)을 동시에 형성하는 경우 컨택(CNT)이 형성되는 영역에서 픽셀 전극(90)이 유실되는 문제점이 있다.
이와 같이, 컨택 픽셀의 중앙부에서 픽셀 전극(90)이 유실되면 제조 공정의 균일성을 확보할 수 없는 문제점이 있다. 또한, 픽셀 전극(90)이 유실되는 정도를 정밀하게 조절할 수 없기 때문에, 픽셀 전극(90)이 유실된 부분에서는 공통 전극(60)과의 프린지 필드의 균일성을 확보할 수 없는 문제점이 있다. 상술한 문제점들로 인해, 액정 표시장치의 표시품질이 떨어지게 된다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 보호층(PAS)과 픽셀 전극을 동시에 형성하여 제조 효율을 높일 수 있는 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 리프트 오프(lift off) 공정에 의해 컨택홀 내에 형성되는 픽셀 전극의 유실에 따른 문제점을 발생을 방지할 수 있는 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, X축 방향의 터치 전극이 연결되는 컨택 픽셀의 개구율 손실을 방지할 수 있는 인-셀 터치 타입의 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상술한 문제점들을 해결하기 위한 본 발명의 실시 예에 따른 액정 표시장치는 TFT 어레이 기판에 형성된 공통 전극을 터치 전극으로 이용하는 액정 표시장치에 있어서, 교차하도록 형성되어 복수의 픽셀을 정의하는 복수의 게이트 라인과 복수의 데이터 라인; 상기 게이트 라인과 동일 레이어에 형성되고, 픽셀의 중앙부에서 X축 방향으로 가로지르도록 형성된 브리지 라인; 상기 브리지 라인을 덮도록 형성된 게이트 절연층 및 층간 절연층; 픽셀의 중앙부에서 상기 게이트 절연층과 상기 층간 절연을 관통하여 상기 브리지 라인과 컨택되도록 형성된 컨택 메탈; 상기 및 층간 절연층 및 상기 컨택 메탈을 덮도록 형성된 제1 보호층; 상기 제1 보호층의 일부가 제거되어 상기 컨택 메탈을 노출시키는 컨택홀; 상기 제1 보호층 상부 및 상기 컨택홀 내에서 상기 브리지 라인과 접속되도록 형성된 공통 전극; 인접한 픽셀들에 형성된 공통 전극들을 연결시키도록 공통 전극 상에 형성된 터치 센싱 라인; 상기 공통 전극 및 터치 센싱 라인을 덮도록 형성된 제2 보호층; 및 상기 제2 보호층 상에서 복수의 핑거 패턴을 포함하도록 형성된 픽셀 전극을 포함하고, 상기 브리지 라인과 상기 공통 전극이 접속되는 컨택 영역에서 상기 픽셀 전극의 핑거 패턴이 단락되도록 형성된 것을 특징으로 한다.
상술한 문제점들을 해결하기 위한 본 발명의 실시 예에 따른 액정 표시장치는 상기 제1 컨택홀의 상하부와 1.85um의 간격을 두고 이격되도록 상기 픽셀 전극의 핑거 패턴이 단락된 것을 특징으로 한다.
상술한 문제점들을 해결하기 위한 본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 TFT 어레이 기판에 형성된 공통 전극을 터치 전극으로 이용하는 액정 표시장치의 제조방법에 있어서, 글래스 기판 상에서 픽셀의 중앙부를 X축 방향으로 가로지르도록 브리지 라인을 형성하는 단계; 상기 브리지 라인을 덮도록 게이트 절연층 및 층간 절연층을 형성하는 단계; 픽셀의 중앙부에서 상기 게이트 절연층 및 상기 층간 절연층을 관통하여 상기 브리지 라인과 컨택되는 컨택 메탈을 형성하는 단계; 상기 및 층간 절연층 및 상기 컨택 메탈을 덮도록 제1 보호층을 형성하는 단계; 상기 제1 보호층의 일부를 제거하여 상기 컨택 메탈을 노출시키는 컨택홀을 형성하는 단계; 상기 제1 보호층 상부 및 상기 컨택홀 내에서 상기 브리지 라인과 접속되도록 공통 전극을 형성하는 단계; 인접한 픽셀들에 형성된 공통 전극들을 연결시키도록 공통 전극 상에 터치 센싱 라인을 형성하는 단계; 및 상기 공통 전극 및 터치 센싱 라인을 덮도록 제2 보호층을 형성함과 아울러, 상기 제2 보호층 상에 복수의 핑거 패턴을 포함하는 픽셀 전극을 형성하는 단계를 포함하고, 상기 브리지 라인과 상기 공통 전극이 접속되는 컨택 영역에서 상기 픽셀 전극의 핑거 패턴이 단락되도록 형성하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 보호층(PAS)과 픽셀 전극을 동시에 형성하여 제조 효율을 높일 수 있다.
본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 리프트 오프(lift off) 공정에 의해 컨택홀 내에 형성되는 픽셀 전극의 유실에 따른 문제점을 발생을 방지할 수 있다.
본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 인-셀 터치 타입 구조에서, X축 방향의 터치 전극이 연결되는 컨택 픽셀의 개구율 손실을 방지할 수 있다.
이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.
도 1은 종래 기술에 따른 액정 표시장치의 TFT 어레이 기판(하부 기판)을 나타내는 도면.
도 2는 종래 기술에 따른 액정 표시장치의 제조방법의 문제점을 나타내는 도면.
도 3은 본 발명의 실시 예에 따른 액정 표시장치의 TFT 어레이 기판(하부 기판)을 나타내는 도면.
도 4는 도 3에 도시된 A1-A2 선에 따른 단면도.
도 5는 도 3에 도시된 B1-B2 선에 따른 단면도.
도 6 내지 도 10은 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들에 따른 터치 스크린이 내장된 액정 표시장치와 이의 제조방법에 대하여 설명하기로 한다.
본 발명의 실시 예들을 설명함에 있어서 어떤 구조물(전극, 라인, 배선 레이어, 컨택)이 다른 구조물 "상부에 또는 상에" 및 "하부에 또는 아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석 되어야 한다.
아울러, 상기 "상부에 또는 상에" 및 "하부에 또는 아래에" 라는 표현은 도면에 기초하여 본 발명의 구성 및 제조방법을 설명하기 위한 것이다. 따라서, 상기 "상부에 또는 상에" 및 "하부에 또는 아래에" 라는 표현은 제조 공정 과정과 제조가 완료된 이후 구성에서 서로 상이할 수 있다.
액정 표시장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.
그 중에서, 상기 IPS 모드와 상기 FFS 모드는 하부 기판 상에 픽셀 전극과 공통 전극을 배치하여 상기 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다.
특히, 상기 IPS 모드는 상기 픽셀 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡전계를 일으켜 액정층의 배열을 조절하는 방식이다.
이와 같은 IPS 모드는 상기 픽셀 전극과 상기 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.
이와 같은 IPS 모드의 단점을 해결하기 위해 고안된 것이 상기 FFS 모드이다. 상기 FFS 모드는 상기 픽셀 전극과 상기 공통 전극을 절연층을 사이에 두고 이격되도록 형성시킨다.
이때, 하나의 전극은 판(plate) 형상 또는 패턴으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.
본 발명의 실시 예들에 따른 터치 스크린이 내장된 액정 표시장치는 사용자의 터치 위치를 검출하는 터치 스크린이 내장된 인-셀 터치(in-cell touch) 타입의 액정 패널과, 상기 액정 패널에 광을 공급하는 백라이트 유닛(Back Light Unit) 및 구동 회로부를 포함하여 구성된다.
상기 구동 회로부는 타이밍 컨트롤러(T-con), 데이터 드라이버(D-IC), 게이트 드라이버(G-IC), 센싱 드라이버, 백라이트 구동부, 구동 회로들에 구동 전원을 공급하는 전원 공급부를 포함한다.
여기서, 상기 구동 회로부의 전체 또는 일부는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 액정 패널 상에 형성될 수 있다.
도 3은 본 발명의 실시 예에 따른 액정 표시장치의 TFT 어레이 기판(하부 기판)을 나타내는 도면이고, 도 4는 도 3에 도시된 A1-A2 선에 따른 단면도이며, 도 5는 도 3에 도시된 B1-B2 선에 따른 단면도이다.
도 3에서는 FFS(Fringe Field Switch) 모드의 TFT 어레이 기판(하부 기판) 구조를 나타내고 있으며, 인셀 터치 타입으로 터치 스크린이 TFT 어레이 기판에 내재화 된 것을 도시하고 있다. 도 3에서는 컬러필터 어레이 기판(상부 기판), 액정층, 백라이트 유닛 및 구동 회로부의 도시는 생략되었다.
도 3에서는 TFT 어레이 기판에 형성되는 전체 픽셀들 중에서 터치 전극들(공통 전극들)을 X축 방향으로 연결시키는 컨택이 형성된 컨택 픽셀을 도시하고 있다.
도 3을 참조하면, TFT 어레이 기판에는 복수의 픽셀이 형성되며, 상기 복수의 픽셀 각각은 서로 교차하는 복수의 데이터 라인(data line)과 복수의 게이트 라인(gate line)에 의해 정의된다.
복수의 데이터 라인(data line)과 복수의 게이트 라인(gate line)이 교차되는 영역 마다 TFT(Thin Film Transistor)가 형성된다. 또한, 복수의 픽셀 각각은 공통 전극(160, Vcom electrode) 및 픽셀 전극(190, pixel electrode)을 포함한다.
여기서, 공통 전극(160)은 표시 기간 중 픽셀에 공통 전압(Vcom)을 공급하는 전극의 기능뿐만 아니라, 비 표시 기간 중 사용자의 터치 위치를 검출하기 위한 터치 전극으로 기능한다.
제1 도전성 라인(170)은 픽셀을 가로지르도록 X축 방향으로 형성되고, 도면에 도시되지 않았지만, 제2 도전성 라인은 데이터 라인(data line)과 중첩되도록 Y축 방향으로 형성된다.
제1 도전성 라인(170)은 픽셀들을 가로지르도록 공통 전극(60) 상부에 형성되어, 인접한 픽셀들의 공통 전극(160)들을 X축 방향으로 연결시킨다.
그리고, 제2 도전성 라인은 데이터 라인(data line)과 중첩되도록 형성되어 인접한 픽셀들의 공통 전극(160)들을 Y축 방향으로 연결시킨다.
일정 개수의 픽셀들에 형성된 공통 전극(160)들이 제1 도전성 라인(170) 또는 제2 도전성 라인에 의해 연결되어 터치 블록을 구성하게 된다. 이때, 터치 블록은 X축 방향의 터치 위치를 검출하기 위한 터치 로우 블록(touch row block)과, Y축 방향의 터치 위치를 검출하기 위한 터치 컬럼 블록(touch column block)으로 구성된다.
로우 터치 블록들은 제1 도전성 라인(170)과 연결되어 X축 방향의 터치 위치를 검출하고, 컬럼 터치 블록들은 제2 도전성 라인과 연결되어 Y 축 방향의 터치 위치를 검출하게 된다.
여기서, 터치 스크린이 사용자의 터치 위치를 검출하기 위해서는 X축 및 Y축의 좌표를 인식해야 함으로, 터치 로우 블록과 터치 컬럼 블록은 서로 컨택되지 않고 분리되어야 한다.
이를 위해, 픽셀들의 중앙부 즉, 도메인의 경계부에는 픽셀을 가로지르도록 브리지 라인(142, 게이트 메탈)이 형성되어 있다. 이러한, 브리지 라인(142)은 게이트 라인(gate line)이 형성될 때, 동일 레이어 상에 함께 형성된다.
전체 픽셀들 중에서 컨택 픽셀들에는 X축 방향으로 터치 전극 즉, 공통 전극(160)을 연결시키기 위해, 제1 도전성 라인(170)과 브리지 라인(142)을 연결시키는 컨택(CNT)이 형성되어 있다.
이와 같이, 로우 터치 블록의 공통 전극(터치 전극)들은 브리지 라인(142)을 통해 컬럼 터치 블록의 공통 전극(터치 전극)들을 회피하여 X축 방향으로 연결되게 된다.
한편, 컨택 픽셀의 중앙부에는 공통 전극(160)을 브릿지 라인(142)과 연결시키는 컨택이 형성되어 있고, 픽셀 전극(190)은 슬릿을 포함하여 핑거 형상을 가지도록 형성되어 있다. 즉, 픽셀 전극(190)은 복수의 핑거 패턴(192)을 포함하도록 형성되어, 공통 전극(160)과의 사이에 프린지 필드가 형성되게 된다.
여기서, 컨택 영역 부분은 제조과정 중에 리프트 공정으로 인해 픽셀 전극(190)의 핑거 패턴(192)이 유실되는 문제점이 발생될 수 있는데, 본 발명에서는 픽셀 전극(190)의 핑거 패턴(192)의 설계를 변경하여, 컨택 영역 부분에서 픽셀 전극(190)의 핑거 패턴(192)이 단락되도록 형성된다. 즉, 복수의 핑거 패턴(192) 중에서 컨택 영역 상에 형성되는 핑거 패턴은 단락되도록 형성된다.
이하, 도 4 및 도 5를 참조하여, 본 발명의 실시 예에 따른 액정 표시장치의 구성에 대하여 상세히 설명하기로 한다. 도 4 및 도 5에서는 전체 픽셀들 중에서 컨택 픽셀을 기준으로 TFT 어레이 기판의 구조를 나타내고 있다.
TFT 어레이 기판은 글래스 기판(110), 차광층(120), 버퍼층(122, buffer layer), 게이트 절연층(136, gate insulator), 데이터 컨택(145, data contact), 층간 절연층(140, ILD: Inter Layer Dielectric), 제1 보호층(150), 공통 전극(160, Vcom electrode), 제1 터치 센싱 라인(170, 3rd metal), 제2 보호층(180), 픽셀 전극(190, Pixel electrode), 컨택 메탈(148), 브리지 라인(142, 게이트 메탈) 및 TFT를 포함한다.
글래스 기판(110) 상부 중에서 TFT 영역에는 차광층(120)이 형성되고, 픽셀의 중앙부에서 가로방향으로 가로지르도록 브리지 라인(142)이 형성되어 있다. 이러한, 차광층(120) 및 브리지 라인(142)을 덮도록 버퍼층(122)이 형성된다.
차광층(120)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있고, 500Å의 두께를 가질 수 있다.
브리지 라인(142)은 게이트 라인(gate line)과 동일 물질로, 동일 레이어 상에 형성되며, 제조 공정 중에 게이트 라인(gate line)이 형성될 때 함께 형성된다.
버퍼층(122)은 무기물, 일 예로서 SiO2, 또는 SiNx로 형성될 수 있으며, 2,000Å ~ 3,000Å의 두께를 가질 수 있다.
TFT 영역의 버퍼층(122) 상부 중에서 차광층(120)과 중첩되는 영역에 TFT의 액티브(130), 소스(132) 및 드레인(134)이 형성된다.
여기서, 액티브(130)는 저온 폴리실리콘(P-Si)으로 형성될 수 있으며, 500Å의 두께를 가질 수 있다. 소스(132) 및 드레인(134)은 액티브(130)의 반도체 레이어에 P 타입 또는 N 타입의 불순물이 도핑되어 형성될 수 있다.
버퍼층(122)의 상부 전면에는 액티브(130), 소스(132) 및 드레인(134)을 덮도록 게이트 절연층(136)이 형성된다. 이때, 게이트 절연층(136)은 SiO2로 형성될 수 있으며, 1,300Å의 두께를 가질 수 있다.
한편, 게이트 절연층(136)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.
게이트 절연층(136)의 상부 중에서 액티브(130)와 중첩되는 영역에는 게이트(138)가 형성된다. 이때, 게이트(138)는 알루미늄(Al) 또는 몰리브덴(Mo)으로 형성될 수 있으며, 3,000Å의 두께를 가질 수 있다.
이와 같이, 게이트 절연층(136)을 사이에 두고, 액티브(130), 소스(132), 드레인(134) 및 게이트(138)가 형성되어 TFT가 구성되게 된다.
게이트 절연층(136) 상부에는 게이트(138)를 덮도록 층간 절연층(140)이 형성된다.
이때, 층간 절연층(140)은 SiO2 또는 SiNx로 형성될 수 있으며, 6,000Å의 두께를 가질 수 있다. 다른 예로서, 층간 절연층(140)은 SiO2(3,000Å)/SiNx(3,000Å)의 구조로도 형성될 수도 있다.
드레인(134)의 상면이 노출되도록 게이트 절연층(136) 및 층간 절연층(140)의 일부가 식각되고, 데이터 컨택(145)이 드레인(134)과 접속되도록 형성된다.
이러한, 데이터 컨택(145)은 드레인(134)과 후술되는 픽셀 전극(190)을 접속시킨다. 이때, 데이터 컨택(145)은 6,000Å의 두께를 가지도록 형성되고, 몰리브덴(Mo)/알루미늄(Al)몰리브덴(Mo)이 적층된 구조로 형성될 수 있다.
한편, 컨택 메탈(148)은 브리지 라인(142)과 공통 전극(160)을 접속시키도록 형성되며, 상기 데이터 컨택(145)과 동일 물질로 함께 형성될 수 있다.
층간 절연층(140) 상부에는 데이터 컨택(145)을 덮도록 제1 보호층(150, PAS1)이 형성된다. 이때, 제1 보호층(150)은 포토 아크릴(photo acryl)로 형성되며, 3um의 두께를 가진다.
제1 보호층(150)의 상부 중에서 픽셀 영역에는 공통 전극(160, Vcom electrode)이 형성된다.
이러한, 공통 전극(160)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 도전성 물질로, 500Å의 두께를 가지도록 형성될 수 있다.
제1 터치 센싱 라인(170, 3rd metal)은 픽셀의 중앙부를 가로지르도록 공통 전극(160) 상부에 형성되어 인접한 픽셀들의 공통 전극(160)을 연결시킨다. 이를 통해, 공통 전극(160)이 비 표시 기간에 터치 전극으로 기능하게 된다.
여기서, 제1 터치 센싱 라인(170)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있으며, 1,500Å ~ 2,000Å의 두께를 가질 수 있다. 한편, 제1 터치 센싱 라인(170)은 몰리브덴(Mo)/알루미늄(Al)/ 몰리브덴(Mo)이 적층된 구조로도 형성될 수 있다.
이러한, 제1 터치 센싱 라인(170)은 인접한 픽셀들의 공통 전극(160)을 연결하여 터치 블록을 구성시킨다. 이때, 터치 블록은 X축 방향의 터치 위치를 검출하기 위한 터치 로우 블록(touch row block)과, Y축 방향의 터치 위치를 검출하기 위한 터치 컬럼 블록(touch column block)로 구성된다.
터치 스크린이 사용자의 터치 위치를 검출하기 위해서는 X축 및 Y축의 좌표를 인식해야 함으로, 터치 로우 블록과 터치 컬럼 블록은 서로 컨택되지 않고 분리되어야 한다.
이를 위해, 터치 컬럼 블록의 제2 터치 센싱 라인(미도시)은 TFT 어레이 기판의 데이터 라인과 중첩되도록 Y축 방향으로 연결되어, Y축 방향에서 사용자의 터치 위치가 인식되도록 한다.
터치 로우 블록의 제1 터치 센싱 라인(170)은 게이트 라인(gate line)이 형성될 때 함께 형성된 브리지 라인(142, 게이트 메탈)을 브릿지로 이용하여 터치 컬럼 블록과의 컨택을 피하고, X축 방향에서 사용자의 터치 위치가 인식되도록 한다.
이와 같이, 터치 로우 블록과 터치 컬럼 블록이 분리되도록 하여 X축 및 Y축 방향에서 사용자의 터치 위치가 검출되도록 한다.
제1 보호층(150) 상부에는 공통 전극(160) 및 제1 터치 센싱 라인(170)을 덮도록 제2 보호층(180)이 형성된다. 이때, 제2 보호층(180)은 SiO2, 또는 SiNx로 형성될 수 있으며, 2,000Å ~ 3,000Å의 두께를 가질 수 있다.
상기 제1 보호층(150) 중에서 데이터 컨택(145)과 중첩되는 영역에는 제1 컨택홀(155)이 형성된다. 또한, 픽셀의 중앙부에도 브리지 라인(142)과 공통 전극(160)을 연결시키기 컨택의 형성을 위해 제1 컨택홀(155)이 형성된다.
그리고, TFT 영역에서, 제1 컨택홀(155)의 상부에는 제2 보호층(180)이 식각되어 제2 컨택홀(185)이 형성된다.
제2 보호층(180)의 상부 중에서 픽셀 영역에 픽셀 전극(190)이 핑커(finger) 형상으로 형성된다.
여기서, TFT 영역에서는 제1 컨택홀(155) 및 제2 컨택홀(185) 내에 픽셀 전극(190)이 형성되어 데이터 컨택(145)과 접속된다. 이러한, 컨택 구조를 통해, 데이터 컨택(145)을 경유하여 TFT의 드레인(134)과 픽셀 전극(190)이 접속된다.
한편, 컨택 픽셀 중앙부의 컨택 영역에서는 픽셀 전극(190)의 핑거 패턴(192)의 설계를 변경하여, 컨택 영역 부분에서 픽셀 전극(190)의 핑거 패턴(192)이 단락되도록 형성된다.
이와 같이, 컨택 영역에서 픽셀 전극(190)의 핑거 패턴(192)이 단락되도록 형성함으로써, 리프트 공정에 의해 불규칙하게 픽셀 전극이 유실됨으로 인해 발생되는 공정 불량 및 컨택 픽셀 내에서 픽셀 전극(190)과 공통 전극(160) 간에 형성되는 프린지 필드의 불균일 현상을 방지할 수 있다.
이러한, 픽셀 전극(190)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 도전성 물질로, 500Å의 두께를 가지도록 형성될 수 있다.
여기서, 픽셀 전극(190)의 핑거 패턴(192)을 끊어주는 길이는 제조 공정의 특성을 반영하여 결정할 수 있다.
일 예로서, 아래와 같은 사항들을 고려하여 컨택 픽셀의 중앙부에서 픽셀 전극(190)의 핑거 패턴(192)을 끊어주는 길이를 결정할 수 있다.
1. 제조 공정 중에 이용되는 하프톤 마스크의 임계선폭(CD: critical dimensions).
2. 실제 포토리소그래피 공정을 수행한 후의 픽셀 전극(190)의 임계선폭(CD).
3. 제2 보호층(PAS2)의 드라이 에칭(D/E) 시 포토레지스트(PR)의 임계선폭(CD) 바이어스(bias).
4. 픽셀 전극(190)의 재료인 ITO의 스퍼터링(sputtering) 공정 시, 포토레지스트(PR) 하부 밑으로 침투되는 ITO의 양에 따라 최종 결정되는 ITO의 임계선폭(CD).
상기와 같은 사항들을 고려하여 컨택 픽셀의 중앙부에서 픽셀 전극(190)의 핑거 패턴(192)을 끊어주는 길이를 결정할 수 있다.
구체적으로, 컨택 픽셀 중앙부의 컨택 영역에서 픽셀 전극(190)의 임계선폭(CD) 변화(편측 ±0.35um)를 고려하여 제1 컨택홀(155)과 1.85um의 간격을 두고 이격되도록 픽셀 전극(190)의 핑거 패턴(192)을 단락시켜 형성할 수 있다. 즉, 제1 컨택홀(155)로부터 상측 및 하측으로 1.85um 떨어진 위치에서 핑거 패턴(192)이 단락되도록 픽셀 전극(190)이 형성되어 있다.
상기 제2 보호층(180)과 상기 픽셀 전극(190)은 하나의 하프 톤 마스크(HTM: half tone mask)를 이용한 단일 마스크 공정을 통해 동시에 형성될 수 있다.
이와 같이, 픽셀 전극(190)의 설계를 변경함으로써, 하프톤 마스크를 이용하여 제2 보호층(180)과 픽셀 전극(190)을 동시에 형성하는 공정 중, 리프트 오프 공정에 의해 픽셀 전극(190)의 유실로 인해 발생되는 문제점들을 개선시킬 수 있게 된다.
특히, 컨택 픽셀의 컨택 영역에서도 설계에 따라 정확하게 픽셀 전극(190)을 형성시킬 수 있기 때문에 공통 전극(60)과의 프린지 필드의 균일성을 확보할 수 있고, 컨택 픽셀의 컨택 영역에서 픽셀 전극의 유실로 인해 액정 표시장치의 표시품질이 저하되는 것을 방지할 수 있다.
도 6 내지 도 10은 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 나타내는 도면이다. 이하, 도 6 내지 도 10을 참조하여 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 설명하기로 한다.
도 6 내지 도 10의 도시는 도 5에 도시된 컨택 영역을 기준으로 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 나타내고 있으며, TFT 영역에 대한 제조방법의 도시는 생략하였다.
도 6을 참조하면, 픽셀의 중앙부를 가로지르도록 글래스 기판(110) 상에 도전성 금속 물질로 브리지 라인(142, 게이트 메탈)을 형성한다. 여기서, 브리지 라인은 게이트 라인(gate line)과 동일 물질로, 함께 형성된다. 또한, TFT 영역에는 몰리브덴(Mo)과 같이 광을 차단하는 금속 물질로 차광층을 형성한다. 이때, 차광층(120)은 후속 공정에서 형성되는 TFT의 액티브와 얼라인 되도록 형성된다.
도 6에 도시하지는 않았지만, 상기 글래스 기판(110)에는 복수의 게이트 라인(gate line) 및 복수의 데이터 라인(date line)이 상호 교차하도록 형성되어 있다. 상기 복수의 게이트 라인 및 복수의 데이터 라인이 교차되는 영역에 TFT가 형성되게 된다.
도 6에서는 TFT 어레이 기판의 베이스로 글래스 기판(110)이 적용된 것을 일 예로 나타내고 있으나, 플라스틱 기판이 글래스 기판(110)을 대체할 수도 있다.
글래스 기판(110) 상부에 무기물, 일 예로서, SiO2 또는 SiNx로 버퍼층을 형성한다. 이때, 버퍼층은 2,000Å ~ 3,000Å의 두께를 가질 수 있다.
이후, 버퍼층(122) 상부의 TFT 영역에서, 차광층(120)과 중첩되는 영역에 저온 폴리실리콘(P-Si) 또는 비정질 실리콘(a-Si)을 증착하여 반도체 레이어를 형성한다.
이후, 마스크를 이용한 포토리소그래피 및 건식 에칭 공정을 통해 상기 반도체 레이어를 패터닝하여 TFT의 액티브를 형성한다. 이때, 상기 액티브는 500Å의 두께를 가질 수 있으며, 차광층과 얼라인 되도록 형성된다.
이후, 액티브 및 브리지 라인(142)을 덮도록 SiO2로 게이트 절연층(136)을 형성한다. 이때, 게이트 절연층(136)은 1,300Å의 두께를 가질 수 있다.
한편, 게이트 절연층(136)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.
이후, 게이트 절연층(136)의 상부 중에서 액티브(130)와 중첩되는 영역(TFT 영역)에 알루미늄(Al) 또는 몰리브덴(Mo)으로 게이트(138)를 형성한다. 이때, 게이트(138)는 3,000Å의 두께를 가질 수 있다.
이후, 게이트(138)를 마스크로 이용하여 액티브(130)의 외곽에 P 타입 또는 N 타입의 불순물을 도핑하여 TFT의 소스(132) 및 드레인(134)을 형성한다.
이때, 상기 게이트(138)의 형성 시, 습식 에칭 공정 및 건식 에칭 공정을 수행하게 되는데, 습식 에칭 공정과 건식 에칭 공정 사이에 상기 액티브(130)를 N+ 또는 P+ 도핑한다.
상기 액티브(130) 상에 상기 게이트(138)이 형성되어 있음으로, 상기 액티브(130)의 전체 영역 중 상기 게이트(138)과 중첩되는 않은 영역에 불순물이 도핑되어 소스(132) 및 드레인(134)이 형성된다.
이와 같이, 게이트 절연층(136)을 사이에 두고, 액티브(130), 소스(132), 드레인(134) 및 게이트(138)가 형성되어 TFT가 구성되게 된다.
이후, 게이트(138)를 덮도록 게이트 절연층(136) 상에 절연물질을 증착하여 층간 절연층(140, ILD: Inter Layer Dielectric)을 형성한다.
이때, 층간 절연층(140)은 SiO2 또는 SiNx로 형성될 수 있으며, 6,000Å의 두께를 가질 수 있다. 다른 예로서, 층간 절연층(140)은 SiO2(3,000Å)/SiNx(3,000Å)의 구조로도 형성될 수도 있다.
이어서, 도 7을 참조하면, 픽셀 중앙부에서, 게이트 절연층(136) 및 층간 절연층(140)의 일부 영역을 식각하여 브리지 라인(142)의 상면을 노출시키는 트렌치를 형성한다.
이후, 상기 트렌치 내부에 금속 물질을 도포(트렌치 내부에 금속 물질 매립)한 후, 마스크를 이용한 포토리소그래피 및 습식 에칭 공정을 수행하여 브리지 라인(142)과 접속되는 컨택 메탈(148)을 형성한다.
한편, TFT 영역에서, 게이트 절연층(136) 및 층간 절연층(140)의 일부 영역을 식각하여 드레인(134)의 상면을 노출시키는 트렌치를 형성한다.
이후, 상기 트렌치 내부에 금속 물질을 도포(트렌치 내부에 금속 물질 매립)한 후, 마스크를 이용한 포토리소그래피 및 습식 에칭 공정을 수행하여 드레인(134)과 접속되도록 데이터 컨택(145)을 형성한다.
이때, 데이터 컨택(145)은 6,000Å의 두께를 가지도록 형성되고, 몰리브덴(Mo)/알루미늄(Al)몰리브덴(Mo)이 적층된 구조로 형성될 수 있다. 이러한, 데이터 컨택(145)은 드레인(134)과 후술되는 픽셀 전극(190)을 접속시킨다.
여기서, 데이터 컨택(145)과 컨택 메탈(148)은 동일 물질로, 함께 형성될 수 있다.
이후, 층간 절연층(140) 상부에 데이터 컨택(145) 및 컨택 메탈(148)을 덮도록 제1 보호층(150, PAS1)을 형성한다. 이때, 제1 보호층(150)은 포토 아크릴(photo acryl)로 형성되며, 3um의 두께를 가진다.
제1 보호층(150, PAS1) 중에서 컨택 픽셀의 중앙부 일부 영역을 식각하여 제1 컨택홀(155)을 형성한다. 제1 컨택홀(155)에 의해 컨택 메탈(148)의 상면이 노출된다.
이어서, 도 8을 참조하면, 제1 보호층(150)의 상부 중에서 픽셀 영역에는 공통 전극(160, Vcom electrode)을 형성한다. 이때, 제1 컨택홀(155) 내에도 공통 전극(160)이 형성되어 컨택 메탈(158)과 접속된다.
이러한, 공통 전극(160)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 도전성 물질로, 500Å의 두께를 가지도록 형성될 수 있다.
공통 전극(160) 상에 제1 터치 센싱 라인(170)을 형성한다. 제1 터치 센싱 라인(170)은 픽셀들의 중앙부에서 X축 방향으로 가로지르도록 형성되어 인접한 픽셀들의 공통 전극(160)을 연결시킨다. 이를 통해, 공통 전극(160)이 비 표시 기간에 터치 전극의 기능을 가지게 된다.
여기서, 터치 센싱 라인(170)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있으며, 1,500Å ~ 2,000Å의 두께를 가질 수 있다. 한편, 터치 센싱 라인(170)은 몰리브덴(Mo)/알루미늄(Al)/ 몰리브덴(Mo)이 적층된 구조로도 형성될 수 있다.
한편, 제1 보호층(150) 중에서 데이터 컨택(145)과 중첩되는 영역에도 제1 컨택홀(155)이 형성되며, 제1 컨택홀(155)에 의해 데이터 컨택(145)의 상면이 노출된다.
이어서, 도 9를 참조하면, 데이터 컨택(145), 공통 전극(160) 및 터치 센싱 라인(170)을 덮도록 제1 보호층(150) 상에 제2 보호층(180)을 형성한다.
이후, 제2 보호층(180) 상에 포토레지스트(195, PR)를 도포한다.
이후, 픽셀 전극을 형성하기 위해 포토레지스트(195) 상에 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide) 물질로 픽셀 전극 레이어를 형성한다.
하프톤 마스크(200, Half tone mask)를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 데이터 컨택(145)의 상면이 노출되도록 제2 보호층(180)을 식각하여 제2 컨택홀을 형성한다.
상기 제2 컨택홀을 형성하는 공정을 이용하여 픽셀 전극 레이어를 패터닝하고, 포토레지스트(195)를 애싱 한 후, 리프트 오프(Lift Off) 공정을 수행하여 복수의 핑거 패턴(192)을 가지는 픽셀 전극(190)을 형성하게 된다.
이때, 픽셀 전극(190)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 도전성 물질로, 500Å의 두께를 가지도록 형성될 수 있다
여기서, 하프톤 마스크(200)의 하프톤 영역(220)을 이용하여 제2 보호층(180) 상에 픽셀 전극(190)을 핑커 형태로 형성하게 된다. 그리고, 하프톤 마스크(200)의 풀톤 영역(210, 또는 클리어 영역)을 통해 포토레지시트(195)를 잔존시켜, 풀톤 영역(210) 영역에는 도 3 및 도 5에 도시된 바와 같이, 픽셀 전극(190)이 형성되지 않도록 한다.
이어서, 도 10을 참조하면, 하프톤 마스크(200)의 하프톤 영역(220)에 대응되는 영역에는 화소 전극(190)이 형성된다.
한편, 하프톤 마스크(200)의 풀톤 영역(210)의 포토레지스트(195)는 애싱 공정 및 리프트 오프 공정을 통해 제거되어, 컨택 영역에서는 픽셀 전극(190)의 핑거 패턴(192)이 제1 컨택홀(155)과 일정 간격을 두고 단락되도록 형성된다.
여기서, 하프톤 마스크(200)의 풀톤 영역(210)은 컨택 영역과 얼라인 되도록 형성되어, 공통 전극(160)이 브리지 라인(142)과 접속되는 컨택 영역에는 화소 전극(190)의 핑거 패턴이 단락되도록 형성되게 된다.
이와 같이, 컨택 영역에서 픽셀 전극(190)의 핑거 패턴(192)이 단락되도록 형성함으로써, 리프트 공정에 의해 불규칙하게 픽셀 전극이 유실됨으로 인해 발생되는 공정 불량 및 컨택 픽셀 내에서 픽셀 전극(190)과 공통 전극(160) 간에 형성되는 프린지 필드의 불균일 현상을 방지할 수 있다.
여기서, 픽셀 전극(190)의 핑거 패턴(192)을 끊어주는 길이는 제조 공정의 특성을 반영하여 결정할 수 있다.
일 예로서, 아래와 같은 사항들을 고려하여 컨택 픽셀의 중앙부에서 픽셀 전극(190)의 핑거 패턴(192)을 끊어주는 길이를 결정할 수 있다.
1. 제조 공정 중에 이용되는 하프톤 마스크의 임계선폭(CD: critical dimensions).
2. 실제 포토리소그래피 공정을 수행한 후의 픽셀 전극(190)의 임계선폭(CD).
3. 제2 보호층(PAS2)의 드라이 에칭(D/E) 시 포토레지스트(PR)의 임계선폭(CD) 바이어스(bias).
4. 픽셀 전극(190)의 재료인 ITO의 스퍼터링(sputtering) 공정 시, 포토레지스트(PR) 하부 밑으로 침투되는 ITO의 양에 따라 최종 결정되는 ITO의 임계선폭(CD).
상기와 같은 사항들을 고려하여 컨택 픽셀의 중앙부에서 픽셀 전극(190)의 핑거 패턴(192)을 끊어주는 길이를 결정할 수 있다.
구체적으로, 컨택 픽셀 중앙부의 컨택 영역에서 픽셀 전극(190)의 임계선폭(CD) 변화(편측 ±0.35um)를 고려하여 제1 컨택홀(155)과 1.85um의 간격을 두고 이격되도록 픽셀 전극(190)의 핑거 패턴(192)을 단락시켜 형성할 수 있다. 즉, 제1 컨택홀(155)로부터 상측 및 하측으로 1.85um 떨어진 위치에서 핑거 패턴(192)이 단락되도록 픽셀 전극(190)이 형성되어 있다.
이와 같이, 제2 보호층(180)과 상기 픽셀 전극(190)은 하나의 하프 톤 마스크(HTM: half tone mask)를 이용한 단일 마스크 공정을 통해 동시에 형성될 수 있다.
상술한 본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 하프톤 마스크를 이용하여 제2 보호층(PAS2)과 픽셀 전극을 동시에 형성할 때, 리프트 오프(lift off) 공정에 의해 컨택 픽셀의 중앙부에서 픽셀 전극이 유실되는 것을 방지할 수 있다.
상술한 본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 하프톤 마스크를 이용한 단일 마스크 공정으로 제2 보호층(PAS2)과 픽셀 전극을 동시에 형성하여 제조 효율을 높일 수 있다.
본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 리프트 오프 공정에 의해 컨택홀 내에 형성되는 픽셀 전극의 유실에 따른 문제점을 발생을 방지할 수 있다.
본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 인-셀 터치 타입 구조에서, X축 방향의 터치 전극이 연결되는 컨택 픽셀의 개구율 손실을 방지할 수 있다.
또한, 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 적용하여 TFT를 형성함으로써, TFT의 구동 성능을 향상시킬 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 글래스 기판 120: 차광층
122: 버퍼층 130: 액티브
132: 소스 134: 드레인
136: 게이트 절연층 138: 게이트
140: 층간 절연층 142: 브리지 라인
145: 데이터 컨택 148: 컨택 메탈
150: 제1 보호층 155: 제1 컨택홀
160: 공통 전극 170: 제1 터치 센싱 라인
180: 제2 보호층 190: 픽셀 전극
195: 포토레지스트 200: 하프톤 마스크
210: 풀톤 영역 220: 하프톤 영역

Claims (12)

  1. TFT 어레이 기판에 형성된 공통 전극을 터치 전극으로 이용하는 액정 표시장치에 있어서,
    교차하도록 형성되어 복수의 픽셀을 정의하는 복수의 게이트 라인과 복수의 데이터 라인;
    상기 게이트 라인과 동일 레이어에 형성되고, 픽셀의 중앙부에서 X축 방향으로 가로지르도록 형성된 브리지 라인;
    상기 브리지 라인을 덮도록 형성된 게이트 절연층 및 층간 절연층;
    픽셀의 중앙부에서 상기 게이트 절연층과 상기 층간 절연을 관통하여 상기 브리지 라인과 컨택되도록 형성된 컨택 메탈;
    상기 및 층간 절연층 및 상기 컨택 메탈을 덮도록 형성된 제1 보호층;
    상기 제1 보호층의 일부가 제거되어 상기 컨택 메탈을 노출시키는 컨택홀;
    상기 제1 보호층 상부 및 상기 컨택홀 내에서 상기 브리지 라인과 접속되도록 형성된 공통 전극;
    인접한 픽셀들에 형성된 공통 전극들을 연결시키도록 공통 전극 상에 형성된 터치 센싱 라인;
    상기 공통 전극 및 터치 센싱 라인을 덮도록 형성된 제2 보호층; 및
    상기 제2 보호층 상에서 복수의 핑거 패턴을 포함하도록 형성된 픽셀 전극을 포함하고,
    상기 브리지 라인과 상기 공통 전극이 접속되는 컨택 영역에서 상기 픽셀 전극의 핑거 패턴이 단락되도록 형성된 것을 특징으로 하는 액정 표시장치.
  2. 제 1 항에 있어서,
    상기 컨택 영역에 형성된 픽셀 전극의 핑거 패턴은 상기 컨택홀과 일정 간격을 두고 단락되도록 형성된 것을 특징으로 하는 액정 표시장치.
  3. 제 1 항에 있어서,
    상기 제1 컨택홀의 상하부와 1.85um의 간격을 두고 이격되도록 상기 픽셀 전극의 핑거 패턴이 단락된 것을 특징으로 하는 액정 표시장치.
  4. 제 1 항에 있어서,
    인접한 픽셀들에 형성된 공통 전극들 상기 터치 센싱 라인에 의해 연결되어, 표시 기간에는 픽셀에 공통 전압을 공급하도록 기능하고, 비 표시 기간에는 터치 전극으로 기능하는 것을 특징으로 하는 액정 표시장치.
  5. 제 4 항에 있어서,
    상기 터치 전극은 X축 방향의 터치 위치의 검출을 위한 로우 터치 전극들과 Y축 방향의 터치 위치의 검출을 위한 컬럼 터치 전극들로 구성되고,
    인접한 로우 터치 전극들은 상기 브리지 라인에 의해 상기 컬럼 터치 전극을 회피하여 X축 방향으로 연결되는 것을 특징으로 하는 액정 표시장치.
  6. TFT 어레이 기판에 형성된 공통 전극을 터치 전극으로 이용하는 액정 표시장치의 제조방법에 있어서,
    글래스 기판 상에서 픽셀의 중앙부를 X축 방향으로 가로지르도록 브리지 라인을 형성하는 단계;
    상기 브리지 라인을 덮도록 게이트 절연층 및 층간 절연층을 형성하는 단계;
    픽셀의 중앙부에서 상기 게이트 절연층 및 상기 층간 절연층을 관통하여 상기 브리지 라인과 컨택되는 컨택 메탈을 형성하는 단계;
    상기 및 층간 절연층 및 상기 컨택 메탈을 덮도록 제1 보호층을 형성하는 단계;
    상기 제1 보호층의 일부를 제거하여 상기 컨택 메탈을 노출시키는 컨택홀을 형성하는 단계;
    상기 제1 보호층 상부 및 상기 컨택홀 내에서 상기 브리지 라인과 접속되도록 공통 전극을 형성하는 단계;
    인접한 픽셀들에 형성된 공통 전극들을 연결시키도록 공통 전극 상에 터치 센싱 라인을 형성하는 단계; 및
    상기 공통 전극 및 터치 센싱 라인을 덮도록 제2 보호층을 형성함과 아울러, 상기 제2 보호층 상에 복수의 핑거 패턴을 포함하는 픽셀 전극을 형성하는 단계를 포함하고,
    상기 브리지 라인과 상기 공통 전극이 접속되는 컨택 영역에서 상기 픽셀 전극의 핑거 패턴이 단락되도록 형성하는 것을 특징으로 하는 액정 표시장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 픽셀 전극의 핑거 패턴이 단락되는 길이는 제조 공정 중에 이용되는 하프톤 마스크의 임계선폭에 의해 결정되는 것을 특징으로 하는 액정 표시장치의 제조방법.
  8. 제 6 항에 있어서,
    상기 픽셀 전극의 핑거 패턴이 단락되는 길이는 픽셀 전극의 임계선폭에 의해 결정되는 것을 특징으로 하는 액정 표시장치의 제조방법.
  9. 제 6 항에 있어서,
    상기 픽셀 전극의 핑거 패턴이 단락되는 길이는 상기 제2 보호층을 드라이 에칭하여 컨택홀을 형성하는 공정 시 포토레지스트의 임계선폭 바이어스에 의해 결정되는 것을 특징으로 하는 액정 표시장치의 제조방법.
  10. 제 1 항에 있어서,
    상기 픽셀 전극의 핑거 패턴이 단락되는 길이는 전도성 투명 물질의 스퍼터링(sputtering) 공정 시, 포토레지스트 하부로 침투되는 전도성 투명 물질의 양에 따른 임계선폭에 의해 결정되는 것을 특징으로 하는 액정 표시장치의 제조방법.
  11. 제 6 항에 있어서,
    인접한 픽셀들에 형성된 공통 전극들 상기 터치 센싱 라인에 의해 연결되어, 표시 기간에는 픽셀에 공통 전압을 공급하도록 기능하고, 비 표시 기간에는 터치 전극으로 기능하는 것을 특징으로 하는 액정 표시장치의 제조방법.
  12. 제 11 항에 있어서,
    상기 터치 전극은 X축 방향의 터치 위치의 검출을 위한 로우 터치 전극들과 Y축 방향의 터치 위치의 검출을 위한 컬럼 터치 전극들로 구성되고,
    인접한 로우 터치 전극들은 상기 브리지 라인에 의해 상기 컬럼 터치 전극을 회피하여 X축 방향으로 연결되는 것을 특징으로 하는 액정 표시장치의 제조방법.
KR1020110097758A 2011-09-27 2011-09-27 액정 표시장치와 이의 제조방법 KR101885642B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110097758A KR101885642B1 (ko) 2011-09-27 2011-09-27 액정 표시장치와 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110097758A KR101885642B1 (ko) 2011-09-27 2011-09-27 액정 표시장치와 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20130033827A true KR20130033827A (ko) 2013-04-04
KR101885642B1 KR101885642B1 (ko) 2018-08-07

Family

ID=48436126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110097758A KR101885642B1 (ko) 2011-09-27 2011-09-27 액정 표시장치와 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101885642B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150036886A (ko) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 디스플레이 장치
KR20160043218A (ko) * 2014-10-10 2016-04-21 엘지디스플레이 주식회사 액정 디스플레이 장치의 제조 방법
CN105867689A (zh) * 2016-04-07 2016-08-17 京东方科技集团股份有限公司 一种触控显示基板的制作方法及触控显示装置的阵列基板
US9496289B2 (en) 2014-07-25 2016-11-15 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US9568790B2 (en) 2014-03-19 2017-02-14 Samsung Display Co., Ltd. Liquid crystal display having contact holes adjacently disposed in thin film transistor forming region
CN108922893A (zh) * 2018-04-24 2018-11-30 友达光电股份有限公司 像素阵列基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150036886A (ko) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 디스플레이 장치
US9568790B2 (en) 2014-03-19 2017-02-14 Samsung Display Co., Ltd. Liquid crystal display having contact holes adjacently disposed in thin film transistor forming region
US9496289B2 (en) 2014-07-25 2016-11-15 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR20160043218A (ko) * 2014-10-10 2016-04-21 엘지디스플레이 주식회사 액정 디스플레이 장치의 제조 방법
CN105867689A (zh) * 2016-04-07 2016-08-17 京东方科技集团股份有限公司 一种触控显示基板的制作方法及触控显示装置的阵列基板
WO2017173714A1 (zh) * 2016-04-07 2017-10-12 京东方科技集团股份有限公司 触控显示基板及其制作方法
CN105867689B (zh) * 2016-04-07 2018-06-05 京东方科技集团股份有限公司 一种触控显示基板的制作方法及触控显示装置的阵列基板
CN108922893A (zh) * 2018-04-24 2018-11-30 友达光电股份有限公司 像素阵列基板
TWI676837B (zh) * 2018-04-24 2019-11-11 友達光電股份有限公司 畫素陣列基板

Also Published As

Publication number Publication date
KR101885642B1 (ko) 2018-08-07

Similar Documents

Publication Publication Date Title
US10437118B2 (en) Liquid crystal display device and method for manufacturing the same
KR101936773B1 (ko) 액정 디스플레이 장치의 제조방법
KR101753802B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR101749146B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
TWI452384B (zh) 具有內建觸控螢幕之液晶顯示裝置及其製造方法
KR101608637B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR101887371B1 (ko) 액정 표시장치와 이의 제조방법
KR101284287B1 (ko) 액정 표시장치와 이의 제조방법
KR101284709B1 (ko) 액정 표시장치와 이의 제조방법
KR20110075411A (ko) 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR102059371B1 (ko) 액정 디스플레이 장치와 이의 제조방법
CN102478737A (zh) 液晶显示装置及其制造方法
KR101885642B1 (ko) 액정 표시장치와 이의 제조방법
KR102092844B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR20110035531A (ko) 액정표시장치 및 그 제조 방법
KR102044199B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR101863153B1 (ko) 액정 표시장치와 이의 제조방법
KR101943019B1 (ko) 액정 표시장치와 이의 제조방법
KR101863148B1 (ko) 액정 표시장치와 이의 제조방법
KR101946901B1 (ko) 액정 표시장치와 이의 제조방법
KR102272045B1 (ko) 액정 디스플레이 장치의 제조 방법
KR102151441B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR20150033239A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant