JP6946220B2 - 表示装置 - Google Patents

Description

本発明の実施形態は、表示装置に関する。

近年、タッチセンサを内蔵した表示装置が種々提案されている。一例では、表示パネルに形成された複数の電極がタッチセンシングモードである場合にセンサ電極の役割を果たし、表示モードである場合に共通電極の役割を果たす表示装置が開示されている。タッチセンシング方式としては、相互容量方式及び自己容量方式のいずれかが適用される。タッチセンシングモードでは、タッチ駆動電圧が信号ラインを通じてセンサ電極に印加されることにより、センシングが行われるものである。

特開２０１５−１２２０５７号公報

本実施形態の目的は、信頼性の低下を抑制できる表示装置を提供することにある。

本実施形態によれば、
第１領域及び第２領域を備えた第１基板と、
前記第１領域と前記第２領域との境界に位置する基板端部を備え、前記第１領域に重畳する第２基板と、
接続部材と、を備え、
前記第１基板は、前記第２領域において、パッド部を備え、
前記第２基板は、前記第１基板に対向する内面とは反対側の外面に位置する透明導電膜を備え、
前記接続部材は、前記パッド部と前記透明導電膜とを電気的に接続し、
前記パッド部は、第２金属層と、前記第２金属層まで貫通した第１貫通孔を有する第１有機絶縁膜と、前記第１貫通孔において前記第２金属層に接する第３金属層と、前記第３金属層の端部を覆うとともに前記第３金属層まで貫通した第２貫通孔を有する第２有機絶縁膜と、を備える、表示装置が提供される。

図１は、本実施形態の表示装置ＤＳＰの外観を示す平面図である。 図２は、図１に示したＡ−Ｂに沿った表示パネルＰＮＬの断面図である。 図３は、図１に示したパッド部ＰＤを含む第２領域Ａ２を拡大した平面図である。 図４は、図３に示したＣ−Ｄ線に沿ったパッド部ＰＤを含む第１基板ＳＵＢ１の断面図である。 図５は、比較例における第１基板ＳＵＢ１の断面図である。 図６は、図３に示したＥ−Ｆ線に沿った配線ＷＲを含む第１基板ＳＵＢ１の断面図である。 図７は、図３に示したＧ−Ｈ線に沿った接続部ＣＰ及び端子ＴＡを含む第１基板ＳＵＢ１の断面図である。 図８は、タッチセンサＴＳの一構成例を示す平面図である。 図９は、画素ＰＸの基本構成及び等価回路を示す図である。 図１０は、画素レイアウトの一例を示す平面図である。 図１１は、図１０に示したＩ−Ｊ線に沿った表示装置ＤＳＰの断面図である。 図１２は、図１０に示したＫ−Ｌ線に沿った表示パネルＰＮＬの断面図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

本実施形態においては、表示装置ＤＳＰの一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子やμＬＥＤ等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。

図１は、本実施形態の表示装置ＤＳＰの外観を示す平面図である。一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。本明細書において、第３方向Ｚを示す矢印の先端側の位置を上と称し、矢印の先端とは逆側の位置を下と称する。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面に向かって見ることを平面視という。また、図１において、第２方向Ｙに対して反時計回りに鋭角に交差する方向を方向Ｄ１と定義し、第２方向Ｙに対して時計回りに鋭角に交差する方向を方向Ｄ２と定義する。なお、第２方向Ｙと方向Ｄ１とのなす角度θ１は、第２方向Ｙと方向Ｄ２とのなす角度θ２とほぼ同一である。

ここでは、Ｘ−Ｙ平面における表示装置ＤＳＰの平面図を示している。表示装置ＤＳＰは、表示パネルＰＮＬと、フレキシブルプリント回路基板１と、ＩＣチップ２と、回路基板３と、を備えている。

表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、後述する液晶層ＬＣと、を備えている。表示パネルＰＮＬは、画像を表示する表示部ＤＡと、表示部ＤＡを囲む額縁状の非表示部ＮＤＡとを備えている。第１基板ＳＵＢ１は、第２方向Ｙに並んだ第１領域Ａ１及び第２領域Ａ２を備えている。第２基板ＳＵＢ２は、第１領域Ａ１と第２領域Ａ２との境界に位置する基板端部ＳＵＢＥを備え、第１領域Ａ１において第１基板ＳＵＢ１に重畳し、第２領域Ａ２には重畳していない。表示部ＤＡは、第１領域Ａ１に含まれる。
表示部ＤＡは、第１方向（列方向）Ｘ及び第２方向（行方向）Ｙにマトリクス状（行列状）に配置された複数の画素ＰＸを備えている。図示した例では、第２方向Ｙに沿って奇数行目に位置する画素ＰＸは、方向Ｄ１に沿って延出している。また、第２方向Ｙに沿って偶数行目に位置する画素ＰＸは、方向Ｄ２に沿って延出している。なお、ここでの画素ＰＸとは、画素信号に応じて個別に制御することができる最小単位を示し、副画素と称する場合がある。画素ＰＸは、例えば、赤色を表示する赤画素、緑色を表示する緑画素、青色を表示する青画素、または、白色を表示する白画素のいずれかである。

フレキシブルプリント回路基板１は、第２領域Ａ２に実装されている。ＩＣチップ２は、フレキシブルプリント回路基板１に実装されている。なお、ＩＣチップ２は、第２領域Ａ２に実装されてもよい。ＩＣチップ２は、画像を表示する画像表示モードにおいて画像表示に必要な信号を出力するディスプレイドライバＤＤを内蔵している。図示した例では、ＩＣチップ２は、表示装置ＤＳＰへの物体の接近又は接触を検出するタッチセンシングモードを制御するタッチコントローラＴＣを内蔵している。

第１基板ＳＵＢ１は、第２領域Ａ２において、端子Ｔと、パッド部ＰＤと、配線ＷＲと、を備えている。端子Ｔは、フレキシブルプリント回路基板１と電気的に接続される。端子Ｔは、接地電位の端子ＴＡを含んでいる。配線ＷＲは、端子ＴＡとパッド部ＰＤとを電気的に接続している。図示した例では、パッド部ＰＤは、フレキシブルプリント回路基板１を挟んだ２か所に設けられている。
また、パッド部ＰＤはフレキシブルプリント回路基板１を挟んだ２か所に設けられる配置以外にも、例えばフレキシブルプリント回路基板１の片側１か所に配置されるものであってもよい。さらには、フレキシブルプリント回路基板１が位置しない別の第２領域（以下第３領域と呼ぶ）、つまり第１基板ＳＵＢ１と第２基板ＳＵＢ２とが重畳しない領域として第３領域を別途形成し、その第３領域にパッド部ＰＤを配置する構造であっても良い。
第２基板ＳＵＢ２は、透明導電膜ＣＬを備えている。透明導電膜ＣＬは、第１領域Ａ１と重畳するほぼ全域に亘って形成され、表示部ＤＡの各画素ＰＸとも重畳している。透明導電膜ＣＬは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。
接続部材ＣＮは、非表示部ＮＤＡに位置し、パッド部ＰＤと透明導電膜ＣＬとを電気的に接続している。接続部材ＣＮは、例えば、導電性ペーストや導電性テープである。

本実施形態の表示パネルＰＮＬは、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。
また、表示パネルＰＮＬの詳細な構成について、ここでは説明を省略するが、表示パネルＰＮＬは、基板主面に沿った横電界を利用する表示モード、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。ここでの基板主面とは、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面と平行な面である。

図２は、図１に示したＡ−Ｂに沿った表示パネルＰＮＬの断面図である。なお、ここでは、説明に必要な構成のみを図示している。
第２基板ＳＵＢ２は、第１基板ＳＵＢ１と対向する内面ＳＡと、内面ＳＡとは反対側の外面ＳＢと、を備えている。遮光層ＬＳは、第２基板ＳＵＢ２の内面ＳＡに設けられ、非表示部ＮＤＡに位置している。シールＳＥは、非表示部ＮＤＡに位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着するとともに、液晶層ＬＣを封止している。シールＳＥは、遮光層ＬＳと重畳する位置に設けられている。透明導電膜ＣＬは、外面ＳＢに設けられ、表示部ＤＡ及び非表示部ＮＤＡに亘って設けられている。なお、透明導電膜ＣＬは、第２基板ＳＵＢ２に含まれる絶縁基板の外面に設けられてもよいし、絶縁基板に接着された光学素子の外面に設けられてもよい。
接続部材ＣＮは、シールＳＥ及び遮光層ＬＳと重畳する位置において、透明導電膜ＣＬに接している。また、接続部材ＣＮは、第１基板ＳＵＢ１の第２領域Ａ２に設けられ、パッド部ＰＤに接している。

図３は、図１に示したパッド部ＰＤを含む第２領域Ａ２を拡大した平面図である。パッド部ＰＤは、金属層３１乃至３３と、透明導電層４１及び４２と、を備えている。透明導電層４１及び４２は、金属層３１乃至３３よりも大きく、金属層３１乃至３３の全体と重畳している。金属層３１乃至３３は、透明導電層４１及び４２の検査パッドＴＰＤに近接する側に片寄って配置されている。図示した例では、金属層３１乃至３３は、透明導電層４１及び４２のうちの右側に配置されている。透明導電層４１及び４２の中央部及び左側の領域は、他の導電層と重畳していない。
後に詳述するが、金属層３１乃至３３は互いに電気的に接続され、また、貫通孔ＣＨ１２において金属層３３及び透明導電層４１は互いに電気的に接続され、貫通孔ＣＨ１３において透明導電層４１及び４２は互いに電気的に接続されている。貫通孔ＣＨ１２は、金属層３３と重畳する位置において複数設けられている。複数の貫通孔ＣＨ１２は、第１方向Ｘ及び第２方向Ｙにそれぞれ並んでいる。貫通孔ＣＨ１３は、貫通孔ＣＨ１２の個数よりも少なく、例えば単一の貫通孔である。単一の貫通孔ＣＨ１は、複数の貫通孔ＣＨ１２に重畳している。接続部材ＣＮは、パッド部ＰＤに接し、複数の貫通孔ＣＨ１２に重畳し、さらに、貫通孔ＣＨ１３に重畳している。

第２領域Ａ２において、パッド部ＰＤは、貫通孔ＣＨ１２を有する絶縁膜１５に重畳するが、配線ＷＲ及び端子ＴＡは、絶縁膜１５に重畳しない。また、表示パネルＰＮＬの断線等を検査するための検査パッドＴＰＤや表示パネルＰＮＬの固有番号等が表記されたプレートＰＴなども、絶縁膜１５に重畳しない。配線ＷＲは、検査パッドＴＰＤやプレートＰＴに重畳することなく、パッド部ＰＤと端子ＴＡとを繋ぐ。配線ＷＲは、少なくとも１つの屈曲部ＢＤと、分岐した複数の接続部ＣＰと、を備えている。図示した例では、配線ＷＲは、複数の屈曲部ＢＤを備え、また、２つの接続部ＣＰを備えている。接続部ＣＰの各々は、端子ＴＡに重畳し、端子ＴＡと電気的に接続されている。

このような構成により、第２基板ＳＵＢ２の電荷は、接続部材ＣＮを介して第１基板ＳＵＢ１のパッド部ＰＤに流れ、配線ＷＲを経由して端子ＴＡから外部に流れる（放電）。

図４は、図３に示したＣ−Ｄ線に沿ったパッド部ＰＤを含む第１基板ＳＵＢ１の断面図である。なお、図３に示したＣ−Ｄ線上には、複数の貫通孔ＣＨ１２が並んでいるが、ここでは、１つの貫通孔ＣＨ１２のみを図示している。第１基板ＳＵＢ１は、絶縁基板１０と、絶縁膜１１乃至１６と、パッド部ＰＤと、を備えている。

絶縁基板１０は、ガラス基板や可撓性の樹脂基板などの透明基板である。絶縁膜１１は絶縁基板１０の上に位置し、絶縁膜１２は絶縁膜１１の上に位置し、絶縁膜１３は絶縁膜１２の上に位置し、絶縁膜１４は絶縁膜１３の上に位置し、絶縁膜１５は絶縁膜１４の上に位置し、絶縁膜１６は絶縁膜１５の上に位置している。

絶縁膜１１乃至１３、及び、絶縁膜１６は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機材料によって形成された無機絶縁膜であり、単層構造であってもよいし、多層構造であってもよい。絶縁膜１４及び１５は、例えば、アクリル樹脂などの有機材料によって形成された有機絶縁膜である。

金属層３１は、絶縁膜１２及び１３の間に位置している。絶縁膜１３は、金属層３１まで貫通した貫通孔ＣＨ１０を有している。金属層３２は、絶縁膜１３及び１４の間に位置し、貫通孔ＣＨ１０において金属層３１に接している。絶縁膜１４は、金属層３２まで貫通した貫通孔ＣＨ１１を有している。金属層３３は、絶縁膜１４及び１５の間に位置し、貫通孔ＣＨ１１において金属層３２に接している。金属層３３の端部３３Ｅは、絶縁膜１５によって覆われている。絶縁膜１５は、金属層３３まで貫通した貫通孔ＣＨ１２を有している。透明導電層４１は、絶縁膜１５及び１６の間に位置し、貫通孔ＣＨ１２において金属層３３に接している。貫通孔ＣＨ１２は、貫通孔ＣＨ１０及びＣＨ１１の直上に位置している。絶縁膜１６は、透明導電層４１まで貫通した貫通孔ＣＨ１３を有している。透明導電層４２は、絶縁膜１６の上に位置し、貫通孔ＣＨ１３において透明導電層４１に接している。接続部材ＣＮは、透明導電層４２に接している。また、接続部材ＣＮは、貫通孔ＣＨ１１及びＣＨ１２によって形成される凹部ＣＣ１にも配置されている。接続部材ＣＮが導電性ペーストである場合、接続部材ＣＮは、凹部ＣＣ１に充填される場合がある。これにより、凹部ＣＣ１がない場合と比較して、接続部材ＣＮと透明導電層４２との接触面積を拡大することができる。

金属層３１乃至３３は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。
一例では、金属層３１は、モリブデン−タングステン合金によって形成されている。金属層３２及び３３の各々は、第１積層体または第２積層体によって構成されている。第１積層体とは、チタン（Ｔｉ）を含む層、アルミニウム（Ａｌ）を含む層、及び、チタン（Ｔｉ）を含む層がこの順に積層された積層体に相当する。第２積層体とは、モリブデン（Ｍｏ）を含む層、アルミニウム（Ａｌ）を含む層、及び、モリブデン（Ｍｏ）を含む層がこの順に積層された積層体に相当する。
透明導電層４１及び４２は、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。

絶縁膜１４は、金属層３３の端部３３Ｅよりも外側の領域（金属層３３が接していない部分）に、凹部ＣＣ２を有する場合がある。凹部ＣＣ２は、例えば、金属層３３をパターニングする際のドライエッチングにより、その表面が除去されることによって形成されうるものである。絶縁膜１５は、凹部ＣＣ２に配置されており、端部３３Ｅ及び凹部ＣＣ２によって形成される段差部Ａ３を覆っている。これにより、透明導電層４１が接する絶縁膜１５の上面１５Ａは、段差部Ａ３の影響を受けることなく、平坦化される。

上記の構成例においては、例えば、金属層３１は第１金属層に相当し、金属層３２は第２金属層に相当し、金属層３３は第３金属層に相当し、透明導電層４１は第１透明導電層に相当し、透明導電層４２は第２透明導電層に相当し、絶縁膜１４は第１有機絶縁膜に相当し、貫通孔ＣＨ１１は第１貫通孔に相当し、絶縁膜１５は第２有機絶縁膜に相当し、貫通孔ＣＨ１２は第２貫通孔に相当し、絶縁膜１６は無機絶縁膜に相当し、貫通孔ＣＨ１３は第３貫通孔に相当する。

図５は、比較例における第１基板ＳＵＢ１の断面図である。図５に示した第１基板ＳＵＢ１は、図４に示した第１基板ＳＵＢ１と比較して、絶縁膜１５が金属層３３よりも大きな貫通孔ＣＨ１２を有する点で相違している。なお、図５においては、接続部材ＣＮの図示を省略している。
比較例では、絶縁膜１５は、金属層３３の端部３３Ｅを含む段差部Ａ３に配置されない。透明導電層４１は、金属層３３及びその端部３３Ｅに接するとともに、段差部Ａ３に接する。この場合、透明導電層４１のうち、段差部Ａ３に接する部分の膜厚が局所的に薄くなったり、場合によっては透明導電層４１が途切れたりするおそれがある。また、第２基板ＳＵＢ２からの電荷が流れにくくなり、第２基板ＳＵＢ２の帯電に起因した表示品位の低下を招くおそれがある。

本実施形態によれば、金属層３３の端部３３Ｅが絶縁膜１５によって覆われているため、たとえ絶縁膜１４に凹部ＣＣ２が形成されたとしても、端部３３Ｅを含む段差部Ａ３に透明導電層４１が接することはない。このため、段差部Ａ３に起因した透明導電層４１の断線を抑制することができる。したがって、信頼性の低下を抑制することができる。
また、第２基板ＳＵＢ２からの過電流に起因した透明導電層４１の断線を抑制することができる。したがって、第２基板ＳＵＢ２の帯電を抑制することができ、帯電に起因した表示品位の低下を抑制することができる。

図６は、図３に示したＥ−Ｆ線に沿った配線ＷＲを含む第１基板ＳＵＢ１の断面図である。配線ＷＲは、導電層５１及び５２を備えている。導電層５１は、絶縁膜１２及び１３の間に位置している。導電層５１は、金属層３１と一体的に形成されており、金属層３１と同一材料によって形成されている。絶縁膜１３は、導電層５１まで貫通した溝ＧＲを有している。導電層５２は、絶縁膜１３及び１４の間に位置し、溝ＧＲにおいて導電層５１に接している。導電層５２は、金属層３２と一体的に形成されており、金属層３２と同一材料によって形成されている。

溝ＧＲは、図３に示したように、配線ＷＲのほぼ全体（パッド部ＰＤに接続される位置から屈曲部ＢＤを経て接続部ＣＰに至るまでの全体）に亘って延出している。つまり、配線ＷＲは、そのほぼ全体において図示した断面構造を有しており、屈曲部ＢＤ及び接続部ＣＰにおいても同一の断面構造を有している。このため、配線ＷＲが単一の導電層によって形成された場合と比較して、断面積を拡大することができる。これにより、配線ＷＲが低抵抗化され、屈曲部ＢＤ等において、第２基板ＳＵＢ２からの過電流に起因した配線ＷＲの断線を抑制することができる。なお、溝ＧＲは、配線ＷＲの全体に亘って連続的に延出していなくてもよく、屈曲部ＢＤ等の複数個所に点在していてもよい。

上記の通り、配線ＷＲが設けられる領域には、絶縁膜１５は配置されていない。このため、導電層５２の直上においては、絶縁膜１４は導電層５２に接し、また、絶縁膜１６は絶縁膜１４に接している。

図６に示した構成例においては、例えば、導電層５１は第１導電層に相当し、導電層５２は第２導電層に相当し、絶縁膜１３は層間絶縁膜に相当し、絶縁膜１４は第１有機絶縁膜に相当し、絶縁膜１６は無機絶縁膜に相当する。

図７は、図３に示したＧ−Ｈ線に沿った接続部ＣＰ及び端子ＴＡを含む第１基板ＳＵＢ１の断面図である。接続部ＣＰは、図６に示した断面構造と同様に、導電層５１及び５２を備えている。端子ＴＡは、導電層５３乃至５５を備えている。絶縁膜１４は、接続部ＣＰの導電層５２まで貫通した貫通孔ＣＨ１４を有している。導電層５３は、貫通孔ＣＨ１４において導電層５２に接している。導電層５３は、上記の金属層３３と同一材料によって形成されている。導電層５４は、導電層５３に接するとともに、絶縁膜１４の上面１４Ａにも接している。導電層５４は、上記の透明導電層４１と同一材料によって形成されている。絶縁膜１６は、上面１４Ａに接し、導電層５４まで貫通した貫通孔ＣＨ１５を有している。導電層５５は、貫通孔ＣＨ１５において導電層５４に接している。導電層５５は、上記の透明導電層４２と同一材料によって形成されている。

図７に示した構成例においては、例えば、導電層５３は第３導電層に相当し、導電層５４は第４導電層に相当し、導電層５５は第５導電層に相当し、絶縁膜１４は第１有機絶縁膜に相当し、貫通孔ＣＨ１４は第４貫通孔に相当し、絶縁膜１６は無機絶縁膜に相当し、貫通孔ＣＨ１５は第５貫通孔に相当する。

次に、表示装置ＤＳＰに搭載されるタッチセンサＴＳについて説明する。
図８は、タッチセンサＴＳの一構成例を示す平面図である。ここでは、自己容量方式のタッチセンサＴＳについて説明するが、タッチセンサＴＳは相互容量方式であってもよい。タッチセンサＴＳは、複数のセンサ電極Ｒｘ（Ｒｘ１、Ｒｘ２…）と、複数のセンサ配線Ｌ（Ｌ１、Ｌ２…）と、を備えている。複数のセンサ電極Ｒｘは、表示部ＤＡに位置し、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。１つのセンサ電極Ｒｘは、タッチセンシングが可能な最小単位であるセンサブロックＢを構成している。複数のセンサ配線Ｌは、表示部ＤＡにおいて、それぞれ第２方向Ｙに沿って延出し、第１方向Ｘに並んでいる。センサ配線Ｌの各々は、例えば後述する信号線Ｓと重畳する位置に設けられている。また、センサ配線Ｌの各々は、非表示部ＮＤＡに引き出され、ＩＣチップ２に電気的に接続されている。

ここで、第１方向Ｘに並んだセンサ配線Ｌ１乃至Ｌ３と、第２方向Ｙに並んだセンサ電極Ｒｘ１乃至Ｒｘ３との関係に着目する。センサ配線Ｌ１は、センサ電極Ｒｘ１乃至Ｒｘ３と重畳し、センサ電極Ｒｘ１と電気的に接続されている。センサ配線Ｌ２は、センサ電極Ｒｘ２及びＲｘ３と重畳し、センサ電極Ｒｘ２と電気的に接続されている。ダミー配線Ｄ２０は、センサ配線Ｌ２から離間している。ダミー配線Ｄ２０は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。センサ配線Ｌ２及びダミー配線Ｄ２０は、同一の信号線上に位置している。センサ配線Ｌ３は、センサ電極Ｒｘ３と重畳し、センサ電極Ｒｘ３と電気的に接続されている。ダミー配線Ｄ３１は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。ダミー配線Ｄ３２は、ダミー配線Ｄ３１及びセンサ配線Ｌ３から離間している。ダミー配線Ｄ３２は、センサ電極Ｒｘ２と重畳し、センサ電極Ｒｘ２と電気的に接続されている。センサ配線Ｌ３、ダミー配線Ｄ３１及びＤ３２は、同一の信号線上に位置している。

タッチセンシングモードにおいては、タッチコントローラＴＣは、センサ配線Ｌにタッチ駆動電圧を印加する。これにより、センサ電極Ｒｘにはタッチ駆動電圧が印加され、センサ電極Ｒｘでのセンシングが行われる。センサ電極Ｒｘでのセンシング結果に対応したセンサ信号は、センサ配線Ｌを介してタッチコントローラＴＣに出力される。タッチコントローラＴＣあるいは外部のホストは、センサ信号に基づいて、表示装置ＤＳＰへの物体の接近又は接触の有無及び物体の位置座標を検出する。
なお、画像表示モードにおいては、センサ電極Ｒｘは、コモン電圧（Ｖｃｏｍ）が印加された共通電極ＣＥとして機能する。コモン電圧は、タッチ駆動電圧とは異なる電圧であり、例えばディスプレイドライバＤＤに含まれる電圧供給部からセンサ配線Ｌを介して印加される。

次に、表示部ＤＡについて説明する。
図９は、画素ＰＸの基本構成及び等価回路を示す図である。複数本の走査線Ｇは、走査線駆動回路ＧＤに接続されている。複数本の信号線Ｓは、信号線駆動回路ＳＤに接続されている。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。例えば、信号線Ｓは、その一部が屈曲していたとしても、第２方向Ｙに延出しているものとする。

共通電極ＣＥは、センサブロックＢ毎にそれぞれ設けられている。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。共通電極ＣＥは、電圧供給部ＣＤ及び図１に示したタッチコントローラＴＣに接続されている。画像表示モードにおいては、電圧供給部ＣＤは、共通電極ＣＥにコモン電圧（Ｖｃｏｍ）を供給する。タッチセンシングモードにおいては、タッチコントローラＴＣは、コモン電圧とは異なるタッチ駆動電圧を共通電極ＣＥに供給する。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと電気的に接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。

図１０は、画素レイアウトの一例を示す平面図である。ここでは、説明に必要な構成のみを図示している。走査線Ｇ１乃至Ｇ３は、それぞれ第１方向Ｘに沿って直線的に延出し、第２方向Ｙに間隔を置いて並んでいる。信号線Ｓ１乃至Ｓ３は、それぞれ概ね第２方向Ｙに沿って延出し、第１方向Ｘに間隔をおいて並んでいる。

画素電極ＰＥ１及びＰＥ２は、走査線Ｇ１及びＧ２の間に位置し、第１方向Ｘに沿って並んでいる。画素電極ＰＥ１及びＰＥ２は、それぞれ、基部ＢＳ１及びＢＳ２と、帯電極Ｐａ１及びＰａ２と、を有している。基部ＢＳ１及びＢＳ２は、共通電極ＣＥの開口部ＯＰに位置している。基部ＢＳ１及びＢＳ２は、第１方向Ｘに並んでいる。帯電極Ｐａ１及びＰａ２は、共通電極ＣＥに重畳している。帯電極Ｐａ１及びＰａ２の各々は、方向Ｄ１に沿って延出している。
詳述しないが、画素電極ＰＥ３及びＰＥ４は、走査線Ｇ２及びＧ３の間に位置している。画素電極ＰＥ３及びＰＥ４は、それぞれ共通電極ＣＥに重畳する帯電極Ｐａ３及びＰａ４を有している。帯電極Ｐａ３及びＰａ４の各々は、方向Ｄ２に沿って延出している。図示した例では、帯電極Ｐａ１乃至Ｐａ４は、２本であるが、１本でもよいし、３本以上であってもよい。

メインスペーサＭＳＰは、基部ＢＳ１及びＢＳ２の間に位置している。メインスペーサＭＳＰとは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間にセルギャップを形成するものである。なお、メインスペーサＭＳＰは、サブスペーサＳＳＰに置換されてもよい。サブスペーサＳＳＰとは、表示パネルＰＮＬに外部から応力が加わっていない定常状態で、第１基板ＳＵＢ１に接していないものであり、例えばメインスペーサＭＳＰの高さより低い高さを有するものである。

図１１は、図１０に示したＩ−Ｊ線に沿った表示装置ＤＳＰの断面図である。図示した例は、横電界を利用する表示モードの一つであるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された例に相当する。

第１基板ＳＵＢ１は、半導体層ＳＣ、信号線Ｓ２及びＳ３、金属配線ＭＬ２及びＭＬ３、共通電極ＣＥ、画素電極ＰＥ２、配向膜ＡＬ１などを備えている。半導体層ＳＣは、絶縁膜１１の上に位置し、絶縁膜１２によって覆われている。半導体層ＳＣは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや酸化物半導体によって形成されていてもよい。図示しない走査線は、絶縁膜１２及び１３の間に位置している。
信号線Ｓ２及びＳ３は、絶縁膜１３の上に位置し、絶縁膜１４によって覆われている。なお、図示しない他の信号線も、信号線Ｓ２と同一層に位置している。金属配線ＭＬ２及びＭＬ３は、絶縁膜１４の上に位置し、絶縁膜１５によって覆われている。金属配線ＭＬ２は信号線Ｓ２の直上に位置し、金属配線ＭＬ３は信号線Ｓ３の直上に位置している。図示しない他の金属配線も、金属配線ＭＬ２と同一層に位置している。金属配線ＭＬ２及びＭＬ３は、それぞれ信号線Ｓ２及びＳ３と平行に延出している。これらの金属配線ＭＬ２及びＭＬ３は、図８を参照して説明したタッチセンサＴＳのセンサ配線（Ｌ１、Ｌ２、Ｌ３・・・）あるいはダミー配線Ｄを形成することができる。

共通電極ＣＥは、絶縁膜１５の上に位置し、絶縁膜１６によって覆われている。共通電極ＣＥは、絶縁膜１５に形成されたコンタクトホールを介して金属配線ＭＬ２及びＭＬ３Ｌと電気的に接続される。
画素電極ＰＥ２は、絶縁膜１６の上に位置し、配向膜ＡＬ１によって覆われている。図示しない他の画素電極も、画素電極ＰＥ２と同一層に位置している。

第２基板ＳＵＢ２は、絶縁基板２０、遮光層ＢＭ、カラーフィルタ層ＣＦ、オーバーコート層ＯＣ、配向膜ＡＬ２などを備えている。このような第２基板ＳＵＢ２は、カラーフィルタ基板と称される場合がある。絶縁基板２０は、絶縁基板１０と同様に、ガラス基板や可撓性の樹脂基板などの透明基板である。カラーフィルタ層ＣＦは、赤色のカラーフィルタＣＦＲ、緑色のカラーフィルタＣＦＧ、及び、青色のカラーフィルタＣＦＢを含んでいる。カラーフィルタＣＦＧは、画素電極ＰＥ２と対向している。他のカラーフィルタＣＦＲ及びＣＦＢも、それぞれ他の画素電極ＰＥと対向している。オーバーコート層ＯＣは、カラーフィルタ層ＣＦを覆っている。オーバーコート層ＯＣは、透明な有機材料によって形成された有機絶縁膜である。配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。配向膜ＡＬ１及びＡＬ２は、例えば、水平配向性を呈する材料によって形成されている。

図示しないが、上記のメインスペーサＭＳＰ及びサブスペーサＳＳＰは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に位置している。メインスペーサＭＳＰは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に所定のセルギャップを形成する。セルギャップは、例えば２〜５μｍである。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、所定のセルギャップが形成された状態で、図２に示したシールＳＥによって接着されている。

液晶層ＬＣは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に位置し、配向膜ＡＬ１と配向膜ＡＬ２との間に保持されている。液晶層ＬＣは、液晶分子ＬＭを備えている。液晶層ＬＣは、ポジ型（誘電率異方性が正）の液晶材料、あるいは、ネガ型（誘電率異方性が負）の液晶材料によって構成されている。

偏光板ＰＬ１を含む光学素子ＯＤ１は、絶縁基板１０に接着されている。偏光板ＰＬ２を含む光学素子ＯＤ２は、絶縁基板２０に接着されている。なお、光学素子ＯＤ１及びＯＤ２は、必要に応じて位相差板、散乱層、反射防止層などを備えていてもよい。照明装置ＩＬは、白色の照明光で表示パネルＰＮＬの第１基板ＳＵＢ１を照明する。

このような表示パネルＰＮＬにおいては、画素電極ＰＥ２と共通電極ＣＥとの間に電界が形成されていないオフ状態において、液晶分子ＬＭは、配向膜ＡＬ１及びＡＬ２の間で所定の方向に初期配向している。このようなオフ状態では、照明装置ＩＬから表示パネルＰＮＬに向けて照射された照明光は、光学素子ＯＤ１及びＯＤ２によって吸収され、暗表示となる。一方、画素電極ＰＥ２と共通電極ＣＥとの間に電界が形成されたオン状態においては、液晶分子ＬＭは、電界により初期配向方向とは異なる方向に配向し、その配向方向は電界によって制御される。このようなオン状態では、照明装置ＩＬからの照明光の一部は、光学素子ＯＤ１及びＯＤ２を透過し、明表示となる。

図１２は、図１０に示したＫ−Ｌ線に沿った表示パネルＰＮＬの断面図である。なお、絶縁膜１１と絶縁膜１２との間に位置する半導体層の図示は省略している。

走査線Ｇ２は、絶縁膜１２の上に位置し、絶縁膜１３によって覆われている。走査線Ｇ２、図４に示した金属層３１、及び、図６に示した導電層５１は、同一工程で形成され、同一材料によって形成されている。
スイッチング素子ＳＷ１のドレイン電極ＤＥ１、及び、スイッチング素子ＳＷ２のドレイン電極ＤＥ２は、絶縁膜１３の上に位置し、絶縁膜１４によって覆われている。ドレイン電極ＤＥ１及びＤＥ２、信号線Ｓ１乃至Ｓ３、図４に示した金属層３２、及び、図６に示した導電層５２は、同一工程で形成され、同一材料によって形成されている。

接続電極ＣＮ１１及びＣＮ２１、金属配線ＭＬ１乃至ＭＬ３、図４に示した金属層３３、及び、図７に示した導電層５３は、同一工程で形成され、同一材料によって形成されている。接続電極ＣＮ１１はドレイン電極ＤＥ１に接し、接続電極ＣＮ２１はドレイン電極ＤＥ２に接している。より具体的には、例えば、絶縁膜１４は、ドレイン電極ＤＥ２まで貫通した貫通孔ＣＨ３１を有している。接続電極ＣＮ２１は、貫通孔ＣＨ３１においてドレイン電極ＤＥ２に接している。
接続電極ＣＮ１２及びＣＮ２２、図１１に示した共通電極ＣＥ、図４に示した透明導電層４１、及び、図７に示した導電層５４は、同一工程で形成され、同一材料によって形成されている。接続電極ＣＮ１２は接続電極ＣＮ１１に接し、接続電極ＣＮ２２は接続電極ＣＮ２１に接している。より具体的には、例えば、絶縁膜１５は、接続電極ＣＮ２１まで貫通した貫通孔ＣＨ３２を有している。接続電極ＣＮ２２は、貫通孔ＣＨ３２において接続電極ＣＮ２１に接している。

画素電極ＰＥ１及びＰＥ２、図４に示した透明導電層４２、及び、図７に示した導電層５５は、同一工程で形成され、同一材料によって形成されている。画素電極ＰＥ１は接続電極ＣＮ１２に接し、画素電極ＰＥ２は接続電極ＣＮ２２に接している。より具体的には、例えば、絶縁膜１６は、接続電極ＣＮ２２まで貫通した貫通孔ＣＨ３３を有している。画素電極ＰＥ２の基部ＢＳ２は、貫通孔ＣＨ３３において接続電極ＣＮ２２に接している。なお、画素電極ＰＥ２は、ドレイン電極ＤＥ２と互いに電気的に接続されていればよく、接続電極ＣＮ２１及びＣＮ２２のいずれか一方または双方が省略されてもよい。

絶縁膜１５に形成される貫通孔ＣＨ３２と、図４に示した貫通孔ＣＨ１２と、の大きさを比較した場合、貫通孔ＣＨ３２は、貫通孔ＣＨ１２と同等の大きさを有している。一例では、貫通孔ＣＨ１２及びＣＨ３２は、３μｍ〜５μｍの大きさを有している。
絶縁膜１６に形成される貫通孔ＣＨ３３と、図４に示した貫通孔ＣＨ１３と、の大きさを比較した場合、貫通孔ＣＨ３３は、貫通孔ＣＨ１３よりも小さい。一例では、貫通孔ＣＨ１３は、一辺の長さが数百μｍの四角形である。

メインスペーサＭＳＰは、信号線Ｓ２及び金属配線ＭＬ２の直上に位置し、オーバーコート層ＯＣ及び配向膜ＡＬ１に接触している。金属配線ＭＬ２とメインスペーサＭＳＰとの間では、絶縁膜１５及び１６は互いに接しており、また、絶縁膜１６及び配向膜ＡＬ１は互いに接している。

図１２に示した構成例においては、例えば、接続電極ＣＮ２１は第１接続電極に相当し、接続電極ＣＮ２２は第２接続電極に相当し、絶縁膜１４は第１有機絶縁膜に相当し、貫通孔ＣＨ３１は第６貫通孔に相当し、絶縁膜１５は第２有機絶縁膜に相当し、貫通孔ＣＨ３２は第７貫通孔に相当し、絶縁膜１６は無機絶縁膜に相当し、貫通孔ＣＨ３３は第８貫通孔に相当する。

以上説明したように、本実施形態によれば、信頼性の低下を抑制することが可能な表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＤＳＰ…表示装置 ＰＮＬ…表示パネル
ＳＵＢ１…第１基板 Ａ１…第１領域 Ａ２…第２領域
ＳＵＢ２…第２基板 ＬＣ…液晶層
ＣＬ…透明導電膜 ＣＮ…接続部材
ＰＤ…パッド部 ＷＲ…配線 ＢＤ…屈曲部 ＣＰ…接続部 ＴＡ…端子
１１〜１６…絶縁膜 ＣＣ１〜ＣＣ２…凹部
ＣＨ１０〜ＣＨ１５…貫通孔
３１〜３３…金属層 ３３Ｅ…端部
ＣＨ３１〜ＣＨ３３…貫通孔
４１〜４２…透明導電層
５１〜５５…導電層 ＧＲ…溝

Claims (15)

1. 第１領域及び第２領域を備えた第１基板と、
   前記第１領域と前記第２領域との境界に位置する基板端部を備え、前記第１領域に重畳する第２基板と、
   接続部材と、を備え、
   前記第１基板は、前記第２領域において、パッド部を備え、
   前記第２基板は、前記第１基板に対向する内面とは反対側の外面に位置する透明導電膜を備え、
   前記接続部材は、前記パッド部と前記透明導電膜とを電気的に接続し、
   前記パッド部は、第２金属層と、前記第２金属層まで貫通した第１貫通孔を有する第１有機絶縁膜と、前記第１貫通孔において前記第２金属層に接する第３金属層と、前記第３金属層の端部を覆うとともに前記第３金属層まで貫通した第２貫通孔を有する第２有機絶縁膜と、を備える、表示装置。
2. 前記第１基板は、さらに、前記第２領域において、接地電位の端子と、前記端子とパッド部とを電気的に接続する配線と、を備え、
   前記パッド部は、前記第２金属層と接する第１金属層と、前記第２貫通孔において前記第３金属層に接する第１透明導電層と、前記第１透明導電層まで貫通した第３貫通孔を有する無機絶縁膜と、前記第３貫通孔において前記第１透明導電層に接する第２透明導電層と、を備え、
   前記第１貫通孔において、前記第２金属層は、前記第１金属層と前記第３金属層との間に位置している、請求項１に記載の表示装置。
3. 平面視で、前記第１透明導電層及び前記第２透明導電層は、前記第３金属層より大きい、請求項２に記載の表示装置。
4. 前記第２有機絶縁膜は、複数の前記第２貫通孔を有し、
   平面視で、単一の前記第３貫通孔は、前記複数の第２貫通孔に重畳している、請求項２に記載の表示装置。
5. 前記第２有機絶縁膜は、複数の前記第２貫通孔を有し、
   平面視で、前記接続部材は、前記複数の第２貫通孔に重畳している、請求項２に記載の表示装置。
6. 前記第１有機絶縁膜は、前記第３金属層の端部よりも外側に凹部を備え、
   前記第２有機絶縁膜は、前記凹部に配置されている、請求項１に記載の表示装置。
7. 平面視で、前記配線及び前記端子は、前記第２有機絶縁膜に重畳しない、請求項２に記載の表示装置。
8. 前記配線は、屈曲部と、接続部と、を備え、
   前記接続部は、前記端子に重畳し、前記端子と電気的に接続されている、請求項２に記載の表示装置。
9. 前記配線は、前記第１金属層と一体的に形成された第１導電層と、前記第１導電層まで貫通した溝を有する層間絶縁膜と、前記第２金属層と一体的に形成され前記溝において前記第１導電層に接する第２導電層と、を備える、請求項８に記載の表示装置。
10. 前記溝は、前記配線の全体に亘って延出している、請求項９に記載の表示装置。
11. 前記第２導電層の直上において、前記第１有機絶縁膜は前記第２導電層に接し、前記無機絶縁膜は前記第１有機絶縁膜に接している、請求項１０に記載の表示装置。
12. 前記端子は、
    前記接続部の前記第２導電層まで貫通した第４貫通孔を有する前記第１有機絶縁膜と、
    前記第３金属層と同一材料によって形成され、前記第４貫通孔において前記第２導電層に接する第３導電層と、
    前記第１透明導電層と同一材料によって形成され、前記第３導電層に接する第４導電層と、
    前記第１有機絶縁膜に接し、前記第４導電層まで貫通した第５貫通孔を有する前記無機絶縁膜と、
    前記第２透明導電層と同一材料によって形成され、前記第５貫通孔において前記第４導電層に接する第５導電層と、
    を備える、請求項９に記載の表示装置。
13. 前記第１基板は、前記第１領域において、走査線と、ドレイン電極を有するスイッチング素子と、前記ドレイン電極に接する第１接続電極と、前記第１接続電極に接する第２接続電極と、前記第２接続電極に接する画素電極と、を備え、
    前記第１金属層は、前記走査線と同一材料によって形成され、
    前記第２金属層は、前記ドレイン電極と同一材料によって形成され、
    前記第３金属層は、前記第１接続電極と同一材料によって形成され、
    前記第１透明導電層は、前記第２接続電極と同一材料によって形成され、
    前記第２透明導電層は、前記画素電極と同一材料によって形成されている、請求項２に記載の表示装置。
14. 前記第１有機絶縁膜は、前記ドレイン電極まで貫通した第６貫通孔を有し、
    前記第１接続電極は、前記第６貫通孔において前記ドレイン電極に接し、
    前記第２有機絶縁膜は、前記第１接続電極まで貫通した第７貫通孔を有し、
    前記第２接続電極は、前記第７貫通孔において前記第１接続電極に接し、
    前記第７貫通孔は、前記第２貫通孔と同等の大きさを有している、請求項１３に記載の表示装置。
15. 前記無機絶縁膜は、前記第２接続電極まで貫通した第８貫通孔を有し、
    前記画素電極は、前記第８貫通孔において前記第２接続電極に接し、
    前記第８貫通孔は、前記第３貫通孔より小さい、請求項１４に記載の表示装置。

Images