JP6815781B2 - 電子機器 - Google Patents

Description

本発明の実施形態は、電子機器に関する。

近年、表示装置を狭額縁化するための技術が種々検討されている。一例では、樹脂製の第１基板の内面と外面とを貫通する孔の内部に孔内接続部を有する配線部と、樹脂製の第２基板の内面に設けられた配線部とが基板間接続部によって電気的に接続される技術が開示されている。

特開２００２−４０４６５号公報

本実施形態の目的は、狭額縁化及び信頼性の向上が可能な電子機器を提供することにある。

一実施形態によれば、
第１ガラス基板と、第１導電層と、前記第１導電層に接触している第２導電層とを備えた第１基板と、前記第１導電層と対向し且つ前記第１導電層から離間した第２ガラス基板と、第３導電層と、を備え、前記第２ガラス基板を貫通する第１貫通孔を有する第２基板と、前記第１貫通孔を通って、前記第２導電層と前記第３導電層とを電気的に接続し、且つ前記第２導電層に直接接触する接続部材と、を備えた電子機器が提供される。

図１は、本実施形態の表示装置の構成例を示す平面図である。 図２は、図１に示した表示パネルの基本構成及び等価回路を示す図である。 図３は、図１に示した表示パネルの一部の構造を示す図である。 図４は、センサＳＳの一構成例を示す平面図である。 図５は、図１に示したＡ−Ｂ線に沿って切断した表示装置の一部の構造を示す断面図である。 図６は、本実施形態の第１基板と第２基板との接続構造の構成例を示す拡大断面図である。 図７Ａは、本実施形態の表示装置の製造方法の一例を説明するための図である。 図７Ｂは、本実施形態の表示装置の製造方法の一例を説明するための図である。 図７Ｃは、本実施形態の表示装置の製造方法の一例を説明するための図である。 図７Ｄは、本実施形態の表示装置の製造方法の一例を説明するための図である。 図７Ｅは、本実施形態の表示装置の製造方法の一例を説明するための図である。 図７Ｆは、本実施形態の表示装置の製造方法の一例を説明するための図である。 図７Ｇは、本実施形態の表示装置の製造方法の一例を説明するための図である。 図７Ｈは、本実施形態の表示装置の製造方法の一例を説明するための図である。 図８Ａは、本実施形態の表示装置の製造方法の一例を説明するための図である。 図８Ｂは、本実施形態の表示装置の製造方法の一例を説明するための図である。 図８Ｃは、本実施形態の表示装置の製造方法の一例を説明するための図である。 図９Ａは、本実施形態の表示装置の製造方法の一例を説明するための図である。 図９Ｂは、本実施形態の表示装置の製造方法の一例を説明するための図である。 図１０は、本実施形態の表示装置の他の構成例を示す断面図である。 図１１は、本実施形態の表示装置の他の構成例を示す拡大断面図である。 図１２は、本実施形態の表示装置の他の構成例を示す断面図である。 図１３は、本実施形態の表示装置の他の構成例を示す断面図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

本実施形態においては、電子機器の一例として表示装置を開示する。この表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、ノートブックタイプのパーソナルコンピュータ、ゲーム機器等の種々の装置に用いることができる。本実施形態にて開示する主要な構成は、液晶表示装置、有機エレクトロルミネッセンス表示装置等の自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などに適用可能である。

図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。ここでは、表示装置ＤＳＰの一例として、センサＳＳを搭載した液晶表示装置について説明する。第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していても良い。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。ここでは、第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面における表示装置ＤＳＰの平面図を示している。以下の説明において、第３方向ＺからＸ−Ｙ平面を見ることを平面視という。

表示装置ＤＳＰは、表示パネルＰＮＬ、ＩＣチップＩ１、配線基板ＳＵＢ３などを備えている。表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シールＳＥと、表示機能層（後述する液晶層ＬＣ）と、を備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。シールＳＥは、図１において右上がりの斜線で示した部分に相当し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着している。以下の説明で、Ｘ−Ｙ平面に対して垂直な方向、例えば、第３方向Ｚにおいて、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を上方（あるいは、単に上）と称し、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を下方（あるいは、単に下）と称する。表示パネルＰＮＬは、例えば、第１基板ＳＵＢ１の下方からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の上方からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであっても良い。

表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示領域ＤＡは、例えば、第１領域に相当し、シールＳＥによって囲まれた内側に位置している。非表示領域ＮＤＡは、例えば、表示領域（第１領域）ＤＡと隣り合う第２領域に相当する。シールＳＥは、非表示領域ＮＤＡに位置している。

ＩＣチップＩ１は、配線基板ＳＵＢ３に実装されている。なお、図示した例に限らず、ＩＣチップＩ１は、第２基板ＳＵＢ２よりも外側に延出した第１基板ＳＵＢ１に実装されていても良いし、配線基板ＳＵＢ３に接続される外部回路基板に実装されていても良い。ＩＣチップＩ１は、例えば、画像を表示するのに必要な信号を出力するディスプレイドライバＤＤを内蔵している。ここでのディスプレイドライバＤＤは、後述する信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤの少なくとも一部を含むものである。また、図示した例では、ＩＣチップＩ１は、タッチパネルコントローラなどとして機能する検出回路ＲＣを内蔵している。なお、検出回路ＲＣは、ＩＣチップＩ１とは異なる他のＩＣチップに内蔵されていても良い。

センサＳＳは、表示装置ＤＳＰへの被検出物の接触あるいは接近を検出するためのセンシングを行うものである。センサＳＳは、複数の検出電極Ｒｘ（Ｒｘ１、Ｒｘ２、Ｒｘ３、Ｒｘ４…）を備えている。複数の検出電極Ｒｘは、それぞれ、第２基板ＳＵＢ２に設けられている。これらの検出電極Ｒｘは、それぞれ、第１方向Ｘに延出し、第２方向Ｙに間隔をおいて並んでいる。

複数の検出電極Ｒｘ（Ｒｘ１、Ｒｘ２、Ｒｘ３、Ｒｘ４…）は、それぞれ、検出部ＲＳ（ＲＳ１、ＲＳ２、ＲＳ３、ＲＳ４…）と、端子部ＲＴ（ＲＴ１、ＲＴ２、ＲＴ３、ＲＴ４…）と、接続部ＣＮ（ＣＮ１、ＣＮ２、ＣＮ３、ＣＮ４…）と、を備えている。

検出部ＲＳは、それぞれ、表示領域ＤＡに位置し、第１方向Ｘに延出している。検出電極Ｒｘにおいては、主として検出部ＲＳがセンシングに利用される。図示した例では、検出部ＲＳは、それぞれ、帯上に示されているが、より具体的には、微細な金属細線の集合体によって形成されている。なお、図示した例では、検出電極Ｒｘは、それぞれ、２本の検出部ＲＳを備えているが、３本以上の検出部ＲＳを備えていても良いし、１本の検出部ＲＳを備えていても良い。以下で、これらの検出電極Ｒｘを第３導電層と称する場合もある。

複数の端子部ＲＴは、それぞれ、検出部ＲＳに繋がっている。図示した例では、奇数番目の検出電極Ｒｘ１、Ｒｘ３…の各々の端子部ＲＴ１、ＲＴ３…は、非表示領域ＮＤＡの一端側部（第１側部）に位置している。また、偶数番目の検出電極Ｒｘ２、Ｒｘ４…の各々の端子部ＲＴ２、ＲＴ４…は、いずれも非表示領域ＮＤＡの他端側部（第２側部）に位置している。第１方向Ｘにおいて、奇数番号の検出電極Ｒｘ１、Ｒｘ３…の端子部ＲＴ１、ＲＴ３…等が設けられている方向を左（左側）と称し、左の反対方向（偶数番号の検出電極Ｒｘ２、Ｒｘ２…の端子部ＲＴ２、ＲＴ４…等が設けられている方向）を右（右側）と称する。図１において、第１側部は、表示領域ＤＡよりも左側の領域に相当し、第２側部は、表示領域ＤＡよりも右側の領域に相当する。端子部ＲＴの一部は、平面視でシールＳＥと重なる位置に形成されている。

一方で、第１基板ＳＵＢ１は、複数のパッドＰ（Ｐ１、Ｐ２、Ｐ３、Ｐ４…）及び複数の配線Ｗ（Ｗ１、Ｗ２、Ｗ３、Ｗ４…）を備えている。図示した例では、奇数番目のパッドＰ１、Ｐ３…及び配線Ｗ１、Ｗ３…は、いずれも非表示領域ＮＤＡの第１側部に位置している。また、偶数番目のパッドＰ２、Ｐ４…及び配線Ｗ２、Ｗ４…は、いずれも非表示領域ＮＤＡの第２側部に位置している。パッドＰ及び配線Ｗは、それぞれ、平面視でシールＳＥと重なっている。パッドＰは、それぞれ、平面視で、対応する端子部ＲＴと重なる位置に形成されている。図示した例では、パッドＰは、それぞれ、平面視した場合に台形状に形成されている。なお、パッドＰは、それぞれ、平面視した場合に台形状以外の形状、例えば、多角形状、円形状、及び、楕円形状等に形成されていてもよい。配線Ｗは、それぞれ、パッドＰに接続され、第２方向に沿って延出し、配線基板ＳＵＢ３を介してＩＣチップＩ１の検出回路ＲＣと電気的に接続されている。以下で、これらのパッドＰを第１導電層と称する場合もある。

図示したように、パッドＰ３がパッドＰ１よりも配線基板ＳＵＢ３に近い位置に配置されたレイアウトでは、配線Ｗ１は、パッドＰ３の内側（つまり、表示領域ＤＡが設けられた方向）を迂回し、パッドＰ３と配線基板ＳＵＢ３との間で、配線Ｗ３の内側で配線Ｗ３に並んで配置されている。同様に、配線Ｗ２は、パッドＰ４の内側を迂回し、パッドＰ４と配線基板ＳＵＢ３との間で、配線Ｗ４の内側で配線Ｗ４に並んで配置されている。

複数の接続用孔Ｖ（Ｖ１、Ｖ２、Ｖ３、Ｖ４…）は、それぞれ、端子部ＲＴ（ＲＴ１、ＲＴ２、ＲＴ３、ＲＴ４…）とパッドＰ（Ｐ１、Ｐ２、Ｐ３、Ｐ４…）とが対向する位置に形成されている。また、複数の接続用孔Ｖは、それぞれ、端子部ＲＴを含む第２基板ＳＵＢ２及びシールＳＥを貫通するとともに、パッドＰまで貫通するように形成され得る。図示した例では、複数の接続用孔Ｖは、それぞれ、平面視で円形であるが、その形状は図示した例に限らず、楕円形などの他の形状であっても良い。複数の接続用孔Ｖには、接続部材Ｃ（Ｃ１、Ｃ２、Ｃ３、Ｃ４…）がそれぞれ設けられている。接続部材Ｃは、それぞれ、端子部ＲＴとパッドＰとを電気的に接続している。つまり、第２基板ＳＵＢ２に設けられた複数の検出電極Ｒｘは、それぞれ、接続部材Ｃを介して、第１基板ＳＵＢ１のパッドＰに接続された配線基板ＳＵＢ３の検出回路ＲＣと電気的に接続している。検出回路ＲＣは、複数の検出電極Ｒｘの各々から出力されたセンサ信号を読み取り、被検出物の接触あるいは接近の有無や、被検出物の位置座標などを検出する。
以上で説明したような表示装置ＤＳＰのレイアウトによれば、非表示領域ＮＤＡにおける第１側部の幅と第２側部の幅とを均一化することができ、狭額縁化に好適である。

図２は、図１に示した表示パネルＰＮＬの基本構成及び等価回路を示す図である。
表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。ここで、画素とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線と信号線とが交差する位置に配置されたスイッチング素子を含む領域に存在する。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１〜Ｇｎ）、複数本の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並んでいる。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。走査線Ｇ、信号線Ｓ、及び、共通電極ＣＥは、それぞれ非表示領域ＮＤＡに引き出されている。非表示領域ＮＤＡにおいて、走査線Ｇは走査線駆動回路ＧＤに接続され、信号線Ｓは信号線駆動回路ＳＤに接続され、共通電極ＣＥは共通電極駆動回路ＣＤに接続されている。信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤは、第１基板ＳＵＢ１上に形成されても良いし、これらの一部或いは全部が図１に示したＩＣチップＩ１に内蔵されていても良い。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。より具体的には、スイッチング素子ＳＷは、ゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤを備えている。ゲート電極ＷＧは、走査線Ｇと電気的に接続されている。図示した例では、信号線Ｓと電気的に接続された電極をソース電極ＷＳと称し、画素電極ＰＥと電気的に接続された電極をドレイン電極ＷＤと称する。
走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。

図３は、図１に示した表示パネルＰＮＬの一部の構造を示す断面図である。ここでは、表示装置ＤＳＰを第１方向Ｘに沿って切断した断面図を示す。
図示した表示パネルＰＮＬは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有している。なお、表示パネルＰＮＬは、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１及び第２基板ＳＵＢ２のいずれか一方に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥのいずれか一方が備えられ、第２基板ＳＵＢ２に画素電極ＰＥ及び共通電極ＣＥのいずれか他方が備えられた構成が適用可能である。なお、ここでの基板主面とは、Ｘ−Ｙ平面と平行な面である。

第１基板ＳＵＢ１は、第１ガラス基板１０、信号線Ｓ、共通電極ＣＥ、金属層Ｍ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。なお、ここでは、スイッチング素子や走査線、これらの間に介在する各種絶縁膜等の図示を省略している。
第１絶縁膜１１は、第１ガラス基板１０の上に位置している。図示しない走査線やスイッチング素子の半導体層は、第１ガラス基板１０と第１絶縁膜１１の間に位置している。信号線Ｓは、第１絶縁膜１１の上に位置している。第２絶縁膜１２は、信号線Ｓ、及び、第１絶縁膜１１の上に位置している。共通電極ＣＥは、第２絶縁膜１２の上に位置している。金属層Ｍは、信号線Ｓの直上において共通電極ＣＥに接触している。図示した例では、金属層Ｍは、共通電極ＣＥの上に位置しているが、共通電極ＣＥと第２絶縁膜１２との間に位置していても良い。第３絶縁膜１３は、共通電極ＣＥ、及び、金属層Ｍの上に位置している。画素電極ＰＥは、第３絶縁膜１３の上に位置している。画素電極ＰＥは、第３絶縁膜１３を介して共通電極ＣＥと対向している。また、画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。
走査線、信号線Ｓ、及び、金属層Ｍは、モリブデン、タングステン、チタン、アルミニウムなどの金属材料によって形成され、単層構造であっても良いし、多層構造であっても良い。共通電極ＣＥ及び画素電極ＰＥは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第１絶縁膜１１及び第３絶縁膜１３は無機絶縁膜であり、第２絶縁膜１２は有機絶縁膜である。

なお、第１基板ＳＵＢ１の構成は、図示した例に限らず、画素電極ＰＥが第２絶縁膜１２と第３絶縁膜１３との間に位置し、共通電極ＣＥが第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。このような場合、画素電極ＰＥはスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向するスリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が櫛歯状に形成され、互いに噛み合うように配置されていても良い。

第２基板ＳＵＢ２は、第２ガラス基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
遮光層ＢＭ及びカラーフィルタＣＦは、第２ガラス基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、各画素を区画し、信号線Ｓの直上に位置している。カラーフィルタＣＦは、画素電極ＰＥと対向し、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。

なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されても良い。カラーフィルタＣＦは、４色以上のカラーフィルタを含んでいても良い。白色を表示する画素には、白色のカラーフィルタが配置されても良いし、無着色の樹脂材料が配置されても良いし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置しても良い。

検出電極Ｒｘは、第２ガラス基板２０の主面２０Ｂに位置している。検出電極Ｒｘは、金属を含む導電層、ＩＴＯやＩＺＯ等の透明な導電材料によって形成されていても良いし、金属を含む導電層の上に透明導電層が積層されていても良いし、導電性の有機材料や、微細な導電性物質の分散体などによって形成されていても良い。

第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１ガラス基板１０と照明装置ＢＬとの間に位置している。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、検出電極Ｒｘの上に位置している。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、必要に応じて位相差板を含んでいても良い。

次に、本実施形態の表示装置ＤＳＰに搭載されるセンサＳＳの一構成例について説明する。以下に説明するセンサＳＳは、例えば相互容量方式の静電容量型であり、誘電体を介して対向する一対の電極間の静電容量の変化に基づいて、被検出物の接触あるいは接近を検出するものである。
図４は、センサＳＳの一構成例を示す平面図である。
図示した構成例では、センサＳＳは、センサ駆動電極Ｔｘ、及び、検出電極Ｒｘを備えている。図示した例では、センサ駆動電極Ｔｘは、右下がりの斜線で示した部分に相当し、第１基板ＳＵＢ１に設けられている。また、検出電極Ｒｘは、右上がりの斜線で示した部分に相当し、第２基板ＳＵＢ２に設けられている。センサ駆動電極Ｔｘ及び検出電極Ｒｘは、Ｘ−Ｙ平面において、互いに交差している。検出電極Ｒｘは、第３方向Ｚにおいて、センサ駆動電極Ｔｘと対向している。

センサ駆動電極Ｔｘ及び検出電極Ｒｘは、表示領域ＤＡに位置し、それらの一部が非表示領域ＮＤＡに延在している。図示した例では、センサ駆動電極Ｔｘは、それぞれ第２方向Ｙに延出した帯状の形状を有し、第１方向Ｘに間隔を置いて並んでいる。検出電極Ｒｘは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。検出電極Ｒｘは、図１を参照して説明したように、第１基板ＳＵＢ１に設けられたパッドに接続され、配線を介して検出回路ＲＣと電気的に接続されている。センサ駆動電極Ｔｘの各々は、配線ＷＲを介して共通電極駆動回路ＣＤと電気的に接続されている。なお、センサ駆動電極Ｔｘ及び検出電極Ｒｘの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。

センサ駆動電極Ｔｘは、上記の共通電極ＣＥを含み、画素電極ＰＥとの間で電界を発生させる機能を有するとともに、検出電極Ｒｘとの間で容量を発生させることで被検出物の位置を検出するための機能を有している。
共通電極駆動回路ＣＤは、表示領域ＤＡに画像を表示する表示駆動時に、共通電極ＣＥを含むセンサ駆動電極Ｔｘに対してコモン駆動信号を供給する。また、共通電極駆動回路ＣＤは、センシングを行うセンシング駆動時に、センサ駆動電極Ｔｘに対してセンサ駆動信号を供給する。検出電極Ｒｘは、センサ駆動電極Ｔｘへのセンサ駆動信号の供給に伴って、センシングに必要なセンサ信号（つまり、センサ駆動電極Ｔｘと検出電極Ｒｘとの間の電極間容量の変化に基づいた信号）を出力する。検出電極Ｒｘから出力された検出信号は、図１に示した検出回路ＲＣに入力される。

なお、上記した構成例におけるセンサＳＳは、一対の電極間の静電容量（上記の例ではセンサ駆動電極Ｔｘと検出電極Ｒｘとの間の静電容量）の変化に基づいて被検出物を検出する相互容量方式に限らず、検出電極Ｒｘの静電容量の変化に基づいて被検出物を検出する自己容量方式であっても良い。

図５は、図１に示したＡ−Ｂ線に沿って切断した表示装置ＤＳＰの一部の構造を示す断面図である。図５では、説明の便宜上、図３に示した構造を簡略化した構成例を示している。以下で、説明の便宜上、表示装置ＤＳＰに形成された複数の接続用孔Ｖから接続用孔Ｖ１について説明する。
図５において、表示装置ＤＳＰは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シールＳＥと、液晶層ＬＣと、接続部材Ｃ１と、配線基板ＳＵＢ３とを備えている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、第３方向Ｚに対向している。

第１基板ＳＵＢ１は、第１ガラス基板１０と、パッドＰ１（以下、第１導電層Ｌ１として説明する）と、第１導電層Ｌ１に接触している第２導電層Ｌ２と、第２絶縁膜１２とを備えている。第１ガラス基板１０は、第２基板ＳＵＢ２と対向する主面１０Ａと、主面１０Ａに対して反対側の主面１０Ｂとを有している。図示した例では、第１導電層Ｌ１は、主面１０Ａの上に位置している。つまり、第１導電層Ｌ１は、第１ガラス基板１０の第２基板ＳＵＢ２に対向する側に位置している。第２導電層Ｌ２は、第１導電層Ｌ１の上に位置している。図示した例では、第２導電層Ｌ２の厚さＴ２は、第１導電層Ｌ１の厚さＴ１よりも厚い。例えば、第１導電層Ｌ１の厚さＴ１、及び、第２導電層Ｌ２の厚さＴ２は、数マイクロメートルのオーダーであるが、厚さＴ２は、厚さＴ１の３倍〜４倍である。図示した例では、第２絶縁膜１２は、第１導電層Ｌ１と同様に第１ガラス基板１０の主面１０Ａ上に位置し、且つ、第１導電層Ｌ１から第１方向Ｘに離間しており、第１導電層Ｌ１の上に重なっていない。なお、第２導電層Ｌ２は、第１導電層Ｌ１の上に位置しているとしたが、全てが第１導電層Ｌ１の上に位置していてもよいし、一部が第１導電層Ｌ１の上に位置していてもよい。また、図示しないが、第１ガラス基板１０と第１導電層Ｌ１との間には、各種絶縁膜や各種導電膜が配置されていても良い。第１導電層Ｌ１と第２導電層Ｌ２との間にも、各種絶縁膜や各種導電層が配置されていても良い。また、第２導電層Ｌ２の上にも、各種絶縁膜や各種導電層が配置されていてもよい。さらに、第１ガラス基板１０の主面１０Ａと第２絶縁膜１２との間にも、図３に示した第１絶縁膜１１や、各種絶縁膜や各種導電層が配置されていてもよい。また、第２絶縁膜１２は、第１導電層Ｌ１から離間しているとしたが、第１方向Ｘにおいて、第１導電層Ｌ１の方向に第１ガラス基板１０の主面１０Ａの端部まで延長し、一部が主面１０Ａ及び第１導電層Ｌ１の上に位置していてもよい。例えば、第２絶縁膜１２は、第１ガラス基板１０の上に位置し、一部が第１導電層Ｌ１及び第２導電層Ｌ２を覆っていてもよい。

第２基板ＳＵＢ２は、第２ガラス基板２０と、遮光層ＢＭ及びオーバーコート層ＯＣと、検出電極Ｒｘ１（以下、第３導電層Ｌ３として説明する）と、保護部材ＰＦ１と、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２とを備えている。第２ガラス基板２０は、第１基板ＳＵＢ１と対向する主面２０Ａと、主面２０Ａとは反対側の主面２０Ｂとを有している。遮光層ＢＭは、第２ガラス基板２０の主面２０Ａの下に位置している。オーバーコート層ＯＣは、遮光層ＢＭの下に位置している。第２ガラス基板２０は、その主面２０Ａが遮光層ＢＭ及びオーバーコート層ＯＣを介して第２導電層Ｌ２と対向し、且つ、第２導電層Ｌ２から離間している。図示した例では、第３導電層Ｌ３は、主面２０Ｂの上に位置している。保護部材ＰＦ１は、第３導電層Ｌ３の上に位置している。例えば、保護部材ＰＦ１は、アクリル系樹脂などの有機絶縁材料によって形成されている。図示した例では、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、保護部材ＰＦ１の上に位置している。なお、図示しないが、第２ガラス基板２０と第３導電層Ｌ３との間には、各種絶縁膜や各種導電膜が配置されていても良い。また、第３導電層Ｌ３と保護部材ＰＦ１との間にも、各種絶縁膜や各種導電膜が配置されていても良い。さらに、保護部材ＰＦ１と第２光学素子ＯＤ２との間にも、各種絶縁膜や各種導電膜が配置されていても良い。また、第２ガラス基板２０は、主面２０Ａが第２導電層Ｌ２から離間しているとしたが、主面２０Ａが第２導電層Ｌ２に接触していていもよい。

第１ガラス基板１０及び第２ガラス基板２０は、例えば無アルカリガラスによって形成されている。第１導電層Ｌ１及び第３導電層Ｌ３は、例えば、モリブデン、タングステン、チタン、アルミニウム、銀、銅、クロムなどの金属材料や、これらの金属材料を組み合わせた合金や、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明な導電材料などによって形成され、単層構造であっても良いし、多層構造であっても良い。第２導電層Ｌ２は、導電性の金属材料によって形成されている。一例として、第２導電層Ｌ２は、銀、又は銀を含む合金のペースト状の導電材料で形成されている。なお、第２導電層Ｌ２は、後述する接続部材Ｃ１と同様の材料であってもよい。保護部材ＰＦ１は、例えば、アクリル系樹脂などの有機絶縁材料によって形成されている。

シールＳＥは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に位置している。図示した例では、シールＳＥは、オーバーコート層ＯＣと第１ガラス基板１０の主面１０Ａとの間に位置し、一部が第１導電層Ｌ１及び第２導電層Ｌ２を覆っている。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間の間隙に位置している。なお、図示しないが、第２絶縁膜１２の上方に、図３に示した金属層Ｍ、第３絶縁膜１３、及び第１配向膜ＡＬ１が位置していてもよい。また、オーバーコート層ＯＣとシールＳＥとの間には、図３に示した第２配向膜ＡＬ２が介在していてもよい。以下で、第１ガラス基板１０と、第２ガラス基板２０との間に介在する遮光層ＢＭ、オーバーコート層ＯＣ、及び、シールＳＥを有機絶縁膜ＯＩと称する。図示した例では、有機絶縁膜ＯＩは、第１ガラス基板１０と第２ガラス基板２０との間に位置し、第１導電層Ｌ１及び第２導電層Ｌ２を覆っている。なお、有機絶縁膜ＯＩは、第２絶縁膜１２、カラーフィルタ、及び配向膜等を含んでいてもよい。

第２基板ＳＵＢ２において、第２ガラス基板２０は、主面２０Ａと主面２０Ｂとの間を貫通する貫通孔（第１貫通孔）ＶＡを有している。図示した例では、貫通孔ＶＡは、第３導電層Ｌ３も貫通している。一方、第１基板ＳＵＢ１においては、第１導電層Ｌ１は、第２ガラス基板２０の貫通孔ＶＡの位置と第３方向Ｚで対向する位置に貫通孔（第２貫通孔）ＶＢを有している。図示した例では、貫通孔ＶＢは、第３方向Ｚで貫通孔ＶＡと同一直線上に並んでいる。また、第１ガラス基板１０は、第１導電層Ｌ１の貫通孔ＶＢの位置と第３方向Ｚで対向する位置に凹部ＣＣを有している。凹部ＣＣは、主面１０Ａから主面１０Ｂに向かって形成されているが、図示した例では、主面１０Ｂまで貫通していない。一例では、凹部ＣＣの第３方向Ｚに沿った深さは、第１ガラス基板１０の第３方向Ｚに沿った厚さの約１／５〜約１／２程度である。なお、第１ガラス基板１０は、凹部ＣＣの代わりに、主面１０Ａと主面１０Ｂとの間を貫通する貫通孔を有していても良い。

有機絶縁膜ＯＩは、貫通孔ＶＡに繋がった貫通孔（第３貫通孔）ＶＣを有している。図示した例では、貫通孔ＶＣは、第３方向Ｚで貫通孔ＶＡ、ＶＢ、及び、凹部ＣＣと同一直線上に並んでいる。貫通孔ＶＣは、シールＳＥを貫通する第１部ＶＣ１と、遮光層ＢＭとオーバーコート層ＯＣとを貫通する第２部ＶＣ２とを有する。第２導電層Ｌ２は、貫通孔ＶＣ及び貫通孔ＶＢに繋がった貫通孔（第４貫通孔）ＶＤを有している。図示した例では、貫通孔ＶＤは、第３方向Ｚで貫通孔ＶＡ、ＶＢ、ＶＣ、及び、凹部ＣＣと同一直線上に並んでいる。図示した例では、貫通孔ＶＣ及びＶＤは、それぞれ、貫通孔ＶＡ及びＶＢと比較して、第１方向Ｘに拡張されている。なお、貫通孔ＶＣ及びＶＤは、それぞれ、第１方向Ｘのみならず、Ｘ−Ｙ平面内における全方位に亘って貫通孔ＶＡ及びＶＢよりも拡張されている。すなわち、貫通孔ＶＣ及びＶＤは、それぞれ、貫通孔ＶＡ及びＶＢよりも穴径が大きい。また、貫通孔ＶＢは、貫通孔ＶＤよりも穴径が小さい
貫通孔ＶＢ、貫通孔ＶＣ、貫通孔ＶＤ、及び、凹部ＣＣは、いずれも貫通孔ＶＡの直下に位置している。貫通孔ＶＡ、貫通孔ＶＢ、貫通孔ＶＣ、貫通孔ＶＤ、及び、凹部ＣＣは、第３方向Ｚに沿った同一直線上に位置しており、接続用孔Ｖ１を形成している。なお、貫通孔ＶＣ及びＶＤは、それぞれ、貫通孔ＶＡ及びＶＢと比較して、第１方向Ｘに拡張されていると説明したが、第１方向Ｘに拡張されていない構成であってもよい。

接続部材Ｃ１は、接続用孔Ｖ１の内側に設けられ、第１導電層Ｌ１、第２導電層Ｌ２、及び、第３導電層Ｌ３を電気的に接続している。接続部材Ｃ１は、銀などの金属材料によって形成され、その粒径が数ナノメートルから数十ナノメートルのオーダーの微粒子を含むものであることが望ましい。図示した例では、接続用孔Ｖ１において、接続部材Ｃ１の内側の中空部分には、接続部材Ｃ１を保護するために、充填部材ＦＩが充填されている。充填部材ＦＩの一部は、接続用孔Ｖ１の上側から溢れ出て、第２ガラス基板２０の主面２０Ｂ、第３導電層Ｌ３、及び、接続部材Ｃ１の上に位置している。充填部材ＦＩは、例えば、有機絶縁材料によって形成されている。なお、充填部材ＦＩが、接続用孔Ｖ１の上側に溢れていなくともよい。この場合、保護部材ＰＦ１が充填部材ＦＩの上に位置してもよい。また、接続部材Ｃ１の内側に中空部分が形成されていない場合には、充填部材ＦＩはなくともよい。

図６は、本実施形態の第１基板ＳＵＢ１と第２基板ＳＵＢ２との接続構造の構成例を示す拡大断面図である。図６を参照して、本実施形態における第１導電層Ｌ１、第２導電層Ｌ２、及び、第３導電層Ｌ３との接続構造について詳述する。
図６において、第３導電層Ｌ３の上側の表面を上面ＬＴ３と称し、第３導電層Ｌ３に形成された貫通孔の内周部の表面を内面ＬＳ３と称し、第２ガラス基板２０に形成された貫通孔の内周部の表面を内面２０Ｓと称する。貫通孔ＶＡの内面は、第３導電層Ｌ３の貫通孔の内面ＬＳ３と、第２ガラス基板２０の貫通孔の内面２０Ｓとから成る。第１導電層Ｌ１に形成された貫通孔ＶＢの内周部の表面を内面ＬＳ１と称する。有機絶縁膜ＯＩに形成された貫通孔ＶＣの内周部の表面を内面ＯＳと称する。第２導電層Ｌ２に形成された貫通孔ＶＤの内周部の表面を内面ＬＳ２と称する。貫通孔ＶＤにおいて、第２導電層の内面ＬＳ２が露出している。貫通孔ＶＤにおいて、Ｘ−Ｙ平面に拡張された範囲で露出している第１導電層Ｌ１の上側の表面を上面ＬＴ１と称する。第１基板ＳＵＢ１において、第２導電層Ｌ２が接触している第１導電層Ｌ１の上側の表面を上面ＬＴ２と称する。図示した例では、接続用孔Ｖ１の内面は、貫通孔ＶＡの内面ＬＳ３及び内面２０Ｓと、貫通孔ＶＢの内面ＬＳ１貫通孔ＶＣの内面ＯＳと、貫通孔ＶＤの内面ＬＳ２及び第１導電層の上面ＬＴ１と、を含む。

接続部材Ｃ１は、貫通孔ＶＡを通って第１導電層Ｌ１及び第２導電層Ｌ２と、第３導電層Ｌ３とを電気的に接続している。一例として、接続部材Ｃ１は、接続用孔Ｖ１（貫通孔ＶＡ、ＶＢ、ＶＣ、ＶＤ、及び、凹部ＣＣ）の内面において途切れることなく設けられ、第１導電層Ｌ１及び第２導電層Ｌ２と、第３導電層Ｌ３とを電気的に接続している。図示した例では、接続部材Ｃ１は、第２基板ＳＵＢ２において、第３導電層Ｌ３の上面ＬＴ３、貫通孔ＶＡにおける第３導電層Ｌ３の内面ＬＳ３、及び、貫通孔ＶＡにおける第２ガラス基板２０の内面２０Ｓにそれぞれ接触している。接続部材Ｃ１は、貫通孔ＶＣにおける有機絶縁膜ＯＩの内面ＯＳに接触している。さらに、接続部材Ｃ１は、第１基板ＳＵＢ１において、貫通孔ＶＤにおける第２導電層Ｌ２の内面ＬＳ２、貫通孔ＶＤにおける第１導電層の上面ＬＴ１、貫通孔ＶＢにおける第１導電層Ｌ１の内面ＬＳ１、及び、凹部ＣＣにもそれぞれ接触している。なお、接続部材Ｃ１は、接続用孔Ｖ１の内部を埋めるように充填されていてもよい。また、接続部材Ｃ１は、少なくとも第２導電層Ｌ２と、第３導電層Ｌ３とに接触していればよい。

接続部材Ｃ１は、貫通孔ＶＡにおける第３導電層Ｌ３の上面ＬＴ３及び内面ＬＳ３と、貫通孔ＶＤにおける第１導電層Ｌ１の上面ＬＴ１と、貫通孔ＶＢにおける第１導電層Ｌ１の内面ＬＳ１とに加えて、貫通孔ＶＤにおける第２導電層Ｌ２の内面ＬＳ２に接触している。そのため、接続部材Ｃ１は、第１導電層Ｌ１と第３導電層Ｌ３とを電気的に接続する経路に加えて、第１導電層Ｌ１の上面ＬＴ２に接触している第２導電層Ｌ２を介して、第１導電層Ｌ１と第３導電層Ｌ３と電気的に接続する経路とを形成する。つまり、接続部材Ｃ１は、第２導電層Ｌ２に接触することで、実質的に、第１導電層Ｌ１との接触面積を拡大することができ、第１導電層Ｌ１と第３導電層Ｌ３との接続不良を抑制できる。なお、接続部材Ｃ１は、第２導電層Ｌ２との接触面積に比例して、第１導電層Ｌ１との実質的な接触面積がより大きくなる。つまり、接続部材Ｃ１は、接続用孔Ｖ１における露出面積に比例して、第１導電層Ｌ１との実質的な接触面積が大きくなる。図示した例では、接続部材Ｃ１は、第３方向Ｚにおける第２導電層Ｌ２の厚さに比例して、第１導電層Ｌ１との実質的な接触面積が大きくなる。

これにより、第３導電層Ｌ３は、第１導電層Ｌ１及び第２導電層Ｌ２と接続部材Ｃ１を介して配線基板ＳＵＢ３と電気的に接続される。このため、第３導電層Ｌ３に対して信号を書き込んだり、第３導電層Ｌ３から出力された信号を読み取るための制御回路は、配線基板ＳＵＢ３を介して第３導電層Ｌ３と接続可能となる。そのため、第３導電層Ｌ３と制御回路とを接続するために、第２基板ＳＵＢ２に配線基板を実装する必要がなくなる。

以上では、表示装置ＤＳＰに形成された複数の接続用孔Ｖの内の接続用孔Ｖ１について説明したが、複数の接続用孔Ｖの内の他の接続用孔（Ｖ２、Ｖ３、Ｖ４…）にも同様の構成が適用できるため、その詳細な説明を割愛する。
上述したセンサＳＳを備える表示装置ＤＳＰによれば、第２基板ＳＵＢ２に設けられた検出電極Ｒｘは、接続用孔Ｖに設けられた接続部材Ｃにより、第１基板ＳＵＢ１に設けられたパッドＰと接続されている。このため、検出電極Ｒｘと検出回路ＲＣとを接続するための配線基板を第２基板ＳＵＢ２に実装する必要がなくなる。つまり、第１基板ＳＵＢ１に実装された配線基板ＳＵＢ３は、表示パネルＰＮＬに画像を表示するのに必要な信号を伝送するための伝送路を形成するとともに、検出電極Ｒｘと検出回路ＲＣとの間で信号を伝送するための伝送路を形成する。したがって、配線基板ＳＵＢ３の他に別個の配線基板を必要とする構成例と比較して、配線基板の個数を削減することができ、コストを削減することができる。また、第２基板ＳＵＢ２に配線基板を接続するためのスペースが不要となるため、表示パネルＰＮＬの非表示領域、特に、配線基板ＳＵＢ３が実装される端辺の幅を縮小することができる。これにより、狭額縁化及び低コスト化が可能となる。

本実施形態によれば、表示装置ＤＳＰは、第１基板ＳＵＢ１の上面に設けられたパッドＰ（例えば、パッドＰ１（第１導電層Ｌ１））と第２基板ＳＵＢ２との上面に設けられ検出電極Ｒｘ（例えば、検出電極Ｒｘ１（第３導電層Ｌ３））と、を電気的に接続するための接続部材Ｃが接続用孔Ｖ内に設けられている。第１基板ＳＵＢ１において、接続部材ＣとパッドＰとの実質的な接触面積を拡大するために、第２導電層（例えば、第２導電層Ｌ２）がパッドＰに上に位置し、且つ、パッドＰに接触している。第２導電層は、接続用孔Ｖ（例えば、接続用孔Ｖ１）の内面に露出している。そのため、接続部材Ｃは、接続用孔Ｖの内面において途切れることなく設けられることで、第２導電層Ｌ２を介してパッドＰと検出電極Ｒｘとを電気的に接続する。つまり、接続部材Ｃは、接続用孔Ｖにおいて、第２導電層に接触することで、第１導電層との実質的な接触面積を拡大できる。そのため、パッドＰと検出電極Ｒｘとの接続不良を抑制できる。その結果、狭額縁化及び信頼性の向上ができる表示装置ＤＳＰを提供することができる。

次に、上述した表示装置ＤＳＰの製造方法の一例について図７Ａ乃至図７Ｈ、図８Ａ乃至図８Ｃ、図９Ａ及び図９Ｂを参照しながら説明する。以下で、説明の便宜上、複数の接続用孔Ｖの内の接続用孔Ｖ１が形成される部分の表示パネルＰＮＬの断面図を一例として用いて表示装置ＤＳＰの製造方法を一例について説明する。
まず、図７Ａに示すように、第１ガラス基板１０の主面１０Ａ上に第１導電層Ｌ１や第２絶縁膜１２などを形成した第１基板ＳＵＢ１を用意する。次に、図７Ｂに示すように、図７Ａに示す第１ＳＵＢ１において、第１ガラス基板１０の第１方向Ｘの端部で第２絶縁膜１２の一部を除去して第１導電層Ｌ１を露出させる。続いて、図７Ｃに示すように、図７Ｂで露出させた第１導電層Ｌ１上にインクジェット等で第２導電層Ｌ２を形成する。次に、図７Ｃで第１導電層Ｌ１上に第２導電層Ｌ２を形成した後に、図７Ｄに示すように、第１ガラス基板１０の主面１０Ａ上で第１導電層Ｌ１及び第２導電層Ｌ２を覆い、且つ一部が第２絶縁膜１２の上に位置するように、インクジェット等でシールＳＥを形成する。

次に、図７Ｅに示すように、第２ガラス基板２０の主面２０Ａ上に遮光層ＢＭ及びオーバーコート層ＯＣなどを形成した第２基板ＳＵＢ２を用意する。この時点で、第２基板ＳＵＢ２の主面２０Ｂには、第３導電層Ｌ３は形成されていない。図７Ｄに示した第１基板ＳＵＢ１のシールＳＥの内側に液晶材料を滴下する。その後に、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を貼り合わせ、シールＳＥを硬化させて、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を接着する。その後、フッ化水素酸ＨＦ（ＨＦ）などのエッチング液により第１ガラス基板１０及び第２ガラス基板２０をそれぞれエッチングし、第１ガラス基板１０及び第２ガラス基板２０を薄板化する。その後、第２ガラス基板２０の主面２０Ｂに第２導電層Ｌ３を形成する。

なお、図７Ｄ及び図７Ｅに示した表示パネルＰＮＬの製造方法は一例であり、他の製造方法で製造されていてもよい。例えば、第１ガラス基板１０の主面１０Ａ上にシールＳＥを形成せずに、第２ガラス基板２０の主面２０ＡにシールＳＥを形成してもよい。また、図７Ｅでは、シールを硬化させて、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を貼り合わせる前に、第２基板ＳＵＢ２に第３導電層Ｌ３が予め形成されていてもよい。

次に、図７Ｆに示すように、図７Ｅに示した第２基板ＳＵＢ２の第３導電層Ｌ３上に保護部材ＰＦ１を形成する。図示した例では、保護部材ＰＦ１は、第１方向Ｘにおいて、第３導電層Ｌ３の端部で第１導電層Ｌ１及び第２導電層Ｌ２の上方に位置していない。そのため、第３導電層Ｌ３の端部は、露出している。
続いて、図７Ｇに示すように、第２基板ＳＵＢ２にレーザー光ＬＢを照射する。図示した例では、レーザー光ＬＢは、第３導電層Ｌ３の上方から照射される。レーザー光源としては、例えば、炭酸ガスレーザー装置などが適用可能であるが、ガラス材料及び有機系材料に穴あけ加工できるものであれば良く、エキシマレーザー装置なども適用可能である。

このようなレーザー光ＬＢが照射されることにより、図７Ｈに示すように、第２ガラス基板２０及び第３導電層Ｌ３を貫通する貫通孔ＶＡが形成される。また、図示した例では、レーザー光ＬＢが照射された際に、貫通孔ＶＡの直下に位置する遮光層ＢＭ及びオーバーコート層ＯＣを貫通する貫通孔ＶＣの第２部ＶＣ２、第２部ＶＣ２の直下に位置するシールＳＥを貫通する貫通孔ＶＣの第１部ＶＣ１、第１部ＶＣ１の直下に位置する第２導電層Ｌ２を貫通する貫通孔ＶＤ、及び、貫通孔ＶＤの直下に位置する第１導電層Ｌ１を貫通する貫通孔ＶＢが形成される。このとき、貫通孔ＶＢの直下に位置する第１ガラス基板１０の凹部ＣＣも同時に形成される。これにより、第１導電層Ｌ１及び第２導電層Ｌ２と、第３導電層Ｌ３と、を接続するための接続用孔Ｖ１が形成される。

続いて、図８Ａに示すように、第１導電層Ｌ１及び第２導電層Ｌ２と、第３導電層Ｌ３とを電気的に接続する接続部材Ｃ１を形成する。
より具体的には、まず、図８Ａに示すように、チャンバーＣＢ内に表示パネルＰＮＬを設置した後に、チャンバーＣＢ内の空気を排出し、真空中（大気圧より低い気圧の環境下）で貫通孔ＶＡに接続部材Ｃ１を注入する。このとき、接続部材Ｃ１が第２導電層Ｌ２又は第１導電層Ｌ１まで流れ込まずに、接続部材Ｃ１と第２導電層Ｌ２又は第１導電層Ｌ１との間に空間ＳＰが形成される場合がある。但し、空間ＳＰは、真空である。
その後、図８Ｂに示すように、チャンバーＣＢ内に空気、不活性ガス等の気体を導入することで真空度を低下させ、空間ＳＰと表示パネルＰＮＬの周囲との気圧差により、接続部材Ｃ１が貫通孔ＶＡから貫通孔ＶＣ、ＶＤ，ＶＢ、及び、凹部ＣＣに流れ込み、接続部材Ｃ１を第１導電層Ｌ２及び第１導電層Ｌ１に接触させる。
その後、図８Ｃに示すように、接続部材Ｃ１に含まれる溶剤を除去することにより、接続部材Ｃ１の体積が減少し、中空部分ＨＬが形成される。このように形成された接続部材Ｃ１は、貫通孔ＶＡにおいて第３導電層Ｌ３及び第２ガラス基板２０にそれぞれ接触し、貫通孔ＶＣにおいて遮光層ＢＭ、オーバーコート層ＯＣ、シールＳＥ、及び、第２絶縁膜１２にそれぞれ接触し、貫通孔ＶＤにおいて第２導電層Ｌ２に接触し、貫通孔ＶＢにおいて第１導電層Ｌ１に接触し、凹部ＣＣにおいて第１ガラス基板１０に接触している。

なお、図８Ａ乃至図８Ｃを参照して説明した接続部材Ｃ１の形成方法は一例にすぎず、これに限定されるものではない。例えば、大気圧下で貫通孔ＶＡに接続部材Ｃ１を注入した後に、接続部材Ｃ１に含まれる溶剤を除去する手法であっても、上記と同様の接続部材Ｃ１を形成することができる。

続いて、図９Ａに示すように、充填部材ＦＩを中空部分ＨＬに充填する。図示した例では、充填部材ＦＩは、接続部材Ｃの中空部分ＨＬに充填されるとともに、第２ガラス基板２０の主面２０Ｂ、第３導電層Ｌ３、及び、接続部材Ｃ１の上に位置している。
続いて、図９Ｂに示すように、第２光学素子ＯＤ２を保護部材ＰＦ１及び充填部材ＦＩに接着する。図示した例では、第２光学素子ＯＤ２は、接続用孔Ｖ１と重なる部分にも延在している。充填部材ＦＩが第３導電層Ｌ３及び接続部材Ｃ１の上に位置することによって、接続用孔Ｖ１に起因した段差が緩和されているため、第２光学素子ＯＤ２を接着した際、第２光学素子ＯＤ２の下地の段差による第２光学素子ＯＤ２の剥離を抑制することができる。なお、上記した表示装置ＤＳＰの製造方法において、一例として接続用孔Ｖ１が形成される部分のパネルＰＮＬの断面図をを用いて説明したが、接続用孔Ｖの他の接続用孔Ｖ２、Ｖ３…が形成される他の部分においても接続用孔Ｖ１が形成される部分と同様の製造方法が適用できる。
以上説明したように、本実施形態によれば、狭額縁化及び低コスト化が可能な表示装置及びその製造方法を提供することができる。

次に、本実施形態の他の構成例について図１０乃至図１３を参照しながらそれぞれ説明する。以下に説明する本実施形態の他の構成例において、前述した実施形態と同一の部分には、同一の参照符号を付しその詳細な説明を省略し、第１実施形態と異なる部分を中心に詳細に説明する。なお、他の実施形態においても、前述の実施形態と同様の効果を得ることができる。

図１０に示した構成例は、図５に示した構成例と比較して、第１導電層Ｌ１及び第２導電層Ｌ２を積層した厚さが、第３方向Ｚにおいて第２絶縁膜１２の厚さとほぼ同じである点で相違している。図示した例では、第２導電層Ｌ２は、第１導電層Ｌ１の上に位置している。第２導電層Ｌ２の厚さＴ２は、第１導電層Ｌ１の厚さＴ１よりも厚い。このような構成例においても、上記同様の効果が得られる。加えて、前述の実施形態よりも接続部材Ｃと第２導電層Ｌ２との接触面積を拡大できるため、信頼性を向上することができる。

図１１に示した構成例は、図６に示した構成例と比較して、第１導電層Ｌ１の上面ＬＴ１が、接続用孔Ｖ１において、露出していない点で相違している。第２導電層Ｌ２は、図６に示した第１導電層Ｌ１の上面ＬＴ１にも位置している。接続部材Ｃは、接続用孔Ｖ１において、第２導電層Ｌ２の内面ＬＳ３と、第１導電層Ｌ１の内面ＬＳ１とに接触している。このような構成例においても、上記同様の効果が得られる。加えて、貫通孔ＶＤにおいて、第１導電層Ｌ１の上面ＬＴ１が露出していなくとも、接続部材Ｃは、第２導電層Ｌ２を介して、第１導電層Ｌ１と第３導電層Ｌ３とを電気的に接続することができる。

図１２に示した構成例は、図５に示した構成例と比較して、接続用孔Ｖ１が、表示装置ＤＳＰにおいて、第２導電層Ｌ２を貫通していない点で相違している。例えば、第１導電層Ｌ１及び第２導電層Ｌ２を積層した厚さが、第３方向ＺにおいてシールＳＥの厚さとほぼ同じである。図示した例では、第２導電層Ｌ２は、第１導電層Ｌ１の上に位置している。第２導電層Ｌ２の厚さＴ２は、第１導電層Ｌ１の厚さＴ１よりも厚い。このような構成例においても、上記同様の効果が得られる。加えて、前述の実施形態よりも接続部材Ｃと第２導電層Ｌ２との接触面積を拡大できるため、信頼性を向上することができる。

図１３に示した構成例は、図５に示した構成例と比較して、接続部材Ｃが貫通孔ＶＡ、ＶＢ、ＶＣ、及び、凹部ＣＣのそれぞれの内面に設けられ、接続部材Ｃの中空部分に導電性の充填部材ＦＭが充填された点で相違している。充填部材ＦＭは、例えば銀等の導電性粒子を含むペーストを硬化させたものである。図示した例では、第２基板ＳＵＢ２は、保護部材ＰＦ２をさらに備えている。保護部材ＰＦ２は、主面２０Ｂ側で、一部が接続部材Ｃ１及び充填部材ＦＭの上に位置し、一部が第３導電層Ｌ３及び主面２０Ｂの上にも位置している。例えば、保護部材ＰＦ２は、保護部材ＰＦ１と同様に、アクリル系樹脂などの有機絶縁材料によって形成されている。なお、保護部材ＰＦ１及びＰＦ２は、一体に形成されていてもよい。このような構成例においても、上記同様の効果が得られる。加えて、接続部材Ｃが途切れたとしても、充填部材ＦＭが第１導電層Ｌ１及び第２導電層Ｌ２を電気的に接続させることができ、信頼性を向上することができる。また、接続部材Ｃに中空部分が形成されたことに起因する第３方向Ｚの段差を緩和することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本明細書にて開示した構成から得られる表示装置の一例を以下に付記する。
（１）第１ガラス基板と、第１導電層と、前記第１導電層に接触している第２導電層とを備えた第１基板と、
前記第１導電層と対向し且つ前記第１導電層から離間した第２ガラス基板と、第３導電層と、を備え、前記第２ガラス基板を貫通する第１貫通孔を有する第２基板と、
前記第１貫通孔を通って、前記第２導電層と前記第３導電層とを電気的に接続し、且つ前記第２導電層に直接接触する接続部材と、を備えた電子機器。
（２）前記第２導電層は、前記第２基板の前記第１貫通孔の位置と対向する位置に第２貫通孔を有し、
前記接続部材は、前記第１貫通孔及び第２貫通孔を通って、前記第１導電層と前記第３導電層とを電気的に接続する、（１）に記載の電子機器。
（３）前記接続部材は、前記第２貫通孔における前記第２導電層の内面に接触している、（２）に記載の電子機器。
（４）前記第１導電層は、前記第２貫通孔に繋がった第３貫通孔を有する、（２）又は（３）に記載の電子機器。
（５）前記接続部材は、前記第３貫通孔における前記第１導電層の内面に接触している、（４）に記載の電子機器。
（６）前記第１ガラス基板は、前記第３貫通孔に繋がった凹部を有する、（４）又は（５）に記載の電子機器。
（７）前記接続部材は、前記凹部に接触している、（６）に記載の電子機器。
（８）前記第１ガラス基板と前記第２ガラス基板との間に位置する有機絶縁膜を備え、
前記有機絶縁膜は、前記第１貫通孔及び前記第２貫通孔に繋がった第４貫通孔を有し、前記第２導電層を覆っている、（７）に記載の電子機器。
（９）前記有機絶縁膜は、前記第１基板に設けられた第１有機絶縁膜を備え、前記第４貫通孔は前記第１有機絶縁膜を貫通する第１部分を有する、（８）に記載の電子機器。
（１０）前記第１有機絶縁膜は、前記第１導電層及び前記第２導電層を覆っている、（９）に記載の電子機器。
（１１）前記第１有機絶縁膜は、前記第１基板と前記第２基板とを貼り合わせるシールである、（１０）に記載の電子機器。
（１２）前記第１導電層は、前記第１ガラス基板の上に位置し、
前記第２導電層は、前記第１導電層の上に位置し、前記第２基板の前記第３導電層の設けられた第１面と反対側の第２面に対向している、（１１）に記載の電子機器。
（１３）前記第１導電層は、前記第２貫通孔よりも径の小さい前記第３貫通孔を有し、前記第２貫通孔において上面が露出し、
前記接続部材は、前記第１導電層の上面に接触している、（１２）に記載の電子機器。
（１４）前記第２導電層は、前記第１貫通孔よりも径の大きい前記第２貫通孔を有する、（２）乃至（１１）のいずれか１項に記載の電子機器。
（１５）前記第２導電層の厚さは、前記第１導電層の厚さよりも厚い、（１）乃至（１４）のいずれか１項に記載の電子機器。
（１６）前記第２導電層は、銀、又は銀を含む合金を含む、（１）乃至（１５）のいずれか１項に記載の電子機器。

ＤＳＰ…表示装置 ＰＮＬ…表示パネル ＳＳ…センサ
ＳＵＢ１…第１基板 ＳＵＢ２…第２基板 ＳＵＢ３…配線基板
１０…第１ガラス基板 ２０…第２ガラス基板
Ｌ１…導電層 Ｌ２…導電層 Ｌ３…導電層 Ｃ…接続部材
ＶＡ…貫通孔 ＶＢ…貫通孔 ＶＣ…貫通孔 ＶＤ…貫通孔 ＣＣ…凹部
Ｖ…接続用孔
Ｒｘ…検出電極 ＲＳ…検出部 ＲＴ…端子部
Ｐ…パッド Ｗ…配線
ＯＩ…有機絶縁膜 ＳＥ…シール
ＤＡ…表示領域（第１領域） ＮＤＡ…非表示領域（第２領域）
ＲＣ…検出回路

Claims (15)

1. 第１ガラス基板と、第１導電層と、前記第１導電層に接触している第２導電層とを備えた第１基板と、
   前記第１導電層と対向し且つ前記第１導電層から離間した第２ガラス基板と、第３導電層と、を備え、前記第２ガラス基板を貫通する第１貫通孔を有する第２基板と、
   前記第１貫通孔を通って、前記第２導電層と前記第３導電層とを電気的に接続し、且つ前記第２導電層に直接接触する接続部材と、を備え、
   前記第２導電層は、前記第２基板の前記第１貫通孔の位置と対向する位置に第２貫通孔を有し、
   前記接続部材は、前記第１貫通孔及び第２貫通孔を通って、前記第１導電層と前記第３導電層とを電気的に接続する、電子機器。
2. 前記接続部材は、前記第２貫通孔における前記第２導電層の内面に接触している、請求項１に記載の電子機器。
3. 前記第１導電層は、前記第２貫通孔に繋がった第３貫通孔を有する、請求項１又は２に記載の電子機器。
4. 前記接続部材は、前記第３貫通孔における前記第１導電層の内面に接触している、請求項３に記載の電子機器。
5. 前記第１ガラス基板は、前記第３貫通孔に繋がった凹部を有する、請求項３又は４に記載の電子機器。
6. 前記接続部材は、前記凹部に接触している、請求項５に記載の電子機器。
7. 前記第１ガラス基板と前記第２ガラス基板との間に位置する有機絶縁膜を備え、
   前記有機絶縁膜は、前記第１貫通孔及び前記第２貫通孔に繋がった第４貫通孔を有し、前記第２導電層を覆っている、請求項６に記載の電子機器。
8. 前記有機絶縁膜は、前記第１基板に設けられた第１有機絶縁膜を備え、前記第４貫通孔は前記第１有機絶縁膜を貫通する第１部分を有する、請求項７に記載の電子機器。
9. 前記第１有機絶縁膜は、前記第１導電層及び前記第２導電層を覆っている、請求項８に記載の電子機器。
10. 前記第１有機絶縁膜は、前記第１基板と前記第２基板とを貼り合わせるシールである、請求項９に記載の電子機器。
11. 前記第１導電層は、前記第１ガラス基板の上に位置し、
    前記第２導電層は、前記第１導電層の上に位置し、前記第２基板の前記第３導電層の設けられた第１面と反対側の第２面に対向している、請求項１０に記載の電子機器。
12. 前記第１導電層は、前記第２貫通孔よりも径の小さい前記第３貫通孔を有し、前記第２貫通孔において上面が露出し、
    前記接続部材は、前記第１導電層の上面に接触している、請求項１１に記載の電子機器。
13. 前記第２導電層は、前記第１貫通孔よりも径の大きい前記第２貫通孔を有する、請求項１乃至１０のいずれか１項に記載の電子機器。
14. 前記第２導電層の厚さは、前記第１導電層の厚さよりも厚い、請求項１乃至１３のいずれか１項に記載の電子機器。
15. 前記第２導電層は、銀、又は銀を含む合金を含む、請求項１乃至１４のいずれか１項に記載の電子機器。

Images