JP2018017981A - 電子機器 - Google Patents

Abstract

【課題】製品歩留まりの高い電子機器を提供する。又は、製造歩留まりの高い電子機器を提供する。
【解決手段】電子機器は、第１ガラス基板１０と、第１導電層Ｌ１と、を有する第１基板ＳＵＢ１と、第２ガラス基板２０と、第２導電層Ｌ２と、を有する第２基板ＳＵＢ２と、シール材ＳＥと、第２ガラス基板２０、シール材ＳＥ及び第１導電層Ｌ１を貫通した接続用孔Ｖ１と、接続用孔Ｖ１を通って第１導電層Ｌ１と第２導電層Ｌ２とを電気的に接続した接続部材Ｃと、を備える。
【選択図】図１４

Description

本発明の実施形態は、電子機器に関する。

近年、表示装置を狭額縁化するための技術が種々検討されている。一例では、樹脂製の第１基板の内面と外面とを貫通する孔の内部に孔内接続部を有する配線部と、樹脂製の第２基板の内面に設けられた配線部とが基板間接続部によって電気的に接続される技術が開示されている。

特開２００２−４０４６５号公報

本実施形態は、製品歩留まりの高い電子機器を提供する。又は、製造歩留まりの高い電子機器を提供する。

一実施形態に係る電子機器は、
第１ガラス基板と、第１導電層と、を有する第１基板と、
前記第１ガラス基板及び前記第１導電層と対向した第２ガラス基板と、第２導電層と、を有する第２基板と、
前記第１基板と前記第２基板との間に位置し前記第１基板と前記第２基板とを貼り合せるシール材と、
前記第２ガラス基板、前記シール材及び前記第１導電層を貫通した接続用孔と、
前記接続用孔を通って前記第１導電層と前記第２導電層とを電気的に接続した接続部材と、を備える。

また、一実施形態に係る電子機器は、
第１ガラス基板と、第１導電層と、を有する第１基板と、
前記第１ガラス基板及び前記第１導電層と対向した第２ガラス基板と、複数の第２導電層と、を有する第２基板と、
前記第１基板と前記第２基板との間に位置し前記第１基板と前記第２基板とを貼り合せるシール材と、
前記第２ガラス基板及び前記シール材を貫通し複数の接続用孔と、
前記複数の接続用孔のうち少なくとも１個の接続用孔を通って前記第１導電層と前記第２導電層とを電気的に接続した接続部材と、を備え、
前記複数の接続用孔の位置は、前記複数の第２導電層が並ぶ方向に揃っていない。

また、一実施形態に係る電子機器は、
第１ガラス基板と、第１導電層と、を有する第１基板と、
前記第１ガラス基板及び前記第１導電層と対向した第２ガラス基板と、第２導電層と、を有する第２基板と、
前記第１基板と前記第２基板との間に位置し前記第１基板と前記第２基板とを貼り合せるシール材と、
前記第１導電層を貫通する第２貫通孔と、
前記第２貫通孔につなげられ前記シール材を貫通する第３貫通孔と、
前記第２貫通孔及び前記第３貫通孔と対向し前記第２ガラス基板の一側縁に形成された切り欠き部と、
前記第２貫通孔、前記第３貫通孔及び前記切り欠き部を通って前記第１導電層と前記第２導電層とを電気的に接続した接続部材と、を備える。

図１は、本実施形態の表示装置の構成例を示す断面図である。 図２は、本実施形態の表示装置の他の構成例を示す断面図である。 図３は、本実施形態の表示装置の他の構成例を示す断面図である。 図４は、本実施形態の表示装置の他の構成例を示す断面図である。 図５は、本実施形態の表示装置の他の構成例を示す断面図である。 図６は、本実施形態の表示装置の他の構成例を示す断面図である。 図７は、本実施形態の表示装置の他の構成例を示す断面図である。 図８は、本実施形態の表示装置の一構成例を示す平面図である。 図９は、図８に示した表示パネルの基本構成及び等価回路を示す図である。 図１０は、図８に示した表示パネルの一部の構造を示す断面図である。 図１１は、センサＳＳの一構成例を示す平面図である。 図１２は、本実施形態の表示装置の他の構成例を示す平面図である。 図１３は、図８及び図１２に示した検出電極の検出部の構成例を示す図である。 図１４は、図８に示した接続用孔を含む表示パネルを線ＸＩＶ−ＸＩＶで切断した断面図である。 図１５は、本実施形態の表示装置の製造方法を説明するための図である。 図１６は、本実施形態の表示装置の製造方法を説明するための図である。 図１７は、本実施形態の表示装置の製造方法を説明するための図である。 図１８Ａは、上記実施形態の変形例１に係る表示装置の一部の構成例を示す平面図である。 図１８Ｂは、上記実施形態の変形例１に係る表示装置の一部の他の構成例を示す平面図である。 図１９は、上記実施形態の変形例２に係る表示装置の一部の構成例を示す平面図である。 図２０は、上記実施形態の変形例３に係る表示装置の一部の構成例を示す平面図である。 図２１は、上記変形例３に係る表示装置の一部の構成例を示す断面図である。 図２２は、上記変形例３に係る表示装置の製造方法を説明するための図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

本実施形態においては、電子機器の一例として表示装置を開示する。この表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、ノートブックタイプのパーソナルコンピュータ、ゲーム機器等の種々の装置に用いることができる。本実施形態にて開示する主要な構成は、液晶表示装置、有機エレクトロルミネッセンス表示装置等の自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などに適用可能である。

図１は、本実施形態の表示装置ＤＳＰの構成例を示す断面図である。
図１に示すように、第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。ここでは、第２方向Ｙ及び第３方向Ｚによって規定されるＹ−Ｚ平面における表示装置ＤＳＰの一部の断面を示している。

表示装置ＤＳＰは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、接続部材Ｃと、配線基板ＳＵＢ３と、を備えている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、第３方向Ｚに対向している。以下の説明において、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を上方（あるいは、単に上）と称し、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を下方（あるいは、単に下）と称する。また、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かって見ることを平面視という。

第１基板ＳＵＢ１は、第１ガラス基板１０と、第１ガラス基板１０の第２基板ＳＵＢ２と対向する側に位置する第１導電層Ｌ１と、を備えている。第１ガラス基板１０は、第２基板ＳＵＢ２と対向する主面１０Ａと、主面１０Ａとは反対側の主面１０Ｂとを有している。図示した例では、第１導電層Ｌ１は、主面１０Ａに位置している。なお、図示しないが、第１ガラス基板１０と第１導電層Ｌ１との間や、第１導電層Ｌ１の上には、各種絶縁膜や各種導電膜が配置されていてもよい。

第２基板ＳＵＢ２は、第２ガラス基板２０と、第２導電層Ｌ２とを備えている。第２ガラス基板２０は、第１基板ＳＵＢ１と対向する主面２０Ａと、主面２０Ａとは反対側の主面２０Ｂとを有している。第２ガラス基板２０は、その主面２０Ａが第１導電層Ｌ１と対向し、且つ、第１導電層Ｌ１から第３方向Ｚに離れている。図示した例では、第２導電層Ｌ２は、主面２０Ｂに位置している。第１ガラス基板１０、第１導電層Ｌ１、第２ガラス基板２０、及び第２導電層Ｌ２は、この順に第３方向Ｚに並んでいる。第１導電層Ｌ１と第２ガラス基板２０との間には、有機絶縁膜ＯＩが位置している。

ここでの有機絶縁膜ＯＩは、少なくとも第１基板ＳＵＢ１及び第２基板ＳＵＢ２を接着するシール材が含まれる。なお、有機絶縁膜ＯＩには、例えば、シール材以外に、後述する遮光層、カラーフィルタ、オーバーコート層、配向膜などが含まれる。なお、図示しないが、第２ガラス基板２０と第２導電層Ｌ２との間や、第２導電層Ｌ２の上には、各種絶縁膜や各種導電膜が配置されていてもよい。第１基板ＳＵＢ１と第２基板ＳＵＢ２との間にも、各種絶縁膜や各種導電膜が配置されていてもよい。

第１ガラス基板１０及び第２ガラス基板２０は、例えば無アルカリガラスによって形成されている。第１導電層Ｌ１及び第２導電層Ｌ２は、例えば、モリブデン、タングステン、チタン、アルミニウム、銀、銅、クロムなどの金属材料や、これらの金属材料を組み合わせた合金や、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明な導電材料などによって形成され、単層構造であってもよいし、多層構造であってもよい。接続部材Ｃは、銀などの金属材料を含み、その粒径が数ナノメートルから数十ナノメートルのオーダーの微粒子を含むものであることが望ましい。

配線基板ＳＵＢ３は、第１基板ＳＵＢ１に実装され、第１導電層Ｌ１と電気的に接続されている。このような配線基板ＳＵＢ３は、例えば可撓性を有するフレキシブル基板である。なお、本実施形態で適用可能なフレキシブル基板とは、その少なくとも一部分に、屈曲可能な材料によって形成されたフレキシブル部を備えていればよい。例えば、本実施形態の配線基板ＳＵＢ３は、その全体がフレキシブル部として構成されたフレキシブル基板であってもよいし、ガラスエポキシなどの硬質材料によって形成されたリジッド部及びポリイミドなどの屈曲可能な材料によって形成されたフレキシブル部を備えたリジッドフレキシブル基板であってもよい。

ここで、本実施形態における第１導電層Ｌ１と第２導電層Ｌ２との接続構造について詳述する。第２基板ＳＵＢ２において、第２ガラス基板２０は、主面２０Ａと主面２０Ｂとの間を貫通する貫通孔（第１貫通孔）ＶＡを有している。図示した例では、貫通孔ＶＡは、第２導電層Ｌ２も貫通している。一方、第１基板ＳＵＢ１においては、第１導電層Ｌ１は、貫通孔ＶＡと第３方向Ｚで対向する貫通孔（第２貫通孔）ＶＢを有している。また、第１ガラス基板１０は、貫通孔ＶＢと第３方向Ｚで対向する凹部ＣＣを有している。

有機絶縁膜ＯＩは、貫通孔ＶＡ及びＶＢに繋がった貫通孔（第３貫通孔）ＶＣを有している。図示した例では、貫通孔ＶＣは、貫通孔ＶＡ及びＶＢと比較して、第２方向Ｙに拡張されている。なお、貫通孔ＶＣは、第２方向Ｙのみならず、Ｘ−Ｙ平面内における全方位に亘って貫通孔ＶＡ及びＶＢよりも拡張されている。凹部ＣＣ、貫通孔ＶＢ、貫通孔ＶＣ、及び貫通孔ＶＡは、この順に第３方向Ｚに並んでいる。

凹部ＣＣは、主面１０Ａから主面１０Ｂに向かって形成されているが、図示した例では、主面１０Ｂまで貫通していない。一例では、凹部ＣＣの第３方向Ｚに沿った深さは、第１ガラス基板１０の第３方向Ｚに沿った厚さの約１／５〜約１／２程度である。なお、第１ガラス基板１０は、凹部ＣＣの代わりに、主面１０Ａと主面１０Ｂとの間を貫通する貫通孔を有していてもよい。貫通孔ＶＢ及び凹部ＣＣは、いずれも貫通孔ＶＡ及びＶＣの直下に位置している。貫通孔ＶＡ、貫通孔ＶＣ、貫通孔ＶＢ、及び凹部ＣＣは、第３方向Ｚに沿った同一直線上に位置しており、接続用孔Ｖを形成している。

接続部材Ｃは、貫通孔ＶＡ，ＶＢ，及びＶＣを通って第１導電層Ｌ１と第２導電層Ｌ２とを電気的に接続している。図示した例では、接続部材Ｃは、第２基板ＳＵＢ２において、第２導電層Ｌ２の上面ＬＴ２、貫通孔ＶＡにおける第２導電層Ｌ２の内面ＬＳ２、及び貫通孔ＶＡにおける第２ガラス基板２０の内面２０Ｓにそれぞれ接触している。これらの内面ＬＳ２及び２０Ｓは、貫通孔ＶＡを出現させている。

また、接続部材Ｃは、第１基板ＳＵＢ１において、貫通孔ＶＢにおける第１導電層Ｌ１の内面ＬＳ１、第１導電層Ｌ１の上面ＬＴ１、及び凹部ＣＣにもそれぞれ接触している。内面ＬＳ１は、貫通孔ＶＢを出現させている。

接続部材Ｃは、貫通孔ＶＣにおける有機絶縁膜ＯＩの内面ＯＩＳに接触している。内面ＯＩＳは、貫通孔ＶＣを出現させている。なお、図示した例では、接続部材Ｃは、貫通孔ＶＡ，ＶＢ，ＶＣ、及び凹部ＣＣを埋めるように充填されているが、少なくともそれらの内面に設けられていればよい。このような接続部材Ｃは、第１導電層Ｌ１と第２導電層Ｌ２との間において途切れることなく連続的に形成されている。

これにより、第２導電層Ｌ２は、接続部材Ｃ及び第１導電層Ｌ１を介して配線基板ＳＵＢ３と電気的に接続される。このため、第２導電層Ｌ２に対して信号を書き込んだり、第２導電層Ｌ２から出力された信号を読み取ったりするための制御回路は、配線基板ＳＵＢ３を介して第２導電層Ｌ２と接続可能となる。つまり、配線基板ＳＵＢ３とは別の配線基板を第２基板ＳＵＢ２に実装する必要がなくなる。

本実施形態によれば、上記別の配線基板を実装するための端子部や、第２導電層Ｌ２と上記別の配線基板とを接続するための引き回し配線が不要となる。このため、第１方向Ｘ及び第２方向Ｙで規定されるＸ-Ｙ平面において、第２基板ＳＵＢ２の基板サイズを縮小することができるとともに、表示装置ＤＳＰの周縁部の額縁幅を縮小することができる。また、不要となる上記別の配線基板のコストを削減することができる。これにより、狭額縁化及び低コスト化が可能となる。

接続用孔Ｖは、有機絶縁膜ＯＩ（シール材）の一部を除去し、第１導電層Ｌ１を露出させている。接続部材Ｃに利用する導電材料を接続用孔Ｖに充填しても、上記導電材料は、有機絶縁膜ＯＩで堰き止められる。上記導電材料の粘度が低くとも、上記導電材料が第１基板ＳＵＢ１と第２基板ＳＵＢ２との間にてＸ-Ｙ平面に沿って不所望に広がる事態を回避することができる。これにより、例えば、ショートが発生する事態を回避することができる。
加えて、接続部材Ｃが貫通孔ＶＢにおける第１導電層Ｌ１の内面ＬＳ１のみならず、第１導電層Ｌ１の上面ＬＴ１にも接触しているため、接続部材Ｃの第１導電層Ｌ１との接触面積を拡大することができ、接続部材Ｃと第１導電層Ｌ１との接続不良を抑制することができる。

次に、本実施形態の他の構成例について図２乃至図７を参照しながらそれぞれ説明する。

図２に示した構成例は、図１に示した構成例と比較して、第２基板ＳＵＢ２が第２導電層Ｌ２及び接続部材Ｃを覆う保護部材ＰＦを備えた点で相違している。図示した例では、保護部材ＰＦは、第２ガラス基板２０の主面２０Ｂも覆っている。なお、接続部材Ｃが内面ＬＳ１，ＯＩＳ，２０Ｓ，ＬＳ２、及び凹部ＣＣの内面に設けられ且つ各貫通孔ＶＡ，ＶＢ，及びＶＣの中心部付近に充填されなかった場合には、接続部材Ｃが中空部分を有する。このような場合には、保護部材ＰＦが接続部材Ｃの中空部分に充填されてもよい。保護部材ＰＦは、例えばアクリル系樹脂などの有機絶縁材料によって形成されている。このような構成例においても、上記同様の効果が得られるのに加えて、第２導電層Ｌ２及び接続部材Ｃを保護することができる。

図３に示した構成例は、図１に示した構成例と比較して、第２基板ＳＵＢ２が第２導電層Ｌ２を覆う保護部材ＰＦ１を備えた点で相違している。図示した例では、第２導電層Ｌ２及び第２ガラス基板２０の主面２０Ｂは、保護部材ＰＦ１によって覆われているが、第２導電層Ｌ２のうち、貫通孔ＶＡの周囲は保護部材ＰＦ１によって覆われていない。接続部材Ｃは、貫通孔ＶＡの周囲において第２導電層Ｌ２の上面ＬＴ２に接触するとともに、さらに、その周囲において保護部材ＰＦ１の上面Ｔ３に接触している。このような構成例においても、上記同様の効果が得られるのに加えて、第２導電層Ｌ２を保護することができる。

図４に示した構成例は、図３に示した構成例と比較して、第２基板ＳＵＢ２が接続部材Ｃを覆う保護部材ＰＦ２を備えた点で相違している。図示した例では、保護部材ＰＦ２は、接続部材Ｃの周囲において保護部材ＰＦ１に接触している。なお、保護部材ＰＦ２は、接続部材Ｃが中空部分を有する場合には、中空部分に充填されても良い。また、保護部材ＰＦ２は、接続部材Ｃの周囲だけでなく、保護部材ＰＦ１を覆って配置されていてもよい。このような構成例においても、上記同様の効果が得られるのに加えて、第２導電層Ｌ２及び接続部材Ｃを保護することができる。

図５に示した構成例は、図１に示した構成例と比較して、有機絶縁膜ＯＩが内部に導電性粒子ＣＰを含んでいる点で相違している。このような構成例においても、上記同様の効果が得られる。加えて、導電性粒子ＣＰが貫通孔ＶＣに位置する接続部材Ｃと接触することにより、貫通孔ＶＣで接続部材Ｃが途切れたとしても、途切れた接続部材Ｃ同士を導電性粒子ＣＰによって導通させることができ、信頼性を向上することができる。

図６に示した構成例は、図１に示した構成例と比較して、接続部材Ｃが内面ＬＳ１，ＯＩＳ，２０Ｓ，ＬＳ２、及び凹部ＣＣの内面に設けられ、接続部材Ｃの中空部分に導電性の充填部材ＦＭが充填された点で相違している。充填部材ＦＭは、例えば銀等の導電性粒子を含むペーストを硬化させたものである。このような構成例においても、上記同様の効果が得られる。加えて、接続部材Ｃが途切れたとしても、充填部材ＦＭが第１導電層Ｌ１及び第２導電層Ｌ２を電気的に接続させることができ、信頼性を向上することができる。また、接続部材Ｃに中空部分が形成されたことに起因する第３方向Ｚの段差を緩和することができる。

図７に示した構成例は、図６に示した構成例と比較して、接続部材Ｃの中空部分に絶縁性の充填部材ＦＩが充填された点で相違している。充填部材ＦＩは、例えば有機絶縁材料によって形成されている。このような構成例においても、上記同様の効果が得られるのに加えて、接続部材Ｃを保護することができる。

図８は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。ここでは、表示装置ＤＳＰの一例として、センサＳＳを搭載した液晶表示装置について説明する。
表示装置ＤＳＰは、表示パネルＰＮＬ、ＩＣチップＩ１、配線基板ＳＵＢ３などを備えている。表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シール材ＳＥと、表示機能層（後述する液晶層ＬＣ）と、を備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。シール材ＳＥは、図８において右上がりの斜線で示した部分に相当し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着している。

表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示領域ＤＡは、例えば第１領域に相当し、シール材ＳＥによって囲まれた内側に位置している。非表示領域ＮＤＡは、例えば表示領域（第１領域）ＤＡと隣り合う第２領域に相当する。シール材ＳＥは、非表示領域ＮＤＡに位置している。

ＩＣチップＩ１は、配線基板ＳＵＢ３に実装されている。なお、図示した例に限らず、ＩＣチップＩ１は、第２基板ＳＵＢ２よりも外側に延出した第１基板ＳＵＢ１に実装されていてもよいし、配線基板ＳＵＢ３に接続される外部回路基板に実装されていてもよい。ＩＣチップＩ１は、例えば、画像を表示するのに必要な信号を出力するディスプレイドライバＤＤを内蔵している。ここでのディスプレイドライバＤＤは、後述する信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び共通電極駆動回路ＣＤの少なくとも一部を含むものである。また、図示した例では、ＩＣチップＩ１は、タッチパネルコントローラなどとして機能する検出回路ＲＣを内蔵している。なお、検出回路ＲＣは、ＩＣチップＩ１とは異なる他のＩＣチップに内蔵されていても良い。

表示パネルＰＮＬは、例えば、第１基板ＳＵＢ１の下方からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の上方からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。

センサＳＳは、表示装置ＤＳＰへの被検出物の接触あるいは接近を検出するためのセンシングを行うものである。センサＳＳは、複数の検出電極Ｒｘ（Ｒｘ１、Ｒｘ２…）を備えている。検出電極Ｒｘは、第２基板ＳＵＢ２に設けられており、上記の第２導電層Ｌ２に相当する。これらの検出電極Ｒｘは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。図８では、検出電極Ｒｘとして、検出電極Ｒｘ１乃至Ｒｘ４が図示されているが、ここでは、検出電極Ｒｘ１に注目してその構造例について説明する。

すなわち、検出電極Ｒｘ１は、検出部ＲＳと、端子部ＲＴ１と、接続部ＣＮとを備えている。
検出部ＲＳは、表示領域ＤＡに位置し、第１方向Ｘに延出している。検出電極Ｒｘ１においては、主として検出部ＲＳがセンシングに利用される。図示した例では、検出部ＲＳは、帯状に形成されているが、より具体的には、図１３を参照して説明するように微細な金属細線の集合体によって形成されている。また、１つの検出電極Ｒｘ１は、２本の検出部ＲＳを備えているが、３本以上の検出部ＲＳを備えていてもよいし、１本の検出部ＲＳを備えていてもよい。
端子部ＲＴ１は、非表示領域ＮＤＡの第１方向Ｘに沿った一端側に位置し、検出部ＲＳに繋がっている。接続部ＣＮは、非表示領域ＮＤＡの第１方向Ｘに沿った他端側に位置し、複数の検出部ＲＳを互いに接続している。図８において、一端側とは表示領域ＤＡよりも左側に相当し、他端側とは表示領域ＤＡよりも右側に相当する。端子部ＲＴ１の一部は、平面視でシール材ＳＥと重なる位置に形成されている。

一方で、第１基板ＳＵＢ１は、上記の第１導電層Ｌ１に相当するパッドＰ１及び配線Ｗ１を備えている。パッドＰ１及び配線Ｗ１は、非表示領域ＮＤＡの一端側に位置し、平面視でシール材ＳＥと重なっている。パッドＰ１は、平面視で端子部ＲＴ１と重なる位置に形成されている。配線Ｗ１は、パッドＰ１に接続され、第２方向Ｙに沿って延出し、配線基板ＳＵＢ３を介してＩＣチップＩ１の検出回路ＲＣと電気的に接続されている。

接続用孔Ｖ１は、端子部ＲＴ１とパッドＰ１とが対向する位置に形成されている。また、接続用孔Ｖ１は、端子部ＲＴ１を含む第２基板ＳＵＢ２及びシール材ＳＥを貫通するとともに、パッドＰ１を貫通する場合もあり得る。図示した例では、接続用孔Ｖ１は、平面視で円形であるが、その形状は図示した例に限らず、楕円形などの他の形状であってもよい。図１などを参照して説明したように、接続用孔Ｖ１には、接続部材Ｃが設けられている。これにより、端子部ＲＴ１とパッドＰ１とが電気的に接続される。つまり、第２基板ＳＵＢ２に設けられた検出電極Ｒｘ１は、第１基板ＳＵＢ１に接続された配線基板ＳＵＢ３を介して検出回路ＲＣと電気的に接続される。検出回路ＲＣは、検出電極Ｒｘから出力されたセンサ信号を読み取り、被検出物の接触あるいは接近の有無や、被検出物の位置座標などを検出する。

図示した例では、奇数番目の検出電極Ｒｘ１、Ｒｘ３…の各々の端子部ＲＴ１、ＲＴ３…、パッドＰ１、Ｐ３…、配線Ｗ１、Ｗ３…、接続用孔Ｖ１、Ｖ３…は、いずれも非表示領域ＮＤＡの一端側に位置している。また、偶数番目の検出電極Ｒｘ２、Ｒｘ４…の各々の端子部ＲＴ２、ＲＴ４…、パッドＰ２、Ｐ４…、配線Ｗ２、Ｗ４…、接続用孔Ｖ２、Ｖ４…は、いずれも非表示領域ＮＤＡの他端側に位置している。このようなレイアウトによれば、非表示領域ＮＤＡにおける一端側の幅と他端側の幅とを均一化することができ、狭額縁化に好適である。

図示したように、パッドＰ３がパッドＰ１よりも配線基板ＳＵＢ３に近接するレイアウトでは、配線Ｗ１は、パッドＰ３の内側（つまり、表示領域ＤＡに近接する側）を迂回し、パッドＰ３と配線基板ＳＵＢ３との間で配線Ｗ３の内側に並んで配置されている。同様に、配線Ｗ２は、パッドＰ４の内側を迂回し、パッドＰ４と配線基板ＳＵＢ３との間で配線Ｗ４の内側に並んで配置されている。

図９は、図８に示した表示パネルＰＮＬの基本構成及び等価回路を示す図である。
図９に示すように、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。ここで、画素とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線と信号線とが交差する位置に配置されたスイッチング素子を含む領域に存在する。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１〜Ｇｎ）、複数本の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並んでいる。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。走査線Ｇ、信号線Ｓ、及び共通電極ＣＥは、それぞれ非表示領域ＮＤＡに引き出されている。非表示領域ＮＤＡにおいて、走査線Ｇは走査線駆動回路ＧＤに接続され、信号線Ｓは信号線駆動回路ＳＤに接続され、共通電極ＣＥは共通電極駆動回路ＣＤに接続されている。信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び共通電極駆動回路ＣＤは、第１基板ＳＵＢ１上に形成されてもよいし、これらの一部或いは全部が図８に示したＩＣチップＩ１に内蔵されていてもよい。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。より具体的には、スイッチング素子ＳＷは、ゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤを備えている。ゲート電極ＷＧは、走査線Ｇと電気的に接続されている。図示した例では、信号線Ｓと電気的に接続された電極をソース電極ＷＳと称し、画素電極ＰＥと電気的に接続された電極をドレイン電極ＷＤと称する。
走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。

図１０は、図８に示した表示パネルＰＮＬの一部の構造を示す断面図である。ここでは、表示装置ＤＳＰを第１方向Ｘに沿って切断した断面図を示す。
図１０に示すように、図示した表示パネルＰＮＬは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有している。なお、表示パネルＰＮＬは、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１及び第２基板ＳＵＢ２のいずれか一方に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥのいずれか一方が備えられ、第２基板ＳＵＢ２に画素電極ＰＥ及び共通電極ＣＥのいずれか他方が備えられた構成が適用可能である。なお、ここでの基板主面とは、Ｘ−Ｙ平面と平行な面である。

第１基板ＳＵＢ１は、第１ガラス基板１０、信号線Ｓ、共通電極ＣＥ、金属層Ｍ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。なお、ここでは、スイッチング素子や走査線、これらの間に介在する各種絶縁膜等の図示を省略している。
第１絶縁膜１１は、第１ガラス基板１０の上に位置している。図示しない走査線やスイッチング素子の半導体層は、第１ガラス基板１０と第１絶縁膜１１の間に位置している。信号線Ｓは、第１絶縁膜１１の上に位置している。第２絶縁膜１２は、信号線Ｓ、及び、第１絶縁膜１１の上に位置している。共通電極ＣＥは、第２絶縁膜１２の上に位置している。金属層Ｍは、信号線Ｓの直上において共通電極ＣＥに接触している。図示した例では、金属層Ｍは、共通電極ＣＥの上に位置しているが、共通電極ＣＥと第２絶縁膜１２との間に位置していてもよい。第３絶縁膜１３は、共通電極ＣＥ、及び、金属層Ｍの上に位置している。画素電極ＰＥは、第３絶縁膜１３の上に位置している。画素電極ＰＥは、第３絶縁膜１３を介して共通電極ＣＥと対向している。また、画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。
走査線、信号線Ｓ、及び金属層Ｍは、モリブデン、タングステン、チタン、アルミニウムなどの金属材料によって形成され、単層構造であっても良いし、多層構造であってもよい。共通電極ＣＥ及び画素電極ＰＥは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第１絶縁膜１１及び第３絶縁膜１３は無機絶縁膜であり、第２絶縁膜１２は有機絶縁膜である。

なお、第１基板ＳＵＢ１の構成は、図示した例に限らず、画素電極ＰＥが第２絶縁膜１２と第３絶縁膜１３との間に位置し、共通電極ＣＥが第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していてもよい。このような場合、画素電極ＰＥはスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向するスリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が櫛歯状に形成され、互いに噛み合うように配置されていてもよい。

第２基板ＳＵＢ２は、第２ガラス基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
遮光層ＢＭ及びカラーフィルタＣＦは、第２ガラス基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、各画素を区画し、信号線Ｓの直上に位置している。カラーフィルタＣＦは、画素電極ＰＥと対向し、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。

なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されてもよい。カラーフィルタＣＦは、４色以上のカラーフィルタを含んでいても良い。白色を表示する画素には、白色のカラーフィルタが配置されてもよいし、無着色の樹脂材料が配置されてもよいし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置してもよい。

検出電極Ｒｘは、第２ガラス基板２０の主面２０Ｂに位置している。検出電極Ｒｘは、上記の通り、第２導電層Ｌ２に相当し、金属を含む導電層、ＩＴＯやＩＺＯ等の透明な導電材料によって形成されていてもよいし、金属を含む導電層の上に透明導電層が積層されていてもよいし、導電性の有機材料や、微細な導電性物質の分散体などによって形成されていてもよい。

第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１ガラス基板１０と照明装置ＢＬとの間に位置している。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、検出電極Ｒｘの上に位置している。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、必要に応じて位相差板を含んでいてもよい。

次に、本実施形態の表示装置ＤＳＰに搭載されるセンサＳＳの一構成例について説明する。以下に説明するセンサＳＳは、例えば相互容量方式の静電容量型であり、誘電体を介して対向する一対の電極間の静電容量の変化に基づいて、被検出物の接触あるいは接近を検出するものである。
図１１は、センサＳＳの一構成例を示す平面図である。
図１１に示すように、図示した構成例では、センサＳＳは、センサ駆動電極Ｔｘ、及び検出電極Ｒｘを備えている。図示した例では、センサ駆動電極Ｔｘは、右下がりの斜線で示した部分に相当し、第１基板ＳＵＢ１に設けられている。また、検出電極Ｒｘは、右上がりの斜線で示した部分に相当し、第２基板ＳＵＢ２に設けられている。センサ駆動電極Ｔｘ及び検出電極Ｒｘは、Ｘ−Ｙ平面において、互いに交差している。検出電極Ｒｘは、第３方向Ｚにおいて、センサ駆動電極Ｔｘと対向している。

センサ駆動電極Ｔｘ及び検出電極Ｒｘは、表示領域ＤＡに位置し、それらの一部が非表示領域ＮＤＡに延在している。図示した例では、センサ駆動電極Ｔｘは、それぞれ第２方向Ｙに延出した帯状の形状を有し、第１方向Ｘに間隔を置いて並んでいる。検出電極Ｒｘは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。検出電極Ｒｘは、図８を参照して説明したように、第１基板ＳＵＢ１に設けられたパッドに接続され、配線を介して検出回路ＲＣと電気的に接続されている。センサ駆動電極Ｔｘの各々は、配線ＷＲを介して共通電極駆動回路ＣＤと電気的に接続されている。なお、センサ駆動電極Ｔｘ及び検出電極Ｒｘの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。

センサ駆動電極Ｔｘは、上記の共通電極ＣＥを含み、画素電極ＰＥとの間で電界を発生させる機能を有するとともに、検出電極Ｒｘとの間で容量を発生させることで被検出物の位置を検出するための機能を有している。

共通電極駆動回路ＣＤは、表示領域ＤＡに画像を表示する表示駆動時に、共通電極ＣＥを含むセンサ駆動電極Ｔｘに対してコモン駆動信号を供給する。また、共通電極駆動回路ＣＤは、センシングを行うセンシング駆動時に、センサ駆動電極Ｔｘに対してセンサ駆動信号を供給する。検出電極Ｒｘは、センサ駆動電極Ｔｘへのセンサ駆動信号の供給に伴って、センシングに必要なセンサ信号（つまり、センサ駆動電極Ｔｘと検出電極Ｒｘとの間の電極間容量の変化に基づいた信号）を出力する。検出電極Ｒｘから出力された検出信号は、図８に示した検出回路ＲＣに入力される。

なお、上記した各構成例におけるセンサＳＳは、一対の電極間の静電容量（上記の例ではセンサ駆動電極Ｔｘと検出電極Ｒｘとの間の静電容量）の変化に基づいて被検出物を検出する相互容量方式に限らず、検出電極Ｒｘの静電容量の変化に基づいて被検出物を検出する自己容量方式であってもよい。

図１２は、本実施形態の表示装置ＤＳＰの他の構成例を示す平面図である。図１２に示した構成例は、図８に示した構成例と比較して、検出電極Ｒｘ１、Ｒｘ２、Ｒｘ３…がそれぞれ第２方向Ｙに延出し、第１方向Ｘに間隔をおいて並んでいる点で相違している。図示した例では、検出部ＲＳは、表示領域ＤＡにおいて第２方向Ｙに延出している。また、端子部ＲＴ１、ＲＴ２、ＲＴ３…は、表示領域ＤＡと配線基板ＳＵＢ３との間で第１方向Ｘに間隔をおいて並んでいる。接続用孔Ｖ１、Ｖ２、Ｖ３…は、第１方向Ｘに間隔をおいて並んでいる。なお、図示しないが、表示装置ＤＳＰは、第１方向Ｘに延出し第２方向Ｙに間隔をおいて並んだセンサ駆動電極を備えていてもよい。
図１２に示した構成例は、検出電極Ｒｘを利用した自己容量方式のセンサＳＳに適用可能であり、また、図示しないセンサ駆動電極及び検出電極Ｒｘを利用した相互容量方式のセンサＳＳにも適用可能である。

図１３は、図８及び図１２に示した検出電極Ｒｘ１の検出部ＲＳの構成例を示す図である。
図１３（Ａ）に示す例では、検出部ＲＳは、メッシュ状の金属細線ＭＳによって形成されている。金属細線ＭＳは、端子部ＲＴ１に繋がっている。図１３（Ｂ）に示す例では、検出部ＲＳは、波状の金属細線ＭＷによって形成されている。図示した例では、金属細線ＭＷは、鋸歯状であるが、正弦波状などの他の形状であってもよい。金属細線ＭＷは、端子部ＲＴ１に繋がっている。
端子部ＲＴ１は、例えば検出部ＲＳと同一材料によって形成されている。端子部ＲＴ１には、円形の接続用孔Ｖ１が形成されている。

図１４は、図８に示した接続用孔Ｖ１を含む表示パネルＰＮＬを線ＸＩＶ−ＸＩＶで切断した表示パネルＰＮＬの断面図である。ここでは、説明に必要な主要部のみを図示している。
図１４に示すように、第１基板ＳＵＢ１は、第１ガラス基板１０、第１導電層Ｌ１に相当するパッドＰ１、有機絶縁膜に相当する第２絶縁膜１２などを備えている。第１導電層Ｌ１は、例えば、図１０に示した信号線Ｓと同一材料によって形成されている。第１ガラス基板１０とパッドＰ１との間、及び第１ガラス基板１０と第２絶縁膜１２との間には、図１０に示した第１絶縁膜１１や、他の絶縁膜や他の導電層が配置されていてもよい。

第２基板ＳＵＢ２は、第２ガラス基板２０、第２導電層Ｌ２に相当する検出電極Ｒｘ１、有機絶縁膜に相当する遮光層ＢＭ及びオーバーコート層ＯＣなどを備えている。
シール材ＳＥは、有機絶縁膜に相当し、第２絶縁膜１２とオーバーコート層ＯＣとの間に位置している。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間の間隙に位置している。なお、図示しないが、第２絶縁膜１２とシール材ＳＥとの間には、図１０に示した金属層Ｍ、第３絶縁膜１３、及び第１配向膜ＡＬ１が介在していてもよい。また、オーバーコート層ＯＣとシール材ＳＥとの間には、図１０に示した第２配向膜ＡＬ２が介在していてもよい。

接続用孔Ｖ１は、第２ガラス基板２０及び検出電極Ｒｘの端子部ＲＴを貫通する貫通孔ＶＡ、パッドＰ１を貫通する貫通孔ＶＢ、各種有機絶縁膜を貫通する貫通孔ＶＣ、及び第１ガラス基板１０に形成された凹部ＣＣを含んでいる。貫通孔ＶＣは、第２絶縁膜１２を貫通する第１部分ＶＣ１、シール材ＳＥを貫通する第２部分ＶＣ２、及び遮光層ＢＭ及びオーバーコート層ＯＣを貫通する第３部分ＶＣ３を有している。接続部材Ｃは、接続用孔Ｖ１に設けられ、パッドＰ１と検出電極Ｒｘとを電気的に接続している。

第２絶縁膜１２は、パッドＰ１と第２ガラス基板２０との間に位置し、パッドＰ１の上面ＬＴ１に接している。接続部材Ｃは、パッドＰ１の上面ＬＴ１と、貫通孔ＶＢにおけるパッドＰ１の内面ＬＳ１とに接触している。

上述したセンサＳＳを備える表示装置ＤＳＰによれば、第２基板ＳＵＢ２に設けられた検出電極Ｒｘは、接続用孔Ｖ（Ｖ１、Ｖ２、Ｖ３…）に設けられた接続部材Ｃにより、第１基板ＳＵＢ１に設けられたパッドＰと接続されている。このため、検出電極Ｒｘ（Ｒｘ１、Ｒｘ２、Ｒｘ３…）と検出回路ＲＣとを接続するための配線基板を第２基板ＳＵＢ２に実装する必要がなくなる。つまり、第１基板ＳＵＢ１に実装された配線基板ＳＵＢ３は、表示パネルＰＮＬに画像を表示するのに必要な信号を伝送するための伝送路を形成するとともに、検出電極Ｒｘと検出回路ＲＣとの間で信号を伝送するための伝送路を形成する。したがって、配線基板ＳＵＢ３の他に別個の配線基板を必要とする構成例と比較して、配線基板の個数を削減することができ、コストを削減することができる。また、第２基板ＳＵＢ２に配線基板を接続するためのスペースが不要となるため、表示パネルＰＮＬの非表示領域、特に、配線基板ＳＵＢ３が実装される端辺の幅を縮小することができる。これにより、狭額縁化及び低コスト化が可能となる。

次に、上述した表示装置ＤＳＰの製造方法の一例について図１５乃至図１７を参照しながら説明する。

まず、図１５（Ａ）に示すように、表示パネルＰＮＬを用意する。図示した表示パネルＰＮＬは、少なくとも第１ガラス基板１０及び第１導電層Ｌ１を備えた第１基板ＳＵＢ１と、少なくとも第２ガラス基板２０及び第２導電層Ｌ２を備えた第２基板ＳＵＢ２とを備えている。この表示パネルＰＮＬにおいては、第２ガラス基板２０が第１導電層Ｌ１と対向し、且つ、第２ガラス基板２０が第１導電層Ｌ１から離間した状態で、第１基板ＳＵＢ１と第２基板ＳＵＢ２とがシール材ＳＥによって接着されている。なお、ここでの第１導電層Ｌ１とは、例えば図１４に示したパッドＰ１などに相当し、第２導電層Ｌ２とは、例えば図１４に示した検出電極Ｒｘ１などに相当する。

このような表示パネルＰＮＬの製造方法の一例について説明する。すなわち、第１ガラス基板１０の主面１０Ａ上に第１導電層Ｌ１や第２絶縁膜１２などを形成した第１基板ＳＵＢ１を用意する。一方で、第２ガラス基板２０の主面２０Ａ上に遮光層ＢＭ、オーバーコート層ＯＣなどを形成した第２基板ＳＵＢ２を用意する。この時点で、第２基板ＳＵＢ２の主面２０Ｂには、第２導電層は形成されていない。これらの第１基板ＳＵＢ１及び第２基板ＳＵＢ２のいずれか一方に、基板の端辺に沿ってシール材ＳＥを形成し、シール材ＳＥの内側に液晶材料を滴下する。その後、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を貼り合せ、シール材ＳＥを硬化させて、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を接着する。その後、フッ化水素酸（ＨＦ）などのエッチング液により第１ガラス基板１０及び第２ガラス基板２０をそれぞれエッチングし、第１ガラス基板１０及び第２ガラス基板２０を薄板化する。その後、第２ガラス基板２０の主面２０Ｂに第２導電層Ｌ２を形成する。これにより、図１５（Ａ）に示す表示パネルＰＮＬが製造される。

また、表示パネルＰＮＬの製造方法の他の例について説明する。すなわち、上記の例と同様に第１基板ＳＵＢ１を用意する一方で、第２ガラス基板２０の主面２０Ａ上に遮光層ＢＭ、オーバーコート層ＯＣなどを形成し、且つ、第２ガラス基板２０の主面２０Ｂ上に第２導電層Ｌ２を形成した第２基板ＳＵＢ２を用意する。その後、シール材ＳＥを形成し、液晶材料を滴下した後に、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を接着する。これにより、図１５（Ａ）に示す表示パネルＰＮＬが製造される。

続いて、図１５（Ｂ）に示すように、第２基板ＳＵＢ２にレーザー光Ｌを照射する。図示した例では、レーザー光Ｌは、第２導電層Ｌ２の上方から照射される。レーザー光源としては、例えば炭酸ガスレーザー装置などが適用可能であるが、ガラス材料及び有機系材料に穴あけ加工ができるものであればよく、エキシマレーザー装置なども適用可能である。

このようなレーザー光Ｌが照射されることにより、図１５（Ｃ）に示すように、第２ガラス基板２０及び第２導電層Ｌ２を貫通する貫通孔ＶＡが形成される。また、図示した例では、レーザー光Ｌが照射された際に、貫通孔ＶＡの直下に位置する遮光層ＢＭ及びオーバーコート層ＯＣを貫通する貫通孔の第３部分ＶＣ３、第３部分ＶＣ３の直下に位置するシール材ＳＥを貫通する貫通孔の第２部分ＶＣ２、第２部分ＶＣ２の直下に位置する第２絶縁膜１２を貫通する第１部分ＶＣ１、第１部分ＶＣ１の直下に位置する第１導電層Ｌ１を貫通する貫通孔ＶＢ、貫通孔ＶＢの直下に位置する第１ガラス基板１０の凹部ＣＣも同時に形成される。これにより、第１導電層Ｌ１と第２導電層Ｌ２とを接続するための接続用孔Ｖ１が形成される。

レーザー光Ｌの照射により、表示パネルＰＮＬに熱エネルギーが与えられると、パッドＰ１に利用する金属より、第２絶縁膜１２に利用する有機絶縁材料の方が、昇華し易い。このため、上述したように、貫通孔ＶＣは、貫通孔ＶＡ及びＶＢよりも拡張して形成されている。接続用孔Ｖ１は、第２絶縁膜１２の一部を除去し、第１導電層Ｌ１を露出させている。

続いて、図１６に示すように、第１導電層Ｌ１及び第２導電層Ｌ２を電気的に接続する接続部材Ｃを形成する。
より具体的には、まず、図１６（Ａ）に示すように、チャンバーＣＢ内に表示パネルＰＮＬを設置した後に、チャンバーＣＢ内の空気を排出し、真空中（大気圧より低い気圧の環境下）で貫通孔ＶＡに接続部材Ｃを注入する。このとき、接続部材Ｃが第１導電層Ｌ１まで流れ込まずに、接続部材Ｃと第１導電層Ｌ１との間に空間ＳＰが形成される場合がある。但し、空間ＳＰは、真空である。
その後、図１６（Ｂ）に示すように、チャンバーＣＢ内に空気、不活性ガス等の気体を導入することで真空度を低下させ、空間ＳＰと表示パネルＰＮＬの周囲との気圧差により、接続部材Ｃが貫通孔ＶＡから貫通孔ＶＣ，ＶＢ、及び凹部ＣＣに流れ込み、接続部材Ｃを第１導電層Ｌ１に接触させる。接続部材Ｃに利用する導電材料を接続用孔Ｖ１に充填しても、上記導電材料は、シール材ＳＥなどの有機絶縁膜で堰き止められる。

その後、図１６（Ｃ）に示すように、接続部材Ｃに含まれる溶剤を除去することにより、接続部材Ｃの体積が減少し、中空部分ＨＬが形成される。このように形成された接続部材Ｃは、貫通孔ＶＡにおいて第２導電層Ｌ２及び第２ガラス基板２０にそれぞれ接触し、貫通孔ＶＣにおいて遮光層ＢＭ、オーバーコート層ＯＣ、シール材ＳＥ、及び第２絶縁膜１２にそれぞれ接触し、貫通孔ＶＢにおいて第１導電層Ｌ１に接触し、凹部ＣＣにおいて第１ガラス基板１０に接触している。

なお、図１６を参照して説明した接続部材Ｃの形成方法は一例にすぎず、これに限定されるものではない。例えば、大気圧下で貫通孔ＶＡに接続部材Ｃを注入した後に、接続部材Ｃに含まれる溶剤を除去する手法であっても、上記と同様の接続部材Ｃを形成することができる。

続いて、図１７（Ａ）に示すように、保護部材ＰＦを形成する。図示した例では、保護部材ＰＦは、接続部材Ｃの中空部分ＨＬに充填されるとともに、第２導電層Ｌ２及び接続部材Ｃを覆っている。これにより、第２基板ＳＵＢ２の表面ＳＵＢ２Ａは、ほぼ平坦化され、接続用孔Ｖ１と重なる部分の段差を緩和することができる。

続いて、図１７（Ｂ）に示すように、第２光学素子ＯＤ２を保護部材ＰＦに接着する。図示した例では、第２光学素子ＯＤ２は、接続用孔Ｖ１と重なる部分にも延在している。接続用孔Ｖ１に起因した段差が保護部材ＰＦによって緩和されているため、第２光学素子ＯＤ２を接着した際、第２光学素子ＯＤ２の下地の段差による第２光学素子ＯＤ２の剥離を抑制することができる。

以上説明したように、本実施形態によれば、狭額縁化及び低コスト化が可能な表示装置及びその製造方法を得ることができる。又は、製品歩留まりの高い表示装置を得ることができる。又は、製造歩留まりの高い表示装置得ることができる。

［変形例１］
次に、上記実施形態の変形例１に係る表示装置ＤＳＰについて説明する。図１８Ａは、上記実施形態の変形例１に係る表示装置ＤＳＰの一部の構成例を示す平面図である。
図１８Ａに示すように、図示した構成例は、上述した構成例と比較して、シール材ＳＥの幅が均一ではない点で相違している。図中、シール材ＳＥには斜線を付している。シール材ＳＥは、第１幅ＷＩ１を有する第１シール部ＳＥ１と、第１幅ＷＩ１より大きい第２幅ＷＩ２を有する第２シール部ＳＥ２と、を有している。接続用孔Ｖが配置されるシール材ＳＥの第２幅ＷＩ２は、接続用孔Ｖが配置されないシール材ＳＥの第１幅ＷＩ１より広い（ＷＩ２＞ＷＩ１）。本変形例１において、第１シール部ＳＥ１及び第２シール部ＳＥ２は、第２方向Ｙに延出している。第１幅ＷＩ１は、第１シール部ＳＥ１の第１方向Ｘの長さであり、第２幅ＷＩ２は、第２シール部ＳＥ２の第１方向Ｘの長さである。

接続用孔Ｖは、シール材ＳＥのうち第２シール部ＳＥ２を貫通している。なお、本変形例１において、単個の端子部ＲＴと対向する領域に、単個の接続用孔Ｖが位置しているが、複数個の接続用孔Ｖが位置していてもよい。また、本変形例１において、単個の第２シール部ＳＥ２と対向する領域に、単個の接続用孔Ｖが位置しているが、複数個の接続用孔Ｖが位置していてもよい。
なお、シール材ＳＥの４辺のうち、第１シール部ＳＥ１及び第２シール部ＳＥ２以外の個所の幅は、特に限定されるものではない。例えば、シール材ＳＥのうち第２シール部ＳＥ２以外の個所は、第１幅ＷＩ１を有していてもよい。

上記のような変形例１に係る表示装置ＤＳＰによれば、シール材ＳＥは、第２シール部ＳＥ２を有している。ＷＩ２＞ＷＩ１である。このため、接続用孔Ｖの分、第２シール部ＳＥ２の体積が小さくなっても、第２シール部ＳＥ２と第１基板ＳＵＢ１との接着力と、第２シール部ＳＥ２と第２基板ＳＵＢ２との接着力と、の低下を抑制することができる。このため、剥離の生じ難い表示パネルＰＮＬを得ることができる。又は、信頼性の高い表示パネルＰＮＬを得ることができる。

図１８Ｂに示すように、図１８Ａに示した例と異なり、接続用孔Ｖが配置される辺のシール材ＳＥの第２幅ＷＩ２は、接続用孔Ｖが配置されない辺のシール材ＳＥの第１幅ＷＩ１より広くともよい。図１８Ｂに示す例では、第１シール部ＳＥ１は接続用孔Ｖが配置されない辺に設けられ、第２シール部ＳＥ２は接続用孔Ｖが配置される辺に設けられる。

［変形例２］
次に、上記実施形態の変形例２に係る表示装置ＤＳＰについて説明する。図１９は、上記実施形態の変形例２に係る表示装置ＤＳＰの一部の構成例を示す平面図である。
図１９に示すように、図示した構成例は、上述した構成例と比較して、複数の接続用孔Ｖが一直線上に並んでいない点で相違している。図中、シール材ＳＥには斜線を付している。複数の接続用孔Ｖ１乃至Ｖ６は、第２ガラス基板２０及びシール材ＳＥを貫通し複数の端子部ＲＴが並ぶ方向に並んでいる。この実施形態において、第２ガラス基板２０の辺のうち、配線基板ＳＵＢ３に近接する側の辺ＳＩ１に沿って、接続用孔Ｖ１乃至Ｖ６は並んでいる。本変形例２において、辺ＳＩ１は、第２ガラス基板２０の長辺ではなく短辺である。複数の端子部ＲＴ１乃至ＲＴ６の位置は、辺ＳＩ１に沿った方向に揃っている。この例では、端子部ＲＴ１乃至ＲＴ６の位置は、第１方向Ｘに揃っている。

図示しないが、接続部材Ｃは、複数の接続用孔Ｖ１乃至Ｖ６のうち少なくとも１個の接続用孔Ｖを通って第１導電層Ｌ１（パッドＰ）と第２導電層Ｌ２（端子部ＲＴ）とを電気的に接続している。本変形例２において、１個の端子部ＲＴに１個の接続用孔Ｖが重なっているため、接続部材Ｃは、１個の接続用孔Ｖを通って第１導電層Ｌ１（パッドＰ）と第２導電層Ｌ２（端子部ＲＴ）とを電気的に接続している。なお、本実施形態と異なり、１個の端子部ＲＴに複数個の接続用孔Ｖが重なっていてもよい。

複数の接続用孔Ｖ１乃至Ｖ６の位置は、複数の端子部ＲＴ（複数の第２導電層）が並ぶ方向（第１方向Ｘ）に揃っていない。複数の接続用孔Ｖ１乃至Ｖ６は、千鳥状に並んでいる。第２方向Ｙにおいて、辺ＳＩ１から接続用孔Ｖ１までの距離、辺ＳＩ１から接続用孔Ｖ３までの距離、辺ＳＩ１から接続用孔Ｖ５までの距離を、距離ＤＩ１とする。第２方向Ｙにおいて、辺ＳＩ１から接続用孔Ｖ２までの距離、辺ＳＩ１から接続用孔Ｖ４までの距離、辺ＳＩ１から接続用孔Ｖ６までの距離を、距離ＤＩ２とする。距離ＤＩ１と距離ＤＩ２とは、異なっている（ＤＩ１≠ＤＩ２）。
なお、複数の接続用孔Ｖは、シール材ＳＥが延在する方向に揃っていなければよく、千鳥状に並んでいなくともよい。

上記のような変形例２に係る表示装置ＤＳＰによれば、複数の接続用孔Ｖは、複数の端子部ＲＴが並ぶ方向に揃っていない。変形例２の接続用孔Ｖの第１方向Ｘのピッチと、複数の接続用孔Ｖが第１方向Ｘに揃っている場合の接続用孔Ｖの第１方向Ｘのピッチとが同一であっても、変形例２の方が接続用孔Ｖ間の直線距離を大きくすることができる。
これにより、複数の接続用孔Ｖの位置精度にマージンを得ることができる。又は、シール材ＳＥが延在する方向における複数の接続用孔Ｖのピッチを小さくすることができる。上記のような構成は、接続用孔Ｖが第２ガラス基板２０の長辺である辺ＳＩ２に沿って並ぶ場合にも適用可能である。この場合、接続用孔Ｖが配置される辺において、シール材ＳＥは辺ＳＩ２に沿って延在している。しかし、短辺である辺ＳＩ１に沿って接続用孔Ｖが並ぶ場合は、複数の接続用孔Ｖの位置精度にマージンを得ることができることが可能である点で、より好ましい。

［変形例３］
次に、上記実施形態の変形例３に係る表示装置ＤＳＰについて説明する。図２０は、上記実施形態の変形例３に係る表示装置ＤＳＰの一部の構成例を示す平面図である。
図２０に示すように、図示した構成例は、上述した構成例と比較して、第２ガラス基板２０に貫通孔ＶＡの替わりに切り欠き部Ｎが形成されている点で相違している。図中、シール材ＳＥには斜線を付している。切り欠き部Ｎは、第２ガラス基板２０の辺ＳＩ１（一側縁）に形成されている。

図２１に示すように、接続用孔Ｖは、貫通孔ＶＢ，ＶＣ、及び凹部ＣＣを有している。切り欠き部Ｎは、接続用孔Ｖ（貫通孔ＶＢ，ＶＣ）と対向している。シール材ＳＥの一部は、第２基板ＳＵＢ２で覆われていない。接続部材Ｃは、貫通孔ＶＢ、貫通孔ＶＣ及び切り欠き部Ｎを通って第１導電層Ｌ１と第２導電層Ｌ２とを電気的に接続している。
接続部材Ｃの中空部分に絶縁性の充填部材ＦＩが充填され、接続部材Ｃ及びシール材ＳＥの少なくとも一部は、充填部材ＦＩで覆われている。充填部材ＦＩは、例えば有機絶縁材料によって形成されている。充填部材ＦＩは、必要に応じて設けられていればよい。充填部材ＦＩを設けることにより、充填部材ＦＩは接続部材Ｃなどを保護することができる。

図２２に示すように、切り欠き部Ｎを形成する際、上述した実施形態と同様に、表示パネルＰＮＬにレーザー光を照射し、貫通孔ＶＡ，ＶＢ，ＶＣを有する接続用孔Ｖを形成する。その後、接続用孔Ｖを通るスクライブラインｅに沿って第２基板ＳＵＢ２（第２ガラス基板２０）を分断する。これにより、第２基板ＳＵＢ２の端部Ａ１を除去することができ、切り欠き部Ｎが形成される。そして、切り欠き部Ｎを形成した後、切り欠き部Ｎを通って第１導電層Ｌ１と第２導電層Ｌ２とを接続する接続部材Ｃを形成する。

スクライブラインｅは、接続用孔Ｖを通ればよい。但し、その際、スクライブラインｅは、接続用孔Ｖの中心よりも第２ガラス基板２０の外周側に寄った位置を通った方が望ましい。

上記のような変形例３に係る表示装置ＤＳＰによれば、第２基板ＳＵＢ２の端部Ａ１を除去している。第２ガラス基板２０の強度の低下を抑制することができ、第２ガラス基板２０にかかり得る応力を緩和することができる。
なお、変形例３に係る構成は、図１９に示したように、接続用孔Ｖが一方向に揃っていない構成にも適用可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

以下に、上述した実施形態及び変形例に係る発明を付記する。
（１）第１ガラス基板と、第１導電層と、を有する第１基板と、
前記第１ガラス基板及び前記第１導電層と対向した第２ガラス基板と、第２導電層と、を有する第２基板と、
前記第１基板と前記第２基板との間に位置し前記第１基板と前記第２基板とを貼り合せるシール材と、
前記第２ガラス基板、前記シール材及び前記第１導電層を貫通した接続用孔と、
前記接続用孔を通って前記第１導電層と前記第２導電層とを電気的に接続した接続部材と、を備える、
電子機器。
（２）前記シール材は、第１幅を有する第１シール部と、前記第１幅より大きい第２幅を有する第２シール部と、を有し、
前記接続用孔は、前記シール材のうち前記第２シール部を貫通している、
（１）に記載の電子機器。
（３）第１ガラス基板と、第１導電層と、を有する第１基板と、
前記第１ガラス基板及び前記第１導電層と対向した第２ガラス基板と、複数の第２導電層と、を有する第２基板と、
前記第１基板と前記第２基板との間に位置し前記第１基板と前記第２基板とを貼り合せるシール材と、
前記第２ガラス基板及び前記シール材を貫通し複数の接続用孔と、
前記複数の接続用孔のうち少なくとも１個の接続用孔を通って前記第１導電層と前記第２導電層とを電気的に接続した接続部材と、を備え、
前記複数の接続用孔の位置は、前記複数の第２導電層が並ぶ方向に揃っていない、
電子機器。
（４）前記複数の接続用孔は、千鳥状に並んでいる、
（３）に記載の電子機器。
（５）第１ガラス基板と、第１導電層と、を有する第１基板と、
前記第１ガラス基板及び前記第１導電層と対向した第２ガラス基板と、第２導電層と、を有する第２基板と、
前記第１基板と前記第２基板との間に位置し前記第１基板と前記第２基板とを貼り合せるシール材と、
前記第１導電層を貫通する第２貫通孔と、
前記第２貫通孔につなげられ前記シール材を貫通する第３貫通孔と、
前記第２貫通孔及び前記第３貫通孔と対向し前記第２ガラス基板の一側縁に形成された切り欠き部と、
前記第２貫通孔、前記第３貫通孔及び前記切り欠き部を通って前記第１導電層と前記第２導電層とを電気的に接続した接続部材と、を備える、
電子機器。
（６）前記第２導電層は、第１領域に位置した検出部と、前記第１領域と隣り合う第２領域に位置し前記検出部につながった端子部と、を有し、
前記接続部材は、前記第２領域にて前記端子部に電気的に接続されている、
（１）、（３）及び（５）の何れか１に記載の電子機器。
（７）前記第１導電層と電気的に接続され前記第２導電層から出力されるセンサ信号を読み取る検出回路を備える、
（６）に記載の電子機器。
（８）前記第１基板は、前記検出部と交差するセンサ駆動電極を有する、
（６）に記載の電子機器。

ＤＳＰ…表示装置、ＰＮＬ…表示パネル、ＳＳ…センサ、
ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、ＳＵＢ３…配線基板、
１０…第１ガラス基板、２０…第２ガラス基板、
Ｌ１…導電層、Ｌ２…導電層、Ｃ…接続部材、
ＶＡ…貫通孔、ＶＢ…貫通孔、ＶＣ…貫通孔、ＣＣ…凹部、Ｎ…切り欠き部
ＶＣ１…第１部分、ＶＣ２…第２部分、ＶＣ３…第３部分、
Ｖ，Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６…接続用孔、
Ｒｘ…検出電極、ＲＳ…検出部、ＲＴ…端子部、
Ｐ，Ｐ１，Ｐ２，Ｐ３，Ｐ４…パッド、Ｗ…配線、
ＢＭ…遮光層、ＯＣ…オーバーコート層、
ＯＩ…有機絶縁膜、ＳＥ…シール材、ＳＥ１…第１シール部、ＳＥ２…第２シール部
ＤＡ…表示領域（第１領域）、ＮＤＡ…非表示領域（第２領域）、
ＲＣ…検出回路、
ＷＩ１…第１幅、ＷＩ２…第２幅、ＳＩ１…辺。

Claims (8)

1. 第１ガラス基板と、第１導電層と、を有する第１基板と、
   前記第１ガラス基板及び前記第１導電層と対向した第２ガラス基板と、第２導電層と、を有する第２基板と、
   前記第１基板と前記第２基板との間に位置し前記第１基板と前記第２基板とを貼り合せるシール材と、
   前記第２ガラス基板、前記シール材及び前記第１導電層を貫通した接続用孔と、
   前記接続用孔を通って前記第１導電層と前記第２導電層とを電気的に接続した接続部材と、を備える、
   電子機器。
2. 前記シール材は、第１幅を有する第１シール部と、前記第１幅より大きい第２幅を有する第２シール部と、を有し、
   前記接続用孔は、前記シール材のうち前記第２シール部を貫通している、
   請求項１に記載の電子機器。
3. 第１ガラス基板と、第１導電層と、を有する第１基板と、
   前記第１ガラス基板及び前記第１導電層と対向した第２ガラス基板と、複数の第２導電層と、を有する第２基板と、
   前記第１基板と前記第２基板との間に位置し前記第１基板と前記第２基板とを貼り合せるシール材と、
   前記第２ガラス基板及び前記シール材を貫通し複数の接続用孔と、
   前記複数の接続用孔のうち少なくとも１個の接続用孔を通って前記第１導電層と前記第２導電層とを電気的に接続した接続部材と、を備え、
   前記複数の接続用孔の位置は、前記複数の第２導電層が並ぶ方向に揃っていない、
   電子機器。
4. 前記複数の接続用孔は、千鳥状に並んでいる、
   請求項３に記載の電子機器。
5. 第１ガラス基板と、第１導電層と、を有する第１基板と、
   前記第１ガラス基板及び前記第１導電層と対向した第２ガラス基板と、第２導電層と、を有する第２基板と、
   前記第１基板と前記第２基板との間に位置し前記第１基板と前記第２基板とを貼り合せるシール材と、
   前記第１導電層を貫通する第２貫通孔と、
   前記第２貫通孔につなげられ前記シール材を貫通する第３貫通孔と、
   前記第２貫通孔及び前記第３貫通孔と対向し前記第２ガラス基板の一側縁に形成された切り欠き部と、
   前記第２貫通孔、前記第３貫通孔及び前記切り欠き部を通って前記第１導電層と前記第２導電層とを電気的に接続した接続部材と、を備える、
   電子機器。
6. 前記第２導電層は、第１領域に位置した検出部と、前記第１領域と隣り合う第２領域に位置し前記検出部につながった端子部と、を有し、
   前記接続部材は、前記第２領域にて前記端子部に電気的に接続されている、
   請求項１、３及び５の何れか１項に記載の電子機器。
7. 前記第１導電層と電気的に接続され前記第２導電層から出力されるセンサ信号を読み取る検出回路を備える、
   請求項６に記載の電子機器。
8. 前記第１基板は、前記検出部と交差するセンサ駆動電極を有する、
   請求項６に記載の電子機器。

Images