JP2023131959A - 表示装置 - Google Patents

Abstract

【課題】セルギャップに係る均一性を改善する。【解決手段】表示装置１０は、アレイ基板２１と、対向基板２０と、第１画素電極２４αと、第１画素電極に対して第１方向に間隔を空けて配される第２画素電極２４βと、第２画素電極に対して第１方向に間隔を空けて配される第３画素電極２４γと、第１画素電極と第２画素電極との間に位置し、第１方向と交差する第２方向に沿って延在する第１配線３１α，３２αと、第２画素電極２４βを含み、第２方向に沿って並ぶ複数の画素電極２４からなる第２画素電極列２４βＣと、第３画素電極２４γを含み、第２方向に沿って並ぶ複数の画素電極からなる第３画素電極列２４γＣと、第１配線の下層側に配される第１絶縁膜３６と、対向基板からアレイ基板に向けて突出するスペーサ４０と、を備え、平坦化膜３６は、スペーサと重畳する部分が、残りの部分よりも高い高位部３６Ａとなっている。【選択図】図４

Description

本明細書が開示する技術は、表示装置に関する。

従来、表示装置の一例として下記特許文献１に記載されたものが知られている。特許文献１に記載の表示装置は、第１共通電極と、前記第１共通電極と第１方向に離間する第２共通電極と、前記第１共通電極及び前記第２共通電極と重畳し、前記第１方向に延在する金属配線と、を有し、前記金属配線は、前記第１共通電極と前記第２共通電極との間にも位置しており、前記金属配線は、前記第１共通電極と前記第２共通電極のいずれか一方と重畳する端部を有している。

特開２０１９－１５９０２８号公報

上記した特許文献１に記載された表示装置では、第１基板と第２基板とのセルギャップを形成するスペーサは、第１共通電極と第２共通電極の間において、金属配線と重畳して配されている。ここで、スペーサの径に対して金属配線の線幅が十分な大きさであれば、第１基板の内面に対する接触面積を十分に確保することができる。しかしながら、高精細化等に伴って金属配線の線幅を十分に確保できない場合には、第１基板の内面のうち、スペーサとは重畳するものの金属配線とは非重畳となる部分がスペーサとは接触不能となる。このため、第１基板の内面に対するスペーサの接触面積を十分に確保できなくなるおそれがあった。上記した接触面積が十分でないと、セルギャップに係る均一性が損なわれるおそれがある。

本明細書に記載の技術は、上記のような事情に基づいて完成されたものであって、セルギャップに係る均一性を改善することを目的とする。

（１）本明細書に記載の技術に関わる表示装置は、アレイ基板と、前記アレイ基板と間隔を空けて対向する対向基板と、前記アレイ基板に設けられる第１画素電極と、前記アレイ基板に設けられ、前記第１画素電極に対して第１方向に間隔を空けて配される第２画素電極と、前記アレイ基板に設けられ、前記第２画素電極に対して前記第１方向に間隔を空けて配される第３画素電極と、前記アレイ基板に設けられ、前記第１画素電極と前記第２画素電極との間に位置し、前記第１方向と交差する第２方向に沿って延在する第１配線と、前記アレイ基板に設けられ、前記第２画素電極を含み、前記第２方向に沿って並ぶ複数の画素電極からなる第２画素電極列と、前記アレイ基板に設けられ、前記第３画素電極を含み、前記第２方向に沿って並ぶ複数の画素電極からなる第３画素電極列と、前記アレイ基板に設けられ、前記第１配線の下層側に配される第１絶縁膜と、前記対向基板に設けられ、前記対向基板から前記アレイ基板に向けて突出するスペーサと、を備え、前記スペーサは、前記第２画素電極列と前記第３画素電極列との間に位置し、前記第１絶縁膜は、前記スペーサと重畳する部分が、残りの部分よりも高い高位部となっている。

（２）また、上記表示装置は、上記（１）に加え、前記スペーサは、前記第２画素電極と前記第３画素電極との間に位置していてもよい。

（３）また、上記表示装置は、上記（１）または上記（２）に加え、前記アレイ基板または前記対向基板には、前記第１画素電極と重畳して配される第１カラーフィルタと、前記第２画素電極と重畳して配される第２カラーフィルタと、前記第３画素電極と重畳して配される第３カラーフィルタと、が設けられ、前記第１カラーフィルタは、比視感度が最も高く、前記第２カラーフィルタは、前記比視感度が最も低く、前記第３カラーフィルタは、前記第１カラーフィルタよりも前記比視感度が低くて前記第２カラーフィルタよりも前記比視感度が高くてもよい。

（４）また、上記表示装置は、上記（３）に加え、前記アレイ基板には、前記第３画素電極に対して前記第１方向に前記第２画素電極とは反対側に間隔を空けて配される第４画素電極が設けられ、前記第１カラーフィルタは、前記第１画素電極及び前記第４画素電極とそれぞれ重畳して配され、前記アレイ基板には、前記第３画素電極と前記第４画素電極との間に位置し、前記第２方向に沿って延在する第２配線が設けられてもよい。

（５）また、上記表示装置は、上記（１）から上記（４）のいずれかに加え、前記アレイ基板には、前記第１配線の上層側に配される第２絶縁膜と、前記第２絶縁膜の上層側に配される位置検出電極と、が設けられ、前記第１配線には、複数の前記位置検出電極のいずれかに接続される第１位置検出配線が含まれてもよい。

（６）また、上記表示装置は、上記（５）に加え、前記アレイ基板には、前記第１絶縁膜よりも下層側に配される第３配線と、前記第１配線と同層に配される遮蔽部と、が設けられ、前記第１画素電極、前記第２画素電極及び前記第３画素電極は、前記第２方向に間隔を空けて複数ずつ並んで配され、前記位置検出電極は、前記第２方向に間隔を空けて複数が並んで配され、前記第２方向に隣り合う２つの前記位置検出電極の境界が、前記第２方向に隣り合う２つずつの前記第１画素電極、前記第２画素電極及び前記第３画素電極の境界と整合して配され、前記第３配線は、前記第１方向に沿って延在し、前記第２方向に隣り合う２つの前記位置検出電極の間に位置して配され、前記遮蔽部は、前記第３配線の少なくとも一部と重畳して配され、複数の前記位置検出電極のいずれかに直接的にまたは間接的に接続されてもよい。

（７）また、上記表示装置は、上記（６）に加え、前記スペーサには、メインスペーサと、前記対向基板からの突出寸法が前記メインスペーサよりも小さい複数のサブスペーサと、が含まれ、前記メインスペーサは、複数の前記位置検出電極のいずれかと重畳して配され、複数の前記サブスペーサには、複数の前記位置検出電極のいずれかと重畳して配される第１サブスペーサと、少なくとも一部が前記第２方向に隣り合う２つの前記位置検出電極の間に位置し、前記遮蔽部の一部と重畳して配される第２サブスペーサと、が含まれてもよい。

（８）また、上記表示装置は、上記（６）に加え、前記スペーサには、メインスペーサと、前記対向基板からの突出寸法が前記メインスペーサよりも小さいサブスペーサと、が含まれ、前記メインスペーサ及び前記サブスペーサは、いずれも複数の前記位置検出電極のいずれかと重畳し、前記遮蔽部とは非重畳に配されてもよい。

（９）また、上記表示装置は、上記（６）から上記（８）のいずれかに加え、前記アレイ基板には、前記第３画素電極に対して前記第１方向に前記第２画素電極とは反対側に間隔を空けて配される第４画素電極と、前記第３画素電極と前記第４画素電極との間に位置し、前記第２方向に沿って延在する第２位置検出配線と、が設けられ、前記アレイ基板または前記対向基板には、前記第１画素電極及び前記第４画素電極とそれぞれ重畳して配される第１カラーフィルタと、前記第２画素電極と重畳して配される第２カラーフィルタと、前記第３画素電極と重畳して配される第３カラーフィルタと、が設けられ、前記第１カラーフィルタは、比視感度が最も高く、前記第２カラーフィルタは、前記比視感度が最も低く、前記第３カラーフィルタは、前記第１カラーフィルタよりも前記比視感度が低くて前記第２カラーフィルタよりも前記比視感度が高く、前記遮蔽部には、前記第１位置検出配線に連なる第１遮蔽部と、前記第２位置検出配線に連なる第２遮蔽部と、前記第１位置検出配線、前記第２位置検出配線、前記第１遮蔽部及び前記第２遮蔽部とは分離される第３遮蔽部と、が含まれ、前記第３遮蔽部は、前記第１方向に前記第１遮蔽部と前記第２遮蔽部との間に位置して配されてもよい。

（１０）また、上記表示装置は、上記（６）から上記（８）のいずれかに加え、前記アレイ基板には、複数の前記第３画素電極に対して前記第１方向に前記第２画素電極とは反対側に間隔を空けて配される複数の第４画素電極と、前記第３画素電極と前記第４画素電極との間に位置し、前記第２方向に沿って延在する第２位置検出配線と、が設けられ、前記アレイ基板または前記対向基板には、複数ずつの前記第１画素電極及び前記第４画素電極とそれぞれ重畳して配される第１カラーフィルタと、前記第２画素電極と重畳して配される第２カラーフィルタと、前記第３画素電極と重畳して配される第３カラーフィルタと、が設けられ、前記第１カラーフィルタは、比視感度が最も高く、前記第２カラーフィルタは、前記比視感度が最も低く、前記第３カラーフィルタは、前記第１カラーフィルタよりも前記比視感度が低くて前記第２カラーフィルタよりも前記比視感度が高く、前記遮蔽部には、前記第１位置検出配線に連なる第４遮蔽部と、前記第２位置検出配線に連なる第５遮蔽部と、が含まれ、前記第４遮蔽部及び前記第５遮蔽部は、間に前記高位部を挟んで配されてもよい。

（１１）また、上記表示装置は、上記（１０）に加え、複数の前記位置検出電極には、第１位置検出電極と、前記第１位置検出電極に対して前記第２方向に間隔を空けて配される第２位置検出電極と、前記第２位置検出電極に対して前記第２方向に間隔を空けて配される第３位置検出電極と、が含まれ、前記第４遮蔽部及び前記第５遮蔽部は、前記第１位置検出電極と前記第２位置検出電極との間と、前記第２位置検出電極と前記第３位置検出電極との間と、にそれぞれ位置して配され、前記遮蔽部には、前記第２位置検出配線に連なる第６遮蔽部と、前記第１位置検出配線に連なる第７遮蔽部と、が含まれ、前記第６遮蔽部は、前記第５遮蔽部に対して前記第２位置検出配線を挟んで前記第１方向の反対側に配され、前記第７遮蔽部は、前記第４遮蔽部に対して前記第１位置検出配線を挟んで前記第１方向の反対側に配されてもよい。

（１２）また、上記表示装置は、上記（５）から上記（１１）のいずれかに加え、前記第１画素電極、前記第２画素電極、前記第３画素電極、前記第１配線、前記スペーサ及び前記高位部は、複数ずつ備えられ、複数の前記第１配線には、複数の前記位置検出電極のいずれかに対して複数箇所で接続される第１接続配線が含まれ、前記第１接続配線は、前記第１位置検出配線に対して前記第２方向に間隔を空けて並んで配されてもよい。

（１３）また、上記表示装置は、上記（１）から上記（１２）のいずれかに加え、前記第１画素電極、前記第２画素電極及び前記第３画素電極は、前記第２方向に間隔を空けて複数ずつ並んで配され、前記スペーサ及び前記高位部は、前記第２方向に間隔を空けて複数ずつ並んで配されてもよい。

（１４）また、上記表示装置は、上記（１３）に加え、前記アレイ基板には、前記第２画素電極と前記第３画素電極との間に位置し、前記第２方向に隣り合う２つの前記高位部の間に位置し、前記第１配線と同層に配され、前記第２方向に沿って延在するダミー配線が設けられてもよい。

（１５）また、上記表示装置は、上記（１４）に加え、前記アレイ基板には、前記第１配線の上層側に配される第２絶縁膜と、前記第２絶縁膜の上層側に配される位置検出電極と、が設けられ、前記第１配線には、複数の前記位置検出電極のいずれかに接続される第１位置検出配線が含まれ、前記ダミー配線は、複数の前記位置検出電極のいずれかに接続されてもよい。

本明細書に記載の技術によれば、セルギャップに係る均一性を改善することができる。

実施形態１に係る液晶パネルの平面図 液晶パネルの表示領域における画素配列に示す平面図であり、第１金属膜、半導体膜、第２金属膜及び第２透明電極膜を異なる網掛け状にして示す平面図 図２と同じ範囲を示す平面図であり、第１透明電極膜を網掛け状にして示す平面図 図２と同じ範囲を示す平面図であり、第３金属膜を網掛け状にして示す平面図 液晶パネルの図２のv－v線断面図 液晶パネルの図２のvi－vi線断面図 図２の一部（メインスペーサ付近）を拡大した平面図 図４の一部（メインスペーサ付近）を拡大した平面図 図２の一部（第１スリット付近）を拡大した平面図 液晶パネルの図９のx－x線断面図 図４の一部（第１スリット付近）を拡大した平面図 図３の一部（第１スリット付近）を拡大した平面図 液晶パネルの図９のxiii－xiii線断面図 液晶パネルの図９のxiv－xiv線断面図 実施形態２に係る液晶パネルの表示領域における画素配列に示す平面図であり、第３金属膜を網掛け状にして示す平面図 液晶パネルの図１５のxvi－xvi線断面図 実施形態３に係る液晶パネルの表示領域における画素配列に示す平面図であり、第３金属膜を網掛け状にして示す平面図 実施形態４に係る液晶パネルの表示領域における画素配列に示す平面図であり、第３金属膜を網掛け状にして示す平面図 実施形態５に係る液晶パネルの表示領域における画素配列に示す平面図であり、第３金属膜を網掛け状にして示す平面図 液晶パネルの図１９のxx－xx線断面図 実施形態６に係る液晶パネルの表示領域における画素配列に示す平面図であり、第３金属膜を網掛け状にして示す平面図 液晶パネルの図２１のxxii－xxii線断面図

＜実施形態１＞
実施形態１を図１から図１４によって説明する。本実施形態では、画像表示機能及びタッチパネル機能（位置入力機能、位置検出機能）を備える液晶パネル（表示装置）１０について例示する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、図５，図６，図１０，図１３及び図１４の上側を表側とし、同図下側を裏側とする。

図１を用いて液晶パネル１０の概略的な平面構成について説明する。液晶パネル１０は、図１に示すように、全体として平面形状が横長の略方形状とされる。この液晶パネル１０は、その短辺方向がＹ軸方向と、長辺方向がＸ軸方向と、板厚方向（各基板２０，２１の板面の法線方向）がＺ軸方向と、それぞれ一致している。本実施形態では、Ｘ軸方向が「第１方向」であり、Ｙ軸方向が「第２方向」である。液晶パネル１０は、自身の裏側に配されたバックライト装置（照明装置）から照射される照明光を利用して画像を表示することが可能とされる。バックライト装置は、液晶パネル１０に対して裏側（背面側）に配置され、例えば光源（例えばＬＥＤなど）や光源からの光に光学作用を付与することで面状の光に変換する光学部材などを有する。

液晶パネル１０は、図１に示すように、画面の中央側部分が、画像が表示される表示領域（図１において一点鎖線により囲った範囲）ＡＡとされる。これに対し、液晶パネル１０の画面における表示領域ＡＡを取り囲む額縁状（枠状）の外周側部分が、画像が表示されない非表示領域ＮＡＡとされる。液晶パネル１０は、一対の基板２０，２１を貼り合わせてなる。一対の基板２０，２１のうち表側（正面側）の基板が対向基板２０とされ、裏側（背面側）の基板がアレイ基板（アクティブマトリクス基板）２１とされる。対向基板２０及びアレイ基板２１は、いずれもガラス基板の内面側に各種の膜が積層形成されてなる。なお、両基板２０，２１の外面側には、それぞれ偏光板が貼り付けられている。

対向基板２０は、図１に示すように、短辺寸法がアレイ基板２１の短辺寸法よりも短くされるのに対し、アレイ基板２１に対して短辺方向（Ｙ軸方向）についての一方の端部が揃う形で貼り合わせられている。従って、アレイ基板２１における短辺方向の他方の端部は、対向基板２０に対して側方に突き出していて対向基板２０とは非重畳となる突き出し部２１Ａとされる。この突き出し部２１Ａには、次述する表示機能やタッチパネル機能に係る各種信号を供給するためのドライバ（信号供給部）１１及びフレキシブル基板１２が実装されている。ドライバ１１は、アレイ基板２１の突き出し部２１Ａに対してＣＯＧ（Chip On Glass）実装されている。ドライバ１１は、内部に駆動回路を有するＬＳＩチップからなり、フレキシブル基板１２によって伝送される各種信号を処理する。なお、ドライバ１１は、アレイ基板２１において表示領域ＡＡに対してＹ軸方向の一端側に配されている、と言える。フレキシブル基板１２は、絶縁性及び可撓性を有する合成樹脂材料（例えばポリイミド系樹脂等）からなる基材上に多数本の配線パターンを形成した構成とされる。フレキシブル基板１２は、一端側部分がアレイ基板２１に、他端側部分が外部のコントロール基板（信号供給源）に、それぞれ接続されている。コントロール基板から供給される各種信号は、フレキシブル基板１２を介して液晶パネル１０に伝送される。また、アレイ基板２１の非表示領域ＮＡＡには、表示領域ＡＡをＸ軸方向に両側から挟み込む形で一対のゲート回路部１３が設けられている。ゲート回路部１３は、後述するゲート配線２６に走査信号を供給するためのものであり、アレイ基板２１にモノリシックに設けられている。

本実施形態に係る液晶パネル１０は、画像を表示する表示機能と、表示される画像に基づいて使用者が入力する位置（入力位置）を検出するタッチパネル機能と、を併有している。液晶パネル１０には、タッチパネル機能を発揮するためのタッチパネルパターンが一体化（インセル化）されている。タッチパネルパターンは、いわゆる投影型静電容量方式とされ、その検出方式が自己容量方式とされる。タッチパネルパターンは、図１に示すように、液晶パネル１０の板面内においてマトリクス状に並んで配される複数のタッチ電極（位置検出電極）３０から構成されている。タッチ電極３０は、液晶パネル１０の表示領域ＡＡに配されている。従って、液晶パネル１０の表示領域ＡＡは、入力位置を検出可能なタッチ領域（位置入力領域）とほぼ一致している。なお、非表示領域ＮＡＡは、入力位置を検出不能な非タッチ領域（非位置入力領域）とほぼ一致している。液晶パネル１０の表示領域ＡＡに表示された画像に基づいて、使用者が、導電体である使用者の指や使用者によって操作されるタッチペンなどの位置入力体を、液晶パネル１０の表面（表示面）に近づけると、その位置入力体とタッチ電極３０との間で静電容量が形成される。これにより、位置入力体の近くにあるタッチ電極３０にて検出される静電容量には、位置入力体が近づくのに伴って変化が生じ、位置入力体から遠くにあるタッチ電極３０の静電容量とは異なるものとなる。この静電容量の相違に基づいて、後述する検出回路は、入力位置を検出することが可能である。

タッチ電極３０は、図１に示すように、表示領域ＡＡにおいてＸ軸方向（第１方向）及びＹ軸方向（第２方向）に沿って複数ずつがそれぞれ間隔を空けて並んで配されている。タッチ電極３０は、平面に視て略方形状をなしており、一辺の寸法が数ｍｍ程度とされる。タッチ電極３０は、平面に視た大きさが後述する画素ＰＸよりも遙かに大きくなっており、Ｘ軸方向及びＹ軸方向に複数（数十～数百程度）ずつの画素ＰＸに跨る範囲に配置されている。タッチ電極３０の詳しい構成については、後に改めて説明する。

複数のタッチ電極３０には、図１に示すように、液晶パネル１０に設けられた複数のタッチ配線（位置検出配線）３１が選択的に接続されている。タッチ配線３１は、概ねＹ軸方向に沿って延在する。タッチ配線３１のＹ軸方向の一端側部分が、非表示領域ＮＡＡにてドライバ１１に対して接続されている。タッチ配線３１のＹ軸方向の他端側部分が、表示領域ＡＡにてＹ軸方向に沿って並ぶ複数のタッチ電極３０のうちの特定のタッチ電極３０に対して接続されている。タッチ配線３１は、Ｙ軸方向の形成範囲がドライバ１１から接続対象のタッチ電極３０に至るまでの範囲に限られており、接続対象のタッチ電極３０よりもドライバ１１側（図１の下側）とは反対側（図１の上側）には非配置とされる。なお、タッチ配線３１の設置数によっては、１つのタッチ電極３０に１本のみのタッチ配線３１を接続してもよいが、１つのタッチ電極３０に複数のタッチ配線３１を接続してもよい。また、１つのタッチ電極３０に接続するタッチ配線３１の本数は、タッチ電極３０の位置に応じて異なっていてもよい。その場合は、例えばドライバ１１から遠いタッチ電極３０に接続されるタッチ配線３１の数を、ドライバ１１に近いタッチ電極３０に接続されるタッチ配線３１の数よりも多くするのが好ましいが、必ずしもその限りではない。なお、図１では、タッチ電極３０に対するタッチ配線３１の接続箇所（第１コンタクトホールＣＨ１）を黒丸にて図示している。さらにタッチ配線３１は、検出回路と接続されている。検出回路は、ドライバ１１に備えられてもよいが、フレキシブル基板１２を介して液晶パネル１０の外部に備えられてもよい。タッチ配線３１の詳しい構成については、後に改めて説明する。

複数のタッチ電極３０には、図１に示すように、液晶パネル１０に設けられた複数の接続配線３２が接続されている。接続配線３２は、タッチ配線３１と同様に、概ねＹ軸方向に沿って延在する。接続配線３２は、接続対象のタッチ電極３０と重畳して配され、Ｙ軸方向についての形成範囲が、接続対象のタッチ電極３０の同形成範囲に限られている。接続配線３２は、接続対象のタッチ電極３０に対して複数箇所で接続されている。なお、図１では、タッチ電極３０に対する接続配線３２の接続箇所（第２コンタクトホールＣＨ２）を黒丸にて図示している。このような接続配線３２によってタッチ電極３０の抵抗分布が低減される。接続配線３２は、タッチ配線３１に対してＹ軸方向にドライバ１１側とは反対側に間隔を空けて配されている。つまり、接続配線３２は、タッチ配線３１と同列に位置する。接続配線３２は、タッチ配線３１が非配置とされるスペースを利用して配置されている、と言える。タッチ電極３０に対して重畳配置される接続配線３２の数は、ドライバ１１から遠いタッチ電極３０が、ドライバ１１に近いタッチ電極３０よりも多い。

図２を用いてアレイ基板２１の表示領域ＡＡにおける画素配列について説明する。図２では、アレイ基板２１に備わる第１金属膜、半導体膜、第２金属膜及び第２透明電極膜をそれぞれ異なる網掛け状にして図示する。なお、図２では、第１透明電極膜や対向基板２０に備わる構成等を二点鎖線にて図示する。また、上記したアレイ基板２１に備わる各膜に関しては、後に詳しく説明する。アレイ基板２１の表示領域ＡＡにおける内面側には、図２に示すように、複数ずつのＴＦＴ（薄膜トランジスタ、スイッチング素子）２３及び画素電極２４が、アレイ基板２１の面内にて間隔を空けて並んで設けられている。複数ずつのＴＦＴ２３及び画素電極２４は、Ｘ軸方向（第１方向）及びＸ軸方向と交差するＹ軸方向（第２方向）にそれぞれ間隔を空けてマトリクス状（行列状）に並んで設けられる。ＴＦＴ２３及び画素電極２４の周りには、格子状をなすゲート配線（第３配線、走査配線）２６及びソース配線（信号配線）２７が取り囲むようにして配設されている。ゲート配線２６は、Ｘ軸方向に沿ってほぼ直線状に延在し、Ｙ軸方向に画素電極２４を挟むよう間隔を空けて複数が並んで配される。ゲート配線２６は、Ｘ軸方向の位置に応じて線幅が変化する。ソース配線２７は、ジグザグ状に繰り返し屈曲されつつも概ねＹ軸方向に沿って延在している。ソース配線２７は、Ｘ軸方向に画素電極２４を挟むよう間隔を空けて複数が並んで配される。ゲート配線２６及びソース配線２７は、互いに交差しており、その交差箇所の数は、ゲート配線２６の設置数と、ソース配線２７の設置数と、を乗算した値となる。ＴＦＴ２３は、いずれも自身に接続される画素電極２４とゲート配線２６との間にＹ軸方向に挟まれて配されている。なお、複数のＴＦＴ２３には、接続対象とされるソース配線２７に対して図２の右側に位置するものと同図の左側に位置するものとが含まれている。接続対象とされるソース配線２７に対して図２の右側に位置するＴＦＴ２３と、同図の左側に位置するＴＦＴ２３と、がＹ軸方向に２つずつ交互に並んでいる。また、全てのＴＦＴ２３は、接続対象とされる画素電極２４に対して図２の下側に位置する。

図１及び図３を用いてアレイ基板２１に備わる共通電極２５について説明する。図３では、アレイ基板２１に備わる第１透明電極膜を網掛け状にして図示する。アレイ基板２１には、図３に示すように、表示領域ＡＡのほぼ全域にわたって配される共通電極２５が設けられている。共通電極２５は、複数の画素電極２４に対して下層側に重畳して配されている。共通電極２５は、図１及び図３に示すように、既述したタッチ電極３０を構成している。共通電極２５には、隣り合うタッチ電極３０の間を仕切るよう配されるスリット２５Ａが形成されている。スリット２５Ａは、全体としては平面に視て略格子状をなしている。スリット２５Ａは、概ねＸ軸方向に沿って共通電極２５の全長にわたって横断する第１スリット２５Ａ１と、概ねＹ軸方向に沿って共通電極２５の全長にわたって縦断する第２スリット２５Ａ２と、からなる。なお、図３には、４つのタッチ電極３０が図示されている。共通電極２５は、スリット２５Ａによって平面に視て略碁盤目状に分割されて相互が電気的に独立した複数のタッチ電極３０からなる。Ｙ軸方向に沿って並ぶタッチ電極３０は、第１スリット２５Ａ１により仕切られる。Ｘ軸方向に沿って並ぶタッチ電極３０は、第２スリット２５Ａ２により仕切られる。このようなタッチ電極３０に接続されたタッチ配線３１には、ドライバ１１から、画像表示機能に係る共通電位信号と、タッチパネル機能に係るタッチ信号（位置検出信号）と、が時分割して供給される。ドライバ１１からタッチ配線３１に共通電位信号が供給されるタイミングが表示期間である。ドライバ１１からタッチ配線３１にタッチ信号が供給されるタイミングがセンシング期間（位置検出期間）である。この共通電位信号は、同じタイミング（表示期間）で全てのタッチ配線３１に伝送されることで、全てのタッチ電極３０が共通電位信号に基づく基準電位となって共通電極２５として機能する。また、共通電極２５には、ＴＦＴ２３の大部分（後述する第３コンタクトホールＣＨ３及び第４コンタクトホールＣＨ４付近）と重畳する第１開口２５Ｂ１が形成されている。第１開口２５Ｂ１は、共通電極２５のうち、複数のＴＦＴ２３のそれぞれと重畳する位置に複数が形成されている。複数の第１開口２５Ｂ１は、共通電極２５においてＸ軸方向及びＹ軸方向に間隔を空けてマトリクス状に並んで配される。共通電極２５は、第１開口２５Ｂ１によって画素電極２４との短絡が避けられている。また、共通電極２５には、タッチ配線３１及び接続配線３２の大部分と重畳する第２開口２５Ｂ２が形成されている。

図４を用いてタッチ配線３１及び接続配線３２について説明する。図４では、アレイ基板２１に備わる第３金属膜を網掛け状にして図示する。なお、図４では、第１透明電極膜（共通電極２５及びタッチ電極３０）等を二点鎖線にて図示する。タッチ配線３１は、図４に示すように、ソース配線２７に対して平面に視て重畳して配されている。タッチ配線３１は、ソース配線２７と同様に、ジグザグ状に繰り返し屈曲されつつも概ねＹ軸方向に沿って延在している。タッチ配線３１は、Ｙ軸方向に隣り合うタッチ電極３０の間を仕切る第１スリット２５Ａ１を横切って配される。接続配線３２は、タッチ配線３１と同層にあり、ソース配線２７に対して平面に視て重畳して配されている。接続配線３２は、ソース配線２７及びタッチ配線３１と同様に、ジグザグ状に繰り返し屈曲されつつも概ねＹ軸方向に沿って延在している。接続配線３２は、接続対象のタッチ電極３０と、Ｙ軸方向に隣り合うタッチ電極３０と、の間を仕切る第１スリット２５Ａ１を横切ることがなく、当該第１スリット２５Ａ１とは非重畳の関係とされる。接続配線３２は、接続対象のタッチ電極３０に対してＹ軸方向に隣り合うタッチ電極３０と重畳するタッチ配線３１及び接続配線３２とは、第１スリット２５Ａ１分の間隔を空けてＹ軸方向に並ぶ関係とされる。

図５を用いて液晶パネル１０における画素電極２４（画素ＰＸ）の中央部付近の断面構成を説明する。液晶パネル１０は、図５に示すように、一対の基板２０，２１間に配されて電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層（媒質層）２２を有している。液晶パネル１０を構成する対向基板２０の内面側における表示領域ＡＡには、青色（Ｂ）、緑色（Ｇ）及び赤色（Ｒ）を呈する３色のカラーフィルタ２８が設けられている。互いに異なる色を呈する複数のカラーフィルタ２８は、ゲート配線２６の延在方向（Ｘ軸方向）に隣り合うよう並んで配される。互いに異なる色を呈する複数のカラーフィルタ２８は、ソース配線２７の延在方向（概ねＹ軸方向）に沿って延在している。このように、互いに異なる色を呈する複数のカラーフィルタ２８は、全体としてストライプ状に配列されている。これらのカラーフィルタ２８は、アレイ基板２１側の各画素電極２４と平面に視て重畳する配置とされている。互いに異なる色を呈する複数のカラーフィルタ２８は、その境界（色境界）がソース配線２７と重畳する配置とされる。また、カラーフィルタ２８の上層側（液晶層２２側）には、平坦化のために対向基板２０のほぼ全域にわたってベタ状に配されるオーバーコート膜３３が設けられている。なお、両基板２０，２１のうち、液晶層２２に接する最内面（最上層）には、液晶層２２に含まれる液晶分子を配向させるための配向膜がそれぞれ形成されている。

カラーフィルタ２８には、図５に示すように、緑色を呈する第１カラーフィルタ（緑色カラーフィルタ）２８Ｇと、青色を呈する第２カラーフィルタ（青色カラーフィルタ）２８Ｂと、赤色を呈する第３カラーフィルタ（赤色カラーフィルタ）２８Ｒと、が含まれる。以下では、カラーフィルタ２８を区別する場合には、緑色を呈する第１カラーフィルタの符号に添え字Ｇを、青色を呈する第２カラーフィルタの符号に添え字Ｂを、赤色を呈する第３カラーフィルタの符号に添え字Ｒを付し、区別せずに総称する場合には、符号に添え字を付さないものとする。第１カラーフィルタ２８Ｇは、緑色の波長領域（約５００ｎｍ～約５７０ｎｍ）に含まれる波長の緑色光を選択的に透過する。第１カラーフィルタ２８Ｇは、比視感度が最も高い。第２カラーフィルタ２８Ｂは、青色の波長領域（約４００ｎｍ～約５００ｎｍ）に含まれる青色光を選択的に透過する。第２カラーフィルタ２８Ｂは、比視感度が最も低い。第３カラーフィルタ２８Ｒは、赤色の波長領域（約６００ｎｍ～約７８０ｎｍ）に含まれる波長の赤色光を選択的に透過する。第３カラーフィルタ２８Ｒは、第１カラーフィルタ２８Ｇよりも比視感度が低いものの、第２カラーフィルタ２８Ｂよりは比視感度が高い。本実施形態では、カラーフィルタ２８は、図５の左側から第１カラーフィルタ２８Ｇ、第２カラーフィルタ２８Ｂ、第３カラーフィルタ２８Ｒの順で繰り返し並ぶ配列とされる。

この液晶パネル１０においては、図５に示すように、Ｘ軸方向に沿って並ぶ３色のカラーフィルタ２８Ｇ，２８Ｂ，２８Ｒと、各カラーフィルタ２８Ｇ，２８Ｂ，２８Ｒと対向する３つの画素電極２４と、が３色の画素ＧＰＸ，ＢＰＸ，ＲＰＸをそれぞれ構成している。最も視感度が高い緑色を呈する第１画素（緑色画素）ＧＰＸは、第１カラーフィルタ２８Ｇと、第１カラーフィルタ２８Ｇと対向する画素電極２４と、により構成される。最も視感度が低い青色を呈する第２画素（青色画素）ＢＰＸは、第２カラーフィルタ２８Ｂと、第２カラーフィルタ２８Ｂと対向する画素電極２４と、により構成される。中間の視感度の赤色を呈する第３画素（赤色画素）ＲＰＸは、第３カラーフィルタ２８Ｒと、第３カラーフィルタ２８Ｒと対向する画素電極２４と、により構成される。そして、この液晶パネル１０においては、Ｘ軸方向に沿って隣り合う３色の画素ＧＰＸ，ＢＰＸ，ＲＰＸによって所定の階調のカラー表示を可能な表示画素が構成されている。画素ＧＰＸ，ＢＰＸ，ＲＰＸにおけるＹ軸方向の配列ピッチは、Ｘ軸方向の配列ピッチの３倍程度とされる。

対向基板２０の表示領域ＡＡにおける内面側には、図５に示すように、遮光部（画素間遮光部、ブラックマトリクス）２９が設けられている。遮光部２９は、優れた遮光性を有する遮光性材料（例えばアクリルやポリイミドなどの感光性樹脂材料にカーボンブラックなどの顔料を含有させた材料）からなる。遮光部２９は、バックライト装置などから照射される光を遮ることができる。表示領域ＡＡにおいて遮光部２９は、平面形状が略格子状をなしており、隣り合う画素電極２４の間を仕切っている。遮光部２９は、アレイ基板２１側の少なくともゲート配線２６及びソース配線２７と平面に視て重畳する配置とされる。遮光部２９は、Ｘ軸方向に沿って延在する第１遮光部２９Ａと、Ｙ軸方向に沿って延在して第１遮光部２９Ａと交差する第２遮光部２９Ｂと、を有する。なお、図５には、第２遮光部２９Ｂのみが図示されており、第１遮光部２９Ａは、図６等に図示されている。第１遮光部２９Ａ及び第２遮光部２９Ｂは、互いの交差箇所が連ねられている。第１遮光部２９Ａは、少なくともＴＦＴ２３及びゲート配線２６と重畳して配され、第２遮光部２９Ｂよりも幅広とされる。第１遮光部２９Ａは、Ｙ軸方向に隣り合う２つのカラーフィルタ２８間を仕切る。第２遮光部２９Ｂは、少なくともソース配線２７、タッチ配線３１及び接続配線３２と重畳して配され、第１遮光部２９Ａよりも幅狭とされる。第２遮光部２９Ｂは、Ｘ軸方向に隣り合う２つのカラーフィルタ２８間を仕切る。対向基板２０の面内において、第１遮光部２９Ａと第２遮光部２９Ｂとにより囲まれた領域（画素開口部）が、画素電極２４の大部分及びカラーフィルタ２８の大部分とそれぞれ重畳する位置関係となっている。上記領域は、画素電極２４及びカラーフィルタ２８の透過光を透過し、液晶パネル１０の外部へ出光させる。なお、遮光部２９は、対向基板２０の非表示領域ＮＡＡにも設けられており、非表示領域ＮＡＡではほぼ全域にわたってベタ状に配されている。

ここで、アレイ基板２１の内面側に積層形成された各種の膜について図６を参照しつつ説明する。アレイ基板２１には、図６に示すように、下層側（ガラス基板側）から順に第１金属膜、ゲート絶縁膜３４、半導体膜、第２金属膜、第１層間絶縁膜３５、平坦化膜（第１絶縁膜）３６、第３金属膜、第２層間絶縁膜（第２絶縁膜）３７、第１透明電極膜、第３層間絶縁膜３８、第２透明電極膜、配向膜が積層形成されている。第１金属膜、第２金属膜及び第３金属膜は、それぞれ銅、チタン、アルミニウム、モリブデン、タングステン等の中から選択される１種類の金属材料からなる単層膜または異なる種類の金属材料からなる積層膜や合金とされることで導電性及び遮光性を有している。第１金属膜は、ゲート配線２６やＴＦＴ２３のゲート電極２３Ａ等を構成する。第２金属膜は、ソース配線２７、ＴＦＴ２３のソース電極２３Ｂ及びドレイン電極２３Ｃ等を構成する。第３金属膜は、タッチ配線３１及び接続配線３２等を構成する。半導体膜は、材料として例えば酸化物半導体、アモルファスシリコン等を用いた薄膜からなり、ＴＦＴ２３の半導体部２３Ｄ等を構成する。第１透明電極膜及び第２透明電極膜は、透明電極材料（例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）等）からなる。第１透明電極膜及び第２透明電極膜は、膜厚が、例えば０．０５μｍ～０．１μｍ程度とされる。第１透明電極膜は、共通電極２５（タッチ電極３０）等を構成する。第２透明電極膜は、画素電極２４等を構成する。配向膜は、既述した通りである。

ゲート絶縁膜３４、第１層間絶縁膜３５、第２層間絶縁膜３７及び第３層間絶縁膜３８は、それぞれ窒化ケイ素（ＳｉＮ_ｘ）、酸化ケイ素（ＳｉＯ_２）等の無機材料からなる。ゲート絶縁膜３４、第１層間絶縁膜３５、第２層間絶縁膜３７及び第３層間絶縁膜３８は、膜厚が、例えば０．２μｍ～０．７μｍ程度とされ、第１透明電極膜及び第２透明電極膜の膜厚よりも概して大きい。平坦化膜３６は、例えばＰＭＭＡ（アクリル樹脂）などの有機材料からなり、感光性を有する。平坦化膜３６は、膜厚が、例えば１μｍ～３μｍ程度とされ、ゲート絶縁膜３４、第１層間絶縁膜３５、第２層間絶縁膜３７及び第３層間絶縁膜３８の膜厚よりも遙かに大きい。この平坦化膜３６によりアレイ基板２１の内面（液晶層２２側の面）が平坦化される。ゲート絶縁膜３４は、下層側の第１金属膜と、上層側の半導体膜及び第２金属膜と、を絶縁状態に保つ。例えば、第１金属膜からなるゲート配線２６と、第２金属膜からなるソース配線２７と、の交差箇所は、ゲート絶縁膜３４により絶縁状態に保たれる。また、ＴＦＴ２３において、第１金属膜からなるゲート電極２３Ａと、半導体膜からなる半導体部２３Ｄと、の重畳箇所は、ゲート絶縁膜３４により絶縁状態に保たれる。第１層間絶縁膜３５及び平坦化膜３６は、下層側の半導体膜及び第２金属膜と、上層側の第３金属膜と、を絶縁状態に保つ。例えば、第２金属膜からなるソース配線２７と、第３金属膜からなるタッチ配線３１または接続配線３２と、の重畳箇所は、第１層間絶縁膜３５及び平坦化膜３６により絶縁状態に保たれる。第２層間絶縁膜３７は、下層側の第３金属膜と、上層側の第１透明電極膜と、を絶縁状態に保つ。例えば、第３金属膜からなるタッチ配線３１及び接続配線３２等と、第１透明電極膜からなる共通電極２５（タッチ電極３０）と、の重畳箇所は、第２層間絶縁膜３７により絶縁状態に保たれる。第３層間絶縁膜３８は、下層側の第１透明電極膜と、上層側の第２透明電極膜と、を絶縁状態に保つ。例えば、第１透明電極膜からなる共通電極２５（タッチ電極３０）と、第２透明電極膜からなる画素電極２４と、の重畳箇所は、第３層間絶縁膜３８により絶縁状態に保たれる。

次に、ＴＦＴ２３に関して図６から図８を参照しつつ説明する。図７では、アレイ基板２１に備わる第１金属膜、半導体膜、第２金属膜及び第２透明電極膜をそれぞれ異なる網掛け状にして図示する。図８では、アレイ基板２１に備わる第３金属膜を網掛け状にして図示する。なお、図７及び図８では、第１透明電極膜や対向基板２０に備わる構成等を二点鎖線にて図示する。ＴＦＴ２３は、図６から図８に示すように、第１金属膜からなるゲート電極２３Ａを有する。ゲート電極２３Ａは、ゲート配線２６の一部（ソース配線２７との交差箇所付近）により構成される。ゲート電極２３Ａは、ゲート配線２６を部分的に拡幅して形成されている。ゲート電極２３Ａは、ゲート配線２６に供給される走査信号に基づいてＴＦＴ２３を駆動する。ＴＦＴ２３は、第２金属膜からなるソース電極２３Ｂを有する。ソース電極２３Ｂは、ソース配線２７の一部（ゲート配線２６との交差箇所）により構成される。ソース電極２３Ｂは、ＴＦＴ２３におけるＸ軸方向の一端（図６から図８に示す左端）に配される。ソース電極２３Ｂは、ゲート電極２３Ａの一部と重畳し、半導体部２３Ｄに接続される。

ＴＦＴ２３は、図６から図８に示すように、第２金属膜からなるドレイン電極２３Ｃを有する。ドレイン電極２３Ｃは、ソース電極２３Ｂとの間にＸ軸方向に間隔を空けた位置、つまりＴＦＴ２３におけるＸ軸方向の他端（図６から図８に示す右端）に配される。ドレイン電極２３Ｃは、平面に視て略Ｌ字型をなしている。ドレイン電極２３Ｃのうち、ソース電極２３Ｂ側の端部が、ゲート電極２３Ａの一部と重畳するよう配されて半導体部２３Ｄに接続される。ドレイン電極２３Ｃのうち、ソース電極２３Ｂ側とは反対側の端部が、画素電極２４に接続される。ドレイン電極２３Ｃと画素電極２４（後述するコンタクト部２４Ｂ）との双方と重畳する位置には、第３金属膜からなる中間電極３９が設けられている。中間電極３９は、Ｚ軸方向に関してドレイン電極２３Ｃと画素電極２４との中間に位置している。中間電極３９は、平面に視て略方形の島状をなしており、同じ第３金属膜の他の部分からなるタッチ配線３１や接続配線３２とは物理的に分離されている。ドレイン電極２３Ｃと中間電極３９との間に介在する第１層間絶縁膜３５及び平坦化膜３６のうち、ドレイン電極２３Ｃ及び中間電極３９と重畳する位置には、第３コンタクトホールＣＨ３が形成されている。中間電極３９は、ドレイン電極２３Ｃに対して第３コンタクトホールＣＨ３を通して接続されている。中間電極３９と画素電極２４との間に介在する第２層間絶縁膜３７及び第３層間絶縁膜３８のうち、中間電極３９及び画素電極２４と重畳する位置には、第４コンタクトホールＣＨ４が形成されている。画素電極２４は、中間電極３９に対して第４コンタクトホールＣＨ４を通して接続されている。このように、画素電極２４は、中間電極３９を介してドレイン電極２３Ｃに接続されている。

ＴＦＴ２３は、図６から図８に示すように、チャネル部を含む島状の半導体部２３Ｄを有する。半導体部２３Ｄは、平面に視て横長の方形状をなす。半導体部２３Ｄは、ゲート絶縁膜３４を介してゲート電極２３Ａと重畳する。半導体部２３Ｄの一端側部分が、ソース電極２３Ｂに接続される。半導体部２３Ｄの他端側部分がドレイン電極２３Ｃに接続される。半導体部２３Ｄのうち、ゲート電極２３Ａと重畳し、ソース電極２３Ｂ及びドレイン電極２３Ｃとは非重畳とされる部分が、チャネル（電流経路）として機能するチャネル部である。半導体部２３Ｄのうち、ソース電極２３Ｂ及びドレイン電極２３Ｃと重畳する部分が、チャネルとして機能しない部分である。ゲート電極２３Ａに供給される走査信号に基づいてＴＦＴ２３がオン状態にされると、ソース配線２７に供給される画像信号（データ信号）は、ソース電極２３Ｂから半導体部２３Ｄを介してドレイン電極２３Ｃへと供給される。その結果、画素電極２４は、画像信号に基づいた電位に充電される。

画素電極２４に関して図２，図５及び図７を参照しつつ説明する。画素電極２４は、図２，図５及び図７に示すように、平面形状が縦長の略方形状の画素電極本体２４Ａを有する。画素電極本体２４Ａは、長辺がソース配線２７に沿って延在している。詳しくは、画素電極本体２４Ａは、その長手側の両側縁がＹ軸方向に対して僅かに傾斜している。画素電極本体２４Ａには、自身の長辺方向（概ねＹ軸方向）に沿って延在する複数（図２，図５及び図７等では３本）のスリット２４Ａ１が形成されている。なお、スリット２４Ａ１の具体的な設置本数や形状や形成範囲などは、図示以外にも適宜に変更可能である。また、画素電極２４は、画素電極本体２４ＡからＹ軸方向に沿って片側に突出するコンタクト部２４Ｂを有する。コンタクト部２４Ｂは、画素電極本体２４Ａから図２，図５及び図７の下向きに突出し、ドレイン電極２３Ｃの大部分に対して重畳するよう配されている。コンタクト部２４Ｂは、画素電極２４のうちのドレイン電極２３Ｃに接続される部位である（図６を参照）。

対向基板２０には、図２及び図６に示すように、一対の基板２０，２１の間の間隔を保持するためスペーサ４０が設けられている。スペーサ４０は、対向基板２０からアレイ基板２１側に向けてＺ軸方向（対向基板２０の板面の法線方向）に沿って突出している。詳しくは、スペーサ４０は、樹脂材料からなり、対向基板２０の表示領域ＡＡにおいてオーバーコート膜３３の表面からアレイ基板２１側に向けてＺ軸方向に沿って突出し、その突出先端面がアレイ基板２１と対向している。スペーサ４０は、全体として、やや先細りの柱状をなしている。スペーサ４０は、アレイ基板２１に備わるゲート配線２６とソース配線２７との交差箇所と重畳して配される。スペーサ４０は、遮光部２９を構成する第１遮光部２９Ａと第２遮光部２９Ｂとの交差箇所と重畳して配される。ここで、スペーサ４０付近では、液晶層２２に含まれる液晶分子に配向不良が生じ、配向不良に起因して光が常に透過する輝点欠陥（光漏れ）等の表示不良の発生が懸念される。その点、スペーサ４０に対して重畳配置される遮光部２９によってスペーサ４０付近に生じ得る表示不良を視認され難くすることができる。

図６，図７，図９及び図１０を用いてスペーサ４０に関して詳しく説明する。スペーサ４０には、図６及び図７に示されるメインスペーサ（第１スペーサ）４０αと、図９及び図１０に示されるサブスペーサ（第２スペーサ）４０βと、の２種類が含まれる。なお、以下ではスペーサ４０を区別する場合には、メインスペーサの符号に添え字「α」を、サブスペーサの符号に添え字「β」を付し、区別せずに総称する場合には、符号に添え字を付さないものとする。メインスペーサ４０αは、図６に示すように、サブスペーサ４０βよりも対向基板２０からの突出寸法が大きい。メインスペーサ４０αは、その突出先端面が、アレイ基板２１の内面（配向膜）に対して接触されている。これにより、一対の基板２０，２１は、液晶層２２の厚み分の間隔（セルギャップ）が保持されるようになっている。また、メインスペーサ４０αは、図７に示すように、平面形状が横長の長円形とされる。

これに対し、サブスペーサ４０βは、図１０に示すように、メインスペーサ４０αよりも対向基板２０からの突出寸法が小さくされている。サブスペーサ４０βの突出先端面と、アレイ基板２１の内面と、の間には、クリアランスが空けられている。一対の基板２０，２１のいずれか一方に対して外部から内向きに押圧するような外力が作用した場合には、対向基板２０に設けられたサブスペーサ４０βとアレイ基板２１の内面との間のクリアランスの分だけ一対の基板２０，２１のいずれか一方には撓み（変形）が許容される。しかし、一対の基板２０，２１のいずれか一方が多少撓むと、サブスペーサ４０βの突出先端面が、アレイ基板２１の内面に接触される。これにより、一対の基板２０，２１のいずれか一方が、それ以上に撓むのが規制されるようになっている。サブスペーサ４０βは、常にアレイ基板２１の内面に接することが避けられているので、アレイ基板２１の内面に存在する配向膜のうち、サブスペーサ４０βと重畳する部分がサブスペーサ４０βにより削られ難くなっている。これにより、サブスペーサ４０β付近の遮光範囲を、メインスペーサ４０α付近の遮光範囲よりも狭くすることができるので、画素ＧＰＸ，ＢＰＸ，ＲＰＸの開口率を高く保つ上で好適とされる。特に、サブスペーサ４０βの設置数は、メインスペーサ４０αの設置数よりも多くされることで、画素ＧＰＸ，ＢＰＸ，ＲＰＸの開口率が高く保たれるようになっている。以上のように、メインスペーサ４０α及びサブスペーサ４０βによって液晶層２２の厚み、つまりセルギャップを保持することができる。また、サブスペーサ４０βは、図９に示すように、平面形状が略円形とされる。サブスペーサ４０βの径寸法は、サブスペーサ４０βの長軸寸法と同じ程度とされる。

次に、図６，図７，図９及び図１０によってアレイ基板２１の平坦化膜３６に関して詳しく説明する。平坦化膜３６は、図６及び図１０に示すように、スペーサ４０と重畳する部分と、それ以外の部分と、で膜厚が異なっている。平坦化膜３６のうち、スペーサ４０と重畳する部分が、他の部分よりも高い高位部（第１膜厚部）３６Ａとされる。平坦化膜３６のうち、スペーサ４０とは非重畳となる部分が、高位部３６Ａよりも低い低位部３６Ｂとされる。高位部３６Ａは、低位部３６Ｂよりも膜厚が大きい。低位部３６Ｂは、高位部３６Ａよりは膜厚が小さいものの、他の絶縁膜３４，３５，３７，３８よりも膜厚が大きい。低位部３６Ｂは、平坦化膜３６のうち、複数のスペーサ４０のそれぞれと重畳する部分を除いた大部分を占める。高位部３６Ａは、図７及び図９に示すように、平面形状が縦長の長円形とされる。高位部３６Ａは、ゲート配線２６とソース配線２７との交差箇所と重畳して配される。高位部３６Ａは、図６及び図１０に示すように、低位部３６Ｂよりも膜厚が大きいことから、アレイ基板２１の内面（配向膜）のうちの高位部３６Ａと重畳する部分は、低位部３６Ｂと重畳する部分よりもＺ軸方向に液晶層２２側に突き出した配置となる。高位部３６Ａは、先細り状をなしており、その突出先端面の長軸寸法は、メインスペーサ４０αの突出先端面の短軸寸法より大きく、サブスペーサ４０βの突出先端面の径寸法と同等とされる。従って、高位部３６Ａは、各スペーサ４０α，４０βの突出先端面をほぼ全域にわたって配向膜等を介して受けることが可能とされる。これにより、アレイ基板２１または対向基板２０の撓みを規制することができる。上記した高位部３６Ａ及び低位部３６Ｂを含む平坦化膜３６は、アレイ基板２１の製造過程において、ハーフトーンマスクまたはグレートーンマスクを用いて露光・現像されることで、パターニングされる。

本実施形態に係るアレイ基板２１に備わるタッチ配線３１及び接続配線３２は、図４に示すように、全てのソース配線２７に対して重畳配置されることがない。つまり、複数のソース配線２７には、タッチ配線３１及び接続配線３２がいずれも重畳配置されないソース配線２７が含まれている。タッチ配線３１及び接続配線３２が非重畳とされるソース配線２７には、スペーサ４０及び平坦化膜３６の高位部３６Ａが重畳配置されている。つまり、スペーサ４０及び高位部３６Ａは、タッチ配線３１及び接続配線３２とは非重畳に配されている。

以下では、図４に示される各画素ＧＰＸ，ＢＰＸ，ＲＰＸを構成する複数の画素電極２４に関し、第１画素ＧＰＸの画素電極２４を第１画素電極２４αとし、第１画素ＧＰＸに隣り合う第２画素ＢＰＸの画素電極２４を第２画素電極２４βとし、第２画素ＢＰＸに隣り合う第３画素ＲＰＸの画素電極２４を第３画素電極２４γとする。また、複数の第１画素ＧＰＸを構成する複数の画素電極２４に関し、第３画素電極２４γに対して第２画素電極２４βとはＸ軸方向の反対側に位置する第１画素ＧＰＸの画素電極２４を第４画素電極２４δと言う場合がある。なお、画素電極２４を区別する場合には、第１画素電極の符号に添え字「α」を付し、第２画素電極の符号に添え字「β」を付し、第３画素電極の符号に添え字「γ」を付し、第４画素電極の符号に添え字「δ」を付し、区別せずに総称する場合には、符号に添え字を付さないものとする。第１画素電極２４α及び第４画素電極２４δは、緑色を呈する第１カラーフィルタ２８Ｇと重畳する。第２画素電極２４βは、青色を呈する第２カラーフィルタ２８Ｂと重畳する。第３画素電極２４γは、赤色を呈する第３カラーフィルタ２８Ｒと重畳する。また、特に、第２画素電極２４βを含んでいて、Ｙ軸方向に沿って並ぶ複数の画素電極２４を、第２画素電極列２４βＣとし、第３画素電極２４γを含んでいて、Ｙ軸方向に沿って並ぶ複数の画素電極２４を、第３画素電極列２４γＣとする。

詳しくは、複数のタッチ配線３１には、図４及び図５に示すように、Ｘ軸方向に第１画素電極２４αと第２画素電極２４βとの間に位置する第１タッチ配線（第１配線、第１位置検出配線）３１αと、Ｘ軸方向に第３画素電極２４γと第４画素電極２４δとの間に位置する第２タッチ配線（第２配線、第２位置検出配線）３１βと、が複数ずつ含まれる。なお、以下ではタッチ配線３１を区別する場合には、第１タッチ配線の符号に添え字「α」を付し、第２タッチ配線の符号に添え字「β」を付し、区別せずに総称する場合には、符号に添え字を付さないものとする。第１タッチ配線３１αは、第１画素電極２４αと第２画素電極２４βとの間に挟まれるソース配線２７と重畳する。第２タッチ配線３１βは、第３画素電極２４γと第４画素電極２４δとの間に挟まれるソース配線２７と重畳する。複数の第２タッチ配線３１βには、第１タッチ配線３１αが接続されるタッチ電極３０とは異なるタッチ電極３０に接続されるものが含まれている。複数の接続配線３２には、Ｘ軸方向に第１画素電極２４αと第２画素電極２４βとの間に位置する第１接続配線（第１配線）３２αと、Ｘ軸方向に第３画素電極２４γと第４画素電極２４δとの間に位置する第２接続配線（第２配線）３２βと、が複数ずつ含まれる。なお、以下では接続配線３２を区別する場合には、第１接続配線の符号に添え字「α」を付し、第２接続配線の符号に添え字「β」を付し、区別せずに総称する場合には、符号に添え字を付さないものとする。第１接続配線３２αは、第１画素電極２４αと第２画素電極２４βとの間に挟まれるソース配線２７と重畳する。第２接続配線３２βは、第３画素電極２４γと第４画素電極２４δとの間に挟まれるソース配線２７と重畳する。

これに対し、スペーサ４０及び高位部３６Ａは、図４，図６及び図１０に示すように、Ｘ軸方向に第２画素電極２４βと第３画素電極２４γとの間に位置して配されている。つまり、スペーサ４０及び高位部３６Ａは、第２画素電極２４βと第３画素電極２４γとの間に挟まれるソース配線２７と重畳して配されている。スペーサ４０及び高位部３６Ａは、Ｘ軸方向に第１画素電極２４αと第２画素電極２４βとの間には位置せず、またＸ軸方向に第３画素電極２４γと第４画素電極２４δとの間には位置しない。スペーサ４０及び高位部３６Ａは、Ｘ軸方向に第２画素電極列２４βＣと第３画素電極列２４γＣとの間に位置して配されている、とも言える。また、Ｘ軸方向に隣り合う２つのスペーサ４０（高位部３６Ａ）の間には、３つの画素電極２４と、２つのソース配線２７と、２つのソース配線２７にそれぞれ重畳するタッチ配線３１及び／または、接続配線３２と、が挟まれている。また、スペーサ４０及び高位部３６Ａは、中心が、Ｘ軸方向にソース配線２７（タッチ配線３１、接続配線３２）の中央位置とほぼ一致する位置に配されている。スペーサ４０及び高位部３６Ａは、ＴＦＴ２３のゲート電極２３Ａ、ソース電極２３Ｂ及び半導体部２３Ｄの全域に加え、ドレイン電極２３Ｃの一部に対して重畳している。ここで、第３金属膜からなる第１タッチ配線３１α及び第１接続配線３２αは、高位部３６Ａを有する平坦化膜３６の上層側に配されるため、アレイ基板２１の内面には、第１タッチ配線３１α及び第１接続配線３２αに起因する凹凸が生じ得る。

その点、上記したように、スペーサ４０は、図４，図６及び図１０に示すように、第２画素電極列２４βＣと第３画素電極列２４γＣとの間に位置し、さらには第２画素電極２４βと第３画素電極２４γとの間に位置していることから、第１画素電極２４αと第２画素電極２４βとの間に位置する第１タッチ配線３１α及び第１接続配線３２αや第３画素電極２４γと第４画素電極２４δとの間に位置する第２タッチ配線３１β及び第２接続配線３２βとは非重畳の関係とされる。このことは、スペーサ４０と重畳する平坦化膜３６の高位部３６Ａが、第１タッチ配線３１α、第１接続配線３２α、第２タッチ配線３１β及び第２接続配線３２βとは非重畳の関係であることを意味する。従って、アレイ基板２１の内面のうち、高位部３６Ａと重畳する部分には、第１タッチ配線３１α、第１接続配線３２α、第２タッチ配線３１β及び第２接続配線３２βに起因する凹凸が生じるのが避けられている。以上によれば、第１タッチ配線３１α、第１接続配線３２α、第２タッチ配線３１β及び第２接続配線３２βの線幅に係る設定に拘わらず、アレイ基板２１の内面に対するスペーサ４０の接触面積を安定的に十分確保することができる。これにより、セルギャップに係る均一性が改善される。特に、液晶パネル１０の高精細化に伴って第１タッチ配線３１α、第１接続配線３２α、第２タッチ配線３１β及び第２接続配線３２βの細線化が進行した場合に好適となる。

しかも、スペーサ４０及び高位部３６Ａは、図４，図６及び図１０に示すように、最も視感度が低い第２カラーフィルタ２８Ｂと重畳する第２画素電極２４β（第２画素電極列２４βＣ）と、第１カラーフィルタ２８Ｇよりも比視感度が低い第３カラーフィルタ２８Ｒと重畳する第３画素電極２４γ（第３画素電極列２４γＣ）と、の間に位置しているので、スペーサ４０付近に光が常に透過する輝点欠陥等の表示不良が生じ、第２画素電極２４β及び第３画素電極２４γでの表示に悪影響が及んでも、全体の表示品位に与える影響は軽微なものとなる。その上で、比視感度が最も高い第１カラーフィルタ２８Ｇと重畳する第１画素電極２４αでの表示に悪影響が及び難いので、全体の表示品位を良好に保つことができる。

スペーサ４０及び高位部３６Ａの平面配置について詳しく説明する。スペーサ４０及び高位部３６Ａは、図４に示すように、Ｙ軸方向に間隔を空けて複数ずつ並んで配されている。複数ずつのスペーサ４０及び高位部３６ＡのＹ軸方向の配列間隔は、Ｙ軸方向のゲート配線２６の配列間隔（画素電極２４の長辺寸法）とほぼ等しい。複数ずつのスペーサ４０及び高位部３６Ａは、Ｙ軸方向に１つの画素ＧＰＸ，ＢＰＸ，ＲＰＸ分の間隔を空けて配列されている。スペーサ４０及び高位部３６ＡのＹ軸方向の並び数は、Ｙ軸方向のゲート配線２６（画素電極２４）の並び数と等しい。このように、Ｙ軸方向に並んで列をなす複数ずつのスペーサ４０及び高位部３６Ａは、全てが第２画素電極２４β（第２画素電極列２４βＣ）と第３画素電極２４γ（第３画素電極列２４γＣ）との間に位置している。このように、Ｙ軸方向に間隔を空けて複数ずつ並んで配されるスペーサ４０及び高位部３６Ａは、Ｙ軸方向に沿って延在する第１タッチ配線３１α、第１接続配線３２α、第２タッチ配線３１β及び第２接続配線３２βとは非重畳の関係とされる。このようにすれば、アレイ基板２１の内面のうち、Ｙ軸方向に沿って並ぶ複数の高位部３６Ａと重畳する部分には、第１タッチ配線３１α、第１接続配線３２α、第２タッチ配線３１β及び第２接続配線３２βに起因する凹凸が生じるのが避けられるので、アレイ基板２１の内面に対する複数のスペーサ４０の接触面積を安定的に十分に確保することができる。これにより、セルギャップに係る均一性がより改善される。また、スペーサ４０及び高位部３６Ａは、Ｘ軸方向に間隔を空けて複数ずつ並んで配されている。複数ずつのスペーサ４０及び高位部３６ＡのＸ軸方向の配列間隔は、ソース配線２７の配列間隔（画素電極２４の短辺寸法）の３倍程度とされる。複数ずつのスペーサ４０及び高位部３６Ａは、Ｘ軸方向に３つの画素ＧＰＸ，ＢＰＸ，ＲＰＸ分の間隔を空けて配列されているスペーサ４０及び高位部３６ＡのＸ軸方向の並び数は、Ｘ軸方向のソース配線２７（画素電極２４）の並び数の１／３とされる。なお、平坦化膜３６のうちの高位部３６Ａ以外の部分である低位部３６Ｂは、スペーサ４０とは非重畳とされ、画素電極２４、タッチ配線３１及び接続配線３２等と重畳して配される。

図４，図１１から図１４を用いてアレイ基板２１のうちの隣り合うタッチ電極３０の境界付近の構成について説明する。アレイ基板２１には、図１１から図１３に示すように、Ｙ軸方向に隣り合う２つのタッチ電極３０の間に位置して配される遮蔽部４１が設けられている。Ｙ軸方向に隣り合う２つのタッチ電極３０の境界は、Ｙ軸方向に隣り合う２つずつの第１画素電極２４α、第２画素電極２４β及び第３画素電極２４γの境界と整合している。従って、Ｙ軸方向に隣り合う２つずつの第１画素電極２４α、第２画素電極２４β及び第３画素電極２４γの間に位置するゲート配線２６は、Ｙ軸方向に隣り合う２つのタッチ電極３０の間に位置することになる。遮蔽部４１は、第１タッチ配線３１α、第１接続配線３２α、第２タッチ配線３１β及び第２接続配線３２βと同層に配されている。つまり、遮蔽部４１は、第３金属膜のうち、中間電極３９、タッチ配線３１及び接続配線３２とは異なる部分からなる。遮蔽部４１は、Ｘ軸方向に沿って延在し、その長さが画素電極２４の短辺寸法よりも短い。遮蔽部４１は、Ｙ軸方向に隣り合う２つのタッチ電極３０の間に位置するゲート配線２６の少なくとも一部に対して重畳して配されている。なお、複数のゲート配線２６のうち、タッチ電極３０に対して重畳する関係となる多くのゲート配線２６には、遮蔽部４１が重畳配置されることがない。そして、遮蔽部４１は、複数のタッチ電極３０のいずれかに直接的にまたは間接的に接続されている。このように、複数のタッチ電極３０のいずれかに直接的にまたは間接的に接続される遮蔽部４１が、ゲート配線２６の少なくとも一部と重畳して配されることで、ゲート配線２６から発生する電界を遮蔽することができる。しかも、遮蔽部４１は、接続されたタッチ電極３０と同電位となるので、Ｙ軸方向に隣り合う２つのタッチ電極３０の境界と整合する境界を挟んでＹ軸方向に隣り合う２つずつの第１画素電極２４α、第２画素電極２４β及び第３画素電極２４γの画素容量を、他の第１画素電極２４α、第２画素電極２４β及び第３画素電極２４γの画素容量と同等にすることができる。以上により、表示品位を向上させることができる。

詳しくは、遮蔽部４１には、図４に示すように、第１タッチ配線３１α及び第１接続配線３２αのいずれかに連なる第１遮蔽部４１αと、第２タッチ配線３１β及び第２接続配線３２βのいずれかに連なる第２遮蔽部４１βと、第１タッチ配線３１α、第２タッチ配線３１β、第１遮蔽部４１α及び第２遮蔽部４１βとは分離される第３遮蔽部４１γと、が含まれる。なお、遮蔽部４１を区別する場合には、第１遮蔽部の符号に添え字「α」を付し、第２遮蔽部の符号に添え字「β」を付し、第３遮蔽部の符号に添え字「γ」を付し、区別せずに総称する場合には、符号に添え字を付さないものとする。第１遮蔽部４１αは、第１タッチ配線３１α及び第１接続配線３２αのいずれかのうちのゲート配線２６と交差する箇所に連ねられている。第１遮蔽部４１αは、第１タッチ配線３１α及び第１接続配線３２αのいずれかに接続されたタッチ電極３０と同電位とされる。第１遮蔽部４１αは、Ｙ軸方向に隣り合う２つの第２画素電極２４βの間に位置する。第２遮蔽部４１βは、第２タッチ配線３１β及び第２接続配線３２βのいずれかのうちのゲート配線２６と交差する箇所に連ねられている。第２遮蔽部４１βは、Ｙ軸方向に隣り合う２つの第１画素電極２４α（第４画素電極２４δ）の間に位置する。第２遮蔽部４１βは、第２タッチ配線３１β及び第２接続配線３２βのいずれかに接続されたタッチ電極３０と同電位とされる。

第３遮蔽部４１γは、図１１に示すように、第３金属膜からなる他の構造物とは物理的に切り離されていて、島状に孤立している。第３遮蔽部４１γは、Ｙ軸方向に隣り合う２つの第３画素電極２４γの間に位置する。第３遮蔽部４１γは、Ｘ軸方向に第１遮蔽部４１αと第２遮蔽部４１βとの間に位置して配される。第３遮蔽部４１γは、大部分がＹ軸方向に隣り合う２つのタッチ電極３０の間に位置するものの、一部が接続対象のタッチ電極３０に対して重畳して配される。第３遮蔽部４１γとタッチ電極３０との間に介在する第２層間絶縁膜３７には、図１４に示すように、第３遮蔽部４１γとタッチ電極３０との重畳部位と重畳する位置に第５コンタクトホールＣＨ５が形成されている。第３遮蔽部４１γは、重畳するタッチ電極３０に対して第５コンタクトホールＣＨ５を通して接続されている。これにより、第３遮蔽部４１γは、接続されたタッチ電極３０と同電位とされる。ところで、仮に第３遮蔽部４１γを第１タッチ配線３１α、第１接続配線３２α、第２タッチ配線３１βまたは第２接続配線３２βに連ねると、第１タッチ配線３１αと第２タッチ配線３１βとで負荷に差が生じたり第１接続配線３２αと第２接続配線３２βとで負荷に差が生じたりする。その点、上記のように第３遮蔽部４１γを島状に孤立させることで、第１タッチ配線３１αの負荷と第２タッチ配線３１βの負荷とを均等化し、第１接続配線３２αの負荷と第２接続配線３２βの負荷とを均等化することができる。これにより、位置検出感度にばらつきが生じ難くなる。

次に、図４を用いてスペーサ４０の平面配置について説明する。メインスペーサ４０αは、図４に示すように、複数のタッチ電極３０のいずれかと重畳して配される。つまり、タッチ電極３０におけるＹ軸方向の形成範囲内に配される複数のスペーサ４０のいずれかが、メインスペーサ４０αとなっている。複数のサブスペーサ４０βには、複数のタッチ電極３０のいずれかと重畳して配される第１サブスペーサ４０β１と、少なくとも一部がＹ軸方向に隣り合う２つのタッチ電極３０の間に位置する第２サブスペーサ４０β２と、が含まれる。タッチ電極３０におけるＹ軸方向の形成範囲内に配される複数のスペーサ４０のうち、メインスペーサ４０αではないものが、全て第１サブスペーサ４０β１である。第２サブスペーサ４０β２は、Ｙ軸方向に隣り合う２つのタッチ電極３０の間を仕切る第１スリット２５Ａ１と重畳して配されている。第２サブスペーサ４０β２は、Ｙ軸方向に隣り合う２つのタッチ電極３０の間に位置する遮蔽部４１の一部と重畳して配されている。このように、Ｙ軸方向に隣り合う２つのタッチ電極３０の間となる位置には、第２サブスペーサ４０β２が配置されるものの、メインスペーサ４０αが非配置とされる。メインスペーサ４０αは、第１タッチ配線３１α、第１接続配線３２α、第２タッチ配線３１β及び第２接続配線３２βと同層に配される遮蔽部４１とは非重畳の配置となる。従って、メインスペーサ４０αが、アレイ基板２１の内面のうち、遮蔽部４１に起因する凹凸が生じる部分に接するのが避けられる。これにより、サブスペーサ４０βよりも対向基板２０からの突出寸法が大きいメインスペーサ４０αの、アレイ基板２１の内面に対する接触面積を十分に確保することができるから、セルギャップに係る均一性が改善される。

以上説明したように本実施形態の液晶パネル（表示装置）１０は、アレイ基板２１と、アレイ基板２１と間隔を空けて対向する対向基板２０と、アレイ基板２１に設けられる第１画素電極２４αと、アレイ基板２１に設けられ、第１画素電極２４αに対して第１方向に間隔を空けて配される第２画素電極２４βと、アレイ基板２１に設けられ、第２画素電極２４βに対して第１方向に間隔を空けて配される第３画素電極２４γと、アレイ基板２１に設けられ、第１画素電極２４αと第２画素電極２４βとの間に位置し、第１方向と交差する第２方向に沿って延在する第１配線である第１タッチ配線３１α及び第１接続配線３２αと、アレイ基板２１に設けられ、第２画素電極２４βを含み、第２方向に沿って並ぶ複数の画素電極２４からなる第２画素電極列２４βＣと、アレイ基板２１に設けられ、第３画素電極２４γを含み、第２方向に沿って並ぶ複数の画素電極２４からなる第３画素電極列２４γＣと、アレイ基板２１に設けられ、第１配線である第１タッチ配線３１α及び第１接続配線３２αの下層側に配される平坦化膜（第１絶縁膜）３６と、対向基板２０に設けられ、対向基板２０からアレイ基板２１に向けて突出するスペーサ４０と、を備え、スペーサ４０は、第２画素電極列２４βＣと第３画素電極列２４γＣとの間に位置し、平坦化膜３６は、スペーサ４０と重畳する部分が、残りの部分よりも高い高位部３６Ａとなっている。

対向基板２０からアレイ基板２１に向けて突出するスペーサ４０は、アレイ基板２１の内面のうち、平坦化膜３６の高位部３６Ａと重畳する部分に接することが可能とされる。これにより、互いに対向するアレイ基板２１と対向基板２０との間隔（セルギャップ）が良好に保持される。ここで、仮に第１配線である第１タッチ配線３１α及び第１接続配線３２αが、高位部３６Ａを有する平坦化膜３６の下層側に配されるのであれば、アレイ基板２１の内面に、第１配線である第１タッチ配線３１α及び第１接続配線３２αに起因する凹凸が生じるのが避けられる。これに対し、第１配線である第１タッチ配線３１α及び第１接続配線３２αが、高位部３６Ａを有する平坦化膜３６の上層側に配される構成においては、アレイ基板２１の内面に、第１配線である第１タッチ配線３１α及び第１接続配線３２αに起因する凹凸が生じ得る。その点、スペーサ４０は、第１方向に間隔を空けて配される第２画素電極列２４βＣと第３画素電極列２４γＣとの間に位置していることから、第１方向に間隔を空けて配される第１画素電極２４αと第２画素電極２４βとの間に位置する第１配線である第１タッチ配線３１α及び第１接続配線３２αとは非重畳の関係とされる。このことは、スペーサ４０と重畳する平坦化膜３６の高位部３６Ａが、第１配線である第１タッチ配線３１α及び第１接続配線３２αとは非重畳の関係であることを意味する。従って、アレイ基板２１の内面のうち、高位部３６Ａと重畳する部分には、第１配線である第１タッチ配線３１α及び第１接続配線３２αに起因する凹凸が生じるのが避けられている。以上によれば、第１配線である第１タッチ配線３１α及び第１接続配線３２αの線幅に係る設定に拘わらず、アレイ基板２１の内面に対するスペーサ４０の接触面積を安定的に十分確保することができる。これにより、セルギャップに係る均一性が改善される。

また、スペーサ４０は、第２画素電極２４βと第３画素電極２４γとの間に位置する。仮にスペーサ４０が第２方向に隣り合う２つの第２画素電極２４β（第３画素電極２４γ）の中間に位置して配される場合に比べると、第２方向に隣り合う２つの第２画素電極２４β（第３画素電極２４γ）の間の間隔を狭くすることができる。

また、アレイ基板２１または対向基板２０には、第１画素電極２４αと重畳して配される第１カラーフィルタ２８Ｇと、第２画素電極２４βと重畳して配される第２カラーフィルタ２８Ｂと、第３画素電極２４γと重畳して配される第３カラーフィルタ２８Ｒと、が設けられ、第１カラーフィルタ２８Ｇは、比視感度が最も高く、第２カラーフィルタ２８Ｂは、比視感度が最も低く、第３カラーフィルタ２８Ｒは、第１カラーフィルタ２８Ｇよりも比視感度が低くて第２カラーフィルタ２８Ｂよりも比視感度が高い。スペーサ４０付近に光が常に透過する輝点欠陥等の表示不良が生じた場合、スペーサ４０付近に存在する画素電極２４での表示に悪影響が及び易い傾向にある。その点、スペーサ４０は、最も視感度が低い第２カラーフィルタ２８Ｂと重畳する第２画素電極２４β（第２画素電極列２４βＣ）と、第１カラーフィルタ２８Ｇよりも比視感度が低い第３カラーフィルタ２８Ｒと重畳する第３画素電極２４γ（第３画素電極列２４γＣ）と、の間に位置しているので、第２画素電極２４β及び第３画素電極２４γでの表示に悪影響が及んでも、全体の表示品位に与える影響は軽微なものとなる。その上で、比視感度が最も高い第１カラーフィルタ２８Ｇと重畳する第１画素電極２４αでの表示に悪影響が及び難いので、全体の表示品位を良好に保つことができる。

また、アレイ基板２１には、第３画素電極２４γに対して第１方向に第２画素電極２４βとは反対側に間隔を空けて配される第４画素電極２４δが設けられ、第１カラーフィルタ２８Ｇは、第１画素電極２４α及び第４画素電極２４δとそれぞれ重畳して配され、アレイ基板２１には、第３画素電極２４γと第４画素電極２４δとの間に位置し、第２方向に沿って延在する第２配線である第２タッチ配線３１β及び第２接続配線３２βが設けられる。比視感度が最も高い第１カラーフィルタ２８Ｇと重畳する第４画素電極２４δと、第１カラーフィルタ２８Ｇよりも視感度が低い第３カラーフィルタ２８Ｒと重畳する第３画素電極２４γと、の間にスペーサ４０が位置するのが避けられる。これにより、比視感度が最も高い第１カラーフィルタ２８Ｇと重畳する第１画素電極２４α及び第４画素電極２４δでの表示にスペーサ４０に起因する悪影響が及び難くなる。

また、アレイ基板２１には、第１配線である第１タッチ配線３１α及び第１接続配線３２αの上層側に配される第２層間絶縁膜（第２絶縁膜）３７と、第２層間絶縁膜３７の上層側に配されるタッチ電極（位置検出電極）３０と、が設けられ、第１配線には、複数のタッチ電極３０のいずれかに接続される第１タッチ配線３１αが含まれる。第１配線に含まれる第１タッチ配線３１αに伝送される信号が、タッチ電極３０に供給される。タッチ電極３０は、第１配線である第１タッチ配線３１α及び第１接続配線３２αに対して第２層間絶縁膜３７を介して上層側に位置しているから、位置検出感度が良好になる。第１配線に含まれる第１タッチ配線３１αは、スペーサ４０及び高位部３６Ａとは非重畳の関係であるから、スペーサ４０がアレイ基板２１の内面に接することに起因する応力が、第１タッチ配線３１αとタッチ電極３０との接続箇所に悪影響を及ぼし難くなっている。これにより、第１タッチ配線３１αとタッチ電極３０との接続信頼性が良好となる。

また、アレイ基板２１には、平坦化膜３６よりも下層側に配されるゲート配線（第３配線）２６と、第１配線である第１タッチ配線３１α及び第１接続配線３２αと同層に配される遮蔽部４１と、が設けられ、第１画素電極２４α、第２画素電極２４β及び第３画素電極２４γは、第２方向に間隔を空けて複数ずつ並んで配され、タッチ電極３０は、第２方向に間隔を空けて複数が並んで配され、第２方向に隣り合う２つのタッチ電極３０の境界が、第２方向に隣り合う２つずつの第１画素電極２４α、第２画素電極２４β及び第３画素電極２４γの境界と整合して配され、ゲート配線２６は、第１方向に沿って延在し、第２方向に隣り合う２つのタッチ電極３０の間に位置して配され、遮蔽部４１は、ゲート配線２６の少なくとも一部と重畳して配され、複数のタッチ電極３０のいずれかに直接的にまたは間接的に接続される。このように、複数のタッチ電極３０のいずれかに直接的にまたは間接的に接続される遮蔽部４１が、ゲート配線２６の少なくとも一部と重畳して配されることで、ゲート配線２６から発生する電界を遮蔽することができる。しかも、遮蔽部４１は、接続されたタッチ電極３０と同電位となるので、第２方向に隣り合う２つのタッチ電極３０の境界と整合する境界を挟んで第２方向に隣り合う２つずつの第１画素電極２４α、第２画素電極２４β及び第３画素電極２４γの画素容量を、他の第１画素電極２４α、第２画素電極２４β及び第３画素電極２４γの画素容量と同等にすることができる。以上により、表示品位を向上させることができる。

また、スペーサ４０には、メインスペーサ４０αと、対向基板２０からの突出寸法がメインスペーサ４０αよりも小さい複数のサブスペーサ４０βと、が含まれ、メインスペーサ４０αは、複数のタッチ電極３０のいずれかと重畳して配され、複数のサブスペーサ４０βには、複数のタッチ電極３０のいずれかと重畳して配される第１サブスペーサ４０β１と、少なくとも一部が第２方向に隣り合う２つのタッチ電極３０の間に位置し、遮蔽部４１の一部と重畳して配される第２サブスペーサ４０β２と、が含まれる。メインスペーサ４０α及び複数のサブスペーサ４０β（第１サブスペーサ４０β１及び第２サブスペーサ４０β２を含む）によりセルギャップが良好に保持される。第２方向に隣り合う２つのタッチ電極３０の間となる位置には、第２サブスペーサ４０β２が配置されるものの、メインスペーサ４０αが非配置とされる。従って、メインスペーサ４０αは、第１配線である第１タッチ配線３１α及び第１接続配線３２αと同層に配される遮蔽部４１とは非重畳の配置となるので、アレイ基板２１の内面のうち、遮蔽部４１に起因する凹凸が生じる部分に接するのが避けられる。これにより、サブスペーサ４０βよりも対向基板２０からの突出寸法が大きいメインスペーサ４０αの、アレイ基板２１の内面に対する接触面積を十分に確保することができるから、セルギャップに係る均一性が改善される。

また、アレイ基板２１には、第３画素電極２４γに対して第１方向に第２画素電極２４βとは反対側に間隔を空けて配される第４画素電極２４δと、第３画素電極２４γと第４画素電極２４δとの間に位置し、第２方向に沿って延在する第２タッチ配線（第２位置検出配線）３１βと、が設けられ、アレイ基板２１または対向基板２０には、第１画素電極２４α及び第４画素電極２４δとそれぞれ重畳して配される第１カラーフィルタ２８Ｇと、第２画素電極２４βと重畳して配される第２カラーフィルタ２８Ｂと、第３画素電極２４γと重畳して配される第３カラーフィルタ２８Ｒと、が設けられ、第１カラーフィルタ２８Ｇは、比視感度が最も高く、第２カラーフィルタ２８Ｂは、比視感度が最も低く、第３カラーフィルタ２８Ｒは、第１カラーフィルタ２８Ｇよりも比視感度が低くて第２カラーフィルタ２８Ｂよりも比視感度が高く、遮蔽部４１には、第１タッチ配線３１αに連なる第１遮蔽部４１αと、第２タッチ配線３１βに連なる第２遮蔽部４１βと、第１タッチ配線３１α、第２タッチ配線３１β、第１遮蔽部４１α及び第２遮蔽部４１βとは分離される第３遮蔽部４１γと、が含まれ、第３遮蔽部４１γは、第１方向に第１遮蔽部４１αと第２遮蔽部４１βとの間に位置して配される。第１タッチ配線３１αに連なる第１遮蔽部４１αと、第２タッチ配線３１βに連なる第２遮蔽部４１βとの間に位置する第３遮蔽部４１γは、第１タッチ配線３１α及び第２タッチ配線３１β等とは分離され、島状に孤立している。仮に第３遮蔽部４１γを第１タッチ配線３１αまたは第２タッチ配線３１βに連ねると、第１タッチ配線３１αと第２タッチ配線３１βとで負荷に差が生じる。その点、上記のように第３遮蔽部４１γを島状に孤立させることで、第１タッチ配線３１αの負荷と第２タッチ配線３１βの負荷とを均等化することができる。これにより、位置検出感度にばらつきが生じ難くなる。

また、第１画素電極２４α、第２画素電極２４β、第３画素電極２４γ、第１配線である第１タッチ配線３１α及び第１接続配線３２α、スペーサ４０及び高位部３６Ａは、複数ずつ備えられ、複数の第１配線には、複数のタッチ電極３０のいずれかに対して複数箇所で接続される第１接続配線３２αが含まれ、第１接続配線３２αは、第１タッチ配線３１αに対して第２方向に間隔を空けて並んで配される。第１接続配線３２αに接続されるタッチ電極３０の抵抗分布を低減することができる。これにより、位置検出感度が良好になる。第１配線に含まれる第１接続配線３２αは、スペーサ４０及び高位部３６Ａとは非重畳の関係であるから、スペーサ４０がアレイ基板２１の内面に接することに起因する応力が、第１接続配線３２αとタッチ電極３０との接続箇所に悪影響を及ぼし難くなっている。これにより、第１接続配線３２αとタッチ電極３０との接続信頼性が良好となる。

また、第１画素電極２４α、第２画素電極２４β及び第３画素電極２４γは、第２方向に間隔を空けて複数ずつ並んで配され、スペーサ４０及び高位部３６Ａは、第２方向に間隔を空けて複数ずつ並んで配される。このようにすれば、第２方向に間隔を空けて複数ずつ並んで配されるスペーサ４０及び高位部３６Ａは、第２方向に沿って延在する第１配線である第１タッチ配線３１α及び第１接続配線３２αとは非重畳の関係とされる。アレイ基板２１の内面のうち、複数の高位部３６Ａと重畳する部分には、第１配線である第１タッチ配線３１α及び第１接続配線３２αに起因する凹凸が生じるのが避けられるので、アレイ基板２１の内面に対する複数のスペーサ４０の接触面積を安定的に十分に確保することができる。これにより、セルギャップに係る均一性がより改善される。

＜実施形態２＞
実施形態２を図１５または図１６によって説明する。この実施形態２では、スペーサ１４０及び高位部１３６Ａの配置を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

本実施形態に係るスペーサ１４０は、図１５に示すように、いずれもタッチ電極１３０と重畳して配されている。詳しくは、メインスペーサ１４０α及びサブスペーサ１４０βは、複数のタッチ電極１３０のいずれかとそれぞれ重畳して配されている。本実施形態では、全てのサブスペーサ１４０βが、上記した実施形態１に記載した第１サブスペーサ４０β１である、と言える。従って、Ｙ軸方向に隣り合う２つのタッチ電極１３０の間に位置する遮蔽部１４１には、図１６に示すように、いずれのスペーサ１４０α，１４０βも非重畳の関係とされる。メインスペーサ１４０α及びサブスペーサ１４０βは、いずれも第１タッチ配線１３１α、第１接続配線１３２α、第２タッチ配線１３１β及び第２接続配線１３２βと同層に配される遮蔽部１４１とは非重畳の配置となる。従って、メインスペーサ１４０α及びサブスペーサ１４０βが、アレイ基板１２１の内面のうち、遮蔽部１４１に起因する凹凸が生じる部分に接するのが避けられる。これにより、アレイ基板１２１の内面に対するメインスペーサ１４０α及びサブスペーサ１４０βの接触面積を十分に確保することができるから、セルギャップに係る均一性が改善される。

以上説明したように本実施形態によれば、スペーサ１４０には、メインスペーサ１４０αと、対向基板１２０からの突出寸法がメインスペーサ１４０αよりも小さいサブスペーサ１４０βと、が含まれ、メインスペーサ１４０α及びサブスペーサ１４０βは、いずれも複数のタッチ電極１３０のいずれかと重畳し、遮蔽部１４１とは非重畳に配される。メインスペーサ１４０α及びサブスペーサ１４０βによりセルギャップが良好に保持される。メインスペーサ１４０α及びサブスペーサ１４０βは、いずれも第１配線である第１タッチ配線１３１α及び第１接続配線１３２αと同層に配される遮蔽部１４１とは非重畳の配置となるので、アレイ基板１２１の内面のうち、遮蔽部１４１に起因する凹凸が生じる部分に接するのが避けられる。これにより、アレイ基板１２１の内面に対するメインスペーサ１４０α及びサブスペーサ１４０βの接触面積を十分に確保することができるから、セルギャップに係る均一性が改善される。

＜実施形態３＞
実施形態３を図１７によって説明する。この実施形態３では、上記した実施形態１から遮蔽部２４１の構成を変更した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

本実施形態に係る遮蔽部２４１には、図１７に示すように、第１タッチ配線２３１α及び第１接続配線２３２αのいずれかに連なる第４遮蔽部２４１δと、第２タッチ配線２３１β及び第２接続配線２３２βのいずれかに連なる第５遮蔽部２４１εと、第２タッチ配線２３１β及び第２接続配線２３２βのいずれかに連なる第６遮蔽部２４１ζと、が含まれる。なお、遮蔽部２４１を区別する場合には、第４遮蔽部の符号に添え字「δ」を付し、第５遮蔽部の符号に添え字「ε」を付し、第６遮蔽部の符号に添え字「ζ」を付し、区別せずに総称する場合には、符号に添え字を付さないものとする。つまり、本実施形態では、全ての遮蔽部２４１が、タッチ配線２３１及び接続配線２３２のいずれかに連ねられている。

詳しくは、第４遮蔽部２４１δは、第１タッチ配線２３１α及び第１接続配線２３２αのいずれかのうちのゲート配線２２６と交差する箇所に連ねられている。第４遮蔽部２４１δは、第１タッチ配線２３１α及び第１接続配線２３２αのいずれかに接続されたタッチ電極２３０と同電位とされる。第４遮蔽部２４１δは、Ｙ軸方向に隣り合う２つの第２画素電極２２４βの間に位置する。第５遮蔽部２４１ε及び第６遮蔽部２４１ζは、第２タッチ配線２３１β及び第２接続配線２３２βのいずれかのうちのゲート配線２２６と交差する箇所にそれぞれ連ねられている。第５遮蔽部２４１ε及び第６遮蔽部２４１ζは、第２タッチ配線２３１β及び第２接続配線２３２βのいずれかに接続されたタッチ電極２３０と同電位とされる。第５遮蔽部２４１εは、第２タッチ配線２３１β及び第２接続配線２３２βのいずれかから図１７の左側（第４遮蔽部２４１δ側）に向けて延出する。第５遮蔽部２４１εは、Ｙ軸方向に隣り合う２つの第３画素電極２２４γの間に位置する。第６遮蔽部２４１ζは、第２タッチ配線２３１β及び第２接続配線２３２βのいずれかから図１７の右側、つまり第５遮蔽部２４１εとは反対側に向けて延出する。第６遮蔽部２４１ζは、Ｙ軸方向に隣り合う２つの第１画素電極２２４α（第４画素電極２２４δ）の間に位置する。

第４遮蔽部２４１δ及び第５遮蔽部２４１εは、Ｘ軸方向に間に高位部２３６Ａを挟んで配される。このような構成によれば、高位部２３６Ａと重畳する配置のスペーサ２４０は、アレイ基板２１の内面のうち、第４遮蔽部２４１δと第５遮蔽部２４１εとの間となる部分に接触されることになる。アレイ基板２１の内面のうち、第４遮蔽部２４１δと第５遮蔽部２４１εとの間となる部分は、第４遮蔽部２４１δ及び第５遮蔽部２４１εに起因する凹凸が生じ難くなっている。これにより、アレイ基板２１の内面に対するスペーサ２４０の接触面積を十分確保することができる。

以上説明したように本実施形態によれば、アレイ基板２１には、複数の第３画素電極２２４γに対して第１方向に第２画素電極２２４βとは反対側に間隔を空けて配される複数の第４画素電極２２４δと、第３画素電極２２４γと第４画素電極２２４δとの間に位置し、第２方向に沿って延在する第２タッチ配線２３１βと、が設けられ、アレイ基板２１または対向基板２２０には、第１画素電極２２４α及び第４画素電極２２４δとそれぞれ重畳して配される第１カラーフィルタ２８Ｇと、第２画素電極２２４βと重畳して配される第２カラーフィルタ２８Ｂと、第３画素電極２２４γと重畳して配される第３カラーフィルタ２８Ｒと、が設けられ、第１カラーフィルタ２８Ｇは、比視感度が最も高く、第２カラーフィルタ２８Ｂは、比視感度が最も低く、第３カラーフィルタ２８Ｒは、第１カラーフィルタ２８Ｇよりも比視感度が低くて第２カラーフィルタ２８Ｂよりも比視感度が高く、遮蔽部２４１には、第１タッチ配線２３１αに連なる第４遮蔽部２４１δと、第２タッチ配線２３１βに連なる第５遮蔽部２４１εと、が含まれ、第４遮蔽部２４１δ及び第５遮蔽部２４１εは、間に高位部２３６Ａを挟んで配される。第１タッチ配線２３１αに連なる第４遮蔽部２４１δと、第２タッチ配線２３１βに連なる第５遮蔽部２４１εと、の間に高位部２３６Ａが挟まれるから、高位部２３６Ａと重畳する配置のスペーサ２４０は、アレイ基板２１の内面のうち、第４遮蔽部２４１δと第５遮蔽部２４１εとの間となる部分に接触される。アレイ基板２１の内面のうち、第４遮蔽部２４１δと第５遮蔽部２４１εとの間となる部分は、第４遮蔽部２４１δ及び第５遮蔽部２４１εに起因する凹凸が生じ難くなっている。これにより、アレイ基板２１の内面に対するスペーサ２４０の接触面積を十分確保することができる。

＜実施形態４＞
実施形態４を図１８によって説明する。この実施形態４では、上記した実施形態３から遮蔽部３４１の配置を変更した場合を示す。なお、上記した実施形態３と同様の構造、作用及び効果について重複する説明は省略する。

まず、Ｙ軸方向に沿って並ぶ複数のタッチ電極３３０には、図１８に示すように、第１タッチ電極３３０αと、第１タッチ電極３３０αに対してＹ軸方向に間隔を空けて配される第２タッチ電極３３０βと、第２タッチ電極３３０βに対してＹ軸方向に間隔を空けて配される第３タッチ電極３３０γと、が含まれる。なお、タッチ電極３３０を区別する場合には、第１タッチ電極の符号に添え字「α」を付し、第２タッチ電極の符号に添え字「β」を付し、第３タッチ電極の符号に添え字「γ」を付し、区別せずに総称する場合には、符号に添え字を付さないものとする。

本実施形態に係る遮蔽部３４１には、第４遮蔽部３４１δ、第５遮蔽部３４１ε、第６遮蔽部３４１ζ及び第７遮蔽部３４１ηが含まれる。なお、遮蔽部３４１を区別する場合には、第４遮蔽部の符号に添え字「δ」を付し、第５遮蔽部の符号に添え字「ε」を付し、第６遮蔽部の符号に添え字「ζ」を付し、第７遮蔽部の符号に添え字「η」を付し、区別せずに総称する場合には、符号に添え字を付さないものとする。第４遮蔽部３４１δ、第５遮蔽部３４１ε及び第６遮蔽部３４１ζの基本的な構成は、実施形態３にて説明した通りである。

第４遮蔽部３４１δ及び第５遮蔽部３４１εは、Ｙ軸方向に隣り合う２つずつのタッチ電極３３０の間のそれぞれに位置して配されている。具体的には、第４遮蔽部３４１δ及び第５遮蔽部３４１εは、第１タッチ電極３３０αと第２タッチ電極３３０βとの間と、第２タッチ電極３３０βと第３タッチ電極３３０γとの間と、にそれぞれ位置して配されている。第４遮蔽部３４１δ及び第５遮蔽部３４１εの各設置数は、タッチ電極３３０におけるＹ軸方向の並び数から１を差し引いた値であり、第１スリット３２５Ａ１の数と一致する。

第６遮蔽部３４１ζは、第２タッチ配線３３１β及び第２接続配線３３２βのいずれかに連なる。第６遮蔽部３４１ζは、第２タッチ配線３３１β及び第２接続配線３３２βのいずれかから図１８の右側、つまり第５遮蔽部３４１εとは反対側に向けて延出する。第６遮蔽部３４１ζは、Ｙ軸方向に隣り合う２つの第１画素電極３２４α（第４画素電極３２４δ）の間に位置する。第６遮蔽部３４１ζは、第１タッチ電極３３０αと第２タッチ電極３３０βとの間に位置して配されるものの、第２タッチ電極３３０βと第３タッチ電極３３０γとの間には非配置とされる。第７遮蔽部３４１ηは、第１タッチ配線３３１α及び第１接続配線３３２αのいずれかに連なる。第７遮蔽部３４１ηは、第１タッチ配線３３１α及び第１接続配線３３２のいずれかから図１８の左側、つまり第４遮蔽部３４１δとは反対側に向けて延出する。第７遮蔽部３４１ηは、Ｙ軸方向に隣り合う２つの第１画素電極３２４α（第４画素電極３２４δ）の間に位置する。第７遮蔽部３４１ηは、第２タッチ電極３３０βと第３タッチ電極３３０γとの間に位置して配されるものの、第１タッチ電極３３０αと第２タッチ電極３３０βとの間には非配置とされる。このように、第６遮蔽部３４１ζ及び第７遮蔽部３４１ηは、Ｙ軸方向に沿って並ぶ複数のタッチ電極３３０を仕切る複数の第１スリット３２５Ａ１に対して交互に配されている。具体的には、第６遮蔽部３４１ζは、複数の第１スリット３２５Ａ１のうちの奇数番目の第１スリット３２５Ａ１に配され、第７遮蔽部３４１ηは、複数の第１スリット３２５Ａ１のうちの偶数番目の第１スリット３２５Ａ１に配される。

以上のような構成によれば、第１タッチ配線３３１α及び第１接続配線３３２αには、所定数の第７遮蔽部３４１ηと、第７遮蔽部３４１ηの２倍の数の第４遮蔽部３４１δと、がそれぞれ連なる。第２タッチ配線３３１β及び第２接続配線３３２βには、所定数の第６遮蔽部３４１ζと、第６遮蔽部３４１ζの２倍の数の第５遮蔽部３４１εと、がそれぞれ連なる。第１タッチ配線３３１αと第２タッチ配線３３１βとで連なる遮蔽部３４１の数が同一となるから、第１タッチ配線３３１αの負荷と第２タッチ配線３３１βの負荷とを均等化することができる。第１接続配線３３２αと第２接続配線３３２βで連なる遮蔽部３４１の数が同一となるから、第１接続配線３３２αの負荷と第２接続配線３３２βの負荷とを均等化することができる。これにより、位置検出感度にばらつきが生じ難くなる。

以上説明したように本実施形態によれば、複数のタッチ電極３３０には、第１タッチ電極３３０αと、第１タッチ電極３３０αに対して第２方向に間隔を空けて配される第２タッチ電極３３０βと、第２タッチ電極３３０βに対して第２方向に間隔を空けて配される第３タッチ電極３３０γと、が含まれ、第４遮蔽部３４１δ及び第５遮蔽部３４１εは、第１タッチ電極３３０αと第２タッチ電極３３０βとの間と、第２タッチ電極３３０βと第３タッチ電極３３０γとの間と、にそれぞれ位置して配され、遮蔽部３４１には、第２タッチ配線３３１βに連なる第６遮蔽部３４１ζと、第１タッチ配線３３１αに連なる第７遮蔽部３４１ηと、が含まれ、第６遮蔽部３４１ζは、第５遮蔽部３４１εに対して第２タッチ配線３３１βを挟んで第１方向の反対側に配され、第７遮蔽部３４１ηは、第４遮蔽部３４１δに対して第１タッチ配線３３１αを挟んで第１方向の反対側に配される。第１タッチ配線３３１αには、２つの第４遮蔽部３４１δと、１つの第７遮蔽部３４１ηと、が連なる。第２タッチ配線３３１βには、２つの第５遮蔽部３４１εと、１つの第６遮蔽部３４１ζと、が連なる。第１タッチ配線３３１αと第２タッチ配線３３１βとで連なる遮蔽部３４１の数が同一となるから、第１タッチ配線３３１αの負荷と第２タッチ配線３３１βの負荷とを均等化することができる。これにより、位置検出感度にばらつきが生じ難くなる。

＜実施形態５＞
実施形態５を図１９または図２０によって説明する。この実施形態５では、上記した実施形態１に記載した構成にダミー配線４２を追加した場合を示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

本実施形態に係るアレイ基板４２１には、図１９及び図２０に示すように、複数のソース配線４２７のうち、タッチ配線４３１及び接続配線４３２がいずれも非重畳とされるソース配線４２７に対して重畳するダミー配線４２が設けられる。ダミー配線４２は、タッチ配線４３１及び接続配線４３２と同層に配され、第３金属膜からなる。ダミー配線４２の線幅は、ソース配線４２７、タッチ配線４３１及び接続配線４３２の各線幅と同等である。ダミー配線４２は、重畳するソース配線４２７と同様に、概ねＹ軸方向に沿って延在する。ダミー配線４２は、Ｘ軸方向に第２画素電極４２４βと第３画素電極４２４γとの間に位置する。ダミー配線４２は、Ｙ軸方向に隣り合う２つの高位部４３６Ａの間に位置する。従って、ダミー配線４２の長さは、画素電極４２４の長辺寸法よりも短い。ダミー配線４２は、Ｙ軸方向に間隔を空けて並んで配されている。Ｙ軸方向に隣り合う２つのダミー配線４２の間には、高位部４３６Ａが位置している。ダミー配線４２は、タッチ電極４３０、タッチ配線４３１、接続配線４３２及び遮蔽部４４１のいずれとも非接続であり、島状に孤立している。

アレイ基板４２１の内面のうち、Ｘ軸方向に第１画素電極４２４αと第２画素電極４２４βとの間の位置には、第１タッチ配線４３１α、第１接続配線４３２α、第２タッチ配線４３１β及び第２接続配線４３２βに起因する凹凸が生じている。それに加え、アレイ基板４２１の内面のうち、Ｘ軸方向に第２画素電極４２４βと第３画素電極４２４γとの間の位置でＹ軸方向に隣り合う２つの高位部４３６Ａの間の位置には、ダミー配線４２に起因する凹凸が生じている。つまり、アレイ基板４２１の内面のうち、全てのソース配線４２７と重畳する位置には、タッチ配線４３１、接続配線４３２及びダミー配線４２のいずれかに起因する凹凸が生じることになる。従って、仮にダミー配線４２が非形成の場合に比べると、アレイ基板４２１の内面の形状に、位置に応じたムラが生じ難くなる。これにより、表示品位が良好になる。また、高位部４３６Ａと重畳する配置のスペーサ４４０は、アレイ基板４２１の内面のうち、Ｙ軸方向に隣り合う２つのダミー配線４２の間となる部分に接触されることになる。アレイ基板４２１の内面のうち、Ｙ軸方向に隣り合う２つのダミー配線４２の間となる部分は、ダミー配線４２に起因する凹凸が生じ難くなっている。これにより、アレイ基板４２１の内面に対するスペーサ４４０の接触面積を十分確保することができる。

以上説明したように本実施形態によれば、アレイ基板４２１には、第２画素電極４２４βと第３画素電極４２４γとの間に位置し、第２方向に隣り合う２つの高位部４３６Ａの間に位置し、第１配線である第１タッチ配線４３１α及び第１接続配線４３２αと同層に配され、第２方向に沿って延在するダミー配線４２が設けられる。アレイ基板４２１の内面のうち、第１画素電極４２４αと第２画素電極４２４βとの間の位置には、第１配線である第１タッチ配線４３１α及び第１接続配線４３２αに起因する凹凸が生じ、第２画素電極４２４βと第３画素電極４２４γとの間の位置で第２方向に隣り合う２つの高位部４３６Ａの間の位置には、ダミー配線４２に起因する凹凸が生じる。仮にダミー配線４２が非形成の場合に比べると、アレイ基板４２１の内面の形状に、位置に応じたムラが生じ難くなる。これにより、表示品位が良好になる。

＜実施形態６＞
実施形態６を図２１または図２２によって説明する。この実施形態６では、上記した実施形態５からダミー配線５４２を変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

本実施形態に係るダミー配線５４２は、図２１及び図２２に示すように、タッチ電極５３０に接続されている。詳しくは、互いに重畳するダミー配線５４２とタッチ電極５３０との間に介在する第２層間絶縁膜５３７には、ダミー配線５４２の端部と重畳する位置に第６コンタクトホールＣＨ６が形成されている。ダミー配線５４２は、第６コンタクトホールＣＨ６を通して重畳するタッチ電極５３０に接続されている。このようにすれば、ダミー配線５４２は、接続されたタッチ電極５３０と同電位となる。従って、間に第１タッチ配線５３１α及び第１接続配線５３２αのいずれかを挟む第１画素電極５２４α及び第２画素電極５２４βの画素容量と、間にダミー配線５４２を挟む第２画素電極５２４β及び第３画素電極５２４γの画素容量と、を同等にすることができる。これにより、表示品位を向上させることができる。

以上説明したように本実施形態によれば、アレイ基板５２１には、第１配線である第１タッチ配線５３１α及び第１接続配線５３２αの上層側に配される第２層間絶縁膜５３７と、第２層間絶縁膜５３７の上層側に配されるタッチ電極５３０と、が設けられ、第１配線には、複数のタッチ電極５３０のいずれかに接続される第１タッチ配線５３１αが含まれ、ダミー配線５４２は、複数のタッチ電極５３０のいずれかに接続される。第１配線に含まれる第１タッチ配線５３１αに伝送される信号が、タッチ電極５３０に供給される。タッチ電極５３０は、第１配線である第１タッチ配線５３１α及び第１接続配線５３２αに対して第２層間絶縁膜５３７を介して上層側に位置しているから、位置検出感度が良好になる。第１配線に含まれる第１タッチ配線５３１αは、スペーサ５４０及び高位部５３６Ａとは非重畳の関係であるから、スペーサ５４０がアレイ基板５２１の内面に接することに起因する応力が、第１タッチ配線５３１αとタッチ電極５３０との接続箇所に悪影響を及ぼし難くなっている。これにより、第１タッチ配線５３１αとタッチ電極５３０との接続信頼性が良好となる。その上で、ダミー配線５４２は、複数のタッチ電極５３０のいずれかに接続され、接続されたタッチ電極５３０と同電位となる。従って、間に第１タッチ配線５３１αを挟む第１画素電極５２４α及び第２画素電極５２４βの画素容量と、間にダミー配線５４２を挟む第２画素電極５２４β及び第３画素電極５２４γの画素容量と、を同等にすることができる。これにより、表示品位を向上させることができる。

＜他の実施形態＞
本明細書が開示する技術は、上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も技術的範囲に含まれる。

（１）複数のスペーサ４０，１４０，２４０，４４０，５４０（高位部３６Ａ，１３６Ａ，２３６Ａ，４３６Ａ，５３６Ａ）におけるＸ軸方向の配列間隔は、適宜に変更可能である。例えば、Ｘ軸方向に隣り合う２つのスペーサ４０，１４０，２４０，４４０，５４０（高位部３６Ａ，１３６Ａ，２３６Ａ，４３６Ａ，５３６Ａ）の間に、２つの画素電極２４，４２４と、１つのソース配線２７，４２７（タッチ配線３１，４３１、接続配線３２，４３２）と、が挟まれてもよい。また、Ｘ軸方向に隣り合う２つのスペーサ４０，１４０，２４０，４４０，５４０（高位部３６Ａ，１３６Ａ，２３６Ａ，４３６Ａ，５３６Ａ）の間に、４つ以上の画素電極２４，４２４と、３つ以上のソース配線２７，４２７（タッチ配線３１，４３１、接続配線３２，４３２）と、が挟まれてもよい。このようにスペーサ４０，１４０，２４０，４４０，５４０の配列間隔を変更するのに伴って、タッチ配線３１，４３１及び接続配線３２，４３２の配置を適宜に変更することができる。

（２）第１タッチ配線３１α，１３１α，２３１α，３３１α，４３１α，５３１α及び第１接続配線３２α，１３２α，２３２α，３３２α，４３２α，５３２αを全て省略してもよい。その場合、タッチ配線３１，４３１及び接続配線３２，４３２は、第３画素電極２４γ，２２４γ，４２４γ，５２４γと第４画素電極２４δ，２２４δ，３２４δとの間となる位置にのみ配されることになる。その場合、複数のスペーサ４０，１４０，２４０，４４０，５４０は、第２画素電極２４β，２２４β，４２４β，５２４β（第２画素電極列２４βＣ）と第３画素電極２４γ，２２４γ，４２４γ，５２４γ（第３画素電極列２４γＣ）との間の位置に加え、第１画素電極２４α，２２４α，３２４α，４２４α，５２４α（第１画素電極列）と第２画素電極２４β，２２４β，４２４β，５２４β（第２画素電極列２４βＣ）との間の位置に配されてもよい。また、実施形態５，６においては、複数のダミー配線４２，５４２は、第２画素電極２４β，２２４β，４２４β，５２４βと第３画素電極２４γ，２２４γ，４２４γ，５２４γとの間の位置に加え、第１画素電極２４α，２２４α，３２４α，４２４α，５２４αと第２画素電極２４β，２２４β，４２４β，５２４βとの間の位置に配されてもよい。

（３）複数ずつの第１タッチ配線３１α，１３１α，２３１α，３３１α，４３１α，５３１α及び第１接続配線３２α，１３２α，２３２α，３３２α，４３２α，５３２αのうちの一部を省略してもよい。

（４）第２タッチ配線３１β，１３１β，２３１β，３３１β，４３１β及び第２接続配線３２β，１３２β，２３２β，３３２β，４３２βを全て省略してもよい。その場合、タッチ配線３１，４３１及び接続配線３２，４３２は、第１画素電極２４α，２２４α，３２４α，４２４α，５２４αと第２画素電極２４β，２２４β，４２４β，５２４βとの間となる位置にのみ配されることになる。その場合、複数のスペーサ４０，１４０，２４０，４４０，５４０は、第２画素電極２４β，２２４β，４２４β，５２４β（第２画素電極列２４βＣ）と第３画素電極２４γ，２２４γ，４２４γ，５２４γ（第３画素電極列２４γＣ）との間の位置に加え、第３画素電極２４γ，２２４γ，４２４γ，５２４γ（第３画素電極列２４γＣ）と第４画素電極２４δ，２２４δ，３２４δ（第４画素電極列）との間の位置に配されてもよい。また、実施形態５，６においては、複数のダミー配線４２，５４２は、第２画素電極２４β，２２４β，４２４β，５２４βと第３画素電極２４γ，２２４γ，４２４γ，５２４γとの間の位置に加え、第３画素電極２４γ，２２４γ，４２４γ，５２４γと第４画素電極２４δ，２２４δ，３２４δとの間の位置に配されてもよい。

（５）複数ずつの第２タッチ配線３１β，１３１β，２３１β，３３１β，４３１β及び第２接続配線３２β，１３２β，２３２β，３３２β，４３２βのうちの一部を省略してもよい。

（６）複数ずつのタッチ配線３１，４３１及び接続配線３２，４３２には、第２画素電極２４β，２２４β，４２４β，５２４βと第３画素電極２４γ，２２４γ，４２４γ，５２４γとの間の位置に配されるタッチ配線３１，４３１及び接続配線３２，４３２が含まれてもよい。この場合、ある第２画素電極２４β，２２４β，４２４β，５２４βと第３画素電極２４γ，２２４γ，４２４γ，５２４γとの間には、スペーサ４０，１４０，２４０，４４０，５４０及び高位部３６Ａ，１３６Ａ，２３６Ａ，４３６Ａ，５３６Ａが配されるのに対し、別の第２画素電極２４β，２２４β，４２４β，５２４βと第３画素電極２４γ，２２４γ，４２４γ，５２４γとの間には、タッチ配線３１，４３１及び接続配線３２，４３２が配されることになる。

（７）スペーサ４０，１４０，２４０，４４０，５４０及び高位部３６Ａ，１３６Ａ，２３６Ａ，４３６Ａ，５３６Ａの具体的な配置は、適宜に変更可能である。例えば、スペーサ４０，１４０，２４０，４４０，５４０及び高位部３６Ａ，１３６Ａ，２３６Ａ，４３６Ａ，５３６Ａの中心が、Ｘ軸方向にソース配線２７，４２７の中央位置からずれた配置であってもよい。その場合、ＴＦＴ２３に対するスペーサ４０，１４０，２４０，４４０，５４０及び高位部３６Ａ，１３６Ａ，２３６Ａ，４３６Ａ，５３６Ａの重畳範囲が広くなったり狭くなったりしてもよい。また、スペーサ４０，１４０，２４０，４４０，５４０が、ゲート配線２６，２２６やＴＦＴ２３とは非重畳となる位置に配されてもよい。また、スペーサ４０，１４０，２４０，４４０，５４０及び高位部３６Ａ，１３６Ａ，２３６Ａ，４３６Ａ，５３６Ａは、第２画素電極２４β，２２４β，４２４β，５２４βと第３画素電極２４γ，２２４γ，４２４γ，５２４γとの間に位置することなく、第２画素電極列２４βＣと第３画素電極列２４γＣとの間に位置していてもよい。つまり、スペーサ４０，１４０，２４０，４４０，５４０及び高位部３６Ａ，１３６Ａ，２３６Ａ，４３６Ａ，５３６Ａは、Ｙ軸方向に隣り合う２つの第２画素電極２４β，２２４β，４２４β，５２４β（第３画素電極２４γ，２２４γ，４２４γ，５２４γ）の中間となる位置に配されてもよい。

（８）メインスペーサ４０α，１４０α及びサブスペーサ４０β，１４０βの具体的な設置数・設置比率・配置等は、適宜に変更可能である。例えば、一部のメインスペーサ４０α，１４０αが、Ｙ軸方向に隣り合う２つのタッチ電極３０，１３０，２３０，３３０，４３０，５３０の間に位置していてもよい。

（９）メインスペーサ４０α，１４０α及びサブスペーサ４０β，１４０βの平面形状が同じであってもよい。

（１０）メインスペーサ４０α，１４０αと重畳する高位部３６Ａ，１３６Ａ，２３６Ａ，４３６Ａ，５３６Ａと、サブスペーサ４０β，１４０βと重畳する高位部３６Ａ，１３６Ａ，２３６Ａ，４３６Ａ，５３６Ａと、で平面形状や高さ等が異なっていてもよい。

（１１）遮蔽部４１，１４１，２４１，３４１，４４１の一部または全てを省略することも可能である。

（１２）接続配線３２，４３２の一部または全てを省略することも可能である。

（１３）複数のＴＦＴ２３は、接続対象とされるソース配線２７，４２７に対してＸ軸方向の一方側に配されるＴＦＴ２３と、接続対象とされるソース配線２７，４２７に対してＸ軸方向の他方側に配されるＴＦＴ２３と、がＹ軸方向に交互に並ぶ配列であってもよい。また、全てのＴＦＴ２３が、接続対象とされるソース配線２７，４２７に対してＸ軸方向の一方側または他方側に配されてもよい。

（１４）ゲート配線２６，２２６及びソース配線２７，４２７の平面に視たパターンは、適宜に変更可能である。例えば、ゲート配線２６，２２６は、直線的に延在せず、斜めに延在して途中で繰り返し屈曲されてもよい。また、ソース配線２７，４２７は、Ｙ軸方向に沿って直線的に延在してもよい。また、ゲート配線２６，２２６及びソース配線２７，４２７は、いずれも直線的に延在せず、斜めに延在して途中で繰り返し屈曲されてもよい。また、ゲート配線２６，２２６及びソース配線２７，４２７は、いずれも直線的に延在してもよい。

（１５）ゲート回路部１３を省略することも可能である。その場合、アレイ基板２１，１２１，４２１，５２１にゲート回路部１３と同様の機能を有するゲートドライバを実装するようにしても構わない。また、ゲート回路部１３をアレイ基板２１，１２１，４２１，５２１における片側の辺部のみに設けることも可能である。

（１６）半導体部２３Ｄを構成する半導体膜の材料は、ポリシリコン（ＬＴＰＳ）等でもよい。

（１７）タッチパネルパターンは、自己容量方式以外にも相互容量方式であってもよい。

（１８）液晶パネル１０は、タッチパネル機能を備えなくてもよい。その場合、共通電極２５は、非分割構造とされ、少なくとも表示領域ＡＡの全域にわたって概ねベタ状に配される。アレイ基板２１，１２１，４２１，５２１には、第３金属膜からなり、共通電極２５に接続される共通配線が、第１配線として設けられる。共通配線により共通電極２５には、共通電位が供給される。

（１９）ＴＦＴ２３の構成は、図面にて示したボトムゲート型以外にも、トップゲート型、ダブルゲート型等でもよい。

（２０）カラーフィルタ２８は、アレイ基板２１，１２１，４２１，５２１に設けられてもよい。その場合、画素電極２４，４２４及びカラーフィルタ２８が共にアレイ基板２１，１２１，４２１，５２１に設けられることになり、対向基板２０，１２０，２２０には、画素の構成要素が設けられない。

（２１）カラーフィルタ２８の色数は、４色以上でもよい。追加するカラーフィルタ２８は、黄色の波長領域（約５７０ｎｍ～約６００ｎｍ）に含まれる黄色光を出射可能な黄色カラーフィルタや全波長領域の光を出射可能な透明カラーフィルタ等であってもよい。

（２２）液晶パネル１０の平面形状は、縦長の長方形、正方形、円形、半円形、長円形、楕円形、台形などであってもよい。

（２３）液晶パネル１０は、透過型以外にも反射型や半透過型であってもよい。

（２４）液晶パネル１０以外の種類の表示パネル（有機ＥＬ（Electro Luminescence）表示パネルなど）やＥＰＤ（マイクロカプセル型電気泳動方式のディスプレイパネル）であってもよい。

１０…液晶パネル（表示装置）、２０，１２０，２２０…対向基板、２１，１２１，４２１，５２１…アレイ基板、２４α，２２４α，３２４α，４２４α，５２４α…第１画素電極、２４β，２２４β，４２４β，５２４β…第２画素電極、２４βＣ…第２画素電極列、２４γ，２２４γ，４２４γ，５２４γ…第３画素電極、２４γＣ…第３画素電極列、２４δ，２２４δ，３２４δ…第４画素電極、２６，２２６…ゲート配線（第３配線）、２８Ｂ…第２カラーフィルタ、２８Ｇ…第１カラーフィルタ、２８Ｒ…第３カラーフィルタ、３０，１３０，２３０，３３０，４３０，５３０…タッチ電極（位置検出電極）、３１α，１３１α，２３１α，３３１α，４３１α，５３１α…第１タッチ配線（第１配線、第１位置検出配線）、３１β，１３１β，２３１β，３３１β，４３１β…第２タッチ配線（第２配線、第２位置検出配線）、３２α，１３２α，２３２α，３３２α，４３２α，５３２α…第１接続配線（第１配線）、３２β，１３２β，２３２β，３３２β，４３２β…第２接続配線（第２配線）、３６，１３６…平坦化膜（第１絶縁膜）、３６Ａ，１３６Ａ，２３６Ａ，４３６Ａ，５３６Ａ…高位部、３７，５３７…第２層間絶縁膜（第２絶縁膜）、４０，１４０，２４０，４４０，５４０…スペーサ、４０α，１４０α…メインスペーサ、４０β，１４０β…サブスペーサ、４０β１…第１サブスペーサ、４０β２…第２サブスペーサ、４１，１４１，２４１，３４１，４４１…遮蔽部、４１α…第１遮蔽部、４１β…第２遮蔽部、４１γ…第３遮蔽部、４２，５４２…ダミー配線、２４１δ，３４１δ…第４遮蔽部、２４１ε，３４１ε…第５遮蔽部、２４１ζ，３４１ζ…第６遮蔽部、３４１η…第７遮蔽部

Claims (15)

1. アレイ基板と、
   前記アレイ基板と間隔を空けて対向する対向基板と、
   前記アレイ基板に設けられる第１画素電極と、
   前記アレイ基板に設けられ、前記第１画素電極に対して第１方向に間隔を空けて配される第２画素電極と、
   前記アレイ基板に設けられ、前記第２画素電極に対して前記第１方向に間隔を空けて配される第３画素電極と、
   前記アレイ基板に設けられ、前記第１画素電極と前記第２画素電極との間に位置し、前記第１方向と交差する第２方向に沿って延在する第１配線と、
   前記アレイ基板に設けられ、前記第２画素電極を含み、前記第２方向に沿って並ぶ複数の画素電極からなる第２画素電極列と、
   前記アレイ基板に設けられ、前記第３画素電極を含み、前記第２方向に沿って並ぶ複数の画素電極からなる第３画素電極列と、
   前記アレイ基板に設けられ、前記第１配線の下層側に配される第１絶縁膜と、
   前記対向基板に設けられ、前記対向基板から前記アレイ基板に向けて突出するスペーサと、を備え、
   前記スペーサは、前記第２画素電極列と前記第３画素電極列との間に位置し、
   前記第１絶縁膜は、前記スペーサと重畳する部分が、残りの部分よりも高い高位部となっている表示装置。
2. 前記スペーサは、前記第２画素電極と前記第３画素電極との間に位置する請求項１記載の表示装置。
3. 前記アレイ基板または前記対向基板には、前記第１画素電極と重畳して配される第１カラーフィルタと、前記第２画素電極と重畳して配される第２カラーフィルタと、前記第３画素電極と重畳して配される第３カラーフィルタと、が設けられ、
   前記第１カラーフィルタは、比視感度が最も高く、
   前記第２カラーフィルタは、前記比視感度が最も低く、
   前記第３カラーフィルタは、前記第１カラーフィルタよりも前記比視感度が低くて前記第２カラーフィルタよりも前記比視感度が高い請求項１または請求項２記載の表示装置。
4. 前記アレイ基板には、前記第３画素電極に対して前記第１方向に前記第２画素電極とは反対側に間隔を空けて配される第４画素電極が設けられ、
   前記第１カラーフィルタは、前記第１画素電極及び前記第４画素電極とそれぞれ重畳して配され、
   前記アレイ基板には、前記第３画素電極と前記第４画素電極との間に位置し、前記第２方向に沿って延在する第２配線が設けられる請求項３記載の表示装置。
5. 前記アレイ基板には、前記第１配線の上層側に配される第２絶縁膜と、前記第２絶縁膜の上層側に配される位置検出電極と、が設けられ、
   前記第１配線には、複数の前記位置検出電極のいずれかに接続される第１位置検出配線が含まれる請求項１から請求項４のいずれか１項に記載の表示装置。
6. 前記アレイ基板には、前記第１絶縁膜よりも下層側に配される第３配線と、前記第１配線と同層に配される遮蔽部と、が設けられ、
   前記第１画素電極、前記第２画素電極及び前記第３画素電極は、前記第２方向に間隔を空けて複数ずつ並んで配され、
   前記位置検出電極は、前記第２方向に間隔を空けて複数が並んで配され、前記第２方向に隣り合う２つの前記位置検出電極の境界が、前記第２方向に隣り合う２つずつの前記第１画素電極、前記第２画素電極及び前記第３画素電極の境界と整合して配され、
   前記第３配線は、前記第１方向に沿って延在し、前記第２方向に隣り合う２つの前記位置検出電極の間に位置して配され、
   前記遮蔽部は、前記第３配線の少なくとも一部と重畳して配され、複数の前記位置検出電極のいずれかに直接的にまたは間接的に接続される請求項５記載の表示装置。
7. 前記スペーサには、メインスペーサと、前記対向基板からの突出寸法が前記メインスペーサよりも小さい複数のサブスペーサと、が含まれ、
   前記メインスペーサは、複数の前記位置検出電極のいずれかと重畳して配され、
   複数の前記サブスペーサには、複数の前記位置検出電極のいずれかと重畳して配される第１サブスペーサと、少なくとも一部が前記第２方向に隣り合う２つの前記位置検出電極の間に位置し、前記遮蔽部の一部と重畳して配される第２サブスペーサと、が含まれる請求項６記載の表示装置。
8. 前記スペーサには、メインスペーサと、前記対向基板からの突出寸法が前記メインスペーサよりも小さいサブスペーサと、が含まれ、
   前記メインスペーサ及び前記サブスペーサは、いずれも複数の前記位置検出電極のいずれかと重畳し、前記遮蔽部とは非重畳に配される請求項６記載の表示装置。
9. 前記アレイ基板には、前記第３画素電極に対して前記第１方向に前記第２画素電極とは反対側に間隔を空けて配される第４画素電極と、前記第３画素電極と前記第４画素電極との間に位置し、前記第２方向に沿って延在する第２位置検出配線と、が設けられ、
   前記アレイ基板または前記対向基板には、前記第１画素電極及び前記第４画素電極とそれぞれ重畳して配される第１カラーフィルタと、前記第２画素電極と重畳して配される第２カラーフィルタと、前記第３画素電極と重畳して配される第３カラーフィルタと、が設けられ、
   前記第１カラーフィルタは、比視感度が最も高く、
   前記第２カラーフィルタは、前記比視感度が最も低く、
   前記第３カラーフィルタは、前記第１カラーフィルタよりも前記比視感度が低くて前記第２カラーフィルタよりも前記比視感度が高く、
   前記遮蔽部には、前記第１位置検出配線に連なる第１遮蔽部と、前記第２位置検出配線に連なる第２遮蔽部と、前記第１位置検出配線、前記第２位置検出配線、前記第１遮蔽部及び前記第２遮蔽部とは分離される第３遮蔽部と、が含まれ、
   前記第３遮蔽部は、前記第１方向に前記第１遮蔽部と前記第２遮蔽部との間に位置して配される請求項６から請求項８のいずれか１項に記載の表示装置。
10. 前記アレイ基板には、複数の前記第３画素電極に対して前記第１方向に前記第２画素電極とは反対側に間隔を空けて配される複数の第４画素電極と、前記第３画素電極と前記第４画素電極との間に位置し、前記第２方向に沿って延在する第２位置検出配線と、が設けられ、
    前記アレイ基板または前記対向基板には、複数ずつの前記第１画素電極及び前記第４画素電極とそれぞれ重畳して配される第１カラーフィルタと、前記第２画素電極と重畳して配される第２カラーフィルタと、前記第３画素電極と重畳して配される第３カラーフィルタと、が設けられ、
    前記第１カラーフィルタは、比視感度が最も高く、
    前記第２カラーフィルタは、前記比視感度が最も低く、
    前記第３カラーフィルタは、前記第１カラーフィルタよりも前記比視感度が低くて前記第２カラーフィルタよりも前記比視感度が高く、
    前記遮蔽部には、前記第１位置検出配線に連なる第４遮蔽部と、前記第２位置検出配線に連なる第５遮蔽部と、が含まれ、
    前記第４遮蔽部及び前記第５遮蔽部は、間に前記高位部を挟んで配される請求項６から請求項８のいずれか１項に記載の表示装置。
11. 複数の前記位置検出電極には、第１位置検出電極と、前記第１位置検出電極に対して前記第２方向に間隔を空けて配される第２位置検出電極と、前記第２位置検出電極に対して前記第２方向に間隔を空けて配される第３位置検出電極と、が含まれ、
    前記第４遮蔽部及び前記第５遮蔽部は、前記第１位置検出電極と前記第２位置検出電極との間と、前記第２位置検出電極と前記第３位置検出電極との間と、にそれぞれ位置して配され、
    前記遮蔽部には、前記第２位置検出配線に連なる第６遮蔽部と、前記第１位置検出配線に連なる第７遮蔽部と、が含まれ、
    前記第６遮蔽部は、前記第５遮蔽部に対して前記第２位置検出配線を挟んで前記第１方向の反対側に配され、
    前記第７遮蔽部は、前記第４遮蔽部に対して前記第１位置検出配線を挟んで前記第１方向の反対側に配される請求項１０記載の表示装置。
12. 前記第１画素電極、前記第２画素電極、前記第３画素電極、前記第１配線、前記スペーサ及び前記高位部は、複数ずつ備えられ、
    複数の前記第１配線には、複数の前記位置検出電極のいずれかに対して複数箇所で接続される第１接続配線が含まれ、
    前記第１接続配線は、前記第１位置検出配線に対して前記第２方向に間隔を空けて並んで配される請求項５から請求項１１のいずれか１項に記載の表示装置。
13. 前記第１画素電極、前記第２画素電極及び前記第３画素電極は、前記第２方向に間隔を空けて複数ずつ並んで配され、
    前記スペーサ及び前記高位部は、前記第２方向に間隔を空けて複数ずつ並んで配される請求項１から請求項１２のいずれか１項に記載の表示装置。
14. 前記アレイ基板には、前記第２画素電極と前記第３画素電極との間に位置し、前記第２方向に隣り合う２つの前記高位部の間に位置し、前記第１配線と同層に配され、前記第２方向に沿って延在するダミー配線が設けられる請求項１３記載の表示装置。
15. 前記アレイ基板には、前記第１配線の上層側に配される第２絶縁膜と、前記第２絶縁膜の上層側に配される位置検出電極と、が設けられ、
    前記第１配線には、複数の前記位置検出電極のいずれかに接続される第１位置検出配線が含まれ、
    前記ダミー配線は、複数の前記位置検出電極のいずれかに接続される請求項１４記載の表示装置。

Images