JP2020140075A - インセルタッチパネル - Google Patents

インセルタッチパネル Download PDF

Info

Publication number
JP2020140075A
JP2020140075A JP2019035692A JP2019035692A JP2020140075A JP 2020140075 A JP2020140075 A JP 2020140075A JP 2019035692 A JP2019035692 A JP 2019035692A JP 2019035692 A JP2019035692 A JP 2019035692A JP 2020140075 A JP2020140075 A JP 2020140075A
Authority
JP
Japan
Prior art keywords
touch panel
electrode
electrodes
line
cell touch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019035692A
Other languages
English (en)
Inventor
大介 梶田
Daisuke Kajita
大介 梶田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2019035692A priority Critical patent/JP2020140075A/ja
Priority to CN202010081345.XA priority patent/CN111625112A/zh
Priority to US16/784,806 priority patent/US11126025B2/en
Publication of JP2020140075A publication Critical patent/JP2020140075A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】複数の共通電極の各々を複数の画素にわたって設けたとしても、画像品位が低下することを抑制できるインセルタッチパネルを提供する。【解決手段】複数の画素PXの各々に設けられたトランジスタ10及び画素電極20と、行方向及び列方向の各々に配列され、各々が1つ以上の画素電極20に対向するとともに互いに分離して設けられた複数の共通電極30と、行方向に沿って延在する複数のゲート線40と、列方向に沿って延在する複数のデータ線50と、列方向に沿って延在する複数のタッチ線60とを備え、複数の共通電極30の各々は、ゲート線40上を分割領域DAとして複数に分割された複数のセグメント電極30aを有し、1つの共通電極30に含まれる複数のセグメント電極30aの各々は、少なくとも1本のタッチ線60で接続されている。【選択図】図3

Description

本開示は、インセルタッチパネルに関する。
近年、タッチ機能及び表示機能の両機能を有する液晶表示装置の開発が進められている。タッチ機能を有する液晶表示装置では、例えば、静電容量方式によってタッチセンシングを行う。この場合、ユーザの指やペン等のポインタが表示画面に接触又は近接したときに発生する静電容量の変化をタッチ電極によって検出することで、ユーザがタッチした位置を検知する。
静電容量方式によるタッチセンシングには、指やペン等のタッチ物が液晶表示装置にタッチされたときに、タッチ物とタッチ電極(Rx電極)との静電容量の変化を検出する自己容量方式と、2つのタッチ電極(Rx電極、Tx電極)の間の静電容量の変化を検出する相互容量方式とが知られている。
また、タッチ機能を有する液晶表示装置の構造としては、タッチ機能を備えたタッチパネルを液晶表示パネルの表面に貼り付けるアウトセル方式と、液晶表示装置自体がタッチ機能を備えるインセル方式とが知られている。
例えば、特許文献1に、タッチ機能を有するインセル方式の液晶表示装置が開示されている。特許文献1に開示された液晶表示装置は、行方向に延在する複数のゲート線と列方向に延在する複数のデータ線と、複数の画素の各々に設けられた画素電極と、画素電極に対向して設けられた複数の共通電極(対向電極)と、タッチ線として共通電極に接続された信号線とを備える。特許文献1に開示された液晶表示装置では、タッチ位置を検出するためのタッチ駆動信号を対向電極に供給することで信号線を介してタッチ検出信号を受信して、対向電極の位置における静電容量の変化を検出してタッチ位置を検知している。
国際公開第2017/213173号
タッチ機能を有するインセル方式の液晶表示装置であるインセルタッチパネルでは、タッチ位置を検出するために複数の共通電極がマトリクス状に配列されている。つまり、複数の共通電極の各々は、タッチ位置を検出するための単位電極となる。この場合、列方向に隣り合う2つの共通電極(タッチ電極)は、ゲート線上を分離領域として互いに分離される。
しかしながら、分離された各共通電極は、複数の画素にわたって形成されるため、複数の画素電極に対向するだけではなく、列方向に隣り合う2つの画素の間に形成されたゲート線にも部分的に対向することになる。つまり、列方向に隣り合う2つの共通電極の境界部はゲート線に対向していないが、その2つの共通電極の各々は部分的に別のゲート線に対向している。
このため、ゲート線と共通電極との結合容量(Cgc)に起因するコモン歪によって表示画像の品位が低下する。特に、ゲート線にはパルス状のゲート信号が印加されるため、ゲート線と共通電極との結合容量の影響は、データ線と共通電極との結合容量の影響と比べて大きい。
本開示は、このような課題を解決するためになされたものであり、複数の共通電極の各々が複数の画素にわたって設けられていたとしても、画像品位が低下することを抑制できるインセルタッチパネルを提供することを目的とする。
上記目的を達成するために、本開示に係るインセルタッチパネルの一態様は、第1方向と前記第1方向に交差する第2方向とに配列された複数の画素によって構成された画像表示領域を有するインセルタッチパネルであって、前記複数の画素の各々に設けられたトランジスタ及び画素電極と、前記第1方向及び前記第2方向の各々に配列され、各々が1つ以上の前記画素電極に対向するとともに互いに分離して設けられた複数の共通電極と、前記第1方向に沿って延在し、前記複数の画素の各々における前記トランジスタにゲート信号を供給する複数のゲート線と、前記第2方向に沿って延在し、前記複数の画素の各々における前記トランジスタにデータ信号を供給する複数のデータ線と、前記第2方向に沿って延在し、各々に対応する共通電極に接続された複数のタッチ線とを備え、前記複数の共通電極の各々は、前記ゲート線上を分割領域として分割された複数のセグメント電極を有し、1つの前記共通電極に含まれる前記複数のセグメント電極の各々は、少なくとも1本の前記タッチ線で接続されている。
本開示に係るインセルタッチパネルによれば、複数の共通電極の各々が複数の画素にわたって設けられていたとしても、画像品位が低下すること抑制できる。
実施の形態に係るインセルタッチパネルの概略構成を模式的に示す図である。 実施の形態に係る画像表示装置に用いられるインセルタッチパネルの画素回路を示す図である。 実施の形態に係るインセルタッチパネルにおける共通電極の配置の一例を示す図である。 インセルタッチパネルにおける画像表示駆動とタッチ位置検出駆動との一例を示す図である。 インセルタッチパネルにおける画像表示駆動とタッチ位置検出駆動との他の一例を示す図である。 実施の形態に係るインセルタッチパネルの画素の構成の一例を示す平面図である。 図5の破線で囲まれる領域VIにおける実施の形態に係るインセルタッチパネルの拡大平面図である。 実施の形態に係るインセルタッチパネルにおける画素の繰り返しパターンを示す図である。 図7において共通電極を強調して示した図である。 図6のIX−IX線における実施の形態に係るインセルタッチパネルの断面図である。 図6のX−X線における実施の形態に係るインセルタッチパネルの断面図である。 変形例1のインセルタッチパネルにおける共通電極と配線との配置の一例を示す図である。 変形例2のインセルタッチパネルにおける共通電極と配線との配置の一例を示す図である。
以下、本開示の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
(実施の形態)
実施の形態に係るインセルタッチパネル1を用いた画像表示装置2の概略構成について、図1〜図3を用いて説明する。図1は、実施の形態に係る画像表示装置2の概略構成を模式的に示す図である。図2は、同画像表示装置2に用いられるインセルタッチパネル1の画素回路を示す図である。図3は、同インセルタッチパネル1における共通電極30の配置の一例を示す図である。なお、図2において、「G」はゲート線40を示し、「D」はデータ線50を示し、「T」はタッチ線60を示している。また、図3において、黒丸は、各共通電極30とタッチ線60とのコンタクト部を示している。
画像表示装置2は、静止画像又は動画像の画像(映像)を表示する表示装置の一例である。図1に示すように、画像表示装置2は、インセルタッチパネル1と、バックライト3と、画像処理部4とを備える。
インセルタッチパネル1は、画像が表示される液晶表示パネルである。インセルタッチパネル1は、バックライト3の光出射側に配置される。したがって、インセルタッチパネル1には、バックライト3から出射した光が入射する。
インセルタッチパネル1の液晶駆動方式は、例えばIPS(In−Plane Switching)方式及びFFS(Fringe Field Switching)方式等の横電界方式である。また、インセルタッチパネル1は、例えば、ノーマリーブラック方式により電圧の制御が行われるが、電圧制御の方式は、ノーマリーブラック方式に限らない。
図1及び図2に示すように、インセルタッチパネル1は、画像表示領域1a(アクティブ領域)と、画像表示領域1aを囲む額縁領域1bとを有する。画像表示領域1aには、カラー画像又はモノクロ画像が表示される。
画像表示領域1aは、画像が表示される表示領域(有効領域)であり、例えば、第1方向と第1方向に交差する第2方向とに配列された複数の画素PXによって構成されている。本実施の形態において、第1方向と第2方向とは直交している。具体的には、第1方向は、行方向であり、第2方向は、行方向に直交する列方向である。したがって、画像表示領域1aは、行方向と列方向とに配列された複数の画素PXによって構成されている。つまり、複数の画素PXは、マトリクス状に配列されている。
額縁領域1bは、インセルタッチパネル1の周辺領域であって、画像表示領域1aの外側に位置する領域である。また、額縁領域1bは、画像が表示されない非表示領域(無効領域)である。本実施の形態において、インセルタッチパネル1の平面視形状は、矩形状である。したがって、画像表示領域1aの平面視形状は、矩形状であり、額縁領域1bの平面視形状は、矩形枠状である。
複数の画素PXは、行方向に沿って周期的に繰り返して配列された複数種の画素によって構成されている。具体的には、複数の画素PXは、赤色画素PXR、緑色画素PXG及び青色画素PXBの3種類の画素によって構成されている。この場合、本実施の形態では、赤色画素PXR、緑色画素PXG及び青色画素PXBの3つの画素がこの順で1組となって行方向に沿って繰り返して配列されている。また、列方向には、同一種類の画素PXが配列されている。なお、赤色画素PXR、緑色画素PXG及び青色画素PXBの配列順序はこれに限らない。
図2に示すように、インセルタッチパネル1は、複数の画素PXの各々に設けられたトランジスタ10及び画素電極20と、画素電極20に対向する共通電極30とを備える。
また、インセルタッチパネル1は、第1方向である行方向に延在する複数のゲート線40(走査線)と、第1方向に直交する第2方向である列方向に延在する複数のデータ線50(映像信号線)とを備える。各画素PXは、行方向に延在するゲート線40と列方向に延在するデータ線50とによって囲まれる領域である。
本実施の形態におけるインセルタッチパネル1は、表示機能だけではなく、タッチ機能を有するインセル型の液晶表示パネルである。したがって、インセルタッチパネル1は、さらに、ユーザがインセルタッチパネル1をタッチしたときのタッチ位置を検出するための複数のタッチ線60を備える。複数のタッチ線60は、複数のデータ線50と同じ方向に延在している。具体的には、複数のタッチ線60は、列方向に延在している。
トランジスタ10は、薄膜トランジスタであり、ゲート電極10G、ソース電極10S及びドレイン電極10Dを有する。なお、本明細書において、ソース電極10S及びドレイン電極10Dは、まとめてソースドレイン電極と記載することもあり、ソースドレイン電極とは、ソース電極10S及びドレイン電極10Dの少なくとも一方のこと、ソース電極10S及びドレイン電極10Dのいずれかのみのこと、あるいは、ソース電極10S及びドレイン電極10Dの両方のことを意味する。
画素電極20は、複数の画素PXの各々に設けられている。画素電極20は、例えば、ゲート線40とデータ線50との交差部に設けられる。画素電極20は、複数の画素PXの各々において、当該画素PXに対応するトランジスタ10を介して当該画素PXに対応するゲート線40及びデータ線50と接続されている。
本実施の形態において、トランジスタ10及び画素電極20は、各画素PXに1つずつ設けられている。なお、トランジスタ10及び画素電極20は、各画素PXに複数ずつ設けられていてもよい。
共通電極30は、画素電極20に対向する対向電極である。図3に示すように、本実施の形態において、共通電極30は、複数設けられている。複数の共通電極30は、行方向及び列方向の各々に配列されている。つまり、複数の共通電極30は、マトリクス状に配列されている。複数の共通電極30の各々には、同一の共通電圧(Vcom)が印加される。
複数の共通電極30の各々は、矩形状であり、1つ以上の画素電極20に対向している。本実施の形態において、複数の共通電極30の各々は、複数の画素PXにわたって設けられた矩形状であり、矩形領域に存在する複数の画素PXに対応する複数の画素電極20に対向している。例えば、複数の共通電極30は、一辺が数十〜数十個の複数の画素PXからなる矩形状に形成されている。
本実施の形態におけるインセルタッチパネル1は、自己容量方式の静電容量方式によるタッチセンシング機能を有する液晶表示パネルである。したがって、共通電極30は、画素電極20との間で容量を形成するタッチ電極でもある。つまり、共通電極30は、画素電極20と対になって、画像表示駆動の際に用いられるだけではなく、タッチ位置検出駆動の際にも用いられる。複数の共通電極30の各々は、タッチ位置を検出するための単位電極(タッチ電極)である。
複数の共通電極30は、ゲート線40上及びデータ線50上の少なくとも一方を分離領域として互いに分離されている。本実施の形態において、複数の共通電極30は、マトリクス状に配列されており、ゲート線40上及びデータ線50上の両方を分離領域として互いに分離されている。
列方向に隣り合う2つの共通電極30は、ゲート線40上を第1分離領域SA1として互いに分離されている。つまり、列方向に隣り合う2つの共通電極30は、第1分離領域SA1を境界として分断されており、第1分離領域SA1ではゲート線40に対向していない。共通電極30を列方向に分離する第1分離領域SA1は、タッチ電極境界であって、行方向に沿って延在している。
また、行方向に隣り合う2つの共通電極30は、データ線50上を第2分離領域SA2として互いに分離されている。つまり、行方向に隣り合う2つの共通電極30は、第2分離領域SA2を境界として分断されており、第2分離領域SA2では、データ線50に対向していない。共通電極30を行方向に分離する第2分離領域SA2は、タッチ電極境界であって、列方向に沿って延在している。
本実施の形態において、複数の共通電極30の各々は、さらに、ゲート線40上を分割領域DAとして分割された複数のセグメント電極30aを有する。つまり、各共通電極30は、ゲート線40上を境界にして複数のセグメント電極30aに分割されている。したがって、分割領域DAにおいて、各セグメント電極30aは、ゲート線40に対向していない。分割領域DAは、第1分離領域SA1と同様に、列方向に沿って延在している。
各セグメント電極30aは、行方向に配列された複数の画素PXにわたって形成されている。なお、各セグメント電極30aは、行方向だけではなく列方向にも配列された複数の画素PXにわたって形成されていてもよいが、1行分のみの複数の画素PXにわたって形成されているとよい。
そして、分割された各セグメント電極30aは、少なくとも1本のタッチ線60で接続されている。つまり、各共通電極30は、複数のセグメント電極30aに分割されているが、タッチ位置を検出する1つの単位電極を構成している。このため、1つの共通電極30に含まれる複数のセグメント電極30aの各々は、少なくとも1本のタッチ線60によって互いに電気的に接続されている。図3では、各共通電極30が3つのセグメント電極30aに分割されており、3つのセグメント電極30aが1本のタッチ線60によって接続されている例を示している。
行方向に延在する複数のゲート線40の各々は、複数の画素PXの各々におけるトランジスタ10にゲート信号を供給する。複数のゲート線40の各々は、画像表示領域1a内において、列方向に隣り合う2つの画素PXの境界部に設けられている。具体的には、各ゲート線40は、列方向に隣り合う2の画素列の間に設けられている。
各ゲート線40は、行方向に配列された複数の画素PXの各々のトランジスタ10と接続されている。つまり、各ゲート線40は、各画素PXにおいて、1つのトランジスタ10と接続されている。具体的には、各ゲート線40は、各トランジスタ10のゲート電極10Gと接続されている。
本実施の形態において、インセルタッチパネル1は、デュアルゲート構造であり、2G1Dの配線接続構造を有している。したがって、複数のゲート線40は、列方向に隣り合う2つの画素PXの境界部ごとに2本ずつ設けられている。つまり、列方向に隣り合う2つの画素列の境界部ごとに、ゲート線40が2本ずつ設けられている。したがって、列方向に隣り合う2つの共通電極30の間の第1分離領域SA1及び分割領域DAには、2本のゲート線40が存在する。
列方向に延在する複数のデータ線50の各々は、複数の画素PXの各々におけるトランジスタ10にデータ信号(映像信号)を供給する。複数のデータ線50の各々は、画像表示領域1a内において、行方向に隣り合う2つの画素PXの境界部に設けられている。具体的には、各データ線50は、行方向に隣り合う2つの画素列の間に設けられている。
各データ線50は、列方向に配列された複数の画素PXの各々のトランジスタ10と接続されている。つまり、各データ線50は、各画素PXにおいて、1つのトランジスタ10と接続されている。具体的には、各データ線50は、各トランジスタ10のドレイン電極10Dと接続されている。つまり、本実施の形態において、データ線50は、ドレイン線である。
列方向に延在する複数のタッチ線60の各々は、データ線50と同様に、画像表示領域1a内において、行方向に隣り合う2つの画素PXの境界部に設けられている。具体的には、タッチ線60は、行方向に隣り合う2つの画素列の間に設けられている。
図3に示すように、複数のタッチ線60は、複数の共通電極30のうち列方向に配列された複数の共通電極30と一対一で接続されている。具体的には、列方向に配列された複数の共通電極30の各列における複数のタッチ線60(列タッチ線群)の各々は、当該列に含まれる複数の共通電極30の全てを横断するように設けられているが、当該列に含まれる複数の共通電極30のいずれか1つのみに接続されている。したがって、各共通電極30は、当該共通電極30を横断する複数のタッチ線60のうちのいずれか1つと接続されているが、他の残りのタッチ線60とは接続されておらず絶縁されている。列方向に並ぶ共通電極30を跨るタッチ線60の本数は、列方向に並ぶ共通電極30と同数あればよい。
詳細は後述するが、タッチ線60と共通電極30とは絶縁膜を介して形成されており、タッチ線60と当該タッチ線60に対応する共通電極30とは絶縁膜に形成されたコンタクトホールを介して接続されている。このコンタクトホールは、タッチ線60と共通電極30とを接続するコンタクト部になる。
複数のデータ線50と複数のタッチ線60とは、行方向に隣り合う2つの画素PXの境界部ごとに1本ずつ交互に繰り返して設けられている。具体的には、データ線50及びタッチ線60の各々は、画素列ごとに間引いて設けられており、互い違いとなるように行方向に隣り合う2つの画素列ごと(2列ごと)に設けられている。例えば、データ線50が画素PXの奇数列に設けられている場合、タッチ線60は画素PXの偶数列に設けられる。逆に、データ線50が画素PXの偶数行に設けられている場合、タッチ線60は画素PXの奇数行に設けられる。
図1に示すように、インセルタッチパネル1は、入力された映像信号に応じた画像を表示するために、ゲートドライバ5及びソースドライバ6を有する。ゲートドライバ5及びソースドライバ6は、例えばドライバIC(ICパッケージ)である。
ゲートドライバ5及びソースドライバ6は、インセルタッチパネル1の額縁領域1bに実装される。具体的には、ゲートドライバ5及びソースドライバ6は、COF(Chip on Film)方式又はCOG(Chip on Glass)方式によってインセルタッチパネル1の端部に実装される。
ゲートドライバ5及びソースドライバ6をCOF方式によって実装する場合、FFC(Flexible Flat Cable)又はFPC(Flexible Printed Cable)等のフレキシブル配線基板にゲートドライバ5又はソースドライバ6が実装された異方性導電性フィルム(ACF;Anisotropic Conductive Film)からなるCOFを、熱圧着によってインセルタッチパネル1の端部に設けられた電極端子に接続する。
一方、ゲートドライバ5及びソースドライバ6をCOG方式によって実装する場合、インセルタッチパネル1のアクティブマトリクス基板にゲートドライバ5及びソースドライバ6を直接実装する。
なお、ゲートドライバ5及びソースドライバ6の両方をCOF方式又はCOG方式によって実装することに限らず、ゲートドライバ5及びソースドライバ6の一方をCOF方式で実装し、他方をCOG方式によって実装してもよい。
図2に示すように、ゲートドライバ5は、ゲート線40に接続されている。ゲートドライバ5は、画像処理部4から入力されるタイミング信号に応じてデータ信号を書き込む画素PXを選択し、選択した画素PXのトランジスタ10をオンする電圧(ゲートオン電圧;Vgon)をゲート線40に供給する。これにより、選択された画素PXの画素電極20には、トランジスタ10を介してデータ電圧が供給される。
ソースドライバ6は、インセルタッチパネル1のデータ線50に接続されている。ソースドライバ6は、ゲートドライバ5によるゲート線40の選択に合わせて、画像処理部4から入力される映像信号に応じた電圧(データ電圧)をデータ線50に供給する。
本実施の形態では、ソースドライバ6として、タッチ機能付きソースドライバを用いている。タッチ機能付きソースドライバは、画像表示駆動を行う際に必要な画像表示回路とタッチ位置検出駆動を行う際に必要なタッチ位置検出回路とが共用化されたドライバである。本実施の形態において、複数のデータ線50と複数のタッチ線60とは、タッチ機能付きソースドライバであるソースドライバ6に接続されている。また、タッチ機能付きソースドライバは、共通電極30に共通電圧(Vcom)を供給する。
ゲートドライバ5は、例えば、インセルタッチパネル1の行方向側の端部に実装される。また、ソースドライバ6は、例えば、インセルタッチパネル1の列方向側の端部に実装される。なお、ゲートドライバ5とソースドライバ6の実装箇所はこれに限るものではなく、ゲートドライバ5及びソースドライバ6の両方が、インセルタッチパネル1の列方向側の同じ端部に実装されていてもよいし、インセルタッチパネル1の行方向側の同じ端部に実装されていてもよい。
バックライト3は、図1に示すように、インセルタッチパネル1の背面側に配置されており、インセルタッチパネル1に向けて光を照射する。本実施の形態において、バックライト3は、LED(Light Emitting Diode)を光源とするLEDバックライトであるが、これに限るものではない。また、バックライト3は、インセルタッチパネル1に対面するようにLEDが基板上に二次元状に配列された直下型のLEDバックライトであるが、エッジ型のバックライトであってもよい。バックライト3は、平面状の均一な散乱光(拡散光)を照射する面発光ユニットである。なお、バックライト3は、光源からの光を拡散させるために拡散板(拡散シート)等の光学部材を有していてもよい。
画像処理部4は、CPU等の演算処理回路と、ROMやRAM等のメモリとを備える制御装置である。画像処理部4には、インセルタッチパネル1に表示するための映像データが入力される。画像処理部4は、CPUがメモリに格納されたプログラムを読み出して実行することにより各種の処理を実行する。具体的には、画像処理部4は、外部のシステム(図示せず)から入力された映像データに対して色調整等の各種の画像信号処理を行って各画素PXの階調値を示す映像信号と、各画素PXに映像信号を書き込むタイミングを示すタイミング信号とを生成するタイミングコントローラ等を含む。画像処理部4は、映像信号をソースドライバ6に出力するとともにタイミング信号をゲートドライバ5に出力する。
本実施の形態におけるインセルタッチパネル1は、表示機能及びタッチ機能を有する。つまり、インセルタッチパネル1は、画像表示駆動とタッチ位置検出駆動とを行う。この場合、インセルタッチパネル1では、タッチ線60を利用して、時分割によって画像表示駆動とタッチ位置検出駆動とを行う。例えば、図4A及び図4Bに示すように、1フレーム期間(16.6ms)内に画像表示駆動とタッチ位置検出駆動とを交互に複数回繰り返して行う。この場合、タッチ位置検出駆動は、例えばブランキング期間を利用して行うことができる。
インセルタッチパネル1が画像表示駆動を行う際、ゲートドライバ5からゲートオン電圧がゲート線40に供給される。これにより、選択された画素PXのトランジスタ10がオンし、このトランジスタ10に接続されたデータ線50からデータ電圧が画素電極20に供給される。そして、画素電極20に供給されたデータ電圧と共通電極30に供給された共通電圧との差により液晶層に電界が生じる。この電界により各画素PXにおける液晶層の液晶分子の配向状態が変化し、インセルタッチパネル1を通過するバックライト3の光の透過率が画素PXごとに制御される。これにより、インセルタッチパネル1の画像表示領域1aに所望の画像が表示される。
また、インセルタッチパネル1がタッチ位置検出駆動を行う際は、タッチ機能付きソースドライバであるソースドライバ6によって、タッチ線60を介して複数の共通電極30の各々の静電容量の変化をタッチ検出信号として検出する。これにより、タッチされた位置の共通電極30を特定することができ、ユーザがタッチした位置を検知することができる。
なお、図4Bに示される制御は、図4Aに示される制御と比べて、画像表示駆動及びタッチ位置検出駆動の1回あたりの駆動期間が長い。本実施の形態では、図4Bに示される制御と図4Aに示される制御とのいずれを用いてもよい。ただし、図4Bに示される制御は、図4Aに示される制御と比べて、タッチ位置検出駆動中の画像データをメモリに蓄える量が多くなるため、ICドライバのチップサイズが大きくなる。
次に、インセルタッチパネル1の画素構成の一例について、図5〜図8を用いて説明する。図5は、実施の形態に係るインセルタッチパネル1の画素PXの構成の一例を示す平面図である。図6は、図5の破線で囲まれる領域VIの拡大図である。図7は、同インセルタッチパネル1における画素の繰り返しパターンを示す図であり、図8は、図7において共通電極を強調して示した図であり、共通電極の繰り返しパターンを示している。
図5〜図7に示すように、各画素PXには、トランジスタ10と画素電極20とが1つずつ設けられている。
各画素電極20には複数のスリットが形成されており、各画素電極20は、列方向にストライプ状に延在する複数本のライン電極21を有する。複数本のライン電極21は、各々が短冊状であり、列方向に延在する複数本のスリットが画素電極20に形成されることで、ストライプ状に形成されている。各画素電極20において、全てのライン電極21は、略平行に形成されており、隣り合う2本のライン電極21の間隔(スリット幅)は一定である。また、各画素電極20において、全てのライン電極21の間隔は、互いに同じである。なお、各画素PXにおいて、複数のライン電極21の長手方向の一方の端部は、行方向に沿って延在する連結電極22によって連結されている。つまり、本実施の形態における画素電極20は、櫛歯状である。
また、ライン電極21は、各画素PX内において、行方向及び列方向に対して傾斜している。この場合、本実施の形態では、列方向に隣り合う2つの画素PXでライン電極21の向きを反転させており、ライン電極21は、列方向の2画素分で略「く」の字状となるように形成されている。つまり、列方向に配列された複数の画素電極20は、列方向に沿ってジグサグ状となるように形成されている。なお、ライン電極21は、傾斜せずに、列方向と平行に形成されていてもよい。
複数のゲート線40は、直線状に行方向に延在している。また、上述のように、本実施の形態におけるインセルタッチパネル1は、デュアルゲート構造であるので、列方向に隣り合う2の画素PXの境界部に2本のゲート線が設けられている。
また、複数のデータ線50は、画素電極20のライン電極21の形状に沿って列方向に延在している。具体的には、各データ線50は、列方向に隣り合う2つの画素PXで向きを反転させており、列方向の2画素分で略「く」の字状となるように形成されている。つまり、各データ線50は、列方向に沿ってジグサグ状となるように形成されている。なお、複数のゲート線40は、直線状に列方向に延在していてもよい。
複数のタッチ線60は、データ線50と同様に、画素電極20のライン電極21の形状に沿って列方向に延在している。具体的には、各タッチ線60は、列方向に隣り合う2つの画素PXで向きを反転させており、列方向の2画素分で略「く」の字状となるように形成されている。つまり、各タッチ線60は、列方向に沿ってジグサグ状となるように形成されている。なお、複数のタッチ線60は、直線状に列方向に延在していてもよい。
図8に示すように、タッチ位置を検出するための単位電極(タッチ電極)である複数の共通電極30の各々は、行方向に延在する第1分離領域SA1と列方向に延在する第2分離領域SA2とをタッチ電極境界として互いに分離されている。1つの共通電極30は、複数の画素PXにまたがっている。例えば、図7及び図8に示すように、1つの共通電極30のサイズは、40×40画素分である。つまり、1つの共通電極30の行方向及び列方向の長さが画素40個分の長さである。この場合、1つの共通電極30における1本のタッチ線60とのコンタクト部は、40ヵ所となる。なお、1つの共通電極30のサイズは、これに限るものではなく、32×32画素分であってもよし、また、正方形に限らず、長方形であってもよい。
また、複数の共通電極30の各々は、ゲート線40上の分割領域DAを境界として複数のセグメント電極30aに分割されている。つまり、複数のセグメント電極30aは、列方向に並んでいる。また、1つの共通電極30に含まれる全てのセグメント電極30aは、1本のタッチ線60によって互いに電気的に接続されている。
図6及び図8に示すように、列方向に隣り合う2つのセグメント電極30aは、第1ブリッジ線71によって接続されている。第1ブリッジ線71は、1つの分割領域DAを跨って列方向に隣り合う2つのセグメント電極30aに横架している。
本実施の形態において、第1ブリッジ線71は、列方向に延在している。具体的には、第1ブリッジ線71は、平面視において、データ線50と重なっている。
また、第1ブリッジ線71は、島状に形成されており、共通電極30(セグメント電極30a)と異なる層に形成されている。本実施の形態において、第1ブリッジ線71は、タッチ線60と同層に形成されている。
そして、第1ブリッジ線71とセグメント電極30aとは、コンタクトホール71aを介して接続されている。具体的には、列方向に延在する第1ブリッジ線71の長手方向の一方の端部は、列方向に隣り合う2つのセグメント電極30aの一方の端部とコンタクトホール71aを介して接続され、第1ブリッジ線71の長手方向の他方の端部は、列方向に隣り合う2つのセグメント電極30aの他方の端部とコンタクトホール71aを介して接続されている。後述するように、タッチ線60と共通電極30(セグメント電極30a)とは、1つの絶縁膜を介して形成されている。したがって、コンタクトホール71aは、タッチ線60と共通電極30(セグメント電極30a)との間の絶縁膜に形成されている。
コンタクトホール71aは、平面視において、データ線50と重なっていない。本実施の形態において、コンタクトホール71aは、平面視において、ゲート線40と重なっている。
また、上述のように、列方向に隣り合う2つの共通電極30は、ゲート線40上を第1分離領域SA1として分離されている。図6に示すように、第1分離領域SA1には、第2ブリッジ線72が設けられている。第2ブリッジ線72は、1つの第1分離領域SA1を跨って列方向に隣り合う2つの共通電極30に横架している。つまり、第2ブリッジ線72は、列方向に隣り合う2つの共通電極30の一方の共通電極30のセグメント電極30aと列方向に隣り合う2つの共通電極30の他方の共通電極のセグメント電極30aとにわたって形成されている。
ただし、列方向に隣り合う2つの共通電極30同士は、第2ブリッジ線72によって接続されていない。具体的には、第2ブリッジ線72と共通電極30との間の絶縁膜にはコンタクトホールが形成されておらず、第2ブリッジ線72と共通電極30とは接続されていない。このように、第2ブリッジ線72は、一見すると、第1ブリッジ線71に見えるが、第1ブリッジ線71とは異なり、共通電極30には接続されていない。つまり、第2ブリッジ線72は、第1ブリッジ線71のダミーブリッジ線である。
したがって、第2ブリッジ線72は、第1ブリッジ線71と同じ形状であり、列方向に延在している。また、第2ブリッジ線72も、平面視において、データ線50と重なっている。さらに、第2ブリッジ線72は、第1ブリッジ線71と同様に、島状に形成されており、タッチ線60と同層に形成されている。つまり、第2ブリッジ線72と第1ブリッジ線71とは、同層に形成されている。なお、第1ブリッジ線71及び第2ブリッジ線72は、平面視において、画素電極20とは重なっていない。
次に、インセルタッチパネル1の断面構造について、図5〜図8を参照しつつ、図9及び図10を用いて説明する。図9は、図6のIX−IX線における同インセルタッチパネル1の断面図である。図10は、図6のX−X線における同インセルタッチパネル1の断面図である。
図9及び図10に示すように、インセルタッチパネル1は、第1基板100と、第1基板100に対向する第2基板200と、第1基板100と第2基板200との間に配置された液晶層300とを備えている。本実施の形態では、第1基板100がバックライト3側に位置し、第2基板200が観察者側に位置する。なお、図示しないが、液晶層300は、枠状の封止部材によって第1基板100と第2基板200との間に封止されている。
第1基板100は、トランジスタ10としてTFTを有するTFT基板である。具体的には、第1基板100は、複数のトランジスタ10がマトリクス状に配列されたアクティブマトリクス基板である。また、第1基板100には、トランジスタ10だけではなく、ゲート線40、データ線50及びタッチ線60等の各種配線、これらの配線間を絶縁する絶縁膜、画素電極20及び共通電極30等が設けられている。これらの部材は、第1透明基材110の上に形成される。第1透明基材110は、例えば、ガラス基板等の透明基板である。
図9に示すように、第1透明基材110に形成されたトランジスタ10は、ゲート電極10Gと、ソース電極10Sと、ドレイン電極10Dと、チャネル層となる半導体層10SCとによって構成されている。本実施の形態において、トランジスタ10は、ボトムゲート構造のTFTであり、第1透明基材110の上に形成されたゲート電極10Gと、ゲート電極10Gの上に形成されたゲート絶縁膜(GI)である第1絶縁膜121と、第1絶縁膜121を介してゲート電極10Gの上方に形成された半導体層10SCとを備える。ソース電極10S及びドレイン電極10Dは、半導体層10SCの一部を覆うように形成されている。第1絶縁膜121は、ゲート電極10Gを覆うように第1透明基材110の全面にわたって形成されている。
ゲート電極10Gは、例えば、モリブデン膜と銅膜との2層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる1層の金属膜によって構成されていてもよい。第1絶縁膜121は、例えば、酸化シリコン膜と窒化シリコン膜との2層構造の絶縁膜によって構成されていてもよいし、酸化シリコン膜又は窒化シリコン膜の1層の絶縁膜によって構成されていてもよい。半導体層10SCは、例えば、i−アモルファスシリコン膜とn−アモルファスシリコン膜との2層構造からなる半導体膜によって構成されていてもよいし、i−アモルファスシリコン膜の1層のみの半導体膜によって構成されていてもよい。ソース電極10S及びドレイン電極10Dは、例えば、モリブデン膜と銅膜との2層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる1層の金属膜によって構成されていてもよい。
なお、ゲート電極10G、ソース電極10S、ドレイン電極10D、半導体層10SC及び第1絶縁膜121の材料は、これらに限定されるものではない。例えば、半導体層10SCの材料としては、In−Ga−Zn−O系酸化物半導体等を用いてもよい。
図9に示すように、第1基板100には、ゲート線40及びデータ線50が形成されている。ゲート線40及びデータ線50は、第1透明基材110の上に形成される。
ゲート線40は、ゲート電極10Gと同層に形成されている。つまり、ゲート線40とゲート電極10Gとは、同じ金属膜をパターニングすることによって形成される。ゲート線40とゲート電極10Gとは、メタル層である第1配線層(GAL層)に形成されている。
データ線50は、ソース電極10S及びドレイン電極10Dと同層に形成されている。つまり、データ線50とソース電極10S及びドレイン電極10Dとは、同じ金属膜をパターニングすることによって形成される。データ線50とソース電極10S及びドレイン電極10Dとは、第1配線層の上のメタル層である第2配線層(SD層)に形成されている。
第1配線層(GAL層)と第2配線層(SD層)との間には、第1絶縁層(GI層)として第1絶縁膜121が形成されている。第1絶縁膜121は、ゲート線40及びゲート電極10Gを覆うように第1透明基材110の全面にわたって形成されている。第1配線層、第1絶縁膜121及び第2配線層は、TFTであるトランジスタ10が形成されたTFT層である。
なお、トランジスタ10のソース電極10Sは、コンタクトホールを介して画素電極20に接続されている。一方、トランジスタ10のドレイン電極10Dは、データ線50に接続されている。具体的には、データ線50の一部がドレイン電極10Dとなっている。
また、第1絶縁膜121の上には、データ線50及びトランジスタ10のソースドレイン電極を覆うように、第2絶縁層(PAS層)として第2絶縁膜122が形成されている。つまり、データ線50及びトランジスタ10のソースドレイン電極は、第1絶縁膜121と第2絶縁膜122との間に形成されている。第2絶縁膜122は、第1絶縁膜121の全面にわたって形成されている。第2絶縁膜122は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。無機絶縁膜である第2絶縁膜122は、例えばCVD(Chemical Vapor Deposition)法によって成膜することができる。
さらに、第2絶縁膜122の上には、第3絶縁層(OPAS層)として第3絶縁膜123が形成されている。第3絶縁膜123は、第2絶縁膜122の全面にわたって形成されている。本実施の形態において、第3絶縁膜123の厚さは、第2絶縁膜122の厚さよりも厚い。具体的には、第3絶縁膜123の厚さは、第2絶縁膜122の厚さの10倍以上であり、一例として、3000nmである。これにより、ゲート線40及びデータ線50等の配線と共通電極30との間の厚み方向の距離を大きくすることができるので、ゲート線40及びデータ線50等の配線と共通電極30とで形成される寄生容量を軽減することができる。しかも、第3絶縁膜123を厚くすることで、トランジスタ10、ゲート線40及びデータ線50を形成することで生じるTFT層の凹凸差を軽減してTFT層を平坦化することもできる。これにより、表面が平坦化された第3絶縁膜123を形成することができるので、第3絶縁膜123の直上の共通電極30を平坦な平面状に形成することができる。つまり、第3絶縁膜123は、平坦化層として機能している。
また、第3絶縁膜123は、炭素を含む有機材料からなる有機絶縁膜によって構成されている。有機絶縁膜である第3絶縁膜123は、例えば液状の有機材料を塗布して硬化することによって形成することができる。これにより、第3絶縁膜123を容易に厚膜化することができるので、全ての画素PXにわたって第3絶縁膜123の表面を容易に平坦にすることができる。
第3絶縁膜123の上には、タッチ線60が形成されている。タッチ線60は、金属等の低抵抗材料によって構成されている。例えば、タッチ線60は、銅等によって構成された金属膜である。本実施の形態において、タッチ線60は、銅膜からなる銅線である。タッチ線60は、第2配線層の上のメタル層である第3配線層(CMT層)に形成されている。したがって、タッチ線60は、ゲート線40及びデータ線50とは異なる層に設けられている。
また、図示しないが、タッチ線60が形成される層(CMT層)と同じ層に、図6に示される第1ブリッジ線71及び第2ブリッジ線72が形成される。つまり、第1ブリッジ線71及び第2ブリッジ線72は、タッチ線60と同様に、第3配線層(CMT層)に形成されており、タッチ線60、第1ブリッジ線71及び第2ブリッジ線72は、同じ金属膜をパターニングすることによって形成される。したがって、第1ブリッジ線71及び第2ブリッジ線72は、銅膜からなる銅線である。
第3絶縁膜123及びタッチ線60の上には、第4絶縁層(TPS層)として第4絶縁膜124が形成されている。第4絶縁膜124は、タッチ線60を覆うように第3絶縁膜123の全面にわたって形成されている。したがって、タッチ線60は、第3絶縁膜123と第4絶縁膜124との間に形成されている。第4絶縁膜124は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。
第4絶縁膜124の上には、共通電極30が形成されている。共通電極30は、例えば、インジウム錫酸化物(ITO:Indium Tin Oxide)等の透明金属酸化物によって構成された透明電極である。本実施の形態において、共通電極30は、ITO膜である。共通電極30は、第3配線層の上の第4配線層(MIT層)に形成されている。
上述のように、共通電極30は複数形成されている。具体的には、図3に示すように、共通電極30は、行方向及び列方向に互いに分離した状態でマトリクス状に配置されている。
また、複数の共通電極30は、画像表示領域1a内の全ての画素PXにわたって形成されている。これにより、ゲート線40及びデータ線50等の配線が共通電極30によって覆われるので、ゲート線40及びデータ線50等の配線で発生する電界を共通電極30によって遮蔽することができる。つまり、TFT層で発生する電界を共通電極30によってシールドすることができる。したがって、共通電極30の上に形成される画素電極20の形状及び大きさの設計の自由度が向上するので、画素PXの光透過率及び開口率を容易に向上させることができる。
図10に示すように、共通電極30は、第4絶縁膜124に形成されたコンタクトホール124aを介して1本のタッチ線60に接続されている。これにより、タッチ位置検出駆動を行う際に、ユーザがタッチした位置の共通電極30の容量変化を、当該共通電極30に接続されたタッチ線60を介して検出することができる。なお、列方向に隣り合う2つのセグメント電極30aと第1ブリッジ線71とを接続するコンタクトホール71a(図6参照)も第4絶縁膜124に形成される。コンタクトホール124aとコンタクトホール71aは、例えば、第4絶縁膜124にドライエッチング又はウェットエッチングを施すことで形成することができる。なお、このコンタクトホール124a及びコンタクトホール71aには、共通電極30を構成する材料(本実施の形態ではITO)が埋め込まれる。
また、ITO膜は比較的に抵抗値が高いが、このように低抵抗の金属膜からなるタッチ線60を共通電極30に接続することによって、ITO膜からなる共通電極30を低抵抗化することができ、共通電極30の時定数を下げることができる。つまり、画像表示駆動を行う際に、タッチ線60をコモン線として利用することができる。
さらに、タッチ線60の上に共通電極30を設けることで、共通電極30によってタッチ線60を覆うことができる。これにより、共通電極30上にタッチ線60を設ける場合と比べて、腐食しやすい金属材料からなるタッチ線60の腐食を抑制することができる。
第4絶縁膜124及び共通電極30の上には、第5絶縁層(UPS層)として第5絶縁膜125が形成されている。第5絶縁膜125は、共通電極30を覆うように第4絶縁膜124の全面にわたって形成されている。第5絶縁膜125は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。
第5絶縁膜125の上には、画素電極20が形成されている。画素電極20は、第5絶縁膜125を介して共通電極30に対向している。画素電極20は、例えば、インジウム錫酸化物等の透明金属酸化物によって構成された透明電極である。本実施の形態において、画素電極20は、共通電極30と同様に、ITO膜である。画素電極20は、第4配線層の上の第5配線層(PIT層)に形成されている。
なお、図示しないが、画素電極20を覆うように第5絶縁膜125の全面にわたって配向膜が形成されていてもよい。液晶分子の初期配向角度を一定方向に揃えるために、配向膜にはラビング処理が施されている。
次に、第2基板200について説明する。第2基板200は、第1基板100に対向する対向基板である。図9及び図10に示すように、第2基板200は、第2透明基材210と、第2透明基材210に形成されたブラックマトリクス220と、カラーフィルタ230とを有する。したがって、第2基板200は、カラーフィルタ230を有するカラーフィルタ基板(CF基板)となる。
第2透明基材210は、第1透明基材110と同様に、例えば、ガラス基板等の透明基板である。
ブラックマトリクス220は、黒色層の遮光層であり、例えばカーボンブラックによって構成されている。ブラックマトリクス220は、第2透明基材210の液晶層300側の面に形成される。ブラックマトリクス220は、ゲート線40を覆うように形成されている。なお、ブラックマトリクス220は、ゲート線40だけではなく、データ線50及びタッチ線60も覆うように形成されていてもよい。この場合、ブラックマトリクス220は、全体として格子状に形成される。
カラーフィルタ230は、複数の画素PXごとに形成されている。具体的には、カラーフィルタ230は、赤色画素PXR、緑色画素PXG及び青色画素PXBの各々に対応して、赤色カラーフィルタ、青色カラーフィルタ及び緑色カラーフィルタが形成される。各カラーフィルタは、ブラックマトリクス220の間の領域(つまりブラックマトリクス220の開口部)に形成される。
また、第2基板200は、複数のスペーサ240を有する。スペーサ240は、第1基板100に向かって突出するように第2透明基材210に形成されている。スペーサ240は、第1基板100と第2基板200との間隔(セルギャップ)を一定に維持するための柱状部材である。スペーサ240を設けることで、液晶層300の厚さを容易に一定に維持することができる。一例として、スペーサ240は、円柱台形状であり、上端部及び下端部の平面視形状は円形である。スペーサ240は、アクリル樹脂等の樹脂材料によって構成されており、弾性変形することができる。スペーサ240は、例えばフォトリソグラフィー等によって所定のパターンに形成することができる。
このように構成されるインセルタッチパネル1には、一対の偏光板(不図示)が貼り合わされている。例えば、一対の偏光板の一方が第1基板100の外面に形成され、一対の偏光板の他方が第2基板200の外面に形成される。一対の偏光板は、偏光方向が互いに直交するように配置されている。また、一対の偏光板には、位相差板が貼り合わされていてもよい。
以上、本実施の形態に係るインセルタッチパネル1によれば、列方向に延在する複数のタッチ線60と一対一で接続された列方向に配列された複数の共通電極30の各々が、ゲート線40上を分割領域DAとして分割された複数のセグメント電極30aを有している。つまり、タッチ位置を検出するための1つの単位電極(タッチ電極)を構成している各共通電極30は、ゲート線40と重ならないようにゲート線40の上方で分断されて複数のセグメント電極30aに分割されている。そして、1つの共通電極30に含まれる複数のセグメント電極30aの各々は、少なくとも1本のタッチ線60で接続されている。
この構成により、複数の共通電極30の各々を複数の画素PXにわたって設けたとしても、ゲート線40と対向する部分で共通電極30が分断されているので、ゲート線40と共通電極30との結合容量(Cgc)に起因するコモン歪を抑制することができる。これにより、ゲート線40と共通電極30との結合容量に起因するコモン歪によって画像品位が低下することを抑制できる。
ここで、タッチ位置を検出するための1つの単位電極を構成する1つの共通電極30に含まれる複数のセグメント電極30aは、同電位であることが望ましいが、共通電極30を複数のセグメント電極30aに分離すると、複数のセグメント電極30aを同電位に維持することが難しくなる。そこで、分割領域DAを挟む2つのセグメント電極30aの対向部分の一部を列方向に線状に延在させて2つのセグメント電極30a同士を繋ぐブリッジ部を形成することが考えらえる。
しかしながら、セグメント電極30aの一部を延在させて分割領域DAに2つのセグメント電極30aを繋ぐブリッジ部を形成すると、2つの共通電極30の間の第1分離領域SA1には、ブリッジ部を設けることができない。この場合、共通電極30は、分割領域DAにはブリッジ部が存在する一方で、第1分離領域SA1にはブリッジ部が存在しない構造となる。これにより、共通電極30の一部であるブリッジ部とゲート線40とが対向する部分と、そうでない部分とが混在することになる。この結果、ゲート線40と共通電極30との結合容量に起因するコモン歪が不連続になってしまい、表示ムラが発生する。これにより、表示画像の品位が低下するおそれがある。
そこで、本実施の形態におけるインセルタッチパネル1では、分割領域DAを跨って列方向に隣り合う2つのセグメント電極30aに横架する第1ブリッジ線71を設けて、第1ブリッジ線71とセグメント電極30aとをコンタクトホール71aを介して接続している。つまり、共通電極30と異なる層に第1ブリッジ線71を形成して、第1ブリッジ線71によって2つのセグメント電極30aを連結している。
これにより、画像表示領域1aにおけるゲート線40と共通電極30との結合容量の不連続性を軽減することができるので、ゲート線40と共通電極30との結合容量に起因するコモン歪によって表示画像の品位が低下することを抑制できる。
また、本実施の形態において、第1ブリッジ線71は、タッチ線60と同層(CMT層)に形成されている。具体的には、第1ブリッジ線71は、タッチ線60と同様に、銅等の低抵抗材料によって構成されている。
これにより、ゲート線40と共通電極30との結合容量を小さくしつつ、低抵抗の第1ブリッジ線71によって2つのセグメント電極30aを接続することができる。したがって、共通電極30を複数のセグメント電極30aに分割したとしても、複数のセグメント電極30a間の電位差を小さくすることができる。
また、本実施の形態において、第1ブリッジ線71は、平面視において、データ線50と重なっている。
これにより、第1ブリッジ線71を設けたとしても、ゲート線40と共通電極30との結合容量の影響を極力小さくすることができる。
この場合、本実施の形態において、第1ブリッジ線71とセグメント電極30aとを接続するためのコンタクトホール71aは、平面視において、データ線50と重なっておらず、ゲート線40と重なっている。つまり、コンタクトホール71aは、データ線50の上方を避けて、ゲート線40の上方に形成している。
なお、分割領域DAを跨ぐ第1ブリッジ線71は、列方向に並ぶ複数の画素PXごとに設けられていてもよいし、列方向に並ぶ複数の画素PXのうちのいくつかに形成されていてもよいが、配線間の結合容量に起因するコモン歪の不連続性を緩和するには、列方向に並ぶ複数の画素PXごとに設けられている方がよい。この場合、列方向に並ぶ複数の画素PXごとに設けられた第1ブリッジ線71の全てがセグメント電極30aに接続されていなくてもよい。つまり、画素PXごとに配線のパターンが連続性を有していれば、全ての第1ブリッジ線71がセグメント電極30aに電気的に接続されていなくてもよい。
また、本実施の形態では、第1分離領域SA1を跨って列方向に隣り合う2つの共通電極30には第2ブリッジ線72を横架させている。ただし、この第2ブリッジ線72と共通電極30とは接続されていない。具体的には、第2ブリッジ線72は、第1ブリッジ線71と同じ形状を有するダミーブリッジ線である。
このように、本実施の形態におけるインセルタッチパネル1では、列方向に隣り合う2つのセグメント電極30a間の分割領域DAには、第1ブリッジ線71が設けられているとともに、列方向に隣り合う2つの共通電極30間の第1分離領域SA1には、第1ブリッジ線71と同形状の第2ブリッジ線72が設けられている。これにより、第1ブリッジ線71を設けたことによって分割領域DAにゲート線40と第1ブリッジ線71との結合容量が生じたとしても、第2ブリッジ線72を設けることによって、第1分離領域SA1にも、ゲート線40と第1ブリッジ線71との結合容量と同程度の結合容量を生じさせることができる。したがって、これら配線間の結合容量に起因するコモン歪の不連続性を緩和できる。つまり、配線間の結合容量に起因するコモン歪が発生したとしても、そのコモン歪を画像表示領域1a全体で均一に発生させることができる。これにより、配線間の結合容量に起因するコモン歪の不連続に伴う表示ムラを抑制することができる。
また、列方向に並ぶ共通電極30を跨るタッチ線60の本数は、列方向に並ぶ共通電極30と同数あればよい。そこで、図11に示されるインセルタッチパネルのように、列方向に並ぶ共通電極30を跨るタッチ線60の間にスペースが存在する場合、隣り合う2つのタッチ線60の間に、共通電極30に接続されないダミータッチ線60Aを設けてもよい。ダミータッチ線60Aは、例えば、データ線50上をデータ線50に沿って形成される。ダミータッチ線60Aは、画像表示領域1a内では、どの配線にも接続されていないが、額縁領域1bに引き出されて、ダミータッチ線60Aには、共通電圧(Vcom)又はゲートオフ電圧(Vgoff)等の所定の電圧が印加されてもよい。なお、ダミータッチ線60Aには、所定の電圧が印加されなくてもよい。つまり、ダミータッチ線60Aは、フローティングであってもよい。また、行方向に隣り合う2つの共通電極30の間の第2分離領域SA2にも、ダミータッチ線60Aを設けてもよい。ダミータッチ線60Aは、タッチ線60と同層に形成される。
この場合、さらに、図12に示されるインセルタッチパネルのように構成してもよい。図12に示されるインセルタッチパネルは、図11に示されるインセルタッチパネルにおいて、列方向に並ぶ共通電極30を跨るダミータッチ線60Aを第1ブリッジ線80に置き換えた構成である。第1ブリッジ線80は、タッチ線60と同層に形成される。
第1ブリッジ線80は、1つの共通電極30に含まれる複数のセグメント電極30aの各々と重なるように列方向に延在し、当該1つの共通電極30に含まれる複数のセグメント電極30aの各々に接続される。各第1ブリッジ線80は、コンタクトホールを介して1つの共通電極30に含まれる全てのセグメント電極30aに接続される。
また、第1ブリッジ線80は、列方向に配列された複数の共通電極30ごとに複数設けられる。つまり、列方向に延在する第1ブリッジ線80は、第1分離領域SA1で分断されており、列方向に沿って破線状に形成されたメッシュコモン線となっている。このように、複数のセグメント電極30aに跨るダミータッチ線60Aを第1ブリッジ線80に置き換えることで、共通電極30の低抵抗化を図ることができる。
なお、図12においても、行方向に隣り合う2つの共通電極30の間の第2分離領域SA2には、図11に示されるインセルタッチパネルと同様に、ダミータッチ線60Aを設けるとよい。
(その他の変形例)
以上、本開示に係るインセルタッチパネル及び画像表示装置等について、実施の形態に基づいて説明したが、本開示は、上記実施の形態に限定されるものではない。
例えば、上記実施の形態において、画素電極20における複数本のライン電極21は、1つの連結電極22によって連結されていたが、これに限らない。具体的には、複数のライン電極21の長手方向の両端部のそれぞれが連結電極22によって連結されていてもよい。
また、上記実施の形態では、データ線50とトランジスタ10のドレイン電極10Dとが接続され、画素電極20とトランジスタ10のソース電極10Sとが接続されていたが、これに限らない。例えば、データ線50とトランジスタ10のソース電極10Sとが接続され、画素電極20とトランジスタ10のドレイン電極10Dとが接続されていてもよい。
また、上記実施の形態では、ゲート線40が行方向に延在し、データ線50及びタッチ線60が列方向に延在していたが、これに限らない。ゲート線40が列方向に延在し、データ線50及びタッチ線60が行方向に延在していてもよい。つまり、第1方向が列方向で、第1方向に直交する方向が行方向であってもよい。この場合、赤色画素PXR、緑色画素PXG及び青色画素PXBの3種の画素は、所定の配列で列方向に周期的に配列されていればよい。
また、上記実施の形態では、列方向に隣り合う2つの画素PXの間の境界部ごとにゲート線40が2本ずつ設けられたデュアルゲート構造としたが、これに限らない。例えば、列方向に隣り合う2つの画素PXの間の境界部ごとにゲート線40が1本ずつ設けられたシングルゲート構造であってもよい。
その他、上記実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
1 インセルタッチパネル
1a 画像表示領域
1b 額縁領域
2 画像表示装置
3 バックライト
4 画像処理部
5 ゲートドライバ
6 ソースドライバ
10 トランジスタ
10G ゲート電極
10S ソース電極
10D ドレイン電極
10SC 半導体層
20 画素電極
21 ライン電極
22 連結電極
30 共通電極
30a セグメント電極
40 ゲート線
50 データ線
60 タッチ線
60A ダミータッチ線
71、80 第1ブリッジ線
71a コンタクトホール
72 第2ブリッジ線
100 第1基板
110 第1透明基材
121 第1絶縁膜
122 第2絶縁膜
123 第3絶縁膜
124 第4絶縁膜
124a コンタクトホール
125 第5絶縁膜
200 第2基板
210 第2透明基材
220 ブラックマトリクス
230 カラーフィルタ
240 スペーサ
300 液晶層
PX 画素
PXR 赤色画素
PXG 緑色画素
PXB 青色画素
SA1 第1分離領域
SA2 第2分離領域
DA 分割領域

Claims (11)

  1. 第1方向と前記第1方向に交差する第2方向とに配列された複数の画素によって構成された画像表示領域を有するインセルタッチパネルであって、
    前記複数の画素の各々に設けられたトランジスタ及び画素電極と、
    前記第1方向及び前記第2方向の各々に配列され、各々が1つ以上の前記画素電極に対向するとともに互いに分離して設けられた複数の共通電極と、
    前記第1方向に沿って延在し、前記複数の画素の各々における前記トランジスタにゲート信号を供給する複数のゲート線と、
    前記第2方向に沿って延在し、前記複数の画素の各々における前記トランジスタにデータ信号を供給する複数のデータ線と、
    前記第2方向に沿って延在し、各々に対応する共通電極に接続された複数のタッチ線とを備え、
    前記複数の共通電極の各々は、前記ゲート線上を分割領域として分割された複数のセグメント電極を有し、
    1つの前記共通電極に含まれる前記複数のセグメント電極の各々は、少なくとも1本の前記タッチ線で接続されている、
    インセルタッチパネル。
  2. 1つの前記分割領域を跨って前記第2方向に隣り合う2つの前記セグメント電極に横架する第1ブリッジ線を有し、
    前記第1ブリッジ線と前記セグメント電極とはコンタクトホールを介して接続されている、
    請求項1に記載のインセルタッチパネル。
  3. 前記第1ブリッジ線は、前記共通電極と異なる層に形成されている、
    請求項2に記載のインセルタッチパネル。
  4. 前記第1ブリッジ線は、前記タッチ線と同層に形成されている、
    請求項2に記載のインセルタッチパネル。
  5. 平面視において、前記コンタクトホールは、前記ゲート線と重なっている、
    請求項2〜4のいずれか1項に記載のインセルタッチパネル。
  6. 平面視において、前記コンタクトホールは、前記データ線と重なっていない、
    請求項2〜4のいずれか1項に記載のインセルタッチパネル。
  7. 平面視において、前記第1ブリッジ線は、前記データ線と重なっている、
    請求項2〜6のいずれか1項に記載のインセルタッチパネル。
  8. 前記第1ブリッジ線は、島状に形成されている、
    請求項2〜7のいずれか1項に記載のインセルタッチパネル。
  9. 前記第2方向に隣り合う2つの前記共通電極は、少なくとも前記ゲート線上を分離領域として互いに分離されており、
    1つの前記分離領域を跨って前記第2方向に隣り合う2つの前記共通電極に横架する第2ブリッジ線を有し、
    前記第2ブリッジ線は、前記2つの共通電極のいずれとも電気的に接続されていない、
    請求項1〜8のいずれか1項に記載のインセルタッチパネル。
  10. 前記第1ブリッジ線は、1つの前記共通電極に含まれる前記複数のセグメント電極の各々と重なるように前記第2方向に延在し、当該1つの共通電極に含まれる前記複数のセグメント電極の各々に接続されている、
    請求項2に記載のインセルタッチパネル。
  11. 前記第1ブリッジ線は、前記第2方向に配列された複数の前記共通電極ごとに複数設けられている、
    請求項10に記載のインセルタッチパネル。
JP2019035692A 2019-02-28 2019-02-28 インセルタッチパネル Pending JP2020140075A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019035692A JP2020140075A (ja) 2019-02-28 2019-02-28 インセルタッチパネル
CN202010081345.XA CN111625112A (zh) 2019-02-28 2020-02-06 内嵌式触控面板
US16/784,806 US11126025B2 (en) 2019-02-28 2020-02-07 In-cell touch panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019035692A JP2020140075A (ja) 2019-02-28 2019-02-28 インセルタッチパネル

Publications (1)

Publication Number Publication Date
JP2020140075A true JP2020140075A (ja) 2020-09-03

Family

ID=72264896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019035692A Pending JP2020140075A (ja) 2019-02-28 2019-02-28 インセルタッチパネル

Country Status (1)

Country Link
JP (1) JP2020140075A (ja)

Similar Documents

Publication Publication Date Title
US10795514B2 (en) Display device having touch detection function
US9626027B2 (en) Touch sensor integrated type display device
CN110391253B (zh) 配线基板和显示装置
US10996530B2 (en) Liquid crystal display device
US11036107B2 (en) Liquid crystal display device
JP6518576B2 (ja) 表示装置及び表示装置のタッチ検出方法
JP2020140089A (ja) インセルタッチパネル
US11947760B2 (en) Display device with position input function
KR20160083339A (ko) 터치 방식 액정표시장치
KR20080050674A (ko) 액정 표시 장치
US11054927B2 (en) In-cell touch panel
US11137860B2 (en) Display device having position input function
US11126025B2 (en) In-cell touch panel
US11366540B2 (en) Display device
CN111625113A (zh) 有源矩阵基板、液晶显示装置以及内嵌式触控面板
US11500237B2 (en) Array substrate and display device
JP2017146767A (ja) 表示装置
US11307701B2 (en) Display device including position input function
JP2020140078A (ja) 液晶表示装置
JP2020140083A (ja) インセルタッチパネル
US10203808B2 (en) Position input device and display device having position input function
JP2020140075A (ja) インセルタッチパネル
JP2020140489A (ja) インセルタッチパネル
CN115206252B (zh) 配线基板和显示装置
US20230205016A1 (en) Liquid crystal panel