JP2023114047A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2023114047A JP2023114047A JP2022016128A JP2022016128A JP2023114047A JP 2023114047 A JP2023114047 A JP 2023114047A JP 2022016128 A JP2022016128 A JP 2022016128A JP 2022016128 A JP2022016128 A JP 2022016128A JP 2023114047 A JP2023114047 A JP 2023114047A
- Authority
- JP
- Japan
- Prior art keywords
- spacers
- pixel
- overlapping
- electrode
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000006850 spacer group Chemical group 0.000 claims abstract description 599
- 239000000758 substrate Substances 0.000 claims abstract description 233
- 239000010409 thin film Substances 0.000 claims abstract description 54
- 239000010408 film Substances 0.000 claims description 149
- 239000004065 semiconductor Substances 0.000 claims description 103
- 230000001747 exhibiting effect Effects 0.000 claims description 11
- 239000003086 colorant Substances 0.000 claims description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 71
- 229910052751 metal Inorganic materials 0.000 description 30
- 239000002184 metal Substances 0.000 description 30
- 239000010410 layer Substances 0.000 description 22
- 230000000694 effects Effects 0.000 description 19
- 230000002411 adverse Effects 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 17
- 230000007547 defect Effects 0.000 description 17
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 238000002474 experimental method Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000006073 displacement reaction Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13396—Spacers having different sizes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134381—Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
Abstract
【課題】スペーサに起因する表示品位の低下を抑制する。【解決手段】表示装置10は、アレイ基板12と、アレイ基板12と間隔を空けて対向する対向基板11と、複数の画素電極20と、複数のカラーフィルタ23と、複数ずつの画素電極20及びカラーフィルタ23からなる複数の画素PXと、複数の薄膜トランジスタ19と、複数の薄膜トランジスタ19の少なくとも一部ずつと重畳して配される複数のスペーサ17と、を備え、複数の画素PXには、比視感度が最も高い第1画素GPXと、比視感度が最も低い第2画素BPXと、第1画素GPXよりも比視感度が低くて第2画素BPXよりも比視感度が高い第3画素RPXと、が複数ずつ含まれ、複数のスペーサ17には、重畳する薄膜トランジスタ19との重畳関係が異なる複数のスペーサ17が含まれ、重畳関係が異なる複数のスペーサ17は、それぞれの重畳対象となるのが、第2画素BPXと第3画素RPXとの間の境界に最も近い薄膜トランジスタ19とされる。【選択図】図7
Description
本明細書が開示する技術は、表示装置に関する。
従来、液晶表示装置の一例として下記特許文献1に記載されたものが知られている。特許文献1に記載の液晶表示装置は、互いに貼り合せたアレイ基板とカラーフィルター基板とを備える液晶ディスプレイパネルを有する。カラーフィルター基板にはメインフォトスペーサが設けられており、該カラーフィルター基板の先端はアレイ基板のサブ画素の位置に当接して設けられ、1つ又は複数のサブ画素が1つのメインフォトスペーサに対応している。該メインフォトスペーサは少なくとも2つのメインフォトスペーサグループに分けられ、メインフォトスペーサグループごとに、メインフォトスペーサは同じ予設位置及び先端端面の形状を備えている。
ところで、特許文献1に記載の液晶表示装置に備わるメインフォトスペーサ付近では、サブフォトスペーサ付近に比べると、液晶分子の配向不良が生じ易く、光が常に透過する輝点欠陥等の表示不良が生じ易い傾向にある。特許文献1には、薄膜トランジスタのチャンネルに対する重畳関係が異なる3つのグループに属する3種類のメインフォトスペーサが記載されている。これら3種類のメインフォトスペーサ付近の遮光範囲を一律にした場合、チャンネルに対するメインフォトスペーサの配置によっては、輝点欠陥等の表示不良が視認され易くなるおそれがあった。
本明細書に記載の技術は、上記のような事情に基づいて完成されたものであって、スペーサに起因する表示品位の低下を抑制することを目的とする。
(1)本明細書に記載の技術に関わる表示装置は、アレイ基板と、前記アレイ基板と間隔を空けて対向する対向基板と、前記アレイ基板または前記対向基板に設けられ、異なる色を呈する複数のカラーフィルタと、前記アレイ基板に設けられ、前記複数のカラーフィルタと重畳する複数の画素電極と、前記複数のカラーフィルタと前記複数の画素電極とで構成され、比視感度が異なる複数の画素と、前記アレイ基板に設けられ、複数の前記画素電極のそれぞれに接続される複数の薄膜トランジスタと、少なくとも前記対向基板に設けられ、前記対向基板から前記アレイ基板に向けて突出し、複数の前記薄膜トランジスタの少なくとも一部ずつと重畳して配される複数のスペーサと、を備え、複数の前記画素には、前記比視感度が最も高い第1画素と、前記比視感度が最も低い第2画素と、前記第2画素に隣り合って配されて前記第1画素よりも前記比視感度が低くて前記第2画素よりも前記比視感度が高い第3画素と、が複数ずつ含まれ、複数の前記スペーサには、重畳する前記薄膜トランジスタとの重畳関係が異なる複数のスペーサが含まれ、前記重畳関係が異なる複数の前記スペーサは、それぞれの重畳対象となるのが、前記第2画素と前記第3画素との間の境界に最も近い前記薄膜トランジスタとされる。
(2)また、上記表示装置は、上記(1)に加え、前記対向基板は、複数の前記画素電極のそれぞれと重畳する複数の画素開口部を有し、複数の前記スペーサと重畳して配される遮光部を備えており、前記重畳関係が異なる複数の前記スペーサには、重畳対象の前記薄膜トランジスタに最も近い前記境界を挟む前記第2画素の前記画素電極及び前記第3画素の前記画素電極と重畳する2つの前記画素開口部の開口縁からの最短距離が等しい複数の前記スペーサが含まれてもよい。
(3)また、上記表示装置は、上記(2)に加え、前記最短距離が等しい複数の前記スペーサは、前記スペーサの中心と重畳対象の前記薄膜トランジスタの中心との間の距離が互いに等しくてもよい。
(4)また、上記表示装置は、上記(3)に加え、前記最短距離が等しい複数の前記スペーサは、重畳対象となる前記薄膜トランジスタの中心と同心となる正多角形の各頂点と、同心となる位置に配されてもよい。
(5)また、上記表示装置は、上記(2)から上記(4)のいずれかに加え、前記遮光部は、前記最短距離が等しい複数の前記スペーサのそれぞれと重畳する複数の前記薄膜トランジスタのそれぞれに最も近い複数の前記境界を挟む複数ずつの前記第2画素の前記画素電極及び前記第3画素の前記画素電極のそれぞれと重畳する複数の前記画素開口部のうち、複数の前記第2画素の前記画素電極のそれぞれと重畳する複数の前記画素開口部の平面形状が同一とされ、複数の前記第3画素の前記画素電極のそれぞれと重畳する複数の前記画素開口部の平面形状が同一とされてもよい。
(6)また、上記表示装置は、上記(2)から上記(5)のいずれかに加え、前記最短距離が等しい複数の前記スペーサは、重畳対象の前記薄膜トランジスタの中心と重畳して配されてもよい。
(7)また、上記表示装置は、上記(2)から上記(6)のいずれかに加え、前記重畳関係が異なる複数の前記スペーサには、重畳対象の前記薄膜トランジスタと同心に配される前記スペーサが含まれ、前記同心に配される前記スペーサは、前記最短距離が等しい複数の前記スペーサよりも前記最短距離が大きくてもよい。
(8)また、上記表示装置は、上記(2)から上記(6)のいずれかに加え、前記重畳関係が異なる複数の前記スペーサには、重畳対象の前記薄膜トランジスタと同心に配される前記スペーサが含まれ、前記同心に配される前記スペーサは、前記最短距離が等しい複数の前記スペーサと前記最短距離が同一とされてもよい。
(9)また、上記表示装置は、上記(8)に加え、少なくとも前記対向基板に設けられ、前記対向基板から前記アレイ基板に向けて突出し、その突出寸法が前記スペーサよりも小さい複数のサブスペーサを備え、複数の前記サブスペーサは、複数の前記薄膜トランジスタのうち、複数の前記スペーサが非配置とされる複数の前記薄膜トランジスタの少なくとも一部ずつと重畳して配されており、前記遮光部は、複数の前記サブスペーサと重畳して配され、複数の前記画素開口部のうち、複数の前記サブスペーサのそれぞれと重畳する複数の前記薄膜トランジスタのそれぞれに接続される複数の前記画素電極と重畳する複数の前記画素開口部の平面形状と、前記同心に配される前記スペーサと重畳する前記薄膜トランジスタに最も近い前記境界を挟む前記第2画素の前記画素電極及び前記第3画素の前記画素電極と重畳する2つの前記画素開口部の平面形状と、が同一とされてもよい。
(10)また、上記表示装置は、上記(1)に加え、前記薄膜トランジスタは、ゲート電極と、前記ゲート電極とゲート絶縁膜を介して重畳して配され、半導体膜からなりチャネル部を含む島状の半導体部と、前記半導体部の一部に接するソース電極と、前記ソース電極と間隔を空けて配されて前記半導体部の一部に接するドレイン電極と、を有しており、前記ソース電極及び前記ドレイン電極は、前記半導体部との接触面積が互いに異なっており、複数の前記スペーサは、前記ソース電極及び前記ドレイン電極のうち、前記接触面積が大きい電極寄りに偏在してもよい。
(11)また、上記表示装置は、上記(10)に加え、前記対向基板は、複数の前記画素電極のそれぞれと重畳する複数の画素開口部を有し、複数の前記スペーサと重畳して配される遮光部を備えており、複数の前記スペーサは、重畳対象の前記薄膜トランジスタに最も近い前記境界を挟む前記第2画素及び前記第3画素のうち、前記第2画素寄りに偏在してもよい。
(12)また、上記表示装置は、上記(1)から上記(11)のいずれかに加え、前記スペーサと重畳する前記薄膜トランジスタに最も近い前記境界に沿って延在するソース配線と、前記ソース配線と交差するゲート配線と、を備え、前記薄膜トランジスタは、第1導電膜からなるゲート電極と、前記ゲート電極とゲート絶縁膜を介して重畳して配され、半導体膜からなりチャネル部を含む島状の半導体部と、第2導電膜からなり前記半導体部の一部に接するソース電極と、前記第2導電膜のうちの前記ソース電極とは別の部分からなり前記ソース電極と間隔を空けて配されて前記半導体部の一部に接するドレイン電極と、を有しており、前記ゲート配線は、前記第1導電膜のうちの前記ゲート電極とは別の部分からなって前記ゲート電極に連なり、前記ソース配線は、前記第2導電膜のうちの前記ソース電極及び前記ドレイン電極とは別の部分からなって前記ソース電極に連なり、前記重畳関係が異なる複数の前記スペーサに含まれる前記スペーサと前記ゲート配線との一部ずつと重畳して配され、前記半導体膜のうちの前記半導体部とは別の部分からなる第1重畳部と、前記第1重畳部と重畳して配され、前記第2導電膜のうちの前記ソース電極、前記ドレイン電極及び前記ソース配線とは別の部分からなる第2重畳部と、を備えてもよい。
(13)また、上記表示装置は、上記(12)に加え、前記重畳関係が異なる複数の前記スペーサに含まれる前記スペーサと前記ソース配線との一部ずつと重畳して配され、前記第1導電膜のうちの前記ゲート電極及び前記ゲート配線とは別の部分からなる第3重畳部と、前記第3重畳部と重畳して配され、前記半導体膜のうちの前記半導体部及び前記第1重畳部とは別の部分からなる第4重畳部と、を備えてもよい。
(14)また、上記表示装置は、上記(1)から上記(11)のいずれかに加え、前記スペーサと重畳する前記薄膜トランジスタに最も近い前記境界に沿って延在するソース配線と、前記ソース配線と交差するゲート配線と、を備え、前記薄膜トランジスタは、第1導電膜からなるゲート電極と、前記ゲート電極とゲート絶縁膜を介して重畳して配され、半導体膜からなりチャネル部を含む島状の半導体部と、第2導電膜からなり前記半導体部の一部に接するソース電極と、前記第2導電膜のうちの前記ソース電極とは別の部分からなり前記ソース電極と間隔を空けて配されて前記半導体部の一部に接するドレイン電極と、を有しており、前記ゲート配線は、前記第1導電膜のうちの前記ゲート電極とは別の部分からなって前記ゲート電極に連なり、前記ソース配線は、前記第2導電膜のうちの前記ソース電極及び前記ドレイン電極とは別の部分からなって前記ソース電極に連なり、前記重畳関係が異なる複数の前記スペーサに含まれる前記スペーサと前記ソース配線との一部ずつと重畳して配され、前記第1導電膜のうちの前記ゲート電極及び前記ゲート配線とは別の部分からなる第3重畳部と、前記第3重畳部と重畳して配され、前記半導体膜のうちの前記半導体部とは別の部分からなる第4重畳部と、を備えてもよい。
本明細書に記載の技術によれば、スペーサに起因する表示品位の低下を抑制することができる。
<実施形態1>
実施形態1を図1から図16によって説明する。本実施形態では、液晶パネル(表示装置)10について例示する。なお、各図面の一部にはX軸、Y軸及びZ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。
実施形態1を図1から図16によって説明する。本実施形態では、液晶パネル(表示装置)10について例示する。なお、各図面の一部にはX軸、Y軸及びZ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。
図1及び図2を用いて液晶パネル10の概略的な構成について説明する。本実施形態に係る液晶パネル10は、図1に示すように、全体として平面形状が縦長の略方形状とされる。なお、液晶パネル10の平面形状は、縦長の略方形状だけでなく、横長の略方形状・略正方形・円形等の異形(非方形)でもよい。この液晶パネル10は、その短辺方向がX軸方向と、長辺方向がY軸方向と、板厚方向がZ軸方向と、それぞれ一致している。液晶パネル10は、バックライト装置(照明装置)から照射される照明光を利用して画像を表示することが可能とされる。液晶パネル10は、画面の中央側部分が、画像が表示される表示領域AAとされる。液晶パネル10は、画面における表示領域AAを取り囲む額縁状の外周側部分が、画像が表示されない非表示領域NAAとされる。なお、図1において一点鎖線により囲った範囲が表示領域AAである。
液晶パネル10は、図1に示すように、ほぼ透明で優れた透光性を有するガラス製の一対の基板11,12を有する。液晶パネル10は、一対の基板11,12の間に、電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層を挟持した構成とされる。一対の基板11,12のうち、表側に配されるものが対向基板(CF基板)11であり、裏側に配されるものがアレイ基板(薄膜トランジスタ基板)12である。対向基板11及びアレイ基板12は、いずれもガラス基板(基板)の内面側に各種の膜が積層形成されてなるものとされる。このうちのアレイ基板12は、長辺寸法が対向基板11の同寸法よりも大きくされており、長辺方向についての一方の端部が対向基板11に対して重なり合うことがなく、そこにドライバ(信号供給部)13及びフレキシブル基板14が実装されている。ドライバ13は、内部に駆動回路を有するLSIチップからなる。ドライバ13は、フレキシブル基板14によって伝送される各種信号を処理する。ドライバ13は、アレイ基板12に対してCOG(Chip On Glass)実装されている。フレキシブル基板14は、絶縁性及び可撓性を有する合成樹脂材料(例えばポリイミド系樹脂等)からなる基材上に多数本の配線パターン(図示せず)を形成した構成とされる。フレキシブル基板14は、一端側がアレイ基板12に、他端側が外部のコントロール基板(信号供給源)に、それぞれ接続されている。コントロール基板から供給される各種信号は、フレキシブル基板14を介して液晶パネル10に伝送される。
液晶パネル10は、図2に示すように、一対の基板11,12間の内部空間に充填される液晶層(媒質層)15を有している。液晶層15は、電界印加に伴って光学特性が変化する物質である液晶分子を含む。液晶層15は、一対の基板11,12間の内部空間を取り囲むシール部16によって封止されている。シール部16は、非表示領域NAAに配され、両基板11,12間の内部空間を全周にわたって取り囲むよう方形の枠状(無端環状)に形成されている。対向基板11の内面には、アレイ基板12に向けて突出するメインスペーサ(スペーサ)17及びサブスペーサ18が設けられている。メインスペーサ17及びサブスペーサ18によって一対の基板11,12の間の間隔、つまりセルギャップを保持することができる。メインスペーサ17は、サブスペーサ18よりも突出寸法が大きく、常にアレイ基板12の内面に接触している。サブスペーサ18は、メインスペーサ17よりも突出寸法が小さく、常にアレイ基板12の内面に接触することがないが、対向基板11やアレイ基板12に外力が作用した場合においてはアレイ基板12の内面に接触する。また、一対の基板11,12の外面には、一対の偏光板が貼り付けられている。
図3を用いてアレイ基板12の表示領域AAにおける画素配列について説明する。アレイ基板12の表示領域AAにおける内面側には、図3に示すように、複数ずつのTFT(薄膜トランジスタ、スイッチング素子)19及び画素電極20が、アレイ基板12の面内にて間隔を空けて並んで設けられている。複数ずつのTFT19及び画素電極20は、互いに直交するX軸方向(第1方向)及びY軸方向(第2方向)にそれぞれ間隔を空けてマトリクス状(行列状)に並んで設けられる。画素電極20は、平面に視て縦長形状であり、その長手方向についての途中で屈曲している。詳しくは、画素電極20は、長手側の両側縁がY軸方向に対して僅かに傾斜するとともにほぼ中央位置にて一度屈曲されていて頂角が鈍角となる浅いV字型をなしている。TFT19及び画素電極20の周りには、格子状をなすゲート配線(走査配線)21及びソース配線(信号配線)22が取り囲むようにして配設されている。ゲート配線21は、X軸方向に沿ってほぼ直線状に延在し、Y軸方向に画素電極20を挟むよう間隔を空けて複数が並んで配される。ゲート配線21は、X軸方向の位置に応じて線幅が変化する。ソース配線22は、画素電極20の長手側の側縁に並行していて、ジグザグ状に繰り返し屈曲されつつも概ねY軸方向に沿って延在している。ソース配線22は、X軸方向に画素電極20を挟むよう間隔を空けて複数が並んで配される。ゲート配線21及びソース配線22は、互いに交差しており、その交差箇所の数は、ゲート配線21の設置数と、ソース配線22の設置数と、を乗算した値となる。
ゲート配線21は、図3に示すように、X軸方向に沿って並ぶ複数のTFT19に備わる各ゲート電極19Aに接続されている。ソース配線22は、Y軸方向に沿って並ぶ複数のTFT19に備わる各ソース電極19Bに接続されている。画素電極20は、TFT19に備わるドレイン電極19Cに接続されている。ゲート配線21に走査信号が供給されるのに伴ってTFT19が駆動され、その駆動に伴ってソース配線22に供給される画像信号に基づく電位に、画素電極20が充電されるようになっている。TFT19は、ゲート配線21及びソース配線22の交差箇所に配されている。具体的には、TFT19は、接続対象とされる画素電極20に対して図3の下側に位置するゲート配線21と、接続対象とされる画素電極20に対して図3の左側に位置するソース配線22と、の交差箇所に配されている。TFT19は、接続対象とされる画素電極20に対してX軸方向の片側(図3の左側)に偏在し、Y軸方向の片側(図3の下側)に偏在している。具体的には、TFT19は、接続対象とされる画素電極20の図3の左下の角位置付近に配されている。
図4を用いて対向基板11の表示領域AAにおける画素配列について説明する。対向基板11の表示領域AAにおける内面側には、図4に示すように、既述したメインスペーサ17及びサブスペーサ18に加えて、カラーフィルタ23及び遮光部(画素間遮光部、ブラックマトリクス)24が設けられている。カラーフィルタ23は、青色(B)、緑色(G)及び赤色(R)を呈する。図4では、カラーフィルタ23を呈する色毎に異なる網掛け状にして図示している。互いに異なる色を呈する複数のカラーフィルタ23は、X軸方向(ゲート配線21の延在方向)に隣り合うよう並んで配される。互いに異なる色を呈する複数のカラーフィルタ23は、Y軸方向(ソース配線22の延在方向)に沿って延在している。このように、互いに異なる色を呈する複数のカラーフィルタ23は、全体としてストライプ状に配列されている。
遮光部24は、遮光性を有する遮光性材料(例えばアクリルやポリイミドなどの感光性樹脂材料にカーボンブラックなどの顔料を含有させた材料等)からなる。遮光部24は、バックライト装置などから照射される光を遮ることができる。表示領域AAにおいて遮光部24は、図4に示すように、平面形状が略格子状をなしている。遮光部24は、隣り合う画素電極20の間を仕切っている。遮光部24は、アレイ基板12側の少なくともゲート配線21及びソース配線22と平面に視て重畳する配置とされる。遮光部24は、X軸方向に沿って延在する第1遮光部24Aと、概ねY軸方向に沿って延在して第1遮光部24Aと交差する第2遮光部24Bと、を有する。第1遮光部24A及び第2遮光部24Bは、互いの交差箇所が連ねられている。第1遮光部24Aの設置数が、ゲート配線21の設置数と一致する。第2遮光部24Bの設置数が、ソース配線22の設置数と一致する。遮光部24において、複数ずつの第1遮光部24A及び第2遮光部24Bの交差箇所の数は、複数ずつのゲート配線21及びソース配線22の交差箇所の数と一致する。第1遮光部24A及び第2遮光部24Bの交差箇所には、メインスペーサ17及びサブスペーサ18が平面に視て重畳して配される。メインスペーサ17及びサブスペーサ18に関する詳しい構成は、後に改めて説明する。第1遮光部24Aは、第2遮光部24Bよりも幅広とされる。第1遮光部24Aは、少なくとも各スペーサ17,18、TFT19及びゲート配線21と重畳して配される(図3及び図4を参照)。第2遮光部24Bは、第1遮光部24Aよりも幅狭とされる。第2遮光部24Bは、少なくとも各スペーサ17,18、TFT19、ソース配線22と重畳して配される。対向基板11の面内において、第1遮光部24Aと第2遮光部24Bとにより囲まれた領域が、画素電極20の大部分及びカラーフィルタ23の大部分とそれぞれ重畳する位置関係となっている。上記領域は、画素開口部24OPを構成しており、画素電極20及びカラーフィルタ23の透過光を透過し、液晶パネル10の外部へ出光させる。なお、遮光部24は、対向基板11の非表示領域NAAにも設けられており、非表示領域NAAではほぼ全域にわたってベタ状に配されている。
図5を用いて液晶パネル10における画素電極20(画素PX)の中央部付近の断面構成を説明する。対向基板11に備わるカラーフィルタ23は、図5に示すように、アレイ基板12に備わる画素電極20と平面に視て重畳する配置とされている。対向基板11において互いに異なる色を呈する複数のカラーフィルタ23は、その境界(色境界)がアレイ基板12のソース配線22と重畳する配置とされる。この液晶パネル10においては、X軸方向に沿って並ぶ赤色、緑色及び青色を呈する各カラーフィルタ23と、各カラーフィルタ23と対向する3つの画素電極20と、が3色の画素PXをそれぞれ構成している。3色の画素PXには、緑色画素(第1画素)GPXと、青色画素(第2画素)BPXと、赤色画素(第3画素)RPXと、が含まれる。緑色画素GPXは、緑色を呈するカラーフィルタ23と、緑色を呈するカラーフィルタ23と対向する画素電極20と、により構成される。緑色画素GPXは、緑色の波長領域(約500nm~約570nm)に含まれる波長の緑色光を選択的に透過する。緑色画素GPXは、比視感度が最も高い。青色画素BPXは、青色を呈するカラーフィルタ23と、青色を呈するカラーフィルタ23と対向する画素電極20と、により構成される。青色画素BPXは、青色の波長領域(約400nm~約500nm)に含まれる青色光を選択的に透過する。青色画素BPXは、比視感度が最も低い。赤色画素RPXは、赤色を呈するカラーフィルタ23と、赤色を呈するカラーフィルタ23と対向する画素電極20と、により構成される。赤色画素RPXは、赤色の波長領域(約600nm~約780nm)に含まれる波長の赤色光を選択的に透過する。赤色画素RPXは、緑色画素GPXよりも比視感度が低いものの、青色画素BPXよりも比視感度が高い。
3色の画素PXは、図5に示す左側から、緑色画素GPX、青色画素BPX、赤色画素RPXの順で繰り返し並んで配されている。緑色画素GPXには、図5の右側に青色画素BPXが隣り合い、図5の左側に赤色画素RPXが隣り合っている。青色画素BPXには、図5の右側に赤色画素RPXが隣り合い、図5の左側に緑色画素GPXが隣り合っている。赤色画素RPXには、図5の右側に緑色画素GPXが隣り合い、図5の左側に青色画素BPXが隣り合っている。そして、この液晶パネル10においては、X軸方向に隣り合うR,G,Bの3色の画素PXによって所定の階調のカラー表示を可能な表示画素が構成されている。画素PXにおけるY軸方向の配列ピッチは、X軸方向の配列ピッチの3倍程度とされる。遮光部24は、隣り合うカラーフィルタ23間または画素PX間を仕切る形で配されている。詳しくは、第1遮光部24Aは、Y軸方向に隣り合う2つの画素PX間を仕切る。第2遮光部24Bは、X軸方向に隣り合う2つのカラーフィルタ23間を仕切る。また、対向基板11のうち、カラーフィルタ23の上層側(液晶層15側)には、平坦化のために対向基板11のほぼ全域にわたってベタ状に配されるオーバーコート膜25が設けられている。
続いて、アレイ基板12に備わる画素電極20及び共通電極26に関して説明する。アレイ基板12の表示領域AAにおける内面側には、図5に示すように、全ての画素電極20と重畳する形で共通電極26が画素電極20よりも上層側に形成されている。共通電極26は、表示領域AAのほぼ全域にわたって延在している。共通電極26には、共通配線が接続されており、共通配線によって共通電位(基準電位)の共通電位信号(基準電位信号)が供給される。共通配線には、フレキシブル基板14が接続されており、コントロール基板から共通電位信号が供給されている(図1を参照)。共通電極26のうち、各画素電極20と重畳する部分には、各画素電極20の長辺方向に沿って延在するスリット26Aが複数ずつ開口形成されている。なお、スリット26Aの具体的な設置本数や形状や形成範囲などは、図示以外にも適宜に変更可能である。また、共通電極26のうち、各TFT19と重畳する位置には、それぞれ開口が設けられている。TFT19の駆動に伴って画素電極20が充電されると、互いに重畳する画素電極20と共通電極26との間に電位差が生じる。すると、画素電極20とスリット26Aの開口縁との間には、アレイ基板12の板面に沿う成分に加えて、アレイ基板12の板面に対する法線方向の成分を含むフリンジ電界(斜め電界)が生じる。このフリンジ電界を利用することで液晶層15に含まれる液晶分子の配向状態を制御することができる。つまり、本実施形態に係る液晶パネル10は、動作モードがFFS(Fringe Field Switching)モードとされている。また、対向基板11及びアレイ基板12における最内面には、それぞれ液晶層15に含まれる液晶分子を配向させるための配向膜が設けられている。配向膜は、その表面に光配向処理が行われることで、液晶分子に配向規制力を付与することが可能となる光配向膜とされる。
ここで、アレイ基板12の内面側に積層形成された各種の膜について図5及び図6を参照しつつ説明する。アレイ基板12には、図5に示すように、下層側(ガラス基板側)から順に第1金属膜(第1導電膜)、ゲート絶縁膜27、半導体膜、第2金属膜(第2導電膜)、第1透明電極膜、層間絶縁膜28、第2透明電極膜、配向膜が積層形成されている。第1金属膜及び第2金属膜は、それぞれ銅、チタン、アルミニウム、モリブデン、タングステンなどの中から選択される1種類の金属材料からなる単層膜または異なる種類の金属材料からなる積層膜や合金とされることで導電性及び遮光性を有している。第1金属膜は、ゲート配線21やTFT19のゲート電極19Aなどを構成する。第2金属膜は、ソース配線22、TFT19のソース電極19B及びドレイン電極19Cなどを構成する。半導体膜は、材料として例えば酸化物半導体、アモルファスシリコン等を用いた薄膜からなり、TFT19のチャネル部を含む島状の半導体部19Dなどを構成する。特に、半導体膜の材料として酸化物半導体を用いた場合は、アモルファスシリコンを用いた場合に比べると、充電能力等が高いことから、TFT19の小型化を図る上で好適である。TFT19が小型化されれば、各画素PXの開口率を高めることができる。第1透明電極膜及び第2透明電極膜は、透明電極材料(例えばITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)など)からなる。第1透明電極膜は、画素電極20などを構成する。第2透明電極膜は、共通電極26などを構成する。配向膜は、既述した通りである。
ゲート絶縁膜27及び層間絶縁膜28は、それぞれ窒化ケイ素(SiNx)、酸化ケイ素(SiO2)等の無機材料からなる。ゲート絶縁膜27及び層間絶縁膜28は、第1透明電極膜及び第2透明電極膜よりも膜厚が概して大きい。ゲート絶縁膜27は、下層側の第1金属膜と、上層側の半導体膜、第2金属膜及び第1透明電極膜と、を絶縁状態に保つ。例えば、第1金属膜からなるゲート配線21と、第2金属膜からなるソース配線22と、の交差箇所は、ゲート絶縁膜27により絶縁状態に保たれる。また、第1金属膜からなるゲート電極19Aと、半導体膜からなる島状の半導体部19Dと、の重畳箇所は、ゲート絶縁膜27により絶縁状態に保たれる。層間絶縁膜28は、下層側の半導体膜、第2金属膜及び第1透明電極膜と、上層側の第2透明電極膜と、を絶縁状態に保つ。例えば、第1透明電極膜からなる画素電極20と、第2透明電極膜からなる共通電極26と、の重畳箇所は、層間絶縁膜28により絶縁状態に保たれる。また、第2金属膜からなるソース配線22と、第2透明電極膜からなる共通電極26と、の重畳箇所は、層間絶縁膜28により絶縁状態に保たれる。以上のように、下層側のゲート絶縁膜27と、上層側の層間絶縁膜28と、の間には、半導体膜、第2金属膜及び第1透明電極膜が介在している。従って、半導体膜、第2金属膜及び第1透明電極膜からなる各構成(島状の半導体部19D、ソース電極19B、ドレイン電極19C、ソース配線22及び画素電極20)のうちの互いに重畳する部分同士は、互いに直接的に接する。
次に、図3及び図6を用いてTFT19に関して説明する。TFT19は、図3及び図6に示すように、ゲート電極19Aを有する。ゲート電極19Aは、ゲート配線21の一部(ソース配線22との交差箇所)により構成される。詳しくは、ゲート配線21は、ソース配線22との交差箇所が部分的にY軸方向に沿って図3の上向き(TFT19の接続対象の画素電極20側)に突出する形で拡幅されている。ゲート電極19Aは、ゲート配線21の拡幅部分により構成されており、平面形状が方形(概ね正方形)とされる。ゲート電極19Aは、ゲート配線21に供給される走査信号に基づいてTFT19を駆動する。TFT19は、接続対象のソース配線22に対して図3及び図6に示す右側に配されている。
TFT19は、図3及び図6に示すように、ソース電極19Bを有する。ソース電極19Bは、接続対象のソース配線22の一部(ゲート配線21との交差箇所)により構成される。詳しくは、ソース配線22は、ゲート配線21との交差箇所が部分的にX軸方向に沿って図3の右向き(TFT19の接続対象の画素電極20側)に突出する形で拡幅されている。ソース電極19Bは、ソース配線22のうちのゲート電極19Aと重畳する部分(非拡幅部分及び拡幅部分を含む)により構成されており、平面形状が略L字型をなしている。ソース電極19Bは、そのほぼ全域がチャネル部を含む島状の半導体部19Dの一部と重畳し、島状の半導体部19Dに接している。ソース電極19Bは、次述するドレイン電極19Cに比べると、島状の半導体部19Dに接する面積(接触面積、重畳面積)が大きい。
TFT19は、図3及び図6に示すように、ドレイン電極19Cを有する。ドレイン電極19Cは、ソース電極19Bとの間にX軸方向に間隔を空けた位置に配される。ドレイン電極19Cは、X軸方向に沿って延在して平面に視て横長の方形状をなす横長部分(半導体接続部)と、Y軸方向に沿って延在して平面に視て縦長の方形状をなす縦長部分(画素接続部)と、を連ねてなる。ドレイン電極19Cの横長部分は、その一部が半導体部19Dの一部の上層側に積層され、島状の半導体部19Dに接する。ドレイン電極19Cの横長部分は、平面に視て略L字型をなすソース電極19Bの角部に対して対角となる位置に配されている。ドレイン電極19Cは、ソース電極19Bに比べると、島状の半導体部19Dに接する面積(接触面積、重畳面積)が小さい。このように、本実施形態に係るTFT19は、平面に視て左右非対称形状とされる。ドレイン電極19Cの縦長部分は、ほぼ全域が画素電極20の一部に対して下層側に積層され、画素電極20に接する。
TFT19は、図3及び図6に示すように、チャネル部を含む島状の半導体部19Dを有する。島状の半導体部19Dは、ゲート絶縁膜27を介してゲート電極19Aと重畳する。島状の半導体部19Dは、平面に視てゲート電極19Aよりも一回り小さい方形状(概ね正方形状)をなしている。島状の半導体部19Dは、ゲート電極19Aと同心に位置している。なお、「ゲート電極19Aと同心」等の「同心」は、実質的に同心であることも含む。例えば、0.1μm以下の違いは実質的に同心であるものとする。ゲート電極19A及び半導体部19Dの各中心は、TFT19の中心19CE(図3では黒丸で示す)と一致している。なお、「TFT19の中心19CEと一致」等の「一致」は、実質的に一致していることも含む。例えば、0.1μm以下の違いは実質的に一致していると言える。島状の半導体部19Dのうち、ソース電極19Bと重畳する略L字型の部分がソース電極19Bに接し、ドレイン電極19Cと重畳する方形状の部分がドレイン電極19Cに接する。島状の半導体部19Dのうち、ゲート電極19Aと重畳し、ソース電極19B及びドレイン電極19Cとは非重畳とされる部分が、チャネル(電流経路)として機能するチャネル部である。島状の半導体部19Dのうち、ソース電極19B及びドレイン電極19Cと重畳する部分が、チャネルとして機能しない部分である。
続いて、図4,図6,図7及び図8を用いてメインスペーサ17及びサブスペーサ18に関して説明する。なお、図7では、メインスペーサ17を黒塗りにして図示することで、サブスペーサ18と区別している。また、図7では、図4と同様に、カラーフィルタ23を呈する色毎に異なる網掛け状にして図示している。メインスペーサ17及びサブスペーサ18は、図4及び図7に示すように、遮光部24を構成する複数ずつの第1遮光部24A及び第2遮光部24Bの各交差箇所の殆どに対して複数ずつが重畳配置されている。既述した通り、第1遮光部24A及び第2遮光部24Bの交差箇所は、アレイ基板12のゲート配線21及びソース配線22の交差箇所と一致している。このことから、メインスペーサ17及びサブスペーサ18は、いずれもTFT19に対して重畳して配されている。複数ずつのメインスペーサ17及びサブスペーサ18は、X軸方向及びY軸方向に1つずつの画素PX分の間隔を空けて概ね等ピッチ配列されている。メインスペーサ17は、図7に示される表示領域AAの所定範囲(画素PXがX軸方向に沿って27個並び、Y軸方向に9個並ぶ範囲)において所定数(例えば7個)が分散して配されている。メインスペーサ17は、図7に示される範囲において、X軸方向及びY軸方向のいずれの方向についても2つ以上並ぶことがない配列とされる。サブスペーサ18は、図7に示される範囲において、複数ずつの第1遮光部24A及び第2遮光部24Bの各交差箇所のうち、メインスペーサ17が非配置とされる殆どの交差箇所に対して重畳して配されている。
メインスペーサ17及びサブスペーサ18は、図4,図6及び図8に示すように、いずれも平面形状が略円形であり、対向基板11からアレイ基板12側に向けて突出している。詳しくは、メインスペーサ17及びサブスペーサ18は、樹脂材料からなり、対向基板11の表示領域AAにおいてオーバーコート膜25の表面から液晶層15側に向けてZ軸方向(対向基板11の板面の法線方向)に沿って突出し、その突出先端面がアレイ基板12の内面と対向している。メインスペーサ17及びサブスペーサ18は、全体として、やや先細りの円柱状をなしている(図6及び図8を参照)。
メインスペーサ17は、図4及び図6に示すように、サブスペーサ18に比べると、径寸法が小さく、突出寸法が大きい。メインスペーサ17の径寸法は、例えば15.3μm等とされる。メインスペーサ17の突出寸法は、互いに貼り合わされた対向基板11及びアレイ基板12の内面間の間隔とほぼ一致している。従って、メインスペーサ17は、液晶層15を貫通し、その突出先端面が、アレイ基板12の内面(実際には配向膜)に対して常に接触されている。特に、メインスペーサ17は、アレイ基板12の内面が最も高くなる部位であるTFT19に対して平面に視て重畳する配置とされているので、メインスペーサ17の突出先端面がアレイ基板12の内面に対して良好に接触されるようになっている。これに対し、サブスペーサ18は、図4及び図8に示すように、メインスペーサ17に比べると、径寸法が大きく、突出寸法が小さい。サブスペーサ18の突出寸法は、互いに貼り合わされた対向基板11及びアレイ基板12の内面間の間隔よりも小さい。従って、サブスペーサ18は、その突出先端面が、アレイ基板12の内面に対して常に接触することがない。対向基板11及びアレイ基板12のいずれか一方に対して外部から内向きに押圧するような外力が作用しない場合は、サブスペーサ18の突出先端面と、アレイ基板12の内面と、の間には、クリアランスが空けられている。一方、対向基板11及びアレイ基板12のいずれか一方に対して外部から内向きに押圧するような外力が作用した場合には、サブスペーサ18とアレイ基板12の内面との間のクリアランスの分だけ対向基板11及びアレイ基板12のいずれか一方には撓み(変形)が許容される。しかし、対向基板11及びアレイ基板12のいずれか一方が多少撓むと、サブスペーサ18の突出先端面が、アレイ基板12の内面に接触される。これにより、対向基板11及びアレイ基板12のいずれか一方が、それ以上に撓むのが規制されるようになっている。このように、メインスペーサ17及びサブスペーサ18によって、対向基板11及びアレイ基板12は、液晶層15の厚み分の間隔(セルギャップ)が保持されるようになっている。
上記のような構成のメインスペーサ17及びサブスペーサ18付近では、液晶層15に含まれる液晶分子に配向不良が生じ、配向不良に起因して光が常に透過する輝点欠陥等の表示不良が発生することが懸念される。特に、メインスペーサ17付近では、メインスペーサ17の突出先端面がアレイ基板12の内面に備わる配向膜に擦れることで、配向膜の削り滓が発生し、その削り滓に起因して光が常に透過する輝点欠陥等の表示不良が発生し易い傾向にある。その点、メインスペーサ17及びサブスペーサ18は、図4に示すように、遮光部24を構成する第1遮光部24Aと第2遮光部24Bとの交差箇所が重畳するよう配されている。それに加え、遮光部24は、メインスペーサ17及びサブスペーサ18の周囲をそれぞれ取り囲んで配される第3遮光部24C及び第4遮光部24Dを有する。第3遮光部24C及び第4遮光部24Dは、第1遮光部24Aと第2遮光部24Bとの交差箇所にそれぞれ連なる。遮光部24の画素開口部24OPは、これら第3遮光部24C及び第4遮光部24Dによって開口範囲が狭められている。
第3遮光部24Cは、図4に示すように、メインスペーサ17の周囲を取り囲んで配され、メインスペーサ17と同心の略扇状をなしている。第3遮光部24Cは、第1遮光部24Aと第2遮光部24Bとの交差箇所であって、メインスペーサ17と重畳する交差箇所に4つが連ねられている。これら4つの第3遮光部24Cは、全体としてメインスペーサ17の平面形状に倣って略円形状をなしており、その径寸法がメインスペーサ17の径寸法よりも大きい。4つの第3遮光部24Cの径寸法及び面積の和は、後述する4つの第4遮光部24Dの径寸法及び面積の和よりもそれぞれ大きい。ここで、メインスペーサ17付近において光が常に透過する輝点欠陥等の表示不良が生じる範囲は、サブスペーサ18付近に生じる表示不良の範囲よりも広くなりがちである。その理由としては、メインスペーサ17付近に配向膜の削り滓が発生し易いこと等が考えられる。その点、上記のように4つの第3遮光部24Cが4つの第4遮光部24Dよりも広範囲に設けられることで、メインスペーサ17に起因する表示不良が視認され難くなる。4つの第3遮光部24Cには、メインスペーサ17の一部と重畳する第3遮光部24C(メインスペーサ17の中心17CEに対して図4の右上に位置する第3遮光部24C)が含まれる。4つの第3遮光部24Cは、それぞれ画素電極20の一部(角部付近)と重畳している。
第4遮光部24Dは、図4に示すように、サブスペーサ18の周囲を取り囲んで配され、サブスペーサ18と同心の略扇状をなしている。第4遮光部24Dは、第1遮光部24Aと第2遮光部24Bとの交差箇所であって、サブスペーサ18と重畳する交差箇所に4つが連ねられている。これら4つの第4遮光部24Dは、全体としてサブスペーサ18の平面形状に倣って略円形状をなしており、その径寸法がサブスペーサ18の径寸法よりも大きい。4つの第4遮光部24Dの径寸法及び面積の和は、4つの第3遮光部24Cの径寸法及び面積の和よりもそれぞれ小さい。4つの第4遮光部24Dには、サブスペーサ18の一部と重畳する第4遮光部24D(サブスペーサ18の中心18CEに対して図4の上側に位置する2つの第4遮光部24D)が含まれる。4つの第4遮光部24Dには、画素電極20の一部(角部付近)と重畳する第4遮光部24D(サブスペーサ18の中心18CEに対して図4の左下に位置する第4遮光部24Dを除く3つの第4遮光部24D)が含まれる。画素電極20に対する第4遮光部24Dの重畳面積は、画素電極20に対する第3遮光部24Cの重畳面積よりも概して小さい。このような第3遮光部24C及び第4遮光部24Dを有する遮光部24によってメインスペーサ17及びサブスペーサ18付近の光を遮ることで、メインスペーサ17及びサブスペーサ18に起因する光漏れ(表示不良)が視認され難くなっている。
さて、複数のメインスペーサ17には、図9から図16に示すように、重畳するTFT19との重畳関係が異なる複数のメインスペーサ17が含まれている。ここでいう「重畳関係が異なる」とは、重畳対象のTFT19に対するメインスペーサ17の重なり方が異なることを意味する。別言すれば、メインスペーサ17の中心17CEと、重畳対象のTFT19の中心19CE(島状の半導体部19Dの中心)と、の位置関係が相違することを意味する。なお、対向基板11に備わる全てのサブスペーサ18は、図4に示すように、それぞれの中心18CEが、重畳対象のTFT19の中心19CEに対して一致する位置に配されている。
対向基板11の表示領域AAのうちの図7に示される範囲には、重畳対象のTFT19との重畳関係が異なるメインスペーサ17が7つ含まれる。図7に示される7つのメインスペーサ17は、全てがTFT19との重畳関係が互いに異なっている。重畳関係が異なる7つのメインスペーサ17には、図9に示される第1メインスペーサ17Aと、図10に示される第2メインスペーサ17Bと、図11に示される第3メインスペーサ17Cと、図12に示される第4メインスペーサ17Dと、図13に示される第5メインスペーサ17Eと、図14に示される第6メインスペーサ17Fと、図15に示される第7メインスペーサ17Gと、が含まれる。これら7つのメインスペーサ17A~17Gは、表示領域AAの面内に複数ずつ分散して配されている。これら7つのメインスペーサ17A~17Gの中心17CE1~17CE7を、1つの座標系にまとめて示したグラフが図16に示されている。図16のグラフでは、TFT19の中心19CEを原点(0,0)としており、座標系の単位は1μmである。図16において、横軸はX軸方向の位置を示し、縦軸はY軸方向の位置を示す。図16の横軸に付された(+)の符号は、TFT19の中心19CEに対して各メインスペーサ17A~17Gの中心17CE1~17CE7のいずれかが図9から図15の右側に位置することを意味する。図16の横軸に付された(-)の符号は、TFT19の中心19CEに対して各メインスペーサ17A~17Gの中心17CE1~17CE7のいずれかが図9から図15の左側に位置することを意味する。図16の縦軸に付された(+)の符号は、TFT19の中心19CEに対して各メインスペーサ17A~17Gの中心17CE1~17CE7のいずれかが図9から図15の上側に位置することを意味する。図16の縦軸に付された(-)の符号は、TFT19の中心19CEに対して各メインスペーサ17A~17Gの中心17CE1~17CE7のいずれかが図9から図15の下側に位置することを意味する。
なお、重畳するTFT19との重畳関係が異なる7つのメインスペーサ17を区別する場合には、第1メインスペーサの符号に添え字「A」を、第2メインスペーサの符号に添え字「B」を、第3メインスペーサの符号に添え字「C」を、第4メインスペーサの符号に添え字「D」を、第5メインスペーサの符号に添え字「E」を、第6メインスペーサの符号に添え字「F」を、第7メインスペーサの符号に添え字「G」を、それぞれ付し、区別せずに総称する場合には、符号に添え字を付さないものとする。また、重畳するTFT19との重畳関係が異なる7つのメインスペーサ17の中心17CEを区別する場合には、第1メインスペーサ17Aの中心の符号に添え字「1」を、第2メインスペーサ17Bの中心の符号に添え字「2」を、第3メインスペーサ17Cの中心の符号に添え字「3」を、第4メインスペーサ17Dの中心の符号に添え字「4」を、第5メインスペーサ17Eの中心の符号に添え字「5」を、第6メインスペーサ17Fの中心の符号に添え字「6」を、第7メインスペーサ17Gの中心の符号に添え字「7」を、それぞれ付し、区別せずに総称する場合には、符号に添え字を付さないものとする。
第1メインスペーサ17Aは、図9に示すように、中心17CE1が、重畳対象のTFT19の中心19CEと一致する位置に配されている。つまり、第1メインスペーサ17Aは、重畳対象のTFT19と同心に配される「同心スペーサ」を構成している、と言える。従って、図16に示される第1メインスペーサ17Aの中心17CE1の座標値は、(0,0)であり、座標系の原点と一致する。
これに対し、第2メインスペーサ17B、第3メインスペーサ17C、第4メインスペーサ17D、第5メインスペーサ17E、第6メインスペーサ17F及び第7メインスペーサ17Gは、図10から図15に示すように、それぞれの中心17CE2~17CE7が、重畳対象のTFT19の中心19CEとは一致しない位置に配されている。つまり、第2メインスペーサ17B、第3メインスペーサ17C、第4メインスペーサ17D、第5メインスペーサ17E、第6メインスペーサ17F及び第7メインスペーサ17Gは、重畳対象のTFT19と非同心に配される「非同心スペーサ」を構成している、と言える。別言すると、第2メインスペーサ17B、第3メインスペーサ17C、第4メインスペーサ17D、第5メインスペーサ17E、第6メインスペーサ17F及び第7メインスペーサ17Gは、重畳対象のTFT19の中心19CEに対して各中心17CE2~17CE7が偏在した「偏在スペーサ」を構成している、と言える。
第2メインスペーサ17Bは、図10に示すように、中心17CE2が、重畳対象のTFT19の中心19CEに対して図10の上向きに位置ずれしている。図16に示される第2メインスペーサ17Bの中心17CE2の座標値は、(0,7.65)である。第3メインスペーサ17Cは、図11に示すように、中心17CE3が、重畳対象のTFT19の中心19CEに対して図10の右斜め上向きに位置ずれしている。図16に示される第3メインスペーサ17Cの中心17CE3の座標値は、(6.63,3.83)である。第4メインスペーサ17Dは、図12に示すように、中心17CE4が、重畳対象のTFT19の中心19CEに対して図10の右斜め下向きに位置ずれしている。図16に示される第4メインスペーサ17Dの中心17CE4の座標値は、(6.63,-3.83)である。第5メインスペーサ17Eは、図13に示すように、中心17CE5が、重畳対象のTFT19の中心19CEに対して図10の下向きに位置ずれしている。図16に示される第5メインスペーサ17Eの中心17CE5の座標値は、(0,-7.65)である。第6メインスペーサ17Fは、図14に示すように、中心17CE6が、重畳対象のTFT19の中心19CEに対して図10の左斜め下向きに位置ずれしている。図16に示される第6メインスペーサ17Fの中心17CE6の座標値は、(-6.63,-3.83)である。第7メインスペーサ17Gは、図15に示すように、中心17CE7が、重畳対象のTFT19の中心19CEに対して図10の左斜め上向きに位置ずれしている。図16に示される第7メインスペーサ17Gの中心17CE7の座標値は、(-6.63,3.83)である。第2メインスペーサ17B、第3メインスペーサ17C、第4メインスペーサ17D、第5メインスペーサ17E、第6メインスペーサ17F及び第7メインスペーサ17Gは、図10から図15に示すように、各中心17CE2~17CE7が、TFT19の島状の半導体部19Dの外端よりも僅かに外側に位置している。
第2メインスペーサ17B、第3メインスペーサ17C、第4メインスペーサ17D、第5メインスペーサ17E、第6メインスペーサ17F及び第7メインスペーサ17Gの各中心17CE2~17CE7と、重畳対象のTFT19の中心19CE(図16の原点)と、の間の平面に視た距離は、図16に示すように、全てほぼ等しい。その距離の値は、メインスペーサ17の径寸法とほぼ等しい。従って、第2メインスペーサ17B、第3メインスペーサ17C、第4メインスペーサ17D、第5メインスペーサ17E、第6メインスペーサ17F及び第7メインスペーサ17Gの各外端部は、重畳対象のTFT19の中心19CEと重畳して配されている。また、第2メインスペーサ17B、第3メインスペーサ17C、第4メインスペーサ17D、第5メインスペーサ17E、第6メインスペーサ17F及び第7メインスペーサ17Gの各中心17CE2~17CE7は、第1メインスペーサ17Aの外端部上に位置している。その上で、第2メインスペーサ17B、第3メインスペーサ17C、第4メインスペーサ17D、第5メインスペーサ17E、第6メインスペーサ17F及び第7メインスペーサ17Gは、重畳対象のTFT19の中心19CEと同心となる正六角形の各頂点と、同心となる位置に配される。従って、第2メインスペーサ17B、第3メインスペーサ17C、第4メインスペーサ17D、第5メインスペーサ17E、第6メインスペーサ17F及び第7メインスペーサ17Gの各中心17CE2~17CE7は、重畳対象のTFT19の中心19CE周りに等角度間隔(60度ずつの角度間隔)を空けて並んで配されている。
このように、複数のメインスペーサ17には、重畳するTFT19との重畳関係が異なる7つメインスペーサ17A~17Gが含まれているので、アレイ基板12と対向基板11とを貼り合わせる際に位置ずれが生じた場合でも、7つのメインスペーサ17A~17Gとアレイ基板12との接触面積が変動し難くなる。これにより、アレイ基板12と対向基板11との間の間隔がより良好に保持される。しかも、第2メインスペーサ17B、第3メインスペーサ17C、第4メインスペーサ17D、第5メインスペーサ17E、第6メインスペーサ17F及び第7メインスペーサ17Gは、各中心17CE2~17CE7と重畳対象のTFT19の中心19CEとの間の距離が互いに等しい。このようにすれば、アレイ基板12と対向基板11とを貼り合わせる際に位置ずれが生じた場合、上記した各メインスペーサ17B~17Gと重畳対象の複数のTFT19との重畳面積の和に変動がより生じ難くなる。これにより、アレイ基板12と対向基板11との間の間隔がより良好に保持される。さらには、第2メインスペーサ17B、第3メインスペーサ17C、第4メインスペーサ17D、第5メインスペーサ17E、第6メインスペーサ17F及び第7メインスペーサ17Gは、重畳対象のTFT19の中心19CE周りに等角度間隔で配列されている。これにより、アレイ基板12と対向基板11とを貼り合わせる際に生じる位置ずれの向きがどの向きであっても、上記した各メインスペーサ17B~17Gと重畳対象の複数のTFT19との重畳面積の和に変動が一層生じ難くなる。これにより、アレイ基板12と対向基板11との間の間隔が一層良好に保持される。
上記したように、重畳関係が異なる7つのメインスペーサ17A~17Gは、図3,図4及び図7に示すように、それぞれの重畳対象となるのが、青色画素BPXと赤色画素RPXとの間の境界に最も近いTFT19とされる。青色画素BPXと赤色画素RPXとの間の境界には、ソース配線22が重畳して配されており、そのソース配線22には、赤色画素RPXを構成する画素電極20に接続されるTFT19のソース電極19Bが備えられている。従って、青色画素BPXと赤色画素RPXとの間の境界に最も近いTFT19は、赤色画素RPXを構成する画素電極20に接続されるTFT19となる。重畳関係が異なる7つのメインスペーサ17A~17Gは、いずれも赤色画素RPXを構成する画素電極20に接続されるTFT19に対して重畳して配されている。ここで、メインスペーサ17付近には、第4遮光部24Dよりも面積が大きい第3遮光部24Cが設けられることで、メインスペーサ17に起因する表示不良が視認され難くなっているものの、場合によってはメインスペーサ17付近に存在する画素PXでの表示に悪影響が及ぶ可能性がある。その点、重畳関係が異なる7つのメインスペーサ17A~17Gは、それぞれの重畳対象となるのが、青色画素BPXと赤色画素RPXとの間の境界に最も近いTFT19とされる。これにより、重畳関係が異なる7つのメインスペーサ17A~17G付近には、緑色画素GPXよりも比視感度が低い青色画素BPXや赤色画素RPXが存在するので、青色画素BPXや赤色画素RPXでの表示に悪影響が及んでも、全体の表示品位に与える影響は軽微なものとなる。その上で、比視感度が最も高い緑色画素GPXでの表示には、メインスペーサ17A~17Gに起因する悪影響が及び難いので、全体の表示品位を良好に保つことができる。
次に、各メインスペーサ17A~17Gと、重畳対象のTFT19に最も近い境界を挟む青色画素BPXの画素電極20及び赤色画素RPXの画素電極20と重畳する2つの画素開口部24OPの開口縁と、の間の平面に視た最短距離D1~D7について説明する。第1メインスペーサ17Aに係る最短距離D1は、図9から図15に示すように、他の6つのメインスペーサ17B~17Gに係る最短距離D2~D7よりも大きい。このようにすれば、他の6つのメインスペーサ17B~17Gに比べると、第1メインスペーサ17Aと重畳するTFT19に最も近い境界を挟む青色画素BPX及び赤色画素RPXでの表示に及ぶ悪影響が軽微なものとなる。これにより、表示品位が一層良好に保たれる。
一方、重畳対象のTFT19の中心19CEとは非同心となる位置に配される6つのメインスペーサ17B~17Gに係る最短距離D2~D7は、互いに等しい。6つのメインスペーサ17B~17Gに係る最短距離D2~D7は、それぞれ例えば11.3μm等とされる。第1メインスペーサ17Aに係る最短距離D1と、他の6つのメインスペーサ17B~17Gに係る最短距離D2~D7と、の差は、他の6つのメインスペーサ17B~17Gの各中心17CE2~17CE7と、第1メインスペーサ17Aの中心17CE1(重畳対象のTFT19の中心19CE)と、の間の平面に視た距離とほぼ等しい。上記した最短距離D2~D7が等しい6つのメインスペーサ17B~17Gのそれぞれと重畳するTFT19のそれぞれに最も近い境界をそれぞれ挟む2つずつの青色画素BPX及び赤色画素RPXでの表示には、各メインスペーサ17B~17Gに起因してそれぞれ悪影響が及ぶものの、その影響の程度が同等になる。これにより、表示品位がより良好に保たれる。また、最短距離D2~D7が等しい6つのメインスペーサ17B~17Gは、重畳対象のTFT19の中心19CEと重畳して配されている。このようにすれば、最短距離D2~D7が等しい6つのメインスペーサ17B~17Gが、重畳対象のTFT19の中心19CEから離れ過ぎ、画素開口部24OPの開口縁に近づき過ぎることが避けられる。これにより、最短距離D2~D7が等しい6つのメインスペーサ17B~17Gと重畳するTFT19に最も近い境界を挟む青色画素BPX及び赤色画素RPXでの表示に及ぶ悪影響が軽微なものとなる。これにより、表示品位がより良好に保たれる。なお、「最短距離D2~D7が等しい」等の「等しい」や「同心」は、実質的に等しいこと、実質的に同心であることも含む。例えば、0.1μm以下の違いは実質的に等しい(実質的に同心である)ものとする。
また、重畳関係が異なる7つのメインスペーサ17A~17Gのそれぞれを取り囲む4つずつの第3遮光部24Cは、図9から図15に示すように、平面形状及び面積がそれぞれ同一とされる。従って、各メインスペーサ17A~17Gに対して図9から図15に示す斜め左上に位置する7つの青色画素BPXの画素電極20と重畳する7つの画素開口部24OPの平面形状は、同一とされる。このようにすれば、上記した7つの青色画素BPXの開口率が等しくなるので、これらの青色画素BPXからの出射光量にばらつきが生じ難くなる。同様に、各メインスペーサ17A~17Gに対して図9から図15に示す斜め左下に位置する7つの青色画素BPXの画素電極20と重畳する7つの画素開口部24OPの平面形状は、同一とされる。このようにすれば、上記した7つの青色画素BPXの開口率が等しくなるので、これらの青色画素BPXからの出射光量にばらつきが生じ難くなる。各メインスペーサ17A~17Gに対して図9から図15に示す斜め右上に位置する7つの赤色画素RPXの画素電極20と重畳する7つの画素開口部24OPの平面形状は、同一とされる。このようにすれば、上記した7つの赤色画素RPXの開口率が等しくなるので、これらの赤色画素RPXからの出射光量にばらつきが生じ難くなる。各メインスペーサ17A~17Gに対して図9から図15に示す斜め右下に位置する7つの赤色画素RPXの画素電極20と重畳する7つの画素開口部24OPの平面形状は、同一とされる。このようにすれば、上記した7つの赤色画素RPXの開口率が等しくなるので、これらの赤色画素RPXからの出射光量にばらつきが生じ難くなる。以上により、表示品位がより良好に保たれる。
以上説明したように本実施形態の液晶パネル(表示装置)10は、アレイ基板12と、アレイ基板12と間隔を空けて対向する対向基板11と、アレイ基板12または対向基板11に設けられ、異なる色を呈する複数のカラーフィルタ23と、アレイ基板12に設けられ、複数のカラーフィルタ23と重畳する複数の画素電極20と、複数のカラーフィルタ23と複数の画素電極20とで構成され、比視感度が異なる複数の画素PXと、アレイ基板12に設けられ、複数の画素電極20のそれぞれに接続される複数のTFT(薄膜トランジスタ)19と、少なくとも対向基板11に設けられ、対向基板11からアレイ基板12に向けて突出し、複数のTFT19の少なくとも一部ずつと重畳して配される複数のメインスペーサ(スペーサ)17と、を備え、複数の画素PXには、比視感度が最も高い緑色画素(第1画素)GPXと、比視感度が最も低い青色画素(第2画素)BPXと、青色画素BPXに隣り合って配されて緑色画素GPXよりも比視感度が低くて青色画素BPXよりも比視感度が高い赤色画素(第3画素)RPXと、が複数ずつ含まれ、複数のメインスペーサ17には、重畳するTFT19との重畳関係が異なる複数のメインスペーサ17が含まれ、重畳関係が異なる複数のメインスペーサ17A~17Gは、それぞれの重畳対象となるのが、青色画素BPXと赤色画素RPXとの間の境界に最も近いTFT19とされる。
複数のTFT19が駆動されると、接続された複数の画素電極20が充電され、画像が表示される。アレイ基板12及び対向基板11は、その間に介在する複数のメインスペーサ17によって間隔が保持される。ここで、TFT19は、他の構造物に比べると、積層される膜の数が多く、高い(厚い)部位であることから、TFT19の少なくとも一部に対してメインスペーサ17が重畳配置されることで、アレイ基板12と対向基板11との間の間隔が良好に保持される。複数のメインスペーサ17には、重畳するTFT19との重畳関係が異なる複数のメインスペーサ17A~17Gが含まれている。これにより、アレイ基板12と対向基板11とを貼り合わせる際に位置ずれが生じた場合でも、複数のメインスペーサ17A~17Gとアレイ基板12との接触面積が変動し難くなり、アレイ基板12と対向基板11との間の間隔がより良好に保持される。
上記した重畳関係が異なる複数のメインスペーサ17A~17G付近に光が常に透過する輝点欠陥等の表示不良が生じた場合、重畳関係が異なる複数のメインスペーサ17A~17G付近に存在する画素PXでの表示に悪影響が及び易い傾向にある。その点、重畳関係が異なる複数のメインスペーサ17A~17Gは、それぞれの重畳対象となるのが、青色画素BPXと赤色画素RPXとの間の境界に最も近いTFT19とされる。これにより、重畳関係が異なる複数のメインスペーサ17A~17G付近には、緑色画素GPXよりも比視感度が低い青色画素BPXや赤色画素RPXが存在するので、青色画素BPXや赤色画素RPXでの表示に悪影響が及んでも、全体の表示品位に与える影響は軽微なものとなる。その上で、比視感度が最も高い緑色画素GPXでの表示には、メインスペーサ17A~17Gに起因する悪影響が及び難いので、全体の表示品位を良好に保つことができる。
また、対向基板11は、複数の画素電極20のそれぞれと重畳する複数の画素開口部24OPを有し、複数のメインスペーサ17と重畳して配される遮光部24を備えており、重畳関係が異なる複数のメインスペーサ17A~17Gには、重畳対象のTFT19に最も近い境界を挟む青色画素BPXの画素電極20及び赤色画素RPXの画素電極20と重畳する2つの画素開口部24OPの開口縁からの最短距離D2~D7が等しい複数のメインスペーサ17B~17Gが含まれる。上記した最短距離D2~D7が等しい複数のメインスペーサ17B~17Gのそれぞれと重畳するTFT19のそれぞれに最も近い境界をそれぞれ挟む2つずつの青色画素BPX及び赤色画素RPXでの表示には、各メインスペーサ17B~17Gに起因してそれぞれ悪影響が及ぶものの、その影響の程度が同等になる。これにより、表示品位がより良好に保たれる。
また、最短距離D2~D7が等しい複数のメインスペーサ17B~17Gは、メインスペーサ17B~17Gの中心17CE2~17CE7と重畳対象のTFT19の中心19CEとの間の距離が互いに等しい。このようにすれば、アレイ基板12と対向基板11とを貼り合わせる際に位置ずれが生じた場合、上記した最短距離D2~D7が等しい複数のメインスペーサ17B~17Gと重畳対象の複数のTFT19との重畳面積の和に変動がより生じ難くなる。これにより、アレイ基板12と対向基板11との間の間隔がより良好に保持される。
また、最短距離D2~D7が等しい複数のメインスペーサ17B~17Gは、重畳対象となるTFT19の中心19CEと同心となる正多角形の各頂点と同心となる位置に配される。このようにすれば、上記した最短距離D2~D7が等しい複数のメインスペーサ17B~17Gが、重畳対象のTFT19の中心19CE周りに等角度間隔で配列されることになる。これにより、アレイ基板12と対向基板11とを貼り合わせる際に生じる位置ずれの向きがどの向きであっても、上記した最短距離D2~D7が等しい複数のメインスペーサ17B~17Gと重畳対象の複数のTFT19との重畳面積の和に変動が一層生じ難くなる。これにより、アレイ基板12と対向基板11との間の間隔が一層良好に保持される。
また、遮光部24は、最短距離D2~D7が等しい複数のメインスペーサ17B~17Gのそれぞれと重畳する複数のTFT19のそれぞれに最も近い複数の境界を挟む複数ずつの青色画素BPXの画素電極20及び赤色画素RPXの画素電極20のそれぞれと重畳する複数の画素開口部24OPのうち、複数の青色画素BPXの画素電極20のそれぞれと重畳する複数の画素開口部24OPの平面形状が同一とされ、複数の赤色画素RPXの画素電極20のそれぞれと重畳する複数の画素開口部24OPの平面形状が同一とされる。このようにすれば、上記した複数の青色画素BPXの開口率が等しくなるので、これらの青色画素BPXからの出射光量にばらつきが生じ難くなる。同様に、上記した複数の赤色画素RPXの開口率が等しくなるので、これらの赤色画素RPXからの出射光量にばらつきが生じ難くなる。これにより、表示品位がより良好に保たれる。
また、最短距離D2~D7が等しい複数のメインスペーサ17B~17Gは、重畳対象のTFT19の中心19CEと重畳して配される。このようにすれば、上記した最短距離D2~D7が等しい複数のメインスペーサ17B~17Gが、重畳対象のTFT19の中心19CEから離れ過ぎ、画素開口部24OPの開口縁に近づき過ぎることが避けられる。これにより、メインスペーサ17B~17Gと重畳するTFT19に最も近い境界を挟む青色画素BPX及び赤色画素RPXでの表示に及ぶ悪影響が軽微なものとなる。これにより、表示品位がより良好に保たれる。
また、重畳関係が異なる複数のメインスペーサ17A~17Gには、重畳対象のTFT19と同心に配される第1メインスペーサ17Aが含まれ、同心に配される第1メインスペーサ17Aは、最短距離D2~D7が等しい複数のメインスペーサ17B~17Gよりも最短距離D1が大きい。このようにすれば、上記した最短距離D2~D7が等しい複数のメインスペーサ17B~17Gに比べると、上記した同心に配される第1メインスペーサ17Aと重畳するTFT19に最も近い境界を挟む青色画素BPX及び赤色画素RPXでの表示に及ぶ悪影響が軽微なものとなる。これにより、表示品位が一層良好に保たれる。
<実施形態2>
実施形態2を図17によって説明する。この実施形態2では、遮光部124の構成を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
実施形態2を図17によって説明する。この実施形態2では、遮光部124の構成を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る遮光部124は、図17に示すように、重畳対象のTFT119と同心に配される第1メインスペーサ117Aの周囲を取り囲んで配される第5遮光部24Eを有する。第5遮光部24Eは、第1メインスペーサ117Aと同心の略扇状をなしている。第5遮光部24Eは、第1遮光部124Aと第2遮光部124Bとの交差箇所であって、第1メインスペーサ117Aと重畳する交差箇所に4つが連ねられている。これら4つの第5遮光部24Eは、全体として第1メインスペーサ117Aの平面形状に倣って略円形状をなしており、その径寸法が第1メインスペーサ117Aの径寸法よりも大きい。4つの第5遮光部24Eの径寸法及び面積の和は、サブスペーサ118を取り囲む4つの第4遮光部124Dの径寸法及び面積の和とそれぞれ等しい。従って、第1メインスペーサ117Aと重畳するTFT119に最も近い境界を挟む青色画素BPXの画素電極120及び赤色画素RPXの画素電極120と重畳する2つの画素開口部124OPの平面形状は、複数のサブスペーサ118のそれぞれと重畳する複数のTFT119のそれぞれに接続される複数の画素電極120と重畳する複数の画素開口部124OPの平面形状と同一とされる。このようにすれば、複数のサブスペーサ118と重畳する複数のTFT119のそれぞれに接続される複数の画素電極120に対応する複数の画素PXと、第1メインスペーサ117Aと重畳するTFT119に最も近い境界を挟む青色画素BPX及び赤色画素RPXと、で開口率が等しくなる。これにより、これらの画素PXからの出射光量にばらつきが生じ難くなる。これにより、表示品位がより良好に保たれる。
次に、重畳対象のTFT119と同心に配される第1メインスペーサ117Aと、重畳対象のTFT119に最も近い境界を挟む青色画素BPX及び赤色画素RPXと重畳する2つの画素開口部124OPの開口縁と、の間の平面に視た最短距離D8について説明する。本実施形態に係る第1メインスペーサ117Aに係る最短距離D8は、図10から図15に示される他の6つのメインスペーサ17B~17Gに係る最短距離D2~D7と等しい。このようにすれば、上記した最短距離D2~D7が等しい6つのメインスペーサ17B~17Gに比べると、上記した第1メインスペーサ117Aと重畳するTFT119に最も近い境界を挟む青色画素BPX及び赤色画素RPXでの表示に及ぶ悪影響が同じとなる。これにより、表示ムラが視認され難くなり、表示品位が一層良好に保たれる。
以上説明したように本実施形態によれば、重畳関係が異なる複数のメインスペーサ117には、重畳対象のTFT119と同心に配される第1メインスペーサ117Aが含まれ、同心に配される第1メインスペーサ117Aは、最短距離D2~D7が等しい複数のメインスペーサ17B~17Gと最短距離D8が同一とされる。このようにすれば、上記した最短距離D2~D7が等しい複数のメインスペーサ17B~17Gに比べると、上記した同心に配される第1メインスペーサ117Aと重畳するTFT119に最も近い境界を挟む青色画素BPX及び赤色画素RPXでの表示に及ぶ悪影響が同じとなる。これにより、表示ムラが視認され難くなり、表示品位が一層良好に保たれる。
また、少なくとも対向基板11に設けられ、対向基板11からアレイ基板12に向けて突出し、その突出寸法がメインスペーサ117よりも小さい複数のサブスペーサ118を備え、複数のサブスペーサ118は、複数のTFT119のうち、複数のメインスペーサ117が非配置とされる複数のTFT119の少なくとも一部ずつと重畳して配されており、遮光部124は、複数のサブスペーサ118と重畳して配され、複数の画素開口部124OPのうち、複数のサブスペーサ118のそれぞれと重畳する複数のTFT119のそれぞれに接続される複数の画素電極120と重畳する複数の画素開口部124OPの平面形状と、同心に配される第1メインスペーサ117Aと重畳するTFT119に最も近い境界を挟む青色画素BPXの画素電極120及び赤色画素RPXの画素電極120と重畳する2つの画素開口部124OPの平面形状と、が同一とされる。このようにすれば、複数のサブスペーサ118と重畳する複数のTFT119のそれぞれに接続される複数の画素電極120に対応する複数の画素PXと、同心に配される第1メインスペーサ117Aと重畳するTFT119に最も近い境界を挟む青色画素BPX及び赤色画素RPXと、で開口率が等しくなる。これにより、これらの画素PXからの出射光量にばらつきが生じ難くなる。これにより、表示品位がより良好に保たれる。
<実施形態3>
実施形態3を図18によって説明する。この実施形態3では、上記した実施形態1からメインスペーサ217の配置を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
実施形態3を図18によって説明する。この実施形態3では、上記した実施形態1からメインスペーサ217の配置を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る複数のメインスペーサ217に係る配置は、図18に示すように、上記した実施形態1に記載した複数のメインスペーサ17に係る配置(図16を参照)を、原点周りに90度回転させたものとなっている。なお、図18には、上記した実施形態1にて説明した図16と同様の座標系を表すグラフが示されている。つまり、第1メインスペーサ217Aに係る配置は、上記した実施形態1と同様であるのに対し、他の6つのメインスペーサ217B~217Gに係る配置については、上記した実施形態1から下記のように変更されている。詳しくは、第2メインスペーサ217Bは、中心217CE2が、原点(重畳対象のTFTの中心)に対して図18の左向きに位置ずれしている。図18に示される第2メインスペーサ217Bの中心217CE2の座標値は、(-7.65,0)である。第3メインスペーサ217Cは、中心217CE3が、原点に対して図18の左斜め上向きに位置ずれしている。図18に示される第3メインスペーサ217Cの中心217CE3の座標値は、(-3.83,6.63)である。第4メインスペーサ217Dは、中心217CE4が、原点に対して図18の右斜め上向きに位置ずれしている。図18に示される第4メインスペーサ217Dの中心217CE4の座標値は、(3.83,6.63)である。第5メインスペーサ217Eは、中心217CE5が、原点に対して図18の右向きに位置ずれしている。図18に示される第5メインスペーサ217Eの中心217CE5の座標値は、(7.65,0)である。第6メインスペーサ217Fは、中心217CE6が、原点に対して図18の右斜め下向きに位置ずれしている。図18に示される第6メインスペーサ217Fの中心217CE6の座標値は、(3.83,-6.63)である。第7メインスペーサ217Gは、中心217CE7が、原点に対して図18の左斜め下向きに位置ずれしている。図18に示される第7メインスペーサ217Gの中心217CE7の座標値は、(-3.83,-6.63)である。このような構成であっても、上記した実施形態1と同様の作用及び効果を得ることができる。
<実施形態4>
実施形態4を図19によって説明する。この実施形態4では、上記した実施形態1からメインスペーサ317の設置数及び配置を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
実施形態4を図19によって説明する。この実施形態4では、上記した実施形態1からメインスペーサ317の設置数及び配置を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る複数のメインスペーサ317には、図19に示すように、原点(重畳対象のTFT19の中心19CE)と同心となる第1メインスペーサ317Aと、原点とは非同心となる4つのメインスペーサ317H~317Kと、が含まれる。なお、図19には、上記した実施形態1にて説明した図16と同様の座標系を表すグラフが示されている。このうち、第1メインスペーサ317Aに係る配置は、上記した実施形態1と同様である。原点とは非同心となる4つのメインスペーサ317H~317Kには、第8メインスペーサ317Hと、第9メインスペーサ317Iと、第10メインスペーサ317Jと、第11メインスペーサ317Kと、が含まれる。これら4つのメインスペーサ317H~317Kの配置は、以下の通りである。
なお、原点とは非同心となる4つのメインスペーサ317H~317Kを区別する場合には、第8メインスペーサの符号に添え字「H」を、第9メインスペーサの符号に添え字「I」を、第10メインスペーサの符号に添え字「J」を、第11メインスペーサの符号に添え字「K」を、それぞれ付し、区別せずに総称する場合には、符号に添え字を付さないものとする。また、原点とは非同心となる4つのメインスペーサ317H~317Kの中心317CE8~317CE11を区別する場合には、第8メインスペーサ317Hの中心の符号に添え字「8」を、第9メインスペーサ317Iの中心の符号に添え字「9」を、第10メインスペーサ317Jの中心の符号に添え字「10」を、第11メインスペーサ317Kの中心の符号に添え字「11」を、それぞれ付し、区別せずに総称する場合には、符号に添え字を付さないものとする。
第8メインスペーサ317Hは、中心317CE8が、原点に対して図19の左斜め上向きに位置ずれしている。図19に示される第8メインスペーサ317Hの中心317CE8の座標値は、(-5,5)である。第9メインスペーサ317Iは、中心317CE9が、原点に対して図19の右斜め上向きに位置ずれしている。図19に示される第9メインスペーサ317Iの中心317CE9の座標値は、(5,5)である。第10メインスペーサ317Jは、中心317CE10が、原点に対して図19の右斜め下向きに位置ずれしている。図19に示される第10メインスペーサ317Jの中心317CE10の座標値は、(5,-5)である。第11メインスペーサ317Kは、中心317CE11が、原点に対して図19の左斜め下向きに位置ずれしている。図19に示される第11メインスペーサ317Kの中心317CE11の座標値は、(-5,-5)である。これら4つのメインスペーサ317H~317Kの各中心317CE8~317CE11は、第1メインスペーサ317Aの外端部よりも内周側に存していて、第1メインスペーサ317Aと重畳している。これら4つのメインスペーサ317H~317Kは、原点(重畳対象のTFTの中心)と同心となる正方形の各頂点と、同心となる位置に配される。従って、これら4つのメインスペーサ317H~317Kの各中心317CE8~317CE11は、原点周りに等角度間隔(90度ずつの角度間隔)を空けて並んで配されている。このような構成であっても、上記した実施形態1と概ね同様の作用及び効果を得ることができる。
<実施形態5>
実施形態5を図20から図25によって説明する。この実施形態5では、上記した実施形態1からアレイ基板412の構成を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
実施形態5を図20から図25によって説明する。この実施形態5では、上記した実施形態1からアレイ基板412の構成を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係るアレイ基板412には、図20から図22に示すように、特定のメインスペーサ417の一部と重畳する重畳部29~34が設けられている。図20から図22では、第1金属膜からなる構成(ゲート電極419A及びゲート配線421等)と、半導体膜からなる構成(チャネル部を含む島状の半導体部419D等)と、第2金属膜からなる構成(ソース電極419B、ドレイン電極419C及びソース配線422等)と、をそれぞれ異なる網掛け状にして図示する。また、本実施形態では、重畳関係が異なる7つのメインスペーサ417のうち、第2メインスペーサ417B、第5メインスペーサ417E及び第6メインスペーサ417Fの3つを代表して図示し、以下のように説明する。
まず、第6メインスペーサ417Fは、図20に示すように、その中心417CE6が、重畳対象となるTFT419の中心419CEに対して図20の左斜め下向き、つまりゲート配線421側に位置ずれしている。アレイ基板412には、上記のような配置の第6メインスペーサ417Fと、ゲート配線421と、の一部ずつと重畳する形で第1重畳部29及び第2重畳部30が設けられている。第1重畳部29は、図23に示すように、半導体膜のうちの島状の半導体部419Dとは別の部分からなる。第2重畳部30は、第2金属膜のうちのソース電極419B、ドレイン電極419C及びソース配線422とは別の部分からなる。第2重畳部30は、第1重畳部29と重畳して配されている。第1重畳部29及び第2重畳部30と、重畳するゲート配線421と、の間には、ゲート絶縁膜427が介在している。つまり、第1重畳部29及び第2重畳部30は、電気的に孤立している。第1重畳部29及び第2重畳部30は、図20に示すように、いずれも横長の方形状をなしており、平面に視た大きさがほぼ同じとされる。第1重畳部29及び第2重畳部30は、Y軸方向の寸法がゲート配線421の線幅とほぼ同じとされ、それぞれの全域がゲート配線421の一部と重畳して配されている。第1重畳部29及び第2重畳部30のうちのTFT419の中心419CE側(図20の右斜め上側)の端部は、第6メインスペーサ417Fの一部と重畳して配されている。
次に、第2メインスペーサ417Bは、図21に示すように、その中心417CE2が、重畳対象となるTFT419の中心419CEに対して図21の上向き、つまりソース配線422に沿う向きに位置ずれしている。アレイ基板412には、上記のような配置の第2メインスペーサ417Bと、ソース配線422と、の一部ずつと重畳する形で第3重畳部31及び第4重畳部32が設けられている。第3重畳部31は、図24に示すように、第1金属膜のうちのゲート電極419A及びゲート配線421とは別の部分からなる。第4重畳部32は、半導体膜のうちの島状の半導体部419D及び第1重畳部29とは別の部分からなる。第4重畳部32は、第3重畳部31と重畳して配されている。半導体膜の一部からなる第4重畳部32は、重畳するソース配線422に接する。また、第1金属膜の一部からなる第3重畳部31とソース配線422との間には、ゲート絶縁膜427が介在している。このように、第3重畳部31は、電気的に孤立している。第3重畳部31及び第4重畳部32は、図21に示すように、いずれも横長の方形状をなしており、平面に視た大きさがほぼ同じとされる。第3重畳部31及び第4重畳部32は、X軸方向の寸法がソース配線422の線幅よりも大きく、それぞれの一部(中央部)ずつがソース配線422の一部と重畳して配されている。第3重畳部31及び第4重畳部32のうちのTFT419の中心419CE側(図21の右斜め下側)の端部は、第2メインスペーサ417Bの一部と重畳して配されている。
続いて、第5メインスペーサ417Eは、図22に示すように、その中心417CE5が、重畳対象となるTFT419の中心419CEに対して図22の下向き、つまりソース配線422に沿う向きに位置ずれしている。アレイ基板412には、上記のような配置の第5メインスペーサ417Eと、ソース配線422と、の一部ずつと重畳する形で第5重畳部33及び第6重畳部34が設けられている。第5重畳部33は、図25に示すように、第1金属膜のうちのゲート電極419A、ゲート配線421及び第3重畳部31とは別の部分からなる。第6重畳部34は、半導体膜のうちの島状の半導体部419D、第1重畳部29及び第4重畳部32とは別の部分からなる。第6重畳部34は、第5重畳部33と重畳して配されている。半導体膜の一部からなる第6重畳部34は、重畳するソース配線422に接する。また、第1金属膜の一部からなる第5重畳部33とソース配線422との間には、ゲート絶縁膜427が介在している。このように、第5重畳部33は、電気的に孤立している。第5重畳部33及び第6重畳部34は、図22に示すように、いずれも横長の方形状をなしており、平面に視た大きさがほぼ同じとされる。第5重畳部33及び第6重畳部34は、X軸方向の寸法がソース配線422の線幅よりも大きく、それぞれの一部(中央部)ずつがソース配線422の一部と重畳して配されている。第5重畳部33及び第6重畳部34のうちのTFT419の中心419CE側(図22の右斜め上側)の端部は、第5メインスペーサ417Eの一部と重畳して配されている。
上記した構成によれば、アレイ基板412のうち、第6メインスペーサ417F及びゲート配線421の一部ずつと重畳する第1重畳部29及び第2重畳部30と重畳する部分(図23)と、第2メインスペーサ417B及びソース配線422の一部ずつと重畳する第3重畳部31及び第4重畳部32と重畳する部分(図24)と、第5メインスペーサ417E及びソース配線422の一部ずつと重畳する第5重畳部33及び第6重畳部34と重畳する部分(図25)と、は、TFT419において最も高い(厚い)部位であるソース電極419B及びドレイン電極419Cと重畳する部分と同等の高さとなっている。第6メインスペーサ417Fは、図23に示すように、アレイ基板412のうち、TFT419の最も高い部位であるソース電極419Bと重畳する部分に接するのに加え、第1重畳部29及び第2重畳部30と重畳する部分にも接する。第2メインスペーサ417Bは、図24に示すように、アレイ基板412のうち、TFT419の最も高い部位であるソース電極419B及びドレイン電極419Cと重畳する部分に接するのに加え、第3重畳部31及び第4重畳部32と重畳する部分にも接する。第5メインスペーサ417Eは、図25に示すように、アレイ基板412のうち、TFT419の最も高い部位であるソース電極419Bと重畳する部分に接するのに加え、第5重畳部33及び第6重畳部34と重畳する部分にも接する。以上により、アレイ基板412と対向基板411との間の間隔がより良好に保持される。なお、第2メインスペーサ417B、第5メインスペーサ417E及び第6メインスペーサ417Fは、アレイ基板412の内面のうちの共通電極426と重畳する部分と、共通電極426とは非重畳とされる部分と、に跨がって接している。しかし、共通電極426の膜厚は、他の金属膜や絶縁膜に比べると、十分に薄い(例えば共通電極426の膜厚が0.05μm~0.1μm程度とされるのに対し、金属膜の膜厚は0.3μm~0.6μmとされる)ので、共通電極426の有無に起因してアレイ基板412の内面に段差が殆ど生じていない。このことから、第2メインスペーサ417B、第5メインスペーサ417E及び第6メインスペーサ417Fは、アレイ基板412の内面に対して安定的に接した状態に保たれる。
以上説明したように本実施形態によれば、メインスペーサ417と重畳するTFT419に最も近い境界に沿って延在するソース配線422と、ソース配線422と交差するゲート配線421と、を備え、TFT419は、第1金属膜(第1導電膜)からなるゲート電極419Aと、ゲート電極419Aとゲート絶縁膜427を介して重畳して配され、半導体膜からなりチャネル部を含む島状の半導体部419Dと、第2金属膜(第2導電膜)からなり島状の半導体部419Dの一部に接するソース電極419Bと、第2金属膜のうちのソース電極419Bとは別の部分からなりソース電極419Bと間隔を空けて配されて島状の半導体部419Dの一部に接するドレイン電極419Cと、を有しており、ゲート配線421は、第1金属膜のうちのゲート電極419Aとは別の部分からなってゲート電極419Aに連なり、ソース配線422は、第2金属膜のうちのソース電極419B及びドレイン電極419Cとは別の部分からなってソース電極419Bに連なり、重畳関係が異なる複数のメインスペーサ417B,417E,417Fに含まれる第6メインスペーサ417Fとゲート配線421との一部ずつと重畳して配され、半導体膜のうちの島状の半導体部419Dとは別の部分からなる第1重畳部29と、第1重畳部29と重畳して配され、第2金属膜のうちのソース電極419B、ドレイン電極419C及びソース配線422とは別の部分からなる第2重畳部30と、重畳関係が異なる複数のメインスペーサ417B,417E,417Fに含まれる第2メインスペーサ417Bとソース配線422との一部ずつと重畳して配され、第1金属膜のうちのゲート電極419A及びゲート配線421とは別の部分からなる第3重畳部31と、第3重畳部31と重畳して配され、半導体膜のうちの島状の半導体部419D及び第1重畳部29とは別の部分からなる第4重畳部32と、を備える。このようにすれば、ゲート電極419Aに供給される信号に基づいてTFT419が駆動されると、チャネル部を介してソース電極419Bとドレイン電極419Cとが通電される。ゲート電極419Aに対してゲート絶縁膜427を介して重畳する島状の半導体部419Dに、ソース電極419B及びドレイン電極419Cがそれぞれ接していることから、TFT419のうちのソース電極419B及びドレイン電極419Cと重畳する部分は、最も高い部位である。一方、アレイ基板412のうち、第6メインスペーサ417F及びゲート配線421の一部ずつと重畳する第1重畳部29及び第2重畳部30と重畳する部分と、第2メインスペーサ417B及びソース配線422の一部ずつと重畳する第3重畳部31及び第4重畳部32と重畳する部分と、は、ソース電極419B及びドレイン電極419Cと重畳する部分と同等の高さである。第6メインスペーサ417Fは、アレイ基板412のうち、TFT419の最も高い部位であるソース電極419B及びドレイン電極419Cと重畳する部分に接するのに加え、第1重畳部29及び第2重畳部30と重畳する部分にも接する。第2メインスペーサ417Bは、アレイ基板412のうち、TFT419の最も高い部位であるソース電極419Bと重畳する部分に接するのに加え、第3重畳部31及び第4重畳部32と重畳する部分にも接する。これにより、アレイ基板412と対向基板411との間の間隔がより良好に保持される。
<実施形態6>
実施形態6を図26から図35によって説明する。この実施形態6では、上記した実施形態1からメインスペーサ517の配置を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
実施形態6を図26から図35によって説明する。この実施形態6では、上記した実施形態1からメインスペーサ517の配置を変更した場合を示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る重畳関係が異なる7つのメインスペーサ517L~517Rは、図26から図32に示すように、それぞれの中心517CE12~517CE18が、重畳対象のTFT519の中心519CEとは一致しない位置に配されている。つまり、本実施形態では、重畳関係が異なる7つのメインスペーサ517には、重畳対象のTFT519と同心に配される「同心メインスペーサ」が含まれておらず、全てが「非同心スペーサ(偏在スペーサ)」である。重畳関係が異なる7つのメインスペーサ517には、図26に示される第12メインスペーサ517Lと、図27に示される第13メインスペーサ517Mと、図28に示される第14メインスペーサ517Nと、図29に示される第15メインスペーサ517Oと、図30に示される第16メインスペーサ517Pと、図31に示される第17メインスペーサ517Qと、図32に示される第18メインスペーサ517Rと、が含まれる。これら7つのメインスペーサ517L~517Rの中心517CE12~517CE18を、1つの座標系にまとめて示したグラフが図33に示されている。図33のグラフは、上記した実施形態1にて説明した図16と同様の座標系を表す。
なお、重畳関係が異なる7つのメインスペーサ517を区別する場合には、第12メインスペーサの符号に添え字「L」を、第13メインスペーサの符号に添え字「M」を、第14メインスペーサの符号に添え字「N」を、第15メインスペーサの符号に添え字「O」を、第16メインスペーサの符号に添え字「P」を、第17メインスペーサの符号に添え字「Q」を、第18メインスペーサの符号に添え字「R」を、それぞれ付し、区別せずに総称する場合には、符号に添え字を付さないものとする。また、重畳関係が異なる7つのメインスペーサ517の中心517CEを区別する場合には、第12メインスペーサ517Lの中心の符号に添え字「12」を、第13メインスペーサ517Mの中心の符号に添え字「13」を、第14メインスペーサ517Nの中心の符号に添え字「14」を、第15メインスペーサ517Oの中心の符号に添え字「15」を、第16メインスペーサ517Pの中心の符号に添え字「16」を、第17メインスペーサ517Qの中心の符号に添え字「17」を、第18メインスペーサ517Rの中心の符号に添え字「18」を、それぞれ付し、区別せずに総称する場合には、符号に添え字を付さないものとする。
第12メインスペーサ517Lは、図26に示すように、中心517CE12が、重畳対象のTFT519の中心519CEに対して図26の左斜め上向きに位置ずれしている。図26に示される第12メインスペーサ517Lの中心517CE12の座標値は、(-5,1)である。第13メインスペーサ517Mは、図27に示すように、中心517CE13が、重畳対象のTFT519の中心519CEに対して図27の左斜め上向きに位置ずれしている。図33に示される第13メインスペーサ517Mの中心517CE13の座標値は、(-2,1)である。第14メインスペーサ517Nは、図28に示すように、中心517CE14が、重畳対象のTFT519の中心519CEに対して図28の上向きに位置ずれしている。図33に示される第14メインスペーサ517Nの中心517CE14の座標値は、(0,1)である。第15メインスペーサ517Oは、図29に示すように、中心517CE15が、重畳対象のTFT519の中心519CEに対して図29の右向きに位置ずれしている。図33に示される第15メインスペーサ517Oの中心517CE15の座標値は、(1,0)である。第16メインスペーサ517Pは、図30に示すように、中心517CE16が、重畳対象のTFT519の中心519CEに対して図30の左斜め下向きに位置ずれしている。図33に示される第16メインスペーサ517Pの中心517CE16の座標値は、(-5,-2)である。第17メインスペーサ517Qは、図31に示すように、中心517CE17が、重畳対象のTFT519の中心519CEに対して図31の左斜め下向きに位置ずれしている。図33に示される第17メインスペーサ517Qの中心517CE17の座標値は、(-2,-2)である。第18メインスペーサ517Rは、図32に示すように、中心517CE18が、重畳対象のTFT519の中心519CEに対して図32の下向きに位置ずれしている。図33に示される第18メインスペーサ517Rの中心517CE18の座標値は、(0,-2)である。
重畳関係が異なる7つのメインスペーサ517L~517Rは、図26から図32に示すように、各中心517CE12~517CE18が、TFT519のチャネル部を含む島状の半導体部519Dの外端よりも内側に位置している。つまり、本実施形態では、重畳関係が異なる7つのメインスペーサ517L~517Rが、上記した実施形態1に比べると、TFT519の中心519CE(座標系の原点)の近くに集約して配されている、と言える。重畳関係が異なる7つのメインスペーサ517L~517Rのうち、第12メインスペーサ517L、第13メインスペーサ517M、第16メインスペーサ517P、第17メインスペーサ517Q及び第18メインスペーサ517Rは、重畳対象のTFT519に備わるドレイン電極519Cよりもソース電極519Bの近くに配されている。つまり、重畳関係が異なる7つのメインスペーサ517L~517Rのうちの過半数となる5つのメインスペーサ517L,517M,517P,517Q,517Rは、ソース電極519B寄りに配されている。中でも、第12メインスペーサ517L、第16メインスペーサ517P及び第17メインスペーサ517Qは、それぞれの中心517CE12,517CE16,517CE17が、重畳対象のTFT519のソース電極519Bとそれぞれ重畳して配されている。これに対し、第14メインスペーサ517N及び第15メインスペーサ517Oは、重畳対象のTFT519に備わるソース電極519Bよりもドレイン電極519Cの近くに配されている。第14メインスペーサ517N及び第15メインスペーサ517Oは、それぞれの中心517CE14,517CE15が、いずれも重畳対象のTFT519のドレイン電極519Cとは非重畳となる配置とされる。以上により、重畳関係が異なる7つのメインスペーサ517L~517Rは、ソース電極519B及びドレイン電極519Cのうち、ソース電極519B寄りに偏在している、と言える。なお、重畳関係が異なる7つのメインスペーサ517L~517Rは、いずれもドレイン電極519Cとの重畳面積よりもソース電極519Bとの重畳面積の方が大きい。
上記した実施形態1でも説明した通り、TFT519を構成するソース電極519B及びドレイン電極519Cは、島状の半導体部519Dとの接触面積が互いに異なっており、ソース電極519Bの接触面積がドレイン電極519Cの接触面積よりも大きい。アレイ基板12の内面のうち、ソース電極519B及びドレイン電極519Cと重畳する部分は、最も高い部位である。そして、重畳関係が異なる7つのメインスペーサ517L~517Rは、ソース電極519B及びドレイン電極519Cのうち、島状の半導体部519Dとの接触面積が大きいソース電極519B寄りに偏在しているので、アレイ基板12と対向基板との貼り合わせる際に位置ずれが生じた場合でも、アレイ基板12の内面に対するメインスペーサ517の接触面積を十分に確保することができる。これにより、アレイ基板12と対向基板との間の間隔がより良好に保持される。
上記した効果を検証するため、比較実験を行った。この比較実験では、全てのメインスペーサが重畳対象のTFTと同心に配された液晶パネルを比較例とし、本段落以前に記載した液晶パネル10を実施例としている。比較例は、TFTに対するメインスペーサの配置以外の構成は、全て実施例と同様である。比較実験では、これら比較例及び実施例に関して、アレイ基板の表示領域の内面に対する全てのメインスペーサの接触面積の和を、アレイ基板の表示領域の内面の総面積にて除して算出されるメインスペーサの接触比率と、対向基板とアレイ基板とを貼り合わせる際に生じるずれ量と、の関係をシミュレーションにより得た。詳しくは、比較実験では、アレイ基板に対して対向基板がX軸方向に±5μmの範囲で位置ずれした場合と、アレイ基板に対して対向基板がY軸方向に±5μmの範囲で位置ずれした場合と、において、それぞれメインスペーサの接触比率を計算した。実験結果は、図34及び図35に示される通りである。図34には、比較例の実験結果が示され、図35には、実施例の実験結果が示されている。図34及び図35は、上記したメインスペーサの接触比率と、アレイ基板に対する対向基板のX軸方向及びY軸方向のずれ量と、の関係を示す表である。図34及び図35の各表に示されるメインスペーサの接触比率の単位は、無単位である。図34及び図35の各表には、アレイ基板に対する対向基板のX軸方向のずれ量が、「X軸方向のずれ量」と表記され、アレイ基板に対する対向基板のY軸方向のずれ量が、「Y軸方向のずれ量」と表記されている。「X軸方向のずれ量」に示される(+)の符号は、アレイ基板に対して対向基板が図26から図32の右側に位置ずれすることを意味する。「X軸方向のずれ量」に示される(-)の符号は、アレイ基板に対して対向基板が図26から図32の左側に位置ずれすることを意味する。「Y軸方向のずれ量」に示される(+)の符号は、アレイ基板に対して対向基板が図26から図32の上側に位置ずれすることを意味する。「Y軸方向のずれ量」に示される(-)の符号は、アレイ基板に対して対向基板が図26から図32の下側に位置ずれすることを意味する。
比較実験の実験結果について説明する。図34及び図35によれば、比較例及び実施例は、いずれもX軸方向及びY軸方向のずれ量が0μm付近において、メインスペーサの接触比率が最大となり、X軸方向及びY軸方向のずれ量が±5μm付近において、メインスペーサの接触比率が最小となっている。これは、ずれ量が大きくなるほど、アレイ基板の内面に対するメインスペーサの接触面積が減少する傾向にあることを示している。図34によれば、比較例においては、メインスペーサの接触比率の最大値が「0.034」であり、メインスペーサの接触比率の最小値が「0.012」であり、その差は「0.022」である。図35によれば、実施例においては、メインスペーサの接触比率の最大値が「0.0298」であり、メインスペーサの接触比率の最小値が「0.016」であり、その差は「0.0138」である。比較例は、実施例に比べると、メインスペーサの接触比率の最大値が大きいものの、最小値が小さく、最大値と最小値との差が大きい。このことから、比較例は、アレイ基板に対して対向基板が位置ずれした場合に、ずれ量に応じてメインスペーサの接触比率が大きく変動する、と言える。これに対し、実施例は、比較例に比べると、メインスペーサの接触比率の最大値が小さく、最小値が大きく、最大値と最小値との差が小さい。このことから、実施例は、アレイ基板に対して対向基板が位置ずれした場合に、ずれ量がどの程度であってもメインスペーサの接触比率がそれほど変動せず、ばらつきが小さい、と言える。従って、実施例によれば、アレイ基板に対して対向基板が位置ずれした場合でも、メインスペーサ517の接触比率がばらつき難くなっており、対向基板とアレイ基板との間の間隔を安定的に保持することができる。
また、重畳関係が異なる7つのメインスペーサ517L~517Rのうち、第12メインスペーサ517L、第13メインスペーサ517M、第16メインスペーサ517P及び第17メインスペーサ517Qは、図26,図27,図30及び図31に示すように、重畳対象のTFT519の中心519CEから視て青色画素BPX寄りに配されている。つまり、重畳関係が異なる7つのメインスペーサ517L~517Rのうちの過半数となる4つのメインスペーサ517L,517M,517P,517Qは、青色画素BPX寄りに配されている。一方、重畳関係が異なる7つのメインスペーサ517L~517Rのうち、第15メインスペーサ517Oは、図29に示すように、重畳対象のTFT519の中心519CEから視て赤色画素RPX寄りに配されている。重畳関係が異なる7つのメインスペーサ517L~517Rのうち、第14メインスペーサ517N及び第18メインスペーサ517Rは、図28及び図32に示すように、青色画素BPXと赤色画素RPXとの中間に配されている。このように、重畳関係が異なる7つのメインスペーサ517L~517Rは、重畳対象のTFT519に最も近い境界を挟む青色画素BPX及び赤色画素RPXのうち、青色画素BPX寄りに偏在している、と言える。このようにすれば、メインスペーサ517と、重畳対象のTFT519に最も近い境界に臨む青色画素BPXと重畳する画素開口部524OPの開口縁と、の間の平均距離と、メインスペーサ517と、重畳対象のTFT519に最も近い境界に臨む赤色画素RPXと重畳する画素開口部524OPの開口縁と、の間の平均距離と、を比較すると、前者が後者よりも小さい。このため、青色画素BPXでの表示には、赤色画素RPXでの表示に比べると、メインスペーサ517に起因して悪影響が及び易いものの、青色画素BPXは、最も比視感度が低いので、表示不良が視認され難い。これにより、全体の表示品位をより良好に保つことができる。
特に、重畳対象のTFT519の中心519CEから視て青色画素BPX寄りに配される4つのメインスペーサ517L,517M,517P,517Qのうち、第12メインスペーサ517L及び第16メインスペーサ517Pは、図26及び図30に示すように、重畳対象のTFT519に最も近い境界を挟む青色画素BPX及び赤色画素RPXと重畳する2つの画素開口部524OPの開口縁との間の最短距離D12,D16が、同値で且つ全てのメインスペーサ517の中で最も小さい。しかしながら、第12メインスペーサ517L及び第16メインスペーサ517Pは、重畳対象のTFT519の中心519CEから視て青色画素BPX寄りに配されている。すなわち、第12メインスペーサ517L及び第16メインスペーサ517Pは、全てのメインスペーサ517の中でも青色画素BPXと重畳する画素開口部524OPの開口縁に最も近い配置であることから、青色画素BPXでの表示に、各メインスペーサ517L,517Pに起因して悪影響が及んだとしても、青色画素BPXは、最も比視感度が低いので、表示不良が視認され難い。これにより、全体の表示品位を一層良好に保つことができる。
以上説明したように本実施形態によれば、TFT519は、ゲート電極519Aと、ゲート電極519Aとゲート絶縁膜27を介して重畳して配され、半導体膜からなりチャネル部を含む島状の半導体部519Dと、島状の半導体部519Dの一部に接するソース電極519Bと、ソース電極519Bと間隔を空けて配されて島状の半導体部519Dの一部に接するドレイン電極519Cと、を有しており、ソース電極519B及びドレイン電極519Cは、島状の半導体部519Dとの接触面積が互いに異なっており、複数のメインスペーサ517は、ソース電極519B及びドレイン電極519Cのうち、上記した接触面積が大きいソース電極519B寄りに偏在する。ゲート電極519Aに供給される信号に基づいてTFT519が駆動されると、チャネル部を介してソース電極519Bとドレイン電極519Cとが通電される。ゲート電極519Aに対してゲート絶縁膜27を介して重畳する島状の半導体部519Dに、ソース電極519B及びドレイン電極519Cがそれぞれ接していることから、TFT519のうちのソース電極519B及びドレイン電極519Cと重畳する部分は、最も高い(厚い)部位である。メインスペーサ517は、アレイ基板12のうち、TFT519の最も高い部位であるソース電極519B及びドレイン電極519Cと重畳する部分と主に接する。複数のメインスペーサ517は、ソース電極519B及びドレイン電極519Cのうち、島状の半導体部519Dとの接触面積が大きいソース電極519B寄りに偏在しているので、アレイ基板12と対向基板11との貼り合わせる際に位置ずれが生じた場合でも、アレイ基板12に対するメインスペーサ517の接触面積を十分に確保することができる。これにより、アレイ基板12と対向基板11との間の間隔がより良好に保持される。
また、対向基板11は、複数の画素電極520のそれぞれと重畳する複数の画素開口部524OPを有し、複数のメインスペーサ517と重畳して配される遮光部524を備えており、複数のメインスペーサ517は、重畳対象のTFT519に最も近い境界を挟む青色画素BPX及び赤色画素RPXのうち、青色画素BPX寄りに偏在する。このようにすれば、メインスペーサ517と、重畳対象のTFT519に最も近い境界に臨む青色画素BPXの画素電極520と重畳する画素開口部524OPの開口縁と、の間の平均距離と、メインスペーサ517と、重畳対象のTFT519に最も近い境界に臨む赤色画素RPXの画素電極520と重畳する画素開口部524OPの開口縁と、の間の平均距離と、を比較すると、前者が後者よりも小さい。このため、青色画素BPXでの表示には、赤色画素RPXでの表示に比べると、メインスペーサ517に起因して悪影響が及び易いものの、青色画素BPXは、最も比視感度が低いので、表示不良が視認され難い。これにより、全体の表示品位をより良好に保つことができる。
<他の実施形態>
本明細書が開示する技術は、上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も技術的範囲に含まれる。
本明細書が開示する技術は、上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も技術的範囲に含まれる。
(1)重畳関係が異なるメインスペーサ17,117,217,317,417,517の数は、5つや7つ以外にも適宜に変更可能である。
(2)図7に示される範囲において、重畳関係が異なる7つのメインスペーサ17A~17Gの具体的な配置は、図7での図示以外にも適宜に変更可能である。
(3)重畳関係が異なる複数のメインスペーサ17,117,217,317,417,517が全て配される表示領域AAの範囲は、図7にて図示された範囲(画素PXがX軸方向に沿って27個並び、Y軸方向に9個並ぶ範囲)以外にも適宜に変更可能である。
(4)重畳関係が異なる複数のメインスペーサ17,117,217,317,417,517の、TFT19,119,319,419,519の中心19CE,319CE,419CE,519CEに対する具体的な配置は、適宜に変更可能である。
(5)実施形態1から実施形態5の変形例として、例えば、重畳関係が異なる複数のメインスペーサ17,117,217,317,417は、TFT19,119,319,419,519の中心19CE,319CE,419CE,519CEと同心となる正三角形、正五角形、または正七角形以上の正多角形の各頂点と同心となる位置に配されてもよい。また、実施形態1から実施形態5の変形例として、例えば、重畳関係が異なる複数のメインスペーサ17,117,217,317,417は、TFT19,119,319,419,519の中心19CE,319CE,419CE,519CEと同心となる非正三角形(不等辺三角形及び二等辺三角形を含む)、長方形、平行四辺形、菱形、台形等の非正多角形の各頂点と同心となる位置に配されてもよい。
(6)実施形態6の変形例として、例えば、重畳関係が異なる複数のメインスペーサ517は、重畳対象のTFT519に最も近い境界を挟む青色画素BPXの画素電極520及び赤色画素RPXの画素電極520と重畳する2つの画素開口部524OPの開口縁との間の最短距離が全て異なる位置に配されてもよい。
(7)実施形態1~5の変形例として、複数のメインスペーサ17,117,217,317,417に、重畳対象のTFT19,119,319,419と同心に配されるメインスペーサ17,117,217,317,417が含まれなくてもよい。
(8)実施形態6の変形例として、複数のメインスペーサ517に、重畳対象のTFT519と同心に配されるメインスペーサ517が含まれてもよい。
(9)実施形態1,3,4,6の変形例として、各メインスペーサ17,217,317,517の座標値の具体的な値は、適宜に変更可能である。
(10)実施形態1~3,5の変形例として、重畳対象のTFT19,119,419の中心19CE,419CEとは非同心となる6つのメインスペーサ17B~17G,217B~217G,417B,417E,417Fの各中心17CE2~17CE7,217CE2~217CE7,417CE2,417CE5,417CE6は、第1メインスペーサ17A,117A,217A,317Aの外端部よりも内周側に存していたり、外端部よりも外周側に存していてもよい。
(11)実施形態2の変形例として、4つの第5遮光部24Eの径寸法及び面積の和は、サブスペーサ118を取り囲む4つの第4遮光部124Dの径寸法及び面積の和とは異なっていてもよい。
(12)実施形態2の変形例として、第1メインスペーサ117Aに係る最短距離は、他の6つのメインスペーサ17B~17Gに係る最短距離D2~D7と異なっていてもよい。
(13)実施形態3の変形例として、複数のメインスペーサ217に係る配置は、実施形態1に記載した複数のメインスペーサ17に係る配置を、原点周りに90度以外の角度(例えば30度、45度、60度等)回転させたものでもよい。
(14)実施形態4の変形例として、重畳対象のTFT319の中心319CEとは非同心となる4つのメインスペーサ317H~317Kの各中心317CE8~317CE11は、第1メインスペーサ317Aの外端部上に存していたり、外端部よりも外周側に存していてもよい。
(15)実施形態5の変形例として、第1メインスペーサ、第3メインスペーサ、第4メインスペーサ及び第7メインスペーサのいずれかの一部と、ゲート配線421またはソース配線422の一部と、の双方と重畳する重畳部が設けられてもよい。この場合に設けられる重畳部の構成は、実施形態5にて説明した重畳部29~34と同様である。
(16)メインスペーサ17,117,217,317,417,517は、対向基板11,411とアレイ基板12,412とに分けて設けられてもよい。その場合、対向基板11,411に設けられた第1メインスペーサ構成部と、アレイ基板12,412に設けられた第2メインスペーサ構成部と、が互いに重畳する配置とし、互いに接するようにすればよい。
(17)メインスペーサ17,117,217,317,417,517の平面形状は、円形以外にも、例えば楕円形、四角形、三角形、五角形以上の多角形等に変更可能である。
(18)サブスペーサ18,118の設置数及び設置比率は、適宜に変更可能である。メインスペーサ17,117,217,317,417,517及びサブスペーサ18,118がいずれも重畳配置されないTFT19,119,319,419,519の数も適宜に変更可能である。
(19)TFT19,119,319,419,519を構成するソース電極19B,419B,519B及びドレイン電極19C,419C,519Cの具体的な平面形状、大きさ、チャネル部を含む島状の半導体部19D,419D,519Dとの接触面積等は、適宜に変更可能である。その場合、島状の半導体部部19D,419D,519Dとのソース電極19B,419B,519Bの接触面積と、島状の半導体部部19D,419D,519Dとのドレイン電極19C,419C,519Cの接触面積と、が同等になってもよい。さらには、島状の半導体部部19D,419D,519Dとのドレイン電極19C,419C,519Cの接触面積が、島状の半導体部部19D,419D,519Dとのソース電極19B,419B,519Bの接触面積よりも大きくなってもよい。
(20)TFT19,119,319,419,519を構成するゲート電極19A,419A,519Aの具体的な平面形状、大きさ、島状の半導体部19D,419D,519Dとの重畳面積等は、適宜に変更可能である。
(21)TFT19,119,319,419,519を構成する島状の半導体部部19D,419D,519Dの具体的な平面形状、大きさ等は、適宜に変更可能である。
(22)上記した(19)~(21)のように、各電極19A,419A,519A,19B,419B,519B,19C,419C,519Cや島状の半導体部部19D,419D,519D等の構成を変更した結果、TFT19,119,319,419,519は全体として左右対称形状となってもよい。また、島状の半導体膜19D,419D,519Dの外縁が凹凸を含むような複雑な形状の場合、その重心を島状の半導体膜の中心としてもよい。
(23)画素PXに対するTFT19,119,319,419,519の具体的な配置は、適宜に変更可能である。例えば、TFT19,119,319,419,519は、接続対象とされる画素電極20の図3の右下の角位置付近に配されていてもよい。その場合、青色画素BPXと赤色画素RPXとの間の境界に最も近いTFT19,119,319,419,519は、青色画素BPXを構成する画素電極20に接続されるTFT19,119,319,419,519となる。このような構成では、メインスペーサ17,117,217,317,417,517を、青色画素BPXを構成する画素電極20に接続されるTFT19,119,319,419,519に対して重畳配置すればよい。
(24)上記した(23)以外にも、TFT19,119,319,419,519は、接続対象とされる画素電極20の図3の左上の角位置または右上の角位置に配されていてもよい。
(25)上記した(23)及び(24)以外にも、例えば、TFT19,119,319,419,519は、画素PXにおけるX軸方向の中央位置に配されてもよい。また、TFT19,119,319,419,519は、画素PXにおけるX軸方向の中央位置と、ゲート配線21,421及びソース配線22,422の交差箇所と、の間となる位置に配されてもよい。
(26)画素PXに対するTFT19,119,319,419,519の配置は、複数種類が併存してもよい。例えば、ある画素行(第1画素行)においては、TFT19,119,319,419,519は、接続対象とされる画素電極20の図3の左下の角位置付近に配されるのに対し、次の画素行(第2画素行)においては、TFT19,119,319,419,519は、接続対象とされる画素電極20の図3の右下の角位置付近に配されてもよい。つまり、画素電極20に対してX軸方向の一方側に偏在するTFT19,119,319,419,519と、画素電極20に対してX軸方向の他方側に偏在するTFT19,119,319,419,519と、が1画素行毎に繰り返し配列される千鳥配列であってもよい。この場合、複数のメインスペーサ17,117,217,317,417,517には、赤色画素RPXを構成する画素電極20に接続されるTFT19,119,319,419,519に対して重畳配置されるメインスペーサ17,117,217,317,417,517と、青色画素BPXを構成する画素電極20に接続されるTFT19,119,319,419,519に対して重畳配置されるメインスペーサ17,117,217,317,417,517と、が含まれることになる。
(27)TFT19,119,319,419,519の構成は、図面にて示したボトムゲート型以外にも、トップゲート型、ダブルゲート型等でもよい。
(28)遮光部24,124,524の具体的なパターンは、適宜に変更可能である。
(29)カラーフィルタ23は、アレイ基板12,412に設けられてもよい。その場合、画素PXを構成する画素電極20及びカラーフィルタ23が共にアレイ基板12,412に設けられることになり、対向基板11,411には、画素PXの構成要素が設けられない。
(30)画素PXは、アレイ基板12,412に設けられた自発光素子により構成されてもよい。その場合、画素電極20及びカラーフィルタ23を共に省略したり、画素電極20のみを省略したりすることが可能となる。
(31)画素PXの色数は、4色以上でもよい。追加する画素PXは、黄色の波長領域(約570nm~約600nm)に含まれる黄色光を出射可能な黄色画素や全波長領域の光を出射可能な白色画素等であってもよい。
(32)配向膜は、光配向処理がなされるタイプに限らず、ラビング処理がなされるタイプであってもよい。
10,110,410,510…液晶パネル(表示装置)、11,411…対向基板、12,412…アレイ基板、17,117,217,317,417,517…メインスペーサ(スペーサ)、17CE,517CE…中心、18,118…サブスペーサ、19,119,319,419,519…TFT(薄膜トランジスタ)、19A,419A,519A…ゲート電極、19B,419B,519B…ソース電極、19C,419C,519C…ドレイン電極、19CE,319CE,419CE,519CE…中心、19D,419D,519D…半導体部、20,120,520…画素電極、21,421…ゲート配線、22,422…ソース配線、23…カラーフィルタ、24,124,524…遮光部、24OP,124OP,524OP…画素開口部、27,427…ゲート絶縁膜、29…第1重畳部、30…第2重畳部、31…第3重畳部、32…第4重畳部、BPX…青色画素(第2画素)、GPX…緑色画素(第1画素)、PX…画素、RPX…赤色画素(第3画素)
Claims (14)
- アレイ基板と、
前記アレイ基板と間隔を空けて対向する対向基板と、
前記アレイ基板または前記対向基板に設けられ、異なる色を呈する複数のカラーフィルタと、
前記アレイ基板に設けられ、前記複数のカラーフィルタと重畳する複数の画素電極と、
前記複数のカラーフィルタと前記複数の画素電極とで構成され、比視感度が異なる複数の画素と、
前記アレイ基板に設けられ、複数の前記画素電極のそれぞれに接続される複数の薄膜トランジスタと、
少なくとも前記対向基板に設けられ、前記対向基板から前記アレイ基板に向けて突出し、複数の前記薄膜トランジスタの少なくとも一部ずつと重畳して配される複数のスペーサと、を備え、
複数の前記画素には、前記比視感度が最も高い第1画素と、前記比視感度が最も低い第2画素と、前記第2画素に隣り合って配されて前記第1画素よりも前記比視感度が低くて前記第2画素よりも前記比視感度が高い第3画素と、が複数ずつ含まれ、
複数の前記スペーサには、重畳する前記薄膜トランジスタとの重畳関係が異なる複数のスペーサが含まれ、
前記重畳関係が異なる複数の前記スペーサは、それぞれの重畳対象となるのが、前記第2画素と前記第3画素との間の境界に最も近い前記薄膜トランジスタとされる表示装置。 - 前記対向基板は、複数の前記画素電極のそれぞれと重畳する複数の画素開口部を有し、複数の前記スペーサと重畳して配される遮光部を備えており、
前記重畳関係が異なる複数の前記スペーサには、重畳対象の前記薄膜トランジスタに最も近い前記境界を挟む前記第2画素の前記画素電極及び前記第3画素の前記画素電極と重畳する2つの前記画素開口部の開口縁からの最短距離が等しい複数の前記スペーサが含まれる請求項1記載の表示装置。 - 前記最短距離が等しい複数の前記スペーサは、前記スペーサの中心と重畳対象の前記薄膜トランジスタの中心との間の距離が互いに等しい請求項2記載の表示装置。
- 前記最短距離が等しい複数の前記スペーサは、重畳対象となる前記薄膜トランジスタの中心と同心となる正多角形の各頂点と、同心となる位置に配される請求項3記載の表示装置。
- 前記遮光部は、前記最短距離が等しい複数の前記スペーサのそれぞれと重畳する複数の前記薄膜トランジスタのそれぞれに最も近い複数の前記境界を挟む複数ずつの前記第2画素の前記画素電極及び前記第3画素の前記画素電極のそれぞれと重畳する複数の前記画素開口部のうち、複数の前記第2画素の前記画素電極のそれぞれと重畳する複数の前記画素開口部の平面形状が同一とされ、複数の前記第3画素の前記画素電極のそれぞれと重畳する複数の前記画素開口部の平面形状が同一とされる請求項2から請求項4のいずれか1項に記載の表示装置。
- 前記最短距離が等しい複数の前記スペーサは、重畳対象の前記薄膜トランジスタの中心と重畳して配される請求項2から請求項5のいずれか1項に記載の表示装置。
- 前記重畳関係が異なる複数の前記スペーサには、重畳対象の前記薄膜トランジスタと同心に配される前記スペーサが含まれ、
前記同心に配される前記スペーサは、前記最短距離が等しい複数の前記スペーサよりも前記最短距離が大きい請求項2から請求項6のいずれか1項に記載の表示装置。 - 前記重畳関係が異なる複数の前記スペーサには、重畳対象の前記薄膜トランジスタと同心に配される前記スペーサが含まれ、
前記同心に配される前記スペーサは、前記最短距離が等しい複数の前記スペーサと前記最短距離が同一とされる請求項2から請求項6のいずれか1項に記載の表示装置。 - 少なくとも前記対向基板に設けられ、前記対向基板から前記アレイ基板に向けて突出し、その突出寸法が前記スペーサよりも小さい複数のサブスペーサを備え、
複数の前記サブスペーサは、複数の前記薄膜トランジスタのうち、複数の前記スペーサが非配置とされる複数の前記薄膜トランジスタの少なくとも一部ずつと重畳して配されており、
前記遮光部は、複数の前記サブスペーサと重畳して配され、複数の前記画素開口部のうち、複数の前記サブスペーサのそれぞれと重畳する複数の前記薄膜トランジスタのそれぞれに接続される複数の前記画素電極と重畳する複数の前記画素開口部の平面形状と、前記同心に配される前記スペーサと重畳する前記薄膜トランジスタに最も近い前記境界を挟む前記第2画素の前記画素電極及び前記第3画素の前記画素電極と重畳する2つの前記画素開口部の平面形状と、が同一とされる請求項8記載の表示装置。 - 前記薄膜トランジスタは、ゲート電極と、前記ゲート電極とゲート絶縁膜を介して重畳して配され、半導体膜からなりチャネル部を含む島状の半導体部と、前記半導体部の一部に接するソース電極と、前記ソース電極と間隔を空けて配されて前記半導体部の一部に接するドレイン電極と、を有しており、
前記ソース電極及び前記ドレイン電極は、前記半導体部との接触面積が互いに異なっており、
複数の前記スペーサは、前記ソース電極及び前記ドレイン電極のうち、前記接触面積が大きい電極寄りに偏在する請求項1記載の表示装置。 - 前記対向基板は、複数の前記画素電極のそれぞれと重畳する複数の画素開口部を有し、複数の前記スペーサと重畳して配される遮光部を備えており、
複数の前記スペーサは、重畳対象の前記薄膜トランジスタに最も近い前記境界を挟む前記第2画素及び前記第3画素のうち、前記第2画素寄りに偏在する請求項10記載の表示装置。 - 前記スペーサと重畳する前記薄膜トランジスタに最も近い前記境界に沿って延在するソース配線と、前記ソース配線と交差するゲート配線と、を備え、
前記薄膜トランジスタは、第1導電膜からなるゲート電極と、前記ゲート電極とゲート絶縁膜を介して重畳して配され、半導体膜からなりチャネル部を含む島状の半導体部と、第2導電膜からなり前記半導体部の一部に接するソース電極と、前記第2導電膜のうちの前記ソース電極とは別の部分からなり前記ソース電極と間隔を空けて配されて前記半導体部の一部に接するドレイン電極と、を有しており、
前記ゲート配線は、前記第1導電膜のうちの前記ゲート電極とは別の部分からなって前記ゲート電極に連なり、
前記ソース配線は、前記第2導電膜のうちの前記ソース電極及び前記ドレイン電極とは別の部分からなって前記ソース電極に連なり、
前記重畳関係が異なる複数の前記スペーサに含まれる前記スペーサと前記ゲート配線との一部ずつと重畳して配され、前記半導体膜のうちの前記半導体部とは別の部分からなる第1重畳部と、
前記第1重畳部と重畳して配され、前記第2導電膜のうちの前記ソース電極、前記ドレイン電極及び前記ソース配線とは別の部分からなる第2重畳部と、
を備える請求項1から請求項11のいずれか1項に記載の表示装置。 - 前記重畳関係が異なる複数の前記スペーサに含まれる前記スペーサと前記ソース配線との一部ずつと重畳して配され、前記第1導電膜のうちの前記ゲート電極及び前記ゲート配線とは別の部分からなる第3重畳部と、
前記第3重畳部と重畳して配され、前記半導体膜のうちの前記半導体部及び前記第1重畳部とは別の部分からなる第4重畳部と、を備える請求項12記載の表示装置。 - 前記スペーサと重畳する前記薄膜トランジスタに最も近い前記境界に沿って延在するソース配線と、前記ソース配線と交差するゲート配線と、を備え、
前記薄膜トランジスタは、第1導電膜からなるゲート電極と、前記ゲート電極とゲート絶縁膜を介して重畳して配され、半導体膜からなりチャネル部を含む島状の半導体部と、第2導電膜からなり前記半導体部の一部に接するソース電極と、前記第2導電膜のうちの前記ソース電極とは別の部分からなり前記ソース電極と間隔を空けて配されて前記半導体部の一部に接するドレイン電極と、を有しており、
前記ゲート配線は、前記第1導電膜のうちの前記ゲート電極とは別の部分からなって前記ゲート電極に連なり、
前記ソース配線は、前記第2導電膜のうちの前記ソース電極及び前記ドレイン電極とは別の部分からなって前記ソース電極に連なり、
前記重畳関係が異なる複数の前記スペーサに含まれる前記スペーサと前記ソース配線との一部ずつと重畳して配され、前記第1導電膜のうちの前記ゲート電極及び前記ゲート配線とは別の部分からなる第3重畳部と、
前記第3重畳部と重畳して配され、前記半導体膜のうちの前記半導体部とは別の部分からなる第4重畳部と、を備える請求項1から請求項11のいずれか1項に記載の表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022016128A JP2023114047A (ja) | 2022-02-04 | 2022-02-04 | 表示装置 |
US18/095,959 US20230251530A1 (en) | 2022-02-04 | 2023-01-11 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022016128A JP2023114047A (ja) | 2022-02-04 | 2022-02-04 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023114047A true JP2023114047A (ja) | 2023-08-17 |
Family
ID=87520828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022016128A Pending JP2023114047A (ja) | 2022-02-04 | 2022-02-04 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230251530A1 (ja) |
JP (1) | JP2023114047A (ja) |
-
2022
- 2022-02-04 JP JP2022016128A patent/JP2023114047A/ja active Pending
-
2023
- 2023-01-11 US US18/095,959 patent/US20230251530A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230251530A1 (en) | 2023-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060221027A1 (en) | Liquid crystal display device | |
US20120033149A1 (en) | Array substrate, liquid crystal panel and liquid crystal display | |
US20060087603A1 (en) | Liquid crystal display device and substrate therefor | |
TWI678583B (zh) | 顯示裝置 | |
US8953130B2 (en) | Liquid crystal display device | |
JP5526085B2 (ja) | 液晶表示装置 | |
JP2016177080A (ja) | 表示装置 | |
JP6422196B2 (ja) | 液晶表示装置 | |
US10895787B2 (en) | Liquid crystal panel | |
JP2013190703A (ja) | 液晶表示装置 | |
JP2014032346A (ja) | 液晶表示パネル | |
US8243235B2 (en) | Liquid crystal display device | |
JP2014525053A (ja) | 液晶パネル、tftアレイ基板及びその製造方法 | |
US8780302B2 (en) | Liquid crystal display device | |
KR101599318B1 (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
US10890815B2 (en) | Display apparatus | |
US10935853B1 (en) | Dual cell display with Moiré improvement | |
JP2014186135A (ja) | 液晶表示装置 | |
JP2023114047A (ja) | 表示装置 | |
US10578929B2 (en) | Liquid crystal display panel | |
US11169405B2 (en) | Display device comprising a first display electrode, a first electrode, and an insulating film including an inorganic insulating film and an organic insulating film | |
US8891049B2 (en) | In-plane switching mode liquid crystal display device | |
US20150042912A1 (en) | Liquid crystal display apparatus | |
US11169424B2 (en) | Display device | |
US20230305342A1 (en) | Display device |