JP6533065B2 - 表示装置 - Google Patents

Description

本発明は表示装置に関し、例えば、表示領域に設けられた複数の画素に走査信号を供給する走査線を有する表示装置に適用して有効な技術に関する。

表示領域に設けられた複数の画素に、複数の走査線を介して走査信号を供給し、複数の映像線を介して映像信号を供給し、画像を表示させる表示装置がある。このような表示装置では、表示装置を小型化し、かつ、表示領域を大きくするために、表示領域の周辺の領域の面積を縮小することが求められる。

例えば特開２０１４−１８２２０３号公報（特許文献１）には、表示装置において、走査信号が印加される複数の走査信号線を有する表示部と、複数段の転送回路を有するシフトレジスタを備えたゲートドライバと、を有する技術が記載されている。

このような表示装置における表示領域は、通常、矩形形状を有する。ところが、車載用途、時計またはアクセサリーなどの用途において、デザインの多様化に伴って、表示領域が矩形形状以外の形状を有する場合がある。このような矩形形状以外の形状を有する表示領域を備えた表示装置は、異形ディスプレイとも称される。

例えば、特開２００９−１８０９６１号公報（特許文献２）には、表示装置において、非矩形の表示範囲が定められた表示エリアを有する技術が記載されている。

特開２０１４−１８２２０３号公報 特開２００９−１８０９６１号公報

上記した異形ディスプレイとしての表示装置も、矩形形状を有する表示領域を備えた表示装置と同様に、例えばシフトレジスタからなるゲートドライバすなわち走査線駆動回路を有する。そして、異形ディスプレイとしての表示装置でも、矩形形状を有する表示領域を備えた表示装置と同様に、走査線駆動回路としてのシフトレジスタは、表示領域に対して、走査線が延在する方向における一方或いは両方の側に配置される。

ところが、異形ディスプレイとしての表示装置では、複数の映像線のうちいずれかの映像線と映像線駆動回路とを接続する接続配線が、表示領域の周辺の領域であって、走査線が延在する方向における一方或いは両方の側に配置された領域にも設けられる。そして、表示領域に対して、走査線が延在する方向における一方或いは両方の側に配置された領域のうち、映像線駆動回路に近い側に配置された部分では、シフトレジスタに加えて、映像線と映像線駆動回路とを接続する接続配線も配置される。したがって、シフトレジスタと接続配線とが配置される箇所と、シフトレジスタのみが配置される箇所とが存在することとなり、表示領域の外側の周辺領域の面積を縮小することができない箇所が生じてしまう。

本発明は、上述のような従来技術の問題点を解決すべくなされたものであって、表示領域に対して、走査線が延在する方向における周辺領域の面積を縮小することができる表示装置を提供することを目的とする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明の一態様としての表示装置は、基板と、基板に設けられた複数の画素と、複数の画素に供給される走査信号を出力する第１回路と、複数の画素と第１回路とを接続する複数の走査線と、を有する。基板は、基板の第１領域と、基板の第１領域の第１方向における第１の側の第１側部に沿って配置された領域である第２領域と、を含む。複数の画素は、第１領域に設けられ、第１回路は、第２領域に設けられている。複数の走査線は、第１領域に設けられ、平面視において、第１方向にそれぞれ延在する。第１回路は、複数の走査線の各々の第１方向における第１の側の第１端部とそれぞれ接続された複数の回路部を含む。複数の回路部のうち第１回路部は、複数の走査線のうち第１走査線と電気的に接続され、複数の回路部のうち第２回路部は、複数の走査線のうち第１走査線に対して第１方向とは異なる第２方向における第２の側に配置された第２走査線と電気的に接続されている。第１回路部の形状は、第２回路部の形状と異なる。

また、他の一態様として、第１回路部の第１方向における長さは、第２回路部の第１方向における長さと異なってもよい。また、第１回路部の第２方向における長さは、第２回路部の第２方向における長さと異なってもよい。また、第１回路部の第１方向における長さに対する、第１回路部の第２方向における長さの比は、第２回路部の第１方向における長さに対する、第２回路部の第２方向における長さの比と異なってよい。また、第１走査線の長さは、第２走査線の長さと異なってもよい。

また、他の一態様として、当該表示装置は、複数の画素に供給される映像信号が入力される第２回路と、複数の画素と第２回路とを接続する複数の映像線と、を有してもよい。基板は、基板の領域であって、第１領域に対して、第２方向における第２の側に配置された領域である第３領域を含み、第２回路は、第３領域に設けられていてもよい。複数の映像線は、第１領域に設けられ、平面視において、第２方向にそれぞれ延在し、かつ、第１方向に配列されていてもよい。第１領域の第１側部は、第２方向における第２の側と反対側ほど、第１方向における第１の側に位置する形状を有してもよい。

このとき、第１走査線の長さは、第２走査線の長さよりも長くてもよい。また、第１回路部の第１方向における長さに対する、第１回路部の第２方向における長さの比は、第２回路部の第１方向における長さに対する、第２回路部の第２方向における長さの比よりも小さくてもよい。

また、このとき、当該表示装置は、複数の映像線の各々の第２方向における第２の側の第２端部とそれぞれ接続された複数の映像信号接続配線を有してもよい。また、第２回路は、複数の映像信号接続配線の各々を介して、複数の映像線の各々の第２端部と接続されていてもよい。また、複数の映像線のうち第１映像線は、平面視において、第１側部と重なり、複数の映像信号接続配線のうち第１映像信号接続配線は、第１映像線と接続され、第１映像信号接続配線は、第２領域に設けられていてもよい。

また、このとき、基板は、基板の領域であって、第１領域に対して、第２方向における第２の側と反対側に配置された領域である第４領域を含んでもよい。また、複数の回路部のうち、複数の走査線の配列の第２方向における第２の側と反対側の第３端部に配置された第３走査線と接続された第３回路部は、第４領域に設けられていてもよい。

また、他の一態様として、第１回路は、複数の走査線の各々の第１端部とそれぞれ接続された複数の走査信号接続配線を含んでもよい。また、複数の回路部は、複数の走査信号接続配線の各々を介して、複数の走査線の各々の第１端部とそれぞれ接続され、複数の走査信号接続配線のうち第１走査信号接続配線は、第１走査線と接続され、複数の走査信号接続配線のうち第２走査信号接続配線は、第２走査線と接続されていてもよい。このとき、第１走査信号接続配線は、第３方向に延在する第１延在部を含み、第２走査信号接続配線は、第３方向と異なる第４方向に延在する第２延在部を含んでもよい。

あるいは、本発明の一態様としての表示装置は、基板と、基板に設けられた複数の画素と、複数の画素に供給される走査信号を出力する第１回路と、複数の画素と第１回路とを接続する複数の走査線と、を有する。基板は、基板の領域である第１領域と、基板の第１領域の第１方向における第１の側の第１側部に沿って配置された領域である第２領域と、を含む。複数の画素は、第１領域に設けられ、第１回路は、第２領域に設けられている。複数の走査線は、第１領域に設けられ、平面視において、第１方向にそれぞれ延在する。第１回路は、複数の走査線の各々の第１方向における第１の側の第１端部とそれぞれ接続された複数の走査信号接続配線と、複数の走査信号接続配線の各々を介して、複数の走査線の各々の第１端部とそれぞれ接続された複数の回路部と、を含む。複数の走査信号接続配線のうち第１走査信号接続配線は、複数の走査線のうち第１走査線と接続され、複数の走査信号接続配線のうち第２走査信号接続配線は、複数の走査線のうち第１走査線に対して第１方向とは異なる第２方向における第２の側に配置された第２走査線と接続されている。第１走査信号接続配線は、第３方向に延在する第１延在部を含み、第２走査信号接続配線は、第３方向と異なる第４方向に延在する第２延在部を含む。

また、他の一態様として、当該表示装置は、複数の画素に供給される映像信号が入力される第２回路と、複数の画素と第２回路とを接続する複数の映像線と、を有してもよい。また、基板は、基板の領域であって、第１領域に対して、第２方向における第２の側に配置された第３領域を含み、第２回路は、第３領域に設けられていてもよい。また、複数の映像線は、第１領域に設けられ、平面視において、第２方向にそれぞれ延在し、かつ、第１方向に配列され、第１領域の第１側部は、第２方向における第２の側と反対側ほど、第１方向における第１の側に位置する形状を有してもよい。

また、他の一態様として、第３方向が第１方向となす角度は、第４方向が第１方向となす角度よりも大きくてもよい。

また、他の一態様として、当該表示装置は、複数の映像線の各々の第２方向における第２の側の第２端部とそれぞれ接続された複数の映像信号接続配線を有してもよい。また、第２回路は、複数の映像信号接続配線の各々を介して、複数の映像線の各々の第２端部と接続されていてもよい。また、複数の映像線のうち第１映像線は、平面視において、第１側部と重なり、複数の映像信号接続配線のうち第１映像信号接続配線は、第１映像線と接続され、第１映像信号接続配線は、第２領域に設けられていてもよい。

あるいは、本発明の一態様としての表示装置は、表示領域と、表示領域の外側に設けられた周辺領域とを有する基板と、表示領域に設けられた複数の走査線と複数の映像線と、周辺領域に設けられた、複数の走査線に走査信号を供給するシフトレジスタと、複数の走査線とシフトレジスタとを接続する複数の走査線接続配線と、を有する。複数の映像線と接続された複数の映像線接続配線と走査線接続配線とが、周辺領域において交差している。シフトレジスタのうちの第１回路部は、複数の走査線接続配線のうち第１走査線接続配線と接続され、シフトレジスタのうちの第２回路部は、複数の走査線接続配線のうち第１走査線接続配線とは異なる第２走査線接続配線と接続され、第１回路部の形状は、第２回路部の形状と異なる。

また、他の一態様として、複数の走査線のうち第１走査線の長さは、複数の走査線のうち第２走査線の長さと異なってもよい。また、表示領域は、矩形ではない形状を有していてもよい。

また、他の一態様として、周辺領域には、シフトレジスタに対してクロックを供給する信号線が設けられており、第１回路部と第２回路部とは、信号線に接続されており、第１回路部と第２回路部とは、信号線と表示領域との間に設けられていてもよい。

また、他の一態様として、第１回路部の第１方向における長さに対する、第１回路部の第２方向における長さの比は、第２回路部の第１方向における長さに対する、第２回路部の第２方向における長さの比と異なってもよい。

また、他の一態様として、複数の走査線の延在方向と第１走査線接続配線とがなす角度と、複数の走査線の延在方向と第２走査線接続配線とがなす角度とが異なってもよい。

実施の形態１の表示装置の一例を示す平面図である。 実施の形態１の表示装置の一例を示す断面図である。 実施の形態１の表示装置の一例を示す断面図である。 実施の形態１の表示装置の等価回路を示す図である。 実施の形態１の表示装置における走査線駆動回路に含まれる転送回路の等価回路を示す図である。 実施の形態１の表示装置における走査線駆動回路に含まれる転送回路の配置の一例を示す平面図である。 転送回路に含まれるトランジスタの構成を示す断面図である。 実施の形態１の表示装置における走査線駆動回路に含まれる転送回路の等価回路を示す図である。 実施の形態１の表示装置における額縁領域での転送回路の配置を示す平面図である。 実施の形態１の表示装置における額縁領域での転送回路の配置を示す平面図である。 実施の形態１の表示装置における額縁領域での転送回路の配置を示す平面図である。 実施の形態１の表示装置における額縁領域での転送回路の配置を示す平面図である。 走査線に接続された接続配線と映像線との交差を説明するための平面図である。 走査線に接続された接続配線と映像線との交差を説明するための断面図である。 比較例の表示装置における額縁領域での転送回路の配置を示す平面図である。 実施の形態１の変形例の表示装置における額縁領域での転送回路の配置を示す平面図である。 実施の形態１の変形例の表示装置における額縁領域での転送回路の配置を示す平面図である。 実施の形態１の変形例の表示装置における額縁領域での転送回路の配置を示す平面図である。 実施の形態２の表示装置の一例を示す平面図である。 実施の形態２の表示装置における額縁領域での転送回路の配置を示す平面図である。 実施の形態２の表示装置における額縁領域での転送回路の配置を示す平面図である。 実施の形態２の表示装置における額縁領域での転送回路の配置を示す平面図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。

なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実施の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。

また本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

さらに、実施の形態で用いる図面においては、断面図であっても図面を見やすくするためにハッチングを省略する場合もある。また、平面図であっても図面を見やすくするためにハッチングを付す場合もある。

以下の実施の形態で説明する技術は、表示機能層が設けられた表示領域に設けられた複数の素子に、表示領域の周囲から信号を供給する機構を備える表示装置に広く適用可能である。上記のような表示装置には、例えば、液晶表示装置、あるいは有機ＥＬ（Electro-Luminescence）表示装置など、種々の表示装置が例示できる。以下の実施の形態では、表示装置の代表例として、液晶表示装置を取り上げて説明する。

また、液晶表示装置は、表示機能層である液晶層の液晶分子の配向を変化させるための電界の印加方向により、大きくは以下の２通りに分類される。すなわち、第１の分類として、表示装置の厚さ方向（あるいは面外方向）に電界が印加される、いわゆる縦電界モードがある。縦電界モードには、例えばＴＮ（Twisted Nematic）モードや、ＶＡ（Vertical Alignment）モードなどがある。また、第２の分類として、表示装置の平面方向（あるいは面内方向）に電界が印加される、いわゆる横電界モードがある。横電界モードには、例えばＩＰＳ（In-Plane Switching）モードや、ＩＰＳモードの一つであるＦＦＳ（Fringe Field Switching）モードなどがある。以下で説明する技術は、縦電界モードおよび横電界モードのいずれにも適用できるが、以下で説明する実施の形態では、一例として、横電界モードの表示装置を取り上げて説明する。

（実施の形態１）
＜表示装置の構成＞
まず、図１〜図３を参照し、表示装置の構成について説明する。図１は、実施の形態１の表示装置の一例を示す平面図である。図２および図３は、実施の形態１の表示装置の一例を示す断面図である。図２は、図１のＡ−Ａ線に沿った断面図である。また、図３は、図２のＢ部の拡大断面図である。

なお、図１では見易さのため、表示領域ＤＰＡでは、走査線ＧＬ（後述する図４参照）および映像線ＳＬ（後述する図４参照）の図示を省略している。また、図２は、断面であるが、見易さのためにハッチングは省略している。

図１に示すように、本実施の形態１の表示装置ＬＣＤ１は、画像を表示する表示部ＤＰを有する。基板ＢＳのうち、表示部ＤＰが設けられた領域が、表示領域ＤＰＡである。また、表示装置ＬＣＤ１は、平面視において、表示部ＤＰの周囲の部分であって、画像を表示しない額縁部（周辺部）ＦＬを有する。額縁部ＦＬが設けられた領域が、額縁領域ＦＬＡである。すなわち、額縁領域ＦＬＡは、表示領域ＤＰＡの周囲の領域（周辺領域）である。

なお、本願明細書において、平面視において、とは、図１に示すように、基板ＢＳの主面に垂直な方向から視た場合を意味する。

また、表示装置ＬＣＤ１は、対向配置される一対の基板の間に、表示機能層である液晶層が形成された構造を備える。すなわち、図２に示すように、表示装置ＬＣＤ１は、表示面側の基板ＦＳ、基板ＦＳの反対側に位置する基板ＢＳ、および、基板ＦＳと基板ＢＳとの間に配置される液晶層ＬＣＬ（図３参照）を有する。

なお、本実施の形態１の表示装置ＬＣＤ１は、基板ＢＳおよび基板ＦＳ、ならびに、表示部ＤＰの平面形状が、矩形形状と異なる形状を有する、いわゆる異形ディスプレイである。すなわち、表示領域は、矩形ではない形状を有する。基板ＢＳおよび基板ＦＳ、ならびに、表示部ＤＰの平面形状については、後述する。

また、図１に示す基板ＢＳは、平面視において、Ｘ軸とＹ軸との基準を表示部ＤＰの中心に置いた場合、Ｙ軸方向における負側の側部ＢＳｓ１、Ｘ軸方向における正側の側部ＢＳｓ２、Ｙ軸方向における正側の側部ＢＳｓ３、および、Ｘ軸方向における負側の側部ＢＳｓ４を有する。図１に示す基板ＢＳが有する側部ＢＳｓ２、側部ＢＳｓ３および側部ＢＳｓ４のそれぞれから表示部ＤＰまでの距離は、同程度であって、側部ＢＳｓ１から表示部ＤＰまでの距離よりも短い。

以下、本願明細書において、基板ＢＳの周縁部（端部）と記載した場合には、基板ＢＳの外縁を構成する側部ＢＳｓ１、側部ＢＳｓ２、側部ＢＳｓ３、および、側部ＢＳｓ４のうちのいずれかを意味する。また、単に周縁部と記載した場合には、基板ＢＳの周縁部を意味する。

表示部ＤＰは、複数の表示素子としての画素Ｐｉｘ（後述する図４参照）を有する。すなわち、複数の画素Ｐｉｘは、表示領域ＤＰＡに設けられている。複数の画素Ｐｉｘは、Ｘ軸方向およびＹ軸方向にマトリクス状に配列されている。本実施の形態１では、複数の画素Ｐｉｘの各々は、基板ＢＳの主面としての前面ＢＳｆ側の表示領域ＤＰＡに形成された薄膜トランジスタ（Thin-Film Transistor：ＴＦＴ）を有する。

表示装置ＬＣＤ１は、後述する図４を用いて説明するように、複数の走査線ＧＬと、複数の映像線ＳＬと、を有する。後述する図４を用いて説明するように、複数の走査線ＧＬの各々は、Ｘ軸方向に配列された複数の画素Ｐｉｘと電気的に接続され、複数の映像線ＳＬの各々は、Ｙ軸方向に配列された複数の画素Ｐｉｘと電気的に接続されている。

また、表示装置ＬＣＤ１は、駆動回路ＣＣを有する。駆動回路ＣＣは、走査線駆動回路ＣＧの制御回路と、映像線駆動回路ＣＳと、を含む。走査線駆動回路ＣＧは、複数の走査線ＧＬ（後述する図４参照）を介して、複数の画素Ｐｉｘ（後述する図４参照）と電気的に接続され、映像線駆動回路ＣＳは、複数の映像線ＳＬ（後述する図４参照）を介して、複数の画素Ｐｉｘ（後述する図４参照）と電気的に接続されている。

また、図１に示す例では、基板ＢＳの側部ＢＳｓ１と表示部ＤＰとの間の部分である、額縁領域ＦＬＡ１に駆動回路ＣＣが設けられ、駆動回路ＣＣは、半導体チップＣＨＰにより構成されている。

なお、半導体チップＣＨＰは、いわゆるＣＯＧ（Chip On Glass）技術を用いて額縁領域ＦＬＡ１に設けられてもよく、あるいは、基板ＢＳの外部に設けられ、ＦＰＣ（Flexible Printed Circuits）を介して基板ＢＳと接続されてもよい。

また、表示装置ＬＣＤ１は、平面視において、額縁領域ＦＬＡに形成されたシール部を有する。シール部は、表示部ＤＰの周囲を連続的に囲むように形成され、図２に示す基板ＦＳと基板ＢＳとは、シール部に設けられるシール材により接着固定される。このように、表示部ＤＰの周囲にシール部を設けることで、表示機能層である液晶層ＬＣＬ（図３参照）を封止することができる。

また、図２に示すように、表示装置ＬＣＤ１の基板ＢＳの背面ＢＳｂ側には、光源や拡散板等の光学素子からなるバックライトＬＳと、バックライトＬＳから発生した光を偏光する偏光板ＰＬ２が設けられている。偏光板ＰＬ２は、基板ＢＳに固定されている。一方、基板ＦＳの前面ＦＳｆ側には、偏光板ＰＬ１が設けられている。偏光板ＰＬ１は、基板ＦＳに固定されている。

なお、図２では、表示装置の基本的な構成部品を例示的に示しているが、変形例としては図２に示す構成部品に加えて、他の部品を追加することができる。例えば、偏光板ＰＬ１を傷や汚れなどから保護する保護層として、保護フイルムやカバー部材を偏光板ＰＬ１の前面側に取り付けてもよい。また例えば、偏光板ＰＬ１およびＰＬ２に、位相差板などの光学素子を貼り付ける実施態様を適用することができる。あるいは、基板ＦＳおよび基板ＢＳのそれぞれに、光学素子を成膜する方法を適用することができる。

また、図３に示すように、表示装置ＬＣＤ１は、基板ＦＳと基板ＢＳとの間に配置される複数の画素電極ＰＥおよび共通電極ＣＥを有する。本実施の形態１の表示装置ＬＣＤ１は、上記したように横電界モードの表示装置なので、複数の画素電極ＰＥおよび共通電極ＣＥは、それぞれ基板ＢＳに形成されている。

基板ＢＳは、ガラス基板などからなり、主として画像表示用の回路が形成されている。基板ＢＳは、基板ＦＳ側に位置する前面ＢＳｆおよびその反対側に位置する背面ＢＳｂ（図２参照）を有する。また、基板ＢＳの前面ＢＳｆ側には、ＴＦＴなどの駆動素子と、複数の画素電極ＰＥがマトリクス状に形成されている。

図３に示す例は、横電界モード（詳しくはＦＦＳモード）の表示装置ＬＣＤ１を示しているので、共通電極ＣＥは、基板ＢＳの前面側に形成され、絶縁層ＯＣ２に覆われる。また、複数の画素電極ＰＥは、絶縁層ＯＣ２を介して共通電極ＣＥと対向するように絶縁層ＯＣ２の基板ＦＳ側に形成される。

また、図３に示す基板ＦＳは、ガラス基板などからなり、カラー表示の画像を形成するカラーフィルタＣＦが形成されている。基板ＦＳは、表示面側である前面ＦＳｆ（図２参照）および前面ＦＳｆの反対側に位置する背面ＦＳｂを有する。基板ＢＳをＴＦＴ基板と呼び、カラーフィルタＣＦが形成された基板ＦＳをカラーフィルタ基板、あるいは、液晶層を介してＴＦＴ基板と対向するため、対向基板と呼ぶこともできる。なお、図３に対する変形例としては、カラーフィルタＣＦをＴＦＴ基板に設ける構成を採用してもよい。

対向基板ＦＳのカラーフィルタＣＦは、Ｒ（赤）、Ｇ（緑）およびＢ（青）の３色のカラーフィルタ画素ＣＦｒ、ＣＦｇおよびＣＦｂが周期的に配列されたものである。カラー表示装置では、例えばＲ（赤）、Ｇ（緑）およびＢ（青）を表示するそれぞれの画素をサブピクセルとし、この３色のサブピクセルを１組として、１画素（１ピクセルともいう）を構成する。基板ＦＳの複数のカラーフィルタ画素ＣＦｒ、ＣＦｇおよびＣＦｂは、基板ＢＳに形成されている画素電極ＰＥを有するそれぞれのサブピクセルと、互いに対向する位置に配置されている。

また、各色のカラーフィルタ画素ＣＦｒ、ＣＦｇおよびＣＦｂのそれぞれの境界には、遮光膜ＢＭが形成されている。遮光膜ＢＭはブラックマトリクスと呼ばれ、例えば黒色の樹脂や、低反射性の金属からなる。遮光膜ＢＭは、平面視において、格子状に形成される。言い換えれば、基板ＦＳは、格子状に形成された遮光膜ＢＭの開口部に形成された、各色のカラーフィルタ画素ＣＦｒ、ＣＦｇおよびＣＦｂを有する。なお、１画素を構成するものはＲ（赤）、Ｇ（緑）、Ｂ（青）の３色のサブピクセルに限定されるものではなく、更に透明なフィルタを有する白色のサブピクセル（Ｗ（白））などを有してもよい。また、ブラックマトリクスは格子状に限定されるものでなく、ストライプ状のものであってもよい。

基板ＦＳに設けられた遮光膜ＢＭは、額縁領域ＦＬＡにも形成されている。遮光膜ＢＭは表示領域ＤＰＡ内にも形成されるが、表示領域ＤＰＡでは、遮光膜ＢＭに複数の開口部が形成されている。一般的に、遮光膜ＢＭに形成され、カラーフィルタＣＦが埋め込まれた開口部のうち、周縁部側に形成された開口部の端部が、表示領域ＤＰＡと額縁領域ＦＬＡの境界として規定される。なお、表示領域ＤＰＡよりも周縁部側にダミーのカラーフィルタを設けてもよい。

また、基板ＦＳは、カラーフィルタＣＦを覆う樹脂層ＯＣ１を有する。各色のカラーフィルタ画素ＣＦｒ、ＣＦｇおよびＣＦｂの境界には、遮光膜ＢＭが形成されているので、カラーフィルタＣＦの液晶層側は、凹凸面になっている。樹脂層ＯＣ１は、カラーフィルタＣＦの液晶層側の凹凸を平坦化する平坦化膜として機能する。あるいは、樹脂層ＯＣ１は、カラーフィルタＣＦから液晶層に対して不純物が拡散するのを防止する保護膜として機能する。樹脂層ＯＣ１は、材料に、熱硬化性樹脂成分、あるいは、光硬化性樹脂成分など、エネルギーを付与することで硬化する成分を含有させることにより、樹脂材料を硬化させることができる。

また、基板ＦＳと基板ＢＳの間には、画素電極ＰＥと共通電極ＣＥとの間に表示用電圧が印加されることにより形成される電界により表示画像を形成する液晶層ＬＣＬが設けられる。液晶層ＬＣＬは、印加された電界の状態に応じてそこを通過する光を変調するものである。

また、基板ＦＳは、液晶層ＬＣＬと接する界面である背面ＦＳｂに、樹脂層ＯＣ１を覆う配向膜ＡＦ１を有する。また、基板ＢＳは、液晶層ＬＣＬと接する界面である前面ＢＳｆに、絶縁層ＯＣ２および複数の画素電極ＰＥを覆う配向膜ＡＦ２を有する。この配向膜ＡＦ１およびＡＦ２は、液晶層ＬＣＬに含まれる液晶の初期配向を揃えるために形成された樹脂膜であって、例えばポリイミド樹脂からなる。

図３に示す表示装置ＬＣＤ１によるカラー画像の表示方法は、例えば以下の通りである。すなわち、バックライトＬＳ（図２参照）から出射された光は、偏光板ＰＬ２（図２参照）によってフィルタリングされ、偏光板ＰＬ２を通過する光が液晶層ＬＣＬに入射する。液晶層ＬＣＬに入射した光は、液晶の屈折率異方性（言い換えれば複屈折）に応じて偏光状態を変化させて液晶層ＬＣＬの厚さ方向（言い換えれば基板ＢＳから基板ＦＳに向かう方向）に伝搬され、基板ＦＳから出射される。この時、画素電極ＰＥと共通電極ＣＥに電圧を印加して形成される電界により、液晶の配向が制御され、液晶層ＬＣＬは光学的なシャッターとして機能する。つまり、液晶層ＬＣＬにおいて、サブピクセル毎に光の透過率を制御することができる。基板ＦＳに到達した光は、基板ＦＳに形成されたカラーフィルタＣＦにおいて、色フィルタリング処理（すなわち、所定の波長以外の光を吸収する処理）が施され、前面ＦＳｆから出射される。また、前面ＦＳｆから出射された光は、偏光板ＰＬ１により更にフィルタリングされて観者ＶＷに到達する。

なお、液晶層ＬＣＬの厚さは、基板ＦＳや基板ＢＳの厚さと比較して極端に薄い。図３に示す例では、液晶層ＬＣＬの厚さは、例えば３μｍ〜４μｍ程度である。

＜表示装置の平面形状＞
ここで、図１を参照し、表示装置の平面形状について説明する。前述したように、本実施の形態１の表示装置ＬＣＤ１は、基板ＢＳおよび基板ＦＳ、ならびに、表示部ＤＰの平面形状が、矩形形状と異なる形状を有する、いわゆる異形ディスプレイである。

図１に示す例では、額縁領域ＦＬＡは、額縁領域ＦＬＡ１、ＦＬＡ２、ＦＬＡ３およびＦＬＡ４を含む。

額縁領域ＦＬＡ１は、表示領域ＤＰＡに対して、Ｙ軸方向における負側（図１中下側）に配置された領域であり、表示領域ＤＰＡの、Ｙ軸方向における負側の側部ＤＰＡｓ１に沿って配置された領域である。額縁領域ＦＬＡ２は、表示領域ＤＰＡに対して、Ｘ軸方向における正側（図１中右側）に配置された領域であり、表示領域ＤＰＡの、Ｘ軸方向における正側の側部ＤＰＡｓ２に沿って配置された領域である。走査線駆動回路ＣＧは、額縁領域ＦＬＡ２に設けられている。

額縁領域ＦＬＡ３は、表示領域ＤＰＡに対して、Ｙ軸方向における正側（図１中上側）に配置された領域であり、表示領域ＤＰＡの、Ｙ軸方向における正側の側部ＤＰＡｓ３に沿って配置された領域である。額縁領域ＦＬＡ４は、表示領域ＤＰＡに対して、Ｘ軸方向における負側（図１中左側）に配置された領域であり、表示領域ＤＰＡの、Ｘ軸方向における負側の側部ＤＰＡｓ４に沿って配置された領域である。

なお、本実施の形態１では、額縁領域ＦＬＡ１は、額縁領域ＦＬＡのうち、Ｙ軸方向において最も負側に位置する部分の表示領域ＤＰＡよりもさらにＹ軸方向における負側に位置する部分を、意味する（後述する実施の形態２においても同様）。また、本実施の形態１では、額縁領域ＦＬＡ３は、額縁領域ＦＬＡのうち、Ｙ軸方向において最も正側に位置する部分の表示領域ＤＰＡよりもさらにＹ軸方向における正側に位置する部分を、意味する（後述する実施の形態２においても同様）。

図１に示す例では、表示領域ＤＰＡの側部ＤＰＡｓ２のうち、Ｙ軸方向における負側（図１中下側）の部分である側部ＤＰＡｓ２１は、Ｙ軸方向における正側（図１中上側）に向かうほど、Ｘ軸方向における正側（図１中右側）に位置する形状を有する。つまり、側部ＤＰＡｓ２はＸ軸方向における正側に凸となる。このとき、額縁領域ＦＬＡ２は、側部ＤＰＡｓ２１に沿って配置された領域ＦＬＡ２１を含む。このような場合、図４および図１２を用いて後述するように、映像線と映像線駆動回路ＣＳとを接続する接続配線や、映像線駆動回路ＣＳの出力を時分割で映像線に供給するためのＲＧＢスイッチのうち、いくつかの接続配線やＲＧＢスイッチが、領域ＦＬＡ２１に配置される。そして、領域ＦＬＡ２１に配置されたいくつかの接続配線やＲＧＢスイッチと接続され、かつ、Ｙ軸方向に延在する映像線ＳＬが、平面視において、側部ＤＰＡｓ２１と交差するように、設けられている。

図１では、領域ＦＬＡ２１のうち、側部ＤＰＡｓ２１と交差する映像線と接続された接続配線やＲＧＢスイッチが配置された領域を、領域ＦＬＡ２１ａとして示している。

図１に示す例では、表示領域ＤＰＡの側部ＤＰＡｓ４のうち、Ｙ軸方向における負側（図１中下側）の部分である側部ＤＰＡｓ４１は、Ｙ軸方向における正側（図１中上側）に向かうほど、Ｘ軸方向における負側（図１中左側）に位置する形状を有する。つまり、側部ＤＰＡｓ４はＸ軸方向における負側に凸となる。このとき、額縁領域ＦＬＡ４は、側部ＤＰＡｓ４１に沿って配置された領域ＦＬＡ４１を含む。このような場合、図４および図１２を用いて後述するように、映像線と映像線駆動回路ＣＳとを接続する接続配線や、映像線駆動回路ＣＳの出力を時分割で映像線に供給するためのＲＧＢスイッチのうち、いくつかの接続配線やＲＧＢスイッチが、領域ＦＬＡ４１に配置される。そして、領域ＦＬＡ４１に配置されたいくつかの接続配線やＲＧＢスイッチと接続され、かつ、Ｙ軸方向に延在する映像線ＳＬが、平面視において、側部ＤＰＡｓ４１と交差するように、設けられている。

図１では、領域ＦＬＡ４１のうち、側部ＤＰＡｓ４１と交差する映像線と接続された接続配線やＲＧＢスイッチが配置された領域を、領域ＦＬＡ４１ａとして示している。尚、接続配線と映像線との間にＲＧＢスイッチを設けた構成に限らず、ＲＧＢスイッチを設けず、接続配線と映像線とを１対１で接続する構成であってもよい。

すなわち、図１に示す例では、側部ＤＰＡｓ２１が、Ｙ軸方向における正側ほど、Ｘ軸方向における正側に位置する形状を有し、側部ＤＰＡｓ４１が、Ｙ軸方向における正側ほど、Ｘ軸方向における負側に位置する形状を有する。このような場合には、表示領域ＤＰＡのうち、側部ＤＰＡｓ２１と側部ＤＰＡｓ４１との間に位置する部分である領域ＤＰＡ１では、図４を用いて後述するように、Ｙ軸方向における正側（図１中上側）ほど、走査線ＧＬの長さが長くなる。

図１に示す例では、表示領域ＤＰＡの側部ＤＰＡｓ２のうち、Ｙ軸方向における正側（図１中上側）の部分である側部ＤＰＡｓ２２は、Ｙ軸方向における正側（図１中上側）ほど、Ｘ軸方向における負側（図１中左側）に位置する形状を有する。このとき、額縁領域ＦＬＡ２は、側部ＤＰＡｓ２２に沿って配置された領域ＦＬＡ２２を含む。側部ＤＰＡｓ２２のＹ軸方向における負側（図１中下側）の端部は、側部ＤＰＡｓ２１のＹ軸方向における正側の端部に接続されている。また、領域ＦＬＡ２２のＹ軸方向における負側の端部は、領域ＦＬＡ２１のＹ軸方向における正側の端部に接続されている。

図１に示す例では、表示領域ＤＰＡの側部ＤＰＡｓ４のうち、Ｙ軸方向における正側（図１中上側）の部分である側部ＤＰＡｓ４２は、Ｙ軸方向における正側（図１中上側）ほど、Ｘ軸方向における正側（図１中右側）に位置する形状を有する。このとき、額縁領域ＦＬＡ４は、側部ＤＰＡｓ４２に沿って配置された領域ＦＬＡ４２を含む。側部ＤＰＡｓ４２のＹ軸方向における負側（図１中下側）の端部は、側部ＤＰＡｓ４１のＹ軸方向における正側の端部に接続されている。また、領域ＦＬＡ４２のＹ軸方向における負側の端部は、領域ＦＬＡ４１のＹ軸方向における正側の端部に接続されている。

すなわち、図１に示す例では、側部ＤＰＡｓ２２が、Ｙ軸方向における正側ほど、Ｘ軸方向における負側に位置する形状を有し、側部ＤＰＡｓ４２が、Ｙ軸方向における正側ほど、Ｘ軸方向における正側に位置する形状を有する。このような場合には、表示領域ＤＰＡのうち、側部ＤＰＡｓ２２と側部ＤＰＡｓ４２との間に位置する部分である領域ＤＰＡ２では、図４を用いて後述するように、Ｙ軸方向における正側（図１中上側）ほど、走査線ＧＬの長さが短くなる。

＜表示装置の等価回路＞
次に、図４を参照し、表示装置の等価回路について説明する。図４は、実施の形態１の表示装置の等価回路を示す図である。

図４に示すように、表示装置ＬＣＤ１の表示部ＤＰは、複数の画素Ｐｉｘを有する。複数の画素Ｐｉｘは、Ｘ軸方向およびＹ軸方向にマトリクス状に配列されている。

また、表示装置ＬＣＤ１は、複数の走査線ＧＬと、複数の映像線ＳＬと、を有する。複数の走査線ＧＬは、表示領域ＤＰＡに設けられ、Ｘ軸方向にそれぞれ延在し、かつ、Ｙ軸方向に配列されている。複数の映像線ＳＬは、表示領域ＤＰＡに設けられ、Ｙ軸方向にそれぞれ延在し、かつ、Ｘ軸方向に配列されている。複数の映像線ＳＬと、複数の走査線ＧＬとは、互いに交差する。

複数の画素Ｐｉｘの各々は、Ｒ（赤）、Ｇ（緑）およびＢ（青）の各々の色を表示する副画素ＳＰｉｘを含む。副画素ＳＰｉｘの各々は隣り合う２本の走査線ＧＬと、隣り合う２本の映像線ＳＬとに囲まれた領域に設けられているが、隣り合う２本の走査線ＧＬと、隣り合う２本の映像線ＳＬとに囲まれた領域に２つの副画素を設ける等、他の構成であってもよい。

各副画素ＳＰｉｘは、薄膜トランジスタからなるトランジスタＴｒｄと、トランジスタＴｒｄのドレイン電極に接続される画素電極ＰＥと、画素電極ＰＥと液晶層を挟んで対向する共通電極ＣＥと、を有する。なお、図４では、液晶層を等価的に示す液晶容量と、共通電極ＣＥと画素電極ＰＥとの間に形成される保持容量とを、容量Ｃｌｃとして示す。なお、画素電極ＰＥには、共通電極ＣＥを基準として、極性の異なる電位が供給されるので、薄膜トランジスタのドレイン電極とソース電極とは電位の極性によって適宜入れ替わることとなる。

表示装置ＬＣＤ１の駆動回路ＣＣは、映像線駆動回路ＣＳと、走査線駆動回路ＣＧ等の制御回路ＣＴＬと、共通電極駆動回路ＣＭと、を有する。

Ｙ軸方向に配列された複数の副画素ＳＰｉｘのトランジスタＴｒｄの各々のソース電極は、映像線ＳＬに接続されている。また、複数の映像線ＳＬの各々は、表示データに対応し、各副画素ＳＰｉｘに供給される映像信号が入力される入力部としての映像線駆動回路ＣＳに接続される。すなわち、複数の映像線ＳＬは、複数の副画素ＳＰｉｘと映像線駆動回路ＣＳとを接続する。

また、Ｘ軸方向に配列された複数の副画素ＳＰｉｘのトランジスタＴｒｄの各々のゲート電極は、走査線ＧＬに接続されている。また、各走査線ＧＬは、各副画素ＳＰｉｘに供給される走査信号を供給する走査線駆動回路ＣＧに接続されている。すなわち、複数の走査線ＧＬは、複数の副画素ＳＰｉｘと走査線駆動回路ＣＧとを接続する。

制御回路ＣＴＬは、表示装置の外部から送信されてくる表示データ、クロック信号およびディスプレイタイミング信号等の表示制御信号に基づいて、映像線駆動回路ＣＳ、走査線駆動回路ＣＧおよび共通電極駆動回路ＣＭを、制御する。

制御回路ＣＴＬは、表示装置の副画素の配列や、表示方法、ＲＧＢスイッチの有無、あるいはタッチパネルの有無等によって、外部から供給される表示データや表示制御信号を適宜変換して映像線駆動回路ＣＳ、走査線駆動回路ＣＧおよび共通電極駆動回路ＣＭに出力する。

副画素ＳＰｉｘのそれぞれに接続される映像線ＳＬは、映像線ＳＬ１、ＳＬ２およびＳＬ３を有する。それらはＲＧＢスイッチ回路ＳＷＳに接続される。映像線ＳＬ１は、Ｒ（赤）の色を表示する副画素ＳＰｉｘと接続された、Ｒ（赤）用の映像線である。映像線ＳＬ２は、Ｒ（赤）の色とは異なるＧ（緑）の色を表示する副画素ＳＰｉｘと接続された、Ｇ（緑）用の映像線である。映像線ＳＬ３は、Ｒ（赤）およびＧ（緑）のいずれの色とも異なるＢ（青）の色を表示する副画素ＳＰｉｘと接続された、Ｂ（青）用の映像線である。

具体的には、映像線ＳＬ１は、Ｒ（赤）の色をそれぞれ表示し、かつ、Ｙ軸方向に配列された複数の副画素ＳＰｉｘと、接続されている。映像線ＳＬ２は、Ｇ（緑）の色をそれぞれ表示し、かつ、Ｙ軸方向に配列された複数の副画素ＳＰｉｘと、接続されている。映像線ＳＬ３は、Ｂ（青）の色をそれぞれ表示し、かつ、Ｙ軸方向に配列された複数の副画素ＳＰｉｘと、接続されている。

前述したように、複数の映像線ＳＬは、Ｙ軸方向にそれぞれ延在し、かつ、Ｘ軸方向に配列されている。また、映像線ＳＬ１、ＳＬ２およびＳＬ３の各々は、Ｙ軸方向に延在する。なお、本実施の形態１では、複数の副画素ＳＰｉｘの各々は、隣り合う２本の走査線ＧＬと、隣り合う２本の映像線ＳＬと、に囲まれた領域に設けられている。

ＲＧＢスイッチ回路ＳＷＳは、映像線ＳＬ１、ＳＬ２およびＳＬ３を、映像線駆動回路ＣＳに選択的に接続する選択部である。また、ＲＧＢスイッチ回路ＳＷＳは、例えば薄膜トランジスタからなるスイッチング素子を有する。制御回路ＣＴＬは、ＲＧＢスイッチを切り換えることにより、Ｒ（赤）色を表示する複数の副画素ＳＰｉｘ、Ｇ（緑）色を表示する複数の副画素ＳＰｉｘ、および、Ｂ（青）色を表示する複数の副画素ＳＰｉｘが、選択的に映像線駆動回路ＣＳと接続されるように、制御する。

なお、ＲＧＢスイッチ回路は、単にＲＧＢスイッチと言ったり、信号線スイッチ、あるいは時分割スイッチということもある。なお、本明細書では、赤、緑、および青の副画素に接続された３本の映像線にＲＧＢスイッチ回路が一つ設けられているが、２つの副画素に接続された２本の映像線にＲＧＢスイッチ回路を設ける構成であってもよい。あるいは、２画素、つまり、６つの副画素に接続された６本の映像線に一つのＲＧＢスイッチ回路を設けてもよい。各副画素への映像信号の書き込み状況や映像線駆動回路の処理能力によって時分割数は任意に設定することが可能である。

＜走査線駆動回路の構成＞
次に、図４、ならびに、図５〜図７を参照し、走査線駆動回路ＣＧの構成について説明する。図５は、実施の形態１の表示装置における走査線駆動回路に含まれる転送回路の等価回路を示す図である。図６は、実施の形態１の表示装置における走査線駆動回路に含まれる転送回路の配置の一例を示す平面図である。図７は、転送回路に含まれるトランジスタの構成を示す断面図である。図７は、図６のＣ−Ｃ線に沿った断面図である。

図４に示すように、走査線駆動回路ＣＧは、シフトレジスタＳＲを備えており、表示部ＤＰの走査線ＧＬを順次選択するものである。

走査線駆動回路ＣＧには、駆動回路ＣＣより、信号ＶＣＫ１、ＶＣＫ２、ＶＣＫ３およびＶＣＫ４、ならびに、リセット信号ＶＳＴＦが供給される。信号ＶＣＫ１、ＶＣＫ２、ＶＣＫ３およびＶＣＫ４は、シフトレジスタＳＲが信号の転送動作（シフト動作）を行うためのクロック信号（クロック）である。

シフトレジスタＳＲは、供給されたクロック信号に基づいて、表示部ＤＰの各走査線ＧＬに供給される走査信号ＶＧ１、ＶＧ２、ＶＧ３、・・・ＶＧｎ（ｎは自然数）を生成するものである。シフトレジスタＳＲは、基板ＢＳの前面ＢＳｆ（図１参照）上に形成されている。シフトレジスタＳＲは、転送回路ＶＳＲ１、ＶＳＲ２、ＶＳＲ３、・・・ＶＳＲｎを複数個含む。

以下、走査信号ＶＧ１等のうちの任意の１つを表すものとして、適宜、走査信号ＶＧを用いる。同様に、転送回路ＶＳＲ１等のうちの任意の１つを表すものとして、適宜、転送回路ＶＳＲを用いるものとする。

転送回路ＶＳＲは、入力されたシフト信号を一時的に保持し、クロック信号としての信号ＶＣＫ１、ＶＣＫ２、ＶＣＫ３およびＶＣＫ４のうちのいずれかに同期して、シフト信号を次段へ順次伝達するシフト動作を行う回路である。また、転送回路ＶＳＲは、シフト動作を行うとともに、シフト信号を保持している場合にはその出力信号（走査信号ＶＧ）を、対応する走査線ＧＬに供給する回路である。転送回路ＶＳＲのシフト動作によって走査信号が走査線ＧＬに順次供給され、走査信号が供給された副画素に映像信号が順次書き込まれる。

各転送回路ＶＳＲは、入力端子ＧＩＮ１、ＶＤＤ、ＧＣＫ１、ＧＣＫ２、ＲＥＳおよびＶＳＳと、出力端子ＶＯＵＴ１およびＶＯＵＴ２とを有する。

各転送回路ＶＳＲの入力端子ＶＤＤには、高電位に固定される高電位線ＶＨが接続され、高電位が印加される。また、各転送回路ＶＳＲ１の入力端子ＶＳＳには、低電位に固定される低電位線ＶＬが接続され、低電位が印加される。

各転送回路ＶＳＲの入力端子ＧＣＫ１には、クロック信号としての信号ＶＣＫ１、ＶＣＫ２、ＶＣＫ３およびＶＣＫ４のうちのいずれかが、転送回路ＶＳＲごとに交互に供給される。具体的には、例えば、転送回路ＶＳＲ１の入力端子ＧＣＫ１には、クロック信号線ＬＣＫ３が接続され、クロック信号線ＬＣＫ３からクロック信号としての信号ＶＣＫ３が入力される。転送回路ＶＳＲ２の入力端子ＧＣＫ１には、クロック信号線ＬＣＫ１が接続され、クロック信号線ＬＣＫ１からクロック信号としての信号ＶＣＫ１が入力される。転送回路ＶＳＲ３の入力端子ＧＣＫ１には、クロック信号線ＬＣＫ２が接続され、クロック信号線ＬＣＫ２からクロック信号としての信号ＶＣＫ２が入力される。

また、各転送回路ＶＳＲの入力端子ＧＣＫ２には、クロック信号としての信号ＶＣＫ１、ＶＣＫ２、ＶＣＫ３およびＶＣＫ４のうち、入力端子ＧＣＫ１に入力される信号と異なる信号が供給される。具体的には、例えば、転送回路ＶＳＲ１の入力端子ＧＣＫ２には、クロック信号線ＬＣＫ２が接続され、クロック信号線ＬＣＫ２からクロック信号としての信号ＶＣＫ２が入力される。転送回路ＶＳＲ２の入力端子ＧＣＫ２には、クロック信号線ＬＣＫ３が接続され、クロック信号線ＬＣＫ３からクロック信号としての信号ＶＣＫ３が入力される。転送回路ＶＳＲ３の入力端子ＧＣＫ２には、クロック信号線ＬＣＫ４が接続され、クロック信号線ＬＣＫ４からクロック信号としての信号ＶＣＫ４が入力される。クロック信号線ＬＣＫ１、ＬＣＫ２、ＬＣＫ３およびＬＣＫ４は、シフトレジスタに対してクロックを供給する。

各転送回路ＶＳＲの入力端子ＧＩＮ１には、当該転送回路ＶＳＲの上側すなわち前段の転送回路ＶＳＲの出力端子ＶＯＵＴ２が接続され、当該出力端子ＶＯＵＴ２から出力信号が出力される。

各転送回路ＶＳＲは、入力端子ＧＩＮ１に入力された信号を、信号ＶＣＫ１、ＶＣＫ２、ＶＣＫ３およびＶＣＫ４のいずれかに同期して、出力端子ＶＯＵＴ１から走査信号ＶＧとして出力する。各転送回路ＶＳＲの出力端子ＶＯＵＴ１には、走査線ＧＬが接続され、各転送回路ＶＳＲの出力端子ＶＯＵＴ１から走査線ＧＬに走査信号ＶＧが供給される。

各転送回路ＶＳＲは、入力端子ＧＩＮ１に入力された信号を、信号ＶＣＫ１、ＶＣＫ２、ＶＣＫ３およびＶＣＫ４のいずれかに同期して、出力端子ＶＯＵＴ２から出力する。各転送回路ＶＳＲの出力端子ＶＯＵＴ２には、当該転送回路ＶＳＲの下側すなわち後段の転送回路ＶＳＲの入力端子ＧＩＮ１が接続され、当該転送回路ＶＳＲの出力端子ＶＯＵＴ２から出力された信号は、当該転送回路ＶＳＲの下側すなわち後段の転送回路ＶＳＲの入力端子ＧＩＮ１に供給される。

各転送回路ＶＳＲの入力端子ＲＥＳには、リセット信号線ＧＳＴが接続され、リセット信号線ＧＳＴからリセット信号ＶＳＴＦが供給される。尚、出力端子ＶＯＵＴ２は、次段の転送回路に入力するのではなく、複数段先の転送回路に入力する構成であってもよい。また、本実施の形態では、４つのクロック信号によってシフトレジスタを駆動することとしているが、４つに制限されるものではない。また、１本の走査線のＸ軸方向における両側に走査線駆動回路が設けられ、１本の走査線を両側から駆動する構成となっているが、ある走査線については左側の転送回路で駆動し、別の走査線については右側の転送回路で駆動する構成であってもよい。

なお、図６に示すように、転送回路ＶＳＲは、各トランジスタのゲート電極と同一の配線層に形成された配線ＷＲ１を有する。また、転送回路ＶＳＲは、各トランジスタのソース・ドレイン電極と同一の配線層に形成された配線ＷＲ２を有する。また、ソース・ドレイン電極および配線ＷＲ２は、例えばソース・ドレイン電極および配線ＷＲ２と一体的に形成されたビアＶＡを介して、ゲート電極および配線ＷＲ１のいずれかと、電気的に接続することが可能である。

ここで、図５および図６を参照し、転送回路ＶＳＲの一例について説明する。

図５および図６に示すように、各転送回路ＶＳＲは、トランジスタＴ１〜Ｔ１３を有する。トランジスタＴ１〜Ｔ１３の各々は、ｎチャネル型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。なお、以下では、ゲート電極をゲートと称し、ソース電極をソースと称し、ドレイン電極をドレインと称することがある。

トランジスタＴ１のゲートおよびソースおよびドレインのうち一方は、入力端子ＧＩＮ１に接続され、トランジスタＴ１のソースおよびドレインのうち他方は、トランジスタＴ２のソースおよびドレインのうち一方、トランジスタＴ９のソースおよびドレインのうち一方、ならびに、トランジスタＴ４のゲートに接続されている。トランジスタＴ２のソースおよびドレインのうち他方、ならびに、トランジスタＴ９のソースおよびドレインのうち他方は、入力端子ＶＳＳに接続され、トランジスタＴ９のゲートは、入力端子ＧＣＫ２に接続されている。

トランジスタＴ３のゲートならびにソースおよびドレインのうち一方は、入力端子ＧＣＫ２に接続され、トランジスタＴ８のゲートならびにソースおよびドレインのうち一方は、入力端子ＲＥＳに接続され、トランジスタＴ３のソースおよびドレインのうち他方は、トランジスタＴ８のソースおよびドレインのうち他方と接続されている。トランジスタＴ３のソースおよびドレインのうち他方は、トランジスタＴ１１のソースおよびドレインのうち一方と接続され、トランジスタＴ１１のソースおよびドレインのうち他方は、トランジスタＴ２、Ｔ６およびＴ１３の各々のゲートに接続されている。

トランジスタＴ４のソースおよびドレインのうち一方は、入力端子ＶＳＳ、および、トランジスタＴ６のソースおよびドレインのうち一方に接続され、トランジスタＴ４のソースおよびドレインのうち他方は、トランジスタＴ２のゲートに接続され、トランジスタＴ６のソースおよびドレインのうち他方は、出力端子ＶＯＵＴ１に接続されている。

トランジスタＴ５のソースおよびドレインのうち一方は、入力端子ＧＣＫ１に接続され、トランジスタＴ５のソースおよびドレインのうち他方は、出力端子ＶＯＵＴ１に接続されている。トランジスタＴ１２のソースおよびドレインのうち一方は、入力端子ＧＣＫ１に接続され、トランジスタＴ１２のソースおよびドレインのうち他方は、出力端子ＶＯＵＴ２に接続されている。トランジスタＴ５およびＴ１２の各々のゲートは、トランジスタＴ１０のソースおよびドレインの一方に接続され、トランジスタＴ１０のソースおよびドレインの他方は、トランジスタＴ４のゲートに接続されている。トランジスタＴ１０およびトランジスタＴ１１の各々のゲートは、入力端子ＶＤＤに接続されている。

トランジスタＴ１３のソースおよびドレインのうち一方は、入力端子ＶＳＳに接続され、トランジスタＴ１３のソースおよびドレインのうち他方は、出力端子ＶＯＵＴ２に接続されている。

このように構成された転送回路ＶＳＲ１において、入力端子ＧＩＮ１に一定の閾値よりも高い電位が印加されている場合に、トランジスタＴ５およびＴ１２がオン状態になり、出力端子ＶＯＵＴ１から走査信号ＶＧが出力され、出力端子ＶＯＵＴ２から信号が出力される。

図７に示すように、トランジスタＴ１は、薄膜トランジスタであり、ゲート電極ＧＥｓと、ゲート絶縁膜ＧＩｓと、半導体層ＳＣｓと、ソース電極ＳＥｓと、ドレイン電極ＤＥｓと、を有する。

図６および図７に示すように、基板ＢＳには、配線ＷＲ１と同層に形成されたゲート電極ＧＥｓが設けられている。ゲート電極ＧＥｓおよび配線ＷＲ１の各々は、例えばクロム（Ｃｒ）またはモリブデン（Ｍｏ）等の金属やそれらの合金からなる。

ゲート電極ＧＥｓを覆うように、ゲート絶縁膜ＧＩｓが設けられている。すなわち、ゲート絶縁膜ＧＩｓは、ゲート電極ＧＥｓを覆うように設けられている。ゲート絶縁膜ＧＩｓは、例えば窒化シリコンまたは酸化シリコン等からなる透明な絶縁膜である。

平面視においてゲート電極ＧＥｓと重なる部分のゲート絶縁膜ＧＩｓ上には、半導体層ＳＣｓが設けられている。また、半導体層ＳＣｓは、例えば非晶質シリコンまたは多結晶シリコン等からなる。

半導体層ＳＣｓのうち、平面視においてゲート電極ＧＥｓと重なる部分は、チャネル領域ＣＨｓである。半導体層ＳＣｓのうち、ゲート電極ＧＥｓに対して一方の側に配置された部分は、ソース領域ＳＲｓである。半導体層ＳＣｓのうち、ゲート電極ＧＥｓに対して他方の側に配置された部分は、ドレイン領域ＤＲｓである。

チャネル領域ＣＨｓ、ソース領域ＳＲｓ、ドレイン領域ＤＲｓ、および、ゲート絶縁膜ＧＩｓの露出した部分を覆うように、絶縁膜ＩＦｓが設けられている。絶縁膜ＩＦｓは、例えば窒化シリコンまたは酸化シリコン等からなる透明な絶縁膜である。

ソース領域ＳＲｓ上に位置する部分の絶縁膜ＩＦｓには、絶縁膜ＩＦｓを貫通してソース領域ＳＲｓに達するコンタクトホールＨＬｓが形成され、ドレイン領域ＤＲｓ上に位置する部分の絶縁膜ＩＦｓには、絶縁膜ＩＦｓを貫通してドレイン領域ＤＲｓに達するコンタクトホールＨＬｓが形成されている。

コンタクトホールＨＬｓの内部、および、絶縁膜ＩＦｓ上には、配線ＷＲ２と同層にソース電極ＳＥｓが形成され、コンタクトホールＨＬｓの内部、および、絶縁膜ＩＦｓ上には、配線ＷＲ２と同層にドレイン電極ＤＥｓが形成されている。ソース電極ＳＥｓは、ソース領域ＳＲｓと電気的に接続され、ドレイン電極ＤＥｓは、ドレイン領域ＤＲｓと電気的に接続されている。ソース電極ＳＥｓおよびドレイン電極ＤＥｓの各々は、例えばアルミニウム（Ａｌ）をモリブデン（Ｍｏ）等で挟んだ多層構造の金属からなる。

なお、ソース領域ＳＲｓとドレイン領域ＤＲｓとを入れ替えてもよく、ソース電極ＳＥｓとドレイン電極ＤＥｓとを入れ替えてもよい。

図６に示すように、一つの転送回路ＶＳＲの平面形状を、矩形形状とすることもできる。そして、本実施の形態１では、後述する図９〜図１２を用いて説明するように、複数の転送回路ＶＳＲのうちある転送回路ＶＳＲの平面形状を、複数の転送回路ＶＳＲのうちその転送回路ＶＳＲに対してＹ軸方向における一方の側に配置された転送回路ＶＳＲの形状と異ならせる。すなわち、複数の転送回路ＶＳＲのうちある転送回路ＶＳＲが形成された領域の平面形状を、複数の転送回路ＶＳＲのうちその転送回路ＶＳＲに対してＹ軸方向における一方の側に配置された転送回路ＶＳＲが形成された領域の形状と異ならせる。

なお、図４に示すように、シフトレジスタＳＲは、転送回路ＶＳＲＩＮを有してもよい。図８は、実施の形態１の表示装置における走査線駆動回路に含まれる転送回路の等価回路を示す図である。図８は、転送回路ＶＳＲＩＮの一構成例を示す回路図である。図８に示すように、転送回路ＶＳＲＩＮは、入力端子ＲＥＳおよびトランジスタＴ８（図５参照）を有していない。しかし、入力端子ＲＥＳおよびトランジスタＴ８ならびにそれらに接続される配線を有しない点、走査線に走査信号を出力しない点を除き、転送回路ＶＳＲＩＮを、転送回路ＶＳＲと同様にすることができる。

このような構成を有する走査線駆動回路ＣＧは、１水平期間毎に、Ｙ軸の正側から負側に向かって、あるいは、負側から正側に向かって順次走査線ＧＬに走査信号を出力する。これにより、当該選択された走査線ＧＬに接続された複数の副画素ＳＰｉｘのトランジスタＴｒｄが、１水平期間導通する。そして、映像線ＳＬ１、ＳＬ２またはＳＬ３に供給された映像信号は、１水平期間導通状態であるトランジスタＴｒｄを経由して、画素電極ＰＥに供給され、最終的に、容量Ｃｌｃに電荷がチャージされ、液晶分子の配向をコントロールする。これにより、表示部ＤＰにおいて、画像が表示される。尚、図６に示した転送回路は、表示領域に対してＸ軸の正側の周辺領域である額縁領域ＦＬＡ２に設けられたものである。Ｘ軸の負側に周辺領域である額縁領域ＦＬＡ４に設けられる転送回路は、図６を反転させたものとなる。その場合、クロック信号線等は転送回路の左側に設けられることとなる。また、転送回路の一部のトランジスタを、トランジスタを直列、或いは、並列に接続した２つ以上のトランジスタに置き換えることも可能である。また、ｎチャネル型のＭＯＳに限定されるものではなく、ｐチャネル型ＭＯＳを使用したり、或いはそれらを組み合わせてＣＭＯＳ構造とすることも可能である。また、基板側からゲート電極、半導体層、ソース・ドレイン電極を設けたボトムゲート構造のトランジスタを記載しているが、基板側から半導体層、ゲート電極、ソース・ドレイン電極を設けたトップゲート構造のトランジスタを用いることも可能である。

＜転送回路の配置＞
次に、図９〜図１２を参照し、転送回路の配置について説明する。図９〜図１２は、実施の形態１の表示装置における額縁領域での転送回路の配置を示す平面図である。図９は、図１において二点鎖線で囲まれた部分ＰＲ１における転送回路ＶＳＲの配置を拡大して示す。図１０は、図１において二点鎖線で囲まれた部分ＰＲ２における転送回路ＶＳＲの配置を拡大して示す。図１１は、図１において二点鎖線で囲まれた部分ＰＲ３における転送回路の配置を拡大して示す。なお、図１２は、部分ＰＲ３および部分ＰＲ３の周辺における転送回路ＶＳＲの配置を拡大して示す。

なお、図９〜図１２では、図４に示した高電位線ＶＨ、クロック信号線ＬＣＫ１〜ＬＣＫ４、リセット信号線ＧＳＴおよび低電位線ＶＬをまとめて信号線ＣＷＧとして示している。

図９〜図１２に示すように、表示装置は、走査線駆動回路ＣＧの各転送回路の出力と各走査線とを接続する複数の接続配線ＧＣＬを有する。複数の接続配線ＧＣＬは、複数の走査線ＧＬの各々のＸ軸方向における正側の端部ＥＰＧとそれぞれ接続されている。すなわち、複数の接続配線ＧＣＬは、複数の走査信号接続配線である。

複数の接続配線ＧＣＬおよび複数の転送回路ＶＳＲは、領域ＦＬＡ２１およびＦＬＡ２２に設けられている。そして、複数の転送回路ＶＳＲは、複数の接続配線ＧＣＬの各々を介して、複数の走査線ＧＬの各々の端部ＥＰＧとそれぞれ接続されている。

表示領域ＤＰＡは、少なくとも領域ＤＰＡ１を含む。表示領域ＤＰＡが、領域ＤＰＡ１に加え、他の領域を有する場合でも、領域ＤＰＡ１は、表示領域ＤＰＡのうち、Ｙ軸方向における最も負側に位置する、すなわち最も額縁領域ＦＬＡ１に近い、領域である。

図１および図１２に示すように、領域ＤＰＡ１のＸ軸方向における正側の側部ＤＰＡｓ２１は、Ｙ軸方向における正側ほど、Ｘ軸方向における正側に位置する形状を有する。複数の走査線ＧＬのうち領域ＤＰＡ１に設けられた走査線ＧＬは、側部ＤＰＡｓ２１と交差するように、設けられている。そして、領域ＤＰＡ１に設けられた走査線ＧＬのうちある走査線ＧＬの長さは、領域ＤＰＡ１に設けられた走査線ＧＬのうち当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬの長さよりも長い。すなわち、複数の走査線ＧＬのうち、ある走査線ＧＬの長さは、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬの長さと異なる。

また、映像線ＳＬの配列のうちＸ軸方向における正側の部分に配置された映像線ＳＬｓは、側部ＤＰＡｓ２１と交差するように、設けられている。また、映像線駆動回路ＣＳ（図１参照）は、映像信号接続配線としての接続配線ＳＣＬおよびＲＧＢスイッチ回路ＳＷＳを介して、映像線ＳＬｓの各々の端部ＥＰＳと接続されている。すなわち、複数の接続配線ＳＣＬは、複数の映像線ＳＬの各々のＹ軸方向における負側の端部ＥＰＳとそれぞれ接続されている。そして、側部ＤＰＡｓ２１に沿って配置された領域ＦＬＡ２１のうちＹ軸方向における負側の部分には、映像線ＳＬｓと接続された接続配線ＳＣＬおよびＲＧＢスイッチ回路ＳＷＳが配置される。

このような場合、例えばある走査線ＧＬの端部ＥＰＧと接続された転送回路ＶＳＲの形状を、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬの端部と接続された転送回路ＶＳＲの形状と異ならせる。このような方法によれば、全ての走査線ＧＬの端部ＥＰＧと接続された転送回路ＶＳＲの形状が同一である場合に比べ、側部ＤＰＡｓ２１に沿って配置された領域ＦＬＡ２１のうちＹ軸方向における負側の部分の幅ＷＤ１を狭めることができる。

例えば、ある走査線ＧＬの端部ＥＰＧと接続された転送回路ＶＳＲのＸ軸方向における長さを、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬの端部ＥＰＧと接続された転送回路ＶＳＲのＸ軸方向における長さと異ならせることができる。具体的には、ある走査線ＧＬの端部ＥＰＧと接続された転送回路ＶＳＲのＸ軸方向における長さを、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬの端部ＥＰＧと接続された転送回路ＶＳＲのＸ軸方向における長さよりも長くすることができる。

または、例えば、ある走査線ＧＬの端部ＥＰＧと接続された転送回路ＶＳＲのＹ軸方向における長さを、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬの端部ＥＰＧと接続された転送回路ＶＳＲのＹ軸方向における長さと異ならせることができる。具体的には、ある走査線ＧＬの端部ＥＰＧと接続された転送回路ＶＳＲのＹ軸方向における長さを、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬの端部ＥＰＧと接続された転送回路ＶＳＲのＹ軸方向における長さよりも短くすることができる。

または、例えば、ある走査線ＧＬの端部ＥＰＧと接続された転送回路ＶＳＲの、Ｘ軸方向における長さに対するＹ軸方向における長さの比であるアスペクト比を、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬの端部ＥＰＧと接続された転送回路ＶＳＲのアスペクト比と異ならせることができる。具体的には、ある走査線ＧＬの端部ＥＰＧと接続された転送回路ＶＳＲの、Ｘ軸方向における長さに対するＹ軸方向における長さの比であるアスペクト比を、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬの端部ＥＰＧと接続された転送回路ＶＳＲのアスペクト比より小さくすることができる。

なお、ある走査線ＧＬと接続された転送回路ＶＳＲの面積は、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬと接続された転送回路ＶＳＲの面積と等しくてもよい。または、各々の走査線ＧＬに接続された副画素ＳＰｉｘの数が異なる場合には、それぞれの副画素ＳＰｉｘの数に対応するように、ある走査線ＧＬと接続された転送回路ＶＳＲの面積を、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬと接続された転送回路ＶＳＲの面積と異ならせてもよい。つまり、矩形の場合は全ての走査線の長さは等しくなるが、異形ディスプレイの場合は走査線の長さがＹ軸方向の場所によって異なる。そのため、ある走査線に対し走査線の長さが短い場合は、転送回路の能力を抑制するため、ある走査線の転送回路に含まれるトランジスタのサイズよりも当該走査線に接続される転送回路に含まれるトランジスタのサイズを小さくし、走査線が長い場合は、転送回路の能力を高めるため、転送回路に含まれるトランジスタのサイズを大きくすることができる。

あるいは、複数の走査線ＧＬの各々の端部ＥＰＧとそれぞれ接続された複数の接続配線ＧＣＬの各々が、方向ＤＲに延在する延在部ＥＸを含むものとする。そして、例えばある走査線ＧＬの端部ＥＰＧと接続された接続配線ＧＣＬが含む延在部ＥＸが延在する方向ＤＲを、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬの端部ＥＰＧと接続された接続配線ＧＣＬが含む延在部ＥＸが延在する方向ＤＲと異ならせる。

このような方法によれば、全ての走査線ＧＬの端部ＥＰＧと接続された接続配線ＧＣＬが含む延在部ＥＸが延在する方向が同一である場合に比べ、複数の転送回路ＶＳＲの各々を、Ｙ軸方向における正側に配置しやすくなる。そのため、側部ＤＰＡｓ２１に沿って配置された領域ＦＬＡ２１のうちＹ軸方向における負側の部分の幅ＷＤ１を狭めることができる。

例えば、ある走査線ＧＬの端部ＥＰＧと接続された接続配線ＧＣＬが、方向ＤＲに延在する延在部ＥＸを含むものとし、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬの端部ＥＰＧと接続された接続配線ＧＣＬが、方向ＤＲと異なる方向ＤＲに延在する延在部ＥＸを含むものとする。

このとき、ある走査線ＧＬと接続された接続配線ＧＣＬに含まれる延在部ＥＸが延在する方向ＤＲがＸ軸方向となす角度を、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬと接続された接続配線ＧＣＬに含まれる延在部ＥＸが延在する方向ＤＲがＸ軸方向となす角度と、異ならせてもよい。

なお、本実施の形態１では、後述する実施の形態２とは異なり、２つの転送回路ＶＳＲの形状が互いに異なるか、または、２つの接続配線ＧＣＬの各々の延在部ＥＸの延在する方向ＤＲが互いに異なればよい。

図１に示す例では、表示領域ＤＰＡは、領域ＤＰＡ１と、領域ＤＰＡ１に対してＹ軸方向における正側に位置する領域ＤＰＡ２と、を含む。

図１に示す例では、領域ＤＰＡ２のＸ軸方向における正側の側部ＤＰＡｓ２２は、Ｙ軸方向における正側ほど、Ｘ軸方向における負側に位置する形状を有するように、設けられている。また、領域ＤＰＡ２に設けられた走査線ＧＬは、側部ＤＰＡｓ２２と交差するか、または、側部ＤＰＡｓ２２の近傍まで達する。そして、領域ＤＰＡ２に設けられた走査線ＧＬのうち、ある走査線ＧＬの長さは、領域ＤＰＡ２に設けられた走査線ＧＬのうち、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬの長さよりも短い。

表示領域ＤＰＡが、領域ＤＰＡ２を有する場合でも、表示領域ＤＰＡが少なくとも領域ＤＰＡ１を有する場合であって、後述する図１５を用いて説明するように、転送回路ＶＳＲの各々の形状が互いに同じである場合を考える。このような場合には、側部ＤＰＡｓ２１に沿って配置された領域ＦＬＡ２１のうちＹ軸方向における負側の部分の幅ＷＤ１を狭めることができない。一方、図９〜図１２に示すように、転送回路ＶＳＲの各々の形状が互いに異なる場合には、側部ＤＰＡｓ２１に沿って配置された領域ＦＬＡ２１のうちＹ軸方向における負側の部分の幅ＷＤ１を狭めることができる。

図１における部分ＰＲ１における転送回路の配置を図９に示すように、領域ＦＬＡ２２のうちＹ軸方向における正側に位置する部分に設けられた転送回路ＶＳＲを、転送回路ＶＳＲＵとする。また、図１における部分ＰＲ２における転送回路の配置を図１０に示すように、領域ＦＬＡ２２のうちＹ軸方向における負側に位置する部分、および、領域ＦＬＡ２１のうちＹ軸方向における正側に位置する部分に設けられた転送回路ＶＳＲを、転送回路ＶＳＲＭとする。さらに、図１における部分ＰＲ３における転送回路の配置を図１１に示すように、領域ＦＬＡ２１のうちＹ軸方向における負側に位置する部分に設けられた転送回路ＶＳＲを、転送回路ＶＳＲＬとする。

このとき、複数の転送回路ＶＳＲＵのうち、ある転送回路ＶＳＲＵの形状は、当該転送回路ＶＳＲＵに接続された走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬに接続された転送回路ＶＳＲＵの形状と異なってもよい。また、複数の転送回路ＶＳＲＭのうち、ある転送回路ＶＳＲＭの形状は、当該転送回路ＶＳＲＭに接続された走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬに接続された転送回路ＶＳＲＭの形状と異なってもよい。また、複数の転送回路ＶＳＲＬのうち、ある転送回路ＶＳＲＬの形状は、当該転送回路ＶＳＲＬに対してＹ軸方向における負側に配置された転送回路ＶＳＲＬの形状と異なってもよい。

例えば、転送回路ＶＳＲＭのＸ軸方向における長さＬＸＭを、転送回路ＶＳＲＵのＸ軸方向における長さＬＸＵよりも短くし、転送回路ＶＳＲＬのＸ軸方向における長さＬＸＬを、転送回路ＶＳＲＭのＸ軸方向における長さＬＸＭよりも短くしてもよい。また、転送回路ＶＳＲＭのＹ軸方向における長さＬＹＭを、転送回路ＶＳＲＵのＹ軸方向における長さＬＹＵよりも長くし、転送回路ＶＳＲＬのＸ軸方向における長さＬＹＬを、転送回路ＶＳＲＭのＸ軸方向における長さＬＹＭよりも長くしてもよい。

また、転送回路ＶＳＲＭのＸ軸方向の長さＬＸＭに対するＹ軸方向における長さＬＹＭの比であるアスペクト比を、転送回路ＶＳＲＵのＸ軸方向の長さＬＸＵに対するＹ軸方向における長さＬＹＵの比であるアスペクト比よりも大きくしてもよい。また、転送回路ＶＳＲＬのＸ軸方向の長さＬＸＬに対するＹ軸方向における長さＬＹＬの比であるアスペクト比を、転送回路ＶＳＲＭのＸ軸方向の長さＬＸＭに対するＹ軸方向における長さＬＹＭの比であるアスペクト比よりも大きくしてもよい。

図９に示すように、領域ＦＬＡ２２のうちＹ軸方向における正側に位置する部分に設けられた転送回路ＶＳＲＵに接続される接続配線ＧＣＬを、接続配線ＧＣＬＵとする。また、図１０に示すように、領域ＦＬＡ２２のうちＹ軸方向における負側に位置する部分、および、領域ＦＬＡ２１のうちＹ軸方向における正側に位置する部分に設けられた転送回路ＶＳＲＭに接続される接続配線ＧＣＬを、接続配線ＧＣＬＭとする。さらに、図１１および図１２に示すように、領域ＦＬＡ２１のうちＹ軸方向における負側に位置する部分に設けられた転送回路ＶＳＲＬに接続される接続配線ＧＣＬを、接続配線ＧＣＬＬとする。

このとき、接続配線ＧＣＬＭに含まれる延在部ＥＸの延在する方向がＸ軸方向となす角度θ２を、接続配線ＧＣＬＵに含まれる延在部ＥＸの延在する方向がＸ軸方向となす角度θ１と異ならせてもよい。また、接続配線ＧＣＬＬに含まれる延在部ＥＸの延在する方向がＸ軸方向となす角度θ３を、接続配線ＧＣＬＭに含まれる延在部ＥＸの延在する方向がＸ軸方向となす角度θ２と異ならせてもよい。

具体的には、例えば、接続配線ＧＣＬＭに含まれる延在部ＥＸの延在する方向がＸ軸方向となす角度θ２を、接続配線ＧＣＬＬに含まれる延在部ＥＸの延在する方向がＸ軸方向となす角度θ３よりも大きくすることができる。

なお、図１１および図１２では、転送回路ＶＳＲＬのＸ軸方向における正側および負側の両側辺は、Ｙ軸方向に対して傾斜した直線形状を有する。しかし、転送回路ＶＳＲＬのＸ軸方向における正側および負側の両側辺は、直線形状を有していなくてもよく、例えば階段形状を有していてもよい。

図１および図４に示す例では、額縁領域ＦＬＡ４にも、転送回路ＶＳＲおよび接続配線ＧＣＬが設けられているが、例えばＹ軸に平行な軸を中心として左右対称に設けられており、その説明を省略する。

なお、Ｙ軸方向に配列された複数の走査線ＧＬの各々のＸ軸方向における正側および負側の両側の端部ＥＰＧに、接続配線ＧＣＬを介して転送回路ＶＳＲが接続されてもよい。または、複数の走査線ＧＬの配列のうち、奇数番目に配置された走査線ＧＬのＸ軸方向における正側の端部ＥＰＧに、接続配線ＧＣＬを介して転送回路ＶＳＲが接続され、偶数番目に配置された走査線ＧＬのＸ軸方向における負側の端部ＥＰＧに、接続配線ＧＣＬを介して転送回路ＶＳＲが接続されてもよい。あるいは、転送回路ＶＳＲおよび接続配線ＧＣＬが、額縁領域ＦＬＡ２のみに設けられ、額縁領域ＦＬＡ４には、転送回路および接続配線が設けられなくてもよい。

また、図１２に示すように、額縁領域ＦＬＡ２としての領域ＦＬＡ２１には、共通電極ＣＥと共通電極駆動回路ＣＭとを接続する接続配線ＣＷＣが設けられてもよい。複数の転送回路ＶＳＲは、接続配線ＣＷＣと表示領域ＤＰＡとの間に設けられている。

＜走査線に接続された接続配線と映像線との交差＞
次に、図１３および図１４を参照し、走査線ＧＬに接続された接続配線ＧＣＬと映像線ＳＬｓとの交差について説明する。図１３は、走査線に接続された接続配線と映像線との交差を説明するための平面図である。図１４は、走査線に接続された接続配線と映像線との交差を説明するための断面図である。図１４は、図１３のＤ−Ｄ線に沿った断面図である。

図１３に示すように、走査線ＧＬとしての走査線ＧＬＬ１およびＧＬＬ２の各々にそれぞれ接続された、接続配線ＧＣＬとしての接続配線ＧＣＬＬ１およびＧＣＬＬ２が、映像線ＳＬｓとしての映像線ＳＬｓ１、ＳＬｓ２およびＳＬｓ３と交差する場合について、説明する。なお、以下では、走査線ＧＬＬ１および接続配線ＧＣＬＬ１について説明するが、走査線ＧＬＬ２および接続配線ＧＣＬＬ２についても同様である。

図１３および図１４に示すように、基板ＢＳには、走査線ＧＬＬ１および接続配線ＧＣＬＬ１が設けられている。走査線ＧＬＬ１および接続配線ＧＣＬＬ１は、例えばゲート電極ＧＥｓ（図７参照）と同層、すなわち配線ＷＲ１と同層に、設けられている。

走査線ＧＬＬ１および接続配線ＧＣＬＬ１を覆うように、ゲート絶縁膜ＧＩｓが設けられている。すなわち、ゲート絶縁膜ＧＩｓは、基板ＢＳに、走査線ＧＬＬ１および接続配線ＧＣＬＬ１を覆うように、設けられている。ゲート絶縁膜ＧＩｓ上には、絶縁膜ＩＦｓが設けられている。絶縁膜ＩＦｓ上には、映像線ＳＬｓ１、ＳＬｓ２およびＳＬｓ３が設けられている。映像線ＳＬｓ１、ＳＬｓ２およびＳＬｓ３は、例えばソース電極ＳＥｓおよびドレイン電極ＤＥｓ（図７参照）と同層、すなわち配線ＷＲ２と同層に、設けられている。尚、トップゲート構造の場合は、走査線と映像線との間にはゲート絶縁膜は設けられない。

このように、接続配線ＧＣＬＬ１と映像線ＳＬ１、ＳＬ２およびＳＬ３とが交差する交差領域において、接続配線ＧＣＬＬ１は、単一の層、例えば転送回路ＶＳＲに含まれるトランジスタのゲート電極と同一の層に形成されている。また、映像線ＳＬｓ１、ＳＬｓ２およびＳＬｓ３の各々は、接続配線ＧＣＬＬ１が形成された層とは異なる単一の層、例えば転送回路ＶＳＲに含まれるトランジスタのソース電極およびドレイン電極と同一の層に形成されている。

なお、交差領域よりも映像線駆動回路ＣＳ側の領域では、映像線ＳＬｓを走査線と同層の配線ＷＲ１で形成したり、ある一つの映像線を配線ＷＲ１で形成し、他の一つの映像線を配線ＷＲ２で形成するものであってもよい。

＜額縁領域の幅＞
次に、額縁領域の幅について、図１５を参照し、比較例と比較しながら説明する。図１５は、比較例の表示装置における額縁領域での転送回路の配置を示す平面図である。図１５は、図１において二点鎖線で囲まれた部分ＰＲ３に相当する部分における転送回路の配置を拡大して示す。

比較例の表示装置でも、実施の形態１の表示装置と同様に、図１５に示すように、映像線ＳＬの配列のうちＸ軸方向における正側の部分に配置された映像線ＳＬｓは、側部ＤＰＡｓ２１と交差するように、設けられている。また、映像線駆動回路ＣＳ（図１参照）は、接続配線ＳＣＬおよびＲＧＢスイッチ回路ＳＷＳを介して、映像線ＳＬｓの各々の端部ＥＰＳと接続されている。このような場合、側部ＤＰＡｓ２１に沿って配置された領域ＦＬＡ２１のうちＹ軸方向における負側の部分には、接続配線ＳＣＬおよびＲＧＢスイッチ回路ＳＷＳが配置される。

接続配線ＳＣＬは、複数の転送回路ＶＳＲの各々と、複数の映像線ＳＬｓの各々の端部ＥＰＳとを個別に接続するものであるため、領域ＦＬＡ２１の各部分に設けられた接続配線ＳＣＬの本数は、領域ＦＬＡ２１のうちＹ軸方向における負側の部分ほど、多くなる。

ここで、比較例の表示装置では、図１５に示すように、転送回路ＶＳＲの各々の形状が互いに同じであり、接続配線ＧＣＬの各々がＸ軸方向に延在する。そのため、側部ＤＰＡｓ２１に沿って配置された領域ＦＬＡ２１のうちＹ軸方向における負側の部分に配置された転送回路ＶＳＲのＸ軸方向における長さＬＸＬを短くすることができず、領域ＦＬＡ２１のうちＹ軸方向における負側の部分の幅ＷＤ１を狭めることができない。

また、表示領域ＤＰＡの側部ＤＰＡｓ２１および側部ＤＰＡｓ２２（図１参照）に沿った各部分で額縁領域ＦＬＡ２の幅が等しくなっている場合には、領域ＦＬＡ２１のうちＹ軸方向における負側の部分の幅ＷＤ１をさらに狭めにくい。

なお、比較例の表示装置でも、実施の形態１の表示装置と同様に、図１５に示すように、共通電極ＣＥ（図４参照）と共通電極駆動回路ＣＭ（図４参照）とを接続する接続配線ＣＷＣが設けられている。そのため、領域ＦＬＡ２１のうちＹ軸方向における負側の部分の幅ＷＤ１をさらに狭めにくい。

一方、本実施の形態１の表示装置では、複数の走査線ＧＬのうちある走査線ＧＬと接続された転送回路ＶＳＲの形状を、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬと接続された転送回路ＶＳＲの形状と異ならせる。

これにより、全ての転送回路ＶＳＲの形状が同一である場合に比べ、側部ＤＰＡｓ２１に沿って配置された領域ＦＬＡ２１のうちＹ軸方向における負側の部分に配置された転送回路ＶＳＲのＹ軸方向における正側または負側の辺のＸ軸方向における長さを短くすることができる。そのため、側部ＤＰＡｓ２１に沿って配置された領域ＦＬＡ２１のうちＹ軸方向における負側の部分の幅ＷＤ１を狭めることができる。

あるいは、本実施の形態１の表示装置では、複数の走査線ＧＬのうちある走査線ＧＬと接続された接続配線ＧＣＬに含まれる延在部ＥＸが延在する方向ＤＲを、当該走査線ＧＬに対してＹ軸方向における負側に配置された走査線ＧＬと接続された接続配線ＧＣＬに含まれる延在部ＥＸが延在する方向ＤＲと異ならせる。

これにより、全ての接続配線ＧＣＬに含まれる延在部ＥＸが延在する方向が互いに等しい場合に比べ、複数の転送回路ＶＳＲの各々を、Ｙ軸方向における正側に配置することができる。そのため、側部ＤＰＡｓ２１に沿って配置された領域ＦＬＡ２１のうちＹ軸方向における負側の部分に配置された転送回路ＶＳＲの、Ｙ軸方向における正側または負側の辺のＸ軸方向における長さを、短くすることができる。したがって、側部ＤＰＡｓ２１に沿って配置された領域ＦＬＡ２１のうちＹ軸方向における負側の部分の幅ＷＤ１を狭めることができる。

なお、表示装置は、言い換えれば、表示領域と、表示領域の外側に設けられた周辺領域とを有する基板と、表示領域に設けられた複数の走査線と複数の映像線と、周辺領域に設けられた、複数の走査線に走査信号を供給するシフトレジスタと、複数の走査線とシフトレジスタとを接続する複数の走査線接続配線（走査信号接続配線）と、を有する。複数の映像線と接続された複数の映像線接続配線（映像信号接続配線）と走査線接続配線とが、周辺領域において交差している。シフトレジスタのうちの第１回路部は、複数の走査線接続配線のうち第１走査線接続配線と接続され、シフトレジスタのうちの第２回路部は、複数の走査線接続配線のうち第１走査線接続配線とは異なる第２走査線接続配線と接続されている。

＜転送回路の変形例＞
図１６〜図１８は、実施の形態１の変形例の表示装置における額縁領域での転送回路の配置を示す平面図である。図１６は、図１において二点鎖線で囲まれた部分ＰＲ１における転送回路ＶＳＲの配置を拡大して示す。図１７は、図１において二点鎖線で囲まれた部分ＰＲ２における転送回路の配置を拡大して示す。図１８は、図１において二点鎖線で囲まれた部分ＰＲ３における転送回路ＶＳＲの配置を拡大して示す。

本変形例でも、実施の形態１と同様に、図１における部分ＰＲ１における転送回路ＶＳＲの配置を図１６に示すように、領域ＦＬＡ２２のうちＹ軸方向における正側に位置する部分に設けられた転送回路ＶＳＲを、転送回路ＶＳＲＵとする。また、図１における部分ＰＲ２における転送回路ＶＳＲの配置を図１７に示すように、領域ＦＬＡ２２のうちＹ軸方向における負側に位置する部分、および、領域ＦＬＡ２１のうちＹ軸方向における正側に位置する部分に設けられた転送回路ＶＳＲを、転送回路ＶＳＲＭとする。さらに、図１における部分ＰＲ３における転送回路ＶＳＲの配置を図１８に示すように、領域ＦＬＡ２１のうちＹ軸方向における負側に位置する部分に設けられた転送回路ＶＳＲを、転送回路ＶＳＲＬとする。

本変形例でも、実施の形態１と同様に、転送回路ＶＳＲＭのＸ軸方向における長さＬＸＭを、転送回路ＶＳＲＵのＸ軸方向における長さＬＸＵよりも短くし、転送回路ＶＳＲＬのＸ軸方向における長さＬＸＬを、転送回路ＶＳＲＭのＸ軸方向における長さＬＸＭよりも短くすることができる。また、転送回路ＶＳＲＭのＹ軸方向における長さＬＹＭを、転送回路ＶＳＲＵのＹ軸方向における長さＬＹＵよりも長くし、転送回路ＶＳＲＬのＹ軸方向における長さＬＹＬを、転送回路ＶＳＲＭのＹ軸方向における長さＬＹＭよりも長くすることができる。

また、転送回路ＶＳＲＭのＸ軸方向の長さＬＸＭに対するＹ軸方向における長さＬＹＭの比であるアスペクト比を、転送回路ＶＳＲＵのＸ軸方向の長さＬＸＵに対するＹ軸方向における長さＬＹＵの比であるアスペクト比よりも大きくすることができる。また、転送回路ＶＳＲＬのＸ軸方向の長さＬＸＬに対するＹ軸方向における長さＬＹＬの比であるアスペクト比を、転送回路ＶＳＲＭのＸ軸方向の長さＬＸＭに対するＹ軸方向における長さＬＹＭの比であるアスペクト比よりも大きくすることができる。

一方、本変形例では、実施の形態１とは異なり、部分ＰＲ１では、複数の転送回路ＶＳＲＵの各々の形状は、互いに同一である。すなわち、部分ＰＲ１では、隣り合う２つの転送回路ＶＳＲＵの各々の形状は、互いに同一である。また、部分ＰＲ２では、複数の転送回路ＶＳＲＭの各々の形状は、互いに同一である。すなわち、部分ＰＲ２では、隣り合う２つの転送回路ＶＳＲＭの各々の形状は、互いに同一である。また、部分ＰＲ３では、複数の転送回路ＶＳＲＬ各々の形状は、互いに同一である。すなわち、部分ＰＲ３では、隣り合う２つの転送回路ＶＳＲＬの各々の形状は、互いに同一である。

言い換えれば、本変形例は、額縁領域ＦＬＡ２を複数の部分に分割し、分割された複数の部分ＰＲ１、ＰＲ２およびＰＲ３の各々に複数の転送回路ＶＳＲが設けられ、同一の部分に設けられた複数の転送回路ＶＳＲの形状が互いに同一になるものである。

このような場合、額縁領域ＦＬＡ２に設けられる複数の転送回路ＶＳＲの形状の種類の数を、低減することができ、転送回路ＶＳＲに含まれるトランジスタまたは配線の配置を容易に設計することができる。そのため、表示装置の製造工程を短縮することができる。

（実施の形態２）
実施の形態１では、転送回路ＶＳＲは、額縁領域ＦＬＡ２に設けられていた。それに対して、実施の形態２では、転送回路ＶＳＲは、額縁領域ＦＬＡ２に加えて、額縁領域ＦＬＡ３にも設けられている。

実施の形態２でも、表示装置の構成、表示装置の等価回路、および、走査線駆動回路ＣＧの構成については、実施の形態１と同様にすることができ、それらの説明を省略する。

＜転送回路の配置＞
次に、図１９〜図２２を参照し、転送回路ＶＳＲの配置について説明する。図１９は、実施の形態２の表示装置の一例を示す平面図である。図２０〜図２２は、実施の形態２の表示装置における額縁領域での転送回路の配置を示す平面図である。図２０は、図１９において二点鎖線で囲まれた部分ＰＲ１における転送回路ＶＳＲの配置を拡大して示す。図２１は、図１９において二点鎖線で囲まれた部分ＰＲ２における転送回路ＶＳＲの配置を拡大して示す。図２２は、図１９において二点鎖線で囲まれた部分ＰＲ３における転送回路ＶＳＲの配置を拡大して示す。

以下では、転送回路の配置について、主として、実施の形態１と異なる点を説明する。

本実施の形態２でも、実施の形態１と同様に、図１９における部分ＰＲ１における転送回路の配置を図２０に示すように、領域ＦＬＡ２２のうちＹ軸方向における正側に位置する部分に設けられた転送回路ＶＳＲを、転送回路ＶＳＲＵとする。また、図１９における部分ＰＲ２における転送回路の配置を図２１に示すように、領域ＦＬＡ２２のうちＹ軸方向における負側に位置する部分、および、領域ＦＬＡ２１のうちＹ軸方向における正側に位置する部分に設けられた転送回路ＶＳＲを、転送回路ＶＳＲＭとする。さらに、図１９における部分ＰＲ３における転送回路の配置を図２２に示すように、領域ＦＬＡ２１のうちＹ軸方向における負側に位置する部分に設けられた転送回路ＶＳＲを、転送回路ＶＳＲＬとする。

本実施の形態２でも、実施の形態１と同様に、例えば、転送回路ＶＳＲＭのＸ軸方向における長さＬＸＭを、転送回路ＶＳＲＵのＸ軸方向における長さＬＸＵよりも短くし、転送回路ＶＳＲＬのＸ軸方向における長さＬＸＬを、転送回路ＶＳＲＭのＸ軸方向における長さＬＸＭよりも短くすることができる。また、転送回路ＶＳＲＭのＹ軸方向における長さＬＹＭを、転送回路ＶＳＲＵのＹ軸方向における長さＬＹＵよりも長くし、転送回路ＶＳＲＬのＹ軸方向における長さＬＹＬを、転送回路ＶＳＲＭのＹ軸方向における長さＬＹＭよりも長くすることができる。

また、転送回路ＶＳＲＭのＸ軸方向の長さＬＸＭに対するＹ軸方向における長さＬＹＭの比であるアスペクト比を、転送回路ＶＳＲＵのＸ軸方向の長さＬＸＵに対するＹ軸方向における長さＬＹＵの比であるアスペクト比よりも大きくすることができる。また、転送回路ＶＳＲＬのＸ軸方向の長さＬＸＬに対するＹ軸方向における長さＬＹＬの比であるアスペクト比を、転送回路ＶＳＲＭのＸ軸方向の長さＬＸＭに対するＹ軸方向における長さＬＹＭの比であるアスペクト比よりも大きくすることができる。

一方、本実施の形態２では、実施の形態１とは異なり、図１９に示すように、走査線駆動回路ＣＧの一部が、額縁領域ＦＬＡ３に設けられ、図２０に示すように、複数の転送回路ＶＳＲのうち、１つまたは複数の転送回路ＶＳＲが、額縁領域ＦＬＡ３に設けられている。すなわち、複数の転送回路ＶＳＲのうち、少なくとも、複数の走査線ＧＬの配列のＹ軸方向における正側の端部に配置された走査線ＧＬと接続された転送回路ＶＳＲは、額縁領域ＦＬＡ３に設けられている。

これにより、複数の転送回路ＶＳＲがいずれも額縁領域ＦＬＡ２に設けられている場合に比べ、複数の転送回路ＶＳＲの各々を、Ｙ軸方向における正側に配置することができる。そのため、側部ＤＰＡｓ２１に沿って配置された領域ＦＬＡ２１のうちＹ軸方向における負側の部分に配置された転送回路ＶＳＲＬのＹ軸方向における正側または負側の辺のＸ軸方向における長さＬＸＬを短くすることができる。したがって、側部ＤＰＡｓ２１に沿って配置された領域ＦＬＡ２１のうちＹ軸方向における負側の部分の幅を狭めることができる。

なお、本実施の形態２では、実施の形態１とは異なり、少なくとも２つの接続配線ＧＣＬの各々の延在部ＥＸの延在する方向ＤＲが、互いに異なっている。

具体的には、接続配線ＧＣＬＭに含まれる延在部ＥＸが延在する方向ＤＲがＸ軸方向となす角度θ２を、接続配線ＧＣＬＵに含まれる延在部ＥＸが延在する方向ＤＲがＸ軸方向となす角度θ１よりも小さくすることができる。また、接続配線ＧＣＬＬに含まれる延在部ＥＸが延在する方向ＤＲがＸ軸方向となす角度θ３を、接続配線ＧＣＬＭに含まれる延在部ＥＸが延在する方向ＤＲがＸ軸方向となす角度θ２よりも小さくすることができる。これにより、接続配線ＧＣＬＵに含まれる延在部ＥＸが延在する方向ＤＲがＸ軸方向となす角度θ１を大きくすることができ、複数の転送回路ＶＳＲのうちのある転送回路ＶＳＲを、額縁領域ＦＬＡ３に配置しやすくすることができる。

一方、本実施の形態２では、実施の形態１と同様に、２つの転送回路ＶＳＲの形状が、互いに同一でもよく、互いに異なっていてもよい。したがって、図２０に示すように、部分ＰＲ１に設けられた転送回路ＶＳＲＵのうち、額縁領域ＦＬＡ３に配置された転送回路ＶＳＲＵの形状が、領域ＦＬＡ２２のうちＹ軸方向における正側の部分に配置された転送回路ＶＳＲＵの形状と異なっていてもよい。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。上記では、額縁領域ＦＬＡ２の構成を示してきたが、額縁領域ＦＬＡ４に適用することも可能である。

例えば、前記実施の形態においては、開示例としてタッチパネルを備えない表示装置の場合を例示したが、その他の適用例として、タッチパネルを備える表示装置に適用可能である。上述の実施の形態では、共通電極は表示領域において共通に形成されているが、共通電極をＹ軸方向に複数の共通電極に分割し、それぞれの共通電極に対してタッチパネルの駆動信号を供給する構成とすることも可能である。この場合、共通電極駆動回路ＣＭから共通電極に対してタッチパネル用の駆動信号を供給する接続配線ＣＷＣは、分割されたそれぞれの共通電極に対して設ける必要がある。そのため、額縁領域ＦＬＡ２のＹ軸の負側（額縁領域としての領域ＦＬＡ２１側）では接続配線ＣＷＣの本数が多くなり、Ｙ軸の正側（額縁領域としての領域ＦＬＡ２２側）では接続配線の本数が少なくなる場合がある。そのような場合であっても、走査線を駆動する転送回路を本願発明の如く構成することが可能である。但し、ＲＧＢスイッチは額縁領域としての領域ＦＬＡ２２に設けられない場合があるのに対し、接続配線ＣＷＣは額縁領域としての領域ＦＬＡ２２にも設けられることとなる。その場合も本願発明の額縁領域としての領域ＦＬＡ２１の思想を額縁領域としての領域ＦＬＡ２２に対して適用することが可能である。尚、タッチパネルの駆動用に共通電極を上述のように分割した場合、額縁領域ＦＬＡ２に設けたシフトレジスタによりそれぞれの共通電極を駆動する場合がある。この場合は、共通電極を駆動するシフトレジスタが有する転送回路に対して、本願発明の転送回路の構成を適用することが可能となる。その場合、走査線を駆動する転送回路および共通電極を駆動する転送回路の双方に本願発明を適用することも可能であるが、共通電極を駆動するための転送回路に対してのみ適用することも可能であり、或いはそれぞれの一部に対してのみ適用することも可能である。尚、共通電極をＸ軸方向に複数分割し、それぞれの共通電極にタッチパネルの駆動信号を供給する構成とした場合であっても、額縁領域としての領域ＦＬＡ２１に接続配線ＣＷＣや転送回路を設ける必要が生じる場合があるため、本願発明を適用することが可能である。尚、転送回路については、シフトレジスタのステージ、ステージ回路、出力回路、或いは基本回路等と呼ばれることもある。１つの転送回路は、１つの走査線に走査信号を供給する回路であり、それぞれの転送回路はほぼ同一の回路により形成されている。各転送回路の形状とは、各転送回路が有するトランジスタ、ダイオードや容量等の素子と、それらを繋ぐ配線等の実際の配置（レイアウト）を示すものである。隣接する転送回路間で、一部の素子や配線等が混在した場合であっても、回路に基づいて１つの転送回路のレイアウトは特定される。また、先に示したように、異形ディスプレイにおいては走査線の長さが異なるため、走査線の長さに応じて転送回路の出力トランジスタのサイズを異ならせる場合がある。その場合は、サイズの異ならせ度合いによって、転送回路の面積が異なる場合もあるし、レイアウト自体を異ならせる場合もある。

また、前記実施の形態においては、開示例として液晶表示装置の場合を例示したが、その他の適用例として、有機ＥＬ表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能であることはいうまでもない。尚、基板については、ガラスに限定されるものではなく、樹脂等の柔軟性基板を用いるものであってもよい。また、表示領域の形状については、本願発明のような楕円を変形したものに限らず、円、半円、半楕円、三角形、台形、矩形以外の多角形やハート形等、様々な形状であってもよい。本願発明の構成により、額縁領域の面積を縮小することが出来るとともに、表示領域の形状と基板の周縁部の形状とを同一、つまり、表示領域の最外から基板の周縁部までの距離（額縁領域の幅）を均一にした表示装置を実現することが出来る。

本発明の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても本発明の範囲に属するものと了解される。

例えば、前述の各実施の形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

本発明は、表示装置に適用して有効である。

ＡＦ１、ＡＦ２ 配向膜
ＢＭ 遮光膜
ＢＳ、ＦＳ 基板
ＢＳｂ、ＦＳｂ 背面
ＢＳｆ、ＦＳｆ 前面
ＢＳｓ１〜ＢＳｓ４ 側部
ＣＣ 駆動回路
ＣＥ 共通電極
ＣＦ カラーフィルタ
ＣＦｂ、ＣＦｇ、ＣＦｒ カラーフィルタ画素
ＣＧ 走査線駆動回路
ＣＨＰ 半導体チップ
ＣＨｓ チャネル領域
Ｃｌｃ 容量
ＣＭ 共通電極駆動回路
ＣＳ 映像線駆動回路
ＣＴＬ 制御回路
ＣＷＣ 接続配線
ＣＷＧ 信号線
ＤＥｓ ドレイン電極
ＤＰ 表示部
ＤＰＡ 表示領域
ＤＰＡ１、ＤＰＡ２ 領域
ＤＰＡｓ１、ＤＰＡｓ２、ＤＰＡｓ２１、ＤＰＡｓ２２ 側部
ＤＰＡｓ３、ＤＰＡｓ４、ＤＰＡｓ４１、ＤＰＡｓ４２ 側部
ＤＲ 方向
ＤＲｓ ドレイン領域
ＥＰＧ、ＥＰＳ 端部
ＥＸ 延在部
ＦＬ 額縁部
ＦＬＡ、ＦＬＡ１、ＦＬＡ２、ＦＬＡ３、ＦＬＡ４ 額縁領域
ＦＬＡ２１、ＦＬＡ２１ａ、ＦＬＡ２２ 領域
ＦＬＡ４１、ＦＬＡ４１ａ、ＦＬＡ４２ 領域
ＧＣＫ１、ＧＣＫ２ 入力端子
ＧＣＬ、ＧＣＬＬ、ＧＣＬＬ１、ＧＣＬＬ２、ＧＣＬＭ、ＧＣＬＵ 接続配線
ＧＥｓ ゲート電極
ＧＩＮ１ 入力端子
ＧＩｓ ゲート絶縁膜
ＧＬ、ＧＬＬ１、ＧＬＬ２ 走査線
ＧＳＴ リセット信号線
ＨＬｓ コンタクトホール
ＩＦｓ 絶縁膜
ＬＣＤ１ 表示装置
ＬＣＬ 液晶層
ＬＣＫ１〜ＬＣＫ４ クロック信号線
ＬＳ バックライト
ＬＸＬ、ＬＸＭ、ＬＸＵ、ＬＹＬ、ＬＹＭ、ＬＹＵ 長さ
ＯＣ１ 樹脂層
ＯＣ２ 絶縁層
ＰＥ 画素電極
Ｐｉｘ 画素
ＰＬ１、ＰＬ２ 偏光板
ＰＲ１〜ＰＲ３ 部分
ＲＥＳ 入力端子
ＳＣＬ 接続配線
ＳＣｓ 半導体層
ＳＥｓ ソース電極
ＳＬ、ＳＬ１〜ＳＬ３、ＳＬｓ、ＳＬｓ１〜ＳＬｓ３ 映像線
ＳＰｉｘ 副画素
ＳＲ シフトレジスタ
ＳＲｓ ソース領域
ＳＷＳ ＲＧＢスイッチ回路
Ｔ１、Ｔ１０〜Ｔ１３、Ｔ２〜Ｔ９、Ｔｒｄ トランジスタ
ＶＡ ビア
ＶＣＫ１〜ＶＣＫ４ 信号
ＶＤＤ 入力端子
ＶＧ、ＶＧ１、ＶＧ２、ＶＧ３、ＶＧｎ 走査信号
ＶＨ 高電位線
ＶＬ 低電位線
ＶＯＵＴ１、ＶＯＵＴ２ 出力端子
ＶＳＲ、ＶＳＲ１、ＶＳＲ２、ＶＳＲ３、ＶＳＲＩＮ 転送回路
ＶＳＲＬ、ＶＳＲＭ、ＶＳＲｎ、ＶＳＲＵ 転送回路
ＶＳＳ 入力端子
ＶＳＴＦ リセット信号
ＶＷ 観者
ＷＤ１ 幅
ＷＲ１、ＷＲ２ 配線

Claims (5)

1. 矩形形状とは異なる形状を有する表示領域と、前記表示領域の外側に設けられた周辺領域と、を有し、矩形状とは異なる形状を有する基板と、
   前記表示領域に設けられ、第１の方向に延在する複数の走査線と、前記第１の方向とは異なる第２の方向に延在する複数の映像線と、
   前記周辺領域に設けられた、複数の走査線に走査信号を供給するシフトレジスタと、前記複数の走査線と前記シフトレジスタとを接続する複数の走査線接続配線と、
   前記複数の映像線に対して映像信号を供給する駆動回路と、
   前記複数の映像線と接続された複数のスイッチ回路と、
   前記複数のスイッチ回路と前記駆動回路とを接続する複数の映像信号接続配線と、を有する表示装置であって、
   前記複数の走査線は、第１走査線と、前記第１走査線よりも前記駆動回路側に設けられ、前記第１走査線よりも長さが短い第２走査線と、を有し、
   前記シフトレジスタのうちの第１回路部は、第１走査線接続配線を介して前記第１走査線に対して走査信号を出力し、
   前記シフトレジスタのうちの第２回路部は、第２走査線接続配線を介して前記第２走査線に対して走査信号を出力し、
   前記複数のスイッチ回路の一部と、前記第２回路部とは、前記表示領域が有する矩形形状とは異なる領域に隣接して形成され、
   前記第１走査線接続配線は、前記複数の映像信号接続配線と交差せず、前記第２走査線接続配線は、前記複数の映像信号接続配線のうちの少なくとも一部と交差し、
   前記第２回路部は、前記第２走査線の延長線上よりも、前記第２の方向において、前記第１走査線側に設けられ、
   前記第１回路部の形状は、前記第２回路部の形状と異なる、表示装置。
2. 請求項１に記載の表示装置において、
   前記第１回路部の前記第１方向における長さに対する、前記第１回路部の前記第２方向における長さの比は、前記第２回路部の前記第１方向における長さに対する、前記第２回路部の前記第２方向における長さの比と異なる、表示装置。
3. 請求項１又は２に記載の表示装置において、
   前記第２回路部は、前記第１の方向に位置する２つの辺が前記第２の方向に対して傾斜している、表示装置。
4. 請求項３に記載の表示装置において、
   前記第２回路部に隣接する前記表示領域と前記基板とは、前記第２の方向に対して傾斜している、表示装置。
5. 請求項１乃至４の何れか１項に記載の表示装置において、
   前記第１回路部は、前記第１走査線の延長線上よりも、前記第２の方向において、前記駆動回路とは反対側に設けられている、表示装置。

Images