WO2020079805A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2020079805A1
WO2020079805A1 PCT/JP2018/038837 JP2018038837W WO2020079805A1 WO 2020079805 A1 WO2020079805 A1 WO 2020079805A1 JP 2018038837 W JP2018038837 W JP 2018038837W WO 2020079805 A1 WO2020079805 A1 WO 2020079805A1
Authority
WO
WIPO (PCT)
Prior art keywords
frame
display device
display
layer
gate
Prior art date
Application number
PCT/JP2018/038837
Other languages
English (en)
French (fr)
Inventor
久雄 越智
純平 高橋
通 園田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2018/038837 priority Critical patent/WO2020079805A1/ja
Priority to CN201880098711.3A priority patent/CN112912947B/zh
Priority to US17/286,188 priority patent/US11864436B2/en
Publication of WO2020079805A1 publication Critical patent/WO2020079805A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Definitions

  • the present disclosure relates to a display device.
  • organic EL display devices that use organic EL (Electro Luminescence) elements have been attracting attention as alternative display devices to liquid crystal display devices.
  • the organic EL display device is provided with a sealing layer that covers the organic EL element in order to suppress deterioration of the organic EL element due to infiltration of moisture or oxygen.
  • a sealing structure by this sealing layer a structure in which the sealing layer is formed by a laminated film including an organic film and an inorganic film has been proposed.
  • the organic film forming the sealing layer is formed by, for example, an inkjet method.
  • a blocking wall for blocking the outward spread of the frame region of the organic material (ink) for forming the organic film in the manufacturing process is provided. It is provided.
  • a display panel is often used in which a display area which is conventionally rectangular in a plan view is formed in a deformed shape different from the rectangular shape in the display device. It is like this.
  • the four corners are rounded to form rounded corners, and the display area also has curved outer edge shapes at the four corners so as to correspond to the rounded corners.
  • Each has a section.
  • a drive circuit such as a gate driver or an emission driver has a side adjacent to the round corner of the display panel in the frame area so as to follow the outer circumference of the round corner of the display area inside the blocking wall.
  • a frame corner portion constituting the round corner portion of the display panel as disclosed in Patent Document 1.
  • the technique of the present disclosure has been made in view of the above circumstances, and an object thereof is to provide a display device including a display panel having a deformed shape capable of narrowing a frame at a rounded corner portion. .
  • a display device is provided on a base substrate, an active element layer including a plurality of active elements provided on the base substrate, a plurality of display wirings and a drive circuit, and an active element layer provided on the active element layer.
  • a plurality of gate wirings extending in parallel to each other in a first direction and a plurality of emission control wirings extending in parallel to the plurality of gate wirings are formed in the display area as the display wirings.
  • a plurality of source wirings extending in a second direction intersecting the plurality of gate wirings and the plurality of emission control wirings are provided, and a pixel circuit including the light emitting element is provided at an intersection of the gate wirings and the source wirings.
  • a gate driver that outputs a gate signal to the gate wiring and an emission driver that outputs an emission control signal to the emission control wiring are provided as the drive circuit in the frame area, and A damming wall that surrounds the organic film is provided, and the frame region includes a frame corner portion forming a round corner portion of the display panel, and the gate wiring among two sides provided so as to sandwich the frame corner portion.
  • the frame region includes a frame corner portion forming a round corner portion of the display panel, and the gate wiring among two sides provided so as to sandwich the frame corner portion.
  • At least one driver of the emission drivers is provided separately in the first frame edge portion and the second frame edge portion, and is provided between the display area and the blocking wall in at least a part of the frame edge portion. Is shorter than the length between the display area and the dam wall in the first frame portion.
  • At least one driver of the gate driver and the emission driver which is a drive circuit, is provided so as to sandwich the frame corner portion forming the round corner portion of the display panel in the frame area. Since it is provided separately in the frame portion and the second frame side portion, it is possible to eliminate or reduce the drive circuit that needs to be arranged in the frame corner portion. As a result, the length between the display area and the blocking wall at the corner portion of the frame can be shortened. Since the length between the display area and the dam wall in at least a part of the frame corner portion is shorter than the length between the display area and the dam wall in the first frame edge portion, the circle of the display panel is It is possible to realize a narrow frame at the corner.
  • FIG. 1 is a perspective view of an information terminal equipped with the organic EL display device according to the first embodiment.
  • FIG. 2 is a plan view showing a schematic configuration of a display panel that constitutes the organic EL display device according to the first embodiment.
  • FIG. 3 is a plan view showing a schematic configuration of a display panel that constitutes the organic EL display device according to the first embodiment.
  • FIG. 4 is a plan view showing a part of the display area of the display panel surrounded by IV in FIG.
  • FIG. 5 is a cross-sectional view showing a schematic configuration of a part of the display area taken along the line VV of FIG.
  • FIG. 6 is an equivalent circuit diagram of a pixel circuit provided in a display panel that constitutes the organic EL display device according to the first embodiment.
  • FIG. 1 is a perspective view of an information terminal equipped with the organic EL display device according to the first embodiment.
  • FIG. 2 is a plan view showing a schematic configuration of a display panel that constitutes the organic EL display device
  • FIG. 7 is a cross-sectional view showing the laminated structure of the organic EL layers provided in the display panel that constitutes the organic EL display device according to the first embodiment.
  • FIG. 8 is a plan view showing a schematic configuration of a rounded corner portion and its periphery of the display panel surrounded by VIII in FIG.
  • FIG. 9 is a cross-sectional view of the frame region of the display panel taken along the line IX-IX in FIG.
  • FIG. 10 is a cross-sectional view of the frame region of the display panel taken along line XX of FIG.
  • FIG. 11 is a view corresponding to FIG. 8 of the organic EL display device according to the modification of the first embodiment.
  • FIG. 12 is a perspective view of an information terminal equipped with the organic EL display device according to the second embodiment.
  • FIG. 13 is a plan view showing a schematic configuration of a display panel that constitutes the organic EL display device according to the second embodiment.
  • a constituent element such as a film or layer or an element is provided or formed with a constituent element such as another film or layer or an element. It does not mean only when there are other constituent elements immediately above the constituent elements, but also includes the case where a constituent element such as a film, a layer, or an element other than them is interposed between those constituent elements. .
  • the term “same layer” means that it is formed in the same process as the film or layer to be compared, and the term “lower layer” means the film or layer to be compared. It means that it is formed in a process prior to the layer or element, and the description of “upper layer” means that it is formed in a process subsequent to the film or layer to be compared.
  • FIG. 1 is a perspective view of an information terminal 100 equipped with the organic EL display device 1 according to the first embodiment.
  • 2 and 3 are plan views showing a schematic configuration of the display panel 4 constituting the organic EL display device 1.
  • FIG. 4 is a plan view showing a part of the display area 5 of the display panel 4 surrounded by IV in FIG.
  • FIG. 5 is a cross-sectional view showing a schematic configuration of a part of the display area 5 taken along the line VV in FIG.
  • FIG. 6 is an equivalent circuit diagram of the pixel circuit 35 provided in the display panel 4.
  • FIG. 7 is a cross-sectional view showing a laminated structure of the organic EL layer 39 provided on the display panel 4.
  • FIG. 4 is a plan view showing a part of the display area 5 of the display panel 4 surrounded by IV in FIG.
  • FIG. 5 is a cross-sectional view showing a schematic configuration of a part of the display area 5 taken along the line VV in FIG.
  • FIG. 6 is an equivalent circuit diagram of
  • FIG. 8 is a plan view showing a schematic configuration of the rounded corner portion 4a of the display panel 4 surrounded by VIII in FIG. 1 and its periphery.
  • FIG. 9 is a cross-sectional view of the frame region 6 of the display panel 4 taken along the line IX-IX in FIG.
  • FIG. 10 is a cross-sectional view of the frame region 6 of the display panel 4 taken along the line XX of FIG.
  • the organic EL display device 1 is a thin electronic device mounted on an information terminal 100 such as a mobile phone called a smartphone as shown in FIG. 1, and has a flat display surface 2 over the entire surface.
  • the screen 3 included in 2 is presented to the user.
  • the organic EL display device 1 includes a vertically long display panel 4 that forms a screen 3. In the display panel 4, the vertical length direction D1 toward the screen 3 corresponds to the first direction, and the horizontal width direction D2 corresponds to the second direction.
  • the display panel 4 is a flexible plate-like body, and as shown in FIGS. 2 and 3, is formed in a contoured shape different from a rectangle in plan view. Specifically, the four corners of the display panel 4 are rounded corner portions 4a each having a rounded outer shape in a plan view (R shape), and one side of the upper side of the display panel 4 in the left-right width direction. A concave notch portion 4b is provided in the intermediate portion of. The notch portion 4b constitutes a place for accommodating mounted components such as a camera module.
  • the display panel 4 has a display area 5 for displaying an image and a frame area 6 located around the display area 5.
  • the display area 5 is an area constituting the screen 5 on the display surface 3 of the display panel 4, and is provided in a deformed shape that follows the outer shape of the display panel 4 and corresponds to the rounded corners 4 a of the display panel 4.
  • the display corner portion 5a provided in a plan view having a curved outer shape and the concave display notch portion 5b provided corresponding to the notch portion 4b of the display panel 4 are included.
  • the frame region 6 is a region that forms a non-display portion other than the screen 3 on the display surface 3 of the display panel 4, and includes a frame corner portion 6a that forms a round corner portion 4a of the display panel 4 and the display panel.
  • Frame notch portion 6b forming the notch portion 4b of No. 4 is included.
  • the frame region 6 has a first frame side portion 6c that constitutes one side parallel to the vertical length direction among the two sides provided so as to sandwich each frame corner portion 6a, and a left and right width direction.
  • the second frame edge portion 6d forming one parallel side is included.
  • the first frame edge portion 6c constitutes the left and right sides of the frame area 6.
  • the second frame side portion 6d constitutes a side between the frame corner portion 6a and the frame notch portion 6b on the upper side of the frame area 6, and constitutes a side between adjacent frame corner portions 6a on the lower side of the frame area 6. are doing.
  • the frame area 6 further has an extending portion 6e extending from the second frame side portion 6d located on the lower side of the screen 3.
  • a terminal portion 7 for connecting to an external circuit is provided at an end portion of the extension portion 6e.
  • a wiring board such as an FPC (Flexible Printed Circuit) on which a display control circuit is mounted is connected to the terminal portion 7.
  • a bent portion 8 that is bent so as to arrange the terminal portion 7 on the back side of the device is provided.
  • the damming structure portion 9 is provided so as to surround the display area 5, and is provided in the cathode (second electrode 40) of the organic EL element 37 and the display area 5.
  • a plurality of routing wirings 21f connected to the display wiring 21 are provided.
  • the leading wiring 21f includes a source wiring 21s, a high-level power supply wiring 21hp, a low-level power supply wiring 21lp, and the like.
  • the cathode of the organic EL element 37 and the low-level power supply wiring 21lp are electrically connected by the connection conductive portion 10 (the hatched portion in FIG. 3) provided in the frame region 6.
  • wiring terminals 21t for establishing electrical connection with the routing wirings 21f are arranged in a predetermined pattern.
  • a drive circuit 11 for driving the display panel 4 is provided as a monolithic circuit in the frame area 6 inside the blocking structure portion 9.
  • the display area 5 is an area constituting the screen 5 on the display surface 3 of the display panel 4, and is provided with a plurality of pixels 12 shown in FIG.
  • the plurality of pixels 12 are arranged in a matrix.
  • Each pixel 12 includes, for example, a three-color sub-pixel 13 including a sub-pixel 13r that performs red gradation display, a sub-pixel 13g that performs green gradation display, and a sub-pixel 13b that performs blue gradation display. It is configured.
  • the three-color sub-pixels 13r, 13g, and 13b are arranged, for example, in a stripe arrangement.
  • the display panel 4 employs an active matrix drive system in which the gradation display in each of the individual sub-pixels 13r, 13g, 13b is controlled by an active element.
  • this display panel includes a resin substrate layer 14, an active element layer 15 provided on the resin substrate layer 14, a light emitting element layer 16 provided on the active element layer 15, and a light emitting element. And a sealing layer 17 provided so as to cover the layer 16.
  • a functional film (not shown) having a touch sensor function, an optical compensation function, a protection function and the like is attached.
  • a protective film (not shown) is attached to the back surface of the display panel 4.
  • the resin substrate layer 14 is, for example, an organic material such as a polyimide resin, a polyamide resin, an epoxy resin, an acrylic resin, or a polysiloxane resin, or silicon oxide (SiOx), silicon nitride (SiNx), or silicon oxynitride (SiOxNy; x>). y), silicon oxynitride (SiNxOy; x> y) (x, y are positive numbers, the same applies hereinafter), and a laminated film of an inorganic insulating film made of an inorganic material and a resin film made of the above organic material. , Has flexibility.
  • the resin substrate layer 14 is a resin substrate and is an example of a base substrate.
  • the active element layer 15 includes a base coat film 18 provided on the resin substrate layer 14, a plurality of TFTs (Thin Film Transistor) 19 provided on the base coat film 18, a plurality of capacitors 20, and various display wirings. 21, various driving circuits 11, a plurality of TFTs 19, a plurality of capacitors 20, various display wirings 21, and a planarizing film 23 provided so as to cover the various driving circuits 11.
  • the TFT 19 is an example of an active element.
  • the base coat film 18 is a single layer film or a laminated layer of an inorganic insulating layer made of silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy; x> y), silicon nitride oxide (SiNxOy; x> y), or the like. Each is composed of a membrane.
  • the plurality of TFTs 19 and the capacitors 20 are provided for each sub-pixel 13.
  • a plurality of gate wirings 21g for transmitting a gate signal, an emission control wiring 21e for transmitting an emission control signal, and an initialization voltage are provided.
  • An initialization voltage wire 21v to be supplied, a plurality of source wires 21s for transmitting a source signal, and a plurality of high-level power supply wires 21hp for supplying a current to the organic EL element 37 are provided, and the frame region 6 is provided with A plurality of routing wirings 21f electrically connected to the display wirings 21 provided in the display area 5, and a plurality of control wirings such as clock signal wirings and start pulse signal wirings for controlling the operation of the drive circuit 11 (Not shown) are provided.
  • the display wirings 21 of the same type (gate wirings 21g, emission control wirings 21e, source wirings 21s, high-level power supply wirings 21hp) extend in parallel with each other.
  • the plurality of gate wirings 21g extend parallel to each other in the left-right width direction D1 (first direction) that is a direction along the side where the terminal portion 7 is provided.
  • the plurality of emission control wirings 21e and the plurality of initialization voltage wirings 21v extend in parallel to each other along the gate wiring 21g.
  • the source wirings 21s extend parallel to each other in a vertical length direction D2 (second direction) which is a direction intersecting with the gate wiring 21g and the emission control wiring 21e.
  • the plurality of high-level power supply wirings 21hp extend in parallel with each other along the source wiring 21s.
  • the gate wiring 21g and the emission control wiring 21e are formed of the same material in the same layer.
  • the source wiring 21s and the high level power supply wiring 21hp are formed of the same material in the same layer. Only the initialization voltage wiring 21v is formed in a layer separate from the other display wirings 21g, 21e, 21s, and 21hp.
  • the gate wiring 21g, the emission control wiring 21e, the initialization voltage wiring 21v, the source wiring 21s, and the high-level power supply wiring 21hp are insulated from each other and are formed in a grid shape as a whole. Of these display wirings 21, the gate wirings 21g and the source wirings 21s partition each sub-pixel 13.
  • the plurality of TFTs 19 include a first TFT 19a, a second TFT 19b, a third TFT 19c, a fourth TFT 19d, a fifth TFT 19e, a sixth TFT 19f and a seventh TFT 19g (see FIG. 6).
  • Each of the first to seventh TFTs 19a, 19b, 19c, 19d, 19e, 19f and 19g is a P-channel type thin film transistor adopting a top gate structure, for example.
  • the first to seventh TFTs 19a, 19b, 19c, 19d, 19e, 19f, 19g are provided so as to cover the semiconductor layer 24 and the island-shaped semiconductor layer 24 provided on the base coat film 18.
  • a source electrode 28 and a drain electrode 29 are provided on 27.
  • the first TFT 19a, the second TFT 19b, the third TFT 19c, the fifth TFT 19e, and the seventh TFT 19g have the same configuration. Further, in the example shown in FIG. 5, the fourth TFT 19d and the sixth TFT 19f are connected by the source electrode 28 and the drain electrode 29, but the conductor region of the semiconductor layer 24 may be formed continuously.
  • the semiconductor layer 24 is formed of, for example, low temperature polysilicon (LTPS: Low Temperature Polycrystalline Silicon) or an oxide semiconductor.
  • the gate insulating film 25 is a single layer of an inorganic insulating layer made of, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy; x> y), or silicon nitride oxide (SiNxOy; x> y). Each is composed of a film or a laminated film.
  • the gate electrode 26 is a single-layer film of a metal layer made of, for example, aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), or the like. Alternatively, it is formed of a laminated film.
  • the gate wiring 21g and the emission control wiring 21e are formed in the same layer as the gate electrode 26 with the same material.
  • the interlayer insulating film 27 is composed of a laminated film of a first interlayer insulating film 30 and a second interlayer insulating film 31.
  • the first interlayer insulating film 30 and the second interlayer insulating film 31 are, for example, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy; x> y), silicon nitride oxide (SiNxOy; x> y). ) And the like, each of which is composed of a single layer film or a laminated film of an inorganic insulating layer.
  • the source electrode 28 and the drain electrode 29 are separated from each other, and a region (channel region) that overlaps with the gate electrode 26 in the semiconductor layer 24 via a contact hole 32 formed in the gate insulating film 25 and the interlayer insulating film 27 is formed. It is connected to different portions (source region and drain region) at the sandwiched positions.
  • the source electrode 28 and the drain electrode 29 are, for example, metal layers made of aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), or the like. It is formed of a single layer film or a laminated film.
  • the source wiring 21s and the high-level power supply wiring 21hp are formed of the same material in the same layer as the source electrode 28 and the drain electrode 29, respectively.
  • the capacitor 20 overlaps the lower layer electrode 33 provided on the gate insulating film 25, the first interlayer insulating film 30 provided so as to cover the lower layer electrode 33, and the lower layer electrode 33 with the first interlayer insulating film 30 interposed therebetween.
  • an upper layer electrode 34 is formed.
  • the lower layer electrode 33 is formed in the same layer as the gate wiring 21g and the gate electrode 26 by the same material.
  • the upper electrode 34 is, for example, a single-layer film of a metal layer made of aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu), or the like. Alternatively, it is formed of a laminated film.
  • the initialization voltage wiring 21v is formed of the same material in the same layer as the upper layer electrode 34.
  • the pixel circuit 35 is provided at each intersection of the gate line 21g and the source line 21s and constitutes each sub-pixel 13.
  • the gate wiring 21g corresponding to the focused pixel circuit 35 is referred to as "corresponding gate wiring”, reference numeral is added with “21g (n)”, and the scanning order of the gate wiring 21g is determined.
  • the emission control wiring 21e corresponding to the focused pixel circuit 35 is referred to as “corresponding emission control wiring”
  • the initialization voltage wiring 21v corresponding to the focused pixel circuit 35 is referred to as "corresponding initialization voltage wiring”.
  • the source wiring 21s corresponding to 35 is referred to as “corresponding source wiring”, and the high level power supply wiring 21hp corresponding to the pixel circuit 35 of interest is referred to as "corresponding high level power supply wiring”.
  • the gate electrode 26 corresponds to the control terminal, and one of the source electrode 28 and the drain electrode 29 corresponds to the first conduction terminal. The other electrode corresponds to the second conduction terminal.
  • the first TFT 19a is an initialization transistor provided between the preceding gate wiring 21g (n-1), the corresponding initialization voltage wiring 21v, and the capacitor 20, and functions as a switching element.
  • the control terminal is connected to the preceding gate wiring 21g (n-1)
  • the first conduction terminal is connected to the initialization voltage wiring 21v
  • the second conduction terminal is connected to the lower layer electrode 33 of the capacitor 20.
  • the first TFT 19a initializes the voltage applied to the gate electrode 26 of the fourth TFT 19d by applying the voltage of the initialization voltage wiring 21v to the capacitor 20 according to the selection of the preceding gate wiring 21g (n-1).
  • the second TFT 19b is a compensation transistor provided between the corresponding gate wiring 21g (n) and the fourth TFT 19d, and functions as a switching element.
  • the control terminal is connected to the corresponding gate wiring 21g (n)
  • the first conduction terminal is connected to the second conduction terminal of the fourth TFT 19d
  • the second conduction terminal is connected to the control terminal of the fourth TFT 19d.
  • the second TFT 19b sets the fourth TFT 19d in a diode connection state according to the selection of the corresponding gate wiring 21g (n) to compensate the threshold voltage of the fourth TFT 19d.
  • the third TFT 19c is a writing transistor provided between the corresponding gate wiring 21g (n) and the corresponding source wiring 21s and the fourth TFT 19d, and functions as a switching element.
  • the control terminal is connected to the corresponding gate wiring 21g (n)
  • the first conduction terminal is connected to the corresponding source wiring 21s
  • the second conduction terminal is connected to the first conduction terminal of the fourth TFT 19d.
  • the third TFT 19c applies the voltage of the corresponding source wiring 21s to the first conduction terminal of the fourth TFT 19d according to the selection of the corresponding gate wiring 21g (n).
  • the fourth TFT 19d is a driving transistor provided between the first TFT 19a, the second TFT 19b and the capacitor 20, the third TFT 19c and the fifth TFT 19e, and the sixth TFT 19f.
  • the control terminal is connected to the second conductive terminal of the second TFT 19b, is connected to the lower layer electrode 33 of the capacitor 20, and the first conductive terminal is connected to the second conductive terminal of the third TFT 19c.
  • it is connected to the second conduction terminal of the fifth TFT 19e
  • the second conduction terminal is connected to the first conduction terminal of the second TFT 19b, and is also connected to the first conduction terminal of the sixth TFT 19f.
  • the fourth TFT 19d applies a drive current corresponding to the voltage applied between the control terminal and the first conduction terminal to the first conduction terminal of the sixth TFT 19f.
  • the fifth TFT 19e is a power supply transistor provided between the corresponding emission control wiring 21e, the corresponding high level power supply wiring 21hp and the fourth TFT 19d, and functions as a switching element.
  • the control terminal is connected to the corresponding emission control wiring 21e
  • the first conduction terminal is connected to the corresponding high level power supply wiring 21hp
  • the second conduction terminal is connected to the first conduction terminal of the fourth TFT 19d.
  • the fifth TFT 19e applies the voltage of the corresponding high level power supply wiring 21hp to the first conduction terminal of the fourth TFT 19d according to the selection of the corresponding emission control wiring 21e.
  • the sixth TFT 19f is a light emission control transistor provided between the corresponding emission control wiring 21e, the second TFT 19b, the fourth TFT 19d, and the organic EL element 37, and functions as a switching element.
  • the control terminal is connected to the corresponding emission control wiring 21e
  • the first conduction terminal is connected to the second conduction terminal of the fourth TFT 19d
  • the second conduction terminal is the anode (first electrode) of the organic EL element 37. 38).
  • the sixth TFT 19f applies the drive current to the organic EL element 37 according to the selection of the corresponding emission control wiring 21e.
  • the seventh TFT 19g is a transistor for anode discharge provided between the corresponding gate wiring 21g (n), the corresponding initialization voltage wiring 21v, and the organic EL element 37, and functions as a switching element.
  • the control terminal is connected to the corresponding gate wiring 21g (n)
  • the first conduction terminal is connected to the corresponding initialization voltage wiring 21v
  • the second conduction terminal is the anode of the organic EL element 37 (first It is connected to the electrode 38).
  • the seventh TFT 19g resets the electric charge accumulated in the anode of the organic EL element 37 according to the selection of the corresponding gate wiring 21g (n).
  • the capacitor 20 is a data holding element provided between the corresponding high-level power supply wiring 21hp and the first TFT 19a and the fourth TFT 19d.
  • the lower layer electrode 33 is connected to the control terminal of the fourth TFT 19d, the second conductive terminal of the first TFT 19a and the second conductive terminal of the second TFT 19b, and the upper electrode 34 is connected to the corresponding high level power source. It is connected to the wiring 21hp.
  • This capacitor 20 is charged with the voltage of the corresponding source line 21s (strictly, the voltage is different by the threshold voltage of the fourth TFT 19d) when the corresponding gate line 21g (n) is in the selected state, and the voltage written by this charge is stored. By holding the voltage, the voltage applied to the control terminal of the fourth TFT 19d is maintained when the corresponding gate wiring 21g (n) is in the non-selected state.
  • the flattening film 23 covers the surface of the active element layer 15 in the display region D except a part of the drain electrode 29 of the sixth TFT 19f, so that the first TFT 19a, the second TFT 19b, the third TFT 19c, The fourth TFT 19d, the fifth TFT 19e, the sixth TFT 19f, and the seventh TFT 19g are flattened so as to reduce steps due to their surface shapes.
  • the flattening film 23 is formed of an organic material such as a photosensitive polyimide resin.
  • the flattening film 23 is provided with one trench 36 penetrating the flattening film 23 in the frame region 6.
  • the trench 36 is a part of the frame region 6 that constitutes three sides of the frame part 6 except the second frame side part 6d on the terminal part 7 side, that is, the first frame side parts 6c on the left and right sides, the frame corner part 6a on the upper side of the screen, and the frame notch.
  • the portion 6b and the second frame edge portion 6d are provided so as to surround the display area 5.
  • the trench 36 extends along the outer periphery of the display region 5 and divides the flattening film 23 so as to divide the flattening film 23 into an inner region and an outer region in the frame region 6 to prevent moisture or the like from entering the display region 5. Play a role.
  • the light emitting element layer 16 is provided on the flattening film 23 and constitutes the display region 5.
  • the light emitting element layer 16 includes a plurality of organic EL elements 37 provided for each sub pixel 13.
  • the organic EL element 37 is an example of a light emitting element.
  • the organic EL element 37 has, for example, a top emission type structure. Specifically, the organic EL element 37 includes a first electrode 38 provided on the surface of the flattening film 23, an organic EL layer 39 provided on the first electrode 38, and an organic EL layer 39 via the organic EL layer 39. The second electrode 40 overlaps the first electrode 38.
  • the organic EL layer 39 is an example of a light emitting functional layer.
  • the first electrodes 38 are provided in each of the sub-pixels 13 and arranged in a matrix, and the drain electrodes 29 of the sixth TFTs 19f in the corresponding sub-pixels 13 are contacted via the contact holes 41 formed in the planarizing film 23. Connected. These first electrodes 38 have a function of injecting holes into the organic EL layer 39 and a light reflectivity, and have a work function to improve the hole injection efficiency into the organic EL layer 39. It is preferably made of a large material.
  • Examples of the material of the first electrode 38 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), gold (Au), calcium (Cu). , Titanium (Ti), yttrium (Y), sodium (Na), ruthenium (Ru), manganese (Mn), indium (In), magnesium (Mg), lithium (Li), ytterbium (Yb), etc. Can be mentioned.
  • the material of the first electrode 38 is, for example, an alloy of magnesium (Mg) and copper (Cu), an alloy of magnesium (Mg) and silver (Ag), an alloy of sodium (Na) and potassium (K).
  • the material of the first electrode 38 is, for example, a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), indium zinc oxide (IZO). Good. Further, the first electrode 38 may be formed by stacking a plurality of layers made of the above-mentioned materials. Note that examples of the material having a high work function include indium tin oxide (ITO) and indium zinc oxide (IZO).
  • the first electrodes 38 of the adjacent sub-pixels 13 are partitioned by the edge cover 42 provided on the flattening film 23.
  • the edge cover 42 is formed in a grid shape, and covers the outer peripheral end of each first electrode 38.
  • Examples of the material of the edge cover 42 include inorganic compounds such as silicon oxide, silicon nitride, and silicon oxynitride, and organic materials such as polyimide resin, acrylic resin, polysiloxane resin, and novolac resin.
  • the organic EL layer 39 is provided for each sub pixel 13.
  • a hole injection layer 43, a hole transport layer 44, a light emitting layer 45, an electron transport layer 46 and an electron injection layer 47 are laminated in this order on the first electrode 38. It has a structured structure.
  • Each of the hole injection layer 43, the hole transport layer 44, the light emitting layer 45, the electron transport layer 46, and the electron injection layer 47 is a thin film pattern formed using a film forming mask, and is formed by, for example, a vacuum deposition method. It is a vapor deposition film formed.
  • the hole injection layer 43 is also called an anode buffer layer and improves the efficiency of injecting holes from the first electrode 38 to the organic EL layer 39 by bringing the energy levels of the first electrode 38 and the organic EL layer 39 close to each other. It has a function to do.
  • Examples of the material of the hole injection layer 43 include triazole derivatives, oxadiazole derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, phenylenediamine derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stilbene derivatives. And so on.
  • the hole transport layer 44 has a function of efficiently moving holes to the light emitting layer 45.
  • Examples of the material of the hole transport layer 44 include polyferrin derivatives, aromatic tertiary amine compounds, styrylamine derivatives, polyvinylcarbazole, poly-p-phenylenevinylene, polysilanes, triazole derivatives, oxadiazole derivatives, imidazole derivatives, and the like.
  • Polyarylalkane derivative pyrazoline derivative, pyrazolone derivative, phenylenediamine derivative, arylamine derivative, amine-substituted alcon derivative, oxazole derivative, styrylanthracene derivative, fluorenone derivative, hydrazone derivative, stilbene derivative, amorphous silicon hydroxide, amorphous silicon carbide hydroxide , Zinc sulfide, zinc selenide and the like.
  • the light emitting layer 45 emits light by recombining holes injected from the first electrode 38 and electrons injected from the second electrode 40 when a voltage is applied by the first electrode 38 and the second electrode 40. It has a function to do.
  • the light emitting layer 45 is formed of a different material in each sub-pixel 13 according to the emission color of the organic EL element 37 (for example, red, green or blue).
  • Examples of the material of the light emitting layer 45 include metal oxinoid compound [8-hydroxyquinoline metal complex], naphthalene derivative, anthracene derivative, diphenylethylene derivative, vinylacetone derivative, triphenylamine derivative, butadiene derivative, coumarin derivative, benzoxazole derivative.
  • the electron transport layer 46 has a function of efficiently moving electrons to the light emitting layer 45.
  • Examples of the material of the electron transport layer 46 include organic compounds such as oxadiazole derivatives, triazole derivatives, benzoquinone derivatives, naphthoquinone derivatives, anthraquinone derivatives, tetracyanoanthraquinodimethane derivatives, diphenoquinone derivatives, fluorenone derivatives, silole derivatives, and metals. Examples include oxinoid compounds.
  • the electron injection layer 47 is also called a cathode buffer layer, and has a function of bringing the energy levels of the second electrode 40 and the organic EL layer 39 close to each other and improving the efficiency of electron injection from the second electrode 40 to the organic EL layer 39. are doing.
  • Examples of the material of the electron injection layer 47 include lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), and barium fluoride (BaF 2 ).
  • Such inorganic alkaline compounds, aluminum oxide (Al 2 O 3 ), strontium oxide (SrO) and the like can be mentioned.
  • the second electrode 40 is provided commonly to the plurality of first electrodes 38 (that is, common to the plurality of sub-pixels 13) and covers the organic EL layer 39.
  • the second electrode 40 is electrically connected to the low level power supply wiring 21lp, and is electrically connected to the low level voltage power supply (ELVSS) at the wiring terminal 21t provided in the terminal portion 7 through the low level power supply wiring 21lp.
  • the second electrode 40 has a function of injecting electrons into the organic EL layer 39 and light transparency, and is formed of a material having a small work function in order to improve the efficiency of injecting electrons into the organic EL layer 39. Preferably.
  • Examples of the material of the second electrode 40 include silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), gold (Au), calcium (Ca). , Titanium (Ti), yttrium (Y), sodium (Na), ruthenium (Ru), manganese (Mn), indium (In), magnesium (Mg), lithium (Li), ytterbium (Yb), and the like.
  • the material of the second electrode 40 is, for example, an alloy of magnesium (Mg) and copper (Cu), an alloy of magnesium (Mg) and silver (Ag), an alloy of sodium (Na) and potassium (K).
  • the material of the second electrode 40 may be a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), indium zinc oxide (IZO). . Further, the second electrode 40 may be formed by stacking a plurality of layers made of the above-mentioned materials.
  • the material having a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), an alloy of magnesium (Mg) and copper (Cu), magnesium (Mg) and silver (Ag).
  • An alloy of sodium (Na) and potassium (K) an alloy of lithium (Li), calcium (Ca) and aluminum (Al), lithium fluoride (LiF), calcium (Ca) and aluminum ( Examples thereof include alloys with Al).
  • the sealing layer 17 has a function of protecting the organic EL element 37 from moisture and oxygen.
  • the sealing layer 17 includes a first inorganic film 48 provided so as to cover the light emitting element layer 16, an organic film 49 provided on the first inorganic film 48, and an organic film 49. And a second inorganic film 50 provided so as to cover the.
  • the first inorganic film 48 and the second inorganic film 50 are, for example, silicon oxide (SiO 2 ), aluminum oxide (Al 2 O 3 ), silicon nitride (SiNx) such as trisilicon tetranitride (Si 3 N 4 ), It is formed of an inorganic material such as silicon carbonitride (SiCN).
  • the organic film 49 is formed of an organic material such as an acrylic resin, an epoxy resin, a polyurea resin, a parylene resin, a polyimide resin, or a polyamide resin.
  • the first inorganic film 48, the organic film 49, and the second inorganic film 50 are provided on the entire display region 5 and also on the frame region 6.
  • the peripheral end portions of the first inorganic film 48 and the second inorganic film 50 are positioned outside the peripheral end portion of the organic film 49 in the frame region 6, and are joined to each other.
  • the organic film 49 is enclosed by the first inorganic film 48 and the second inorganic film 50, and is enclosed between the both inorganic films 48 and 50.
  • Such a sealing layer 17 is not provided up to the terminal portion 7 and the bent portion 8.
  • the damming structure portion 9 plays a role of damming the spread of the organic material forming the organic film 49 to the outside of the frame region 6 when the organic material is applied.
  • the damming structure portion 9 includes a first damming wall 51 provided on the display region 5 side and a second damming wall provided outside the first damming wall 51. And 52.
  • the first blocking wall 51 and the second blocking wall 52 are formed in a frame shape that follows the outer peripheral shape of the display region 5 over the entire outer circumference of the flattening film 23, and are similar to each other.
  • the frame regions 6 are arranged at intervals in the width direction of the frame region 6. In the first embodiment, the distance d between the first blocking wall 51 and the second blocking wall 52 is the same in the frame corner portion 6a, the first frame edge portion 6c, and the second frame edge portion 6d. (See FIG. 8).
  • Each of the first blocking wall 51 and the second blocking wall 52 includes a first wall layer 53 provided on the active element layer 15 and a second wall layer 54 provided on the first wall layer 53. I have it.
  • the first wall layer 53 is formed of the same material in the same layer as the flattening film 23.
  • the second wall layer 54 is formed of the same material as the same layer as the edge cover 42.
  • the first blocking wall 51 surrounds the organic film 49 and overlaps with the peripheral end portion of the organic film 49 to limit the formation region of the organic film 49.
  • the organic film 49 is provided to fill the inside of the first blocking wall 51 and covers the entire display region 5 and a part of the inside of the frame region 6.
  • the low-level power supply wiring 21lp includes an inner wiring 60 provided so as to surround the display area 5 and an outer wiring 61 provided so as to surround the inner wiring 60.
  • the inner wiring 60 and the outer wiring 61 are part of the second frame portion 6d on the lower side, the first frame portions 6c on both the left and right sides, both the frame corner portions 6a on the upper side, the frame notch portion 6b, and the second frame edge. They are provided separately from each other so as to extend over the side portion 6d.
  • the inner wiring 60 and the outer wiring 61 are integrally provided with each other at the second frame portion 6d on the lower side, and are drawn out to the terminal portion 7 via the bent portion 8.
  • the low-level power supply wiring 21lp is electrically connected to the low-level voltage power supply ELVSS via the wiring terminal 21t provided in the terminal portion 7.
  • the inner wiring 60 and the outer wiring 61 are composed of the first conductive layer 63 provided in the frame region 6 below the flattening film 23.
  • the first conductive layer 63 includes a relatively narrow inner conductive portion 63 a forming the inner wiring 60 and a relatively wide outer conductive portion 63 b forming the outer wiring 61.
  • the inner conductive portion 63a and the outer conductive portion 63b are formed of the same film in the same layer as the source wiring 21s, the source electrode 28, and the drain electrode 29, and are provided on the interlayer insulating film 27.
  • the inner conductive portion 63a is provided to reduce the electric resistance between the first conductive layer 63 and the second conductive layer 64, and may be omitted.
  • the inner conductive portion 63a is provided from one side to the other side of the trench 36 as a boundary, and is provided at a position corresponding to the entire width direction of the trench 36.
  • the inner conductive portion 63 a is exposed from the flattening film 23 at the bottom of the trench 36 and constitutes the bottom surface of the trench 36.
  • the outer conductive portion 63b is provided from a portion overlapping the flattening film 23 to the second blocking wall 52.
  • the outer conductive portion 63b is exposed from the flattening film 23 between the flattening film 23 and the first blocking wall 51 and between the first blocking wall 51 and the second blocking wall 52.
  • a second conductive layer 64 that electrically connects the second electrode 40 of the organic EL element 37 to the first conductive layer 63 is provided on the flattening film 23 in the frame region 6.
  • the connection conductive portion 10 is configured to include the second conductive layer 64.
  • the second conductive layer 64 is formed in the same layer as the first electrode 38 of the organic EL element 37 by the same material.
  • the second conductive layer 64 is provided from the flattening film 23 to the second blocking wall 52, and is provided between the first wall layer 53 and the second wall layer 54 forming the first blocking wall 51. , And between the first wall layer 53 and the second wall layer 54 that form the second blocking wall 52.
  • the second conductive layer 64 is overlapped with the outer conductive portion 63b between the flattening film 23 and the first blocking wall 51 and between the first blocking wall 51 and the second blocking wall 52. It is in contact with and is connected to the outer conductive portion 63b outside the flattening film 23.
  • the second conductive layer 64 is provided on the flattening film 23 from the outside of the flattening film 23 to the display region 5 side of the trench 36, and covers the inner surface of the trench 36. It is connected to the inner conductive portion 63a exposed inside the trench 36.
  • the second electrode 40 is provided on the flattening film 23 from the display region 5 side of the trench 36 to the outside of the flattening film 23 of the trench 36, and covers the inner surface of the trench 36 together with the second conductive layer 64. There is. Since the inner surface of the trench 36 is covered with the second conductive layer 64 and the second electrode 40 as described above, intrusion of moisture or the like into the display region 5 from the external environment through the trench 36 in the display panel 4 is prevented. It is like this. In addition, the second electrode 40 and the second conductive layer 64 are overlapped and in contact with each other inside the trench 36, and are connected to each other. As a result, the second electrode 40 is electrically connected to the inner conductive portion 63a inside the trench 36 via the second conductive layer 64.
  • the second electrode 40 is electrically connected to the outer conductive portion 63b outside the flattening film 23, and also electrically connected to the inner conductive portion 63a through the trench 36, thereby forming the second conductive layer.
  • the connection conductive portion 10 made of 64 is electrically connected to the low level power supply wiring 21lp.
  • the drive circuit 11 is arranged inside the blocking structure portion 9 (first blocking wall 51) and is covered with the organic film 49.
  • the drive circuit 11 includes a gate driver 70 (also referred to as a scanning line drive circuit) that outputs a gate signal to the gate wiring 21g, and an emission driver 75 (a light emission control circuit or a light emission control circuit that emits an emission control signal to the emission control wiring 21e). Control line drive circuit). Both the gate driver 70 and the emission driver 75 are realized using shift registers.
  • the gate driver 70 includes a plurality of unit circuits 71 that are provided so as to correspond to the gate wirings 21g in a one-to-one manner and that configure each stage of the shift register.
  • the emission driver 75 includes a plurality of unit circuits 76 that are provided so as to correspond to the emission control wirings 21e in a one-to-one manner and that configure each stage of the shift register.
  • the unit circuit 71 of the gate driver 70 and the unit circuit 76 of the emission driver 75 are configured by a combination of a plurality of TFTs 80 and a plurality of capacitors (not shown).
  • Each of these TFTs 80 has the same structure as the first to seventh TFTs 19a, 19b, 19c, 19d, 19e, 19f and 19g that form the pixel circuit 35 (see FIG. 9), and each capacitor forms the pixel circuit 35. It has the same configuration as the capacitor 20.
  • the gate driver 70 and the emission driver 75 are arranged on both sides of the frame region 6 with the trench 36 as a boundary.
  • the gate driver 70 and the emission driver 75 are separately provided in the first frame edge portion 6c and the second frame edge portion 6d.
  • the gate driver 70 includes a first gate driver portion 72 provided on the first frame edge portion 6c and a second gate driver portion 73 provided on the second frame edge portion 6d.
  • the first gate driver portion 72 and the second gate driver portion 73 are provided between the display region 5 and the trench 36, respectively.
  • Each unit circuit 71 (each stage of the shift register) configuring the first gate driver unit 72 has a gate wiring 21g having a positional relationship corresponding to the first frame side portion 6c in the left-right direction among the plurality of gate wirings 21g, that is, It is connected to a gate wiring 21g extending in a direction intersecting the first frame side portion 6c.
  • each unit circuit 71 (each stage of the shift register) that constitutes the second gate driver unit 73 has a gate position corresponding to the frame corner portion 6a of the frame region 6 in the left-right direction among the plurality of gate lines 21g.
  • the wiring 21g that is, the gate wiring 21g extending in the direction intersecting with the frame corner 6a is connected via the routing wiring 80 routed around the frame corner 6a.
  • each of the unit circuits 71 in the first gate driver unit 72 and the second gate driver unit 73 although not shown, a clock signal line for transmitting a clock signal and a start pulse signal line for transmitting an active start pulse signal ( (Both not shown) are connected.
  • Each unit circuit 71 is configured to output a status signal indicating an internal status based on the clock signal.
  • the state signal output from each unit circuit 71 is output to the corresponding gate wiring 21g, and is also applied to the unit circuit 71 of the previous stage as a reset signal and to the unit circuit 71 of the next stage as a set signal.
  • the unit circuit 71 of the first stage is supplied with an activation start pulse signal as a set signal.
  • the gate driver 70 when the active start pulse signal is given to the unit circuit 71 of the first stage, the shift pulse included in the state signal output from the unit circuit 71 of each stage is generated in the first stage based on the clock signal. From the unit circuit 71 of each stage, the state signal is output to the corresponding gate wiring 21g. By such an operation, the gate driver 70 sequentially selects the gate wirings 21g one by one in response to the transfer of the shift pulse and activates them.
  • the emission driver 75 includes a first emission driver portion 77 provided on the first frame portion 6c and a second emission driver portion 78 provided on the second frame portion 6d.
  • the first emission driver portion 77 and the second emission driver portion 78 are provided between the trench 36 and the first dam wall 51, respectively.
  • Each unit circuit 76 (each stage of the shift register) forming the first emission driver unit 77 includes an emission control wiring 21e corresponding to the first frame portion 6c in the left-right direction among the plurality of emission control wirings 21e, that is, a first emission control wiring 21e. It is connected to an emission control wiring 21e extending in a direction intersecting with the frame side portion 6c.
  • each unit circuit 76 (each stage of the shift register) configuring the second emission driver unit 78 has an emission control wiring 21e in a positional relationship corresponding to the frame corner portion 6a of the frame region 6 in the left-right direction, that is, the frame.
  • the emission control wiring 21e extending in the direction intersecting with the corner 6a is connected via the routing wiring 81 routed around the frame corner 6a.
  • each unit circuit 76 includes a clock signal wiring for transmitting a clock signal and a start pulse signal for transmitting a deactivation start pulse signal. Wiring (not shown) or the like is connected.
  • the deactivation start pulse signal is a signal synchronized with the shift pulse of the gate driver 70.
  • Each unit circuit 76 is configured to output a status signal indicating an internal status based on the clock signal.
  • the state signal output from each unit circuit 76 is output to the corresponding emission control wiring 21e and is also applied to the unit circuit 76 of the previous stage as a reset signal and to the unit circuit 76 of the next stage as a set signal.
  • the deactivation start pulse signal is given to the unit circuit 76 of the first stage as a set signal.
  • the emission driver 75 when the deactivation start pulse signal is given to the unit circuit 76 of the first stage, the shift pulse included in the state signal output from the unit circuit 76 of each stage is set to 1 based on the clock signal.
  • the state signal output from the unit circuit 76 of each stage is sequentially transferred from the stage to the subsequent stage, and is output to the corresponding emission control wiring 21e.
  • the emission driver 75 sequentially selects the emission control wirings 21e one by one in response to the transfer of the shift pulse and makes them inactive.
  • the frame corner 6a is not provided with the gate driver 70 and the emission driver 75, or at least one of the first frame side 6c side and the second frame side 6d side. It is provided only on the part side.
  • a length a1 between the display area 5 and the first blocking wall 51 in the frame corner portion 6a is a length b1 between the display area 5 and the first blocking wall 51 in the first frame edge portion 6c, Also, the length is shorter than the length c1 between the display region 5 and the first blocking wall 51 in the second frame portion 6d.
  • the length a2 between the outer edge of the frame corner portion 6a and the second dam wall 52 is the length between the outer edge of the first frame edge portion 6c and the second dam wall 52. It is longer than the length b2 and the length c2 between the outer edge of the second frame edge portion 6d and the second blocking wall 52.
  • the length A between the outer edge of the frame corner portion 6a and the display area 5 is the length B between the outer edge of the first frame edge portion 6c and the display area 5, and the second frame edge.
  • the length C is equal to or longer than the length C between the outer edge of the portion 6d and the display region 5.
  • the crack suppressing structure is a structure in which slits 91 are formed in a plurality of inorganic insulating films forming the active element layer 15, that is, the base coat film 18, the gate insulating film 25, and the interlayer insulating film 27.
  • the slit 91 is formed between the outer edge of the frame corner portion 6a and the second blocking wall 52 so as to expose the substrate resin layer 14 from the base coat film 18, the gate insulating film 25, and the interlayer insulating film 27.
  • a filling layer 92 filled so as to seal the exposed cross section of the active element layer 15 is provided inside the slit 91.
  • the filling layer 92 is formed, for example, in the same layer as the flattening film 23 with the same material.
  • the organic EL display device 1 when the corresponding emission control wiring 21e in each sub-pixel 13 is selected and brought into the inactive state, the organic EL element 37 goes into the non-light emitting state. In that state, the preceding gate wiring 21g (n-1) is selected, and the gate signal is input to the first TFT 19a via the preceding gate wiring 21g (n-1), whereby the first TFT 19a and the fourth TFT 19d are turned on. The voltage of the corresponding initialization voltage wiring 21v is applied to the capacitor 20. Thereby, the charge of the capacitor 20 is discharged, and the voltage applied to the gate electrode 26 of the fourth TFT 19d is initialized.
  • the corresponding gate wiring 21g (n) is selected and activated to turn on the second TFT 19b and the third TFT 19c, and a predetermined voltage corresponding to the source signal transmitted through the corresponding source wiring 21s.
  • the seventh TFT 19g is turned on, and the initialization signal is applied to the first electrode 38 of the organic EL element 37 via the corresponding initialization voltage wire 21v. The charges accumulated in the first electrode 38 are reset.
  • the corresponding emission control wiring 21e is selected, the fifth TFT 19e and the sixth TFT 19f are turned on, and the driving current corresponding to the voltage applied to the gate electrode 26 of the fourth TFT 19d is supplied from the corresponding high level power supply wiring 21hp to the organic EL element 37.
  • the organic EL element 37 emits light with a brightness corresponding to the drive current and an image is displayed.
  • the gate driver 70 and the emission driver 75 are provided so as to sandwich the frame corner portion 6a forming the rounded corner portion 4a of the display panel 4 in the frame area 6. Since the first frame side portion 6c and the second frame side portion 6d are separately provided, the unit circuit 71 of the gate driver 70 and the unit circuit 76 of the emission driver 75 which need to be arranged in the frame corner portion 6a. Can be eliminated or reduced. Thereby, in the frame corner 6a, the length a1 between the display region 5 and the first dam wall 51 can be shortened, and the outer edge and the second dam in the frame corner 6a can be reduced by that amount. The length a2 with the wall 52 can be increased. Therefore, in the rounded corner portion 4a of the display panel 4 having an irregular shape, it is possible to reduce the frame area 6 to narrow the frame and prevent cracks from entering the display area 5.
  • FIG. 11 is a view corresponding to FIG. 8 of the organic EL display device 1 according to this modification.
  • one trench 36 is formed in the flattening film 23, but in the organic EL display device 1 according to this modification, the one shown in FIG.
  • the trench 36 is formed so as to extend adjacent to each other in the frame notch portion 6b, the first frame side portion 6c, and the second frame side portion 6d, and is merged into one in each frame corner portion 6a. Is formed.
  • the inner conductive portion 63a forming the first conductive layer 63 is displayed in the display region more than the one trench 36 provided on the display region 5 side. It is provided over a position closer to the outer peripheral side of the frame region 6 than the other trench 36 provided to the outer peripheral side of the frame region 6 from the position on the 5 side, and corresponds to both adjacent two trenches 36. There is a positional relationship.
  • the second conductive layer 64 covers the inner surfaces of both trenches 36 and is connected to the inner conductive portion 63 a exposed inside each trench 36.
  • the second electrode 40 is superposed on and in contact with the second conductive layer 64 on the flattening film 23 and inside both trenches 36, and is electrically connected to the inner conductive portion 63 a via the second conductive layer 64. In addition to being connected, it is also electrically connected to the outer conductive portion 63b on the outer periphery of the flattening film 23.
  • the organic EL display device 1 in the frame notch portion 6b, the first frame side portion 6c, and the second frame side portion 6d, two trenches 36 are formed so as to extend adjacent to each other, Since the second electrode 40 and the first conductive layer 63b are electrically connected to each other inside the trenches 36 via the second conductive layer 64, the contact between the second electrode 40 and the second conductive layer 64 is made. The area and the contact area between the first conductive layer 63 and the second conductive layer 64 can be increased. Thereby, the electric resistance between the second electrode 40 and the first conductive layer 63 can be appropriately reduced, and the display quality of the organic EL display device 1 can be improved. Moreover, since the trenches 36 are merged into one in each frame corner 6a, the narrowing of the frame corner 6a is not hindered.
  • FIG. 12 is a perspective view of an information terminal 100 equipped with the organic EL display device 1 according to the second embodiment.
  • FIG. 13 is a plan view showing a schematic configuration of the display panel 4 which constitutes the organic EL display device 1 according to the second embodiment.
  • the display surface 3 including the screen 2 is flat across the front surface.
  • the organic EL display device 1 according to the second embodiment is , A flexible display having bending deformability is configured, and as shown in FIG. 12, the left and right end portions are bent so that the display surface 3 including the screen 2 is provided not only on the front surface of the information terminal 100 but also on both left and right side surfaces.
  • the information terminal 100 is mounted in this manner.
  • the display area 5 of the organic EL display device 1 has a main surface display area 5M facing the front surface of the display panel 4 and side surface display areas 5S facing the sides of the display panel 4 on the left and right sides of the main surface display area 5M. are doing.
  • dashed-dotted lines extending in the up-down direction on the left and right sides of the display panel 4 indicate boundaries between the main surface display area 5M and the side surface display area 5S.
  • the frame area 6 is larger than when the display surface 3 is flat over the entire surface. Can be widened.
  • this organic EL display device 1 as shown in FIG.
  • the gate driver is also used in the frame corner 6a of the frame region 6 on the side of the first frame side 6c by utilizing the space expanded by the frame region 6.
  • a third gate driver portion 74 that constitutes 70 and a third emission driver portion 79 that constitutes the emission driver 75 are arranged.
  • the unit circuit 76 of the third emission driver unit 79 can be increased.
  • the preferred embodiment and its modification have been described as examples of the technology of the present disclosure.
  • the technology of the present disclosure is not limited to this, and is also applicable to the embodiment in which changes, replacements, additions, omissions, etc. are appropriately made.
  • the constituent elements described in the accompanying drawings and the detailed description may include constituent elements that are not essential for solving the problems. Therefore, it should not be immediately recognized that these non-essential components are essential based on the fact that the non-essential components are described in the accompanying drawings and the detailed description.
  • both the gate driver 70 and the emission driver 75 are provided separately in the first frame part 6c and the second frame part 6d, but the technique of the present disclosure is not limited to this. Not exclusively. For example, only the gate driver 70 may be provided separately in the first frame portion 6c and the second frame portion 6d, or only the emission driver 75 may be provided in the first frame portion 6c and the second frame portion 6d. May be provided separately.
  • the length A between the outer edge of the rounded corner 6a of the frame area 6 and the display area 5 is the same as the outer edge of the first frame edge 6c and the display area 5. It is assumed that the length B between them is approximately the same as or longer than the length C between the outer edge of the second frame edge portion 6d and the display region 5, but the technique of the present disclosure is not limited to this. Not limited to The length A between the outer edge of the round corner portion 6a of the frame area 6 and the display area 5 is shorter than the length B between the outer edge of the first frame edge portion 6c and the display area 5. Alternatively, the length may be shorter than the length C between the outer edge of the second frame edge portion 6d and the display area 5.
  • the organic EL layer 39 is individually provided in each sub-pixel 13, but the application range of the technology of the present disclosure is not limited to this.
  • the organic EL layer 39 may be provided commonly to the plurality of sub-pixels 13.
  • the organic EL display device 1 may include a color filter or the like to express the color tone of each sub-pixel 13.
  • the mode in which the three-color sub-pixels 13r, 13g, and 13b configuring each pixel 12 are provided in a stripe array is illustrated, but the technique of the present disclosure is not limited to this.
  • the sub-pixels 13 forming each pixel 12 are not limited to three colors and may be four or more colors. Further, the array of the plurality of sub-pixels 13 forming each pixel 12 may be another array such as a pen tile array.
  • the organic EL display device 1 using the substrate resin layer 14 as the substrate is illustrated, but the technique of the present disclosure is not limited to this.
  • a substrate made of an inorganic material such as glass or quartz, a plastic such as polyethylene terephthalate, or a ceramic such as alumina may be used.
  • the substrate may be a metal substrate such as aluminum or iron coated on one side with silica gel or an organic insulating material, or a substrate whose surface is insulated by a method such as anodic oxidation. I don't mind.
  • the top gate structure is adopted for the first to seventh TFTs 19a, 19b, 19c, 19d, 19e, 19f, and 19g, but the application range of the technology of the present disclosure is this. Not limited to The first to seventh TFTs 19a, 19b, 19c, 19d, 19e, 19f, 19g may have a bottom gate structure.
  • the organic EL display device 1 in which the first electrode 38 is the anode and the second electrode 40 is the cathode is illustrated, but the application range of the technology of the present disclosure is not limited to this.
  • the technology of the present disclosure can be applied to, for example, the organic EL display device 1 in which the laminated structure of the organic EL layer 39 is inverted and the first electrode 38 serves as a cathode and the second electrode 40 serves as an anode. .
  • the organic EL layer 39 having a five-layer laminated structure of the hole injection layer 43, the hole transport layer 44, the light emitting layer 45, the electron transport layer 46, and the electron injection layer 47 is exemplified.
  • the application range of the technology of the present disclosure is not limited to this.
  • the organic EL layer 39 may have, for example, a three-layer laminated structure including a hole injection layer / hole transport layer, a light emitting layer, and an electron transport layer / electron injection layer, and any structure can be adopted. Is.
  • the organic EL display device 1 is illustrated as the display device in the first embodiment and the second embodiment, the scope of application of the technology of the present disclosure is not limited to this.
  • the technology of the present disclosure is applied to a display device including a plurality of light emitting elements driven by current, for example, a display device including a QLED (Quantum-dot Light Emitting Diode) which is a light emitting element using a quantum dot-containing layer. It is possible to
  • the technique of the present disclosure is useful for a display device including a display panel having a deformed shape including rounded corners.
  • Electron injection layer 48 ... 1st inorganic film 49 ... organic film 50 ... 2nd inorganic film 51 ... 1st dam wall 52 ... 2nd dam wall 53 ... 1st wall layer 54 ... 2nd wall layer 60 ... inner wiring 61 ... outer wiring 63 First conductive layer 63a Inner conductive portion 63b Outer conductive portion 64 Second conductive layer 70 Gate driver 71 Unit circuit 72 First gate driver 73 Second gate driver 74 Third gate driver 75 ... Emission driver 76 ... Unit circuit 77 ... First emission driver section 78 ... Second emission driver section 79 ... Third emission Driver unit 80 ... lead wire 81 ... lead wire 91 ... slit 92 ... filling layer 100 ... information terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

表示パネル（４）で表示領域（５）を囲むように設けられた額縁領域（６）は、表示パネル（４）における平面視での外縁形状が湾曲状をなす丸角部（４ａ）を構成する額縁角部（６ａ）と、額縁角部（６ａ）を挟むように設けられた２辺のうち、ゲート配線（２１ｇ）に平行な１辺を構成する第１額縁辺部（６ｃ）と、ソース配線（２１ｓ）に平行な１辺を構成する第２額縁辺部（６ｄ）とを含み、ゲートドライバ（７０）およびエミッションドライバ（７５）は、第１額縁辺部（６ｃ）と第２額縁辺部（６ｄ）とに分けて設けられている。

Description

表示装置
　本開示は、表示装置に関する。
　近年、液晶表示装置に代わる表示装置として、有機ＥＬ（Electro Luminescence）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。
　有機ＥＬ表示装置には、水分や酸素などの浸入による有機ＥＬ素子の劣化を抑制すべく、有機ＥＬ素子を覆う封止層が設けられている。この封止層による封止構造としては、有機膜と無機膜とからなる積層膜により当該封止層を構成する構造が提案されている。封止層を構成する有機膜は、例えばインクジェット法により形成される。このような有機膜を含む封止層を備える有機ＥＬ表示装置には、その製造過程で有機膜を形成するための有機材料（インク）の額縁領域の外側への広がりを堰き止める堰止め壁が設けられている。
　また、表示装置には、利便性を向上させたりデザイン性を高めたりするために、従来は平面視で矩形状であった表示領域を矩形状とは異なる異形形状とした表示パネルが多く用いられるようになっている。
　このような表示パネルでは、例えば、四隅が丸くコーナーカットされた丸角部を構成しており、それら各丸角部に対応するように、表示領域も四隅に湾曲状の外縁形状をなす丸角部をそれぞれ有している。当該表示パネルでは、ゲートドライバやエミッションドライバなどの駆動回路が、額縁領域において、堰止め壁の内側で表示領域の丸角部の外周に沿うように、表示パネルの丸角部と隣り合う辺を構成する１の額縁辺部に配置される他、特許文献１に開示されるように表示パネルの丸角部を構成する額縁角部にも配置される。
特開２０１７－１３４３３９号公報
　前述の表示装置では、表示パネルの四隅が丸くコーナーカットされるため、四隅の額縁角部で表示パネルを構成するアクティブ素子層の無機絶縁膜にクラックが形成されやすい。アクティブ素子層の無機絶縁膜にクラックが形成されると、クラック形成箇所を起点として水分が表示領域に浸入することが懸念される。そうしたクラックの形成を防止するには、表示パネルの額縁領域における外側端縁と堰止め壁との間の長さを、額縁角部で額縁辺部よりも長くしておくことが考えられる。
　しかし、特許文献１のように、表示領域の丸角部外周に沿わせて額縁角部に駆動回路を配置する場合には、額縁角部において、表示領域と堰止め壁との間の距離を比較的長くとらざるを得ない。この場合、駆動回路を設ける分だけ額縁領域を丸角部で幅広にするか、或いは、駆動回路を設ける分だけ額縁領域の外側端縁と堰止め壁との間の距離を短くすることが必要になる。前者を採ると、表示パネルの狭額縁化が妨げられる。他方、後者を採ると、上述したクラックの発生を招くおそれがある。
　本開示の技術は、斯かる点に鑑みてなされたものであり、その目的とするところは、丸角部において狭額縁化が可能な異形形状の表示パネルを備える表示装置を提供することにある。
　本開示の技術に係る表示装置は、ベース基板と、前記ベース基板上に設けられた複数のアクティブ素子、複数の表示用配線および駆動回路を含むアクティブ素子層と、前記アクティブ素子層上に設けられた複数の発光素子を含む発光素子層と、前記発光素子層を覆うように設けられた有機膜を含む封止層と、を備え、前記ベース基板、前記アクティブ素子層、前記発光素子層および前記封止層が、画像表示を行う表示領域と該表示領域を囲むように設けられた額縁領域とを有し且つ平面視での外形形状が湾曲状なす丸角部が少なくとも１つ設けられた表示パネルを構成し、前記表示領域には、前記表示用配線として、第１方向に互いに平行に延びる複数のゲート配線と、前記複数のゲート配線と平行に延びる複数のエミッション制御配線と、前記複数のゲート配線および前記複数のエミッション制御配線と交差する第２方向に延びる複数のソース配線とが設けられ、且つ、前記発光素子を含む画素回路が前記ゲート配線と前記ソース配線との交差部毎に設けられ、前記額縁領域には、前記駆動回路として、前記ゲート配線にゲート信号を出力するゲートドライバと、前記エミッション制御配線にエミッション制御信号を出力するエミッションドライバとが設けられ、且つ、前記有機膜を取り囲む堰止め壁が設けられ、前記額縁領域は、前記表示パネルの丸角部を構成する額縁角部と、該額縁角部を挟むように設けられた２辺のうち、前記ゲート配線に平行な１辺を構成する第１額縁辺部と、前記ソース配線に平行な１辺を構成する第２額縁辺部とを含み、前記ゲートドライバおよび前記エミッションドライバの少なくとも一方のドライバは、前記第１額縁辺部と前記第２額縁辺部とに分けて設けられ、前記額縁角部の少なくとも一部における前記表示領域と前記堰止め壁との間の長さは、前記第１額縁辺部における前記表示領域と前記堰止め壁との間の長さよりも短いことを特徴とする。
　上記の表示装置によれば、駆動回路であるゲートドライバおよびエミッションドライバの少なくとも一方のドライバを、額縁領域において表示パネルの丸角部を構成する額縁角部を挟むように設けられた第１額縁辺部と第２額縁辺部とに分けて設けるようにしたので、額縁角部に配置する必要のある駆動回路を無くすか、或いは減らすことができる。これにより、額縁角部における表示領域と堰止め壁との間の長さを短くすることができる。そして、額縁角部の少なくとも一部における表示領域と堰止め壁との間の長さを第１額縁辺部における表示領域と堰止め壁との間の長さよりも短くしたので、表示パネルの丸角部において狭額縁化を実現することができる。
図１は、第１の実施形態に係る有機ＥＬ表示装置が搭載された情報端末の斜視図である。 図２は、第１の実施形態に係る有機ＥＬ表示装置を構成する表示パネルの概略構成を示す平面図である。 図３は、第１の実施形態に係る有機ＥＬ表示装置を構成する表示パネルの概略構成を示す平面図である。 図４は、図２のIVで囲んだ表示パネルの表示領域の一部を示す平面図である。 図５は、図３のV－V線における表示領域の一部の概略構成を示す断面図である。 図６は、第１の実施形態に係る有機ＥＬ表示装置を構成する表示パネルに設けられる画素回路の等価回路図である。 図７は、第１の実施形態に係る有機ＥＬ表示装置を構成する表示パネルに設けられる有機ＥＬ層の積層構造を示す断面図である。 図８は、図２のVIIIで囲んだ表示パネルの丸角部およびその周辺の概略構成を示す平面図である。 図９は、図８のIX－IX線における表示パネルの額縁領域の断面図である。 図１０は、図８のX－X線における表示パネルの額縁領域の断面図である。 図１１は、第１の実施形態の変形例に係る有機ＥＬ表示装置の図８相当図である。 図１２は、第２の実施形態に係る有機ＥＬ表示装置が搭載された情報端末の斜視図である。 図１３は、第２の実施形態に係る有機ＥＬ表示装置を構成する表示パネルの概略構成を示す平面図である。
　以下、例示的な実施形態を図面に基づいて詳細に説明する。
　なお、以下の実施形態では、或る膜や層、素子などの構成要素の上にその他の膜や層、素子などの構成要素が設けられているまたは形成されているとする記載は、或る構成要素の直上にその他の構成要素が在る場合のみを意味するのではなく、それら両構成要素の間に、それら以外の膜や層、素子などの構成要素が介在されている場合をも含む。
　また、以下の実施形態では、或る膜や層、素子などの構成要素が他の膜や層、素子などの構成要素に接続されているとする記載は、特に断らない限り電気的に接続されていることを意味し、本開示の技術の趣旨を逸脱しない範囲において、直接的な接続を意味する場合のみならず、それら以外の膜や層、素子などの構成要素を介した間接的な接続を意味する場合をも含み、或る構成要素に他の構成要素が一体化されている、つまり或る構成要素の一部が他の構成要素を構成している場合も含み得る。
　また、以下の実施形態では、「同層」との記載は、比較対象の膜や層と同一プロセスにて形成されていることを意味し、「下層」との記載は、比較対象の膜や層、素子よりも先のプロセスにて形成されていることを意味し、「上層」との記載は、比較対象の膜や層よりも後のプロセスで形成されていることを意味する。
　《第１の実施形態》
　図１は、この第１の実施形態に係る有機ＥＬ表示装置１が搭載された情報端末１００の斜視図である。図２および図３は、有機ＥＬ表示装置１を構成する表示パネル４の概略構成を示す平面図である。図４は、図２のIVで囲んだ表示パネル４の表示領域５の一部を示す平面図である。図５は、図４のV－V線における表示領域５の一部の概略構成を示す断面図である。図６は、表示パネル４に設けられる画素回路３５の等価回路図である。図７は、表示パネル４に設けられる有機ＥＬ層３９の積層構造を示す断面図である。図８は、図１のVIIIで囲んだ表示パネル４の丸角部４ａおよびその周辺の概略構成を示す平面図である。図９は、図８のIX－IX線における表示パネル４の額縁領域６の断面図である。図１０は、図８のX－X線における表示パネル４の額縁領域６の断面図である。
　　－ 有機ＥＬ表示装置の概略構成 －
　有機ＥＬ表示装置１は、図１に示すようなスマートフォンと呼ばれる携帯電話機などの情報端末１００に搭載される薄型の電子機器であって、全面に亘ってフラットな表示面２を有し、表示面２に含まれる画面３をユーザーに呈するようになっている。有機ＥＬ表示装置１は、画面３を構成する縦長な表示パネル４を備えている。この表示パネル４において、画面３に向かって上下長さ方向Ｄ１が第１方向に相当し、左右幅方向Ｄ２が第２方向に相当する。
　表示パネル４は、柔軟性（可撓性）を有する板状体であって、図２および図３に示すように、平面視で矩形とは異なる異形形状の外形に形成されている。具体的には、表示パネル４の四隅は、それぞれ平面視で外形形状が湾曲状（Ｒ形状）をなす丸みを有する丸角部４ａとされ、且つ、表示パネル４の上側１辺の左右幅方向における中間部分には、凹形状のノッチ部４ｂが設けられている。ノッチ部４ｂは、例えばカメラモジュールなどの搭載部品を収容する箇所を構成する。この表示パネル４は、画像表示を行う表示領域５と、表示領域５の周囲に位置する額縁領域６とを有している。
　表示領域５は、表示パネル４の表示面３のうち画面５を構成する領域であって、表示パネル４の外形に倣うような異形形状に設けられ、表示パネル４の丸角部４ａに対応して設けられた平面視で湾曲状の外形形状を有する表示角部５ａと、表示パネル４のノッチ部４ｂに対応して設けられた凹形状の表示ノッチ部５ｂとを含んでいる。また、額縁領域６は、表示パネル４の表示面３のうち画面３以外の非表示部分を構成する領域であって、表示パネル４の丸角部４ａを構成する額縁角部６ａと、表示パネル４のノッチ部４ｂを構成する額縁ノッチ部６ｂとを含んでいる。
　そして、この額縁領域６は、個々の額縁角部６ａを挟むように設けられた２辺のうち、上下長さ方向に平行な１辺を構成する第１額縁辺部６ｃと、左右幅方向に平行な１辺を構成する第２額縁辺部６ｄとを含んでいる。第１額縁辺部６ｃは、額縁領域６の左右両側の辺を構成している。第２額縁辺部６ｄは、額縁領域６の上側で額縁角部６ａと額縁ノッチ部６ｂとの間の辺を構成し、額縁領域６の下側で隣り合う額縁角部６ａ間の辺を構成している。
　額縁領域６はさらに、画面３下側に位置する第２額縁辺部６ｄから延び出た延出部６ｅを有している。当該延出部６ｅの端部には、外部回路と接続するための端子部７が設けられている。端子部７には、図示しないが表示制御回路が実装されたＦＰＣ（Flexible Printed Circuit）などの配線基板が接続される。また、表示領域５と端子部７との間の額縁領域６には、端子部７を装置裏側に配置させるよう折り曲げられる折曲げ部８が設けられている。
　また、このような額縁領域６には、表示領域５を囲むように堰止め構造部９が設けられていると共に、有機ＥＬ素子３７の陰極（第２電極４０）や表示領域５内に設けられた表示用配線２１と接続された複数の引き回し配線２１ｆが設けられている。引き回し配線２１ｆには、ソース配線２１ｓ、ハイレベル電源配線２１ｈｐ、ローレベル電源配線２１ｌｐなどが含まれている。有機ＥＬ素子３７の陰極とローレベル電源配線２１ｌｐとは、額縁領域６に設けられた接続導電部１０（図３で斜線を付した部分）にて導通がとられている。端子部７には、それら引き回し配線２１ｆとの導通をとるための配線端子２１ｔが所定のパターンで配列されている。そして、堰止め構造部９の内側にある額縁領域６には、表示パネル４を駆動するための駆動回路１１がモノリシック回路として設けられている。
　表示領域５は、表示パネル４の表示面３のうち画面５を構成する領域であって、図４に示す画素１２が複数設けられてなる。これら複数の画素１２は、マトリクス状に配置されている。各画素１２は、例えば、赤色の階調表示を行うサブ画素１３ｒ、緑色の階調表示を行うサブ画素１３ｇおよび青色の階調表示を行うサブ画素１３ｂからなる３色のサブ画素１３を含んで構成されている。これら３色のサブ画素１３ｒ，１３ｇ，１３ｂは、例えばストライプ配列で配置されている。
　表示パネル４は、これら個々のサブ画素１３ｒ，１３ｇ，１３ｂでの階調表示をアクティブ素子により制御するアクティブマトリクス駆動方式を採用している。この表示パネルは、図５に示すように、樹脂基板層１４と、樹脂基板層１４上に設けられたアクティブ素子層１５と、アクティブ素子層１５上に設けられた発光素子層１６と、発光素子層１６を覆うように設けられた封止層１７とを備えている。この表示パネル４の表面には、タッチセンサ機能や光学補償機能、保護機能などの機能を有する機能フィルム（不図示）が貼り付けられる。また、表示パネル４の裏面には、保護フィルム（不図示）が貼り付けられる。
　　－ 樹脂基板層の構成 －
　樹脂基板層１４は、例えば、ポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂、アクリル樹脂、ポリシロキサン樹脂などの有機材料、または、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸窒化シリコン（ＳｉＯｘＮｙ；ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ；ｘ＞ｙ）（ｘ，ｙは正数、以下同じ）などの無機材料からなる無機絶縁膜と上記有機材料からなる樹脂膜との積層膜によって形成されており、可撓性を有している。この樹脂基板層１４は、樹脂製の基板であって、ベース基板の一例である。
　　－ アクティブ素子層の構成 －
　アクティブ素子層１５は、樹脂基板層１４上に設けられたベースコート膜１８と、ベースコート膜１８上に設けられた複数のＴＦＴ（Thin Film Transistor）１９と、複数のキャパシタ２０と、各種の表示用配線２１と、各種の駆動回路１１と、これら複数のＴＦＴ１９、複数のキャパシタ２０、各種の表示用配線２１および各種の駆動回路１１を覆うように設けられた平坦化膜２３とを含んでいる。ここで、ＴＦＴ１９は、アクティブ素子の一例である。
　ベースコート膜１８は、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸窒化シリコン（ＳｉＯｘＮｙ；ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ；ｘ＞ｙ）などからなる無機絶縁層の単層膜または積層膜によってそれぞれ構成されている。複数のＴＦＴ１９およびキャパシタ２０は、サブ画素１３毎に設けられている。
　表示用配線２１として、表示領域５には、図２および図３に示すように、ゲート信号を伝達する複数のゲート配線２１ｇと、エミッション制御信号を伝達するエミッション制御配線２１ｅと、初期化電圧を供給する初期化電圧配線２１ｖと、ソース信号を伝達する複数のソース配線２１ｓと、有機ＥＬ素子３７に電流を供給するための複数のハイレベル電源配線２１ｈｐとが設けられ、額縁領域６には、表示領域５内に設けられた表示用配線２１と電気的に接続された複数の引き回し配線２１ｆと、駆動回路１１の動作を制御するためのクロック信号配線やスタートパルス信号配線などの複数の制御配線（不図示）とが設けられている。表示領域５において、同種の表示用配線２１同士（ゲート配線２１ｇ同士、エミッション制御配線２１ｅ同士、ソース配線２１ｓ同士、ハイレベル電源配線２１ｈｐ同士）は、互いに平行に延びている。
　複数のゲート配線２１ｇは、端子部７が設けられた辺に沿う方向である左右幅方向Ｄ１（第１方向）に互いに平行に延びている。複数のエミッション制御配線２１ｅおよび複数の初期化電圧配線２１ｖは、ゲート配線２１ｇに沿って互いに平行に方向に延びている。各ソース配線２１ｓは、ゲート配線２１ｇおよびエミッション制御配線２１ｅと交差する方向である上下長さ方向Ｄ２（第２方向）に互いに平行に延びている。複数のハイレベル電源配線２１ｈｐは、ソース配線２１ｓに沿って互いに平行に延びている。
　ゲート配線２１ｇとエミッション制御配線２１ｅとは、同一層に同一材料によって形成されている。ソース配線２１ｓとハイレベル電源配線２１ｈｐとは、同一層に同一材料によって形成されている。初期化電圧配線２１ｖのみがその他の表示用配線２１ｇ，２１ｅ，２１ｓ，２１ｈｐとは別個の層に形成されている。これらゲート配線２１ｇ、エミッション制御配線２１ｅ、初期化電圧配線２１ｖ、ソース配線２１ｓおよびハイレベル電源配線２１ｈｐは、互いに絶縁されており、全体として格子状に形成されている。これら表示用配線２１のうちゲート配線２１ｇとソース配線２１ｓとは各サブ画素１３を区画している。
　複数のＴＦＴ１９は、第１ＴＦＴ１９ａ、第２ＴＦＴ１９ｂ、第３ＴＦＴ１９ｃ、第４ＴＦＴ１９ｄ、第５ＴＦＴ１９ｅ、第６ＴＦＴ１９ｆおよび第７ＴＦＴ１９ｇを含んでいる（図６参照）。これら第１～第７ＴＦＴ１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆ，１９ｇはそれぞれ、例えばトップゲート構造を採用したＰチャネル型の薄膜トランジスタである。
　具体的には、これら第１～第７ＴＦＴ１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆ，１９ｇは、ベースコート膜１８上に設けられた島状の半導体層２４と、半導体層２４を覆うように設けられたゲート絶縁膜２５と、ゲート絶縁膜２５を介して半導体層２４の一部（チャネル領域）と重なるゲート電極２６と、ゲート電極２６を覆うように設けられた層間絶縁膜２７と、層間絶縁膜２７上に設けられたソース電極２８およびドレイン電極２９とを備えている。図５には、第４ＴＦＴ１９ｄおよび第６ＴＦＴ１９ｆのみを図示するが、第１ＴＦＴ１９ａ、第２ＴＦＴ１９ｂ、第３ＴＦＴ１９ｃ、第５ＴＦＴ１９ｅおよび第７ＴＦＴ１９ｇも同様な構成を有している。また、図５に示す例において、第４ＴＦＴ１９ｄと第６ＴＦＴ１９ｆとは、ソース電極２８とドレイン電極２９によって接続されているが、半導体層２４の導体領域が連続して形成されていてもよい。
　半導体層２４は、例えば、低温ポリシリコン（ＬＴＰＳ：Low Temperature Polycrystalline Silicon）や酸化物半導体などによって形成されている。ゲート絶縁膜２５は、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸窒化シリコン（ＳｉＯｘＮｙ；ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ；ｘ＞ｙ）などからなる無機絶縁層の単層膜または積層膜によってそれぞれ構成されている。
　ゲート電極２６は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）などからなる金属層の単層膜または積層膜によって形成されている。ゲート配線２１ｇおよびエミッション制御配線２１ｅは、このゲート電極２６と同一層に同一材料によってそれぞれ形成されている。
　層間絶縁膜２７は、第１層間絶縁膜３０と第２層間絶縁膜３１との積層膜によって構成されている。これら第１層間絶縁膜３０および第２層間絶縁膜３１は、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸窒化シリコン（ＳｉＯｘＮｙ；ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ；ｘ＞ｙ）などからなる無機絶縁層の単層膜または積層膜によってそれぞれ構成されている。
　ソース電極２８とドレイン電極２９とは、互いに離間しており、ゲート絶縁膜２５および層間絶縁膜２７に形成されたコンタクトホール３２を介して半導体層２４におけるゲート電極２６と重なる領域（チャネル領域）を挟んだ位置で異なる部分（ソース領域、ドレイン領域）にそれぞれ接続されている。ソース電極２８およびドレイン電極２９は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）などからなる金属層の単層膜または積層膜によって形成されている。ソース配線２１ｓおよびハイレベル電源配線２１ｈｐは、これらソース電極２８およびドレイン電極２９と同一層に同一材料によってそれぞれ形成されている。
　キャパシタ２０は、ゲート絶縁膜２５上に設けられた下層電極３３と、下層電極３３を覆うように設けられた第１層間絶縁膜３０と、第１層間絶縁膜３０を介して下層電極３３と重なる上層電極３４とを備えている。下層電極３３は、ゲート配線２１ｇおよびゲート電極２６と同一層に同一材料によって形成されている。上層電極３４は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）などからなる金属層の単層膜または積層膜によって形成されている。初期化電圧配線２１ｖは、この上層電極３４と同一層に同一材料によって形成されている。
　上述したアクティブ素子層１５に含まれる第１ＴＦＴ１９ａ、第２ＴＦＴ１９ｂ、第３ＴＦＴ１９ｃ、第４ＴＦＴ１９ｄ、第５ＴＦＴ１９ｅ、第６ＴＦＴ１９ｆおよび第７ＴＦＴ１９ｇと、キャパシタ２０と、ゲート配線１６ｇ、エミッション制御配線１６ｅ、初期化電圧配線１６ｖ、ソース配線１６ｓおよびハイレベル電源配線１６ｈｐと、発光素子層１６に含まれる有機ＥＬ素子３７とは、図６に示す画素回路３５を構成している。画素回路３５は、ゲート配線２１ｇとソース配線２１ｓとの交差部毎に設けられ、各サブ画素１３を構成している。
　以下、１つの画素回路３５に着目して当該画素回路３５の構成について説明する。なお、画素回路３５に着目した説明において、着目した画素回路３５に対応するゲート配線２１ｇを「対応ゲート配線」と称して参照符号に「２１ｇ（ｎ）」を付し、ゲート配線２１ｇの走査順において対応ゲート配線２１ｇ（ｎ）の直前のゲート配線２１ｇを「先行ゲート配線」と称して参照符号に「２１ｇ（ｎ－１）」と付す。また、着目した画素回路３５に対応するエミッション制御配線２１ｅを「対応エミッション制御配線」、着目した画素回路３５に対応する初期化電圧配線２１ｖを「対応初期化電圧配線」と称し、着目した画素回路３５に対応するソース配線２１ｓを「対応ソース配線」、着目した画素回路３５に対応するハイレベル電源配線２１ｈｐを「対応ハイレベル電源配線」と称する。また、第１～第７ＴＦＴ１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆ，１９ｇにおいて、ゲート電極２６は制御端子に相当し、ソース電極２８およびドレイン電極２９のうち一方の電極は第１導通端子に相当し、他方の電極は第２導通端子に相当する。
　画素回路３５では、第１ＴＦＴ１９ａは、先行ゲート配線２１ｇ（ｎ－１）と対応初期化電圧配線２１ｖとキャパシタ２０との間に設けられた初期化用トランジスタであって、スイッチング素子として機能する。第１ＴＦＴ１９ａにおいて、制御端子は、先行ゲート配線２１ｇ（ｎ－１）に接続され、第１導通端子は、初期化電圧配線２１ｖに接続され、第２導通端子は、キャパシタ２０の下層電極３３に接続されている。この第１ＴＦＴ１９ａは、先行ゲート配線２１ｇ（ｎ－１）の選択に応じて、初期化電圧配線２１ｖの電圧をキャパシタ２０に印加することにより、第４ＴＦＴ１９ｄのゲート電極２６にかかる電圧を初期化する。
　第２ＴＦＴ１９ｂは、対応ゲート配線２１ｇ（ｎ）と第４ＴＦＴ１９ｄとの間に設けられた補償用トランジスタであって、スイッチング素子として機能する。第２ＴＦＴ１９ｂにおいて、制御端子は、対応ゲート配線２１ｇ（ｎ）に接続され、第１導通端子は、第４ＴＦＴ１９ｄの第２導通端子に接続され、第２導通端子は、第４ＴＦＴ１９ｄの制御端子に接続されている。この第２ＴＦＴ１９ｂは、対応ゲート配線２１ｇ（ｎ）の選択に応じて第４ＴＦＴ１９ｄをダイオード接続状態にして、第４ＴＦＴ１９ｄの閾値電圧を補償する。
　第３ＴＦＴ１９ｃは、対応ゲート配線２１ｇ（ｎ）と対応ソース配線２１ｓと第４ＴＦＴ１９ｄとの間に設けられた書込み用トランジスタであって、スイッチング素子として機能する。第３ＴＦＴ１９ｃにおいて、制御端子は、対応ゲート配線２１ｇ（ｎ）に接続され、第１導通端子は、対応ソース配線２１ｓに接続され、第２導通端子は、第４ＴＦＴ１９ｄの第１導通端子に接続されている。この第３ＴＦＴ１９ｃは、対応ゲート配線２１ｇ（ｎ）の選択に応じて対応ソース配線２１ｓの電圧を第４ＴＦＴ１９ｄの第１導通端子に印加する。
　第４ＴＦＴ１９ｄは、第１ＴＦＴ１９ａ、第２ＴＦＴ１９ｂおよびキャパシタ２０と、第３ＴＦＴ１９ｃおよび第５ＴＦＴ１９ｅと、第６ＴＦＴ１９ｆとの間に設けられた駆動用トランジスタである。第４ＴＦＴ１９ｄにおいて、制御端子は、第２ＴＦＴ１９ｂの第２導通端子に接続されていると共に、キャパシタ２０の下層電極３３に接続され、第１導通端子は、第３ＴＦＴ１９ｃの第２導通端子に接続されていると共に、第５ＴＦＴ１９ｅの第２導通端子に接続され、第２導通端子は、第２ＴＦＴ１９ｂの第１導通端子に接続されていると共に、第６ＴＦＴ１９ｆの第１導通端子に接続されている。この第４ＴＦＴ１９ｄは、制御端子と第１導通端子との間にかかる電圧に応じた駆動電流を第６ＴＦＴ１９ｆの第１導通端子に印加する。
　第５ＴＦＴ１９ｅは、対応エミッション制御配線２１ｅと対応ハイレベル電源配線２１ｈｐと第４ＴＦＴ１９ｄとの間に設けられた電源供給用トランジスタであって、スイッチング素子として機能する。第５ＴＦＴ１９ｅにおいて、制御端子は、対応エミッション制御配線２１ｅに接続され、第１導通端子は対応ハイレベル電源配線２１ｈｐに接続され、第２導通端子は、第４ＴＦＴ１９ｄの第１導通端子に接続されている。この第５ＴＦＴ１９ｅは、対応エミッション制御配線２１ｅの選択に応じて対応ハイレベル電源配線２１ｈｐの電圧を第４ＴＦＴ１９ｄの第１導通端子に印加する。
　第６ＴＦＴ１９ｆは、対応エミッション制御配線２１ｅと第２ＴＦＴ１９ｂおよび第４ＴＦＴ１９ｄと有機ＥＬ素子３７との間に設けられた発光制御用トランジスタであって、スイッチング素子として機能する。第６ＴＦＴ１９ｆにおいて、制御端子は、対応エミッション制御配線２１ｅに接続され、第１導通端子は、第４ＴＦＴ１９ｄの第２導通端子に接続され、第２導通端子は、有機ＥＬ素子３７の陽極（第１電極３８）に接続されている。この第６ＴＦＴ１９ｆは、対応エミッション制御配線２１ｅの選択に応じて前記駆動電流を有機ＥＬ素子３７に印加する。
　第７ＴＦＴ１９ｇは、対応ゲート配線２１ｇ（ｎ）と対応初期化電圧配線２１ｖと有機ＥＬ素子３７との間に設けられた陽極ディスチャージ用トランジスタであって、スイッチング素子として機能する。第７ＴＦＴ１９ｇにおいて、制御端子は、対応ゲート配線２１ｇ（ｎ）に接続され、第１導通端子は、対応初期化電圧配線２１ｖに接続され、第２導通端子は、有機ＥＬ素子３７の陽極（第１電極３８）に接続されている。この第７ＴＦＴ１９ｇは、対応ゲート配線２１ｇ（ｎ）の選択に応じて有機ＥＬ素子３７の陽極に蓄積した電荷をリセットする。
　キャパシタ２０は、対応ハイレベル電源配線２１ｈｐと第１ＴＦＴ１９ａおよび第４ＴＦＴ１９ｄとの間に設けられたデータ保持用素子である。キャパシタ２０において、下層電極３３は、第４ＴＦＴ１９ｄの制御端子に接続されていると共に、第１ＴＦＴ１９ａの第２導通端子と第２ＴＦＴ１９ｂの第２導通端子とに接続され、上層電極３４は、対応ハイレベル電源配線２１ｈｐに接続されている。このキャパシタ２０は、対応ゲート配線２１ｇ（ｎ）が選択状態にあるときに対応ソース配線２１ｓの電圧（厳密には第４ＴＦＴ１９ｄの閾値電圧だけ異なる電圧）で蓄電され、この蓄電によって書き込まれた電圧を保持することを以て、対応ゲート配線２１ｇ（ｎ）が非選択状態にあるときには第４ＴＦＴ１９ｄの制御端子にかかる電圧を維持する。
　平坦化膜２３は、図５に示すように、表示領域Ｄにおいて、第６ＴＦＴ１９ｆのドレイン電極２９の一部以外を覆うことにより、アクティブ素子層１５の表面を、第１ＴＦＴ１９ａ、第２ＴＦＴ１９ｂ、第３ＴＦＴ１９ｃ、第４ＴＦＴ１９ｄ、第５ＴＦＴ１９ｅ、第６ＴＦＴ１９ｆおよび第７ＴＦＴ１９ｇの表面形状による段差を低減するように平坦化している。平坦化膜２３は、感光性ポリイミド樹脂などの有機材料によって形成されている。
　この平坦化膜２３には、額縁領域６において、当該平坦化膜２３を貫通する１本のトレンチ３６が形成されている。このトレンチ３６は、額縁領域６における端子部７側の第２額縁辺部６ｄを除く３辺を構成する部分、つまり左右両側の第１額縁辺部６ｃと画面上側の額縁角部６ａ、額縁ノッチ部６ｂおよび第２額縁辺部６ｄとに表示領域５を囲むように設けられている。当該トレンチ３６は、表示領域５の外周に沿って延びており、平坦化膜２３を額縁領域６で内側と外側とに区切るように分断して、表示領域５への水分などの浸入を防止する役割を果たす。
　　－ 発光素子層の構成 －
　発光素子層１６は、平坦化膜２３上に設けられており、表示領域５を構成している。この発光素子層１６は、サブ画素１３毎に設けられた有機ＥＬ素子３７を複数含んでいる。ここで、有機ＥＬ素子３７は、発光素子の一例である。
　有機ＥＬ素子３７は、例えばトップエミッション型の構造を採用している。具体的には、有機ＥＬ素子３７は、平坦化膜２３の表面に設けられた第１電極３８と、第１電極３８上に設けられた有機ＥＬ層３９と、有機ＥＬ層３９を介して第１電極３８に重なる第２電極４０とを備えている。ここで、有機ＥＬ層３９は、発光機能層の一例である。
　第１電極３８は、各サブ画素１３に設けられてマトリクス状に配置されており、対応するサブ画素１３における第６ＴＦＴ１９ｆのドレイン電極２９に対し、平坦化膜２３に形成されたコンタクトホール４１を介して接続されている。これら第１電極３８は、有機ＥＬ層３９に正孔（ホール）を注入する機能と光反射性とを有しており、有機ＥＬ層３９への正孔注入効率を向上させるために仕事関数の大きな材料で形成されていることが好ましい。
　第１電極３８の材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、カルシウム（Ｃｕ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）などの金属材料が挙げられる。
　また、第１電極３８の材料は、例えば、マグネシウム（Ｍｇ）と銅（Ｃｕ）との合金、マグネシウム（Ｍｇ）と銀（Ａｇ）との合金、ナトリウム（Ｎａ）とカリウム（Ｋ）との合金、アスタチン（Ａｔ）と酸化アスタチン（ＡｔＯ２）との合金、リチウム（Ｌｉ）とアルミニウム（Ａｌ）との合金、リチウム（Ｌｉ）とカルシウム（Ｃａ）とアルミニウム（Ａｌ）との合金などであってもよい。
　また、第１電極３８の材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物などであってもよい。また、第１電極３８は、上述した材料からなる層を複数積層して形成されていても構わない。なお、仕事関数の大きな材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）が挙げられる。
　隣り合うサブ画素１３の第１電極３８同士は、平坦化膜２３上に設けられたエッジカバー４２によって区画されている。エッジカバー４２は、格子状に形成されており、各第１電極３８の外周端部を覆っている。エッジカバー４２の材料としては、例えば、酸化シリコンや窒化シリコン、シリコンオキシナイトライドなどの無機化合物、およびポリイミド樹脂やアクリル樹脂、ポリシロキサン樹脂、ノボラック樹脂などの有機材料が挙げられる。
　有機ＥＬ層３９は、サブ画素１３毎に設けられている。この有機ＥＬ層３９は、図７に示すように、正孔注入層４３、正孔輸送層４４、発光層４５、電子輸送層４６および電子注入層４７が第１電極３８上にこの順で積層された構造を有している。これら正孔注入層４３、正孔輸送層４４、発光層４５、電子輸送層４６および電子注入層４７はそれぞれ、成膜用マスクを用いて形成される薄膜パターンであって、例えば真空蒸着法により形成される蒸着膜である。
　正孔注入層４３は、陽極バッファ層とも呼ばれ、第１電極３８と有機ＥＬ層３９とのエネルギーレベルを近づけて、第１電極３８から有機ＥＬ層３９へ正孔が注入される効率を改善する機能を有している。正孔注入層４３の材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体などが挙げられる。
　正孔輸送層４４は、正孔を発光層４５まで効率よく移動させる機能を有している。正孔輸送層４４の材料としては、例えば、ポリフェリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換アルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水酸化アモルファスシリコン、水酸化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛などが挙げられる。
　発光層４５は、第１電極３８および第２電極４０によって電圧が印加された際に、第１電極３８から注入された正孔と第２電極４０から注入された電子とを再結合させて発光する機能を有している。発光層４５は、個々のサブ画素１３において、有機ＥＬ素子３７の発光色（例えば、赤色、緑色または青色）に合わせて異なる材料により形成されている。
　発光層４５の材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、ベンズチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシランなどが挙げられる。
　電子輸送層４６は、電子を発光層４５まで効率よく移動させる機能を有している。電子輸送層４６の材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物などが挙げられる。
　電子注入層４７は、陰極バッファ層とも呼ばれ、第２電極４０と有機ＥＬ層３９とのエネルギーレベルを近づけて、第２電極４０から有機ＥＬ層３９への電子注入効率を向上させる機能を有している。電子注入層４７の材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）などが挙げられる。
　第２電極４０は、図４に示すように、複数の第１電極３８に対して共通（つまり複数のサブ画素１３に共通）に設けられており、有機ＥＬ層３９を覆っている。この第２電極４０は、ローレベル電源配線２１ｌｐと電気的に接続され、そのローレベル電源配線２１ｌｐを通じて端子部７に設けられた配線端子２１ｔにてローレベル電圧電源（ＥＬＶＳＳ）との導通がとられる。第２電極４０は、有機ＥＬ層３９に電子を注入する機能と光透過性とを有しており、有機ＥＬ層３９への電子の注入効率を向上させるために仕事関数の小さな材料で形成されていることが好ましい。
　第２電極４０の材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）などが挙げられる。
　また、第２電極４０の材料は、例えば、マグネシウム（Ｍｇ）と銅（Ｃｕ）との合金、マグネシウム（Ｍｇ）と銀（Ａｇ）との合金、ナトリウム（Ｎａ）とカリウム（Ｋ）との合金、アスタチン（Ａｔ）と酸化アスタチン（ＡｔＯ２）との合金、リチウム（Ｌｉ）とアルミニウム（Ａｌ）との合金、リチウム（Ｌｉ）とカルシウム（Ｃａ）とアルミニウム（Ａｌ）との合金などであってもよい。
　また、第２電極４０の材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）などの導電性酸化物であってもよい。また、第２電極４０は、上述した材料からなる層を複数積層して形成されていても構わない。なお、仕事関数の小さな材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）と銅（Ｃｕ）との合金、マグネシウム（Ｍｇ）と銀（Ａｇ）との合金、ナトリウム（Ｎａ）とカリウム（Ｋ）との合金、リチウム（Ｌｉ）とカルシウム（Ｃａ）とアルミニウム（Ａｌ）との合金、フッ化リチウム（ＬｉＦ）とカルシウム（Ｃａ）とアルミニウム（Ａｌ）との合金などが挙げられる。
　　－ 封止層の構成 －
　封止層１７は、有機ＥＬ素子３７を水分や酸素などから保護する機能を有している。この封止層１７は、図５に示すように、発光素子層１６を覆うように設けられた第１無機膜４８と、第１無機膜４８上に設けられた有機膜４９と、有機膜４９を覆うように設けられた第２無機膜５０とを備えている。
　第１無機膜４８および第２無機膜５０は、例えば、酸化シリコン（ＳｉＯ２）や酸化アルミニウム（Ａｌ２Ｏ３）、四窒化三ケイ素（Ｓｉ３Ｎ４）のような窒化シリコン（ＳｉＮｘ）、炭窒化ケイ素（ＳｉＣＮ）などの無機材料によって形成されている。有機膜４９は、例えば、アクリル樹脂、エポキシ樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂などの有機材料によって形成されている。
　第１無機膜４８、有機膜４９および第２無機膜５０は、表示領域５の全体に設けられていると共に、額縁領域６にも設けられている。第１無機膜４８および第２無機膜５０の各周端部は、有機膜４９の周端部よりも額縁領域６の外側部分に位置付けられて、互いに接合されている。有機膜４９は、第１無機膜４８および第２無機膜５０によって包み込まれており、それら両無機膜４８，５０の間に封入されている。このような封止層１７は、端子部７および折曲げ部８にまでは設けられていない。
　　－堰止め構造部の構成 －
　堰止め構造部９は、有機ＥＬ表示装置１の製造過程において、有機膜４９を形成する有機材料の塗布時に、当該有機材料の額縁領域６の外側への広がりを堰き止める役割を果たす。堰止め構造部９は、図８～図１０に示すように、表示領域５側に設けられた第１堰止め壁５１と、第１堰止め壁５１の外側に設けられた第２堰止め壁５２とを備えている。これら第１堰止め壁５１と第２堰止め壁５２とは、平坦化膜２３の外周の全周に亘って表示領域５の外周形状に倣うような枠状に形成されており、互いに相似形とされて額縁領域６の幅方向に互いに間隔をあけて配置されている。この第１の実施形態において、第１堰止め壁５１と第２堰止め壁５２との間隔ｄは、額縁角部６ａと第１額縁辺部６ｃと第２額縁辺部６ｄとで同じとされている（図８参照）。
　これら第１堰止め壁５１および第２堰止め壁５２はそれぞれ、アクティブ素子層１５上に設けられた第１壁層５３と、第１壁層５３上に設けられた第２壁層５４とを備えている。第１壁層５３は、平坦化膜２３と同一層に同一材料によって形成されている。第２壁層５４は、エッジカバー４２と同一層に同一材料によって形成されている。これら２つの堰止め壁５１，５２のうち第１堰止め壁５１は、有機膜４９を取り囲んで有機膜４９の周端部と重なっており、有機膜４９の形成領域を制限している。有機膜４９は、第１堰止め壁５１の内側一杯に設けられており、表示領域５の全域と額縁領域６内側の一部とを覆っている。
　　－ ローレベル電源配線および接続導電部の構成 －
　ローレベル電源配線２１ｌｐは、図３に示すように、表示領域５を囲むように設けられた内側配線６０と、内側配線６０を囲むように設けられた外側配線６１とを備えている。これら内側配線６０と外側配線６１とは、下側の第２額縁辺部６ｄの一部、左右両側の第１額縁辺部６ｃおよび上側の両額縁角部６ａ、額縁ノッチ部６ｂおよび第２額縁辺部６ｄに亘って延びるように互いに分離させて設けられている。これら内側配線６０と外側配線６１とは、下側の第２額縁辺部６ｄで互いに一体に設けられており、折曲げ部８を経由して端子部７にまで引き出されている。ローレベル電源配線２１ｌｐは、端子部７に設けられた配線端子２１ｔを介してローレベル電圧電源ＥＬＶＳＳと電気的に接続される。
　内側配線６０および外側配線６１は、図９に示すように、額縁領域６において平坦化膜２３よりも下層に設けられた第１導電層６３によって構成されている。第１導電層６３は、内側配線６０を構成する相対的に幅の狭い内側導電部６３ａと、外側配線６１を構成する相対的に幅の広い外側導電部６３ｂとを含んでいる。これら内側導電部６３ａおよび外側導電部６３ｂは、ソース配線２１ｓやソース電極２８、ドレイン電極２９と同一層に同一膜によって形成され、層間絶縁膜２７上に設けられている。なお、内側導電部６３ａは、第１導電層６３と第２導電層６４との間の電気抵抗を小さくするために設けられており、無くてもよい。
　内側導電部６３ａは、トレンチ３６を境とした一方側から他方側に亘って設けられており、トレンチ３６の幅方向全体に対応する箇所に設けられている。この内側導電部６３ａは、トレンチ３６の底で平坦化膜２３から露出し、トレンチ３６の底面を構成している。他方、外側導電部６３ｂは、平坦化膜２３と重なる箇所から第２堰止め壁５２にまで設けられている。この外側導電部６３ｂは、平坦化膜２３と第１堰止め壁５１との間、および第１堰止め壁５１と第２堰止め壁５２との間で平坦化膜２３から露出している。
　額縁領域６において平坦化膜２３上には、有機ＥＬ素子３７の第２電極４０を第１導電層６３と電気的に接続する第２導電層６４が設けられている。接続導電部１０は、この第２導電層６４を含んで構成されている。第２導電層６４は、有機ＥＬ素子３７の第１電極３８と同一層に同一材料によって形成されている。この第２導電層６４は、平坦化膜２３上から第２堰止め壁５２にまで設けられており、第１堰止め壁５１を構成する第１壁層５３と第２壁層５４との間、および第２堰止め壁５２を構成する第１壁層５３と第２壁層５４との間に位置している。
　そして、第２導電層６４は、平坦化膜２３と第１堰止め壁５１との間、および第１堰止め壁５１と第２堰止め壁５２との間で外側導電部６３ｂと重ね合わされて接触し、平坦化膜２３の外側で外側導電部６３ｂと接続されている。また、第２導電層６４は、平坦化膜２３上において、トレンチ３６よりも当該平坦化膜２３の外側からトレンチ３６よりも表示領域５側にまで設けられ、トレンチ３６の内面を覆っており、トレンチ３６の内部で露出した内側導電部６３ａと接続されている。
　第２電極４０は、平坦化膜２３上において、トレンチ３６よりも表示領域５側からトレンチ３６よりも平坦化膜２３の外側にまで設けられ、第２導電層６４ともどもトレンチ３６の内面を覆っている。このようにトレンチ３６の内面が第２導電層６４および第２電極４０で覆われていることにより、表示パネル４において外部環境からのトレンチ３６を通じた表示領域５への水分などの浸入を防止するようになっている。また、第２電極４０と第２導電層６４とは、トレンチ３６の内部において、重ね合わされて接触し、互いに接続されている。そのことで、第２電極４０は、トレンチ３６の内部で第２導電層６４を介して内側導電部６３ａと電気的に接続されている。
　このように、第２電極４０は、平坦化膜２３の外側で外側導電部６３ｂに電気的に接続されていると共に、トレンチ３６を通じて内側導電部６３ａとも電気的に接続されて、第２導電層６４からなる接続導電部１０によりローレベル電源配線２１ｌｐとの導通がとられている。そのような構成によれば、第２電極４０と第２導電層６４との接触面積と、第１導電層６３と第２導電層６４との接触面積とが確保される。このことは、第２電極４０と第１導電層６３との間の電気抵抗を低下させて、有機ＥＬ表示装置１の表示品位を確保するのに寄与する。
　　－駆動回路の構成 －
　駆動回路１１は、図２に示すように、堰止め構造部９（第１堰止め壁５１）の内側に配置されており、有機膜４９によって覆われている。当該駆動回路１１としては、ゲート配線２１ｇにゲート信号を出力するゲートドライバ７０（走査線駆動回路などとも呼ばれる）と、エミッション制御配線２１ｅにエミッション制御信号を出力するエミッションドライバ７５（発光制御回路や発光制御線駆動回路などとも呼ばれる）とが設けられている。ゲートドライバ７０およびエミッションドライバ７５は、いずれもシフトレジスタを用いて実現されている。
　図８に示すように、ゲートドライバ７０は、各ゲート配線２１ｇと一対一で対応するように設けられた、シフトレジスタの各段を構成する単位回路７１を複数備えている。また、エミッションドライバ７５は、各エミッション制御配線２１ｅと一対一で対応するように設けられた、シフトレジスタの各段を構成する単位回路７６を複数備えている。ゲートドライバ７０の単位回路７１およびエミッションドライバ７５の単位回路７６は、複数のＴＦＴ８０および複数のキャパシタ（不図示）の組合せによって構成されている。これら各ＴＦＴ８０は、画素回路３５を構成する第１～第７ＴＦＴ１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆ，１９ｇと同様な構成を有し（図９参照）、各キャパシタは画素回路３５を構成するキャパシタ２０と同様な構成を有している。
　これらゲートドライバ７０およびエミッションドライバ７５は、額縁領域６でトレンチ３６を境とした両側にそれぞれ配置されている。そして、ゲートドライバ７０およびエミッションドライバ７５はそれぞれ、第１額縁辺部６ｃと第２額縁辺部６ｄとに分けて設けられている。
　具体的には、ゲートドライバ７０は、第１額縁辺部６ｃに設けられた第１ゲートドライバ部７２と、第２額縁辺部６ｄに設けられた第２ゲートドライバ部７３とを備えている。これら第１ゲートドライバ部７２および第２ゲートドライバ部７３はそれぞれ、表示領域５とトレンチ３６との間に設けられている。第１ゲートドライバ部７２を構成する各単位回路７１（シフトレジスタの各段）は、複数のゲート配線２１ｇのうち左右方向において第１額縁辺部６ｃと対応する位置関係にあるゲート配線２１ｇ、つまり第１額縁辺部６ｃと交差する方向に延びるゲート配線２１ｇに接続されている。他方、第２ゲートドライバ部７３を構成する各単位回路７１（シフトレジスタの各段）は、複数のゲート配線２１ｇのうち左右方向において額縁領域６の額縁角部６ａと対応する位置関係にあるゲート配線２１ｇ、つまり当該額縁角部６ａと交差する方向に延びるゲート配線２１ｇに、当該額縁角部６ａを引き回された引き回し配線８０を介して接続されている。
　このような第１ゲートドライバ部７２および第２ゲートドライバ部７３において、各単位回路７１には、図示しないが、クロック信号を伝達するクロック信号配線や活性スタートパルス信号を伝達するスタートパルス信号配線（共に不図示）などが接続されている。個々の単位回路７１は、クロック信号に基づいて、内部状態を示す状態信号を出力するように構成されている。各単位回路７１から出力される状態信号は、対応するゲート配線２１ｇに出力されると共に、リセット信号として前段の単位回路７１に与えられ、セット信号として次段の単位回路７１に与えられる。ただし、１段目の単位回路７１には、活性スタートパルス信号がセット信号として与えられる。
　当該ゲートドライバ７０では、１段目の単位回路７１に活性スタートパルス信号が与えられると、クロック信号に基づいて、各段の単位回路７１から出力される状態信号に含まれるシフトパルスが１段目から後続の段へと順次転送されると共に、各段の単位回路７１から出力される状態信号は対応するゲート配線２１ｇに出力される。ゲートドライバ７０は、このような動作により、シフトパルスの転送に応じて、ゲート配線２１ｇを１つずつ順次選択して活性状態とするようになっている。
　エミッションドライバ７５は、第１額縁辺部６ｃに設けられた第１エミッションドライバ部７７と、第２額縁辺部６ｄに設けられた第２エミッションドライバ部７８とを備えている。これら第１エミッションドライバ部７７および第２エミッションドライバ部７８はそれぞれ、トレンチ３６と第１堰止め壁５１との間に設けられている。第１エミッションドライバ部７７を構成する各単位回路７６（シフトレジスタの各段）は、複数のエミッション制御配線２１ｅのうち左右方向において第１額縁辺部６ｃと対応するエミッション制御配線２１ｅ、つまり第１額縁辺部６ｃと交差する方向に延びるエミッション制御配線２１ｅに接続されている。他方、第２エミッションドライバ部７８を構成する各単位回路７６（シフトレジスタの各段）は、左右方向において額縁領域６の額縁角部６ａと対応する位置関係にあるエミッション制御配線２１ｅ、つまり当該額縁角部６ａと交差する方向に延びるエミッション制御配線２１ｅに、当該額縁角部６ａを引き回された引き回し配線８１を介して接続されている。
　このような第１エミッションドライバ部７７および第２エミッションドライバ部７８において、各単位回路７６には、図示しないが、クロック信号を伝達するクロック信号配線および非活性化スタートパルス信号を伝達するスタートパルス信号配線（不図示）などが接続されている。非活性化スタートパルス信号は、ゲートドライバ７０のシフトパルスと同期する信号である。個々の単位回路７６は、クロック信号に基づいて、内部状態を示す状態信号を出力するように構成されている。各単位回路７６から出力される状態信号は、対応するエミッション制御配線２１ｅに出力されると共に、リセット信号として前段の単位回路７６に与えられ、セット信号として次段の単位回路７６に与えられる。ただし、１段目の単位回路７６には、非活性化スタートパルス信号がセット信号として与えられる。
　当該エミッションドライバ７５では、１段目の単位回路７６に非活性化スタートパルス信号が与えられると、クロック信号に基づいて、各段の単位回路７６から出力される状態信号に含まれるシフトパルスが１段目から後続の段へと順次転送されると共に、各段の単位回路７６から出力される状態信号は対応するエミッション制御配線２１ｅに出力される。エミッションドライバ７５は、このような動作により、シフトパルスの転送に応じて、エミッション制御配線２１ｅを１つずつ順次選択して非活性状態とするようになっている。
　　－ 額縁領域の額縁角部の構成 －
　額縁角部６ａには、図８に示すように、ゲートドライバ７０およびエミッションドライバ７５は設けられていないか、或いは第１額縁辺部６ｃ側および第２額縁辺部６ｄ側の少なくとも一方の額縁辺部側の部分にのみ設けられている。この額縁角部６ａにおける表示領域５と第１堰止め壁５１との間の長さａ１は、第１額縁辺部６ｃにおける表示領域５と第１堰止め壁５１との間の長さｂ１、および第２額縁辺部６ｄにおける表示領域５と第１堰止め壁５１との間の長さｃ１よりも短くなっている。その一方で、額縁角部６ａにおける外側端縁と第２堰止め壁５２との間の長さａ２は、第１額縁辺部６ｃの外側端縁と第２堰止め壁５２との間の長さｂ２、および第２額縁辺部６ｄの外側端縁と第２堰止め壁５２との間の長さｃ２よりも長くなっている。そして、額縁角部６ａにおける外側端縁と表示領域５との間の長さＡは、第１額縁辺部６ｃにおける外側端縁と表示領域５との間の長さＢ、および第２額縁辺部６ｄにおける外側端縁と表示領域５との間の長さＣと同程度かそれらよりも長くなっている。
　このような額縁角部６ａには、クラック抑制構造が設けられている。クラック抑制構造は、図１０に示すように、アクティブ素子層１５を構成する複数の無機絶縁膜、つまりベースコート膜１８、ゲート絶縁膜２５および層間絶縁膜２７にスリット９１が形成された構造である。スリット９１は、額縁角部６ａにおける外側端縁と第２堰止め壁５２との間で開口し、ベースコート膜１８、ゲート絶縁膜２５および層間絶縁膜２７から基板樹脂層１４を露出させるように形成されている。このスリット９１の内部には、アクティブ素子層１５の露出断面を封止するように充填された充填層９２が設けられている。充填層９２は、例えば平坦化膜２３と同一層に同一材料によって形成されている。そうしたクラック抑制構造により、表示パネル４の丸角部４ａでのクラックの発生が抑制される。
　上記構成の有機ＥＬ表示装置１では、各サブ画素１３において、対応エミッション制御配線２１ｅが選択されて非活性状態とされると、有機ＥＬ素子３７は非発光状態となる。その状態で、先行ゲート配線２１ｇ（ｎ－１）が選択され、先行ゲート配線２１ｇ（ｎ－１）を介してゲート信号が第１ＴＦＴ１９ａに入力されることにより、第１ＴＦＴ１９ａおよび第４ＴＦＴ１９ｄがオン状態となり、対応初期化電圧配線２１ｖの電圧がキャパシタ２０に印加される。それによって、キャパシタ２０の電荷が放電されて、第４ＴＦＴ１９ｄのゲート電極２６にかかる電圧が初期化される。次に、対応ゲート配線２１ｇ（ｎ）が選択されて活性状態とされることにより、第２ＴＦＴ１９ｂおよび第３ＴＦＴ１９ｃがオン状態となり、対応ソース配線２１ｓを介して伝達されるソース信号に対応する所定の電圧がダイオード接続状態の第４ＴＦＴ１９ｄを介してキャパシタ２０に書き込まれると共に、第７ＴＦＴ１９ｇがオン状態となり、対応初期化電圧配線２１ｖを介して初期化信号が有機ＥＬ素子３７の第１電極３８に印加されて第１電極３８に蓄積した電荷がリセットされる。その後、対応エミッション制御配線２１ｅが選択されて、第５ＴＦＴ１９ｅおよび第６ＴＦＴ１９ｆがオン状態となり、第４ＴＦＴ１９ｄのゲート電極２６にかかる電圧に応じた駆動電流が対応ハイレベル電源配線２１ｈｐから有機ＥＬ素子３７に供給される。それにより、有機ＥＬ素子３７が駆動電流に応じた輝度で発光して画像表示が行われる。
　この第１の実施形態に係る有機ＥＬ表示装置１によれば、ゲートドライバ７０およびエミッションドライバ７５を、額縁領域６において表示パネル４の丸角部４ａを構成する額縁角部６ａを挟むように設けられた第１額縁辺部６ｃと第２額縁辺部６ｄとに分けて設けるようにしたので、額縁角部６ａに配置する必要のあるゲートドライバ７０の単位回路７１およびエミッションドライバ７５の単位回路７６を無くすか、或いは減らすことができる。これにより、額縁角部６ａにおいて、表示領域５と第１堰止め壁５１との間の長さａ１を短くすることができ、その分だけ当該額縁角部６ａにおける外側端縁と第２堰止め壁５２との間の長さａ２を長くすることができる。したがって、異形形状を有する表示パネル４の丸角部４ａにおいて、額縁領域６を縮小して狭額縁化を図りつつ、クラックの表示領域５への侵入を抑制することができる。
　《第１の実施形態の変形例》
　図１１は、この変形例に係る有機ＥＬ表示装置１の図８相当図である。前記第１の実施形態に係る有機ＥＬ表示装置１では、平坦化膜２３に１本のトレンチ３６が形成されているとしたが、この変形例に係る有機ＥＬ表示装置１では、図１１に示すように、トレンチ３６は、額縁ノッチ部６ｂ、第１額縁辺部６ｃおよび第２額縁辺部６ｄにおいては互いに隣り合って延びるように形成されており、各額縁角部６ａにおいては１本に併合して形成されている。
　額縁ノッチ部６ｂ、第１額縁辺部６ｃおよび第２額縁辺部６ｄにおいて、第１導電層６３を構成する内側導電部６３ａは、表示領域５側に設けられた一方のトレンチ３６よりも表示領域５側の位置から額縁領域６の外周側に設けられた他方のトレンチ３６よりも額縁領域６の外周側の位置に亘って設けられており、隣り合う２本のトレンチ３６に対しその両方に対応する位置関係にある。第２導電層６４は、両方のトレンチ３６の内面を覆っており、各トレンチ３６の内部で露出した内側導電部６３ａと接続されている。そして、第２電極４０は、平坦化膜２３上および両方のトレンチ３６の内部において、第２導電層６４と重ね合わされて接触し、第２導電層６４を介して内側導電部６３ａと電気的に接続されていると共に、平坦化膜２３の外周で外側導電部６３ｂとも電気的に接続されている。
　この変形例に係る有機ＥＬ表示装置１によれば、額縁ノッチ部６ｂ、第１額縁辺部６ｃおよび第２額縁辺部６ｄにおいては、トレンチ３６を互いに隣り合って延びるように２本形成し、第２電極４０と第１導電層６３ｂとを両方のトレンチ３６の内部で第２導電層６４を介して電気的に接続するようにしたので、第２電極４０と第２導電層６４との接触面積および第１導電層６３と第２導電層６４との接触面積をより大きくすることができる。それによって、第２電極４０と第１導電層６３との間の電気抵抗を好適に低下させ、有機ＥＬ表示装置１の表示品位を高めることができる。しかも、各額縁角部６ａにおいてはトレンチ３６を１本に併合するようにしたので、当該額縁角部６ａの狭額縁化を妨げることもない。
　《第２の実施形態》
　図１２は、この第２の実施形態に係る有機ＥＬ表示装置１が搭載された情報端末１００の斜視図である。図１３は、この第２の実施形態に係る有機ＥＬ表示装置１を構成する表示パネル４の概略構成を示す平面図である。前記第１の実施形態に係る有機ＥＬ表示装置１では、画面２を含む表示面３が前面に亘ってフラットな態様であるとしたが、この第２の実施形態に係る有機ＥＬ表示装置１は、湾曲変形性を有するフレキシブルディスプレイを構成しており、図１２に示すように、画面２を含む表示面３が情報端末１００の正面のみならず左右両側面にも設けられるよう左右両端部が曲げられた態様で情報端末１００に搭載される。
　当該有機ＥＬ表示装置１の表示領域５は、表示パネル４の正面に臨む主面表示領域５Ｍと、主面表示領域５Ｍの左右両側で表示パネル４の側方に臨む側面表示領域５Ｓとを有している。図１３において、表示パネル４の左右両側で上下方向に延びる１点鎖線は、これら主面表示領域５Ｍと側面表示領域５Ｓとの境目を示している。このように表示領域５が側面表示領域５Ｓを有し、表示面３が左右両側方に臨む態様であれば、表示面３が全面に亘ってフラットな態様を採る場合に比べて、額縁領域６の幅を広げられる。この有機ＥＬ表示装置１では、図１３に示すように、額縁領域６の広げられた分のスペースを利用して、額縁領域６の第１額縁辺部６ｃ側の額縁角部６ａにもゲートドライバ７０を構成する第３ゲートドライバ部７４およびエミッションドライバ７５を構成する第３エミッションドライバ部７９が配置されている。
　この第２の実施形態に係る有機ＥＬ表示装置１によれば、額縁角部６ａの狭額縁化を図りながらも、当該額縁角部６ａに配置可能な第３ゲートドライバ部７４の単位回路７１および第３エミッションドライバ部７９の単位回路７６を増やすができる。
　以上のように、本開示の技術の例示として、好ましい実施形態およびその変形例について説明した。しかし、本開示の技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、前記実施形態および変形例で説明した各構成要素を組み合わせて新たな実施の形態とすることも可能である。また、添付図面および詳細な説明に記載された構成要素の中には、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須でない構成要素が添付図面や詳細な説明に記載されていることを以て、直ちにそれらの必須でない構成要素が必須であるとの認定をするべきではない。
　前記第１の実施形態では、ゲートドライバ７０およびエミッションドライバ７５の両方が第１額縁辺部６ｃと第２額縁辺部６ｄとに分けて設けられているとしたが、本開示の技術はこれに限らない。例えば、ゲートドライバ７０のみが第１額縁辺部６ｃと第２額縁辺部６ｄとに分けて設けられていてもよいし、エミッションドライバ７５のみが第１額縁辺部６ｃと第２額縁辺部６ｄとに分けて設けられていてもよい。
　また、前記第１の実施形態では、額縁領域６の丸角部６ａにおける外側端縁と表示領域５との間の長さＡは、第１額縁辺部６ｃの外側端縁と表示領域５との間の長さＢ、および第２額縁辺部６ｄの外側端縁と表示領域５との間の長さＣと同程度かそれらよりも長くなっているとしたが、本開示の技術はこれに限らない。額縁領域６の丸角部６ａにおける外側端縁と表示領域５との間の長さＡは、第１額縁辺部６ｃの外側端縁と表示領域５との間の長さＢよりも短くなっていてもよいし、第２額縁辺部６ｄの外側端縁と表示領域５との間の長さＣよりも短くなっていてもよい。
　また、前記第１の実施形態では、有機ＥＬ層３９が各サブ画素１３に個別に設けられているとしたが、本開示の技術の適用範囲はこれに限らない。有機ＥＬ層３９は、複数のサブ画素１３に共通して設けられていてもよい。この場合、有機ＥＬ表示装置１は、カラーフィルタを備えるなどして、各サブ画素１３の色調表現を行っていてもよい。
　また、前記第１の実施形態では、各画素１２を構成する３色のサブ画素１３ｒ，１３ｇ，１３ｂがストライプ配列で設けられている態様を例示したが、本開示の技術はこれに限らない。各画素１２を構成するサブ画素１３は、３色に限らず、４色以上であってもよい。また、各画素１２を構成する複数のサブ画素１３の配列は、ペンタイル配列など、他の配列であっても構わない。
　また、前記第１の実施形態では、基板として基板樹脂層１４を用いる有機ＥＬ表示装置１を例示したが、本開示の技術はこれに限らない。基板としては、ガラスや石英などの無機材料、ポリエチレンテレフタレートなどのプラスチック、アルミナなどのセラミックからなる基板が用いられていてもよい。また、基板は、アルミニウムや鉄などの金属基板の一方面をシリカゲルや有機絶縁材料などでコーティングした基板、または金属基板の表面に陽極酸化などの方法により絶縁化処理を施した基板などであっても構わない。
　また、前記第１の実施形態では、第１～第７ＴＦＴ１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ、１９ｆ，１９ｇについて、トップゲート構造を採用しているとしたが、本開示の技術の適用範囲はこれに限らない。第１～第７ＴＦＴ１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆ，１９ｇは、ボトムゲート構造を採用していてもよい。
　また、前記第１の実施形態では、第１電極３８を陽極とし、第２電極４０を陰極とした有機ＥＬ表示装置１を例示したが、本開示の技術の適用範囲はこれに限らない。本開示の技術は、例えば、有機ＥＬ層３９の積層構造を反転させて、第１電極３８を陰極とし、第２電極４０を陽極とした有機ＥＬ表示装置１にも適用することが可能である。
　また、前記第１の実施形態では、正孔注入層４３、正孔輸送層４４、発光層４５、電子輸送層４６、電子注入層４７の５層積層構造の有機ＥＬ層３９を例示したが、本開示の技術の適用範囲はこれに限らない。有機ＥＬ層３９には、例えば、正孔注入層兼正孔輸送層、発光層および電子輸送層兼電子注入層の３層積層構造を採用していてもよく、任意の構造を採用することが可能である。
　また、前記第１の実施形態および前記第２の実施形態では、表示装置として有機ＥＬ表示装置１を例示したが、本開示の技術の適用範囲はこれに限らない。本開示の技術は、電流によって駆動される複数の発光素子を備えた表示装置、例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot Light Emitting Diode）を備えた表示装置に適用することが可能である。
　以上説明したように、本開示の技術は、丸角部を含む異形形状された表示パネルを備える表示装置について有用である。
　Ｄ１　…　上下長さ方向
　Ｄ２　…　左右幅方向
　１　…　有機ＥＬ表示装置
　２　…　表示面
　３　…　画面
　４　…　表示パネル
　４ａ　…　丸角部
　４ｂ　…　ノッチ部
　５　…　表示領域
　５ａ　…　表示角部
　５ｂ　…　表示ノッチ部
　６　…　額縁領域
　６ａ　…　額縁角部
　６ｂ　…　額縁ノッチ部
　６ｃ　…　第１額縁辺部
　６ｄ　…　第２額縁辺部
　７　…　端子部
　８　…　折曲げ部
　９　…　堰止め構造部
　１０　…　接続導電部
　１１　…　駆動回路
　１２　…　画素
　１３，１３ｒ，１３ｇ，１３ｂ　…　サブ画素
　１４　…　樹脂基板層（ベース基板）
　１５　…　アクティブ素子層
　１６　…　発光素子層
　１７　…　封止層
　１８　…　ベースコート膜（無機絶縁膜）
　１９　…　ＴＦＴ（アクティブ素子）
　１９ａ　…　第１ＴＦＴ（アクティブ素子）
　１９ｂ　…　第２ＴＦＴ（アクティブ素子）
　１９ｃ　…　第３ＴＦＴ（アクティブ素子）
　１９ｄ　…　第４ＴＦＴ（アクティブ素子）
　１９ｅ　…　第５ＴＦＴ（アクティブ素子）
　１９ｆ　…　第６ＴＦＴ（アクティブ素子）
　１９ｇ　…　第７ＴＦＴ（アクティブ素子）
　２０　…　キャパシタ
　２１　…　表示用配線
　２１ｅ　…　エミッション制御配線
　２１ｆ　…　引き回し配線
　２１ｇ　…　ゲート配線
　２１ｈｐ　…　ハイレベル電源配線
　２１ｌｐ　…　ローレベル電源配線
　２１ｓ　…　ソース配線
　２１ｖ　…　初期化電圧配線
　２３　…　平坦化膜
　２４　…　半導体層
　２５　…　ゲート絶縁膜（無機絶縁膜）
　２６　…　ゲート電極
　２７　…　層間絶縁膜（無機絶縁膜）
　２８　…　ソース電極
　２９　…　ドレイン電極
　３０　…　第１層間絶縁膜（無機絶縁膜）
　３１　…　第２層間絶縁膜（無機絶縁膜）
　３２　…　コンタクトホール
　３３　…　下層電極
　３４　…　上層電極
　３５　…　画素回路
　３６　…　トレンチ
　３７　…　有機ＥＬ素子（発光素子）
　３８　…　第１電極
　３９　…　有機ＥＬ層
　４０　…　第２電極
　４１　…　コンタクトホール
　４２　…　エッジカバー
　４３　…　正孔注入層
　４４　…　正孔輸送層
　４５　…　発光層
　４６　…　電子輸送層
　４７　…　電子注入層
　４８　…　第１無機膜
　４９　…　有機膜
　５０　…　第２無機膜
　５１　…　第１堰止め壁
　５２　…　第２堰止め壁
　５３　…　第１壁層
　５４　…　第２壁層
　６０　…　内側配線
　６１　…　外側配線
　６３　…　第１導電層
　６３ａ　…　内側導電部
　６３ｂ　…　外側導電部
　６４　…　第２導電層
　７０　…　ゲートドライバ
　７１　…　単位回路
　７２　…　第１ゲートドライバ部
　７３　…　第２ゲートドライバ部
　７４　…　第３ゲートドライバ部
　７５　…　エミッションドライバ
　７６　…　単位回路
　７７　…　第１エミッションドライバ部
　７８　…　第２エミッションドライバ部
　７９　…　第３エミッションドライバ部
　８０　…　引き回し配線
　８１　…　引き回し配線
　９１　…　スリット
　９２　…　充填層
　１００　…　情報端末

Claims (18)

  1. 　ベース基板と、
    　前記ベース基板上に設けられた複数のアクティブ素子、複数の表示用配線および駆動回路を含むアクティブ素子層と、
    　前記アクティブ素子層上に設けられた複数の発光素子を含む発光素子層と、
    　前記発光素子層を覆うように設けられた有機膜を含む封止層と、を備え、
    　前記ベース基板、前記アクティブ素子層、前記発光素子層および前記封止層が、画像表示を行う表示領域と該表示領域を囲むように設けられた額縁領域とを有し且つ平面視での外形形状が湾曲状なす丸角部が少なくとも１つ設けられた表示パネルを構成し、
    　前記表示領域には、前記表示用配線として、第１方向に互いに平行に延びる複数のゲート配線と、前記複数のゲート配線と平行に延びる複数のエミッション制御配線と、前記複数のゲート配線および前記複数のエミッション制御配線と交差する第２方向に延びる複数のソース配線とが設けられ、且つ、前記発光素子を含む画素回路が前記ゲート配線と前記ソース配線との交差部毎に設けられ、
    　前記額縁領域には、前記駆動回路として、前記ゲート配線にゲート信号を出力するゲートドライバと、前記エミッション制御配線にエミッション制御信号を出力するエミッションドライバとが設けられ、且つ、前記有機膜を取り囲む堰止め壁が設けられ、
    　前記額縁領域は、前記表示パネルの丸角部を構成する額縁角部と、該額縁角部を挟むように設けられた２辺のうち、前記ゲート配線に平行な１辺を構成する第１額縁辺部と、前記ソース配線に平行な１辺を構成する第２額縁辺部とを含み、
    　前記ゲートドライバおよび前記エミッションドライバの少なくとも一方のドライバは、前記第１額縁辺部と前記第２額縁辺部とに分けて設けられ、
    　前記額縁角部の少なくとも一部における前記表示領域と前記堰止め壁との間の長さは、前記第１額縁辺部における前記表示領域と前記堰止め壁との間の長さよりも短い
    ことを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　前記額縁角部における外側端縁と前記堰止め壁との間の長さは、前記第２額縁辺部における外側端縁と前記堰止め壁との間の長さよりも長い
    ことを特徴とする表示装置。
  3. 　請求項１または２に記載された表示装置において、
    　前記ゲートドライバは、前記第１額縁辺部に設けられた第１ゲートドライバ部と、前記第２額縁辺部に設けられた第２ゲートドライバ部とを備えている
    ことを特徴とする表示装置。
  4. 　請求項３に記載された表示装置において、
    　前記第１ゲートドライバ部は、前記複数のゲート配線のうち前記第２方向において前記第１額縁辺部と交差する方向に延びる前記ゲート配線に接続され、
    　前記第２ゲートドライバ部は、前記複数のゲート配線のうち前記第２方向において前記額縁角部と交差する方向に延びる前記ゲート配線に接続されている
    ことを特徴とする表示装置。
  5. 　請求項１～４のいずれか１項に記載された表示装置において、
    　前記エミッションドライバは、前記第１額縁辺部に設けられた第１エミッションドライバ部と、前記第２額縁辺部に設けられた第２エミッションドライバ部とを備える
    ことを特徴とする表示装置。
  6. 　請求項５に記載された表示装置において、
    　前記第１エミッションドライバ部は、前記複数のエミッション制御配線のうち前記第２方向において前記第１額縁辺部と交差する方向に延びる前記エミッション制御配線に接続され、
    　前記第２エミッションドライバ部は、前記複数のエミッション制御配線のうち前記第２方向において前記額縁角部と交差する方向に延びる前記エミッション制御配線に接続されている
    ことを特徴とする表示装置。
  7. 　請求項１～６のいずれか１項に記載された表示装置において、
    　前記アクティブ素子層は、前記額縁領域に設けられた第１導電層と、該第１導電層、前記複数のアクティブ素子、前記複数の表示用配線および前記駆動回路を覆うように前記堰止め壁の内側に設けられた平坦化膜とを含み、
    　前記平坦化膜には、当該平坦化膜を貫通するトレンチが前記表示領域を囲むように形成され、
    　前記発光素子は、前記平坦化膜上に設けられた第１電極と、該第１電極上に設けられた発光機能層と、該発光機能層を介して前記第１電極に重なるように設けられた第２電極とを備え、
    　前記額縁領域には、前記平坦化膜上で前記第２電極と接触し、且つ前記平坦化膜の外周で前記第１導電層と接触する第２導電層が設けられ、
    　前記第１導電層は、前記トレンチと対応する箇所にも設けられ、前記トレンチの内部で前記平坦化膜から露出し、
    　前記第２導電層および前記第２電極は、前記トレンチの内部にもそれぞれ設けられ、
    　前記トレンチの内部において、前記第１導電層と前記第２導電層とが接触し、且つ前記第２導電層と前記第２電極とが接触している
    ことを特徴とする表示装置。
  8. 　請求項７に記載された表示装置において、
    　前記ゲートドライバは、前記第１額縁辺部に設けられた第１ゲートドライバ部と、前記第２額縁辺部に設けられた第２ゲートドライバ部とを備え、
    　前記第２ゲートドライバ部は、前記表示領域と前記トレンチとの間に設けられている
    ことを特徴とする表示装置。
  9. 　請求項７または８に記載された表示装置において、
    　前記ゲートドライバは、前記第１額縁辺部に設けられた第１ゲートドライバ部と、前記第２額縁辺部に設けられた第２ゲートドライバ部とを備え、
    　前記第１ゲートドライバ部は、前記表示領域と前記トレンチとの間に設けられている
    ことを特徴とする表示装置。
  10. 　請求項７～９のいずれか１項に記載された表示装置において、
    　前記エミッションドライバは、前記第１額縁辺部に設けられた第１エミッションドライバ部と、前記第２額縁辺部に設けられた第２エミッションドライバ部とを備え、
    　前記第２エミッションドライバ部は、前記トレンチと前記堰止め壁との間に設けられている
    ことを特徴とする表示装置。
  11. 　請求項７～１０のいずれか１項に記載された表示装置において、
    　前記エミッションドライバは、前記第１額縁辺部に設けられた第１エミッションドライバ部と、前記第２額縁辺部に設けられた第２エミッションドライバ部とを備え、
    　前記第１エミッションドライバ部は、前記トレンチと前記堰止め壁との間に設けられている
    ことを特徴とする表示装置。
  12. 　請求項７～１１のいずれか１項に記載された表示装置において、
    　前記アクティブ素子層は、前記アクティブ素子として、前記平坦化膜上に設けられたソース電極を有するＴＦＴを含み、
    　前記第２導電層は、前記ソース電極と同一層に同一材料によって形成されている
    ことを特徴とする表示装置。
  13. 　請求項７～１２のいずれか１項に記載された表示装置において、
    　前記トレンチは、互いに隣り合って延びるように複数形成されている
    ことを特徴とする表示装置。
  14. 　請求項１３に記載された表示装置において、
    　前記複数のトレンチは、前記額縁角部において１つに併合されている
    ことを特徴とする表示装置。
  15. 　請求項１～１４のいずれか１項に記載された表示装置において、
    　前記アクティブ素子層は、前記表示領域および前記額縁領域で前記ベース基板上に設けられた複数の無機絶縁膜を含み、
    　前記複数の無機絶縁膜の少なくとも１つの無機絶縁膜には、前記額縁角部において前記額縁領域の外側端縁と前記堰止め壁との間で開口するスリットが形成されている
    ことを特徴とする表示装置。
  16. 　請求項１５に記載された表示装置において、
    　前記スリットは、前記複数の無機絶縁膜から前記ベース基板を露出させるように形成され、
    　前記スリットの内部には、前記アクティブ素子層の露出断面を封止するように充填された充填層が設けられている
    ことを特徴とする表示装置。
  17. 　請求項１～１６のいずれか１項に記載された表示装置において、
    　前記ベース基板には、可撓性を有する樹脂製の基板が用いられ、
    　湾曲変形性を有するフレキシブルディスプレイを構成している
    ことを特徴とする表示装置。
  18. 　請求項１７に記載された表示装置において、
    　前記表示領域は、前記表示パネルの正面に臨む主面表示領域と、前記表示パネルの側方に臨む側面表示領域とを有している
    ことを特徴とする表示装置。
PCT/JP2018/038837 2018-10-18 2018-10-18 表示装置 WO2020079805A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2018/038837 WO2020079805A1 (ja) 2018-10-18 2018-10-18 表示装置
CN201880098711.3A CN112912947B (zh) 2018-10-18 2018-10-18 显示装置
US17/286,188 US11864436B2 (en) 2018-10-18 2018-10-18 Display device with frame corner and barrier wall

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/038837 WO2020079805A1 (ja) 2018-10-18 2018-10-18 表示装置

Publications (1)

Publication Number Publication Date
WO2020079805A1 true WO2020079805A1 (ja) 2020-04-23

Family

ID=70283413

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/038837 WO2020079805A1 (ja) 2018-10-18 2018-10-18 表示装置

Country Status (3)

Country Link
US (1) US11864436B2 (ja)
CN (1) CN112912947B (ja)
WO (1) WO2020079805A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763000B (zh) * 2020-05-08 2022-05-01 大陸商友達光電（昆山）有限公司 顯示面板、顯示裝置及其製作方法
WO2022198448A1 (zh) * 2021-03-23 2022-09-29 京东方科技集团股份有限公司 显示基板和显示面板
CN115273656A (zh) * 2021-04-30 2022-11-01 荣耀终端有限公司 显示面板和显示设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11416108B2 (en) * 2018-07-25 2022-08-16 Sharp Kabushiki Kaisha Display device
US11818912B2 (en) * 2019-01-04 2023-11-14 Apple Inc. Organic light-emitting diode display panels with moisture blocking structures
CN112805771B (zh) * 2019-08-01 2023-04-04 京东方科技集团股份有限公司 显示基板及显示装置
KR20220065953A (ko) * 2020-11-13 2022-05-23 삼성디스플레이 주식회사 표시장치
CN115457911B (zh) * 2021-06-09 2023-07-04 荣耀终端有限公司 显示面板和显示设备
CN115457912B (zh) * 2021-06-09 2023-07-25 荣耀终端有限公司 显示面板和显示设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016148843A (ja) * 2015-02-12 2016-08-18 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 非四角形ディスプレイ
WO2017086273A1 (ja) * 2015-11-19 2017-05-26 シャープ株式会社 表示基板及び表示装置
US20170249905A1 (en) * 2016-02-29 2017-08-31 Samsung Display Co., Ltd. Display device
WO2018030207A1 (ja) * 2016-08-08 2018-02-15 シャープ株式会社 表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4631683B2 (ja) * 2005-01-17 2011-02-16 セイコーエプソン株式会社 発光装置、及び電子機器
JP2009021163A (ja) * 2007-07-13 2009-01-29 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2009116116A (ja) * 2007-11-07 2009-05-28 Sharp Corp 液晶表示パネル及び液晶表示装置
KR101452288B1 (ko) * 2012-11-19 2014-10-21 엘지디스플레이 주식회사 디스플레이 장치
US10353132B2 (en) * 2014-12-26 2019-07-16 Sharp Kabushiki Kaisha Display device
JP6533065B2 (ja) * 2015-02-12 2019-06-19 株式会社ジャパンディスプレイ 表示装置
JP6607798B2 (ja) 2016-01-29 2019-11-20 株式会社ジャパンディスプレイ 表示装置
KR102628849B1 (ko) * 2016-03-24 2024-01-25 삼성디스플레이 주식회사 유기발광 디스플레이 장치
CN105785668A (zh) * 2016-05-11 2016-07-20 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US9997427B2 (en) * 2016-08-23 2018-06-12 Yang-Chen Chen Display panel with dam structure
CN106873839B (zh) * 2017-02-15 2019-09-13 上海天马微电子有限公司 一种触控显示面板及触控显示装置
JP2018146854A (ja) * 2017-03-07 2018-09-20 株式会社ジャパンディスプレイ 表示装置
WO2018167926A1 (ja) * 2017-03-16 2018-09-20 シャープ株式会社 表示装置およびその製造方法
US10559772B2 (en) * 2017-03-31 2020-02-11 Sharp Kabushiki Kaisha Display device and production method thereof
CN107561799B (zh) * 2017-08-25 2021-07-20 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN108648695B (zh) * 2018-05-14 2021-06-11 昆山国显光电有限公司 显示面板、触控显示面板和触控显示设备
WO2020202539A1 (ja) * 2019-04-04 2020-10-08 シャープ株式会社 表示装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016148843A (ja) * 2015-02-12 2016-08-18 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 非四角形ディスプレイ
WO2017086273A1 (ja) * 2015-11-19 2017-05-26 シャープ株式会社 表示基板及び表示装置
US20170249905A1 (en) * 2016-02-29 2017-08-31 Samsung Display Co., Ltd. Display device
WO2018030207A1 (ja) * 2016-08-08 2018-02-15 シャープ株式会社 表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763000B (zh) * 2020-05-08 2022-05-01 大陸商友達光電（昆山）有限公司 顯示面板、顯示裝置及其製作方法
WO2022198448A1 (zh) * 2021-03-23 2022-09-29 京东方科技集团股份有限公司 显示基板和显示面板
CN115273656A (zh) * 2021-04-30 2022-11-01 荣耀终端有限公司 显示面板和显示设备
CN115273656B (zh) * 2021-04-30 2023-10-24 荣耀终端有限公司 显示面板和显示设备

Also Published As

Publication number Publication date
CN112912947A (zh) 2021-06-04
US11864436B2 (en) 2024-01-02
CN112912947B (zh) 2022-12-06
US20210296425A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
WO2020079805A1 (ja) 表示装置
US11233097B2 (en) Display device including dummy pixels with transmissive areas
KR102491117B1 (ko) 유기 발광 표시 장치
US20230165058A1 (en) Display device and method for manufacturing display device
US9887252B2 (en) Transparent display apparatus
JP2018189715A (ja) 表示装置
US10090372B2 (en) Display device
US9219103B2 (en) Organic light emitting diode display
US10381418B2 (en) Organic light emitting diode display device
KR20110135734A (ko) 유기 발광 표시 장치
JP7148482B2 (ja) 表示装置
KR102607376B1 (ko) 유기 발광 표시 장치
WO2019058485A1 (ja) 表示デバイス
CN111886926B (zh) 显示装置
KR20210000383A (ko) 전계 발광 표시 장치
KR20200087368A (ko) 유기 발광 표시 장치
US20210134925A1 (en) Organic light emitting diode display device
US20220115475A1 (en) Display device and manufacturing method thereof
WO2020202539A1 (ja) 表示装置およびその製造方法
WO2019186835A1 (ja) 表示装置
CN111903187B (zh) 显示装置
WO2020194706A1 (ja) 表示装置
KR20150128119A (ko) 유기 발광 다이오드 표시장치 및 그 제조방법
WO2021210067A1 (ja) 表示装置およびその製造方法
JP2009055065A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18937510

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18937510

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP