WO2021210067A1

WO2021210067A1 - 表示装置およびその製造方法

Info

Publication number: WO2021210067A1
Application number: PCT/JP2020/016441
Authority: WO
Inventors: 徳生吉田
Original assignee: シャープ株式会社
Priority date: 2020-04-14
Filing date: 2020-04-14
Publication date: 2021-10-21
Also published as: US20230121662A1

Abstract

有機ＥＬ表示装置（１）は、ＴＦＴ層（２０）と、ＴＦＴ層上に設けられた発光素子層（６０）とを備える。ＴＦＴ層の発光制御トランジスタ（５０Ｆ）は、平坦化膜（３８ｐｆ）のコンタクトホール（３８ｈ）を介して発光素子層の第１電極（６２ｆｅ）に接続される導通電極（３６ｓｄ）を有する。ＴＦＴ層は、発光制御トランジスタに接続されるエミッション制御配線（２８ｅｌ）と、エミッション制御配線と導通電極との間に設けられた層間絶縁膜（３５）と、層間絶縁膜で覆われた島状のダミー電極（２８ｄｍ）を含む。ダミー電極は、平面視で第１電極、コンタクトホールおよび導通電極と重なり合う。

Description

表示装置およびその製造方法

　本開示は、表示装置およびその製造方法に関する。

　近年、液晶表示装置に代わる表示装置として、有機ＥＬ（Electro Luminescence）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。

　有機ＥＬ表示装置では、所定の配列で設けられた複数の有機ＥＬ素子それぞれが、画像を表示する表示領域をなすサブ画素を構成している。有機ＥＬ素子は、第１電極と、第１電極上に設けられた有機ＥＬ層と、有機ＥＬ層上に設けられた第２電極とを備える。有機ＥＬ層は、有機材料からなる複数の機能層が積層されてなる。複数の機能層のうちいずれかの層（例えば発光層）は、有機ＥＬ素子ごとに分けて設けられていることが多い。

　有機ＥＬ素子ごとに個別に設けられる機能層は、例えば、サブ画素単位のパターニングが可能な複数の開口が設けられたＦＭＭ（Fine Metal Mask）と呼ばれる成膜用マスクを用いて、蒸着法により形成される。そのため、有機ＥＬ表示装置における第１電極の周辺には、個別の機能層を形成する蒸着対象の表面と当該成膜用マスクとの間隔を保つために、成膜用マスクと当接するマスクスペーサが設けられることがある（例えば、特許文献１参照）。

特開２０１８－４９７７４号公報

　有機ＥＬ表示装置において、有機ＥＬ層を構成するいくつかの機能層は、複数の有機ＥＬ素子に対して共通に設けられることがある。上述したマスクスペーサを有する有機ＥＬ表示装置では、そうした共通の機能層が当該マスクスペーサを覆うように設けられる。マスクスペーサが共通の機能層によって覆われると、有機ＥＬ表示装置の製造において、表示領域の一方向に連続して表示不良の画素が現れる線欠陥を招くおそれがある。

　具体的に述べると、有機ＥＬ表示装置の製造において、個別の機能層を形成して成膜用マスクをマスクスペーサから離間させるときには、成膜用マスクとマスクスペーサとの間で剥離帯電が起こり得る。このとき、マスクスペーサが機能層によって覆われていると、その機能層を通じて第１電極が帯電する。第１電極は、有機ＥＬ素子よりも下層に設けられた薄膜トランジスタ（Thin Film Transistor；以下、ＴＦＴと称する）の導通電極に対し、そのＴＦＴを覆う平坦化膜に形成されたコンタクトホールを介して接続されている。そして、ＴＦＴの導通電極と第１電極との接続箇所の近傍には、当該ＴＦＴのゲートに接続された制御配線が延びているのが通常である。このため、ＴＦＴの導通電極と制御配線との間で静電気放電（ＥＳＤ：Electro Static Discharge）を生じやすい。このような静電気放電が生じると、放電電流が制御配線を伝い、制御配線が接続された駆動回路の電気素子を破壊する。その結果、駆動回路が当該制御配線と接続されたＴＦＴを正常に動作させることができなくなり、線欠陥が発生する。

　本開示の技術は、ＴＦＴの導通電極と制御配線との間で静電気放電が生じるのを抑制することを目的とする。

　本開示の技術は、表示装置を対象とする。本開示の技術に係る表示装置は、基板と、基板上に設けられた、複数のＴＦＴを含むＴＦＴ層と、ＴＦＴ層上に設けられた、複数の発光素子を含む発光素子層とを備える。発光素子層は、発光素子ごとに設けられた第１電極と、第１電極上に設けられた発光機能層と、発光機能層上に設けられた第２電極と、発光機能層によって覆われたマスクスペーサとを含む。複数のＴＦＴは、ＴＦＴ層に設けられた平坦化膜によって覆われ、且つ発光素子ごとに設けられた発光制御トランジスタを含む。

　発光制御トランジスタは、平坦化膜に形成されたコンタクトホールを介して第１電極に電気的に接続される導通電極を有する。ＴＦＴ層は、発光制御トランジスタに電気的に接続される制御配線と、その制御配線と導通電極との間に設けられた層間絶縁膜とを含む。制御配線は、発光制御トランジスタに信号を供給する駆動回路と電気的に接続される。ＴＦＴ層は、層間絶縁膜によって覆われた、導電材料からなる島状のダミー電極をさらに含む。ダミー電極は、平面視で第１電極、平坦化膜のコンタクトホール、および発光制御トランジスタの導通電極と重なり合うように設けられている。

　本開示の技術に係る表示装置によれば、ＴＦＴ層において、ダミー電極が、層間絶縁膜によって覆われ、平面視で第１電極、平坦化膜のコンタクトホール、および発光制御トランジスタの導通電極と重なり合うように設けられているので、有機ＥＬ表示装置の製造において、個別の機能層を形成して成膜用マスクをマスクスペーサから離間させるときに成膜用マスクとマスクスペーサとの間で剥離帯電が起こった場合、ＴＦＴの導通電極とダミー電極との間で静電気放電を生じさせることができる。これにより、ＴＦＴの導通電極と制御配線との間で静電気放電が生じるのを抑制できる。

図１は、第１実施形態の有機ＥＬ表示装置の概略構成を示す平面図である。図２は、図１のII－II線における有機ＥＬ表示装置の断面図である。図３は、第１実施形態の有機ＥＬ表示装置の表示領域を示す平面図である。図４は、図３のIV－IV線における有機ＥＬ表示装置の断面図である。図５は、第１実施形態の有機ＥＬ表示装置におけるマスクスペーサの近傍に位置する１つのサブ画素およびその周辺の概略構成を示す平面図である。図６は、図５のVIで囲んだ有機ＥＬ表示装置の要部を示す平面図である。図７は、図５のVII－VII線における有機ＥＬ表示装置の要部を示す断面図である。図８は、第１実施形態の有機ＥＬ表示装置における有機ＥＬ層の積層構造を示す断面図である。図９は、第１実施形態の有機ＥＬ表示装置の画素回路を示す等価回路図である。図１０は、第１実施形態の有機ＥＬ表示装置の製造方法を概略的に示すフロー図である。図１１は、第１実施形態の有機ＥＬ表示装置の製造方法におけるＴＦＴ層形成工程を概略的に示すフロー図である。図１２は、第１実施形態の有機ＥＬ表示装置の製造方法における第１導電層形成工程を行った状態の基板要部を示す断面図である。図１３は、第１実施形態の有機ＥＬ表示装置の製造方法における第１層間絶縁膜形成工程を行った状態の基板要部を示す断面図である。図１４は、第１実施形態の有機ＥＬ表示装置の製造方法における第２層間絶縁膜形成工程を行った状態の基板要部を示す断面図である。図１５は、第１実施形態の有機ＥＬ表示装置の製造方法における第３導電層形成工程を行った状態の基板要部を示す断面図である。図１６は、第１実施形態の有機ＥＬ表示装置の製造方法における第１樹脂層形成工程を行った状態の基板要部を示す断面図である。図１７は、第１実施形態の有機ＥＬ表示装置の製造方法における発光素子層形成工程を概略的に示すフロー図である。図１８は、第１実施形態の有機ＥＬ表示装置の製造方法における第４導電層形成工程を行った状態の基板要部を示す断面図である。図１９は、第１実施形態の有機ＥＬ表示装置の製造方法における第２樹脂層形成工程を行った状態の基板要部を示す断面図である。図２０は、第１実施形態の有機ＥＬ表示装置の製造方法における有機ＥＬ層形成工程で正孔注入層および正孔輸送層を形成した状態の基板要部を示す断面図である。図２１は、第１実施形態の有機ＥＬ表示装置の製造方法における有機ＥＬ層形成工程で発光層を形成した状態の基板要部を示す断面図である。図２２は、第１実施形態の有機ＥＬ表示装置の製造方法における有機ＥＬ層形成工程で電子輸送層および電子注入層を形成した状態の基板要部を示す断面図である。図２３は、第１実施形態の有機ＥＬ表示装置の製造方法における第５導電層形成工程を行った状態の基板要部を示す断面図である。図２４は、第２実施形態の有機ＥＬ表示装置の図７相当図である。図２５は、第３実施形態の有機ＥＬ表示装置における図７相当図である。図２６は、図１２のXXVIで囲んだ有機ＥＬ表示装置の要部を示す断面図である。図２７は、第１～第３実施形態の変形例１の有機ＥＬ表示装置における図６相当図である。図２８は、第１～第３実施形態の変形例２の有機ＥＬ表示装置における図３相当図である。図２９は、第１実施形態の変形例２の有機ＥＬ表示装置における図４相当図である。図３０は、第２実施形態の変形例２の有機ＥＬ表示装置における図４相当図である。図３１は、第３実施形態の変形例２の有機ＥＬ表示装置における図４相当図である。

　以下、例示的な実施形態を図面に基づいて詳細に説明する。以下の実施形態では、本開示の技術に係る表示装置として、有機ＥＬ素子を備える有機ＥＬ表示装置を例に挙げて説明する。

　なお、以下の実施形態において、或る膜や層、素子などの構成要素の上にその他の膜や層、素子などの構成要素が設けられている、または形成されているとする記載は、或る構成要素の直上にその他の構成要素が存在する場合のみを意味するのではなく、それら両方の構成要素の間に、それら以外の膜や層、素子などの構成要素が介在されている場合も含む。

　また、以下の実施形態において、或る膜や層、素子などの構成要素がその他の膜や層、素子などの構成要素に接続されているとする記載は、特に断らない限り電気的に接続されていることを意味する。当該記載は、本開示の技術の趣旨を逸脱しない範囲において、直接的な接続を意味する場合のみならず、それら以外の膜や層、素子などの構成要素を介した間接的な接続を意味する場合も含む。当該記載は、或る構成要素に他の構成要素が一体化されている、つまり或る構成要素の一部が他の構成要素を構成している場合も含む。

　また、以下の実施形態において、或る膜や層、素子などの構成要素がその他の膜や層、素子などの構成要素と同層であるという記載は、或る構成要素がその他の構成要素と同一プロセスによって形成されていることを意味する。或る膜や層、素子などの構成要素がその他の膜や層、素子などの構成要素の下層であるという記載は、或る構成要素がその他の構成要素よりも先のプロセスによって形成されていることを意味する。或る膜や層、素子などの構成要素がその他の膜や層、素子などの構成要素の上層であるという記載は、或る構成要素がその他の構成要素よりも後のプロセスによって形成されていることを意味する。

　また、以下の実施形態において、或る膜や層、素子などの構成要素がその他の膜や層、素子などの構成要素と同一である、または同等であるとする記載は、或る構成要素とその他の構成要素とが完全に同一である状態、または完全に同等である状態のみを意味するのではなく、或る構成要素とその他の構成要素とが製造ばらつきや公差の範囲内で変動しているといった実質的に同一である状態、または実質的に同等である状態についても含む。

　また、以下の実施形態において、「第１」、「第２」、「第３」…という記載は、これらの記載が付与された語句を区別するために用いられ、その語句の数や何らかの順序までも限定するものではない。

　《第１実施形態》
　図１は、この第１実施形態の有機ＥＬ表示装置１の概略構成を示す平面図である。図２は、図１のII－II線における有機ＥＬ表示装置１の断面図である。図３は、この第１実施形態の有機ＥＬ表示装置１の表示領域Ｄを示す平面図である。図４は、図３のIV－IV線における有機ＥＬ表示装置１の断面図である。

　　－有機ＥＬ表示装置の構成－
　図１および図２に示すように、画像を表示する表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆとを有している。

　表示領域Ｄは、画面を構成する矩形状の領域である。本実施形態では、矩形状の表示領域Ｄを例示するが、表示領域Ｄは、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状などの略矩形状であってもよい。図３および図４に示すように、表示領域Ｄは、複数のサブ画素ＳＰによって構成されている。

　複数のサブ画素ＳＰは、斜め格子状をなすように配列されている。複数のサブ画素ＳＰとしては、赤色に発光する発光領域Ｅ（図３で左上がりの斜線ハッチングを付す）を有するサブ画素ＳＰと、緑色に発光する発光領域Ｅ（図３でドットハッチングを付す）を有するサブ画素ＳＰと、青色に発光する発光領域Ｅ（図３で右上がりの斜線ハッチングを付す）を有するサブ画素ＳＰとがそれぞれ複数設けられている。３色のサブ画素ＳＰは、隣り合うように配置されている。３色のサブ画素ＳＰの組合せにより、１つの画素が構成されている。

　図１および図２に示すように、額縁領域Ｆは、画面以外の非表示部分を構成する矩形枠状の領域である。額縁領域Ｆの一辺を構成する部分には、外部回路と接続するための端子部Ｔが設けられている。額縁領域Ｆにおける表示領域Ｄと端子部Ｔとの間には、図１中で横方向である第１方向Ｘを折り曲げの軸として折り曲げ可能な折り曲げ部Ｂが設けられている。

　端子部Ｔは、額縁領域Ｆが折り曲げ部Ｂで例えば１８０°に（Ｕ字状に）折り曲げられることにより、有機ＥＬ表示装置１の背面側に配置される。端子部Ｔは、ＦＰＣ（Flexible Printed Circuit）などの配線基板Ｃｂと接続される。額縁領域Ｆには、表示領域Ｄから端子部Ｔに引き出された複数の引き出し配線Ｌｌが設けられている。複数の引き出し配線Ｌｌは、端子部Ｔで配線基板Ｃｂを介して表示制御回路（不図示）に接続される。

　額縁領域Ｆにおいて、後述する平坦化膜３８ｐｆには、トレンチＧが表示領域Ｄを囲むように枠状に設けられている。トレンチＧは、平面視で略Ｃ状をなすように延びて、端子部Ｔ側を開口している。トレンチＧは、表示領域Ｄの全周に亘って設けられていてもよい。トレンチＧは、平坦化膜３８ｐｆを貫通し、平坦化膜３８ｐｆを額縁領域Ｆの内側と外側とに区切るように分断している。トレンチＧは、表示領域Ｄへの水分などの浸入を防止する役割を果たす。

　額縁領域Ｆにおいて、端子部Ｔが設けられた辺と隣り合う辺（図１で左右の各辺）を構成する部分には、ゲートドライバＧｄおよびエミッションドライバＥｄを含む駆動回路Ｄｃがモノリシックに設けられている。ゲートドライバＧｄは、トレンチＧよりも表示領域Ｄ側に配置されている。エミッションドライバＥｄは、トレンチＧよりも額縁領域Ｆの外周側に配置されている。トレンチＧに対するゲートドライバＧｄとエミッションドライバＥｄの配置は逆であってもよい。また、ゲートドライバＧｄおよびエミッションドライバＥｄの両方がトレンチＧよりも表示領域Ｄ側に配置されていてもよい。

　額縁領域Ｆには、第１額縁配線３６ｆａ（図１で左上りの斜線ハッチングを付す）と、第２額縁配線３６ｆｂ（図１で右上りの斜線ハッチングを付す）とが設けられている。第１額縁配線３６ｆａは、トレンチＧおよび駆動回路Ｄｃよりも表示領域Ｄ側に枠状に設けられている。第１額縁配線３６ｆａは、額縁領域ＦにおけるトレンチＧの開口した部分を通じて端子部Ｔに延びている。第１額縁配線３６ｆａには、端子部Ｔで配線基板Ｃｂを介してハイレベル電源電圧（ＥＬＶＤＤ）が入力される。第２額縁配線３６ｆｂは、トレンチＧおよび駆動回路Ｄｃよりも額縁領域Ｆの外周側に略Ｃ状に設けられている。第２額縁配線３６ｆｂの両端部は、第１額縁配線３６ｆａに沿って端子部Ｔに延びている。第２額縁配線３６ｆｂには、端子部Ｔで配線基板Ｃｂを介してローレベル電源電圧（ＥＬＶＳＳ）が入力される。

　額縁領域Ｆには、第１堰き止め壁Ｗａと、第２堰き止め壁Ｗｂとが設けられている。第１堰き止め壁Ｗａは、トレンチＧの外周に枠状に設けられている。第２堰き止め壁Ｗｂは、第１堰き止め壁Ｗａの外周に枠状に設けられている。第１堰き止め壁Ｗａおよび第２堰き止め壁Ｗｂは、有機ＥＬ表示装置１の製造過程において、封止膜８０に含まれる有機層８４をなす有機材料の塗布時に、当該有機材料が額縁領域Ｆの外側へ広がるのを堰き止める役割を果たす。

　有機ＥＬ表示装置１は、個々のサブ画素ＳＰでの発光をＴＦＴ５０により制御し、ＴＦＴ５０の動作により画像表示を行うアクティブマトリクス駆動方式を採用している。図２および図４に示すように、有機ＥＬ表示装置１は、樹脂基板層１０と、樹脂基板層１０上に設けられたＴＦＴ層２０と、ＴＦＴ層２０上に設けられた発光素子層６０と、発光素子層６０上に設けられた封止膜８０とを備えている。

　〈樹脂基板層〉
　樹脂基板層１０は、ベースとなる基板の一例である。樹脂基板層１０は、ポリイミド樹脂やポリアミド樹脂、エポキシ樹脂などの樹脂材料によって形成されている。樹脂基板層１０は、可撓性を有している。樹脂基板層１０は、酸化シリコンや窒化シリコン、酸窒化シリコンなどの無機材料からなる無機絶縁層と上記樹脂材料からなる樹脂層とが積層された積層膜によって構成されてもよい。樹脂基板層１０の裏面には、裏面保護フィルム１２が貼り付けられている。

　　〈ＴＦＴ層〉
　ＴＦＴ層２０は、複数のＴＦＴ５０を含んでいる。ＴＦＴ層２０は、樹脂基板層１０上に順に設けられた、ベースコート膜２２と、半導体層２４と、ゲート絶縁膜２６と、第１導電層２８と、第１層間絶縁膜３０と、第２導電層３２と、第２層間絶縁膜３４と、第３導電層３６と、第１樹脂層３８とを備えている。

　ベースコート膜２２は、樹脂基板層１０の表面の略全体に亘って設けられている。ベースコート膜２２は、酸化シリコンや窒化シリコン、酸窒化シリコンなどの無機材料からなる。ベースコート膜２２は、無機絶縁層の単層膜または積層膜により構成されている。

　半導体層２４は、ベースコート膜２２の上層である。半導体層２４は、ベースコート膜２２上に島状に複数設けられている。例えば、半導体層２４は、低温ポリシリコン（ＬＴＰＳ：Low Temperature Polycrystalline Silicon）や、インジウムガリウム亜鉛酸化物（Ｉｎ－Ｇａ－Ｚｎ－Ｏ系）などの酸化物半導体などによって形成されている。半導体層２４は、チャネル領域と、チャネル領域を挟むように設けられたソース領域およびドレイン領域とを有している。

　ゲート絶縁膜２６は、各半導体層２４を覆うようにベースコート膜２２の表面の略全体に亘って一続きに設けられている。ゲート絶縁膜２６は、酸化シリコンや窒化シリコン、酸窒化シリコンなどの無機材料からなる。ゲート絶縁膜２６は、無機絶縁層の単層膜または積層膜により構成されている。ゲート絶縁膜２６は、各半導体層２４上に島状に設けられていてもよい。

　第１導電層２８は、ゲート絶縁膜２６の上層である。第１導電層２８は、ゲート絶縁膜２６上に設けられている。第１導電層２８は、複数のゲート電極２８ｇｅ、複数のエミッション制御配線２８ｅｌ、複数の第１部分配線２８ａｌ、複数のゲート配線２８ｇｌ、複数の第１容量電極２８ｃｅおよび複数のダミー電極２８ｄｍを含んでいる（図１および図３も参照）。これらゲート配線２８ｇｌ、エミッション制御配線２８ｅｌ、第１部分配線２８ａｌ、ゲート電極２８ｇｅ、第１容量電極２８ｃｅおよびダミー電極２８ｄｍは、同一層に同一材料によって形成されている。

　例えば、ゲート配線２８ｇｌ、エミッション制御配線２８ｅｌ、第１部分配線２８ａｌ、ゲート電極２８ｇｅ、第１容量電極２８ｃｅおよびダミー電極２８ｄｍは、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）などの金属材料からなる。これらゲート配線２８ｇｌ、エミッション制御配線２８ｅｌ、第１部分配線２８ａｌ、ゲート電極２８ｇｅ、第１容量電極２８ｃｅおよびダミー電極２８ｄｍは、金属層の単層膜または積層膜により構成されている。

　第１層間絶縁膜３０は、第１導電層２８の上層である。第１層間絶縁膜３０は、ゲート配線２８ｇｌ、エミッション制御配線２８ｅｌ、第１部分配線２８ａｌ、ゲート電極２８ｇｅ、第１容量電極２８ｃｅおよびダミー電極２８ｄｍを覆うように設けられている。第１層間絶縁膜３０は、酸化シリコンや窒化シリコン、酸窒化シリコンなどの無機材料からなる。第１層間絶縁膜３０は、無機絶縁層の単層膜または積層膜により構成されている。

　第２導電層３２は、第１層間絶縁膜３０の上層である。第２導電層３２は、第１層間絶縁膜３０上に設けられている。第２導電層３２は、複数の初期化電源配線３２ｉｌ、複数の第１電源配線３２ｐｌおよび複数の第２容量電極３２ｃｅを含んでいる（図１および図３も参照）。これら初期化電源配線３２ｉｌ、第１電源配線３２ｐｌおよび第２容量電極３２ｃｅは、同一層に同一材料によって形成されている。

　例えば、初期化電源配線３２ｉｌ、第１電源配線３２ｐｌおよび第２容量電極３２ｃｅは、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）などの金属材料からなる。これら初期化電源配線３２ｉｌ、第１電源配線３２ｐｌおよび第２容量電極３２ｃｅは、金属層の単層膜または積層膜により構成されている。

　第２層間絶縁膜３４は、第２導電層３２の上層である。第２層間絶縁膜３４は、初期化電源配線３２ｉｌ、第１電源配線３２ｐｌおよび第２容量電極３２ｃｅを覆うように設けられている。第２層間絶縁膜３４は、酸化シリコンや窒化シリコン、酸窒化シリコンなどの無機材料からなる。第２層間絶縁膜３４は、無機絶縁層の単層膜または積層膜により構成されている。第１層間絶縁膜３０および第２層間絶縁膜３４は、層間絶縁膜３５を構成している。

　第３導電層３６は、第２層間絶縁膜３４の上層である。第３導電層３６は、第２層間絶縁膜３４上に設けられている。第３導電層３６は、複数のソース配線３６ｓｌ、複数の第２電源配線３６ｐｌ、複数の第２部分配線３６ｂｌ、第１額縁配線３６ｆａ、第２額縁配線３６ｆｂおよび複数の導通電極３６ｓｄを含んでいる（図１および図３も参照）。これらソース配線３６ｓｌ、第２電源配線３６ｐｌ、第２部分配線３６ｂｌ、第１額縁配線３６ｆａ、第２額縁配線３６ｆｂおよび導通電極３６ｓｄは、同一層に同一材料によって形成されている。

　例えば、ソース配線３６ｓｌ、第２電源配線３６ｐｌ、第２部分配線３６ｂｌ、第１額縁配線３６ｆａ、第２額縁配線３６ｆｂおよび導通電極３６ｓｄは、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）などの金属材料からなる。これらソース配線３６ｓｌ、第２電源配線３６ｐｌ、第２部分配線３６ｂｌ、第１額縁配線３６ｆａ、第２額縁配線３６ｆｂおよび導通電極３６ｓｄは、金属層の単層膜または積層膜により構成されている。

　第１樹脂層３８は、第３導電層３６の上層である。第１樹脂層３８は、平坦化膜３８ｐｆおよび第１壁層（不図示）を含んでいる。これら平坦化膜３８ｐｆおよび第１壁層は、同一層に同一材料によって形成されている。例えば、平坦化膜３８ｐｆおよび第１壁層は、ポリイミド樹脂などの樹脂材料からなる。

　平坦化膜３８ｐｆは、表示領域Ｄにおいて、ソース配線３６ｓｌ、第２電源配線３６ｐｌおよび導通電極３６ｓｄを覆うように設けられている。平坦化膜３８ｐｆは、額縁領域Ｆの内周側の部分にも広がっている。第１壁層は、額縁領域Ｆに平坦化膜３８ｐｆを二重に囲むように相似形で２つ設けられている。一方の第１壁層は第１堰き止め壁Ｗａを構成し、他方の第１壁層は第２堰き止め壁Ｗｂを構成している。

　　〈各種配線〉
　図３に示すように、複数のゲート配線２８ｇｌは、表示領域Ｄに設けられ、第１方向Ｘに互いに平行に延びている。ゲート配線２８ｇｌは、ゲート信号を伝達する表示用配線であって、サブ画素ＳＰの行ごとに設けられている。各ゲート配線２８ｇｌは、駆動回路ＤｃのゲートドライバＧｄに接続されている。各ゲート配線２８ｇｌは、ゲートドライバＧｄにより、所定のタイミングで順に選択されて活性状態となる。

　複数のエミッション制御配線２８ｅｌは、表示領域Ｄに設けられ、第１方向Ｘに互いに平行に延びている。エミッション制御配線２８ｅｌは、エミッション制御信号を伝達する表示用配線であって、サブ画素ＳＰの行ごとに設けられている。各エミッション制御配線２８ｅｌは、駆動回路ＤｃのエミッションドライバＥｄに接続されている。各エミッション制御配線２８ｅｌは、エミッションドライバＥｄにより、所定のタイミングで順に選択されて非活性状態となる。

　複数の初期化電源配線３２ｉｌは、表示領域Ｄに設けられ、第１方向Ｘに互いに平行に延びている。初期化電源配線３２ｉｌは、初期化電位を付与する配線であって、サブ画素ＳＰの行ごとに設けられている。各初期化電源配線３２ｉｌは、駆動回路Ｄｃに接続されている。各初期化電源配線３２ｉｌには、駆動回路Ｄｃにより所定の初期化電位が印加される。

　複数の第１電源配線３２ｐｌは、表示領域Ｄに設けられ、第１方向Ｘに互いに平行に延びている。第１電源配線３２ｐｌは、所定のハイレベル電位を付与する配線であって、サブ画素ＳＰの行ごとに設けられている。各第１電源配線３２ｐｌは、第２層間絶縁膜３４に形成されたコンタクトホール（不図示）を通じて第１額縁配線３６ｆａに接続されている。

　複数のソース配線３６ｓｌは、表示領域Ｄに設けられ、第１方向Ｘと直交する方向（図１中で縦方向）である第２方向Ｙに互いに平行に延びている。ソース配線３６ｓｌは、ソース信号を伝達する配線であって、サブ画素ＳＰの列ごとに設けられている。各ソース配線３６ｓｌは、引き出し配線Ｌｌに接続されている。各ソース配線３６ｓｌは、引き出し配線Ｌｌを介して表示制御回路に接続される。

　複数の第２電源配線３６ｐｌは、表示領域Ｄに設けられ、第２方向Ｙに互いに平行に延びている。第２電源配線３６ｐｌは、所定のハイレベル電位を付与する配線であって、サブ画素ＳＰの列ごとに設けられている。各第２電源配線３６ｐｌは、第１額縁配線３６ｆａに接続されている。

　各第２電源配線３６ｐｌは、各第１電源配線３２ｐｌと第２層間絶縁膜３４を介して交差している。各第２電源配線３６ｐｌは、第２層間絶縁膜３４に形成されたコンタクトホール（不図示）を通じて第１電源配線３２ｐｌと交差箇所で接続されている。複数の第２電源配線３６ｐｌは、複数の第１電源配線３２ｐｌと共に電源配線Ｐｌを構成している。

　複数の第１部分配線２８ａｌは、額縁領域Ｆにおいて、表示領域Ｄと折り曲げ部Ｂとの間の部分と、折り曲げ部Ｂと端子部Ｔとの間の部分とにそれぞれ設けられ、それら両部分を第２方向Ｙに互いに平行に延びている。折り曲げ部Ｂよりも表示領域Ｄ側に位置する各第１部分配線２８ａｌは、第１額縁配線３６ｆａを表示領域Ｄ側から端子部Ｔ側にくぐるように設けられている。これら各第１部分配線８ａｌは、層間絶縁膜３０に形成されたコンタクトホールを介して、対応するソース配線３２ｓｌと接続されている。各第１部分配線２８ａｌは、引き出し配線Ｌｌの一部を構成している。

　複数の第２部分配線３６ｂｌは、額縁領域Ｆにおいて、折り曲げ部Ｂを跨ぐように第２方向Ｙに互いに平行に延びている。各第２部分配線３６ｂｌは、層間絶縁膜３０に形成されたコンタクトホールを介して、折り曲げ部Ｂよりも表示領域Ｄ側に位置する第１部分配線２８ａｌと、折り曲げ部Ｂよりも端子部Ｔ側に位置する第１部分配線２８ａｌとに接続されている。各第２部分配線３６ｂｌは、折り曲げ部Ｂの両側に分けて設けられた第１部分配線２８ａｌを接続し、第１部分配線２８ａｌと共に引き出し配線Ｌｌを構成している。

　　〈各種電極〉
　図５は、この第１実施形態の有機ＥＬ表示装置１におけるマスクスペーサ６４ｍｓの近傍に位置する１つのサブ画素ＳＰおよびその周辺の概略構成を示す平面図である。図６は、図５のVIで囲んだ有機ＥＬ表示装置１の要部を示す平面図である。図６は、図５のVIで囲んだ有機ＥＬ表示装置１の要部を示す平面図である。

　図５に示すように、ゲート電極２８ｇｅおよび導通電極３６ｓｄは、サブ画素ＳＰごとに複数設けられている。ゲート電極２８ｇｅおよび導通電極３６ｓｄは、ＴＦＴ５０を構成する電極である。第１容量電極２８ｃｅおよび第２容量電極３２ｃｅは、サブ画素ＳＰごとに少なくとも１つ設けられている。第１容量電極２８ｃｅおよび第２容量電極３２ｃｅは、キャパシタ５２を構成する電極である。

　図３および図７にも示すように、ダミー電極２８ｄｍは、サブ画素ＳＰごとに、発光制御トランジスタ５０Ｆの導通電極３６ｓｄに対して設けられている。各ダミー電極ｄｍは、層間絶縁膜３５によって覆われている。各サブ画素ＳＰにおいて、ダミー電極２８ｄｍは、平面視で第１電極６２ｆｅ、平坦化膜３８ｐｆのコンタクトホール３８ｈおよび発光制御トランジスタ５０Ｆの導通電極３６ｓｄと重なり合っている。

　図６に示すように、ダミー電極２８ｄｍと発光制御トランジスタ５０Ｆの導通電極３６ｓｄとは、互いに交差する方向に延びている。例えば、発光制御トランジスタ５０Ｆの導通電極３６ｓｄは第１方向Ｘに延び、ダミー電極２８ｄｍは第２方向Ｙに延びている。ダミー電極２８ｄｍは、平面視で発光制御トランジスタ５０Ｆの導通電極３６ｓｄの幅方向における一方側から他方側にかけて延びている。

　　〈ＴＦＴ〉
　ＴＦＴ５０は、サブ画素ＳＰごとに複数設けられている。複数のＴＦＴ５０はいずれも、トップゲート型のＴＦＴである。各ＴＦＴ５０は、半導体層２４と、ゲート絶縁膜２６と、ゲート電極２８ｇｅと、導通電極３６ｓｄとによって構成されている。いくつかのＴＦＴ５０において、ゲート電極２８ｇｅはゲート配線２８ｇｌに接続されている。その他のＴＦＴ５０において、ゲート電極２８ｇｅはエミッション制御配線２８ｅｌに接続されている。導通電極３６ｓｄは、ゲート絶縁膜２６および層間絶縁膜３５に形成されたコンタクトホール３７を通じて半導体層２４のソース領域またはドレイン領域に接続されている。

　複数のＴＦＴ５０は、第１初期化トランジスタ５０Ａと、閾値補償トランジスタ５０Ｂと、書き込み制御トランジスタ５０Ｃと、駆動トランジスタ５０Ｄと、電源供給トランジスタ５０Ｅ、発光制御トランジスタ５０Ｆと、第２初期化トランジスタ５０Ｇとである。これら複数のＴＦＴ５０のうち第１初期化トランジスタ５０Ａは、第２層間絶縁膜３４に形成されたコンタクトホール３４ｈを通じて初期化電源配線３２ｉｌに接続される導通電極３６ｓｄを有している。

　また、発光制御トランジスタ５０Ｆは、平坦化膜３８ｐｆに形成されたコンタクトホール３８ｈを介して第１電極６２ｆｅに接続される導通電極３６ｓｄを有している。発光制御トランジスタ５０Ｆの導通電極３６ｓｄと第１電極６２ｆｅとを接続するコンタクトホール３８ｈの、導通電極３６ｓｄ側の開口周縁の全体は、平面視で当該導通電極３６ｓｄおよびダミー電極２８ｄｍと重なっている（図６参照）。その他、導通電極３６ｓｄとしては、第１初期化トランジスタ５０Ａおよび閾値補償トランジスタ５０Ｂとキャパシタ５２とを接続する導通電極３６ｓｄが設けられている。この導通電極３６ｓｄは、第２層間絶縁膜３４に形成されたコンタクトホール３４ｈを通じて第２容量電極３２ｃｅに接続されている。

　　〈キャパシタ〉
　キャパシタ５２は、サブ画素ＳＰごとに少なくとも１つ設けられている。キャパシタ５２は、データ保持用の素子である。キャパシタ５２は、第１容量電極２８ｃｅと、第１層間絶縁膜３０と、第２容量電極３２ｃｅとによって構成されている。第１容量電極２８ｃｅと第２容量電極３２ｃｅとは、第１層間絶縁膜３０を介して互いに重なり合っている。

　　〈発光素子層〉
　図３および図４に示すように、発光素子層６０は、複数の有機ＥＬ素子７０を含んでいる。有機ＥＬ素子７０は、発光素子の一例である。発光素子層６０は、平坦化膜３８ｐｆ上に順に設けられた、第４導電層６２と、第２樹脂層６４と、有機ＥＬ層６６と、第５導電層６８とを備えている。

　第４導電層６２は、複数の第１電極６２ｆｅを含んでいる。

　第１電極６２ｆｅは、サブ画素ＳＰごとに設けられている。第１電極６２ｆｅは、対応するサブ画素ＳＰに設けられた複数のＴＦＴ５０のうち発光制御トランジスタ５０Ｆの導通電極３６ｓｄに、平坦化膜３８ｐｆに形成されたコンタクトホール３８ｈを通じて接続されている。第１電極６２ｆｅは、有機ＥＬ層６６に正孔（ホール）を注入する陽極として機能する。第１電極６２ｆｅは、光を反射する光反射性を有している。

　第１電極６２ｆｅの材料としては、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）などの金属材料が挙げられる。

　また、第１電極６２ｆｅの材料は、アスタチン（Ａｔ）および酸化アスタチン（ＡｔＯ２）などの合金であっても構わない。また、第１電極６２ｆｅの材料は、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物などであってもよい。第１電極６２ｆｅは、有機ＥＬ層６６への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのが好ましい。第１電極６２ｆｅは、上記材料からなる層を複数積層して形成されていてもよい。

　第２樹脂層６４は、エッジカバー６４ｅｃ、マスクスペーサ６４ｍｓおよび第２壁層（不図示）を含んでいる。エッジカバー６４ｅｃ、マスクスペーサ６４ｍｓおよび第２壁層は、同一層に同一材料によって形成されている。例えば、エッジカバー６４ｅｃ、マスクスペーサ６４ｍｓおよび第２壁層の材料としては、ポリイミド樹脂、アクリル樹脂、ポリシロキサン樹脂、ノボラック樹脂などの樹脂材料が挙げられる。

　エッジカバー６４ｅｃは、隣り合うサブ画素ＳＰの第１電極６２ｆｅを区画している。エッジカバー６４ｅｃは、全体として斜め格子状に形成され、各第１電極６２ｆｅの周縁部を覆っている。エッジカバー６４ｅｃには、第１電極６２ｆｅを露出させる開口６４оがサブ画素ＳＰごとに形成されている。エッジカバー６４ｅｃは、隣り合うサブ画素ＳＰの発光領域Ｅの間の非発光領域Ｎｅを構成している。

　エッジカバー６４ｅｃの表面の一部は、上方に突出して、マスクスペーサ６４ｍｓを構成している。マスクスペーサ６４ｍｓは、有機ＥＬ表示装置１の製造において、有機ＥＬ層６６を構成する機能層（例えば発光層６６ｅｍ）を形成するのに用いられる成膜用マスク１００と成膜対象の表面との間隔を保つための柱状のスペーサである。マスクスペーサ６４ｍｓは、複数のサブ画素ＳＰおきに非発光領域Ｎｅに設けられている。マスクスペーサ６４ｍｓは、発光制御トランジスタ５０Ｆの導通電極３６ｓｄの周辺に位置している。

　第２壁層は、額縁領域Ｆに平坦化膜３８ｐｆを二重に囲むように相似形で２つ設けられている。各第２壁層は、第１壁層に積層されている。一方の第１壁層は第１堰き止め壁Ｗａを構成し、他方の第１壁層は第２堰き止め壁Ｗｂを構成している。

　　〈有機ＥＬ層〉
　図８は、有機ＥＬ層６６の積層構造を示す断面図である。有機ＥＬ層６６は、発光機能層の一例である。図８に示すように、有機ＥＬ層６６は、第１電極６２ｆｅ上に順に設けられた、正孔注入層６６ｈｉ、正孔輸送層６６ｈｔ、発光層６６ｅｍ、電子輸送層６６ｅｔおよび電子注入層６６ｅｉを有している。

　正孔注入層６６ｈｉは、陽極バッファ層とも呼ばれる。正孔注入層６６ｈｉは、第１電極６２ｆｅと有機ＥＬ層６６とのエネルギーレベルを近づけて、第１電極６２ｆｅから有機ＥＬ層６６へ正孔が注入される効率を改善する機能層である。例えば、正孔注入層６６ｈｉの材料としては、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体などが挙げられる。

　正孔輸送層６６ｈｔは、正孔を発光層６６ｅｍまで効率よく移動させる機能層である。例えば、正孔輸送層６６ｈｔの材料としては、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛などが挙げられる。

　発光層６６ｅｍは、第１電極６２ｆｅおよび第２電極６８ｓｅによって電圧が印加されたときに、第１電極６２ｆｅから注入された正孔と第２電極６８ｓｅから注入された電子とを再結合させて発光する機能層である。発光層６６ｅｍは、例えば、個々のサブ画素ＳＰにおける有機ＥＬ素子７０の発光色（赤色、緑色または青色）に合わせて異なる材料により形成される。

　例えば、発光層６６ｅｍの材料としては、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンゾチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシランなどが挙げられる。

　電子輸送層６６ｅｔは、電子を発光層６６ｅｍまで効率よく移動させる機能層である。例えば、電子輸送層６６ｅｔの材料としては、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物などが挙げられる。

　電子注入層６６ｅｉは、陰極バッファ層とも呼ばれる。電子注入層６６ｅｉは、第２電極６８ｓｅと有機ＥＬ層６６とのエネルギーレベルを近づけて、第２電極６８ｓｅから有機ＥＬ層６６へ電子が注入される効率を改善する機能層である。例えば、電子注入層６６ｅｉの材料としては、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）などが挙げられる。

　本構成例において、発光層６６ｅｍは、サブ画素ＳＰごとに分けて、エッジカバー６４ｅｃの各開口６４о内で個々の第１電極６２ｆｅ上に設けられている。その他の正孔注入層６６ｈｉ、正孔輸送層６６ｈｔ、電子輸送層６６ｅｔおよび電子注入層６６ｅｉは、複数のサブ画素ＳＰに共通に設けられている。正孔注入層６６ｈｉ、正孔輸送層６６ｈｔ、電子輸送層６６ｅｔおよび電子注入層６６ｅｉはそれぞれ、各マスクスペーサ６４ｍｓを覆っている。すなわち、各マスクスペーサ６４ｍｓは、有機ＥＬ層６６によって覆われている。

　第５導電層６８は、第２電極６８ｓｅを含んでいる。第２電極６８ｓｅは、複数のサブ画素ＳＰに共通に設けられている。第２電極６８ｓｅは、有機ＥＬ層６６およびエッジカバー６４ｅｃを覆い、有機ＥＬ層６６を介して第１電極６２ｆｅに重なっている。第２電極６８ｓｅは、額縁領域Ｆにまで延び、第１堰き止め壁Ｗａおよび第２堰き止め壁Ｗｂの両方を覆っている。第２電極６８ｓｅは、第２額縁配線３６ｆｂに接続されている。第２電極６８ｓｅは、有機ＥＬ層６６に電子を注入する陰極として機能する。第２電極６８ｓｅは、光を透過する光透過性を有している。

　例えば、第２電極６８ｓｅの材料としては、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）などが挙げられる。

　また、第２電極６８ｓｅは、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）などの合金により形成されていてもよい。

　また、第２電極６８ｓｅは、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）などの導電性酸化物により形成されていてもよい。第２電極６８ｓｅは、有機ＥＬ層６６への電子注入効率を向上させるために、仕事関数の小さな材料で形成するのが好ましい。第２電極６８ｓｅは、上記材料からなる層を複数積層して形成されていてもよい。

　各第１電極６２ｆｅ、有機ＥＬ層６６および第２電極６８ｓｅは、有機ＥＬ素子７０を構成している。有機ＥＬ素子７０は、発光素子の一例である。有機ＥＬ素子７０は、トップエミッション型の有機ＥＬ素子である。有機ＥＬ素子７０は、サブ画素ＳＰごとに設けられている。複数の有機ＥＬ素子７０それぞれは、サブ画素ＳＰを構成している。

　　〈画素回路〉
　図９は、画素回路Ｐｃの一例を示す等価回路図である。サブ画素ＳＰごとに設けられた複数のＴＦＴ５０とキャパシタ５２と有機ＥＬ素子７０とは、図９に示すように画素回路Ｐｃを構成している。画素回路Ｐｃは、ゲート配線２８ｇｌから供給されるゲート信号と、エミッション制御配線２８ｅｌから供給されるエミッション信号と、初期化電源配線３２ｉｌから供給される初期化電位と、ソース配線３６ｓｌから供給されるソース信号と、電源配線Ｐｌから供給されるハイレベル電位と、第２電極６８ｓｅから供給されるローレベル電位とに基づいて、対応するサブ画素ＳＰの発光領域Ｅでの有機ＥＬ素子７０の発光を制御する。

　図９に示す画素回路Ｐｃは、ｍ行目ｎ列目（ｍ，ｎは正の整数）のサブ画素ＳＰの画素回路Ｐｃである。図９において、参照符号に（ｍ）を付加したソース配線３６ｓｌは、ｍ行目のサブ画素ＳＰに対応するソース配線３６ｓｌである。参照符号に（ｎ）を付加したゲート配線２８ｇｌおよびエミッション制御配線２８ｅｌは、ｎ列目のサブ画素ＳＰに対応するゲート配線２８ｇｌおよびエミッション制御配線２８ｅｌである。また、参照符号に（ｎ－１）を付加したゲート配線２８ｇｌは、ｎ列目のゲート配線２８ｇｌの１つ前に走査されるゲート配線２８ｇｌである。

　画素回路Ｐｃを構成する第１初期化トランジスタ５０Ａ、閾値補償トランジスタ５０Ｂ、書き込み制御トランジスタ５０Ｃ、駆動トランジスタ５０Ｄ、電源供給トランジスタ５０Ｅ、発光制御トランジスタ５０Ｆ、および第２初期化トランジスタ５０Ｇにおいて、制御端子Ｃｔはゲート電極２８ｇｅに相当し、第１導通端子Ｎａおよび第２導通端子Ｎｂのうち一方の端子は半導体層２４のソース領域またはソース領域に接続された導通電極３６ｓｄに相当し、他方の端子は半導体層２４のドレイン領域またはドレイン領域に接続された導通電極３６ｓｄに相当する。

　第１初期化トランジスタ５０Ａは、ゲート配線２８ｇｌ（ｎ－１）と初期化電源配線３２ｉｌとキャパシタ５２との間に設けられている。第１初期化トランジスタ５０Ａの制御端子Ｃｔは、ゲート配線２８ｇｌ（ｎ－１）に接続されている。第１初期化トランジスタ５０Ａの第１導通端子Ｎａは、初期化電源配線３２ｉｌに接続されている。第１初期化トランジスタ５０Ａの第２導通端子Ｎｂは、キャパシタ５２（第１容量電極２８ｃｅ）に接続されている。この第１初期化トランジスタ５０Ａは、ゲート配線２８ｇｌ（ｎ－１）の選択に応じて、初期化電源配線３２ｉｌの電圧をキャパシタ５２に印加することにより、駆動トランジスタ５０Ｄの制御端子Ｃｔにかかる電圧を初期化する。

　閾値補償トランジスタ５０Ｂは、ゲート配線２８ｇｌ（ｎ－１）と駆動トランジスタ５０Ｄとの間に設けられている。閾値補償トランジスタ５０Ｂの制御端子Ｃｔは、ゲート配線２８ｇｌ（ｎ）に接続されている。閾値補償トランジスタ５０Ｂの第１導通端子Ｎａは、駆動トランジスタ５０Ｄの第２導通端子Ｎｂに接続されている。閾値補償トランジスタ５０Ｂの第２導通端子Ｎｂは、駆動トランジスタ５０Ｄの制御端子Ｃｔに接続されている。この閾値補償トランジスタ５０Ｂは、ゲート配線２８ｇｌ（ｎ）の選択に応じて、駆動トランジスタ５０Ｄをダイオード接続状態にし、駆動トランジスタ５０Ｄの閾値電圧を補償する。

　書き込み制御トランジスタ５０Ｃは、ゲート配線２８ｇｌ（ｎ）とソース配線３６ｓｌと駆動トランジスタ５０Ｄとの間に設けられている。書き込み制御トランジスタ５０Ｃの制御端子Ｃｔは、ゲート配線２８ｇｌ（ｎ）に接続されている。書き込み制御トランジスタ５０Ｃの第１導通端子Ｎａは、ソース配線３６ｓｌに接続されている。書き込み制御トランジスタ５０Ｃの第２導通端子Ｎｂは、駆動トランジスタ５０Ｄの第１導通端子Ｎａに接続されている。書き込み制御トランジスタ５０Ｃは、ゲート配線２８ｇｌ（ｎ）の選択に応じて、ソース配線３６ｓｌの電圧を駆動トランジスタ５０Ｄの第１導通端子Ｎａに印加する。

　駆動トランジスタ５０Ｄは、第１初期化トランジスタ５０Ａと閾値補償トランジスタ５０Ｂとキャパシタ５２と書き込み制御トランジスタ５０Ｃと電源供給トランジスタ５０Ｅと発光制御トランジスタ５０Ｆとの間に設けられている。駆動トランジスタ５０Ｄの制御端子Ｃｔは、第１初期化トランジスタ５０Ａの第２導通端子Ｎｂと、閾値補償トランジスタ５０Ｂの第２導通端子Ｎｂとに接続されている。駆動トランジスタ５０Ｄの第１導通端子Ｎａは、書き込み制御トランジスタ５０Ｃの第２導通端子Ｎｂと、電源供給トランジスタ５０Ｅの第２導通端子Ｎｂとに接続されている。駆動トランジスタ５０Ｄの第２導通端子Ｎｂは、閾値補償トランジスタ５０Ｂの第１導通端子Ｎａと、発光制御トランジスタ５０Ｆの第１導通端子Ｎａとに接続されている。駆動トランジスタ５０Ｄは、自素子の制御端子Ｃｔと第１導通端子Ｎａとの間にかかる電圧に応じた駆動電流を発光制御トランジスタ５０Ｆの第１導通端子Ｎａに印加する。

　電源供給トランジスタ５０Ｅは、エミッション制御配線２８ｅｌ（ｎ）と電源配線Ｐｌと駆動トランジスタ５０Ｄとの間に設けられている。電源供給トランジスタ５０Ｅの制御端子Ｇｔは、エミッション制御配線２８ｅｌに接続されている。電源供給トランジスタ５０Ｅの第１導通端子Ｎａは、電源配線Ｐｌに接続されている。電源供給トランジスタ５０Ｅの第２導通端子Ｎｂは、駆動トランジスタ５０Ｄの第１導通端子Ｎａに接続されている。電源供給トランジスタ５０Ｅは、エミッション制御配線２８ｅｌの選択に応じて電源配線Ｐｌの電位を駆動トランジスタ５０Ｄの第１導電端子Ｎａに印加する。

　発光制御トランジスタ５０Ｆは、エミッション制御配線２８ｅｌと閾値補償トランジスタ５０Ｂと駆動トランジスタ５０Ｄと有機ＥＬ素子７０との間に設けられている。発光制御トランジスタ５０Ｆの制御端子Ｃｔは、エミッション制御配線２８ｅｌ（ｎ）に接続されている。発光制御トランジスタ５０Ｆの第１導通端子Ｎａは、駆動トランジスタ５０Ｄの第２導通端子Ｎｂに接続されている。発光制御トランジスタ５０Ｆの第２導通端子Ｎｂは、有機ＥＬ素子７０（第１電極６２ｆｅ）に接続されている。発光制御トランジスタ５０Ｆは、エミッション制御配線２８ｅｌの選択に応じて駆動電流を有機ＥＬ素子７０に印加する。

　第２初期化トランジスタ５０Ｇは、ゲート配線２８ｇｌ（ｎ）と初期化電源配線３２ｉｌと有機ＥＬ素子７０との間に設けられている。第２初期化トランジスタ５０Ｇの制御端子Ｃｔは、ゲート配線２８ｇｌ（ｎ）に接続されている。第２初期化トランジスタ５０Ｇの第１導通端子Ｎａは、有機ＥＬ素子７０（第１電極６２ｆｅ）に接続されている。第２初期化トランジスタ５０Ｇの第２導通端子Ｎｂは、初期化電源配線３２ｉｌに接続されている。第２初期化トランジスタ５０Ｇは、ゲート配線２８ｇｌ（ｎ）の選択に応じて有機ＥＬ素子７０の第１電極６２ｆｅに蓄積した電荷をリセットする。

　キャパシタ５２は、電源配線Ｐｌと第１初期化トランジスタ５０Ａと駆動トランジスタ５０Ｄとの間に設けられている。キャパシタ５２の一方の電極（第１容量電極２８ｃｅ）は、駆動トランジスタ５０Ｄの制御端子Ｃｔと、第１初期化トランジスタ５０Ａの第２導通端子Ｎｂと、閾値補償トランジスタ５０Ｂの第２導通端子Ｎｂとに接続されている。キャパシタ５２の他方の電極（第２容量電極３２ｃｅ）は、電源配線Ｐｌに接続されている。キャパシタ５２は、蓄電により書き込まれた電圧を保持することにより、ゲート配線２８ｇｌ（ｎ）が非選択状態にあるときに、駆動トランジスタ５０Ｄの制御端子Ｃｔにかかる電圧を維持する。

　　〈封止膜〉
　封止膜８０は、複数の有機ＥＬ素子７０を覆うように設けられている。封止膜８０は、各有機ＥＬ素子７０の有機ＥＬ層６６を水分や酸素などから保護する。封止膜８０は、表面保護フィルム（不図示）により覆われている。封止膜８０は、第５導電層６８上に順に設けられた、第１無機層８２と、有機層８４と、第２無機層８６とを備えている。

　第１無機層８２は、第１堰き止め壁Ｗａおよび第２堰き止め壁Ｗｂともども第２電極６８ｓｅを覆っている。有機層８４は、第１堰き止め壁Ｗａの内側に設けられている。有機層８４は、第１堰き止め壁Ｗａと第２堰き止め壁Ｗｂとの間にも存在していてもよい。第２無機層８６は、有機層８４を覆い、第２堰き止め壁Ｗｂの外周側にまで延びている。第１無機層８２および第２無機層８６の周端縁部同士は、第１堰き止め壁Ｗａよりも外周側で互いに接合されている。

　有機層８４は、第１無機層８２および第２無機層８６によって包み込まれ、第１無機層８２と第２無機層８６との間に封入されている。例えば、第１無機層８２および第２無機層８６は、酸化シリコン膜や窒化シリコン膜、酸窒化シリコン膜などの無機絶縁膜により構成されている。例えば、有機層８４は、アクリル樹脂やエポキシ樹脂、シリコーン樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂などの有機材料により形成されている。

　　－有機ＥＬ表示装置の動作－
　有機ＥＬ表示装置１では、各サブ画素ＳＰにおいて、まず、対応するエミッション制御配線２８ｅｌが選択されて非活性状態となると、有機ＥＬ素子７０が非発光状態となる。そして、非発光状態の有機ＥＬ素子７０に対応するゲート配線２８ｇｌの１つ前に走査されるゲート配線２８ｇｌが選択されると、そのゲート配線２８ｇｌを介してゲート信号が第１初期化トランジスタ５０Ａに入力されて、第１初期化トランジスタ５０Ａおよび駆動トランジスタ５０Ｄがオン状態となり、初期化電源配線３２ｉｌからの初期化電位がキャパシタ５２に印加される。それにより、キャパシタ５２の電荷が放電されて、駆動トランジスタ５０Ｄのゲート電極２８ｇｅにかかる電圧が初期化される。

　次に、非発光状態の有機ＥＬ素子７０に対応するゲート配線２８ｇｌが選択されて活性状態となると、閾値補償トランジスタ５０Ｂおよび書き込み制御トランジスタ５０Ｃがオン状態となり、ソース配線３６ｓｌからソース信号に対応する所定の電圧がダイオード接続状態の駆動トランジスタ５０Ｄを介してキャパシタ５２に書き込まれる。さらに、第２初期化トランジスタ５０Ｇがオン状態となり、初期化電源配線３２ｉｌからの初期化電位が有機ＥＬ素子７０の第１電極６２ｆｅに印加されて、第１電極６２ｆｅに蓄積された電荷がリセットされる。

　その後、非発光状態の有機ＥＬ素子７０に対応するエミッション制御配線２８ｅｌが非選択とされて活性状態となると、電源供給トランジスタ５０Ｅおよび発光制御トランジスタ５０Ｆがオン状態となり、駆動トランジスタ５０Ｄのゲート電極２８ｇｅにかかる電圧に応じた駆動電流が電源配線Ｐｌから有機ＥＬ素子７０に供給される。これにより、各有機ＥＬ素子７０は、駆動電流に応じた輝度で発光する。有機ＥＬ表示装置１では、そのような各有機ＥＬ素子７０の発光により各サブ画素ＳＰの輝度が調整されて、表示領域Ｄに画像が表示される。

　　－有機ＥＬ表示装置の製造方法－
　本実施形態の有機ＥＬ表示装置１を製造する方法を以下に説明する。図１０は、有機ＥＬ表示装置１の製造方法を概略的に示すフロー図である。

　図１０に示すように、有機ＥＬ表示装置１の製造方法は、ＴＦＴ層形成工程ＳＴ１と、発光素子層形成工程ＳＴ２と、封止膜形成工程ＳＴ３と、フレキシブル化工程ＳＴ４と、実装工程ＳＴ５とを含む。

　　〈ＴＦＴ層形成工程〉
　図１１は、ＴＦＴ層形成工程ＳＴ１を概略的に示すフロー図である。図１１に示すように、ＴＦＴ層形成工程ＳＴ１は、ベースコート膜形成工程ＳＴ１－１と、半導体層形成工程ＳＴ１－２と、ゲート絶縁膜形成工程ＳＴ１－３と、第１導電層形成工程ＳＴ１－４と、第１層間絶縁膜形成工程ＳＴ１－５と、第２導電層形成工程ＳＴ１－６と、第２層間絶縁膜形成工程ＳＴ１－７と、第３導電層形成工程ＳＴ１－８と、第１樹脂層形成工程ＳＴ１－９とを含む。

　ＴＦＴ層形成工程ＳＴ１では、まず、ガラス基板１００の表面に、樹脂材料を塗布するなどして樹脂基板層１０を形成する。次いで行うベースコート膜形成工程ＳＴ１－１では、ガラス基板１００の表面に形成した樹脂基板層１０上に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により、無機絶縁膜を単層でまたは複数積層するように成膜して、ベースコート膜２２を形成する。

　次に行う半導体層形成工程ＳＴ１－２では、ベースコート膜２２が形成された基板上に、例えばスパッタリング法により半導体膜を成膜する。そして、この半導体膜に対して低抵抗化処理などを必要に応じて施す。その後、当該半導体膜をフォトリソグラフィによりパターニングして、半導体層２４を形成する。

　次に行うゲート絶縁膜形成工程ＳＴ１－３では、半導体層２４が形成された基板上に、例えばプラズマＣＶＤ法により無機絶縁膜を単層でまたは複数積層するように成膜する。そして、この無機絶縁膜をフォトリソグラフィによりパターニングして、ゲート絶縁膜２６を形成する。

　図１２は、第１導電層形成工程ＳＴ１－４を行った状態の基板要部を示す断面図である。次に行う第１導電層形成工程ＳＴ１－４では、ゲート絶縁膜２６が形成された基板上に、例えばスパッタリング法により、金属膜を単層でまたは複数積層するように成膜して、導電膜を形成する。続いて、その導電膜をフォトリソグラフィによりパターニングして、図１２に示すように、第１導電層２８（複数のゲート電極２８ｇｅ、複数のエミッション制御配線２８ｅｌ、複数の第１部分配線２８ａｌ、複数のゲート配線２８ｇｌ、複数の第１容量電極２８ｃｅおよび複数のダミー電極２８ｄｍ）を形成する。第１導電層形成工程ＳＴ１－４では、各ダミー電極２８ｄｍを、平面視で、後に形成する第１電極６２ｆｅ、平坦化膜３８ｐｆのコンタクトホール３８ｈおよび導通電極３６ｓｄと重なり合う位置に形成する。この第１導電層形成工程ＳＴ１－４は、導電層形成工程に相当する。

　図１３は、第１層間絶縁膜形成工程ＳＴ１－５を行った状態の基板要部を示す断面図である。次に行う第１層間絶縁膜形成工程ＳＴ１－５では、第１導電層２８が形成された基板上に、例えばプラズマＣＶＤ法により、無機絶縁膜を単層でまたは複数積層するように成膜して、図１３に示すように、第１層間絶縁膜３０を形成する。

　次に行う第２導電層形成工程ＳＴ１－６では、第１層間絶縁膜３０が形成された基板上に、例えばスパッタリング法により、金属膜を単層でまたは複数積層するように成膜して、導電膜を形成する。続いて、その導電膜をフォトリソグラフィによりパターニングして、第２導電層３２（複数の初期化電源配線３２ｉｌ、複数の第１電源配線３２ｐｌおよび複数の第２容量電極３２ｃｅ）を形成する。

　図１４は、第２層間絶縁膜形成工程ＳＴ１－７を行った状態の基板要部を示す断面図である。次に行う第２層間絶縁膜形成工程ＳＴ１－７では、第２導電層３２が形成された基板上に、例えばプラズマＣＶＤ法により、無機絶縁膜を単層でまたは複数積層するように成膜して、図１４に示すように第２層間絶縁膜３４を形成する。そして、第１層間絶縁膜３０および第２層間絶縁膜３４からなる層間絶縁膜３５とゲート絶縁膜２６とをフォトリソグラフィによりパターニングして、コンタクトホール３７などを形成する。このとき併せて、折り曲げ部Ｂを構成する部分の層間絶縁膜３０、ゲート絶縁膜２６およびベースコート膜２２を取り除いてもよい。第２層間絶縁膜形成工程ＳＴ１－５は、第１層間絶縁膜形成工程ＳＴ１－３と合わせて層間絶縁膜形成工程に相当する。

　図１５は、第３導電層形成工程ＳＴ１－８を行った状態の基板要部を示す断面図である。次に行う第３導電層形成工程ＳＴ１－８では、第２層間絶縁膜３４が形成された基板上に、例えばスパッタリング法により、金属膜を単層でまたは複数積層するように成膜して、導電膜を形成する。続いて、その導電膜をフォトリソグラフィによりパターニングして、図１５に示すように第３導電層３６（複数のソース配線３６ｓｌ、複数の第２電源配線３６ｐｌ、複数の第２部分配線３６ｂｌ、第１額縁配線３６ｆａ、第２額縁配線３６ｆｂおよび複数の導通電極３６ｓｄ）を形成する。この第３導電層形成工程ＳＴ１－８は、導通電極形成工程に相当する。

　図１６は、第１樹脂層形成工程ＳＴ１－９を行った状態の基板要部を示す断面図である。次に行う第１樹脂層形成工程ＳＴ１－９では、第３導電層３６が形成された基板上に、例えばスピンコート法などの公知の塗布法により、感光性樹脂材料を塗布する。続いて、その感光性樹脂材料の塗布膜に対し、プリベーク、露光処理、現像処理およびポストベークを行って、当該塗布膜をパターニングすることにより、図１６に示すように第１樹脂層３８（平坦化膜３８ｐｆおよび第１壁層）を形成する。第１樹脂層形成工程ＳＴ１－９では、各導通電極３６ｓｄを底に露出させるコンタクトホール３８ｈが形成された平坦化膜３８ｐｆを、複数のソース配線３６ｓｌ、複数の第２電源配線３６ｐｌ、複数の第２部分配線３６ｂｌ、第１額縁配線３６ｆａ、第２額縁配線３６ｆｂおよび複数の導通電極３６ｓｄを覆うように形成する。この第１樹脂層形成工程ＳＴ１－９は、平坦化膜形成工程に相当する。

　このようにして、ＴＦＴ層形成工程ＳＴ１では、樹脂基板層１０上に、複数のＴＦＴ５０を含むＴＦＴ層２０を形成する。

　　〈発光素子層形成工程〉
　図１７は、発光素子層形成工程ＳＴ２を概略的に示すフロー図である。図１７に示すように、発光素子層形成工程ＳＴ２は、第４導電層形成工程ＳＴ２－１と、第２樹脂層形成工程ＳＴ２－２と、有機ＥＬ層形成工程ＳＴ２－３と、第５導電層形成工程ＳＴ２－４とを含む。

　図１８は、第４導電層形成工程ＳＴ２－１を行った状態の基板要部を示す断面図である。第４導電層形成工程ＳＴ２－１では、ＴＦＴ層２０が形成された基板上に、例えばスパッタリング法により、導電性酸化物膜や金属膜を単層でまたは複数積層するように成膜して、導電膜を形成する。続いて、その導電膜をフォトリソグラフィによりパターニングして、図１８に示すように、第４導電層６２（複数の第１電極６２ｆｅ）を形成する。第４導電層形成工程ＳＴ２－１では、第１電極６２ｆｅを、平坦化膜３８ｐｆに形成されたコンタクトホール３８ｈを介して導通電極３６ｓｄに接続するように、有機ＥＬ素子７０ごとに形成する。この第４導電層形成工程ＳＴ２－１は、第１電極形成工程に相当する。

　図１９は、第２樹脂層形成工程ＳＴ２－２を行った状態の基板要部を示す断面図である。次に行う第２樹脂層形成工程ＳＴ２－２では、第４導電層６２が形成された基板上に、例えばスピンコート法などの公知の塗布法により、感光性樹脂材料を塗布する。続いて、その感光性樹脂材料の塗布膜に対し、プリベーク、露光処理、現像処理およびポストベークを行って、当該塗布膜をパターニングすることにより、図１９に示すように、第２樹脂層６４（エッジカバー６４ｅｃ、マスクスペーサ６４ｍｓおよび第２壁層）を形成する。第２樹脂層形成工程ＳＴ２－２では、マスクスペーサ６４ｍｓを、複数の第１電極６２ｆｅのうちいくつかの第１電極６２ｆｅの周辺に形成する。この第２樹脂層形成工程ＳＴ２－２は、マスクスペーサ形成工程に相当する。

　図２０は、有機ＥＬ層形成工程ＳＴ２－３で正孔注入層６６ｈｉおよび正孔輸送層６６ｈｔを形成した状態の基板要部を示す断面図である。次に行う有機ＥＬ層形成工程ＳＴ２－３では、第２樹脂層６４が形成された基板上に、表示パネル単位でパターニング可能な開口が複数設けられたＣＭＭ（Common Metal Mask）と呼ばれる成膜マスクを用いて、例えば真空蒸着法により成膜を行い、図２０に示すように、正孔注入層６６ｈｉおよび正孔輸送層６６ｈｔを順に形成する。有機ＥＬ層形成工程ＳＴ２－３では、正孔注入層６６ｈｉおよび正孔輸送層６６ｈｔを、複数の第１電極６２ｆｅ、エッジカバー６２ｅｃおよびマスクスペーサ６４ｍｓを覆うように形成する。

　図２１は、有機ＥＬ層形成工程ＳＴ２－３で発光層６６ｅｍを形成した状態の基板要部を示す断面図である。続いて、図２１に示すように、正孔輸送層６６ｈｔが形成された基板上に、サブ画素単位でパターニング可能な開口１０２が複数設けられたＦＭＭ（Fine Metal Mask）と呼ばれる成膜用マスク１００を用いて、例えば真空蒸着法により成膜を行い、発光層６６ｅｍを形成する。この発光層６６ｅｍの形成に用いる成膜用マスク１００は、マスクスペーサ６４ｍｓに当接させて、発光層６６ｅｍを形成する蒸着対象の表面との間隔を保った状態とされる。そして、発光層６６ｅｍを形成して成膜用マスク１００をマスクスペーサ６４ｍｓから離間させるときには、成膜用マスク１００とマスクスペーサ６４ｍｓとの間で剥離帯電が起こり得る。

　このとき、マスクスペーサ６４ｍｓは先に形成された正孔注入層６６ｈｉおよび正孔輸送層６６ｈｔによって覆われているため、それら正孔注入層６６ｈｉおよび正孔輸送層６６ｈｔを通じて第１電極６２ｆｅが帯電する（図２１に二点鎖線で示す帯電の経路参照）。これにより、発光制御トランジスタ５０Ｆの導通電極３６ｓｄとエミッション制御配線２８ｅｌとの間で静電気放電を生じると、放電電流がエミッション制御配線２８ｅｌを伝い、エミッション制御配線２８ｅｌが接続されたエミッションドライバＥｄの電気素子を破壊する。しかし、発光制御トランジスタ５０Ｆの導通電極３６ｓｄに対しては、ダミー電極２８ｄｍがエミッション制御配線２８ｅｌよりも近くに位置しているので、発光制御トランジスタ５０Ｆの導通電極３６ｓｄとダミー電極２８ｄｍとの間に静電気放電（ＥＳＤ）を生じさせることができる。

　図２２は、有機ＥＬ層形成工程ＳＴ２－２で電子輸送層６６ｅｔおよび電子注入層６６ｅｉを形成した状態の基板要部を示す断面図である。その後、発光層６６ｅｍが形成された基板上に、成膜用マスク（ＣＭＭ）を用いて、例えば真空蒸着法により成膜を行い、図２２に示すように、電子輸送層６６ｅｈおよび電子注入層６６ｅｉを順に形成する。そうして、エッジカバー６４ｅｃの開口６４ｏの内側で個々の第１電極６２ｆｅ上に有機ＥＬ層６６を形成する。この有機ＥＬ層形成工程ＳＴ２－２は、発光機能層形成工程に相当する。

　図２３は、第５導電層形成工程ＳＴ２－３で第５導電層６８を形成した状態の基板要部を示す断面図である。次に行う第５導電層形成工程ＳＴ２－３では、有機ＥＬ層６６が形成された基板上に、成膜用マスク（ＣＭＭ）を用いて、例えば真空蒸着法により、金属膜を単層でまたは複数積層するように成膜することにより、図２３に示すように、第５導電層６８（第２電極６８ｓｅ）を形成する。第５導電層形成工程ＳＴ２－３では、第２電極６８ｓｅを、有機ＥＬ層６６を介して複数の第１電極６２ｆｅそれぞれと重なるように形成する。この第５導電層形成工程ＳＴ２－３は、第２電極形成工程に相当する。

　このようにして、発光素子層形成工程ＳＴ２では、ＴＦＴ層２０上に、複数の有機ＥＬ素子７０を含む発光素子層６０を形成する。

　　〈封止膜形成工程〉
　封止膜形成工程ＳＴ３では、発光素子層６０が形成された基板上に、成膜用マスク（ＣＭＭ）を用いて、例えばプラズマＣＶＤ法により、無機絶縁膜を単層でまたは複数積層するように成膜して、第１無機層８２を形成する。続いて、第１無機層８２が形成された基板上に、例えばインクジェット法により有機材料を塗布して、有機層８４を形成する。そして、有機層８４が形成された基板上に、成膜用マスク（ＣＭＭ）を用いて、例えばプラズマＣＶＤ法により、無機絶縁膜を単層でまたは複数積層するように成膜して、第２無機層８６を形成する。

　このようにして、封止膜形成工程ＳＴ３では、複数の有機ＥＬ素子７０を覆うように封止膜８０を形成する。

　　〈フレキシブル化工程〉
　フレキシブル化工程ＳＴ４では、まず、封止膜８０上に表面保護フィルムを貼り付ける。次いで、封止膜８０が形成された基板の裏面にガラス基板１００側からレーザ光を照射することにより、樹脂基板層１０の裏面からガラス基板を剥離する。そして、ガラス基板１００を剥離した樹脂基板層１０の裏面に裏面保護フィルム１２を貼り付ける。

　　〈実装工程〉
　実装工程ＳＴ５では、ガラス基板１００を剥離した基板の端子部Ｔに、ＡＣＦ（Anisotropic Conductive Film）やＡＣＦ（Anisotropic Conductive Paste）などの導電材を用いて配線基板Ｃｂを接続することにより、配線基板Ｃｂと端子部Ｔとの導通をとって当該配線基板Ｃｂと共に表示制御回路などの外部回路を実装する。

　以上のようにして、本実施形態の有機ＥＬ表示装置１を製造できる。

　　－第１実施形態の特徴－
　この第１実施形態の有機ＥＬ表示装置１によると、ＴＦＴ層２０において、ダミー電極２８ｄｍが、層間絶縁膜３５によって覆われ、平面視で第１電極６２ｆｅ、平坦化膜３８ｐｆのコンタクトホール３８ｈ、および発光制御トランジスタ５０Ｆの導通電極３６ｓｄと重なり合うように設けられているので、有機ＥＬ表示装置１の製造において、個別の発光層６６ｅｍを形成して成膜用マスク１００をマスクスペーサ６４ｍｓから離間させるときに成膜用マスク１００とマスクスペーサ６４ｍｓとの間で剥離帯電が生じた場合、発光制御トランジスタ５０Ｆの導通電極３６ｓｄとダミー電極２８ｄｍとの間で静電気放電を生じさせることができる。これにより、発光制御トランジスタ５０Ｆの導通電極３６ｓｄとエミッション制御配線２８ｅｌとの間で静電気放電が生じるのを抑制できる。その結果、エミッションドライバＥｄの電気素子が破壊されることに起因して線欠陥が発生するのを回避できる。

　《第２実施形態》
　この第２実施形態の有機ＥＬ表示装置１は、各ダミー電極２８ｄｍを構成する層が第１実施形態と異なる。なお、本実施形態では、各ダミー電極２８ｄｍを構成する層が第１実施形態と異なる他は有機ＥＬ表示装置１について、第１実施形態と同様に構成されている。図２４は、この第２実施形態の有機ＥＬ表示装置１の図７相当図である。

　第１実施形態の有機ＥＬ表示装置１において、各ダミー電極２８ｄｍは、第１導電層２８に含まれているとした。これに対して、図２４に示すように、本実施形態の有機ＥＬ表示装置１において、各ダミー電極３２ｄｍは、第２導電層３２に含まれている。

　ダミー電極３２ｄｍは、初期化電源配線３２ｉｌ、第１電源配線３２ｐｌおよび第２容量電極３２ｃｅと同一層に同一材料によって形成されている。各ダミー電極３２ｄｍは、層間絶縁膜３５のうち第２層間絶縁膜３４によって覆われている。そして、各サブ画素ＳＰにおいて、ダミー電極３２ｄｍは、平面視で第１電極６２ｆｅ、平坦化膜３８ｐｆのコンタクトホール３８ｈおよび発光制御トランジスタ５０Ｆの導通電極３６ｓｄと重なり合っている。

　本実施形態の有機ＥＬ表示装置１を製造するには、第１実施形態で説明した有機ＥＬ表示装置１の製造方法において、第１導電層形成工程ＳＴ１－４では、複数のダミー電極２８ｄｍを形成せず、第２導電層形成工程ＳＴ１－６では、複数の初期化電源配線３２ｉｌ、複数の第１電源配線３２ｐｌおよび複数の第２容量電極３２ｃｅと併せて複数のダミー電極３２ｄｍを形成すればよい。

　　－第２実施形態の特徴－
　この第２実施形態の有機ＥＬ表示装置１によると、ダミー電極３２ｄｍが第２導電層３２に含まれていることで、発光制御トランジスタ５０Ｆの導通電極３６ｓｄに対するダミー電極３２ｄｍの距離を、第１実施形態のようにダミー電極２８ｄｍが第１導電層２８に含まれている場合に比べて短くできる。このことは、有機ＥＬ表示装置１の製造において、成膜用マスク１００とマスクスペーサ６４ｍｓとの間で剥離帯電が起こった場合に生じ得る静電気放電を、発光制御トランジスタ５０Ｆの導通電極３６ｓｄとダミー電極２８ｄｍとの間に誘導するのに有利である。よって、静電気放電が当該導通電極３６ｓｄとエミッション制御配線２８ｅｌとの間で生じるのを好適に抑制できる。

　《第３実施形態》
　この第３実施形態の有機ＥＬ表示装置１は、ダミー電極２８ｄｍおよびその周辺の配置が第１実施形態と異なる。なお、本実施形態では、ダミー電極２８ｄｍおよびその周辺の構成が第１実施形態と異なる他は有機ＥＬ表示装置１について、第１実施形態と同様に構成されている。図２５は、この第３実施形態の有機ＥＬ表示装置１における図７相当図である。図２６は、図２５のXXVIで囲んだ有機ＥＬ表示装置１の要部を示す断面図である。

　第１実施形態の有機ＥＬ表示装置１において、ダミー電極２８ｄｍは、第１導電層２８に含まれているとした。これに対して、図２５および図２６に示すように、本実施形態の有機ＥＬ表示装置１において、ダミー電極３２ｄｍは、第２導電層３２に含まれている。さらに、第１導電層２８は、ダミー電極２８ｄｍに代えて、サブ画素ＳＰごとに設けられた複数の突起状物２８ｐｔを含んでいる。

　サブ画素ＳＰごとに設けられた複数の突起状物２８ｐｔは、ダミー電極３２ｄｍよりも細かいパターンで形成されている。各突起状物２８ｐｔは、平面視で矩形状または円形状などの柱状に形成されている。各突起状物２８ｐｔは、線状に延びる凸条に形成されているなど、その他の形状であってもよい。個々のサブ画素ＳＰにおいて、複数の突起状物２８ｐｔは、平面視でマトリクス状などの所定パターンに配列されている。

　ダミー電極３２ｄｍは、平面視で複数の突起状物２８ｐｔと重なり合うように設けられている。第１層間絶縁膜３０には、突起状物２８ｐｔとベースコート膜２２の表面との段差を反映した凹凸３０ｕｅが形成されている。第１層間絶縁膜３０の表面の凹凸３０ｕｅによる段差は、ダミー電極３２ｄｍに反映されている。すなわち、ダミー電極３２ｄｍには、突起状物２８ｐｔとベースコート膜２２の表面との段差を反映した凹凸３２ｕｅが形成されている。

　本実施形態の有機ＥＬ表示装置１を製造するには、第１実施形態で説明した有機ＥＬ表示装置１の製造方法において、第１導電層形成工程ＳＴ１－４では、複数のゲート電極２８ｇｅ、複数のエミッション制御配線２８ｅｌ、複数の第１部分配線２８ａｌ、複数のゲート配線２８ｇｌおよび複数の第１容量電極２８ｃｅと併せて複数の突起状物２８ｐｔを形成し、第２導電層形成工程ＳＴ１－６では、複数の初期化電源配線３２ｉｌ、複数の第１電源配線３２ｐｌおよび複数の第２容量電極３２ｃｅと併せて複数のダミー電極３２ｄｍを形成すればよい。

　　－第３実施形態の特徴－
　この第３実施形態の有機ＥＬ表示装置１によると、ダミー電極３２ｄｍには、突起状物２８ｐｔとベースコート膜２２の表面との段差を反映した凹凸３２ｕｅが形成されているので、発光制御トランジスタ５０Ｆの導通電極３６ｓｄに対するダミー電極３２ｄｍの距離を、第２実施形態のようにダミー電極２８ｄｍが平坦な場合に比べてダミー電極３２ｄｍが凸をなす部分で短くできる。このことは、有機ＥＬ表示装置１の製造において、成膜用マスク１００とマスクスペーサ６４ｍｓとの間で剥離帯電が起こった場合に生じ得る静電気放電を、発光制御トランジスタ５０Ｆの導通電極３６ｓｄとダミー電極２８ｄｍとの間に誘導するのに有利である。よって、静電気放電が当該導通電極３６ｓｄとエミッション制御配線２８ｅｌとの間で生じるのをよりいっそう好適に抑制できる。

　《第１～第３実施形態の変形例１》
　図２７は、この変形例１の有機ＥＬ表示装置１における図５相当図である。図２７に示すように、有機ＥＬ表示装置１において、発光制御トランジスタ５０Ｆの導通電極３６ｓｄは、層間絶縁膜３５を介して対応するダミー電極２８ｄｍの全体と重なっていてもよい。すなわち、ダミー電極２８ｄｍは、平面視で発光制御トランジスタ５０Ｆの導通電極３６ｓｄの周縁によって囲まれていてもよい。

　《第１～第３実施形態の変形例２》
　図２８は、この変形例２の有機ＥＬ表示装置１における図３相当図である。図２９は、第１実施形態の変形例２の有機ＥＬ表示装置１における図４相当図である。図３０は、第２実施形態の変形例２の有機ＥＬ表示装置１における図４相当図である。図３１は、第３実施形態の変形例２の有機ＥＬ表示装置１における図４相当図である。

　図２８に示すように、有機ＥＬ表示装置１において、ダミー電極２８ｄｍは、複数のマスクスペーサ６４ｍｓそれぞれの周辺のみに設けられていてもよい。具体的には、図２９に示すように、第１実施形態の変形例２の有機ＥＬ表示装置１では、第１導電層２８に含まれるダミー電極２８ｄｍが、マスクスペーサ６４ｍｓの周辺に位置する発光制御トランジスタ５０Ｆの導通電極３６ｓｄに対してのみ設けられてもよい。

　また、図３０に示すように、第２実施形態の変形例２の有機ＥＬ表示装置１では、第２導電層３２に含まれるダミー電極３２ｄｍが、マスクスペーサ６４ｍｓの周辺に位置する発光制御トランジスタ５０Ｆの導通電極３６ｓｄに対してのみ設けられてもよい。また、図３１に示すように、第３実施形態の変形例２の有機ＥＬ表示装置１では、第１導電層２８に含まれる複数の突起状物２８ｐｔと第２導電層３２に含まれるダミー電極３２ｄｍとが、マスクスペーサ６４ｍｓの周辺に位置する発光制御トランジスタ５０Ｆの導通電極３６ｓｄに対してのみ設けられてもよい。

　《その他の実施形態》
　上記第１～第３実施形態およびそれらの変形例の有機ＥＬ表示装置１において、正孔注入層６６ｈｉ、正孔輸送層６６ｈｔ、電子輸送層６６ｅｔおよび電子注入層６６ｅｉのうちいくつかの機能層がサブ画素ＳＰごとに分けて設けられていてもよい。また、発光層６６ｅｍは、複数のサブ画素ＳＰにおいて一続きとして共通に設けられていてもよい。この場合、有機ＥＬ表示装置１は、カラーフィルタを備えるなどして、各サブ画素ＳＰでの色調表現を行ってもよい。

　上記第１～第３実施形態およびそれらの変形例の有機ＥＬ表示装置１において、各画素を構成するサブ画素ＳＰは３色に限らず、４色以上であってもよい。また、各画素を構成する３色のサブ画素ＳＰは、斜め格子状をなすように配列されているとしたが、各画素を構成する複数のサブ画素ＳＰの配列は、ストライプ配列など、他の配列であってもよい。

　上記第１～第３実施形態およびそれらの変形例の有機ＥＬ表示装置１において、複数のＴＦＴ５０（第１初期化トランジスタ５０Ａ、閾値補償トランジスタ５０Ｂ、書き込み制御トランジスタ５０Ｃ、駆動トランジスタ５０Ｄ、電源供給トランジスタ５０Ｅ、発光制御トランジスタ５０Ｆ、第２初期化トランジスタ５０Ｇ）は、ボトムゲート型であってもよい。また、サブ画素ＳＰに設けられるＴＦＴ５０は、２つ以下であってもよく、４つ以上であってもよい。

　上記第１～第３実施形態およびそれらの変形例の有機ＥＬ表示装置１において、第１電極６２ｆｅは陽極であり、第２電極６８ｓｅは陰極であるとしたが、第１電極６２ｆｅが陰極であり、第２電極６８ｓｅが陽極であってもよい。この場合、例えば、有機ＥＬ層６６は反転した積層構造とされる。

　上記第１～第３実施形態およびそれらの変形例の有機ＥＬ表示装置１において、有機ＥＬ層６６は、正孔注入層６６ｈｉ、正孔輸送層６６ｈｔ、発光層６６ｅｍ、電子輸送層６６ｅｔおよび電子注入層６６ｅｉからなる５層積層構造であるとしたが、有機ＥＬ層６６は、正孔注入層兼正孔輸送層、発光層６６ｅｍおよび電子輸送層兼電子注入層からなる３層積層構造であってもよく、任意の構造を採用することが可能である。

　上記第１～第３実施形態およびそれらの変形例では、表示装置として有機ＥＬ表示装置１を例示したが、本開示の技術はこれに限らない。本開示の技術は、電流によって駆動される複数の発光素子を備える表示装置に適用することが可能である。例えば、本開示の技術は、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot Light Emitting Diode）を備える表示装置にも適用することが可能である。

　以上のように、本開示の技術の例示として、好ましい実施形態について説明した。しかし、本開示の技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、上記実施形態で説明した各構成要素を組み合わせて新たな実施の形態とすることも可能である。また、添付図面および詳細な説明に記載された構成要素の中には、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須でない構成要素が添付図面や詳細な説明に記載されていることを以て、直ちにそれらの必須でない構成要素が必須であるとの認定をするべきではない。

　以上説明したように、本開示の技術は、表示装置について有用である。

　　　Ｄｃ　　駆動回路
　　　Ｎｅ　　非発光領域
　　　　１　　有機ＥＬ表示装置（表示装置）
　　　１０　　樹脂基板層（基板）
　　　２０　　ＴＦＴ層（薄膜トランジスタ層）
　　　２８　　第１導電層
　２８ｅｌ　　エミッション制御配線（制御配線）
　２８ｄｍ　　ダミー電極
　２８ｐｔ　　突起状物
　　　３０　　第１層間絶縁膜
　　　３２　　第２導電層
　３２ｄｍ　　ダミー電極
　３２ｕｅ　　凹凸
　　　３４　　第２層間絶縁膜
　　　３６　　第３導電層
　３６ｓｄ　　導通電極
　３８ｐｆ　　平坦化膜
　　　５０　　ＴＦＴ（薄膜トランジスタ）
　　５０Ｆ　　発光制御トランジスタ
　　　５２　　キャパシタ
　　　６０　　発光素子層
　６２ｆｅ　　第１電極
　６４ｍｓ　　マスクスペーサ
　　　６６　　有機ＥＬ層
　６８ｓｅ　　第２電極

Claims

　基板と、
　前記基板上に設けられた、複数の薄膜トランジスタを含む薄膜トランジスタ層と、
　前記薄膜トランジスタ層上に設けられた、複数の発光素子を含む発光素子層とを備え、
　前記発光素子層は、前記発光素子ごとに設けられた第１電極と、該第１電極上に設けられた発光機能層と、該発光機能層上に設けられた第２電極と、前記発光機能層によって覆われたマスクスペーサとを含み、
　前記複数の薄膜トランジスタは、前記薄膜トランジスタ層に設けられた平坦化膜によって覆われ、且つ前記発光素子ごとに設けられた発光制御トランジスタを含み、
　前記発光制御トランジスタは、前記平坦化膜に形成されたコンタクトホールを介して前記第１電極に電気的に接続される導通電極を有し、
　前記薄膜トランジスタ層は、前記発光制御トランジスタに電気的に接続される制御配線と、該制御配線と前記導通電極との間に設けられた層間絶縁膜とを含み、
　前記制御配線が前記発光制御トランジスタに信号を供給する駆動回路と電気的に接続される表示装置であって、
　前記薄膜トランジスタ層は、前記層間絶縁膜によって覆われた、導電材料からなる島状のダミー電極をさらに含み、
　前記ダミー電極は、平面視で前記第１電極、前記コンタクトホールおよび前記導通電極と重なり合うように設けられている
ことを特徴とする表示装置。
　請求項１に記載された表示装置において、
　前記ダミー電極は、前記制御配線と同一層に同一材料によって形成されている
ことを特徴とする表示装置。
　請求項１に記載された表示装置において、
　前記薄膜トランジスタ層は、前記制御配線を含む第１導電層と、該第１導電層上に設けられた第１層間絶縁膜と、該第１層間絶縁膜上に設けられた第２導電層と、該第２導電層上に設けられた第２層間絶縁膜と、該第２層間絶縁膜上に設けられた第３導電層とを含み、
　前記層間絶縁膜は、前記第１層間絶縁膜および前記第２層間絶縁膜によって構成され、
　前記導通電極は、前記第３導電層に含まれ、
　前記ダミー電極は、前記第１導電層または前記第２導電層に含まれている
ことを特徴とする表示装置。
　請求項３に記載された表示装置において、
　前記ダミー電極は、前記第２導電層に含まれ、
　前記第１導電層は、前記ダミー電極よりも細かいパターンで前記ダミー電極ごとに形成された複数の突起状物を含み、
　前記ダミー電極は、平面視で前記複数の突起状物と重なり合うように設けられ、
　前記ダミー電極には、前記突起状物と前記基板上の当該突起状物が形成される面との段差を反映した凹凸が形成されている
ことを特徴とする表示装置。
　請求項４に記載された表示装置において、
　前記複数の突起状物それぞれは、平面視で前記ダミー電極と重なっている
ことを特徴とする表示装置。
　請求項１～５のいずれか１項に記載された表示装置において、
　前記ダミー電極と前記導通電極とは、互いに交差する方向に延び、
　前記ダミー電極は、平面視で前記導通電極の幅方向における一方側から他方側にかけて延びている
ことを特徴とする表示装置。
　請求項１～６のいずれか１項に記載された表示装置において、
　前記コンタクトホールの前記導通電極側の開口周縁の全体は、平面視で前記導通電極および前記ダミー電極と重なっている
ことを特徴とする表示装置。
　請求項１～７のいずれか１項に記載された表示装置において、
　前記マスクスペーサは、隣り合う前記発光素子の間の非発光領域に、少なくとも１つおきの前記導通電極の周辺に位置するように複数設けられ、
　前記ダミー電極は、複数の前記マスクスペーサそれぞれの周辺に位置する前記導通電極のみに対して設けられている
ことを特徴とする表示装置。
　基板上に、複数の薄膜トランジスタを含む薄膜トランジスタ層を形成する薄膜トランジスタ層形成工程と、
　前記薄膜トランジスタ層上に、複数の発光素子を含む発光素子層を形成する発光素子層形成工程とを含む表示装置の製造方法であって、
　前記薄膜トランジスタ層形成工程は、
　　導電材料からなる島状のダミー電極と駆動回路に電気的に接続される制御配線とを形成する導電層形成工程と、
　　前記ダミー電極および前記制御配線を覆うように層間絶縁膜を形成する層間絶縁膜形成工程と、
　　前記層間絶縁膜上に、前記制御配線に接続される前記薄膜トランジスタの導通電極を前記発光素子ごとに形成する導通電極形成工程と、
　　前記導通電極を底に露出させるコンタクトホールが形成された平坦化膜を複数の前記導通電極を覆うように形成する平坦化膜形成工程とを含み、
　前記発光素子層形成工程は、
　　前記平坦化膜に形成された前記コンタクトホールを介して前記導通電極に電気的に接続される第１電極を前記発光素子ごとに形成する第１電極形成工程と、
　　複数の前記第１電極のうち少なくとも１つの前記第１電極の周辺にマスクスペーサを形成するマスクスペーサ形成工程と、
　　複数の前記第１電極および前記マスクスペーサを覆うように発光機能層を形成する発光機能層形成工程と、
　　前記発光機能層上に、当該発光機能層を介して複数の前記第１電極それぞれと重なるように第２電極を形成する第２電極形成工程とを含み、
　前記導電層形成工程では、前記ダミー電極を、平面視で前記第１電極、前記コンタクトホールおよび前記導通電極と重なり合う位置に形成する
ことを特徴とする表示装置の製造方法。