WO2022172411A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2022172411A1
WO2022172411A1 PCT/JP2021/005334 JP2021005334W WO2022172411A1 WO 2022172411 A1 WO2022172411 A1 WO 2022172411A1 JP 2021005334 W JP2021005334 W JP 2021005334W WO 2022172411 A1 WO2022172411 A1 WO 2022172411A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
inorganic
display device
hole
substrate layer
Prior art date
Application number
PCT/JP2021/005334
Other languages
English (en)
French (fr)
Inventor
俊博 金子
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2021/005334 priority Critical patent/WO2022172411A1/ja
Priority to US18/275,283 priority patent/US20240107860A1/en
Priority to CN202180091676.4A priority patent/CN116803208A/zh
Publication of WO2022172411A1 publication Critical patent/WO2022172411A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Definitions

  • the present disclosure relates to display devices.
  • EL organic electroluminescence
  • this organic EL display device an island-shaped non-display area is provided inside the display area for image display in order to install electronic components such as a camera and a fingerprint sensor.
  • a structure in which a through-hole is provided is proposed.
  • Patent Literature 1 discloses, as a kind of organic EL display device, a pointer plate light-emitting panel in which a center hole is formed as a through-hole for inserting the drive shaft of the pointer.
  • a pointer plate light-emitting panel in which a center hole is formed as a through-hole for inserting the drive shaft of the pointer.
  • an overcoat layer is provided on a transparent substrate to cover a thin film transistor (hereinafter referred to as TFT), and an inversely tapered partition wall is provided in an annular shape around the center hole on the overcoat layer. be done.
  • TFT thin film transistor
  • the partition divides the electrode provided on the overcoat layer into a display region outside the partition and a non-display region inside the partition.
  • the overcoat layer is made of an inorganic insulating material such as silicon nitride.
  • an organic insulating material such as polyimide resin is used as the material of the flexible sheet.
  • moisture enters between the transparent substrate and the overcoat layer from the inner peripheral surface of the center hole. The moisture that has entered in this way may reach the display area outside the barrier ribs along the interface between the transparent substrate and the overcoat layer, causing deterioration of the organic EL elements.
  • An object of the technique of the present disclosure is to prevent moisture from entering the display area through a through-hole formed in the non-display area in a display device in which the non-display area is provided inside the display area.
  • the technology of the present disclosure includes: a substrate layer having an inorganic substrate layer and a resin substrate layer provided on the inorganic substrate layer; a light emitting element layer including a plurality of light emitting elements provided above the resin substrate layer;
  • the object is a display device including a sealing film including an inorganic sealing layer provided so as to cover the plurality of light emitting elements.
  • a display area in which an image is displayed by light emission of the light emitting element and an island-shaped non-display area positioned inside the display area are provided.
  • a through hole is formed in the non-display area to penetrate the substrate layer in a thickness direction.
  • recesses exposing the inorganic substrate layer to the bottom surface are formed around the through holes of the resin substrate layer.
  • the end surface of the resin substrate layer facing the recess forms an inclined end surface that is inclined toward the through hole toward the inorganic substrate layer.
  • the inorganic sealing layer extends from the display area into the recess so as to cover the inclined end face in the non-display area, and contacts the inorganic substrate layer within the recess.
  • the end surface of the inorganic sealing layer on the side of the through hole is positioned away from the periphery of the through hole.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device.
  • FIG. 2 is a cross-sectional view of the organic EL display device taken along line II-II in FIG.
  • FIG. 3 is a plan view showing pixels and various display wirings forming a display area surrounded by III in FIG.
  • FIG. 4 is a cross-sectional view of the organic EL display device taken along line IV--IV in FIG.
  • FIG. 5 is a cross-sectional view showing the laminated structure of the organic EL layers of the organic EL display device.
  • FIG. 6 is an equivalent circuit diagram showing a pixel circuit of an organic EL display device.
  • FIG. 7 is a plan view showing a non-display area and its periphery of the organic EL display device.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device.
  • FIG. 2 is a cross-sectional view of the organic EL display device taken along line II-II in FIG.
  • FIG. 8 is a cross-sectional view of the organic EL display device taken along line VIII-VIII of FIG.
  • FIG. 9 is a schematic flow chart of a method for manufacturing an organic EL display device.
  • FIG. 10 is a sectional view corresponding to FIG. 8 of the organic EL display device of the modified example.
  • an organic EL display device including an organic EL element will be described as an example of a display device according to the technology of the present disclosure.
  • a constituent element such as a certain film, layer, or element is provided or formed on another constituent element such as another film, layer, or element means that the constituent element It does not mean only the case where another component is present directly above, but also includes the case where other components such as films, layers, and elements are interposed between these two components.
  • the description that a constituent element such as a certain film, layer, or element is connected to another constituent element such as another film, layer, or element means that it is electrically connected unless otherwise specified. means that The description means not only direct connection but also indirect connection via other components such as films, layers, and elements, within the scope of the technical spirit of the present disclosure. Including cases. The description also includes cases where a component is integrated with another component, ie a part of a component constitutes another component.
  • a component such as a certain film, layer, or element is the same layer as a component such as another film, layer, or element means that a component is the same as another component. It means that they are formed by the same process.
  • a component such as a certain film, layer, or element is the same as or equivalent to a component such as another film, layer, or element means It does not mean only that the other components are exactly the same or completely equivalent, but that one component varies from another component within manufacturing variations and tolerances. It includes the condition of being substantially the same or the condition of being substantially equivalent.
  • the organic EL display device 1 of this embodiment is used in various devices such as displays of mobile devices such as smartphones and tablet terminals, monitors of personal computers (PCs), and television devices.
  • the organic EL display device 1 is combined with electronic components Ec such as a camera, a fingerprint sensor, and a face authentication sensor.
  • the organic EL display device 1 is combined with a camera to constitute a display device with an in-camera capable of photographing the front side displaying an image.
  • the organic EL display device 1 includes a display area D for displaying an image, a frame area F provided around the display area D, and a non-display area provided inside the display area D. a display area N;
  • the display area D is a rectangular area that forms the screen.
  • a rectangular display area D is exemplified. It may have a substantially rectangular shape such as a shape with a notch in a part of the .
  • the display area D is composed of a plurality of pixels Px.
  • a plurality of pixels Px are arranged in a matrix.
  • Each pixel Px is composed of three sub-pixels Sp.
  • the three sub-pixels Sp are a sub-pixel Spr having a red light emitting region E, a sub pixel Spg having a green light emitting region E, and a sub pixel Spb having a blue light emitting region E. .
  • These three sub-pixels Sp are arranged in stripes, for example.
  • the frame area F is a rectangular frame-shaped area that constitutes a non-display portion other than the screen.
  • a portion forming one side of the frame area F is provided with a terminal portion T for connection with an external circuit.
  • a bending part B that can be bent around the first direction X, which is the horizontal direction in FIG.
  • a slit Sl is formed in a laminated body (not shown in FIG. 2 for convenience) consisting of a base coat film 22, a gate insulating film 26, a first interlayer insulating film 30 and a second interlayer insulating film 34, which will be described later. be.
  • the slit Sl is provided in the shape of a groove penetrating through the laminate and extending along the direction in which the bent portion B extends so as to expose the substrate layer 10 .
  • a filling layer Fl is provided in the slit Sl so as to fill the slit Sl.
  • the filling layer Fl is made of an organic resin material such as polyimide resin, acrylic resin, or polysiloxane resin.
  • the terminal portion T is arranged on the back side of the organic EL display device 1 by bending the frame region F at the bending portion B at, for example, 180° (in a U shape) (indicated by a chain double-dashed line in FIG. 2). .
  • the terminal portion T is connected to a wiring board Cb such as an FPC (Flexible Printed Circuit).
  • a wiring board Cb such as an FPC (Flexible Printed Circuit).
  • a plurality of lead wires Ll drawn out from the display region D to the terminal portion T are provided in the frame region F.
  • Each of the lead wires Ll is connected to a display control circuit (not shown) at the terminal portion T through the wiring substrate Cb.
  • a trench G is formed in a frame shape so as to surround the display area D in the flattening film 38pf, which will be described later.
  • the trench G may be formed in a substantially C shape opening on the terminal portion T side in a plan view.
  • the trench G penetrates the planarizing film 38pf and divides the planarizing film 38pf into the inner side and the outer side of the frame region F. As shown in FIG.
  • the trench G serves to prevent moisture from entering the display area D from the outside of the frame area F. As shown in FIG.
  • a driving circuit Dc including a gate driver and an emission driver is monolithically provided in a portion of the frame region F that constitutes the side adjacent to the side on which the terminal portion T is provided (left and right sides in FIG. 1).
  • the drive circuit Dc is arranged closer to the display region D than the trench G is.
  • the drive circuit Dc or a part thereof (gate driver or emission driver) may be arranged on the outer peripheral side of the frame region F than the trench G.
  • first frame wiring 36fa hatchched with oblique lines extending upward to the left in FIG. 1 for convenience
  • second frame wiring 36fb hatchched with oblique lines extending upward to the right in FIG. 1 for convenience
  • first A dam wall Wa and a second dam wall Wb are provided.
  • the first frame wiring 36fa is provided in a frame shape on the display area D side with respect to the trench G and the drive circuit Dc.
  • the first frame wiring 36fa extends to the terminal portion T below the planarizing film 38pf so as to pass through the trench G.
  • a high-level power supply voltage (ELVDD) is supplied to the first frame wiring 36fa at the terminal portion T through the wiring substrate Cb.
  • the second frame wiring 36fb is provided in a substantially C shape on the outer peripheral side of the frame region F relative to the trench G and the drive circuit Dc. Both ends of the second frame wiring 36fb extend to the terminal portion T along the first frame wiring 36fa.
  • a low-level power supply voltage (ELVSS) is supplied to the second frame wiring 36fb at the terminal portion T through the wiring substrate Cb.
  • the first dam wall Wa is formed in the shape of a frame around the outer periphery of the trench G.
  • the second damming wall Wb is formed in a frame shape around the outer circumference of the first damming wall Wb.
  • the first dam wall Wa and the second dam wall Wb are formed when the organic material forming the organic sealing layer 84 contained in the sealing film 80 is applied during the manufacturing process of the organic EL display device 1 . It plays a role of damming the spread outside the area F.
  • the non-display area N is provided in an island shape.
  • a through hole H is formed through the substrate layer 10 in the thickness direction, which will be described later, in order to install the electronic component Ec such as a camera on the back side.
  • the non-display area N and the through hole H have similar shapes, such as circular shapes.
  • the non-display area N and the through holes H may have other shapes such as a rectangular shape, and may not have shapes similar to each other.
  • a third blocking wall Wc is provided in the non-display area N.
  • the third dam wall Wc is formed around the through hole H in a frame shape.
  • the third blocking wall Wc functions to block the spread of the organic resin material to the inside of the non-display area N when the organic resin material forming the organic sealing layer 84 is applied in the manufacturing process of the organic EL display device 1 .
  • the organic EL display device 1 employs an active matrix driving method in which light emission of each sub-pixel Sp is controlled by the TFTs 50 and images are displayed by the operation of the TFTs 50 .
  • the organic EL display device 1 includes a substrate layer 10, a TFT layer 20 provided on the substrate layer 10, a light emitting element layer 60 provided on the TFT layer 20, and a light emitting element layer 60 provided on the TFT layer 20. and a sealing film 80 provided on the element layer 60 .
  • the substrate layer 10 is a base layer of the panel forming the organic EL display device 1 .
  • the substrate layer 10 has flexibility.
  • the substrate layer 10 has a first resin substrate layer 12 , an inorganic substrate layer 14 and a second resin substrate layer 16 .
  • the first resin substrate layer 12 is located on the side opposite to the TFT layer 20 .
  • the second resin substrate layer 16 is located on the TFT layer 20 side.
  • the inorganic substrate layer 14 is provided between the first resin substrate layer 12 and the second resin substrate layer 16 .
  • the first resin substrate layer 12 and the second resin substrate layer 16 are made of, for example, an organic insulating material such as polyimide resin.
  • the inorganic substrate layer 14 is made of, for example, at least one inorganic insulating material selected from silicon nitride, silicon oxide and silicon oxynitride.
  • the inorganic substrate layer 14 is composed of a single layer film or laminated film made of such an inorganic insulating material.
  • a protective film (not shown) is attached to the back surface of the substrate layer 10 (first resin substrate layer 12).
  • TFT layer 20 includes a plurality of TFTs 50 .
  • the TFT layer 20 includes a base coat film 22 , a semiconductor layer 24 , a gate insulating film 26 , a first conductive layer 28 , a first interlayer insulating film 30 and a second conductive layer, which are provided in this order on the substrate layer 10 .
  • 32 a second interlayer insulating film 34 , a third conductive layer 36 and a first resin layer 38 .
  • the base coat film 22 is provided over substantially the entire surface of the substrate layer 10 .
  • the base coat film 22 is made of, for example, at least one inorganic insulating material selected from silicon oxide, silicon nitride and silicon oxynitride.
  • the base coat film 22 is composed of a single layer film or laminated film made of such an inorganic insulating material.
  • a plurality of semiconductor layers 24 are provided in an island shape on the base coat film 22 .
  • the semiconductor layer 24 is made of, for example, low temperature polysilicon (LTPS).
  • the semiconductor layer 24 may be formed of an oxide semiconductor such as indium gallium zinc oxide (In--Ga--Zn--O), or other semiconductor materials.
  • the gate insulating film 26 is continuously provided on the base coat film 22 so as to cover the plurality of semiconductor layers 24 .
  • the gate insulating film 26 is made of, for example, at least one inorganic insulating material selected from silicon oxide, silicon nitride and silicon oxynitride.
  • the gate insulating film 26 is composed of a single layer film or laminated film made of such an inorganic insulating material.
  • the gate insulating film 26 may be provided in an island shape on each semiconductor layer 24 .
  • a first conductive layer 28 is provided on the gate insulating film 26 .
  • the first conductive layer 28 includes a plurality of gate wirings 28gl, a plurality of emission control wirings 28el, a plurality of first partial wirings 28hl, a plurality of gate electrodes 28ge, and a plurality of first capacitance electrodes 28ce.
  • These various wirings and electrodes are formed of the same material on the same layer. Examples of materials for these various wirings and electrodes include conductive materials such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), and copper (Cu). material is used.
  • These various wirings and electrodes are composed of single-layer films or laminated films made of such conductive materials.
  • the first interlayer insulating film 30 covers the gate wirings 28gl, the emission control wirings 28el, the first partial wirings 28hl, the gate electrodes 28ge, and the first capacitor electrodes 28ce. provided above.
  • the first interlayer insulating film 30 is made of at least one inorganic insulating material selected from silicon oxide, silicon nitride and silicon oxynitride.
  • the first interlayer insulating film 30 is composed of a single layer film or laminated film made of such an inorganic insulating material.
  • the second conductive layer 32 is provided on the first interlayer insulating film 30 .
  • the second conductive layer 32 includes a plurality of first power supply lines 32pl and a plurality of second capacitor electrodes 32ce.
  • the first power supply wiring 32pl and the second capacitor electrode 32ce are formed in the same layer and with the same material. Examples of materials for the first power supply wiring 32pl and the second capacitor electrode 32ce include aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), and copper.
  • a conductive material such as (Cu) is used.
  • the first power supply wiring 32pl and the second capacitor electrode 32ce are composed of a single layer film or laminated film made of such a conductive material.
  • the second interlayer insulating film 34 is provided on the first interlayer insulating film 30 so as to cover the plurality of first power supply wirings 32pl and the plurality of second capacitor electrodes 32ce.
  • the second interlayer insulating film 34 is made of at least one inorganic insulating material selected from silicon oxide, silicon nitride and silicon oxynitride.
  • the second interlayer insulating film 34 is composed of a single layer film or laminated film made of such an inorganic insulating material.
  • the first interlayer insulating film 30 and the second interlayer insulating film 34 constitute an interlayer insulating film 35 .
  • a third conductive layer 36 is provided on the second interlayer insulating film 34 .
  • the third conductive layer 36 includes a plurality of source wirings 36sl, a plurality of source electrodes 36se, a plurality of drain electrodes 32de, a plurality of second power supply wirings 36pl, a plurality of second partial wirings 36hl, and a first frame wiring. 36fa and a second frame wiring 36fb.
  • These various wirings and electrodes are formed of the same material on the same layer. Examples of materials for these various wirings and electrodes include conductive materials such as aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), and copper (Cu). material is used.
  • These various wirings and electrodes are composed of single-layer films or laminated films made of such conductive materials.
  • the first resin layer 38 is provided on the second interlayer insulating film 34 and positioned above the third conductive layer 36 .
  • the first resin layer 38 includes a planarizing film 38pf and a first wall layer (not shown).
  • the flattening film 38pf and the first wall layer are formed in the same layer with the same material.
  • These flattening film 38pf and the first wall layer are made of a resin material such as polyimide resin or acrylic resin.
  • the planarizing film 38pf includes a plurality of source wirings 36sl, a plurality of source electrodes 36se, a plurality of drain electrodes 36de, a plurality of second power supply wirings 36pl, and a plurality of It is provided so as to cover the second partial wiring 36hl and the first frame wiring 36fa.
  • the flattening film 38pf flattens the surface of the TFT layer 20 so that the various wirings and electrodes and the surface shape of each TFT 50 are not reflected.
  • Two first wall layers are provided on the outer peripheral side of the flattening film 38pf in the frame region F.
  • One first wall layer constitutes a first damming wall Wa
  • the other first wall layer constitutes a second damming wall Wb.
  • the first wall layer of the first dam wall Wa is provided on the outer periphery of the planarizing film 38pf with a gap from the planarizing film 38pf.
  • the first wall layer of the second damming wall Wb is provided on the outer periphery of the first damming wall Wa with a gap from the first wall layer of the first damming wall Wa.
  • the plurality of gate lines 28gl are spaced apart from each other in the second direction Y (vertical direction in FIG. 1) perpendicular to the first direction X in the display area D. They extend parallel to each other in the first direction X.
  • Each of these gate wirings 28gl is a display wiring for transmitting a gate signal, and is provided for each row of the sub-pixels Sp.
  • Each gate wiring 28gl is connected to a gate driver of the drive circuit Dc.
  • Each gate wiring 28gl is selected at a predetermined timing by a gate driver and activated.
  • the plurality of emission control wirings 28el extend in the first direction X in parallel with each other in the display area D at intervals in the second direction Y.
  • Each of these emission control wirings 28el is a display wiring for transmitting an emission control signal, and is provided for each row of the sub-pixels Sp.
  • Each emission control wiring 28el is connected to an emission driver of the drive circuit Dc.
  • Each emission control wiring 28el is sequentially selected at a predetermined timing by an emission driver to be deactivated.
  • the plurality of source lines 36sl extend parallel to each other in the second direction Y at intervals in the first direction X in the display area D.
  • Each of these source lines 36sl is a display line that transmits a source signal, and is provided for each column of sub-pixels Sp.
  • Each source line 36sl is connected to a lead line Ll.
  • Each source wiring 36sl is connected to the display control circuit via a terminal portion T. As shown in FIG.
  • the plurality of first power supply wirings 32pl extend parallel to each other in the first direction X in the display area D at intervals in the second direction Y.
  • the plurality of second power supply lines 36pl extend parallel to each other in the second direction Y at intervals in the first direction X in the display area D.
  • Each of the first power supply wirings 32pl and each of the second power supply wirings 36pl are display wirings for applying a predetermined high-level power supply voltage (ELVDD).
  • the first power supply wiring 32pl and the second power supply wiring 36pl form a lattice shape as a whole and constitute the power supply wiring Pl.
  • Each first power supply wiring 32pl is connected to the corresponding second power supply wiring 36pl and first frame wiring 36fa through a contact hole (not shown) formed in the second interlayer insulating film 34 .
  • Each second power supply wiring 36pl is connected to the first frame wiring 36fa.
  • Each of the plurality of first partial wirings 28hl is provided in a portion between the display region D and the bent portion B and a portion between the bent portion B and the terminal portion T in the frame region F. They are spaced apart from each other in the first direction X and extend parallel to each other in the second direction Y. Each first partial wiring 28hl located closer to the display region D than the bent portion B is connected to the corresponding source wiring 36sl through a contact hole (not shown) formed in the interlayer insulating film 35 . Each first partial wiring 28hl constitutes a part of the lead wiring Ll.
  • the plurality of second partial wirings 36hl extend in the first direction X in parallel to each other in the second direction Y on the filling layer Fl so as to straddle the bent portion B in the frame region F.
  • Each of these second partial wirings 36hl is connected to the first partial wiring 28hl positioned closer to the display area D than the bent portion B through a contact hole (not shown) formed in the interlayer insulating film 35, and are also connected to the first partial wiring 28hl located on the terminal portion T side.
  • Each second partial wiring 36hl constitutes a lead wiring Ll together with the first partial wiring 28hl.
  • a plurality of gate electrodes 28ge, source electrodes 36se, and drain electrodes 36de are provided for each sub-pixel Sp.
  • the gate electrode 28ge, the source electrode 36se, and the drain electrode 36de are electrodes forming the TFT 50 .
  • At least one first capacitor electrode 28ce and at least one second capacitor electrode 32ce are provided for each sub-pixel Sp.
  • the first capacitor electrode 28 ce and the second capacitor electrode 32 ce are electrodes that constitute the capacitor 55 .
  • a plurality of TFTs 50 are provided for each sub-pixel Sp. All of the plurality of TFTs 50 are top gate type TFTs.
  • Each TFT 50 is composed of a semiconductor layer 24, a gate insulating film 26, a gate electrode 28ge, an interlayer insulating film 35, a source electrode 36se, and a drain electrode 36de.
  • the source electrode 36se and the drain electrode 36de are separated from each other and differ from each other at positions sandwiching a region (intrinsic region) overlapping the gate electrode 28ge in the semiconductor layer 24 via a contact hole 35h formed in the interlayer insulating film 35. (conducting region).
  • At least one capacitor 55 is provided for each sub-pixel Sp.
  • the capacitor 55 is an element for holding data.
  • the capacitor 55 is composed of the first capacitor electrode 28ce, the first interlayer insulating film 30, and the second capacitor electrode 32ce.
  • the first capacitor electrode 28ce and the second capacitor electrode 32ce overlap each other with the first interlayer insulating film 30 interposed therebetween.
  • the light emitting element layer 60 is provided above the substrate layer 10 (second resin substrate layer 16) with the TFT layer 20 interposed therebetween.
  • the light emitting element layer 60 includes multiple organic EL elements 70 .
  • the organic EL element 70 is an example of a light emitting element.
  • the light emitting element layer 60 includes a fourth conductive layer 62, a second resin layer 64, an organic EL layer (organic electroluminescence layer) 66, and a fifth conductive layer 68 which are provided in this order on the planarizing film 38pf. Prepare.
  • the fourth conductive layer 62 is positioned above the first resin layer 38 .
  • the fourth conductive layer 62 includes multiple first electrodes 62fe.
  • the first electrode 62fe is provided for each sub-pixel Sp (each organic EL element 70).
  • the first electrode 62fe functions as an anode that injects holes into the organic EL layer 66 .
  • the first electrode 62fe has light reflectivity to reflect light.
  • Materials for the first electrode 62fe include, for example, silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), gold (Au), and titanium (Ti). , ruthenium (Ru), manganese (Mn), indium (In), ytterbium (Yb), lithium fluoride (LiF), platinum (Pt), palladium (Pd), molybdenum (Mo), iridium (Ir), tin ( Sn) is used.
  • the material of the first electrode 62fe may be an alloy such as astatine (At) and astatine oxide (AtO 2 ). Also, the material of the first electrode 62fe may be a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), or indium zinc oxide (IZO). .
  • the material of the first electrode 62fe is preferably a material with a large work function in order to improve the efficiency of injecting holes into the organic EL layer 66 .
  • the first electrode 62fe may be formed by laminating a plurality of layers made of the above materials.
  • the second resin layer 64 includes an edge cover 64ec, photospacers 64ps, and a second wall layer (not shown). These edge cover 64ec, photo spacer 64ps and second wall layer are formed in the same layer and with the same material. Resin materials such as polyimide resin, acrylic resin, polysiloxane resin, and novolac resin are used as materials for the edge cover 64ec, the photospacer 64ps, and the second wall layer.
  • the edge cover 64ec partitions the adjacent first electrodes 62fe.
  • the edge cover 64ec is formed in a lattice shape as a whole and covers the peripheral edge of each first electrode 62fe.
  • the edge cover 64ec is formed with openings 64eo for exposing the first electrodes 62fe.
  • a portion of the surface of the edge cover 64ec constitutes a plurality of upwardly projecting photo spacers 64ps.
  • a plurality of photospacers 64ps are also provided in the frame area F in a predetermined arrangement.
  • the second wall layer is divided into two on each first wall layer in the frame region F. As shown in FIG. One second wall layer constitutes the first damming wall Wa, and the other second wall layer constitutes the second damming wall Wb.
  • the organic EL layer 66 is an example of a light emitting functional layer.
  • the organic EL layer 66 is provided on each first electrode 62fe within each opening 64eo of the edge cover 64ec.
  • the organic EL layer 66 includes a hole injection layer 66hi, a hole transport layer 66ht, a light emitting layer 66le, an electron transport layer 66et, and an electron transport layer 66et provided in this order on the first electrode 62fe. injection layer 66ei.
  • hole injection layer 66hi may be provided in common as a series in a plurality of sub-pixels Sp. .
  • the hole injection layer 66hi is also called an anode buffer layer.
  • the hole injection layer 66 hi plays a role of improving the efficiency of hole injection from the first electrode 62 fe to the organic EL layer 66 by bringing the energy levels of the first electrode 62 fe and the organic EL layer 66 close to each other.
  • Examples of materials for the hole injection layer 66hi include triazole derivatives, oxadiazole derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, phenylenediamine derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, and stilbene derivatives. etc. are used.
  • the hole transport layer 66ht plays a role of efficiently transferring holes to the light emitting layer 66le.
  • Materials for the hole transport layer 66ht include, for example, porphyrin derivatives, aromatic tertiary amine compounds, styrylamine derivatives, polyvinylcarbazole, poly-p-phenylene vinylene, polysilane, triazole derivatives, oxadiazole derivatives, imidazole derivatives, Polyarylalkane derivatives, pyrazoline derivatives, pyrazolone derivatives, phenylenediamine derivatives, arylamine derivatives, amine-substituted chalcone derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, stilbene derivatives, hydrogenated amorphous silicon, hydrogenated amorphous silicon carbide , zinc sulfide, zinc selenide, etc. are used.
  • the light emitting layer 66le When a voltage is applied by the first electrode 62fe and the second electrode 68se, the light emitting layer 66le recombines the holes injected from the first electrode 62fe and the electrons injected from the second electrode 68se to emit light. do.
  • the light-emitting layer 66le is made of, for example, different materials in accordance with the emission color (red, green, or blue) of the organic EL element 70 in each sub-pixel Sp.
  • Examples of materials for the light-emitting layer 66le include metal oxinoid compounds [8-hydroxyquinoline metal complex], naphthalene derivatives, anthracene derivatives, diphenylethylene derivatives, vinylacetone derivatives, triphenylamine derivatives, butadiene derivatives, coumarin derivatives, and benzoxazole derivatives.
  • oxadiazole derivatives oxazole derivatives
  • benzimidazole derivatives thiadiazole derivatives
  • benzothiazole derivatives styryl derivatives, styrylamine derivatives, bisstyrylbenzene derivatives, tristyrylbenzene derivatives, perylene derivatives, perinone derivatives, amipyrene derivatives, pyridine derivatives, Rhodamine derivatives, aquidine derivatives, phenoxazone, quinacridone derivatives, rubrene, poly-p-phenylene vinylene, polysilane and the like are used.
  • the electron transport layer 66et plays a role of efficiently transferring electrons to the light emitting layer 66le.
  • Materials for the electron transport layer 66et include, for example, oxadiazole derivatives, triazole derivatives, benzoquinone derivatives, naphthoquinone derivatives, anthraquinone derivatives, tetracyanoanthraquinodimethane derivatives, diphenoquinone derivatives, fluorenone derivatives, silole derivatives, metal oxinoid compounds, and the like. Used.
  • the electron injection layer 66ei is also called an anode buffer.
  • the electron injection layer 66ei brings the energy levels of the second electrode 68se closer to that of the organic EL layer 66 to improve the efficiency of electron injection from the second electrode 68se to the organic EL layer 66 .
  • Examples of materials for the electron injection layer 66ei include lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), and barium fluoride (BaF 2 ).
  • Inorganic alkali compounds such as aluminum oxide (Al 2 O 3 ), strontium oxide (SrO) and the like are used.
  • the fifth conductive layer 68 includes a second electrode 68se.
  • the second electrode 68se is continuously provided in common to the plurality of sub-pixels Sp.
  • the second electrode 68se is provided on the organic EL layer 66 to cover the edge cover 64ec, and overlaps the first electrode 62fe with the organic EL layer 66 interposed therebetween.
  • the second electrode 68 se functions as a cathode that injects electrons into the organic EL layer 66 .
  • the second electrode 68se has a light transmissive property to transmit light.
  • Examples of materials for the second electrode 68se include silver (Ag), aluminum (Al), vanadium (V), calcium (Ca), titanium (Ti), yttrium (Y), sodium (Na), and manganese (Mn). , indium (In), magnesium (Mg), lithium (Li), ytterbium (Yb), lithium fluoride (LiF), and the like.
  • the second electrode 68se includes magnesium (Mg)/copper (Cu), magnesium (Mg)/silver (Ag), sodium (Na)/potassium (K), astatine (At)/astatin oxide (AtO 2 ), It may be formed of an alloy such as lithium (Li)/aluminum (Al), lithium (Li)/calcium (Ca)/aluminum (Al), lithium fluoride (LiF)/calcium (Ca)/aluminum (Al). .
  • the organic EL element 70 is provided for each sub-pixel Sp. All of the plurality of organic EL elements 70 are top emission type organic EL elements. Each organic EL element 70 has a first electrode 62fe, an organic EL layer 66, and a second electrode 68se. The organic EL element 70 emits light in a region corresponding to each opening 64eo of the edge cover 64ec. A region corresponding to the opening 64eo of the edge cover 64ec in the sub-pixel Sp constitutes a light emitting region E. As shown in FIG. The organic EL layer 66 emits light by applying a current between the first electrode 62fe and the second electrode 68se.
  • the first electrode 62fe is connected to the drain electrode 36de of a predetermined TFT 50 (third TFT 50C) in the corresponding sub-pixel Sp through a contact hole 38h formed in the planarizing film 38pf.
  • the organic EL layer 66 is sandwiched between the first electrode 62fe and the second electrode 68se.
  • the second electrode 68se extends to the frame region F, and is between the flattening film 38pf and the first dam wall Wa and between the first dam wall Wa and the second dam wall Wb, or both. It is connected to the second frame wiring 36fb.
  • a plurality of TFTs 50, capacitors 77 and organic EL elements 70 provided for each sub-pixel Sp constitute a pixel circuit Pc as shown in FIG.
  • the pixel circuit Pc receives a gate signal supplied to the gate wiring 28gl, an emission signal supplied to the emission control wiring 28el, a source signal supplied to the source wiring 36sl, and a high-level power supply voltage supplied to the power supply wiring Pl. (ELVDD) and the low level power supply voltage (ELVSS) supplied to the second electrode 68se, light emission of the organic EL element 70 in the light emitting region E of the corresponding sub-pixel Sp is controlled.
  • EUVDD high-level power supply voltage supplied to the power supply wiring Pl.
  • EVSS low level power supply voltage
  • the plurality of TFTs 50 forming the pixel circuit Pc are a first TFT 50A, a second TFT 50B, and a third TFT 50C.
  • the first TFT 50A is connected to the corresponding gate line 28gl, source line 36sl and second TFT 50B in each sub-pixel Sp.
  • the second TFT 50B is connected to the corresponding first TFT 50A, power supply line Pl and third TFT 50C in each sub-pixel Sp.
  • the third TFT 50C is connected to the corresponding second TFT 50B, emission control wiring 28el and organic EL element 70 in each sub-pixel Sp.
  • the capacitor 55 is connected to the corresponding first TFT 50A, second TFT 50B and power supply line Pl in each sub-pixel Sp.
  • a sealing film 80 is provided on the light emitting element layer 60 so as to cover the plurality of organic EL elements 70 .
  • the sealing film 80 protects the organic EL layer 66 of each organic EL element 70 from moisture, oxygen, and the like.
  • the sealing film 80 has a first inorganic sealing layer 82 , an organic sealing layer 84 , and a second inorganic sealing layer 86 provided in this order on the light emitting element layer 60 .
  • the first inorganic sealing layer 82 covers the second electrode 68se in the display area D, the first dam wall Wa and the second dam wall Wb in the frame area F, and covers the outer peripheral side of the second dam wall Wb. Extend. The first inorganic sealing layer 82 further covers the third damming wall Wc in the non-display area N and extends to the inner peripheral side of the third damming wall Wc.
  • the organic sealing layer 84 is provided on the first inorganic sealing layer 82 .
  • the organic sealing layer 84 is provided inside the first dam wall Wa and outside the third dam wall Wc.
  • the organic sealing layer 84 may also exist between the first dam wall Wa and the second dam wall Wb.
  • An organic encapsulating layer 84 is encapsulated by a first inorganic encapsulating layer 82 and a second inorganic encapsulating layer 86 and encapsulated between those layers 82,86.
  • the second inorganic sealing layer 86 covers the organic sealing layer 84 and extends to the outer peripheral side of the second damming wall Wb and the inner peripheral side of the third damming wall Wc.
  • the peripheral portion of the second inorganic sealing layer 86 overlaps and is joined to the peripheral portion of the first inorganic sealing layer 82 on the outer peripheral side of the first damming wall Wa and the inner peripheral side of the third damming wall Wc. .
  • the first inorganic sealing layer 82 and the second inorganic sealing layer 86 are each made of at least one inorganic insulating material selected from, for example, silicon oxide, silicon nitride and silicon oxynitride.
  • the organic sealing layer 84 is made of at least one organic insulating material selected from acrylic resin, epoxy resin, silicone resin, polyurea resin, parylene resin, polyimide resin and polyamide resin, for example.
  • a touch panel, a protective panel, or the like (not shown) is attached to the surface of the organic EL display device 1 via an optical adhesive material 90 called OCA (Optical Clear Adhesive) provided on the sealing film 80. be done.
  • OCA Optical Clear Adhesive
  • the through holes H of the non-display area N are formed in the first resin substrate layer 12 and the inorganic substrate layer 14 of the substrate layer 10 and the optical adhesive material 90 .
  • a laminate composed of the second resin substrate layer 16, the base coat film 22, the gate insulating film 26, the first interlayer insulating film 30 and the second interlayer insulating film 34 is formed.
  • a recess 100 that exposes the inorganic substrate layer 14 to the bottom surface is formed in a ring shape.
  • the end face facing the recess 100 of the laminate constitutes an inclined end face 102 inclined so as to be located on the through hole H side toward the inorganic substrate layer 14 .
  • the inside of the concave portion 100 is open to the through hole H side.
  • the second electrode 68se is provided outside the recess 100 and is not provided inside the recess 100.
  • the third dam wall Wc is provided on the outer periphery of the recess 100 (peripheral portion of the opening of the recess 100).
  • the organic sealing layer 84 is provided only outside the recess 100 . That is, the organic sealing layer 84 is not provided within the recess 100 .
  • the first inorganic sealing layer 82 and the second inorganic sealing layer 86 are provided even inside the recess 100 .
  • the first inorganic sealing layer 82 extends from the display region D into the recess 100 so as to cover the inclined end surface 102 in the non-display region N, and contacts the inorganic substrate layer 14 within the recess 100 . Specifically, the first inorganic sealing layer 82 extends from the inclined end surface 102 of the laminate to the surface of the inorganic substrate layer 14 inside the recess 100 . The first inorganic sealing layer 82 is in contact with the inorganic substrate layer 14 at the outer peripheral portion of the bottom surface of the recess 100 .
  • the second inorganic sealing layer 86 is provided on the surface of the first inorganic sealing layer 82 inside the third dam wall Wc.
  • the end surfaces 82ef and 86ef of the first inorganic sealing layer 82 and the second inorganic sealing layer 86 on the through hole H side are positioned away from the periphery of the through hole H toward the display area D side.
  • the end face 82ef of the first inorganic sealing layer 82 on the side of the through hole H and the end face 86ef of the second inorganic sealing layer 86 on the side of the through hole H are flush with each other in the thickness direction of the substrate layer 10 (same end face). ).
  • a distance d from the end surface to the periphery of the through hole H is, for example, 600 ⁇ m or more and 800 ⁇ m or less.
  • each organic EL layer 66 (light-emitting layer 66le) emits light to display an image. Since the gate voltage of the second TFT 50B is held by the capacitor 55 even when the first TFT 50A is turned off, the light emission of the organic EL layer 66 is maintained for each sub-pixel Sp until the gate signal of the next frame is input. maintained.
  • the method for manufacturing the organic EL display device 1 includes a substrate layer forming step ST1, a TFT layer forming step ST2, a light emitting element layer forming step ST3, a sealing film forming step ST4, and a flexible process.
  • ST5 a through-hole forming step ST6, and a mounting step ST7 are included.
  • a non-photosensitive polyimide resin (thickness of about 2 ⁇ m) is applied on a glass substrate. Further, the coating film is pre-baked and post-baked. Thereby, the first resin substrate layer 12 is formed.
  • an inorganic insulating film such as a silicon oxide film is formed by plasma CVD (Chemical Vapor Deposition), for example.
  • plasma CVD Chemical Vapor Deposition
  • a non-photosensitive polyimide resin (with a thickness of about 2 ⁇ m) is applied on the substrate on which the inorganic substrate layer 14 is formed. Further, the coating film is pre-baked and post-baked. Thereby, the second resin substrate layer 16 is formed. Thus, the substrate layer 10 is formed.
  • TFT layer formation process In the TFT layer forming step ST2, an inorganic insulating film (thickness of about 1000 nm) such as a silicon oxide film is formed on the substrate on which the substrate layer 10 is formed by plasma CVD, for example. Thereby, the base coat film 22 is formed.
  • an amorphous silicon film (thickness of about 50 nm) is formed on the substrate on which the base coat film 22 is formed, for example, by plasma CVD. Subsequently, the amorphous silicon film is crystallized by laser annealing or the like to form a semiconductor film made of polysilicon. Furthermore, the semiconductor film is patterned to form a plurality of semiconductor layers 24 .
  • an inorganic insulating film such as a silicon oxide film is formed by plasma CVD, for example.
  • a gate insulating film 26 is formed so as to cover the plurality of semiconductor layers 24 .
  • an aluminum film (about 350 nm thick) and a molybdenum nitride film (about 50 nm thick) are formed in order on the substrate on which the gate insulating film 26 is formed, for example, by sputtering. Furthermore, these metal laminated films are patterned to form the first conductive layer 28 such as a plurality of gate wirings 28gl.
  • impurity ions are doped using the first conductive layer 28 as a mask. In doing so, an intrinsic region and a conductive region are formed in each semiconductor layer 24 .
  • an inorganic insulating film such as a silicon oxide film is formed by plasma CVD, for example, on the substrate on which the intrinsic region and the conductive region are formed in each semiconductor layer 24 .
  • the first interlayer insulating film 30 is formed.
  • an aluminum film (thickness of about 350 nm) and a molybdenum nitride film (thickness of 50 nm) are sequentially formed on the substrate on which the first interlayer insulating film 30 is formed by, eg, sputtering. Furthermore, these metal laminated films are patterned to form the second conductive layers 32 such as the plurality of first power supply wirings 32pl.
  • an inorganic insulating film (about 500 nm thick) such as a silicon oxide film is formed by plasma CVD, for example.
  • a second interlayer insulating film 34 is formed and an interlayer insulating film 35 is formed.
  • the gate insulating film 26 and the interlayer insulating film 35 are patterned. Thereby, a contact hole 35h is formed. Furthermore, at the bent portion B, the base coat film 22, the gate insulating film 26 and the interlayer insulating film 35 are removed. Thereby, a slit Sl is formed. Also, in the non-display area N, the base coat film 22, the gate insulating film 26, the interlayer insulating film 35, and the second resin substrate layer 16 are removed. By doing so, the recess 100 is formed.
  • a photosensitive polyimide resin is applied onto the substrate in which the contact holes 35h, the slits Sl and the recesses 100 are formed. Further, the coating film is pre-baked, exposed, developed and post-baked. Thereby, the filling layer Fl is formed in the slit Sl of the bent portion B. As shown in FIG.
  • a titanium film (thickness of about 30 nm), an aluminum film (thickness of about 300 nm), and a titanium film (thickness of about 50 nm) are sequentially formed on the substrate on which the filling layer Fl is formed by, for example, a sputtering method. . Furthermore, these metal laminated films are patterned to form the third conductive layer 36 such as a plurality of source lines 36sl.
  • a photosensitive polyimide resin (thickness of about 2 ⁇ m) is applied onto the substrate on which the third conductive layer 36 is formed by, for example, spin coating or slit coating. Further, the coating film is pre-baked, exposed, developed and post-baked. By doing so, the planarizing film 38pf and the first wall layer are formed. Thus, the TFT layer 20 is formed.
  • a well-known method is used to form a fourth conductive layer 62 (a plurality of first electrodes 62fe), a second resin layer 64 (an edge cover 64ec, a photospacer 64ps, second wall layer), organic EL layer 66 (hole injection layer 66hi, hole transport layer 66ht, light emitting layer 66le, electron transport layer 66et, electron injection layer 66ei) and fifth conductive layer 68 (second An electrode 68se) is formed in order.
  • the second electrode 68se it is formed only outside the concave portion 100 in the non-display region N. As shown in FIG. Thus, the light emitting element layer 60 is formed.
  • ⁇ Sealing film forming process> a plurality of inorganic films such as a silicon nitride film (about 200 nm thick) and a silicon oxide film (about 1000 nm thick) are deposited on the substrate on which the light emitting element layer 60 is formed, by plasma CVD, for example. An insulating film is formed in order. Thereby, the first inorganic encapsulating layer 82 is formed.
  • a silicon nitride film about 200 nm thick
  • silicon oxide film about 1000 nm thick
  • an organic insulating material (with a thickness of about 5000 nm) is applied onto the substrate on which the first inorganic sealing layer 82 is formed by, for example, an ink jet method to form an organic sealing layer 84 .
  • the wetting and spreading of the organic insulating material is blocked by one or both of the first damming wall Wa and the second damming wall Wb and the third damming wall Wc, and the region where the organic sealing layer 84 is provided is Restricted to a given area.
  • an inorganic insulating film such as a silicon nitride film is formed by plasma CVD, for example.
  • a second inorganic sealing layer 86 is formed on the substrate on which the organic sealing layer 84 is formed.
  • the first inorganic encapsulating layer 82 and the second inorganic encapsulating layer 86 are both patterned.
  • the first inorganic sealing layer 82 and the second inorganic sealing layer 86 are separated from the outer peripheral edge of the substrate layer 10 by a predetermined distance at their outer peripheral end faces, and their end faces 82ef on the through-hole H side are separated from each other.
  • 86ef are formed so as to be separated from the peripheral edge of the through hole H to be formed later with a predetermined distance therebetween.
  • the sealing film 80 is formed.
  • a touch panel, a protective panel, or the like is attached via an optical adhesive material 90 to the surface of the substrate on which the sealing film 80 is formed.
  • the glass substrate is peeled off from the lower surface of the substrate layer 10 by irradiating the substrate layer 10 with laser light from the glass substrate side.
  • a protective film is attached to the lower surface of the substrate layer 10 from which the glass substrate has been peeled off.
  • the through-holes H are formed in the non-display region N of the substrate layer 10 from which the glass substrate has been removed, by annularly irradiating laser light, for example.
  • the first resin substrate layer 12 and the inorganic substrate layer 14 of the substrate layer 10 are exposed in the through holes H, but the first inorganic sealing layer 82 and the second inorganic sealing layer 86 forming the sealing film 80 are exposed. is spaced around the through-hole H, so it is not exposed inside the through-hole H.
  • the wiring board Cb is connected to the terminal portion T of the board in which the through hole H is formed using a conductive material such as ACF (Anisotropic Conductive Film) or ACP (Anisotropic Conductive Paste).
  • ACF Adisotropic Conductive Film
  • ACP Adisotropic Conductive Paste
  • the organic EL display device 1 is housed in a housing together with electronic components Ec such as a camera, and a region overlapping the non-display region N in plan view (strictly speaking, it corresponds to the through hole place the electronic components in the area where the
  • the organic EL display device 1 can be manufactured as described above.
  • the first inorganic sealing layer 82 constituting the sealing film 80 extends from the display area D into the recess 100 so as to cover the inclined end surface 102 in the non-display area N,
  • the end surface 82ef of the first inorganic sealing layer 82 on the side of the through-hole H is positioned away from the periphery of the through-hole H and is in contact with the inorganic substrate layer 14 within the recess 100 .
  • the sealing film 80 terminates at a distance from the periphery of the through hole H, and the first inorganic sealing layer 82 and the inorganic substrate layer 14 forming the sealing film 80 are preferably made of inorganic insulating materials.
  • the organic EL display device 1 if a reverse-tapered partition is provided around the through-hole H as in the prior art, the relatively thin first inorganic sealing layer 82 and the second inorganic sealing layer 82 of the sealing film 80 are formed. A poor coverage may occur in which the sealing layer 86 cannot adequately cover the underlying layers with the partition wall. When coverage failure occurs, moisture may enter the display area D from the defective portion, causing deterioration of the organic EL element 70 .
  • the organic EL display device 1 of this embodiment since the inversely tapered partition is not provided, the probability of poor coverage occurring in the sealing film 80 can be greatly reduced. This can also suppress deterioration of the organic EL element 70 . As described above, the reliability of the organic EL display device 1 can be improved.
  • both end surfaces 82ef and 86ef of the first inorganic sealing layer 82 and the second inorganic sealing layer 86 forming the sealing film 80 on the through hole H side are formed flush with each other.
  • the first inorganic sealing layer 82 extends from the inclined end surface 102 of the second resin substrate layer 86 to the surface of the inorganic substrate layer 14 in the recess 100.
  • the second inorganic sealing layer 86 covers the end face 82ef of the first inorganic sealing layer 82 on the side of the through hole H, and the end face 82ef of the first inorganic sealing layer 82 is It is in contact with the inorganic substrate layer 14 on the through hole H side.
  • the first inorganic sealing layer 82 and the second inorganic sealing layer 86 may be patterned separately in the sealing film forming step ST4.
  • the second inorganic sealing layer 86 is also preferably bonded to the inorganic substrate layer 14. Even if moisture enters from the through hole H as indicated by the arrow in FIG. 10, the possibility of moisture entering the display area D through the edge of the sealing film 80 can be further reduced. Therefore, it is advantageous for suppressing deterioration of the organic EL element 70 and improving the reliability of the organic EL display device 1 .
  • the organic EL layer 66 is individually provided for each sub-pixel Sp in the above embodiment, the present invention is not limited to this.
  • the organic EL layer 66 may be provided in common as a series in a plurality of sub-pixels Sp.
  • the organic EL display device 1 may be provided with a color filter or the like to perform color tone expression in each sub-pixel Sp.
  • each pixel Px is composed of sub-pixels Sp of three colors, but the present invention is not limited to this.
  • the sub-pixels Sp forming each pixel Px are not limited to three colors, and may be four or more colors. Also, although the sub-pixels Sp of three colors forming each pixel Px are provided in a stripe arrangement, the present invention is not limited to this.
  • the arrangement of the plurality of sub-pixels Sp may be another arrangement such as a pentile arrangement.
  • first TFT 50A, the second TFT 50B and the third TFT 50C are all top-gate type, but the present invention is not limited to this. These first TFT 50A, second TFT 50B and third TFT 50C may be bottom gate type. Also, the number of TFTs 50 provided in the sub-pixel Sp may be two, or may be four or more.
  • the present invention is not limited to this.
  • the first electrode 62fe may be the cathode and the second electrode 68se may be the anode.
  • the organic EL layer 66 has an inverted laminated structure.
  • the organic EL layer 66 has a five-layer structure consisting of the hole injection layer 66hi, the hole transport layer 66ht, the light emitting layer 66le, the electron transport layer 66et and the electron injection layer 66ei. do not have.
  • the organic EL layer 66 may have a three-layer structure consisting of a hole injection layer/hole transport layer, a light emitting layer 66le, and an electron transport layer/electron injection layer, and any structure can be adopted.
  • the organic EL display device 1 is exemplified as the display device in the above embodiment, it is not limited to this.
  • the technology of the present disclosure can be applied, for example, to a display device including a plurality of light emitting elements driven by current.
  • Examples of the display device include a display device equipped with a QLED (Quantum-dot Light Emitting Diode) which is a light-emitting element using a quantum dot-containing layer.
  • QLED Quantum-dot Light Emitting Diode
  • the technology of the present disclosure is useful for display devices.
  • D display area H: through hole N: non-display area 1: organic EL display device (display device) REFERENCE SIGNS LIST 10 substrate layer 14 inorganic substrate layer 16 second resin substrate layer 60 light emitting element layer 62fe first electrode 66 organic EL layer 68se second electrode 70 organic EL element (light emitting element) 80 sealing film 82 first inorganic sealing layer 82ef end face 84 organic sealing layer 86 second inorganic sealing layer 86ef end face 100 concave portion 102 inclined end face

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

表示装置（１）は、無機基板層（１４）上に第２樹脂基板層（１６）が設けられた基板層（１０）と、第２樹脂基板層の上方に設けられた発光素子層（６０）と、発光素子層上に設けられた封止膜（８０）とを備える。表示装置の非表示領域（Ｎ）には貫通孔（Ｈ）が形成される。非表示領域において、第２樹脂基板層の貫通孔の周囲には凹部（１００）が形成される。樹脂基板層の凹部内に臨む端面は傾斜端面（１０２）を構成する。無機封止層は、傾斜端面を覆うように凹部内に延び、凹部内で無機基板層に接する。無機封止層の貫通孔側の端面は、貫通孔の周縁から離れた箇所に位置する。

Description

表示装置
　本開示は、表示装置に関する。
　近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス（Electro Luminescence；以下、ＥＬと称する）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。この有機ＥＬ表示装置では、画像表示を行う表示領域の内側に、例えばカメラや指紋センサなどの電子部品を設置するために、島状の非表示領域を設け、その非表示領域に厚さ方向に貫通する貫通孔を設ける構造が提案されている。
　例えば、特許文献１には、有機ＥＬ表示装置の一種として、指針の駆動軸を挿通させるための貫通孔としてセンターホールが形成された指針板用発光パネルが開示されている。この発光パネルでは、透明基板上に薄膜トランジスタ（Thin Film Transistor；以下、ＴＦＴと称する）を覆うオーバーコート層が設けられ、オーバーコート層上においてセンターホールの周囲に逆テーパ形の隔壁が円環状に設けられる。この隔壁は、オーバーコート層上に設けられる電極を、当該隔壁の外側の表示領域と当該隔壁の内側の非表示領域とに分断する。そのことで、非表示領域の電極の劣化がセンターホールの内周面に露出した部分から進行しても、その劣化が表示領域の電極に伝播しないようにして、有機ＥＬ素子の損傷を防止する。
特開２０１０－１４４７５号公報
　特許文献１の発光パネルでは、オーバーコート層がシリコン窒化物などの無機絶縁材料からなる。当該発光パネルにおいて、透明基板を可撓性シートによって構成する場合には、可撓性シートの材料として、ポリイミド樹脂などの有機絶縁材料が用いられる。この場合、センターホールの内周面から透明基板とオーバーコート層との間に水分が進入する。そうして進入した水分は、透明基板とオーバーコート層との界面を伝って隔壁の外側にある表示領域にまで到達し、有機ＥＬ素子に劣化を招くおそれがある。
　本開示の技術の目的は、表示領域の内側に非表示領域が設けられた表示装置において、非表示領域に形成された貫通孔から表示領域に水分が進入するのを抑制することにある。
　本開示の技術は、無機基板層および該無機基板層上に設けられた樹脂基板層を有する基板層と、前記樹脂基板層の上方に設けられた、複数の発光素子を含む発光素子層と、前記複数の発光素子を覆うように設けられた、無機封止層を含む封止膜とを備える表示装置を対象とする。本開示の技術に係る表示装置では、前記発光素子の発光によって画像表示を行う表示領域と、該表示領域の内部に位置する島状の非表示領域とが設けられる。前記非表示領域には、前記基板層の厚さ方向に貫通する貫通孔が形成される。前記非表示領域において、前記樹脂基板層の前記貫通孔の周囲には、前記無機基板層を底面に露出させる凹部が形成される。前記樹脂基板層の前記凹部内に臨む端面は、前記無機基板層に向かうほど前記貫通孔側に位置するように傾斜する傾斜端面を構成する。前記無機封止層は、前記表示領域から前記非表示領域で前記傾斜端面を覆うように前記凹部内に延びて、該凹部内で前記無機基板層に接する。前記無機封止層の前記貫通孔側の端面は、前記貫通孔の周縁から離れた箇所に位置する。
　本開示の技術によれば、表示領域の内側に非表示領域が設けられた表示装置において、非表示領域に形成された貫通孔から表示領域に水分が進入するのを抑制できる。
図１は、有機ＥＬ表示装置の概略構成を示す平面図である。 図２は、図１のII－II線における有機ＥＬ表示装置（折り曲げ部で折り曲げた状態を二点鎖線で示す）の断面図である。 図３は、図１のIIIで囲んだ箇所の表示領域を構成する画素と各種の表示用配線を示す平面図である。 図４は、図３のIV－IV線における有機ＥＬ表示装置の断面図である。 図５は、有機ＥＬ表示装置の有機ＥＬ層の積層構造を示す断面図である。 図６は、有機ＥＬ表示装置の画素回路を示す等価回路図である。 図７は、有機ＥＬ表示装置の非表示領域およびその周辺部を示す平面図である。 図８は、図７のVIII－VIII線における有機ＥＬ表示装置の断面図である。 図９は、有機ＥＬ表示装置の製造方法の概略的なフローチャートである。 図１０は、変形例の有機ＥＬ表示装置の図８に相当する断面図である。
　以下、例示的な実施形態を図面に基づいて詳細に説明する。以下の実施形態では、本開示の技術に係る表示装置として、有機ＥＬ素子を備える有機ＥＬ表示装置を例に挙げて説明する。
　なお、以下の実施形態において、或る膜や層、素子などの構成要素の上に他の膜や層、素子などの構成要素が設けられる、または形成されるとする記載は、或る構成要素の直上に他の構成要素が存在する場合のみを意味するのではなく、それら両方の構成要素の間に、それら以外の膜や層、素子などの構成要素が介在される場合も含む。
　また、以下の実施形態において、或る膜や層、素子などの構成要素が他の膜や層、素子などの構成要素に接続されるとする記載は、特に断らない限り電気的に接続されることを意味する。当該記載は、本開示の技術の趣旨を逸脱しない範囲において、直接的な接続を意味する場合のみならず、それら以外の膜や層、素子などの構成要素を介した間接的な接続を意味する場合も含む。当該記載はさらに、或る構成要素に他の構成要素が一体化される、つまり或る構成要素の一部が他の構成要素を構成する場合も含む。
　また、以下の実施形態において、或る膜や層、素子などの構成要素が他の膜や層、素子などの構成要素と同一層であるという記載は、或る構成要素が他の構成要素と同一プロセスによって形成されることを意味する。或る膜や層、素子などの構成要素が他の膜や層、素子などの構成要素の下層であるという記載は、或る構成要素が他の構成要素よりも先のプロセスによって形成されることを意味する。或る膜や層、素子などの構成要素が他の膜や層、素子などの構成要素の上層であるという記載は、或る構成要素が他の構成要素よりも後のプロセスによって形成されることを意味する。
　また、以下の実施形態において、或る膜や層、素子などの構成要素が他の膜や層、素子などの構成要素と同一である、または同等であるとする記載は、或る構成要素と他の構成要素とが完全に同一である状態、または完全に同等である状態のみを意味するのではなく、或る構成要素と他の構成要素とが製造ばらつきや公差の範囲内で変動するといった実質的に同一である状態、または実質的に同等である状態を含む。
　また、以下の実施形態において、「第１」、「第２」、「第３」…という記載は、これらの記載が付与された語句を区別するために用いられ、その語句の数や何らかの順序までも限定するものではない。
　《実施形態》
　この実施形態の有機ＥＬ表示装置１は、スマートフォンやタブレット端末などのモバイル機器のディスプレイ、パーソナルコンピュータ（ＰＣ）のモニタ、テレビジョン装置などの各種機器に使用される。有機ＥＬ表示装置１は、カメラ、指紋センサ、顔認証センサなどの電子部品Ｅｃと組み合わせられる。例えば、有機ＥＬ表示装置１は、カメラと組み合わされ、画像を表示する正面側を撮影可能なインカメラ付き表示装置を構成する。
　　－有機ＥＬ表示装置の構成－
　以下に、この実施形態の有機ＥＬ表示装置１の構成を説明する。図１および図２に示すように、有機ＥＬ表示装置１は、画像を表示する表示領域Ｄと、表示領域Ｄの周囲に設けられた額縁領域Ｆと、表示領域Ｄの内側に設けられた非表示領域Ｎとを有する。
　表示領域Ｄは、画面を構成する矩形状の領域である。本実施形態では、矩形状の表示領域Ｄを例示するが、表示領域Ｄは、少なくとも１つの辺が円弧状になった形状、少なくとも１つの角部が円弧状になった形状、少なくとも１つの辺の一部に切欠きがある形状などの略矩形状であってもよい。図３に示すように、表示領域Ｄは、複数の画素Ｐｘによって構成される。
　複数の画素Ｐｘは、マトリクス状に配列される。各画素Ｐｘは、３つのサブ画素Ｓｐによって構成される。３つのサブ画素Ｓｐは、赤色に発光する発光領域Ｅを有するサブ画素Ｓｐｒと、緑色に発光する発光領域Ｅを有するサブ画素Ｓｐｇと、青色に発光する発光領域Ｅを有するサブ画素Ｓｐｂとである。これら３つのサブ画素Ｓｐは、例えばストライプ状に配列される。
　図１および図２に示すように、額縁領域Ｆは、画面以外の非表示部分を構成する矩形枠状の領域である。額縁領域Ｆの一辺を構成する部分には、外部回路と接続するための端子部Ｔが設けられる。額縁領域Ｆにおける表示領域Ｄと端子部Ｔとの間には、図１中で横方向である第１方向Ｘを折り曲げの軸として折り曲げ可能な折り曲げ部Ｂが設けられる。
　折り曲げ部Ｂにおいて、後述するベースコート膜２２、ゲート絶縁膜２６、第１層間絶縁膜３０および第２層間絶縁膜３４からなる積層体（便宜上、図２では不図示）には、スリットＳｌが形成される。スリットＳｌは、当該積層体を貫通して、基板層１０を露出させるように折り曲げ部Ｂの延びる方向に沿って突き抜ける溝状に設けられる。スリットＳｌ内には、充填層Ｆｌが当該スリットＳｌを埋めるように設けられる。充填層Ｆｌは、ポリイミド樹脂やアクリル樹脂、ポリシロキサン樹脂などの有機樹脂材料によって形成される。
　端子部Ｔは、額縁領域Ｆが折り曲げ部Ｂで例えば１８０°に（Ｕ字状に）折り曲げられることにより、有機ＥＬ表示装置１の背面側に配置される（図２に二点鎖線で示す）。端子部Ｔは、ＦＰＣ（Flexible Printed Circuit）などの配線基板Ｃｂと接続される。額縁領域Ｆには、表示領域Ｄから端子部Ｔに引き出された複数の引き出し配線Ｌｌが設けられる。複数の引き出し配線Ｌｌはそれぞれ、端子部Ｔで配線基板Ｃｂを介して表示制御回路（不図示）に接続される。
　額縁領域Ｆにおいて、後述する平坦化膜３８ｐｆには、トレンチＧが表示領域Ｄを囲むように枠状に形成される。トレンチＧは、平面視で端子部Ｔ側を開口する略Ｃ状に形成されてもよい。トレンチＧは、平坦化膜３８ｐｆを貫通し、平坦化膜３８ｐｆを額縁領域Ｆの内側と外側とに区切るように分断する。トレンチＧは、額縁領域Ｆの外側からの表示領域Ｄへの水分の浸入を防止する役割を果たす。
　額縁領域Ｆにおいて、端子部Ｔが設けられた辺と隣り合う辺（図１で左右の各辺）を構成する部分には、ゲートドライバおよびエミッションドライバを含む駆動回路Ｄｃがモノリシックに設けられる。駆動回路Ｄｃは、トレンチＧよりも表示領域Ｄ側に配置される。駆動回路Ｄｃまたはその一部（ゲートドライバまたはエミッションドライバ）は、トレンチＧよりも額縁領域Ｆの外周側に配置されてもよい。
　額縁領域Ｆには、第１額縁配線３６ｆａ（便宜上、図１で左上りの斜線ハッチングを付す）と、第２額縁配線３６ｆｂ（便宜上、図１で右上りの斜線ハッチングを付す）と、第１堰き止め壁Ｗａと、第２堰き止め壁Ｗｂとが設けられる。
　第１額縁配線３６ｆａは、トレンチＧおよび駆動回路Ｄｃよりも表示領域Ｄ側に枠状に設けられる。第１額縁配線３６ｆａは、トレンチＧをくぐるように平坦化膜３８ｐｆよりも下層を端子部Ｔに延びる。第１額縁配線３６ｆａには、端子部Ｔで配線基板Ｃｂを介してハイレベル電源電圧（ＥＬＶＤＤ）が供給される。
　第２額縁配線３６ｆｂは、トレンチＧおよび駆動回路Ｄｃよりも額縁領域Ｆの外周側に略Ｃ状に設けられる。第２額縁配線３６ｆｂの両端部は、第１額縁配線３６ｆａに沿って端子部Ｔに延びる。第２額縁配線３６ｆｂには、端子部Ｔで配線基板Ｃｂを介してローレベル電源電圧（ＥＬＶＳＳ）が供給される。
　第１堰き止め壁Ｗａは、トレンチＧの外周に枠状に形成される。第２堰き止め壁Ｗｂは、第１堰き止め壁Ｗｂの外周に枠状に形成される。第１堰き止め壁Ｗａおよび第２堰き止め壁Ｗｂは、有機ＥＬ表示装置１の製造過程において、封止膜８０に含まれる有機封止層８４をなす有機材料の塗布時に、当該有機材料が額縁領域Ｆの外側へ広がるのを堰き止める役割を果たす。
　非表示領域Ｎは、島状に設けられる。非表示領域Ｎには、例えば、カメラなどの上記電子部品Ｅｃを裏面側に設置するために、後述する基板層１０の厚さ方向に貫通する貫通孔Ｈが形成される。非表示領域Ｎおよび貫通孔Ｈは、互いに相似する形状、例えば円形状とされる。これら非表示領域Ｎおよび貫通孔Ｈは、それぞれ矩形状などの他の形状であってもよく、互いに相似する形状でなくてもよい。
　非表示領域Ｎには、第３堰き止め壁Ｗｃが設けられる。第３堰き止め壁Ｗｃは、貫通孔Ｈの周囲に枠状に形成される。第３堰き止め壁Ｗｃは、有機ＥＬ表示装置１の製造過程において、有機封止層８４をなす有機樹脂材料の塗布時に、当該有機樹脂材料が非表示領域Ｎの内側へ広がるのを堰き止める役割を果たす。
　有機ＥＬ表示装置１は、個々のサブ画素Ｓｐでの発光をＴＦＴ５０により制御し、ＴＦＴ５０の動作により画像表示を行うアクティブマトリクス駆動方式を採用する。図２および図４に示すように、有機ＥＬ表示装置１は、基板層１０と、基板層１０上に設けられたＴＦＴ層２０と、ＴＦＴ層２０上に設けられた発光素子層６０と、発光素子層６０上に設けられた封止膜８０とを備える。
　　〈基板層〉
　基板層１０は、有機ＥＬ表示装置１をなすパネルのベース層である。基板層１０は、可撓性を有する。基板層１０は、第１樹脂基板層１２と、無機基板層１４と、第２樹脂基板層１６とを有する。第１樹脂基板層１２は、ＴＦＴ層２０とは反対側に位置する。第２樹脂基板層１６は、ＴＦＴ層２０側に位置する。無機基板層１４は、第１樹脂基板層１２と第２樹脂基板層１６との間に設けられる。
　第１樹脂基板層１２および第２樹脂基板層１６は、例えば、ポリイミド樹脂などの有機絶縁材料によって形成される。無機基板層１４は、例えば、窒化シリコン、酸化シリコンおよび酸窒化シリコンから選択される少なくとも１つの無機絶縁材料によって形成される。無機基板層１４は、そうした無機絶縁材料からなる単層膜または積層膜によって構成される。基板層１０（第１樹脂基板層１２）の裏面には、保護フィルム（不図示）が貼り付けられる。
　　〈ＴＦＴ層〉
　ＴＦＴ層２０は、複数のＴＦＴ５０を含む。ＴＦＴ層２０は、基板層１０上に順に設けられた、ベースコート膜２２と、半導体層２４と、ゲート絶縁膜２６と、第１導電層２８と、第１層間絶縁膜３０と、第２導電層３２と、第２層間絶縁膜３４と、第３導電層３６と、第１樹脂層３８とを備える。
　ベースコート膜２２は、基板層１０の表面の略全体に亘って設けられる。ベースコート膜２２は、例えば、酸化シリコン、窒化シリコンおよび酸窒化シリコンから選択される少なくとも１つの無機絶縁材料によって形成される。ベースコート膜２２は、そうした無機絶縁材料からなる単層膜または積層膜によって構成される。
　半導体層２４は、ベースコート膜２２上に島状に複数設けられる。半導体層２４は、例えば、例えば、低温ポリシリコン（ＬＴＰＳ：Low Temperature Polycrystalline Silicon）によって形成される。半導体層２４は、インジウムガリウム亜鉛酸化物（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）など酸化物半導体や、その他の半導体材料によって形成されてもよい。
　ゲート絶縁膜２６は、複数の半導体層２４を覆うようにベースコート膜２２上に一続きに設けられる。ゲート絶縁膜２６は、例えば、酸化シリコン、窒化シリコンおよび酸窒化シリコンから選択される少なくとも１つの無機絶縁材料によって形成される。ゲート絶縁膜２６は、そうした無機絶縁材料からなる単層膜または積層膜によって構成される。ゲート絶縁膜２６は、各半導体層２４上に島状に設けられてもよい。
　第１導電層２８は、ゲート絶縁膜２６上に設けられる。第１導電層２８は、複数のゲート配線２８ｇｌと、複数のエミッション制御配線２８ｅｌと、複数の第１部分配線２８ｈｌと、複数のゲート電極２８ｇｅと、複数の第１容量電極２８ｃｅとを含む。これら各種の配線および電極は、同一層に同一材料によって形成される。これら各種の配線および電極の材料としては、例えば、アルミニウム（Ａｌ）やタングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）などの導電材料が用いられる。これら各種の配線および電極は、そうした導電材料からなる単層膜または積層膜によって構成される。
　第１層間絶縁膜３０は、複数のゲート配線２８ｇｌ、複数のエミッション制御配線２８ｅｌ、複数の第１部分配線２８ｈｌ、複数のゲート電極２８ｇｅおよび複数の第１容量電極２８ｃｅを覆うようにゲート絶縁膜２６上に設けられる。第１層間絶縁膜３０は、酸化シリコン、窒化シリコンおよび酸窒化シリコンから選択される少なくとも１つの無機絶縁材料によって形成される。第１層間絶縁膜３０は、そうした無機絶縁材料からなる単層膜または積層膜によって構成される。
　第２導電層３２は、第１層間絶縁膜３０上に設けられる。第２導電層３２は、複数の第１電源配線３２ｐｌと、複数の第２容量電極３２ｃｅとを含む。これら第１電源配線３２ｐｌおよび第２容量電極３２ｃｅは、同一層に同一材料によって形成される。これら第１電源配線３２ｐｌおよび第２容量電極３２ｃｅの材料としては、例えば、アルミニウム（Ａｌ）やタングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）などの導電材料が用いられる。これら第１電源配線３２ｐｌおよび第２容量電極３２ｃｅは、そうした導電材料からなる単層膜または積層膜によって構成される。
　第２層間絶縁膜３４は、複数の第１電源配線３２ｐｌおよび複数の第２容量電極３２ｃｅを覆うように第１層間絶縁膜３０上に設けられる。第２層間絶縁膜３４は、酸化シリコン、窒化シリコンおよび酸窒化シリコンから選択される少なくとも１つの無機絶縁材料によって形成される。第２層間絶縁膜３４は、そうした無機絶縁材料からなる単層膜または積層膜によって構成される。第１層間絶縁膜３０および第２層間絶縁膜３４は、層間絶縁膜３５を構成する。
　第３導電層３６は、第２層間絶縁膜３４上に設けられる。第３導電層３６は、複数のソース配線３６ｓｌと、複数のソース電極３６ｓｅと、複数のドレイン電極３２ｄｅと、複数の第２電源配線３６ｐｌと、複数の第２部分配線３６ｈｌと、第１額縁配線３６ｆａと、第２額縁配線３６ｆｂとを含む。これら各種の配線および電極は、同一層に同一材料によって形成される。これら各種の配線および電極の材料としては、例えば、アルミニウム（Ａｌ）やタングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）などの導電材料が用いられる。これら各種の配線および電極は、そうした導電材料からなる単層膜または積層膜によって構成される。
　第１樹脂層３８は、第２層間絶縁膜３４上に設けられ、第３導電層３６の上層に位置する。第１樹脂層３８は、平坦化膜３８ｐｆと、第１壁層（不図示）とを含む。これら平坦化膜３８ｐｆおよび第１壁層は、同一層に同一材料によって形成される。これら平坦化膜３８ｐｆおよび第１壁層は、ポリイミド樹脂やアクリル樹脂などの樹脂材料からなる。
　平坦化膜３８ｐｆは、表示領域Ｄと額縁領域Ｆの内周側の部分とにおいて、複数のソース配線３６ｓｌ、複数のソース電極３６ｓｅ、複数のドレイン電極３６ｄｅ、複数の第２電源配線３６ｐｌ、複数の第２部分配線３６ｈｌおよび第１額縁配線３６ｆａを覆うように設けられる。平坦化膜３８ｐｆは、それら各種の配線および電極、さらには各ＴＦＴ５０の表面形状が反映されないように、ＴＦＴ層２０の表面を平坦化する。
　第１壁層は、額縁領域Ｆにおいて平坦化膜３８ｐｆの外周側に２つ設けられる。一方の第１壁層は第１堰き止め壁Ｗａを構成し、他方の第１壁層は第２堰き止め壁Ｗｂを構成する。第１堰き止め壁Ｗａの第１壁層は、平坦化膜３８ｐｆの外周に、平坦化膜３８ｐｆと間隔をあけて設けられる。第２堰き止め壁Ｗｂの第１壁層は、第１堰き止め壁Ｗａの外周に、第１堰き止め壁Ｗａの第１壁層と間隔をあけて設けられる。
　　〈各種配線〉
　図１および図３に示すように、複数のゲート配線２８ｇｌは、表示領域Ｄにおいて、第１方向Ｘと直交する方向（図１中で縦方向）である第２方向Ｙに互いに間隔をあけて第１方向Ｘに互いに平行に延びる。これら各ゲート配線２８ｇｌは、ゲート信号を伝達する表示用配線であって、サブ画素Ｓｐの行ごとに設けられる。各ゲート配線２８ｇｌは、駆動回路Ｄｃのゲートドライバに接続される。各ゲート配線２８ｇｌは、ゲートドライバにより所定のタイミングで選択されて活性状態となる。
　複数のエミッション制御配線２８ｅｌは、表示領域Ｄにおいて、第２方向Ｙに互いに間隔をあけて第１方向Ｘに互いに平行に延びる。これら各エミッション制御配線２８ｅｌは、エミッション制御信号を伝達する表示用配線であって、サブ画素Ｓｐの行ごとに設けられる。各エミッション制御配線２８ｅｌは、駆動回路Ｄｃのエミッションドライバに接続される。各エミッション制御配線２８ｅｌは、エミッションドライバにより所定のタイミングで順に選択されて非活性状態となる。
　複数のソース配線３６ｓｌは、表示領域Ｄにおいて、第１方向Ｘに互いに間隔をあけて第２方向Ｙに互いに平行に延びる。これら各ソース配線３６ｓｌは、ソース信号を伝達する表示用配線であって、サブ画素Ｓｐの列ごとに設けられる。各ソース配線３６ｓｌは、引き出し配線Ｌｌに接続される。各ソース配線３６ｓｌは、端子部Ｔを介して表示制御回路に接続される。
　複数の第１電源配線３２ｐｌは、表示領域Ｄにおいて、第２方向Ｙに互いに間隔をあけて第１方向Ｘに互いに平行に延びる。複数の第２電源配線３６ｐｌは、表示領域Ｄにおいて、第１方向Ｘに互いに間隔をあけて第２方向Ｙに互いに平行に延びる。これら各第１電源配線３２ｐｌおよび各第２電源配線３６ｐｌは、所定のハイレベル電源電圧（ＥＬＶＤＤ）を印加する表示用配線である。
　第１電源配線３２ｐｌおよび第２電源配線３６ｐｌは、全体として格子状をなし、電源配線Ｐｌを構成する。各第１電源配線３２ｐｌは、第２層間絶縁膜３４に形成されたコンタクトホール（不図示）を介して、対応する第２電源配線３６ｐｌと第１額縁配線３６ｆａとに接続される。各第２電源配線３６ｐｌは、第１額縁配線３６ｆａに接続される。
　複数の第１部分配線２８ｈｌはそれぞれ、額縁領域Ｆにおいて、表示領域Ｄと折り曲げ部Ｂとの間の部分と、折り曲げ部Ｂと端子部Ｔとの間の部分とに設けられ、それら両部分を第１方向Ｘに互いに間隔をあけて第２方向Ｙに互いに平行に延びる。折り曲げ部Ｂよりも表示領域Ｄ側に位置する各第１部分配線２８ｈｌは、層間絶縁膜３５に形成されたコンタクトホール（不図示）を介して対応するソース配線３６ｓｌと接続される。各第１部分配線２８ｈｌは、引き出し配線Ｌｌの一部を構成する。
　複数の第２部分配線３６ｈｌはそれぞれ、額縁領域Ｆにおいて、折り曲げ部Ｂを跨ぐように充填層Ｆｌ上を第１方向Ｘに互いに間隔をあけて第２方向Ｙに互いに平行に延びる。これら各第２部分配線３６ｈｌは、層間絶縁膜３５に形成されたコンタクトホール（不図示）を介して、折り曲げ部Ｂよりも表示領域Ｄ側に位置する第１部分配線２８ｈｌと、折り曲げ部Ｂよりも端子部Ｔ側に位置する第１部分配線２８ｈｌとにそれぞれ接続される。各第２部分配線３６ｈｌは、第１部分配線２８ｈｌと共に引き出し配線Ｌｌを構成する。
　　〈各種電極〉
　ゲート電極２８ｇｅ、ソース電極３６ｓｅおよびドレイン電極３６ｄｅはそれぞれ、サブ画素Ｓｐごとに複数設けられる。ゲート電極２８ｇｅ、ソース電極３６ｓｅおよびドレイン電極３６ｄｅは、ＴＦＴ５０を構成する電極である。第１容量電極２８ｃｅおよび第２容量電極３２ｃｅはそれぞれ、サブ画素Ｓｐごとに少なくとも１つ設けられる。第１容量電極２８ｃｅおよび第２容量電極３２ｃｅは、キャパシタ５５を構成する電極である。
　　〈ＴＦＴ〉
　ＴＦＴ５０は、サブ画素Ｓｐごとに複数設けられる。複数のＴＦＴ５０はいずれも、トップゲート型のＴＦＴである。各ＴＦＴ５０は、半導体層２４と、ゲート絶縁膜２６と、ゲート電極２８ｇｅと、層間絶縁膜３５と、ソース電極３６ｓｅと、ドレイン電極３６ｄｅとによって構成される。ソース電極３６ｓｅおよびドレイン電極３６ｄｅは、互いに離間し、層間絶縁膜３５に形成されたコンタクトホール３５ｈを介して、半導体層２４におけるゲート電極２８ｇｅと重なる領域（真性領域）を挟んだ位置で互いに異なる部分（導通領域）にそれぞれ接続される。
　　〈キャパシタ〉
　キャパシタ５５は、サブ画素Ｓｐごとに少なくとも１つ設けられる。キャパシタ５５は、データ保持用の素子である。キャパシタ５５は、第１容量電極２８ｃｅと、第１層間絶縁膜３０と、第２容量電極３２ｃｅとによって構成される。第１容量電極２８ｃｅと第２容量電極３２ｃｅとは、第１層間絶縁膜３０を介して重なり合う。
　　〈発光素子層〉
　発光素子層６０は、基板層１０（第２樹脂基板層１６）の上方にＴＦＴ層２０を介して設けられる。発光素子層６０は、複数の有機ＥＬ素子７０を含む。有機ＥＬ素子７０は、発光素子の一例である。発光素子層６０は、平坦化膜３８ｐｆ上に順に設けられた、第４導電層６２と、第２樹脂層６４と、有機ＥＬ層（有機エレクトロルミネッセンス層）６６と、第５導電層６８とを備える。
　第４導電層６２は、第１樹脂層３８の上層に位置する。第４導電層６２は、複数の第１電極６２ｆｅを含む。第１電極６２ｆｅは、サブ画素Ｓｐ（有機ＥＬ素子７０ごと）に設けられる。第１電極６２ｆｅは、有機ＥＬ層６６に正孔（ホール）を注入する陽極として機能する。第１電極６２ｆｅは、光を反射する光反射性を有する。
　第１電極６２ｆｅの材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）などの導電材料が用いられる。
　また、第１電極６２ｆｅの材料は、アスタチン（Ａｔ）および酸化アスタチン（ＡｔＯ２）などの合金であってもよい。また、第１電極６２ｆｅの材料は、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物などであってもよい。第１電極６２ｆｅの材料は、有機ＥＬ層６６への正孔注入効率を向上させるために、仕事関数の大きな材料であることが好ましい。第１電極６２ｆｅは、上記材料からなる層を複数積層して形成されてもよい。
　第２樹脂層６４は、エッジカバー６４ｅｃと、フォトスペーサ６４ｐｓと、第２壁層（不図示）とを含む。これらエッジカバー６４ｅｃ、フォトスペーサ６４ｐｓおよび第２壁層は、同一層に同一材料によって形成される。エッジカバー６４ｅｃ、フォトスペーサ６４ｐｓおよび第２壁層の材料としては、例えば、ポリイミド樹脂、アクリル樹脂、ポリシロキサン樹脂、ノボラック樹脂などの樹脂材料が用いられる。
　エッジカバー６４ｅｃは、隣り合う第１電極６２ｆｅを区画する。エッジカバー６４ｅｃは、全体として格子状に形成され、各第１電極６２ｆｅの周縁部を覆う。エッジカバー６４ｅｃには、各第１電極６２ｆｅを露出させる開口６４ｅｏが形成される。エッジカバー６４ｅｃの表面の一部は、上方に突出した複数のフォトスペーサ６４ｐｓを構成する。図示しないが、フォトスペーサ６４ｐｓは、額縁領域Ｆにも所定の配列で複数設けられる。第２壁層は、額縁領域Ｆにおいて各第１壁層上に２つに分けて設けられる。一方の第２壁層は第１堰き止め壁Ｗａを構成し、他方の第２壁層は第２堰き止め壁Ｗｂを構成する。
　　〈有機ＥＬ層〉
　有機ＥＬ層６６は、発光機能層の一例である。有機ＥＬ層６６は、エッジカバー６４ｅｃの各開口６４ｅｏ内で個々の第１電極６２ｆｅ上に設けられる。図５に示すように、有機ＥＬ層６６は、第１電極６２ｆｅ上に順に設けられた、正孔注入層６６ｈｉと、正孔輸送層６６ｈｔと、発光層６６ｌｅと、電子輸送層６６ｅｔと、電子注入層６６ｅｉとを有する。これら正孔注入層６６ｈｉ、正孔輸送層６６ｈｔ、発光層６６ｌｅ、電子輸送層６６ｅｔおよび電子注入層６６ｅｉのうちいくつかの層は、複数のサブ画素Ｓｐにおいて一続きとして共通に設けられてもよい。
　正孔注入層６６ｈｉは、陽極バッファ層とも呼ばれる。正孔注入層６６ｈｉは、第１電極６２ｆｅと有機ＥＬ層６６とのエネルギーレベルと近づけて、第１電極６２ｆｅから有機ＥＬ層６６へ正孔が注入される効率を改善する役割を担う。正孔注入層６６ｈｉの材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体などが用いられる。
　正孔輸送層６６ｈｔは、正孔を発光層６６ｌｅまで効率よく移動させる役割を担う。正孔輸送層６６ｈｔの材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛などが用いられる。
　発光層６６ｌｅは、第１電極６２ｆｅおよび第２電極６８ｓｅによって電圧が印加されたときに、第１電極６２ｆｅから注入された正孔と第２電極６８ｓｅから注入された電子とを再結合させて発光する。発光層６６ｌｅは、例えば、個々のサブ画素Ｓｐにおける有機ＥＬ素子７０の発光色（赤色、緑色または青色）に合わせて異なる材料により形成される。
　発光層６６ｌｅの材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール湯導体、ベンゾチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシランなどが用いられる。
　電子輸送層６６ｅｔは、電子を発光層６６ｌｅまで効率よく移動させる役割を担う。電子輸送層６６ｅｔの材料としては、例えば、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物などが用いられる。
　電子注入層６６ｅｉは、陽極バッファとも呼ばれる。電子注入層６６ｅｉは、第２電極６８ｓｅと有機ＥＬ層６６とのエネルギーレベルを近づけて、第２電極６８ｓｅから有機ＥＬ層６６へ電子が注入される効率を改善する役割を担う。電子注入層６６ｅｉの材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）などが用いられる。
　第５導電層６８は、第２電極６８ｓｅを含む。第２電極６８ｓｅは、複数のサブ画素Ｓｐに共通して一続きに設けられる。第２電極６８ｓｅは、エッジカバー６４ｅｃを覆って有機ＥＬ層６６上に設けられ、有機ＥＬ層６６を介して第１電極６２ｆｅに重なる。第２電極６８ｓｅは、有機ＥＬ層６６に電子を注入する陰極として機能する。第２電極６８ｓｅは、光を透過する光透過性を有する。
　第２電極６８ｓｅの材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）などが用いられる。
　また、第２電極６８ｓｅは、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）などの合金により形成されてもよい。
　　〈有機ＥＬ素子〉
　有機ＥＬ素子７０は、サブ画素Ｓｐごとに設けられる。複数の有機ＥＬ素子７０はいずれも、トップエミッション型の有機ＥＬ素子である。各有機ＥＬ素子７０は、第１電極６２ｆｅと、有機ＥＬ層６６と、第２電極６８ｓｅとを有する。有機ＥＬ素子７０は、エッジカバー６４ｅｃの各開口６４ｅｏに対応する領域で発光する。サブ画素Ｓｐのうちエッジカバー６４ｅｃの開口６４ｅｏに対応する領域は、発光領域Ｅを構成する。有機ＥＬ層６６は、第１電極６２ｆｅと第２電極６８ｓｅとの間に電流を印加することで発光する。
　第１電極６２ｆｅは、対応するサブ画素Ｓｐにおける所定のＴＦＴ５０（第３ＴＦＴ５０Ｃ）のドレイン電極３６ｄｅに、平坦化膜３８ｐｆに形成されたコンタクトホール３８ｈを介して接続される。有機ＥＬ層６６は、第１電極６２ｆｅと第２電極６８ｓｅとの間に挟み込まれる。第２電極６８ｓｅは、額縁領域Ｆにまで延び、平坦化膜３８ｐｆと第１堰き止め壁Ｗａとの間および第１堰き止め壁Ｗａと第２堰き止め壁Ｗｂとの間のうち一方または両方で第２額縁配線３６ｆｂに接続される。
　　〈画素回路〉
　サブ画素Ｓｐごとに設けられた複数のＴＦＴ５０、キャパシタ７７および有機ＥＬ素子７０は、図６に示すような画素回路Ｐｃを構成する。画素回路Ｐｃは、ゲート配線２８ｇｌに供給されるゲート信号と、エミッション制御配線２８ｅｌに供給されるエミッション信号と、ソース配線３６ｓｌに供給されるソース信号と、電源配線Ｐｌに供給されるハイレベル電源電圧（ＥＬＶＤＤ）と、第２電極６８ｓｅに供給されるローレベル電源電圧（ＥＬＶＳＳ）とに基づいて、対応するサブ画素Ｓｐの発光領域Ｅでの有機ＥＬ素子７０の発光を制御する。
　画素回路Ｐｃを構成する複数のＴＦＴ５０は、第１ＴＦＴ５０Ａと、第２ＴＦＴ５０Ｂと、第３ＴＦＴ５０Ｃとである。第１ＴＦＴ５０Ａは、各サブ画素Ｓｐにおいて、対応するゲート配線２８ｇｌ、ソース配線３６ｓｌおよび第２ＴＦＴ５０Ｂに接続される。第２ＴＦＴ５０Ｂは、各サブ画素Ｓｐにおいて、対応する第１ＴＦＴ５０Ａ、電源配線Ｐｌおよび第３ＴＦＴ５０Ｃに接続される。第３ＴＦＴ５０Ｃは、各サブ画素Ｓｐにおいて、対応する第２ＴＦＴ５０Ｂ、エミッション制御配線２８ｅｌおよび有機ＥＬ素子７０に接続される。キャパシタ５５は、各サブ画素Ｓｐにおいて、対応する第１ＴＦＴ５０Ａ、第２ＴＦＴ５０Ｂおよび電源配線Ｐｌに接続される。
　　〈封止膜〉
　封止膜８０は、複数の有機ＥＬ素子７０を覆うように発光素子層６０上に設けられる。封止膜８０は、各有機ＥＬ素子７０の有機ＥＬ層６６を水分や酸素などから保護する。封止膜８０は、発光素子層６０上に順に設けられた、第１無機封止層８２と、有機封止層８４と、第２無機封止層８６とを有する。
　第１無機封止層８２は、表示領域Ｄで第２電極６８ｓｅを、額縁領域Ｆで第１堰き止め壁Ｗａおよび第２堰き止め壁Ｗｂをそれぞれ覆い、第２堰き止め壁Ｗｂの外周側に延びる。第１無機封止層８２はさらに、非表示領域Ｎで第３堰き止め壁Ｗｃを覆い、第３堰き止め壁Ｗｃの内周側に延びる。
　有機封止層８４は、第１無機封止層８２上に設けられる。有機封止層８４は、第１堰き止め壁Ｗａの内側で且つ第３堰き止め壁Ｗｃの外側に設けられる。有機封止層８４は、第１堰き止め壁Ｗａと第２堰き止め壁Ｗｂとの間にも存在してもよい。有機封止層８４は、第１無機封止層８２および第２無機封止層８６によって包み込まれ、それら両層８２，８６の間に封入される。
　第２無機封止層８６は、有機封止層８４を覆い、第２堰き止め壁Ｗｂの外周側と第３堰き止め壁Ｗｃの内周側に延びる。第２無機封止層８６の周縁部分は、第１堰き止め壁Ｗａの外周側と第３堰き止め壁Ｗｃの内周側とにおいて、第１無機封止層８２の周縁部分に重なり接合される。
　第１無機封止層８２および第２無機封止層８６はそれぞれ、例えば、酸化シリコン、窒化シリコンおよび酸窒化シリコンから選択される少なくとも１つの無機絶縁材料によって形成される。有機封止層８４は、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂およびポリアミド樹脂から選択される少なくとも１つの有機絶縁材料によって形成される。
　そして、有機ＥＬ表示装置１の表面側には、タッチパネルや保護パネルなど（不図示）が、封止膜８０上に設けられたＯＣＡ（Optical Clear Adhesive）と呼ばれる光学粘着材９０を介して貼り付けられる。非表示領域Ｎの貫通孔Ｈは、基板層１０のうち第１樹脂基板層１２および無機基板層１４と光学粘着材９０とに形成される。
　　〈非表示領域の構成〉
　図７および図８に示すように、非表示領域Ｎにおいて、第２樹脂基板層１６、ベースコート膜２２、ゲート絶縁膜２６、第１層間絶縁膜３０および第２層間絶縁膜３４からなる積層体の貫通孔Ｈの周囲には、無機基板層１４を底面に露出させる凹部１００が環状に形成される。当該積層体の凹部１００内に臨む端面は、無機基板層１４に向かうほど貫通孔Ｈ側に位置するように傾斜する傾斜端面１０２を構成する。凹部１００内は、貫通孔Ｈ側に開放される。
　第２電極６８ｓｅは、凹部１００の外側に設けられ、凹部１００内には設けられない。第３堰き止め壁Ｗｃは、凹部１００の外周（凹部１００の開口の周縁部分）に設けられる。そのことで、有機封止層８４は、凹部１００の外側のみに設けられる。すなわち、有機封止層８４は、凹部１００内には設けられない。一方、第１無機封止層８２および第２無機封止層８６は、凹部１００内にまで設けられる。
　第１無機封止層８２は、表示領域Ｄから非表示領域Ｎで傾斜端面１０２を覆うように凹部１００内に延びて、凹部１００内で無機基板層１４に接する。具体的には、第１無機封止層８２は、積層体の傾斜端面１０２から凹部１００内の無機基板層１４の表面にかけて延びる。そして、第１無機封止層８２は、凹部１００の底面における外周側の部分で無機基板層１４に接する。第２無機封止層８６は、第３堰き止め壁Ｗｃの内側で第１無機封止層８２の表面に設けられる。
　第１無機封止層８２および第２無機封止層８６の貫通孔Ｈ側の各端面８２ｅｆ，８６ｅｆは、貫通孔Ｈの周縁から表示領域Ｄ側へ離れた箇所に位置する。第１無機封止層８２の貫通孔Ｈ側の端面８２ｅｆと、第２無機封止層８６の貫通孔Ｈ側の端面８６ｅｆとは、基板層１０の厚さ方向において互いに面一（同一の端面をなす位置）に形成される。第１無機封止層８２および第２無機封止層８６の貫通孔Ｈ側の端面８２ｅｆ，８６ｅｆと貫通孔Ｈの周縁との間の距離ｄ、つまり封止膜８０の貫通孔Ｈ側に臨む端面から貫通孔Ｈの周縁までの距離ｄは、例えば６００μｍ以上且つ８００μｍ以下である。
　　－有機ＥＬ表示装置の動作－
　有機ＥＬ表示装置１では、各サブ画素Ｓｐにおいて、まず、対応するエミッション制御配線２８ｅｌが選択されて非活性状態になり、有機ＥＬ素子７０が非発光状態になる。そして、非発光状態の有機ＥＬ素子７０に対応するゲート配線２８ｇｌが選択されて活性状態になると、そのゲート配線２８ｇｌを介してゲート信号が第１ＴＦＴ５０Ａに入力され、第１ＴＦＴ５０Ａがオン状態になる。第１ＴＦＴ５０Ａがオン状態になると、ソース配線３６ｓｌを介して伝達されるソース信号に対応する所定の電圧が、第２ＴＦＴ５０Ｂに印加されると共にキャパシタ５５に書き込まれる。
　そして、エミッション制御配線２８ｅｌが非選択とされて非活性状態になると、そのエミッション制御配線２８ｅｌを介して第３ＴＦＴ５０Ｃにエミッション信号が入力され、第３ＴＦＴ５０Ｃがオン状態になる。第３ＴＦＴ５０Ｃがオン状態になると、第２ＴＦＴ５０Ｂのゲート電圧に応じた電流が電源配線Ｐｌから有機ＥＬ素子７０に供給される。これにより、各有機ＥＬ層６６（発光層６６ｌｅ）が発光して、画像が表示される。なお、有機ＥＬ層６６の発光は、第１ＴＦＴ５０Ａがオフ状態になっても、第２ＴＦＴ５０Ｂのゲート電圧がキャパシタ５５によって保持されるので、次のフレームのゲート信号が入力されるまでサブ画素Ｓｐごとに維持される。
　　－有機ＥＬ表示装置の製造方法－
　以下に、この実施形態の有機ＥＬ表示装置１の製造方法を説明する。図９に示すように、有機ＥＬ表示装置１の製造方法は、基板層形成工程ＳＴ１と、ＴＦＴ層形成工程ＳＴ２と、発光素子層形成工程ＳＴ３と、封止膜形成工程ＳＴ４と、フレキシブル化工程ＳＴ５と、貫通孔形成工程ＳＴ６と、実装工程ＳＴ７とを含む。
　　〈基板層形成工程〉
　基板層形成工程ＳＴ１では、まず、ガラス基板上に非感光性のポリイミド樹脂（厚さ２μｍ程度）を塗布する。さらに、その塗布膜に対して、プリベークおよびポストベークを行う。そのことにより、第１樹脂基板層１２を形成する。
　続いて、第１樹脂基板層１２が形成された基板上に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により、酸化シリコン膜などの無機絶縁膜（厚さ６００ｎｍ程度）を成膜する。そうすることで、基板層１０をなす無機基板層１４を形成する。
　次いで、無機基板層１４が形成された基板上に非感光性のポリイミド樹脂（厚さ２μｍ程度）を塗布する。さらに、その塗布膜に対して、プリベークおよびポストベークを行う。そのことにより、第２樹脂基板層１６を形成する。このようにして、基板層１０を形成する。
　　〈ＴＦＴ層形成工程〉
　ＴＦＴ層形成工程ＳＴ２では、基板層１０が形成された基板上に、例えばプラズマＣＶＤ法により、酸化シリコン膜などの無機絶縁膜（厚さ１０００ｎｍ程度）を成膜する。そのことにより、ベースコート膜２２を形成する。
　次いで、ベースコート膜２２が形成された基板上に、例えばプラズマＣＶＤ法により、アモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜する。続いて、そのアモルファスシリコン膜をレーザーアニールなどにより結晶化してポリシリコンからなる半導体膜を形成する。さらに、その半導体膜をパターニングして、複数の半導体層２４を形成する。
　次に、半導体層２４が形成された基板上に、例えばプラズマＣＶＤ法により、酸化シリコン膜などの無機絶縁膜（厚さ１００ｎｍ程度）を成膜する。そうすることで、複数の半導体層２４を覆うようにゲート絶縁膜２６を形成する。
　さらに、ゲート絶縁膜２６が形成された基板上に、例えばスパッタリング法により、アルミニウム膜（厚さ３５０ｎｍ程度）および窒化モリブデン膜（厚さ５０ｎｍ程度）などを順に成膜する。さらに、それらの金属積層膜をパターニングして、複数のゲート配線２８ｇｌなどの第１導電層２８を形成する。
　続いて、第１導電層２８をマスクとして、不純物イオンをドーピングする。そうすることで、各半導体層２４に真性領域および導体領域を形成する。
　次いで、各半導体層２４に真性領域および導体領域が形成された基板上に、例えばプラズマＣＶＤ法により、酸化シリコン膜などの無機絶縁膜（厚さ５００ｎｍ程度）を成膜する。そのことにより、第１層間絶縁膜３０を形成する。
　さらに、第１層間絶縁膜３０が形成された基板上に、例えばスパッタリング法により、アルミニウム膜（厚さ３５０ｎｍ程度）および窒化モリブデン膜（厚さ５０ｎｍ）などを順に成膜する。さらに、それらの金属積層膜をパターニングして、複数の第１電源配線３２ｐｌなどの第２導電層３２を形成する。
　次に、第２導電層３２が形成された基板上に、例えばプラズマＣＶＤ法により、酸化シリコン膜などの無機絶縁膜（厚さ５００ｎｍ程度）を成膜する。そのことにより、第２層間絶縁膜３４を形成し、層間絶縁膜３５を構成する。
　その後、表示領域Ｄにおいて、ゲート絶縁膜２６および層間絶縁膜３５（第１層間絶縁膜３０、第２層間絶縁膜３４）をパターニングする。そのことで、コンタクトホール３５ｈを形成する。さらに、折り曲げ部Ｂにおいて、ベースコート膜２２、ゲート絶縁膜２６および層間絶縁膜３５を除去する。それにより、スリットＳｌを形成する。また、非表示領域Ｎにおいて、ベースコート膜２２、ゲート絶縁膜２６および層間絶縁膜３５、さらに第２樹脂基板層１６を除去する。そうすることで、凹部１００を形成する。
　次いで、コンタクトホール３５ｈ、スリットＳｌおよび凹部１００が形成された基板上に、例えば、感光性のポリイミド樹脂を塗布する。さらに、その塗布膜に対して、プリベーク、露光、現像およびポストベークを行う。そのことにより、折り曲げ部ＢのスリットＳｌ内に充填層Ｆｌを形成する。
　続いて、充填層Ｆｌが形成された基板上に、例えばスパッタリング法により、チタン膜（厚さ３０ｎｍ程度）、アルミニウム膜（厚さ３００ｎｍ程度）およびチタン膜（厚さ５０ｎｍ程度）を順に成膜する。さらに、それらの金属積層膜をパターニングして、複数のソース配線３６ｓｌなどの第３導電層３６を形成する。
　そして、第３導電層３６が形成された基板上に、例えばスピンコート法やスリットコート法により、感光性のポリイミド樹脂（厚さ２μｍ程度）を塗布する。さらに、その塗布膜に対して、プリベーク、露光、現像およびポストベークを行う。そうすることで、平坦化膜３８ｐｆおよび第１壁層を形成する。このようにして、ＴＦＴ層２０を形成する。
　　〈発光素子層形成工程〉
　発光素子層形成工程ＳＴ３では、ＴＦＴ層２０が形成された基板上に、周知の方法を用いて、第４導電層６２（複数の第１電極６２ｆｅ）、第２樹脂層６４（エッジカバー６４ｅｃ、フォトスペーサ６４ｐｓ、第２壁層）、有機ＥＬ層６６（正孔注入層６６ｈｉ、正孔輸送層６６ｈｔ、発光層６６ｌｅ、電子輸送層６６ｅｔ、電子注入層６６ｅｉ）および第５導電層６８（第２電極６８ｓｅ）を順に形成する。ここで、第２電極６８ｓｅを形成する際には、非表示領域Ｎでは凹部１００の外側のみに形成する。そうして、発光素子層６０を形成する。
　　〈封止膜形成工程〉
　封止膜形成工程ＳＴ４では、発光素子層６０が形成された基板上に、例えばプラズマＣＶＤ法により、窒化シリコン膜（厚さ２００ｎｍ程度）および酸化シリコン膜（厚さ１０００ｎｍ程度）などの複数の無機絶縁膜を順に成膜する。そのことにより、第１無機封止層８２を形成する。
　次いで、第１無機封止層８２が形成された基板上に、例えばインクジェット法により、有機絶縁材料（厚さ５０００ｎｍ程度）を塗布して、有機封止層８４を形成する。このとき、有機絶縁材料の濡れ広がりが第１堰き止め壁Ｗａおよび第２堰き止め壁Ｗｂの一方または両方と第３堰き止め壁Ｗｃとによって堰き止められ、有機封止層８４が設けられる領域が所定の領域に制限される。
　続いて、有機封止層８４が形成された基板上に、例えばプラズマＣＶＤ法により、窒化シリコン膜などの無機絶縁膜（厚さ６００ｎｍ程度）を成膜する。そうすることで、第２無機封止層８６を形成する。しかる後、第１無機封止層８２および第２無機封止層８６を共にパターニングする。これにより、第１無機封止層８２および第２無機封止層８６を、それらの外周端面が基板層１０の外周縁から所定の間隔をあけて離れ、且つそれらの貫通孔Ｈ側の端面８２ｅｆ，８６ｅｆが後に形成する貫通孔Ｈの周縁から所定の間隔をあけて離れる形状にする。このようにして、封止膜８０を形成する。
　　〈フレキシブル化工程〉
　フレキシブル化工程ＳＴ５では、封止膜８０が形成された基板の表面に光学粘着材９０を介してタッチパネルや保護パネルなどを貼り付ける。その後、基板層１０のガラス基板側からレーザー光を照射することにより、基板層１０の下面からガラス基板を剥離する。さらに、ガラス基板を剥離した基板層１０の下面に保護フィルムを貼り付ける。
　　〈貫通孔形成工程〉
　貫通孔形成工程ＳＴ６では、ガラス基板を剥離した基板層１０の非表示領域Ｎにおいて、例えばレーザー光を環状に照射することにより、貫通孔Ｈを形成する。このとき、基板層１０のうち第１樹脂基板層１２および無機基板層１４は貫通孔Ｈ内に露出するが、封止膜８０をなす第１無機封止層８２および第２無機封止層８６は、貫通孔Ｈの周囲に距離をとっているので、貫通孔Ｈ内に露出しない。
　　〈実装工程〉
　実装工程ＳＴ７では、貫通孔Ｈを形成した基板の端子部Ｔに、ＡＣＦ（Anisotropic Conductive Film）やＡＣＰ（Anisotropic Conductive Paste）などの導電材を用いて配線基板Ｃｂを接続する。そうすることで、配線基板Ｃｂと端子部Ｔとの導通をとって、当該配線基板Ｃｂと共に表示制御回路などの外部回路を実装する。
　しかる後、有機ＥＬ表示装置１をカメラなどの電子部品Ｅｃと共に筐体内に収容し、有機ＥＬ表示装置１の背面側において、平面視で非表示領域Ｎと重なる領域（厳密には貫通孔と対応する領域）に電子部品を設置する。
　以上のようにして、有機ＥＬ表示装置１を製造できる。
　　－実施形態の特徴－
　この実施形態の有機ＥＬ表示装置１では、封止膜８０を構成する第１無機封止層８２が、表示領域Ｄから非表示領域Ｎで傾斜端面１０２を覆うように凹部１００内に延びて、凹部１００内で無機基板層１４に接し、第１無機封止層８２の貫通孔Ｈ側の端面８２ｅｆが、貫通孔Ｈの周縁から離れた箇所に位置する。これによれば、封止膜８０が貫通孔Ｈの周縁から距離をとって終端する上、封止膜８０をなす第１無機封止層８２と無機基板層１４とが無機絶縁材料同士で好適に接合されるので、非表示領域Ｎに形成された貫通孔Ｈから図８に矢印で示すように水分が浸入しても、封止膜８０の端、具体的には第１無機封止層８２と無機基板層１４との間を通じて表示領域Ｄに水分が浸入する可能性を低減できる。それによって、表示領域Ｄへの水分の浸入に起因する有機ＥＬ素子７０の劣化を抑制できる。
　また、有機ＥＬ表示装置１において、貫通孔Ｈの周囲に、従来技術のような逆テーパ形の隔壁が設けると、封止膜８０のうち比較的薄い第１無機封止層８２および第２無機封止層８６が当該隔壁によって下層を好適に覆えないカバレッジ不良を起こすことがある。カバレッジ不良を起こすと、その不良部位から表示領域Ｄに水分が浸入し、有機ＥＬ素子７０に劣化を招くおそれがある。これに対し、この実施形態の有機ＥＬ表示装置１によると、逆テーパ形状の隔壁が設けられないため、封止膜８０にカバレッジ不良が起こる確率を大幅に低減できる。それによっても、有機ＥＬ素子７０の劣化を抑制できる。以上により、有機ＥＬ表示装置１の信頼性を高めることができる。
　《変形例》
　上記実施形態では、封止膜８０をなす第１無機封止層８２および第２無機封止層８６の貫通孔Ｈ側の両端面８２ｅｆ，８６ｅｆが互いに面一に形成されるとした。これに対して、図１０に示すように、この変形例では、第１無機封止層８２が、第２樹脂基板層８６の傾斜端面１０２から凹部１００内の無機基板層１４の表面にかけて延びるのは、上記実施形態と同様であるが、第２無機封止層８６が、第１無機封止層８２の貫通孔Ｈ側の端面８２ｅｆを覆い、第１無機封止層８２の端面８２ｅｆよりも貫通孔Ｈ側で無機基板層１４に接する。この有機ＥＬ表示装置１を製造するには、封止膜形成工程ＳＴ４において、第１無機封止層８２と第２無機封止層８６とを別々にパターニングすればよい。
　この変形例の有機ＥＬ表示装置１によると、第１無機封止層８２に加えて第２無機封止層８６も無機基板層１４に好適に接合されるので、非表示領域Ｎに形成された貫通孔Ｈから図１０に矢印で示すように水分が浸入しても、封止膜８０の端を通じて表示領域Ｄに水分が浸入する可能性をよりいっそう低減できる。したがって、有機ＥＬ素子７０の劣化を抑制し、有機ＥＬ表示装置１の信頼性を向上させるのに有利である。
　《その他の実施形態》
　上記実施形態では、有機ＥＬ層６６が、各サブ画素Ｓｐに個別に設けられるとしたが、これに限らない。有機ＥＬ層６６は、複数のサブ画素Ｓｐにおいて一続きとして共通に設けられてもよい。この場合、有機ＥＬ表示装置１は、カラーフィルタを備えるなどして、各サブ画素Ｓｐでの色調表現を行ってもよい。
　上記実施形態では、各画素Ｐｘが３色のサブ画素Ｓｐによって構成されるとしたが、これに限らない。各画素Ｐｘを構成するサブ画素Ｓｐは３色に限らず、４色以上であってもよい。また、各画素Ｐｘを構成する３色のサブ画素Ｓｐは、ストライプ配列で設けられるとしたが、これに限らない。複数のサブ画素Ｓｐの配列は、ペンタイル配列など、他の配列であってもよい。
　上記実施形態では、第１ＴＦＴ５０Ａ、第２ＴＦＴ５０Ｂおよび第３ＴＦＴ５０Ｃはいずれも、トップゲート型であるとしたが、これに限らない。これら第１ＴＦＴ５０Ａ、第２ＴＦＴ５０Ｂおよび第３ＴＦＴ５０Ｃは、ボトムゲート型であってもよい。また、サブ画素Ｓｐに設けられるＴＦＴ５０の数は、２つであってもよく、４つ以上であってもよい。
　上記実施形態では、第１電極６２ｆｅは陽極であり、第２電極６８ｓｅは陰極であるとしたが、これに限らない。第１電極６２ｆｅが陰極であり、第２電極６８ｓｅが陽極であってもよい。この場合、有機ＥＬ層６６は反転した積層構造とされる。
　上記実施形態では、有機ＥＬ層６６は、正孔注入層６６ｈｉ、正孔輸送層６６ｈｔ、発光層６６ｌｅ、電子輸送層６６ｅｔおよび電子注入層６６ｅｉからなる５層構造であるとしたが、これに限らない。有機ＥＬ層６６は、正孔注入層兼正孔輸送層、発光層６６ｌｅおよび電子輸送層兼電子注入層からなる３層構造であってもよく、任意の構造を採用することが可能である。
　上記実施形態では、表示装置として有機ＥＬ表示装置１を例示したが、これに限らない。本開示の技術は、例えば、電流によって駆動される複数の発光素子を備える表示装置に適用することが可能である。当該表示装置としては、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot Light Emitting Diode）を備える表示装置が挙げられる。
　以上のように、本開示の技術の例示として、好ましい実施形態について説明した。しかし、本開示の技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、添付図面および詳細な説明に記載された構成要素の中には、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須でない構成要素が添付図面や詳細な説明に記載されていることを以て、直ちにそれらの必須でない構成要素が必須であるとの認定をするべきではない。
　以上説明したように、本開示の技術は、表示装置について有用である。
　　　　Ｄ　　表示領域
　　　　Ｈ　　貫通孔
　　　　Ｎ　　非表示領域
　　　　１　　有機ＥＬ表示装置（表示装置）
　　　１０　　基板層
　　　１４　　無機基板層
　　　１６　　第２樹脂基板層
　　　６０　　発光素子層
　６２ｆｅ　　第１電極
　　　６６　　有機ＥＬ層
　６８ｓｅ　　第２電極
　　　７０　　有機ＥＬ素子（発光素子）
　　　８０　　封止膜
　　　８２　　第１無機封止層
　８２ｅｆ　　端面
　　　８４　　有機封止層
　　　８６　　第２無機封止層
　８６ｅｆ　　端面
　　１００　　凹部
　　１０２　　傾斜端面

Claims (9)

  1. 　無機基板層および該無機基板層上に設けられた樹脂基板層を有する基板層と、
    　前記樹脂基板層の上方に設けられた、複数の発光素子を含む発光素子層と、
    　前記複数の発光素子を覆うように設けられた無機封止層を有する封止膜と、を備え、
    　前記発光素子の発光によって画像表示を行う表示領域と、該表示領域の内側に位置する島状の非表示領域とが設けられ、
    　前記非表示領域には前記基板層の厚さ方向に貫通する貫通孔が形成された表示装置であって、
    　前記非表示領域において、前記樹脂基板層の前記貫通孔の周囲には、前記無機基板層を底面に露出させる凹部が形成され、
    　前記樹脂基板層の前記凹部内に臨む端面は、前記無機基板層に向かうほど前記貫通孔側に位置するように傾斜する傾斜端面を構成し、
    　前記無機封止層は、前記表示領域から前記非表示領域で前記傾斜端面を覆うように前記凹部内に延びて、該凹部内で前記無機基板層に接し、
    　前記無機封止層の前記貫通孔側の端面は、前記貫通孔の周縁から離れた箇所に位置する
    ことを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　前記封止膜は、前記無機封止層としての第１無機封止層および第２無機封止層と、該第１無機封止層と該第２無機封止層との間に設けられた有機封止層とを有する
    ことを特徴とする表示装置。
  3. 　請求項２に記載された表示装置において、
    　前記有機封止層は、前記凹部の外側のみに設けられる
    ことを特徴とする表示装置。
  4. 　請求項２または３に記載された表示装置において、
    　前記第１無機封止層の前記貫通孔側の端面と、前記第２無機封止層の前記貫通孔側の端面とは、互いに面一に形成される
    ことを特徴とする表示装置。
  5. 　請求項２または３に記載された表示装置において、
    　前記第１無機封止層は、前記第２無機封止層よりも下層に位置し、前記樹脂基板層の前記傾斜端面から前記凹部内の前記無機基板層の表面にかけて延び、
    　前記第２無機封止層は、前記第１無機封止層の前記貫通孔側の端面を覆い、該第１無機封止層の端面よりも前記貫通孔側で前記無機基板層に接する
    ことを特徴とする表示装置。
  6. 　請求項１～５のいずれか１項に記載された表示装置において、
    　前記無機封止層の前記貫通孔側の端面と前記貫通孔の周縁との間の距離は、６００μｍ以上且つ８００μｍ以下である
    ことを特徴とする表示装置。
  7. 　請求項１～６のいずれか１項に記載された表示装置において、
    　前記無機封止層および前記無機基板層はそれぞれ、酸化シリコン、窒化シリコンおよび酸窒化シリコンから選択される少なくとも１つの無機材料によって形成される
    ことを特徴とする表示装置。
  8. 　請求項１～７のいずれか１項に記載された表示装置において、
    　前記複数の発光素子はそれぞれ、第１電極と、該第１電極上に設けられた発光機能層と、該発光機能層上に設けられた第２電極を有する
    ことを特徴とする表示装置。
  9. 　請求項８に記載された表示装置において、
    　前記発光機能層は、前記第１電極と前記第２電極との間に電流を印加することで発光する有機エレクトロルミネッセンス層である
    ことを特徴とする表示装置。
     
PCT/JP2021/005334 2021-02-12 2021-02-12 表示装置 WO2022172411A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/JP2021/005334 WO2022172411A1 (ja) 2021-02-12 2021-02-12 表示装置
US18/275,283 US20240107860A1 (en) 2021-02-12 2021-02-12 Display device
CN202180091676.4A CN116803208A (zh) 2021-02-12 2021-02-12 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/005334 WO2022172411A1 (ja) 2021-02-12 2021-02-12 表示装置

Publications (1)

Publication Number Publication Date
WO2022172411A1 true WO2022172411A1 (ja) 2022-08-18

Family

ID=82838502

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/005334 WO2022172411A1 (ja) 2021-02-12 2021-02-12 表示装置

Country Status (3)

Country Link
US (1) US20240107860A1 (ja)
CN (1) CN116803208A (ja)
WO (1) WO2022172411A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019075229A (ja) * 2017-10-13 2019-05-16 株式会社ジャパンディスプレイ 表示装置
US20190214600A1 (en) * 2018-01-05 2019-07-11 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US20190288047A1 (en) * 2018-03-13 2019-09-19 Samsung Display Co., Ltd. Method of manufacturing display panel and display apparatus including the display panel
US20200106054A1 (en) * 2018-09-27 2020-04-02 OLEDWorks LLC Method for making oled with pass-through hole
US20200106042A1 (en) * 2018-10-02 2020-04-02 Samsung Display Co., Ltd. Display device
US20200161395A1 (en) * 2018-11-19 2020-05-21 Samsung Display Co., Ltd. Organic light-emitting display device
US20200176520A1 (en) * 2018-12-04 2020-06-04 Lg Display Co., Ltd. Electroluminesence Display Having Through-Hole In Display Area
JP2020531881A (ja) * 2017-08-31 2020-11-05 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 有機電界発光表示基板、その製造方法及び表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020531881A (ja) * 2017-08-31 2020-11-05 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 有機電界発光表示基板、その製造方法及び表示装置
JP2019075229A (ja) * 2017-10-13 2019-05-16 株式会社ジャパンディスプレイ 表示装置
US20190214600A1 (en) * 2018-01-05 2019-07-11 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US20190288047A1 (en) * 2018-03-13 2019-09-19 Samsung Display Co., Ltd. Method of manufacturing display panel and display apparatus including the display panel
US20200106054A1 (en) * 2018-09-27 2020-04-02 OLEDWorks LLC Method for making oled with pass-through hole
US20200106042A1 (en) * 2018-10-02 2020-04-02 Samsung Display Co., Ltd. Display device
US20200161395A1 (en) * 2018-11-19 2020-05-21 Samsung Display Co., Ltd. Organic light-emitting display device
US20200176520A1 (en) * 2018-12-04 2020-06-04 Lg Display Co., Ltd. Electroluminesence Display Having Through-Hole In Display Area

Also Published As

Publication number Publication date
CN116803208A (zh) 2023-09-22
US20240107860A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
WO2021161465A1 (ja) 表示装置
US12069915B2 (en) Display device and method for manufacturing same
WO2021079412A1 (ja) 表示装置
WO2021205635A1 (ja) 表示装置およびその製造方法
WO2022018799A1 (ja) 表示装置
US20230062563A1 (en) Display device
US11968861B2 (en) Display device and method for manufacturing same
WO2020194706A1 (ja) 表示装置
WO2021176519A1 (ja) 表示装置およびその製造方法
WO2022269756A1 (ja) 表示装置
WO2022172411A1 (ja) 表示装置
WO2022201487A1 (ja) 表示装置
WO2022113333A1 (ja) 表示装置
US20230112543A1 (en) Display device and production method therefor
WO2021210067A1 (ja) 表示装置およびその製造方法
WO2022201437A1 (ja) 表示装置
WO2022244160A1 (ja) 表示装置
JP7352652B2 (ja) 表示装置
WO2024013806A1 (ja) 表示装置
US20240357888A1 (en) Display device and method for manufacturing same
WO2024195051A1 (ja) 表示装置
WO2024105749A1 (ja) 表示装置
WO2024147178A1 (ja) 表示装置
WO2024154301A1 (ja) 回路基板および表示装置
WO2022064710A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21925662

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202180091676.4

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18275283

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21925662

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP