KR20230132653A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230132653A
KR20230132653A KR1020220029368A KR20220029368A KR20230132653A KR 20230132653 A KR20230132653 A KR 20230132653A KR 1020220029368 A KR1020220029368 A KR 1020220029368A KR 20220029368 A KR20220029368 A KR 20220029368A KR 20230132653 A KR20230132653 A KR 20230132653A
Authority
KR
South Korea
Prior art keywords
touch
layer
electrode
disposed
insulating layer
Prior art date
Application number
KR1020220029368A
Other languages
English (en)
Inventor
방기호
박희상
김은혜
여인혁
정은애
최원석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220029368A priority Critical patent/KR20230132653A/ko
Priority to CN202211428079.9A priority patent/CN116782718A/zh
Priority to US18/170,480 priority patent/US20230292558A1/en
Publication of KR20230132653A publication Critical patent/KR20230132653A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 영역 및 패드 영역을 포함하는 비표시 영역을 포함하는 기판, 표시 영역에서 기판 상에 배치되는 액티브층, 표시 영역에서 액티브층 상에 배치되는 제1 게이트 전극 및 패드 영역에서 기판 상에 배치되는 제1 패드 전극을 포함하는 제1 도전층, 표시 영역에서 제1 도전층 상에 배치되고, 액티브층과 연결되는 제2 도전층, 표시 영역에서 제2 도전층 상에 배치되고, 제1 연결 전극을 포함하는 제3 도전층, 표시 영역에서 제3 도전층 상에 배치되고, 제1 연결 전극과 연결되는 제2 연결 전극을 포함하는 제4 도전층, 표시 영역에서 제4 도전층 상에 배치되고, 제2 연결 전극과 연결되는 발광 소자, 표시 영역에서 발광 소자 상에 배치되는 상부 터치 전극 및 패드 영역에서 제1 패드 전극과 전기적으로 연결되는 제2 패드 전극을 포함하는 상부 터치층 및 제2 패드 전극 상에 배치되는 집적 회로를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 영상을 표시 가능한 표시 장치에 관한 것이다.
표시 장치는 다양한 방식으로 제조되어 사용되고 있다. 표시 장치는 광을 방출하여 사용자에게 시각적인 정보를 제공할 수 있다. 광을 방출하기 위해 표시 장치는 다양한 발광 소자들을 포함할 수 있다. 예를 들어, 표시 장치는 액정층을 이용하여 발광하는 액정 표시 장치, 무기 발광 다이오드를 이용하여 발광하는 무기 발광 표시 장치, 유기 발광 다이오드를 이용하여 발광하는 유기 발광 표시 장치 등을 포함할 수 있다.
상기 발광 소자는 구동부에서 인가되는 신호에 기초하여 광을 방출할 수 있다. 상기 구동부는 상기 발광 소자가 배치되는 표시 영역의 주변에 위치하는 비표시 영역에 배치된다. 상기 구동부가 배치되기 위해서는 상기 비표시 영역에 배선, 패드 등이 위치할 수 있다.
본 발명의 목적은 영상을 표시 가능한 표시 장치를 제공하는 것이다.
그러나, 본 발명이 상술한 목적에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 영역 및 패드 영역을 포함하는 비표시 영역을 포함하는 기판, 상기 표시 영역에서 상기 기판 상에 배치되는 액티브층, 상기 표시 영역에서 상기 액티브층 상에 배치되는 제1 게이트 전극 및 상기 패드 영역에서 상기 기판 상에 배치되는 제1 패드 전극을 포함하는 제1 도전층, 상기 표시 영역에서 상기 제1 도전층 상에 배치되고, 상기 액티브층과 연결되는 제2 도전층, 상기 표시 영역에서 상기 제2 도전층 상에 배치되고, 제1 연결 전극을 포함하는 제3 도전층, 상기 표시 영역에서 상기 제3 도전층 상에 배치되고, 상기 제1 연결 전극과 연결되는 제2 연결 전극을 포함하는 제4 도전층, 상기 표시 영역에서 상기 제4 도전층 상에 배치되고, 상기 제2 연결 전극과 연결되는 발광 소자, 상기 표시 영역에서 상기 발광 소자 상에 배치되는 상부 터치 전극 및 상기 패드 영역에서 상기 제1 패드 전극과 전기적으로 연결되는 제2 패드 전극을 포함하는 상부 터치층 및 상기 제2 패드 전극 상에 배치되는 집적 회로를 포함할 수 있다.
일 실시예에 있어서, 상기 제2 도전층은 상기 패드 영역에서 상기 제1 패드 전극 및 상기 제2 패드 전극 사이에서 상기 제1 패드 전극 및 상기 제2 패드 전극과 접촉하며 배치되는 제3 패드 전극을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2 도전층과 상기 제3 도전층 사이에 배치되는 패시베이션층을 더 포함하고, 상기 패시베이션층은 상기 제3 패드 전극의 양 측부를 덮고, 상기 제3 패드 전극의 중앙부를 노출시키며 배치되며, 상기 제3 패드 전극의 상기 중앙부는 상기 제2 패드 전극과 접촉할 수 있다.
일 실시예에 있어서, 상기 상부 터치층과 상기 발광 소자 사이에 배치되고, 상기 상부 터치 전극과 연결되는 하부 터치 전극을 포함하는 하부 터치층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 상부 터치 전극의 두께 및 제2 패드 전극의 두께는 상기 하부 터치 전극의 두께보다 얇을 수 있다.
일 실시예에 있어서, 상기 상부 터치층 상에 배치되는 터치 절연층을 더 포함하고, 상기 상부 터치 전극의 두께 및 상기 제2 패드 전극의 두께는 상기 하부 터치 전극의 두께보다 두꺼울 수 있다.
일 실시예에 있어서, 상기 발광 소자와 상기 하부 터치층 사이에 배치되는 제1 터치 절연층 및 상기 하부 터치층과 상기 상부 터치층 사이에 배치되는 제2 터치 절연층을 더 포함하고, 상기 제1 터치 절연층 및 상기 제2 터치 절연층은 상기 패드 영역에서 상기 패시베이션층 상에 순차로 적층되며, 상기 제3 패드 전극의 상기 중앙부를 노출시킬 수 있다.
일 실시예에 있어서, 상기 패시베이션층, 상기 제1 터치 절연층 및 상기 제2 터치 절연층은 각각 무기 절연 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 패시베이션층 및 상기 제1 터치 절연층은 각각 무기 절연 물질을 포함하고, 상기 제2 터치 절연층은 유기 절연 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 제3 도전층은 상기 제1 패드 전극 및 상기 제2 패드 전극 사이에 사이에 배치되고, 상기 제1 패드 전극과 접촉하는 제3 패드 전극을 더 포함하고, 상기 제4 도전층은 상기 제2 패드 전극 및 상기 제3 패드 전극 사이에 배치되고, 상기 제2 패드 전극 및 상기 제3 패드 전극과 접촉하는 제4 패드 전극을 더 포함할 수 있다.
일 실시예에 있어서, 상기 상부 터치층과 상기 발광 소자 사이에 배치되고, 상기 상부 터치 전극과 연결되는 하부 터치 전극을 포함하는 하부 터치층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 상부 터치 전극의 두께 및 제2 패드 전극의 두께는 상기 하부 터치 전극의 두께보다 얇을 수 있다.
일 실시예에 있어서, 상기 상부 터치층 상에 배치되는 터치 절연층을 더 포함하고, 상기 상부 터치 전극의 두께 및 상기 제2 패드 전극의 두께는 상기 하부 터치 전극의 두께보다 두꺼울 수 있다.
일 실시예에 있어서, 상기 발광 소자와 상기 하부 터치층 사이에 배치되는 제1 터치 절연층 및 상기 하부 터치층과 상기 상부 터치층 사이에 배치되는 제2 터치 절연층을 더 포함하고, 상기 제1 터치 절연층 및 상기 제2 터치 절연층은 상기 패드 영역에서 상기 제4 패드 전극의 양 측부를 덮으며 배치되며, 상기 제1 터치 절연층 및 상기 제2 터치 절연층은 상기 제4 패드 전극의 중앙부를 노출시키고, 상기 제1 패드 전극은 상기 제4 패드 전극의 상기 중앙부와 접촉할 수 있다.
일 실시예에 있어서, 상기 제1 터치 절연층 및 상기 제2 터치 절연층은 각각 무기 절연 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 터치 절연층은 무기 절연 물질을 포함하고, 상기 제2 터치 절연층은 유기 절연 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 제4 도전층과 상기 발광 소자 사이에 배치되는 절연층을 더 포함하고, 상기 절연층은 상기 패드 영역에서 상기 제4 패드 전극의 양 측부를 덮으며 배치되며, 상기 절연층은 상기 제4 패드 전극의 중앙부를 노출시키고, 상기 제2 패드 전극은 상기 제4 패드 전극의 상기 중앙부와 접촉할 수 있다.
일 실시예에 있어서, 상기 발광 소자와 상기 하부 터치층 사이에 배치되는 제1 터치 절연층 및 상기 하부 터치층과 상기 상부 터치층 사이에 배치되는 제2 터치 절연층을 더 포함하고, 상기 제1 터치 절연층 및 상기 제2 터치 절연층은 상기 패드 영역에서 상기 제4 패드 전극의 중앙부를 노출시킬 수 있다.
일 실시예에 있어서, 상기 집적 회로와 상기 제2 패드 전극은 도전 필름에 의해 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 제1 도전층은 제1 커패시터 전극을 더 포함하고, 상기 표시 장치는 상기 제1 도전층 및 상기 제2 도전층 사이에 배치되고, 상기 제1 커패시터 전극과 중첩하는 제2 커패시터 전극을 포함하는 제5 도전층을 더 포함할 수 있다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 영역에 배치되는 복수의 도전층들을 포함하고, 패드 영역에서는 상기 복수의 도전층들 중 일부의 도전층들만을 사용하여 스텝 커버리지 불량을 최소화하여 패드 영역에서의 쇼트를 방지할 수 있다.
다만, 본 발명의 효과가 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2 및 도 3은 도 1의 표시 장치의 'A' 영역을 개략적으로 확대하여 나타낸 확대도들이다.
도 4 및 도 5는 도 1의 표시 장치의 'A' 영역에 배치되는 패드들의 실시예들을 나타내는 도면들이다.
도 6은 도 1의 표시 장치의 'A' 영역에 배치되는 패드들 상에 집적 회로가 배치되는 실시예를 나타내는 도면이다.
도 7 내지 도 16은 도 1의 I-I' 라인 및 도 2의 II-II' 라인을 따라 절취한 실시예들을 나타내는 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 광을 방출하는 영역으로 정의될 수 있고, 비표시 영역(NDA)은 표시 영역(DA)에 전달되는 신호를 전달하기 위한 구성들이 배치되는 영역으로 정의될 수 있다.
표시 영역(DA)에는 복수의 화소들이 배치될 수 있다. 상기 복수의 화소들은 비표시 영역(NDA)에서 전달되는 신호에 기초하여 광을 방출할 수 있다. 상기 복수의 화소들은 표시 영역(DA)에 전반적으로 배치될 수 있다. 이를 통해, 표시 영역(DA)은 전 영역에서 광을 방출하여 이미지를 표시할 수 있다.
비표시 영역(NDA)은 패드 영역(SNA)을 포함할 수 있다. 은 복수의 구동부들이 배치될 수 있다. 상기 복수의 구동부들은 게이트 신호, 발광 신호, 데이터 신호, 전원 전압, 초기화 전압 등 상기 복수의 화소들을 구동하기 위한 신호들을 생성 및 전달할 수 있다.
비표시 영역(NDA)은 패드 영역(SBA)을 포함할 수 있다. 완제품에서, 패드 영역(SBA)은 벤딩되어 표시 장치(DD)의 후면에 위치할 수 있다. 즉, 패드 영역(SBA)은 완성된 표시 장치(DD)의 전면에서 시인되지 않을 수 있다. 패드 영역(SBA)에는 집적 회로(IC) 및 회로 필름(CF)이 배치될 수 있다. 집적 회로(IC) 및 회로 필름(CF)은 도전 필름에 의해 패드 영역(SBA)에 연결될 수 있다. 집적 회로(IC) 및 회로 필름(CF)은 상기 복수의 화소들에 전달되는 신호를 생성 및 전달할 수 있다.
도 1에서는 집적 회로(IC)가 배치되는 방식으로 COP(chip on plastic) 방식 또는 COG(chip on glass) 방식이 도시되었지만, 집적 회로(IC)는 COF(chip on film) 방식으로 배치될 수도 있다.
도 2 및 도 3은 도 1의 표시 장치의 'A' 영역을 개략적으로 확대하여 나타낸 확대도들이다.
도 1 및 도 2를 참조하면, 복수의 패드들(OP, IP)이 패드 영역(SBA)에 배치될 수 있다. 복수의 패드들(OP, IP)은 출력 패드들(OP) 및 입력 패드들(IP)을 포함할 수 있다. 입력 패드들(IP)은 일 방향으로 한 줄로 서로 이격되어 배치될 수 있다. 출력 패드들은(OP)은 일 방향으로 세 줄로 서로 이격되어 배치될 수 있다. 다만, 이는 예시적인 것으로, 입력 패드들(IP)도 두 줄 이상으로 배치될 수 있고, 출력 패드들도(IP)도 한 줄 또는 두 줄 이상으로 배치될 수 있다.
도 3을 함께 참조하면, 복수의 패드들(OP, IP) 상에 집적 회로(IC)가 배치될 수 있다. 집적 회로(IC)는 상기 도전 필름에 의해 복수의 패드들(OP, IP)와 연결될 수 있다. 집적 회로(IC)는 입력 패드들(IP)에 의해 전달 받은 입력 신호에 기초하여 생성된 출력 신호를 출력 패드들(OP)을 통해 출력할 수 있다.
도 4 및 도 5는 도 1의 표시 장치의 'A' 영역에 배치되는 패드들의 실시예들을 나타내는 도면들이다.
도 4 및 도 5를 참조하면, 출력 패드(OP) 및 입력 패드(IP)는 각각 컨택부(CNT)를 포함할 수 있다. 컨택부(CNT)는 복수의 패드들(OP, IP) 중 도전층이 노출되는 영역으로 정의될 수 있다. 컨택부(CNT)는 상기 도전 필름에 의해 직접 회로(IC)와 전기적으로 연결될 수 있다. 이 때, 컨택부(CNT)는 다양한 크기로 형성될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 컨택부(CNT)는 일 방향으로 길게 형성되어 복수의 패드들(OP, IP)의 형상과 유사하게 형성될 수 있다. 또는, 도 5에 도시된 바와 같이, 컨택부(CNT)는 복수의 패드들(OP, IP) 중 일부에만 형성될 수 있다. 다만, 이는 예시적인 것으로, 컨택부(CNT)는 복수의 패드들(OP, IP)에 각각 두 개 이상이 형성될 수도 있고, 도시된 형상과 다른 형상으로 자유롭게 형성될 수도 있다.
도 6은 도 1의 표시 장치의 'A' 영역에 배치되는 패드들 상에 집적 회로가 배치되는 실시예를 나타내는 도면이다.
도 6을 참조하면, 복수의 패드들(OP, IP)은 도전 필름(AF)에 의해 집적 회로(IC)과 전기적으로 연결될 수 있다. 예를 들어, 도전 필름(AF)은 이방성 도전 필름일 수 있다.
도 7 내지 도 16은 도 1의 I-I' 라인 및 도 2의 II-II' 라인을 따라 절취한 실시예들을 나타내는 단면도들이다.
도 1, 도 2 및 도 7을 참조하면, 표시 장치(DD)는 기판(SUB), 버퍼층(BUF), 액티브층(ACT), 게이트 절연층(GI), 제1 도전층, 제1 층간 절연층(ILD1), 제2 층간 절연층(ILD2), 제2 도전층, 제2 층간 절연층(ILD2), 제3 도전층, 패시베이션층(PVX), 제1 비아 절연층(VIA1), 제4 도전층, 제2 비아 절연층(VIA2), 제 5 도전층, 제3 비아 절연층(VIA3), 발광 소자, 화소 정의막(PDL), 박막 봉지층, 제1 터치 절연층(TIL1), 제1 터치층, 제2 터치 절연층(TIL2), 제2 터치층 및 제3 터치 절연층(TIL3)을 포함할 수 있다.
기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 기판(SUB)은 플렉서블한 물질 또는 리지드한 물질을 포함할 수 있다. 예를 들어, 기판(SUB)은 폴리이미드와 같은 고분자 물질을 포함할 수 있고, 이 경우, 기판(SUB)은 플렉서블한 특성을 가질 수 있다. 또는, 예를 들어, 기판(SUB)은 유리와 같은 물질을 포함할 수 있고, 이 경우, 기판(SUB)은 리지드한 특성을 가질 수 있다.
버퍼층(BUF)이 기판(SUB) 상에 배치될 수 있다. 버퍼층(BUF)은 무기 절연 물질을 포함할 수 있다. 버퍼층(BUF)으로 사용될 수 있는 물질의 예로는, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 버퍼층(BUF)은 금속 원자들이나 불순물들이 액티브층(ACT)으로 확산하는 것을 방지할 수 있다. 또한, 버퍼층(BUF)은 액티브층(ACT)을 형성하기 위한 결정화 공정 동안 액티브층(ACT)으로 제공되는 열의 속도를 조절할 수 있다.
액티브층(ACT)은 버퍼층(ACT) 상에 배치될 수 있다. 액티브층(ACT)은 표시 영역(DA)에만 배치될 수 있다. 액티브층(ACT)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 반도체 물질은 실리콘 반도체 또는 산화물 반도체일 수 있다.
게이트 절연층(GI)이 버퍼층(BUF) 상에서 액티브층(ACT)을 덮으며 배치될 수 있다. 게이트 절연층(GI)은 무기 절연 물질을 포함할 수 있다. 게이트 절연층(GI)으로 사용될 수 있는 물질의 예로는, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 제1 도전층이 게이트 절연층(GI) 상에 배치될 수 있다. 상기 제1 도전층은 제1 커패시터 전극(CPE1), 게이트 전극(GAT) 및 제1 패드 전극(PE1)을 포함할 수 있다. 제1 커패시터 전극(CPE1) 및 게이트 전극(GAT)은 표시 영역(DA)에 배치될 수 있다. 게이트 전극(GAT)은 액티브층(ACT)과 중첩하게 배치될 수 있다. 게이트 전극(GAT)에 인가되는 신호에 기초하여, 액티브층(ACT)이 활성화 될 수 있다. 제1 커패시터 전극(CPE1)은 후술할 제2 커패시터 전극(CPE2)과 함께 커패시터를 구성할 수 있다. 제1 패드 전극(PE1)은 패드 영역(SBA)에 배치될 수 있다.
상기 제1 도전층은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 상기 제1 도전층으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 층간 절연층(ILD1)이 상기 제1 도전층을 덮으며 게이트 절연층(GI) 상에 배치될 수 있다. 제1 층간 절연층(ILD1)은 무기 절연 물질을 포함할 수 있다. 제1 층간 절연층(ILD1)으로 사용될 수 있는 물질의 예로는, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제1 층간 절연층(ILD1)은 패드 영역(SBA)에서 제1 패드 전극(PE1)을 노출시킬 수 있다.
상기 제2 도전층이 제1 층간 절연층(ILD1) 상에 배치될 수 있다. 상기 제2 도전층은 제2 커패시터 전극(CPE2)을 포함할 수 있다. 제2 커패시터 전극(CPE2)은 제1 커패시터 전극(CPE1)과 중첩하도록 배치될 수 있다. 제1 커패시터 전극(CPE1)과 제2 커패시터 전극(CPE2)은 상기 커패시터를 구성할 수 있다.
상기 제2 도전층은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 상기 제2 도전층으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제2 층간 절연층(ILD2)이 상기 제2 도전층을 덮으며 제1 층간 절연층(ILD1) 상에 배치될 수 있다. 제2 층간 절연층(ILD2)은 무기 절연 물질을 포함할 수 있다. 제2 층간 절연층(ILD2)으로 사용될 수 있는 물질의 예로는, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 제2 층간 절연층(ILD2)은 패드 영역(SBA)에서 제1 패드 전극(PE1)을 노출시킬 수 있다.
상기 제3 도전층이 제2 층간 절연층(ILD2) 상에 배치될 수 있다. 상기 제3 도전층은 소스 전극(SE), 드레인 전극(DE) 및 제2 패드 전극(PE2)을 포함할 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 표시 영역(DA)에 배치될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 각각 액티브층(ACT)과 전기적으로 연결될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 게이트 전극(GAT)에 신호가 인가되는 경우에 서로 전기적으로 연결될 수 있다. 액티브층(ACT), 게이트 전극(GAT), 소스 전극(SE) 및 드레인 전극(DE)은 트랜지스터를 구성할 수 있다. 제2 패드 전극(PE2)은 패드 영역(SBA)에 배치될 수 있다. 제2 패드 전극(PE2)은 제1 패드 전극(PE1) 상에 배치되고, 제1 패드 전극(PE1)과 접촉할 수 있다.
상기 제3 도전층은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 상기 제3 도전층으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
패시베이션층(PVX)이 제2 층간 절연층(ILD2) 상에서 상기 제3 도전층을 덮으며 배치될 수 있다. 패시베이션층(PVX)은 제2 패드 전극(PE2)의 양 측부를 덮으며 배치될 수 있다. 패시베이션층(PVX)은 제2 패드 전극(PE2)의 중앙부를 노출시킬 수 있다. 이 때, 패시베이션층(PVX)이 제2 패드 전극(PE2)의 양 측부를 덮으며 배치되기 때문에, 식각 공정에 의해 제2 패드 전극(PE2)의 양 단부가 손상되는 것을 방지할 수 있다. 패시베이션층(PVX)은 무기 절연 물질을 포함할 수 있다. 패시베이션층(PVX)으로 사용될 수 있는 물질의 예로는, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 비아 절연층(VIA1)이 패시베이션층(PVX) 상에 배치될 수 있다. 제1 비아 절연층(VIA1)은 표시 영역(DA)에만 배치되고, 패드 영역(SBA)에는 배치되지 않을 수 있다. 제1 비아 절연층(VIA1)은 유기 절연 물질을 포함할 수 있다. 제1 비아 절연층(VIA1)으로 사용될 수 있는 물질의 예로는, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 제4 도전층은 제1 비아 절연층(VIA1) 상에 배치될 수 있다. 상기 제4 도전층은 제1 연결 전극(CE1)을 포함할 수 있다. 제1 연결 전극(CE1)은 드레인 전극(DE)과 전기적으로 연결될 수 있다. 상기 제4 도전층은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 상기 제4 도전층으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제2 비아 절연층(VIA2)이 상기 제4 도전층을 덮으며 제1 비아 절연층(VIA1) 상에 배치될 수 있다. 제2 비아 절연층(VIA2)은 표시 영역(DA)에만 배치되고, 패드 영역(SBA)에는 배치되지 않을 수 있다. 제1 비아 절연층(VIA2)은 유기 절연 물질을 포함할 수 있다. 제2 비아 절연층(VIA2)으로 사용될 수 있는 물질의 예로는, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 제5 도전층이 제2 비아 절연층(VIA2) 상에 배치될 수 있다. 상기 제5 도전층은 제2 연결 전극(CE2)을 포함할 수 있다. 제2 연결 전극(CE2)은 제1 연결 전극(CE1)과 전기적으로 연결될 수 있다. 상기 제5 도전층은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 상기 제5 도전층으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제3 비아 절연층(VIA3)이 상기 제5 도전층을 덮으며 제2 비아 절연층(VIA2) 상에 배치될 수 있다. 제3 비아 절연층(VIA3)은 표시 영역(DA)에만 배치되고, 패드 영역(SBA)에는 배치되지 않을 수 있다. 제3 비아 절연층(VIA3)은 유기 절연 물질을 포함할 수 있다. 제3 비아 절연층(VIA3)으로 사용될 수 있는 물질의 예로는, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
애노드 전극(ANO), 중간층(ML) 및 캐소드 전극(CATH)은 발광 소자를 구성할 수 있다.
애노드 전극(ANO)은 제3 비아 절연층(VIA3) 상에 배치될 수 있다. 애노드 전극들(ANO)은 제2 연결 전극(CE2)과 연결될 수 있다. 애노드 전극(ANO)은 각각 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 애노드 전극(ANO)으로 사용될 수 있는 물질의 예로는 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다.
화소 정의막(PDL)은 제3 비아 절연층(VIA3) 상에 배치될 수 있다. 화소 정의막(PDL)에는 애노드 전극(ANO)을 노출시키는 개구가 형성될 수 있다. 화소 정의막(PDL)은 유기 물질을 포함할 수 있다. 화소 정의막(PDL)으로 사용될 수 있는 물질의 예로는, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 들 수 있다.
중간층(ML)은 애노드 전극(ANO) 상에 배치될 수 있다. 중간층(ML)은 기설정된 색의 광을 방출하는 유기물을 포함할 수 있다. 중간층(ML)은 애노드 전극(ANO)과 캐소드 전극(CATH)의 전위차에 기초하여 광을 방출할 수 있다. 이를 위해, 중간층(ML)은 각각 전자 주입층, 전자 수송층, 발광층, 정공 수송층 및 정공 주입층을 포함할 수 있다.
캐소드 전극(CATH)은 중간층(ML) 및 화소 정의막(PDL)을 덮으며 배치될 수 있다. 캐소드 전극(CATH)은 은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 캐소드 전극들(CATH)으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐-주석 산화물(ITO), 인듐-아연 산화물(IZO) 등을 들 수 있다.
상기 발광 소자 상에는 봉지층이 배치될 수 있다. 상기 봉지층은 제1 무기 봉지층(CIL1), 유기 봉지층(COL) 및 제2 무기 봉지층(CIL2)이 순차로 적층된 구조를 가질 수 있다. 제1 무기 봉지층(CIL1) 및 제2 무기 봉지층(CIL2)은 무기 절연 물질을 포함할 수 있다. 유기 봉지층(COL)은 유기 절연 물질을 포함할 수 있다. 상기 봉지층은 외부의 이물의 침투 및 충격으로부터 상기 발광 소자를 보호하는 역할을 수행할 수 있다.
제1 터치 절연층(TIL1)이 상기 봉지층 상에 배치될 수 있다. 제1 터치 절연층(TIL1)은 패드 영역(SBA)에서 제2 패드 전극(PE2)의 중앙부를 노출시킬 수 있다. 제1 터치 절연층(TIL1)은 무기 절연 물질을 포함할 수 있다. 제1 터치 절연층(TIL1)으로 사용될 수 있는 물질의 예로는, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 제1 터치층이 제1 터치 절연층(TIL1) 상에 배치될 수 있다. 상기 제1 터치층은 하부 터치층으로 정의될 수 있다. 상기 제1 터치층은 복수의 제1 터치 전극들(TE1)을 포함할 수 있다. 상기 제1 터치층은 은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 상기 제1 터치층으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐-주석 산화물(ITO), 인듐-아연 산화물(IZO) 등을 들 수 있다.
제2 터치 절연층(TIL2)이 상기 제1 터치층을 덮으며 제1 터치 절연층(TIL1) 상에 배치될 수 있다. 제2 터치 절연층(TIL1)은 패드 영역(SBA)에서 제2 패드 전극(PE2)의 상기 중앙부를 노출시킬 수 있다. 제2 터치 절연층(TIL2)은 무기 절연 물질을 포함할 수 있다. 제2 터치 절연층(TIL2)으로 사용될 수 있는 물질의 예로는, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 제2 터치층이 제2 터치 절연층(TIL2) 상에 배치될 수 있다. 상기 제2 터치층은 상부 터치층으로 정의될 수 있다. 상기 제2 터치층은 복수의 제2 터치 전극들(TE2) 및 제3 패드 전극(PE3)을 포함할 수 있다. 제2 터치 전극들(TE2)은 표시 영역(DA)에 배치될 수 있다. 제2 터치 전극들(TE2)은 제1 터치 전극들(TE1)과 연결될 수 있다. 제1 터치 전극들(TE1) 및 제2 터치 전극들(TE2)은 외부의 터치를 감지하고 터치 구동부로 전달하는 역할을 수행할 수 있다. 제3 패드 전극(PE3)은 패드 영역(SBA)에 배치될 수 있다. 제3 패드 전극(PE3)은 제2 패드 전극(PE2)과 접촉할 수 있다. 제3 패드 전극(PE3)이 노출된 영역은 콘택부(CNT)를 구성할 수 있다.
상기 제2 터치층은 은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 상기 제2 터치층으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐-주석 산화물(ITO), 인듐-아연 산화물(IZO) 등을 들 수 있다.
상기 제2 터치층은 외부의 터치를 센싱하는 역할을 수행할 수 있고, 상기 제1 터치층은 상기 제2 터치층으로 전달받은 신호를 전달하는 브릿지 역할을 수행할 수 있다. 외부의 터치를 효과적으로 인식하기 위해 상부에 위치하는 상기 제2 터치층이 상기 제1 터치층보다 두껍게 배치될 수 있다. 예를 들어, 상기 제2 터치층은 상기 제1 터치층보다 약 1000 옹스트롬 정도 더 두꺼울 수 있다.
제3 터치 절연층(TIL3)이 상기 제2 터치층을 덮으며 제2 터치 절연층(TIL2) 상에 배치될 수 있다. 제3 터치 절연층(TIL3)은 유기 절연 물질을 포함할 수 있다. 제3 터치 절연층(TIL3)으로 사용될 수 있는 물질의 예로는, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
도 7에서는 출력 패드(OP)를 기준으로 도시하였지만, 도 7의 구조는 입력 패드(IP)에도 실질적으로 동일하게 적용될 수 있다.
도 8은 제3 터치 절연층(TIL3)이 배치되지 않은 것을 제외하면, 도 7과 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 8을 참조하면, 제3 터치 절연층(TIL3)이 배치되지 않기 때문에, 상기 제2 터치층의 두께는 상기 제1 터치층의 두께보다 얇게 하는 것이 바람직하다. 이 경우, 상기 제1 터치층이 외부의 터치를 센싱할 수 있고, 상기 제2 터치층이 상기 제1 터치층에서 센싱한 신호를 전달하는 브리지 역할을 수행할 수 있다. 이 때, 상기 제1 터치층은 상기 제2 터치층보다 약 1000 옹스트롬 정도 더 두꺼울 수 있다. 이를 통해, 이물의 침투나 외부의 충격이 닿을 수 있는 면적을 줄이면서, 외부의 터치를 감지할 수 있다.
도 9는 제2 터치 절연층(TIL2)이 유기 절연 물질을 포함하는 것을 제외하면 도 7과 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 9를 참조하면, 제2 터치 절연층(TIL2)은 유기 절연 물질을 포함할 수 있다. 이 경우, 제2 터치 절연층(TIL2)은 유기 절연 물질을 포함할 때 보다 두껍게 배치될 수 있다.
도 10은 제3 터치 절연층(TIL3)이 배치되지 않은 것을 제외하면, 도 9와 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 10을 참조하면, 제3 터치 절연층(TIL3)이 배치되지 않기 때문에, 상기 제2 터치층의 두께는 상기 제1 터치층의 두께보다 얇게 하는 것이 바람직하다. 이 경우, 상기 제1 터치층이 외부의 터치를 센싱할 수 있고, 상기 제2 터치층이 상기 제1 터치층에서 센싱한 신호를 전달하는 브리지 역할을 수행할 수 있다. 이 때, 상기 제1 터치층은 상기 제2 터치층보다 약 1000 옹스트롬 정도 더 두꺼울 수 있다. 이를 통해, 이물의 침투나 외부의 충격이 닿을 수 있는 면적을 줄이면서, 외부의 터치를 감지할 수 있다.
도 11은 출력 패드(OP)의 구조를 제외하면 도 7과 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 11을 참조하면, 상기 제4 도전층은 제4 패드 전극(PE4)을 더 포함할 수 있다. 제4 패드 전극(PE4)은 제1 패드 전극(PE1) 상에 배치되고, 제1 패드 전극(PE1)과 접촉할 수 있다.
상기 제5 도전층은 제5 패드 전극(PE5)을 더 포함할 수 있다. 제5 패드 전극(PE5)은 제4 패드 전극(PE4) 상에 배치되고, 제4 패드 전극(PE4)과 접촉할 수 있다. 제3 패드 전극(PE3)은 제5 패드 전극(PE5) 상에서 제5 패드 전극(PE5)과 접촉하며 배치될 수 있다. 이 경우, 컨택부의 두께가 두꺼워짐에 따라, 컨택부를 통해 흐르는 신호가 낮은 저항으로 인해 효과적으로 흐를 수 있다.
이 때, 제3 비아 절연층(VIA3)이 제5 패드 전극(PE5)의 양 측부를 덮으며 배치될 수 있다. 제3 비아 절연층(VIA3)이 제5 패드 전극(PE5)의 양 측부가 식각에 의해 손상되는 것을 방지할 수 있다. 예를 들어, 제3 비아 절연층(VIA3)은 표시 영역(DA)에 홀을 형성하는 과정(예를 들어, HIAA, UPC)에서 패드 영역(SBA)의 패드 전극들이 손상되는 것을 방지해줄 수 있다. 패드 영역(SBA)에 형성되는 제3 비아 절연층(VIA3)은 하프톤 공정에 의해 형성되기 때문에, 표시 영역(DA)에 형성되는 제3 비아 절연층(VIA3)의 두께보다 낮은 두께를 가질 수 있다.
도 12는 제3 터치 절연층(TIL3)이 배치되지 않은 것을 제외하면, 도 11과 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 12를 참조하면, 제3 터치 절연층(TIL3)이 배치되지 않기 때문에, 상기 제2 터치층의 두께는 상기 제1 터치층의 두께보다 얇게 하는 것이 바람직하다. 이 경우, 상기 제1 터치층이 외부의 터치를 센싱할 수 있고, 상기 제2 터치층이 상기 제1 터치층에서 센싱한 신호를 전달하는 브리지 역할을 수행할 수 있다. 이 때, 상기 제1 터치층은 상기 제2 터치층보다 약 1000 옹스트롬 정도 더 두꺼울 수 있다. 이를 통해, 이물의 침투나 외부의 충격이 닿을 수 있는 면적을 줄이면서, 외부의 터치를 감지할 수 있다.
도 13은 출력 패드(OP)의 구조를 제외하면, 도 11과 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 13을 참조하면, 제3 비아 절연층(VIA3)이 제5 패드 전극(PE5)의 양 측부를 덮으며 배치될 수 있다. 제3 비아 절연층(VIA3)은 제5 패드 전극(PE5)의 중앙부를 노출시킬 수 있다. 제3 비아 절연층(VIA3)은 표시 영역(DA)에 홀을 형성하는 과정(예를 들어, HIAA, UPC)에서 패드 영역(SBA)의 패드 전극들이 손상되는 것을 방지해줄 수 있다.
도 14는 제3 터치 절연층(TIL3)이 배치되지 않은 것을 제외하면, 도 13과 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 14를 참조하면, 제3 터치 절연층(TIL3)이 배치되지 않기 때문에, 상기 제2 터치층의 두께는 상기 제1 터치층의 두께보다 얇게 하는 것이 바람직하다. 이 경우, 상기 제1 터치층이 외부의 터치를 센싱할 수 있고, 상기 제2 터치층이 상기 제1 터치층에서 센싱한 신호를 전달하는 브리지 역할을 수행할 수 있다. 이 때, 상기 제1 터치층은 상기 제2 터치층보다 약 1000 옹스트롬 정도 더 두꺼울 수 있다. 이를 통해, 이물의 침투나 외부의 충격이 닿을 수 있는 면적을 줄이면서, 외부의 터치를 감지할 수 있다.
도 15는 출력 패드(OP)의 구조를 제외하면, 도 13과 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 15를 참조하면, 제3 비아 절연층(VIA3) 상에 제1 터치 절연층(TIL1) 및 제2 터치 절연층(TIL2)이 배치될 수 있다. 이 때, 제1 터치 절연층(TIL1)은 무기 절연 물질을 포함할 수 있고, 제2 터치 절연층(TIL2)은 유기 절연 물질을 포함할 수 있다. 이 경우, 제2 터치 절연층(TIL2)은 제1 터치 절연층(TIL1)보다 두껍게 배치될 수 있다. 이 경우, 제2 터치 절연층(TIL2) 및 제1 터치 절연층(TIL1)이 제3 비아 절연층(VIA3)과 함께, 패드 전극들을 에칭에 의한 손상으로부터 보호할 수 있다.
도 16은 제3 터치 절연층(TIL3)이 배치되지 않은 것을 제외하면, 도 15와 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 16을 참조하면, 제3 터치 절연층(TIL3)이 배치되지 않기 때문에, 상기 제2 터치층의 두께는 상기 제1 터치층의 두께보다 얇게 하는 것이 바람직하다. 이 경우, 상기 제1 터치층이 외부의 터치를 센싱할 수 있고, 상기 제2 터치층이 상기 제1 터치층에서 센싱한 신호를 전달하는 브리지 역할을 수행할 수 있다. 이 때, 상기 제1 터치층은 상기 제2 터치층보다 약 1000 옹스트롬 정도 더 두꺼울 수 있다. 이를 통해, 이물의 침투나 외부의 충격이 닿을 수 있는 면적을 줄이면서, 외부의 터치를 감지할 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 다양한 표시 장치들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 다양한 디스플레이 기기들에 적용 가능하다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
DD: 표시 장치 SBA: 패드 영역
DA: 표시 영역 NDA: 비표시 영역
SUB: 기판 GI: 게이트 절연층
ILD1, ILD2: 제1 및 제2 층간 절연층
PVX: 패시베이션층
VIA1, VIA2, VIA3: 제1 내지 제3 비아 절연층
TIL1, TIL2, TIL3: 제1 내지 제3 터치 절연층
TE1, TE2: 제1 및 제2 터치 전극
GAT: 게이트 전극
CPE1, CPE2: 제1 및 제2 커패시터 전극
PE1, PE2, PE3, PE4, PE5: 제1 내지 제5 패드 전극
SE: 소스 전극 DE: 드레인 전극
CE1, CE2: 제1 및 제2 연결 전극
PDL: 화소 정의막
ANO: 애노드 전극 ML: 중간층
CATH: 캐소드 전극

Claims (20)

  1. 표시 영역 및 패드 영역을 포함하는 비표시 영역을 포함하는 기판;
    상기 표시 영역에서 상기 기판 상에 배치되는 액티브층;
    상기 표시 영역에서 상기 액티브층 상에 배치되는 제1 게이트 전극 및 상기 패드 영역에서 상기 기판 상에 배치되는 제1 패드 전극을 포함하는 제1 도전층;
    상기 표시 영역에서 상기 제1 도전층 상에 배치되고, 상기 액티브층과 연결되는 제2 도전층;
    상기 표시 영역에서 상기 제2 도전층 상에 배치되고, 제1 연결 전극을 포함하는 제3 도전층;
    상기 표시 영역에서 상기 제3 도전층 상에 배치되고, 상기 제1 연결 전극과 연결되는 제2 연결 전극을 포함하는 제4 도전층;
    상기 표시 영역에서 상기 제4 도전층 상에 배치되고, 상기 제2 연결 전극과 연결되는 발광 소자; 및
    상기 표시 영역에서 상기 발광 소자 상에 배치되는 상부 터치 전극 및 상기 패드 영역에서 상기 제1 패드 전극과 전기적으로 연결되는 제2 패드 전극을 포함하는 상부 터치층을 포함하는 표시 장치.
  2. 제1 항에 있어서, 상기 제2 도전층은 상기 패드 영역에서 상기 제1 패드 전극 및 상기 제2 패드 전극 사이에서 상기 제1 패드 전극 및 상기 제2 패드 전극과 접촉하며 배치되는 제3 패드 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서, 상기 제2 도전층과 상기 제3 도전층 사이에 배치되는 패시베이션층을 더 포함하고,
    상기 패시베이션층은 상기 제3 패드 전극의 양 측부를 덮고, 상기 제3 패드 전극의 중앙부를 노출시키며 배치되며,
    상기 제3 패드 전극의 상기 중앙부는 상기 제2 패드 전극과 접촉하는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서, 상기 상부 터치층과 상기 발광 소자 사이에 배치되고, 상기 상부 터치 전극과 연결되는 하부 터치 전극을 포함하는 하부 터치층을 더 포함하는 것을 특징으로 하는 표시 장치.
  5. 제4 항에 있어서, 상기 상부 터치 전극의 두께 및 제2 패드 전극의 두께는 상기 하부 터치 전극의 두께보다 얇은 것을 특징으로 하는 표시 장치.
  6. 제4 항에 있어서, 상기 상부 터치층 상에 배치되는 터치 절연층을 더 포함하고,
    상기 상부 터치 전극의 두께 및 상기 제2 패드 전극의 두께는 상기 하부 터치 전극의 두께보다 두꺼운 것을 특징으로 하는 표시 장치.
  7. 제4 항에 있어서,
    상기 발광 소자와 상기 하부 터치층 사이에 배치되는 제1 터치 절연층; 및
    상기 하부 터치층과 상기 상부 터치층 사이에 배치되는 제2 터치 절연층을 더 포함하고,
    상기 제1 터치 절연층 및 상기 제2 터치 절연층은 상기 패드 영역에서 상기 패시베이션층 상에 순차로 적층되며, 상기 제3 패드 전극의 상기 중앙부를 노출시키는 것을 특징으로 하는 표시 장치.
  8. 제7 항에 있어서,
    상기 패시베이션층, 상기 제1 터치 절연층 및 상기 제2 터치 절연층은 각각 무기 절연 물질을 포함하는 것을 특징으로 하는 표시 장치.
  9. 제7 항에 있어서,
    상기 패시베이션층 및 상기 제1 터치 절연층은 각각 무기 절연 물질을 포함하고,
    상기 제2 터치 절연층은 유기 절연 물질을 포함하는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서, 상기 제3 도전층은 상기 제1 패드 전극 및 상기 제2 패드 전극 사이에 사이에 배치되고, 상기 제1 패드 전극과 접촉하는 제3 패드 전극을 더 포함하고,
    상기 제4 도전층은 상기 제2 패드 전극 및 상기 제3 패드 전극 사이에 배치되고, 상기 제2 패드 전극 및 상기 제3 패드 전극과 접촉하는 제4 패드 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  11. 제10 항에 있어서, 상기 상부 터치층과 상기 발광 소자 사이에 배치되고, 상기 상부 터치 전극과 연결되는 하부 터치 전극을 포함하는 하부 터치층을 더 포함하는 것을 특징으로 하는 표시 장치.
  12. 제11 항에 있어서, 상기 상부 터치 전극의 두께 및 제2 패드 전극의 두께는 상기 하부 터치 전극의 두께보다 얇은 것을 특징으로 하는 표시 장치.
  13. 제11 항에 있어서, 상기 상부 터치층 상에 배치되는 절연층을 더 포함하고,
    상기 상부 터치 전극의 두께 및 상기 제2 패드 전극의 두께는 상기 하부 터치 전극의 두께보다 두꺼운 것을 특징으로 하는 표시 장치.
  14. 제10 항에 있어서,
    상기 발광 소자와 상기 하부 터치층 사이에 배치되는 제1 터치 절연층; 및
    상기 하부 터치층과 상기 상부 터치층 사이에 배치되는 제2 터치 절연층을 더 포함하고,
    상기 제1 터치 절연층 및 상기 제2 터치 절연층은 상기 패드 영역에서 상기 제4 패드 전극의 양 측부를 덮으며 배치되며, 상기 제1 터치 절연층 및 상기 제2 터치 절연층은 상기 제4 패드 전극의 중앙부를 노출시키고,
    상기 제1 패드 전극은 상기 제4 패드 전극의 상기 중앙부와 접촉하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 터치 절연층 및 상기 제2 터치 절연층은 각각 무기 절연 물질을 포함하는 것을 특징으로 하는 표시 장치.
  16. 제14 항에 있어서,
    상기 제1 터치 절연층은 무기 절연 물질을 포함하고,
    상기 제2 터치 절연층은 유기 절연 물질을 포함하는 것을 특징으로 하는 표시 장치.
  17. 제10 항에 있어서,
    상기 제4 도전층과 상기 발광 소자 사이에 배치되는 절연층을 더 포함하고,
    상기 절연층은 상기 패드 영역에서 상기 제4 패드 전극의 양 측부를 덮으며 배치되며, 상기 절연층은 상기 제4 패드 전극의 중앙부를 노출시키고,
    상기 제2 패드 전극은 상기 제4 패드 전극의 상기 중앙부와 접촉하는 것을 특징으로 하는 것을 특징으로 하는 표시 장치.
  18. 제17 항에 있어서,
    상기 상부 터치층과 상기 발광 소자 사이에 배치되고, 상기 상부 터치 전극과 연결되는 하부 터치 전극을 포함하는 하부 터치층;
    상기 발광 소자와 상기 하부 터치층 사이에 배치되는 제1 터치 절연층; 및
    상기 하부 터치층과 상기 상부 터치층 사이에 배치되는 제2 터치 절연층을 더 포함하고,
    상기 제1 터치 절연층 및 상기 제2 터치 절연층은 상기 패드 영역에서 상기 제4 패드 전극의 상기 중앙부를 노출시키는 것을 특징으로 하는 표시 장치.
  19. 제1 항에 있어서,
    상기 제2 패드 전극과 전기적으로 연결되는 집적 회로를 더 포함하고,
    상기 집적 회로와 상기 제2 패드 전극은 도전 필름에 의해 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  20. 제1 항에 있어서, 상기 제1 도전층은 제1 커패시터 전극을 더 포함하고,
    상기 표시 장치는 상기 제1 도전층 및 상기 제2 도전층 사이에 배치되고, 상기 제1 커패시터 전극과 중첩하는 제2 커패시터 전극을 포함하는 제5 도전층을 더 포함하는 것을 특징으로 하는 표시 장치.
KR1020220029368A 2022-03-08 2022-03-08 표시 장치 KR20230132653A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220029368A KR20230132653A (ko) 2022-03-08 2022-03-08 표시 장치
CN202211428079.9A CN116782718A (zh) 2022-03-08 2022-11-15 显示装置
US18/170,480 US20230292558A1 (en) 2022-03-08 2023-02-16 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220029368A KR20230132653A (ko) 2022-03-08 2022-03-08 표시 장치

Publications (1)

Publication Number Publication Date
KR20230132653A true KR20230132653A (ko) 2023-09-18

Family

ID=87931612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220029368A KR20230132653A (ko) 2022-03-08 2022-03-08 표시 장치

Country Status (3)

Country Link
US (1) US20230292558A1 (ko)
KR (1) KR20230132653A (ko)
CN (1) CN116782718A (ko)

Also Published As

Publication number Publication date
US20230292558A1 (en) 2023-09-14
CN116782718A (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
US11342361B2 (en) Display device
US20240096277A1 (en) Display Device
KR102509413B1 (ko) 표시 장치
US11588001B2 (en) Display device having an encapsulation layer and power line in non-display area
KR20200057142A (ko) 표시 장치
KR20140129647A (ko) 유기전계발광표시장치 및 그 제조방법
US11626456B2 (en) Display device including stepped section substrate with embedded camera
JP2007149673A (ja) 有機発光表示装置
US20200203442A1 (en) Display panel
KR20210016111A (ko) 표시 장치
US20220037441A1 (en) Display device
KR20210060721A (ko) 표시 장치
KR20230132653A (ko) 표시 장치
CN115513255A (zh) 显示装置
KR20210054122A (ko) 표시 장치 및 이를 포함하는 타일드 표시 장치
US11908358B2 (en) Gate test part and display device including the same
US11621312B2 (en) Display device
US20240122004A1 (en) Display device
US11289563B2 (en) Electrode contact structure, display control driver, and display device
US20230411405A1 (en) Display device and method of driving the same
US20230134887A1 (en) Display device
KR20230110400A (ko) 표시 장치
KR20220043572A (ko) 플렉서블 표시장치
KR20220149879A (ko) 표시 장치
CN117855286A (zh) 薄膜晶体管以及晶体管阵列基板和其制造方法