KR20230110400A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230110400A
KR20230110400A KR1020220005832A KR20220005832A KR20230110400A KR 20230110400 A KR20230110400 A KR 20230110400A KR 1020220005832 A KR1020220005832 A KR 1020220005832A KR 20220005832 A KR20220005832 A KR 20220005832A KR 20230110400 A KR20230110400 A KR 20230110400A
Authority
KR
South Korea
Prior art keywords
disposed
wire
gate
source
insulating layer
Prior art date
Application number
KR1020220005832A
Other languages
English (en)
Inventor
조승환
최원석
최윤선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220005832A priority Critical patent/KR20230110400A/ko
Priority to CN202211439464.3A priority patent/CN116490030A/zh
Priority to US17/992,502 priority patent/US20230232677A1/en
Publication of KR20230110400A publication Critical patent/KR20230110400A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 장치는 표시 영역, 벤딩 영역 및 표시 영역과 벤딩 영역 사이의 콘택 영역을 포함하는 기판, 콘택 영역에서 기판 상에 배치되고, 표시 영역으로 연장되는 제1 게이트 전달 배선, 콘택 영역에서 제1 게이트 전달 배선 상에 배치되고, 제1 게이트 전달 배선과 전기적으로 연결되는 제1 소스 전달 배선, 콘택 영역에서 제1 소스 전달 배선 상에 배치되고, 제1 소스 전달 배선과 전기적으로 연결되는 제2 소스 전달 배선 및 콘택 영역에서 제2 소스 전달 배선 상에 배치되고, 제2 소스 전달 배선과 전기적으로 연결되는 차단 배선을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 영상을 표시 가능한 표시 장치에 관한 것이다.
표시 장치는 다양한 방식으로 제조되어 사용되고 있다. 표시 장치는 광을 표시하여 사용자에게 시각적인 정보를 제공할 수 있다. 이러한 표시 장치는 액정층을 이용하여 발광하는 액정 표시 장치, 무기 발광 다이오드를 이용하여 발광하는 무기 발광 표시 장치, 유기 발광 다이오드를 이용하여 발광하는 유기 발광 표시 장치 등을 포함할 수 있다.
표시 장치는 표시 패널 및 표시 패널에 부착되는 전자 부품들을 포함할 수 있다. 전자 부품들은 외부의 신호를 표시 패널로 전달할 수 있다. 이를 위해, 전자 부품들은 배선들에 의해 표시 패널과 연결될 수 있다.
표시 패널 및 전자 부품들은 일 부분이 벤딩될 수 있다. 벤딩에 의한 압력에 의해 전자 부품들 및 배선들 사이에 들뜸이 발생할 수 있다. 이 경우, 전자 부품들에서 전달되는 신호가 정상적으로 표시 패널까지 전달되지 못할 수 있고, 표시 패널에서는 원하는 영상을 표시하지 못할 수 있다. 따라서, 이를 방지하기 위해, 다양한 연구가 진행되고 있다.
본 발명의 목적은 벤딩 영역을 포함하는 표시 장치를 제공하는 것이다.
그러나, 본 발명이 상술한 목적에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 영역, 벤딩 영역 및 상기 표시 영역과 상기 벤딩 영역 사이의 콘택 영역을 포함하는 기판, 상기 콘택 영역에서 상기 기판 상에 배치되고, 상기 표시 영역으로 연장되는 제1 게이트 전달 배선, 상기 콘택 영역에서 상기 제1 게이트 전달 배선 상에 배치되고, 상기 제1 게이트 전달 배선과 전기적으로 연결되는 제1 소스 전달 배선, 상기 콘택 영역에서 상기 제1 소스 전달 배선 상에 배치되고, 상기 제1 소스 전달 배선과 전기적으로 연결되는 제2 소스 전달 배선 및 상기 콘택 영역에서 상기 제2 소스 전달 배선 상에 배치되고, 상기 제2 소스 전달 배선과 전기적으로 연결되는 차단 배선을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 게이트 전달 배선, 상기 제1 소스 전달 배선, 상기 제2 소스 전달 배선 및 상기 차단 배선은 상기 콘택 영역에서 서로 부분적으로 중첩할 수 있다.
일 실시예에 있어서, 상기 제1 게이트 전달 배선과 상기 제1 소스 전달 배선 사이에 배치되는 제1 층간 절연층, 상기 제1 소스 전달 배선과 사이 제2 소스 전달 사이에 배치되는 제1 비아 절연층, 상기 제2 소스 전달 배선과 상기 차단 배선 사이에 배치되는 제2 비아 절연층 및 상기 제2 비아 절연층 상에 배치되는 제3 비아 절연층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2 비아 절연층은 상기 제2 소스 전달 배선을 노출하는 복수의 그루브들을 포함하고, 상기 차단 배선 및 상기 제3 비아 절연층은 상기 복수의 그루브들을 채우며 배치될 수 있다.
일 실시예에 있어서, 상기 제1 비아 절연층은 상기 제1 소스 전달 배선을 노출하는 복수의 그루브들을 포함하고, 상기 제2 소스 전달 배선 및 상기 제2 비아 절연층은 상기 복수의 그루브들을 채우며 배치될 수 있다.
일 실시예에 있어서, 상기 콘택 영역에서 상기 제3 비아 절연층 상에 배치되는 화소 정의막 및 상기 콘택 영역에서 상기 화소 정의막 상에 배치되는 컬럼 스페이서를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 비아 절연층, 상기 제2 비아 절연층, 상기 제3 비아 절연층, 상기 화소 정의막 및 상기 컬럼 스페이서는 상기 콘택 영역에서 상기 벤딩 영역으로 연장될 수 있다.
일 실시예에 있어서, 상기 제1 게이트 전달 배선 및 상기 제1 소스 전달 배선 사이에 배치되고, 상기 제1 게이트 전달 배선과 상기 제1 소스 전달 배선을 전기적으로 연결하는 제2 게이트 전달 배선을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 게이트 전달 하부에 배치되고, 상기 제1 게이트 전달 배선과 전기적으로 연결되는 제2 게이트 전달 배선을 더 포함할 수 있다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 영역, 벤딩 영역 및 상기 표시 영역과 상기 벤딩 영역 사이의 콘택 영역을 포함하는 기판, 상기 콘택 영역에서 상기 기판 상에 배치되고, 상기 표시 영역으로 연장되는 제1 게이트 전달 배선, 상기 콘택 영역에서 상기 제1 게이트 전달 배선 상에 배치되고, 상기 제1 게이트 전달 배선과 전기적으로 연결되는 제1 소스 전달 배선, 상기 콘택 영역에서 상기 제1 소스 전달 배선 상에 배치되고, 상기 제1 소스 전달 배선과 전기적으로 연결되는 제2 소스 전달 배선 및 상기 콘택 영역에서 상기 제2 소스 전달 배선 상에서 상기 제2 소스 전달 배선과 중첩하도록 배치되는 차단 배선을 포함할 수 있다.
일 실시예에 있어서, 상기 제1 게이트 전달 배선, 상기 제1 소스 전달 배선, 상기 제2 소스 전달 배선 및 상기 차단 배선은 상기 콘택 영역에서 서로 부분적으로 중첩할 수 있다.
일 실시예에 있어서, 상기 제1 게이트 전달 배선과 상기 제1 소스 전달 배선 사이에 배치되는 제1 층간 절연층, 상기 제1 소스 전달 배선과 사이 제2 소스 전달 사이에 배치되는 제1 비아 절연층, 상기 제2 소스 전달 배선과 상기 차단 배선 사이에 배치되는 제2 비아 절연층 및 상기 제2 비아 절연층 상에 배치되는 제3 비아 절연층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2 비아 절연층은 상기 제2 소스 전달 배선을 노출하는 복수의 그루브들을 포함하고, 상기 차단 배선 및 상기 제3 비아 절연층은 상기 복수의 그루브들을 채우며 배치될 수 있다.
일 실시예에 있어서, 상기 제1 비아 절연층은 상기 제1 소스 전달 배선을 노출하는 복수의 그루브들을 포함하고, 상기 제2 소스 전달 배선 및 상기 제2 비아 절연층은 상기 복수의 그루브들을 채우며 배치될 수 있다.
일 실시예에 있어서, 상기 콘택 영역에서 상기 제3 비아 절연층 상에 배치되는 화소 정의막 및 상기 콘택 영역에서 상기 화소 정의막 상에 배치되는 컬럼 스페이서를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 비아 절연층, 상기 제2 비아 절연층, 상기 제3 비아 절연층, 상기 화소 정의막 및 상기 컬럼 스페이서는 상기 콘택 영역에서 상기 벤딩 영역으로 연장될 수 있다.
일 실시예에 있어서, 상기 차단 배선과 동일한 층에 배치되고, 상기 차단 배선보다 상기 표시 영역으로 이격되는 전압 배선을 더 포함할 수 있다.
일 실시예에 있어서, 상기 차단 배선에는 정전압이 인가될 수 있다.
일 실시예에 있어서, 상기 차단 배선은 상기 표시 영역으로 연장될 수 있다.
일 실시예에 있어서, 상기 제1 게이트 전달 배선 및 상기 제1 소스 전달 배선 사이에 배치되고, 상기 제1 게이트 전달 배선과 상기 제1 소스 전달 배선을 전기적으로 연결하는 제2 게이트 전달 배선을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 게이트 전달 하부에 배치되고, 상기 제1 게이트 전달 배선과 전기적으로 연결되는 제2 게이트 전달 배선을 더 포함할 수 있다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 표시 영역, 벤딩 영역 및 상기 표시 영역과 상기 벤딩 영역 사이의 콘택 영역을 포함하는 기판, 상기 콘택 영역에서 상기 기판 상에 배치되고, 상기 표시 영역으로 연장되는 제1 게이트 전달 배선, 상기 콘택 영역에서 상기 제1 게이트 전달 배선 상에 배치되고, 상기 제1 게이트 전달 배선과 전기적으로 연결되는 제1 소스 전달 배선, 상기 콘택 영역에서 상기 제1 소스 전달 배선 상에 배치되고, 상기 제1 소스 전달 배선과 전기적으로 연결되는 제2 소스 전달 배선 및 상기 콘택 영역에서 상기 제2 소스 전달 배선 상에 배치되고, 상기 제2 소스 전달 배선과 전기적으로 연결되는 차단 배선을 포함할 수 있다.
상기 차단 배선이 상기 제2 소스 전달 배선으로 침투하는 이물을 차단할 수 있다. 또한, 상기 차단 배선은 상기 제2 소스 전달 배선과 연결됨으로써, 상기 제2 소스 전달 배선의 저항을 낮추는 역할을 수행할 수 있다. 이를 통해, 상기 제2 소스 전달 배선이 과열되는 것을 방지할 수 있다.
다만, 본 발명의 효과가 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1a, 도 1b 및 도 2는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도들이다.
도 3a 내지 도 3j는 도 1a의 표시 장치의 일 영역을 확대하여 나타낸 일 실시예를 나타내는 확대도들이다.
도 4a 및 도 4b는 도 3a의 일 영역의 단면의 일 실시예를 나타내는 단면도들이다.
도 5는 도 4a의 일 영역을 확대하여 나타낸 일 실시예를 나타내는 확대도이다.
도 6은 도 4a의 일 영역을 확대하여 나타낸 일 실시예를 나타내는 확대도이다.
도 7a 및 도 7b는 도 3a의 일 영역의 단면의 다른 실시예를 나타내는 단면도이다.
도 8a 및 도 8b는 도 3a의 일 영역의 단면의 또 다른 실시예를 나타내는 단면도이다.
도 9a 및 도 9b는 도 3a의 일 영역의 단면의 또 다른 실시예를 나타내는 단면도이다.
도 10a 및 도 10b는 도 3a의 일 영역의 단면의 또 다른 실시예를 나타내는 단면도이다.
도 11a 및 도 11b는 도 3a의 일 영역의 단면의 또 다른 실시예를 나타내는 단면도이다.
도 12a 및 도 12b는 도 3a의 일 영역의 단면의 또 다른 실시예를 나타내는 단면도이다.
도 13a 및 도 13b는 도 3a의 일 영역의 단면의 또 다른 실시예를 나타내는 단면도이다.
도 14a 및 도 14b는 도 3a의 일 영역의 단면의 또 다른 실시예를 나타내는 단면도이다.
도 15는 도 3a의 콘택 영역을 확대한 일 실시예를 나타내는 도면이다.
도 16은 도 15의 I-I' 라인을 따라 절취한 일 실시예를 나타내는 도면이다.
도 17은 도 1a의 표시 장치에 포함되는 화소의 일 실시예를 나타내는 단면도이다.
도 18은 도 1a의 표시 장치에 포함되는 화소의 일 실시예를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1a, 도 1b 및 도 2는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도들이다.
도 1a을 참조하면, 표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NA)을 포함할 수 있다. 비표시 영역(NA)은 표시 영역(DA)의 주변에 위치할 수 있다. 비표시 영역(NA)에는 표시 영역(DA)에 인가되는 각종 신호를 생성 및/또는 전달하기 위한 소자들 및/또는 신호선들이 배치될 수 있다. 도 1a에서 경계선(BL)의 내측이 표시 영역(DA)으로 정의되고, 경계선(BL)의 외측이 비표시 영역(NA)으로 정의될 수 있다.
표시 영역(DA)에는 복수의 화소들(P)이 배치될 수 있다. 복수의 화소들(P)은 표시 영역(DA)에 다양한 형태로 배치될 수 있다. 예를 들어, 복수의 화소들(P)은 표시 영역(DA)에 매트릭스 형태로 배치될 수 있다. 또한, 표시 영역(DA)에는 복수의 화소들(P)과 연결되는 복수의 도전선들이 배치될 수 있다. 상기 복수의 도전선들은 게이트 신호, 데이터 신호, 전원 전압, 초기화 전압 등을 복수의 화소들(P)로 전달할 수 있다. 상기 복수의 도전선들 중 일부는 제1 방향(DR1)으로 연장될 수 있고, 상기 복수의 도전선들 중 다른 일부는 제1 방향(DR1)에 수직한 제2 방향(DR2)으로 연장될 수 있다.
비표시 영역(NA)에는 복수의 화소들(P)을 구동하기 위한 신호를 생성 및/또는 처리하는 복수의 구동부들이 배치될 수 있다. 상기 복수의 구동부들은 데이터 구동부, 게이트 구동부, 상기 데이터 구동부 및 상기 게이트 구동부를 제어하는 구동 제어부, 전원 전압 생성부 등을 포함할 수 있다.
상기 게이트 구동부는 비표시 영역(NA)에 구동 회로로서 집적되어 있을 수 있다. 상기 구동 회로는 표시 영역(DA)의 양측에서 제1 방향(DR1)으로 연장하며 배치될 수 있다. 상기 구동 회로는 종속적으로 연결되어 있는 스테이지들을 포함하는 시프트 레지스터를 포함할 수 있다. 각각의 스테이지는 게이트 신호를 생성하여 복수의 화소들(P)에 전달할 수 있다. 집적 회로 칩(IC)은 비표시 영역(NA)에 실장될 수 있다. 또는, 집적 회로 칩(IC)은 회로 기판(CB)에 실장될 수도 있다. 집적 회로 칩(IC)는 데이터 전압 등을 복수의 화소들(P)에 전달할 수 있다. 또한, 비표시 영역(NA)에는 패드부(PP)가 위치할 수 있다. 패드부(PP)에는 외부로부터 신호들을 전달 받기 위한 접속 단자인 복수의 패드들이 배치될 수 있다. 패드부(PP)는 제2 방향(DR2)으로 연장되며 위치할 수 있다. 패드부(PP)에는 회로 기판(CB)이 연결될 수 있다.
도 1b는 비표시 영역(NA)의 제1 영역(RA)을 확대하여 나타난 도면에 해당한다. 도 1b를 참조하면, 제1 저전원 전압 배선(VSL1), 제2 저전원 전압 배선(VSL2), 고전원 전압 배선(VDL) 및 복수의 배선들(CL)이 비표시 영역(NA)에 배치될 수 있다.
제1 저전원 전압 배선(VSL1) 및 제2 저전원 전압 배선(VSL2)에는 저전원 전압이 인가되고, 고전원 전압 배선(VDL)에는 상기 저전원 전압보다 높은 전압 레벨을 갖는 고전원 전압이 인가될 수 있다. 상기 저전원 전압 및 상기 고전원 전압은 발광 소자의 캐소드 전극과 애노드 전극에 인가되는 전압에 해당할 수 있다.
제1 저전원 전압 배선(VSL1), 제2 저전원 전압 배선(VSL2) 및 고전원 전압 배선(VDL)은 서로 중첩하지 않도록 배치될 수 있다. 제1 저전원 전압 배선(VSL1), 제2 저전원 전압 배선(VSL2) 및 고전원 전압 배선(VDL) 각각의 일부 영역은 벤딩 영역(BR)과 중첩하도록 배치될 수 있다.복수의 배선들(CL)은 제1 저전원 전압 배선(VSL1), 제2 저전원 전압 배선(VSL2) 및 고전원 전압 배선(VDL)보다 하부에 배치될 수 있다. 복수의 배선들(CL)에는 클록 신호, 개시 신호, 데이터 신호, 초기화 전압, 데이터 신호 등이 인가될 수 있다.
복수의 배선들(CL)의 일부 영역은 벤딩 영역(BR)과 중첩하도록 배치될 수 있다. 복수의 배선들(CL)은 복수의 도전층들이 연결되는 구조를 가질 수 있고, 콘택홀에 의해 상기 복수의 도전층들이 서로 연결될 수 있다. 예를 들어, 제1 콘택 영역(CR1) 및 제2 콘택 영역(CR2)에서 복수의 배선들(CL)은 서로 다른 도전층들이 콘택홀에 의해 서로 연결될 수 있다. 이 구조에 대해서는 후술하는 도면들을 참조하여 설명하기로 한다.
표시 장치(DD)는 일부분이 벤딩될 수 있다. 예를 들어, 비표시 영역(NA) 중 일부가 벤딩 영역(BR)에 해당할 수 있다. 벤딩 영역(BR)은 표시 영역(DA)과 패드부(PP) 사이의 비표시 영역(NA)에 위치할 수 있다. 벤딩 영역(BR)은 제1 방향(DR1) 및 제2 방향(DR2)에 수직한 제3 방향(DR3)과 반대되는 방향으로 벤딩될 수 있다. 도 2에 도시된 바와 같이 벤딩 영역(BR)이 벤딩되는 경우, 집적 회로 칩(IC) 및 회로 기판(CB)은 제3 방향(DR3)에서 시인되지 않을 수 있다. 벤딩 영역(BR)은 소정의 곡률을 가지면서 벤딩될 수 있다.
도 3a 내지 도 3j는 도 1a의 표시 장치의 일 영역을 확대하여 나타낸 일 실시예를 나타내는 확대도들이다. 도 3a 내지 도 3j는 복수의 배선들(CL)의 콘택 영역들(CR1, CR2)을 나타내기 위한 도면에 해당할 수 있다.
도 1a 및 도 3a을 참조하면, 제1 영역(RA)에는 표시 영역(DA)으로 신호를 전달하는 복수의 배선들(CL)이 위치할 수 있다. 복수의 배선들(CL)이 전달하는 신호는 다양할 수 있다. 예를 들어, 상기 신호는 클록 신호, 개시 신호, 저전원 전압, 고전원 전압, 초기화 전압 등을 포함할 수 있다.
복수의 배선들(CL)은 제1 방향(DR1)으로 연장될 수 있다. 복수의 배선들(CL)은 제1 콘택 영역(CR1), 벤딩 영역(BR) 및 제2 콘택 영역(CR2)을 거치면서 연장될 수 있다.
제1 콘택 영역(CR1)은 벤딩 영역(BR)보다 표시 영역(DA)에 인접할 수 있고, 제2 콘택 영역(CR2)은 벤딩 영역(BR)보다 패드부(PP)에 인접할 수 있다. 제1 콘택 영역(CR1) 및 제2 콘택 영역(CR2)은 실질적으로 동일할 구조를 가질 수 있다. 제1 콘택 영역(CR1) 및 제2 콘택 영역(CR2)이 갖는 구조에 대해서는 후술하기로 한다.
도 1a 및 도 3b를 참조하면, 제1 콘택 영역(CR1)에는 제1 소스 전달 배선(SCE1) 및 제2 소스 전달 배선(SCE2)이 배치될 수 있다. 제1 소스 전달 배선(SCE1)은 하부에 배치되는 배선과 콘택홀에 의해 연결될 수 있다. 제2 소스 전달 배선(SCE2)은 제1 소스 전달 배선(SCE1)과 중첩하도록 배치될 수 있다. 제2 소스 전달 배선(SCE2)은 제1 소스 전달 배선(SCE1)과 콘택홀에 의해 연결될 수 있다.
도 3c 및 도 3d를 참조하면, 제2 소스 전달 배선(SCE2) 상에 차단 배선(RRE)이 배치될 수 있다. 차단 배선(RRE)은 도 3c에 도시된 것과 같이 제2 소스 전달 배선(SCE2)과 콘택홀에 의해 연결될 수 있다. 또는, 차단 배선(RRE)은 도 3d에 도시된 것과 같이 제2 소스 전달 배선(SCE2)과 콘택홀에 의해 연결되지 않을 수도 있다. 이 때, 차단 배선(RRE)은 제1 소스 전달 배선(SCE1)과도 중첩하도록 배치될 수 있다. 도 1a 및 도 3e를 참조하면, 제1 소스 전달 배선(SCE1)은 제2 소스 전달 배선(SCE2)과 콘택홀에 의해 연결될 수 있다. 제1 소스 전달 배선(SCE1)은 하부에 위치하는 배선과 콘택홀에 의해 연결될 수 있다. 제1 소스 전달 배선(SCE1)이 상기 배선과 콘택홀에 의해 연결되는 영역 및 제2 소스 전달 배선(SCE2)과 콘택홀에 의해 연결되는 영역은 평면상 중첩할 수 있다.
도 3f 및 도 3g를 참조하면, 제2 소스 전달 배선(SCE2) 상에 차단 배선(RRE)이 배치될 수 있다. 차단 배선(RRE)은 도 3f에 도시된 것과 같이 제2 소스 전달 배선(SCE2)과 콘택홀에 의해 연결될 수 있다. 또는, 차단 배선(RRE)은 도 3g에 도시된 것과 같이 제2 소스 전달 배선(SCE2)과 콘택홀에 의해 연결되지 않을 수도 있다. 이 때, 차단 배선(RRE)은 제1 소스 전달 배선(SCE1)과도 중첩하도록 배치될 수 있다.
도 3h 및 도 3j를 참조하면, 서로 다른 도전층들은 복수 개의 콘택홀이 아닌 하나의 콘택홀에 의해 연결될 수도 있다. 또는 도 3i에 도시된 바와 같이, 일부의 도전층들은 하나의 콘택홀에 의해 연결되고, 다른 일부의 도전층들은 복수 개의 콘택홀에 의해 연결될 수도 있다. 이와 같이, 콘택홀이 형성되는 개수는 다양하게 결정될 수 있다.
도 4a 및 도 4b는 도 3a의 일 영역의 단면의 일 실시예를 나타내는 단면도들이다. 도 4a 및 도 4b는 도 3a의 제2 영역(RB)의 단면을 나타낼 수 있다.
도 3b, 도 3c 및 도 4a를 참조하면, 표시 장치(DD)는 기판(SUB), 버퍼층(BUF), 게이트 절연층(GI), 제1 게이트 전달 배선(GCE1), 제1 층간 절연층(ILD1), 제2 층간 절연층(ILD2), 제1 소스 전달 배선(SCE1), 제1 비아 절연층(VIA1), 제2 소스 전달 배선(SCE2), 제2 비아 절연층(VIA2), 차단 배선(RRE), 전압 배선(VCE), 제3 비아 절연층(VIA3), 화소 정의막(PDL) 및 컬럼 스페이서(SPC)를 포함할 수 있다.
기판(SUB)은 플라스틱을 포함할 수 있고, 연성을 가질 수 있다. 따라서, 기판은 벤딩 영역(BR)에서 벤딩될 수 있다. 또는, 기판(SUB)은 글래스를 포함할 수 있다. 이 때, 상기 글래스는 벤딩 영역(BR)에서 패터닝됨으로써, 벤딩 영역(BR)에서 연성을 가질 수 있다.
버퍼층(BUF)은 기판(SUB) 상에 배치될 수 있다. 버퍼층(BUF)은 무기 절연 물질을 포함할 수 있다. 버퍼층(BUF)으로 사용될 수 있는 물질의 예로는, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 버퍼층(BUF)은 금속 원자들이나 불순물들이 상부로 퍼지는 것을 방지할 수 있다.
게이트 절연층(GI)은 버퍼층(BUF) 상에 배치될 수 있다. 게이트 절연층(GI)은 무기 절연 물질을 포함할 수 있다. 게이트 절연층(GI)으로 사용될 수 있는 물질의 예로는, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 게이트 전달 배선(GCE1)이 게이트 절연층(GI) 상에 배치될 수 있다. 제1 게이트 전달 배선(GCE1)은 제1 콘택 영역(CR1)에서 제1 방향(DR1)으로 연장될 수 있다. 즉, 제1 게이트 전달 배선(GCE1)은 제1 콘택 영역(CR1)에서 표시 영역(DA)으로 연장될 수 있다. 제1 게이트 전달 배선(GCE1)은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 제1 게이트 전달 배선(GCE1)으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 층간 절연층(ILD1)은 제1 게이트 전달 배선(GCE1)을 덮으며 게이트 절연층(GI) 상에 배치될 수 있다. 제1 층간 절연층(ILD1)은 무기 절연 물질을 포함할 수 있다. 제1 층간 절연층(ILD1)으로 사용될 수 있는 물질의 예로는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제2 층간 절연층(ILD2)은 제1 층간 절연층(ILD1) 상에 배치될 수 있다. 제2 층간 절연층(ILD2)은 무기 절연 물질을 포함할 수 있다. 제2 층간 절연층(ILD2)으로 사용될 수 있는 물질의 예로는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
도 4a에서는 버퍼층(BUF), 게이트 절연층(GI), 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2)이 벤딩 영역(BR)에 부분적으로 배치되어 있지만, 이는 예시적인 것으로 이에 제한되지 않는다. 버퍼층(BUF), 게이트 절연층(GI), 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2)은 무기 절연 물질을 포함하기 때문에 연성이 낮을 수 있다. 이에 따라, 버퍼층(BUF), 게이트 절연층(GI), 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2)은 벤딩 영역(BR)에는 배치되지 않는 것이 바람직하다.
제1 소스 전달 배선(SCE1)은 제2 층간 절연층(ILD2) 상에 배치될 수 있다. 제1 소스 전달 배선(SCE1)은 제1 콘택 영역(CR1)에 배치될 수 있다. 제1 소스 전달 배선(SCE1)은 콘택홀에 의해 제1 게이트 전달 배선(GCE1)과 전기적으로 연결될 수 있다. 제1 소스 전달 배선(SCE1)은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 제1 소스 전달 배선(SCE1)으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 비아 절연층(VIA1)은 제2 층간 절연층(ILD2) 상에 배치될 수 있다. 제1 비아 절연층(VIA1)은 제1 소스 전달 배선(SCE1)을 부분적으로 덮으며 배치될 수 있다. 제1 비아 절연층(VIA1)은 실질적으로 평탄한 상면을 가질 수 있다. 일 실시예에서, 제1 비아 절연층(VIA1)은 유기 절연 물질을 포함할 수 있다. 제1 비아 절연층(VIA1)으로 사용될 수 있는 물질의 예로는, 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제2 소스 전달 배선(SCE2)은 제1 비아 절연층(VIA1) 상에 배치될 수 있다. 제2 소스 전달 배선(SCE2)은 벤딩 영역(BR)으로부터 연장되어 제1 콘택 영역(CR1)에도 배치될 수 있다. 제2 소스 전달 배선(SCE2)은 콘택홀에 의해 제1 소스 전달 배선(SCE1)과 전기적으로 연결될 수 있다. 제2 소스 전달 배선(SCE2)은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 제2 소스 전달 배선(SCE2)으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 콘택 영역(CR1)에서 복수의 배선들이 서로 콘택홀에 의해 연결될 수 있다. 이 때, 제2 소스 전달 배선(SCE2)이 벤딩 영역(BR)으로부터 연장되어 배치됨으로써, 패드부(PP)로부터 전달되는 신호를 제1 소스 전달 배선(SCE1) 및 제1 게이트 전달 배선(GCE1)을 거쳐 표시 영역(DA)으로 전달할 수 있다.
제2 비아 절연층(VIA2)이 제1 소스 전달 배선(SCE1) 및 제2 소스 전달 배선(SCE2)을 덮으며 제1 비아 절연층(VIA1) 상에 배치될 수 있다. 제2 비아 절연층(VIA2)은 실질적으로 평탄한 상면을 가질 수 있다. 제2 비아 절연층(VIA2)은 유기 절연 물질을 포함할 수 있다. 제2 비아 절연층(VIA2)으로 사용될 수 있는 물질의 예로는, 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
차단 배선(RRE) 및 전압 배선(VCE)이 제2 비아 절연층(VIA2) 상에 배치될 수 있다. 전압 배선(VCE)은 표시 영역(DA)으로 연장될 수 있다. 이 경우, 전압 배선(VCE)은 제2 층간 절연층(ILD2) 상에도 배치될 수 있다. 차단 배선(RRE) 및 전압 배선(VCE)은 동일한 물질로 동시에 형성될 수 있다.
차단 배선(RRE)은 제2 소스 전달 배선(SCE2)과 콘택홀에 의해 전기적으로 연결될 수 있다. 차단 배선(RRE)은 제2 소스 전달 배선(SCE2)의 콘택 영역 상에서, 이물이 제2 차단 배선(SCE2)으로 침투하는 것을 방지할 수 있다. 또한, 차단 배선(RRE)은 제2 소스 전달 배선(SCE2)과 연결됨으로써, 제2 소스 전달 배선(SCE2)의 저항을 감소시키는 역할을 수행할 수 있다. 이를 통해, 표시 장치(DD)는 제2 소스 전달 배선(SCE2)의 발열을 방지할 수 있다. 전압 배선(VCE)에는 고전원 전압 또는 저전원 전압이 흐를 수 있다.
차단 배선(RRE) 및 전압 배선(VCE)은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 차단 배선(RRE) 및 전압 배선(VCE)으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제3 비아 절연층(VIA3)은 차단 배선(RRE) 및 전압 배선(VCE)을 덮으며 제2 비아 절연층(VIA2) 상에 배치될 수 있다. 제3 비아 절연층(VIA3)은 실질적으로 평탄한 상면을 가질 수 있다. 제3 비아 절연층(VIA3)은 유기 절연 물질을 포함할 수 있다. 제3 비아 절연층(VIA3)으로 사용될 수 있는 물질의 예로는, 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
화소 정의막(PDL)은 제2 비아 절연층(VIA2), 제3 비아 절연층(VIA3) 및 전압 배선(VCE)을 덮으며 배치될 수 있다. 화소 정의막(PDL)은 유기 절연 물질을 포함할 수 있다. 화소 정의막(PDL)으로 사용될 수 있는 물질의 예로는, 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 들 수 있다.
컬럼 스페이서(SPC)는 화소 정의막(PDL) 상에 배치될 수 있다. 컬러 컬럼 스페이서(SPC)는 갭 불량을 방지하기 위해 비표시 영역(NA)의 가장자리를 따라 배치될 수 있다. 또는, 컬럼 스페이서(SPC)는 표시 영역(DA)에도 부분적으로 배치되어 표시 장치(DD)의 갭 불량을 방지할 수 있다. 컬럼 스페이스(SPC)는 유기 절연 물질을 포함할 수 있다. 컬럼 스페이서(SPC)로 사용될 수 있는 물질의 예로는, 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 들 수 있다.
이와 같이, 제1 콘택 영역(CR1)에는 무기 절연층들(BUF, GI, ILD1, ILD2), 콘택홀에 의해 서로 연결되는 복수의 배선들(GCE1, SCE1, SCE2, RRE), 유기 절연층들(VIA1, VIA2, VIA3), 화소 정의막(PDL) 및 컬럼 스페이서(SPC)가 중첩하며 배치될 수 있다. 이를 통해, 상부에서 침투하는 이물이 배선들로 침투하는 것을 효과적으로 방지할 수 있다.
차단 배선(RRE)과 제2 소스 전달 배선(SCE2)이 콘택홀에 의해 연결되는 영역 및 제2 소스 전달 배선(SCE2)이 제1 소스 전달 배선(SCE1)과 콘택홀에 의해 연결되는 영역은 서로 중첩할 수 있다.
도 4a에 도시된 바와 같이, 제1 소스 전달 배선(SCE1) 및 제1 게이트 전달 배선(GCE1)이 콘택홀에 의해 연결되는 영역은 제2 소스 전달 배선(SCE2)이 제1 소스 전달 배선(SCE1)과 콘택홀에 의해 연결되는 영역과 서로 중첩하지 않을 수 있다.
또는, 도 3e, 도 3f 및 도 4b에 도시된 바와 같이, 제1 소스 전달 배선(SCE1) 및 제1 게이트 전달 배선(GCE1)이 콘택홀에 의해 연결되는 영역은 제2 소스 전달 배선(SCE2)이 제1 소스 전달 배선(SCE1)과 콘택홀에 의해 연결되는 영역과 서로 중첩할 수 있다.
도 5는 도 4a의 일 영역을 확대하여 나타낸 일 실시예를 나타내는 확대도이다. 도 5는 도 4a의 제3 영역(RC)을 확대하여 나타낸 도면이다.
도 4a 및 도 5를 참조하면, 제1 콘택 영역(CR1)에서 제2 비아 절연층(VIA2)은 제2 소스 전달 배선(SCE2)을 노출시키는 복수의 그루브들(GR)을 포함할 수 있다. 차단 배선(RRE)은 복수의 그루브들(GR)을 채우며 배치되면서 제2 소스 전달 배선(SCE2)과 전기적으로 연결될 수 있다. 제3 비아 절연층(VIA3)도 복수의 그루브들(GR)을 채우며 배치될 수 있다. 이에 따라, 제3 비아 절연층(VIA3)이 차단 배선(RRE)과 접촉하는 면적이 증가할 수 있다. 이 경우, 벤딩 영역(BR)이 벤딩됨에 따라, 제1 콘택 영역(CR1)에 가해지는 응력에 의해 제3 비아 절연층(VIA3)이 분리되는 것을 방지할 수 있다.
도 6은 도 4a의 일 영역을 확대하여 나타낸 일 실시예를 나타내는 확대도이다. 도 6은 도 4a의 제4 영역(RD)을 확대하여 나타낸 도면이다.
도 4a 및 도 6을 참조하면, 제1 콘택 영역(CR1)에서 제1 비아 절연층(VIA1)은 제1 소스 전달 배선(SCE1)을 노출시키는 복수의 그루브들(GR)을 포함할 수 있다. 제2 소스 전달 배선(SCE2)은 복수의 그루브들(GR)을 채우며 배치되면서 제1 소스 전달 배선(SCE1)과 전기적으로 연결될 수 있다. 제2 비아 절연층(VIA2)도 복수의 그루브들(GR)을 채우며 배치될 수 있다. 이에 따라, 제2 비아 절연층(VIA2)이 제1 소스 전달 배선(SCE1)과 접촉하는 면적이 증가할 수 있다. 이 경우, 벤딩 영역(BR)이 벤딩됨에 따라, 제1 콘택 영역(CR1)에 가해지는 응력에 의해 제2 비아 절연층(VIA3)이 분리되는 것을 방지할 수 있다.
도 7a 및 도 7b은 도 3a의 일 영역의 단면의 다른 실시예를 나타내는 단면도들이다. 도 7a 및 도 7b는 제1 게이트 전달 배선(GCE1) 대신 제2 게이트 전달 배선(GCE2)이 배치된 것을 제외하면, 도 4a 및 도 4b와 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 7a 및 도 7 b를 참조하면, 제2 게이트 전달 배선(GCE2)이 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2) 사이에 배치될 수 있다. 제2 게이트 전달 배선(GCE2)은 제1 게이트 전달 배선(GCE1)과 실질적으로 동일한 물질을 포함할 수 있다. 제2 게이트 전달 배선(GCE2)은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 제2 게이트 전달 배선(GCE2)으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다
제2 게이트 전달 배선(GCE2)은 제1 소스 전달 배선(SCE1)과 콘택홀에 의해 전기적으로 연결될 수 있다. 제2 게이트 전달 배선(GCE2)은 제1 콘택 영역(CR1)에서 제1 방향(DR1)으로 연장될 수 있다. 즉, 제2 게이트 전달 배선(GCE2)은 표시 영역(DA)으로 연장될 수 있다.
도 7a에 도시된 바와 같이, 제1 소스 전달 배선(SCE1) 및 제2 소스 전달 배선(SCE2)이 콘택홀에 의해 연결되는 영역은 제1 소스 전달 배선(SCE1)이 제2 게이트 전달 배선(GCE2)과 콘택홀에 의해 연결되는 영역과 서로 중첩하지 않을 수 있다.
또는, 도 7b에 도시된 바와 같이, 제1 소스 전달 배선(SCE1) 및 제2 소스 전달 배선(SCE2)이 콘택홀에 의해 연결되는 영역은 제1 소스 전달 배선(SCE1)이 제2 게이트 전달 배선(GCE2)과 콘택홀에 의해 연결되는 영역과 서로 중첩할 수 있다.
도 8a 및 도 8b은 도 3a의 일 영역의 단면의 또 다른 실시예를 나타내는 단면도들이다. 도 8a 및 도 8b는 제1 소스 전달 배선(SCE1)과 제1 게이트 전달 배선(GCE1) 사이에 제2 게이트 전달 배선(GCE2)이 추가로 배치된 것을 제외하면, 도 4a 및 도 4b와 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 9a 및 도 9b는 도 3a의 일 영역의 단면의 또 다른 실시예를 나타내는 단면도들이다. 도 9a 및 도 9b는 차단 배선(RRE)이 제2 소스 전달 배선(SCE2)과 연결되지 않는 것을 제외하면, 도 4a 및 도 4b와 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 3b, 도 3d, 도 3e, 도 3g, 도 9a 및 도 9b를 참조하면, 차단 배선(RRE)은 제2 소스 전달 배선(SCE2)과 연결되지 않는다. 이 때, 차단 배선(RRE)은 제2 소스 전달 배선(SCE2)로 이물이 침투하는 것을 차단하는 역할을 수행할 수 있다.
도 10a 및 도 10b는 도 3a의 일 영역의 단면의 또 다른 실시예를 나타내는 단면도들이다. 도 10a 및 도 10b는 제1 게이트 전달 배선(GCE1) 대신 제2 게이트 전달 배선(GCE2)이 배치된 것을 제외하면, 도 9a 및 도 9b와 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 11a 및 도 11b는 도 3a의 일 영역의 단면의 또 다른 실시예를 나타내는 단면도들이다. 도 11a 및 도 11b는 제1 소스 전달 배선(SCE1)과 제1 게이트 전달 배선(GCE1) 사이에 제2 게이트 전달 배선(GCE2)이 추가로 배치된 것을 제외하면, 도 9a 및 도 9b와 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 12a 및 도 12b는 도 3a의 일 영역의 단면의 또 다른 실시예를 나타내는 단면도들이다. 도 12a 및 도 12b는 차단 배선(RRE)이 배치되지 않고, 전압 배선(VCE)이 제2 소스 전달 배선(SCE2)과 부분적으로 중첩하는 것을 제외하면, 도 4a 및 도 4b와 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 12를 참조하면, 전압 배선(VCE)이 제2 소스 전달 배선(SCE2)과 부분적으로 중첩하도록 배치될 수 있다. 이 경우, 전압 배선(VCE)이 상부에서 제2 소스 전달 배선(SCE2)으로 이물이 침투하는 것을 방지할 수 있다. 이 경우, 전압 배선(VCE)이 전술한 차단 배선으로 정의될 수 있다.
도 13a 및 도 13b는 도 3a의 일 영역의 단면의 또 다른 실시예를 나타내는 단면도들이다. 도 13a 및 도 13b는 제1 게이트 전달 배선(GCE1) 대신 제2 게이트 전달 배선(GCE2)이 배치된 것을 제외하면, 도 12a 및 도 12b와 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 14a 및 도 14b는 도 3a의 일 영역의 단면의 또 다른 실시예를 나타내는 단면도이다. 도 14a 및 도 14b는 제1 소스 전달 배선(SCE1)과 제1 게이트 전달 배선(GCE1) 사이에 제2 게이트 전달 배선(GCE2)이 추가로 배치된 것을 제외하면, 도 12a 및 도 12b와 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
전술한 실시예들은 제1 콘택 영역(CR1)의 단면을 기준으로 설명하였지만, 제2 콘택 영역(CR2)도 제1 콘택 영역(CR1)과 실질적으로 동일한 구조를 가질 수 있다. 예를 들어, 제2 콘택 영역(CR2)도 벤딩 영역에서 연장되는 게이트 전달 배선 및 상기 게이트 전달 배선과 연결되는 전달 배선들(예를 들어, 소스 전달 배선들)이 배치될 수 있다. 상기 소스 전달 배선들 상에는 상기 소스 전달 배선들로 이물이 침투하는 것을 방지하기 위한 차단 배선이 배치될 수 있다. 이 때, 상기 차단 배선은 상기 소스 전달 배선들과 전기적으로 연결되어 상기 소스 전달 배선의 저항을 낮추는 역할을 수행할 수 있다.
도 15는 도 3a의 콘택 영역을 확대한 일 실시예를 나타내는 도면이고, 도 16은 도 15의 I-I' 라인을 따라 절취한 일 실시예를 나타내는 도면이다. 도 15는 도 3a의 제1 콘택 영역(CR1)을 상세하게 나타내는 도면에 해당할 수 있다. 도 16의 구성 중 전술한 도면들을 참조하여 설명한 구성들에 대한 자세한 설명은 생략하기로 한다.
도 3a, 도 15 및 도 16을 참조하면, 제1 콘택 영역(CR1)에서 복수의 배선들(GCE1, GCE2, SCE1, SCE2)이 중첩하게 배치될 수 있다. 또한, 차단 배선(RRE)도 복수의 배선들(GCE1, GCE2, SCE1, SCE2)과 중첩하도록 배치될 수 있다. 이 때,
도 15 및 도 16을 참조하면, 제1 게이트 전달 배선(GCE1) 및 제2 게이트 전달 배선(GCE2)은 각각 제1 소스 전달 배선(SCE1)과 연결될 수 있다. 이에 따라, 제1 소스 전달 배선(SCE1)을 통해 전달된 신호가 두 개의 도전층들(GCE1, GCE2)을 통해 전달됨으로써, 상기 전달된 신호가 효과적으로 전달될 수 있다. 제1 게이트 전달 배선(GCE1)과 제1 소스 전달 배선(SCE1)은 제1 콘택홀(CNT1)에 의해 연결될 수 있다. 제2 게이트 전달 배선(GCE2)과 제1 소스 전달 배선(SCE1)은 제2 콘택홀(CNT2)에 의해 연결될 수 있다. 제1 소스 전달 배선(SCE1)과 제2 소스 전달 배선(SCE2)은 제3 콘택홀(CNT3)에 의해 연결될 수 있다. 제2 소스 전달 배선(SCE2)과 차단 배선(RRE)은 제4 콘택홀(CNT4)에 의해 연결될 수 있다.
이와 같이, 제3 콘택홀들(CNT3) 및 제4 콘택홀들(CNT4)이 서로 위치를 나누어 형성됨으로써, 제1 콘택 영역(CR1)의 길이가 길어지는 것을 방지할 수 있다.
도 15 및 도 16은 제1 콘택 영역(CR1)을 기준으로 설명하였지만, 이는 제2 콘택 영역(CR2)에도 동일하게 적용될 수 있다.
도 17은 도 1a의 표시 장치에 포함되는 화소의 일 실시예를 나타내는 단면도이다.
도 1a 및 도 17을 참조하면, 표시 장치(DD)는 기판(SUB), 버퍼층(BUF), 게이트 절연층(GI), 제1 층간 절연층(ILD1), 제2 층간 절연층(ILD2), 제1 비아 절연층(VIA1), 제2 비아 절연층(VIA2), 제3 비아 절연층(VIA3), 커패시터 전극(CPE), 제1 연결 전극(CE1), 제2 연결 전극(CE2), 화소 정의막(PDL), 캡핑층(ENC), 트랜지스터(TFT) 및 발광 소자(ED)를 포함할 수 있다.
트랜지스터(TFT)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 발광 소자(ED)는 애노드 전극(ANO), 중간층(ML) 및 캐소드 전극(CATH)을 포함할 수 있다.
기판(SUB)은 플라스틱을 포함할 수 있고, 연성을 가질 수 있다. 따라서, 기판은 벤딩 영역(BR)에서 벤딩될 수 있다. 또는, 기판(SUB)은 글래스를 포함할 수 있다. 이 때, 상기 글래스는 벤딩 영역(BR)에서 패터닝됨으로써, 벤딩 영역(BR)에서 연성을 가질 수 있다.
버퍼층(BUF)이 기판(SUB) 상에 배치될 수 있다. 버퍼층(BUF)은 무기 절연 물질을 포함할 수 있다. 버퍼층(BUF)으로 사용될 수 있는 물질의 예로는, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 버퍼층(BUF)은 금속 원자들이나 불순물들이 액티브층(ACT)으로 확산하는 것을 방지할 수 있다. 또한, 버퍼층(BUF)은 액티브층(ACT)을 형성하기 위한 결정화 공정 동안 액티브층(ACT)으로 제공되는 열의 속도를 조절할 수 있다.
액티브층(ACT)은 버퍼층(BUF) 상에 배치될 수 있다. 실시예들에 있어서, 액티브층(ACT)은 실리콘 반도체를 포함할 수 있다. 액티브층(ACT)으로 사용될 수 있는 물질의 예로는, 비정질 실리콘, 다결정 실리콘 등을 들 수 있다. 또는, 실시예들에 있어서, 액티브층(ACT)은 산화물 반도체를 포함할 수 있다. 액티브층(ACT)로 사용될 수 있는 물질의 예로는, 인듐-갈륨-아연 산화물(IGZO), 인듕-갈륨 산화물(IGO), 인듐-아연 산화물(IZO) 등을 들 수 있다.
게이트 절연층(GI)은 버퍼층(BUF) 상에 배치될 수 있다. 게이트 절연층(GI)은 액티브층(ACT)을 덮으며 배치될 수 있다. 게이트 절연층(GI)은 무기 절연 물질을 포함할 수 있다. 게이트 절연층(GI)으로 사용될 수 있는 물질의 예로는, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
게이트 전극(GE)은 게이트 절연층(GI) 상에 배치될 수 있다. 게이트 전극(GE)은 전술한 제1 게이트 전달 배선(GCE1)와 동일한 공정에 의해 동시에 형성될 수 있다. 게이트 전극(GE)은 액티브층(ACT)과 부분적으로 중첩할 수 있다. 게이트 전극(GE)으로 제공되는 게이트 신호에 응답하여, 액티브층(ACT)에 신호 및/또는 전압이 흐를 수 있다. 일 실시예에서, 게이트 전극(GE)은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 게이트 전극(GE)으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 층간 절연층(ILD1)은 게이트 절연층(GI) 상에 배치될 수 있다. 제1 층간 절연층(ILD1)은 게이트 전극(GAT)을 덮으며 배치될 수 있다. 일 실시예에서, 제1 층간 절연층(ILD1)은 무기 절연 물질을 포함할 수 있다. 제1 층간 절연층(ILD1)으로 사용될 수 있는 물질의 예로는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
커패시터 전극(CPE)이 제1 층간 절연층(ILD1) 상에 배치될 수 있다. 커패시터 전극(CPE)은 게이트 전극(GE)과 중첩하도록 배치될 수 있다. 이 때, 커패시터 전극(CPE)은 게이트 전극(GE)과 함께 커패시터를 형성할 수 있다. 커패시터 전극(CPE)은 전술한 제2 게이트 전달 배선(GCE2)과 동일한 공정에 의해 동시에 형성될 수 있다. 일 실시예에서, 게이트 전극(GE)은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 게이트 전극(GE)으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제2 층간 절연층(ILD2)은 제1 층간 절연층(ILD1) 상에 배치될 수 있다. 제2 층간 절연층(ILD2)은 커패시터 전극(CPE)을 덮으며 배치될 수 있다. 일 실시예에서, 제2 층간 절연층(ILD2)은 무기 절연 물질을 포함할 수 있다. 제2 층간 절연층(ILD2)으로 사용될 수 있는 물질의 예로는 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
소스 전극(SE) 및 드레인 전극(DE)이 제2 층간 절연층(ILD2) 상에 배치될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 전술한 제1 소스 전달 배선(SCE1)과 동일한 공정에 의해 동시에 형성될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 각각 콘택홀을 통해 액티브층(ACT)과 연결될 수 있다. 일 실시예에서, 소스 전극(SE) 및 드레인 전극(DE)은 각각 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 소스 전극(SE) 및 드레인 전극(DE)으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 비아 절연층(VIA1)은 제2 층간 절연층(ILD2) 상에 배치될 수 있다. 제1 비아 절연층(VIA1)은 소스 전극(SE) 및 드레인 전극(DE)을 덮으며 배치될 수 있다. 제1 비아 절연층(VIA1)은 실질적으로 평탄한 상면을 가질 수 있다. 일 실시예에서, 제1 비아 절연층(VIA1)은 유기 절연 물질을 포함할 수 있다. 제1 비아 절연층(VIA1)으로 사용될 수 있는 물질의 예로는, 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 연결 전극(CE1)은 제1 비아 절연층 상에 배치될 수 있다. 제1 연결 전극(CE1)은 콘택홀에 의해 드레인 전극(DE)과 전기적으로 연결될 수 있다. 제1 연결 전극(CE1)은 제2 소스 전달 배선(SCE2)과 동일한 공정에 의해 동시에 형성될 수 있다. 제1 연결 전극(CE1)은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 제1 연결 전극(CE1)으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제2 비아 절연층(VIA2)은 제1 비아 절연층(VIA1) 상에 배치될 수 있다. 제2 비아 절연층(VIA2)은 제1 연결 전극(CE1)을 덮으며 배치될 수 있다. 제2 비아 절연층(VIA2)은 실질적으로 평탄한 상면을 가질 수 있다. 일 실시예에서, 제2 비아 절연층(VIA2)은 유기 절연 물질을 포함할 수 있다. 제2 비아 절연층(VIA2)으로 사용될 수 있는 물질의 예로는, 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제2 연결 전극(CE2)은 제2 비아 절연층(VIA2) 상에 배치될 수 있다. 제2 연결 전극(CE2)은 차단 배선(RRE), 전원 배선(VCE)과 동일한 공정에 의해 동시에 형성될 수 있다. 제2 연결 전극(CE2)은 금속, 합금, 금속 산화물, 투명 도전 물질 등을 포함할 수 있다. 제2 연결 전극(CE2)으로 사용될 수 있는 물질의 예로는, 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제3 비아 절연층(VIA3)은 제2 비아 절연층(VIA2) 상에 배치될 수 있다. 제3 비아 절연층(VIA2)은 제2 연결 전극(CE2)을 덮으며 배치될 수 있다. 제3 비아 절연층(VIA3)은 실질적으로 평탄한 상면을 가질 수 있다. 일 실시예에서, 제3 비아 절연층(VIA3)은 유기 절연 물질을 포함할 수 있다. 제3 비아 절연층(VIA3)으로 사용될 수 있는 물질의 예로는, 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 들 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
애노드 전극(ANO)이 제3 비아 절연층(VIA3) 상에 배치될 수 있다. 애노드 전극(ANO)은 콘택홀을 통해 제2 연결 전극(CE2)과 전기적으로 연결될 수 있다. 애노드 전극(ANO)은 투명 도전성 산화물을 포함할 수 있다. 상기 투명 도전성 산화물로 사용될 수 있는 물질의 예로는, ITO, IZO), ZnO, AZO(Aluminum Zinc Oxide) 및 In2O3 등이 있으며, 이들은 단독으로 또는 혼합되어 사용될 수 있다.
화소 정의막(PDL)은 애노드 전극(ANO)을 노출하는 개구를 형성하며 제3 비아 절연층(VIA3) 상에 배치될 수 있다. 일 실시예에서, 화소 정의막(PDL)은 유기 절연 물질을 포함할 수 있다. 화소 정의막(PDL)으로 사용될 수 있는 물질의 예로는, 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지 등을 들 수 있다.
중간층(ML)은 애노드 전극(ANO) 상에 배치될 수 있다. 중간층(ML)은 기설정된 색의 광을 방출하는 유기물을 포함할 수 있다. 중간층(ML)은 애노드 전극(ANO) 및 캐소드 전극(CATH)의 전위차에 기초하여 상기 광을 방출할 수 있다. 이를 위해, 중간층(ML)은 각각 전자 주입층, 전자 수송층, 발광층, 정공 수송층 및 정공 주입층을 포함할 수 있다.
캐소드 전극(CATH)은 중간층(ML) 및 화소 정의막(PDL)을 덮으며 배치될 수 있다. 캐소드 전극(CATH)은 마그네슘(Mg), 은(Ag), 금(Au), 칼슘(Ca), 리튬(Li), 크롬(Cr), 구리(Cu) 및 알루미늄(Al) 중 하나 이상의 금속 또는 이들의 합금을 포함할 수 있다.
캡핑층(ENC)은 캐소드 전극(CATH) 상에 배치될 수 있다. 캡핑층(ENC)은 발광 소자(ED) 및 발광 소자(ED)의 하부에 배치되는 구성들을 보호하는 역할을 수행할 수 있다. 캡핑층(ENC)은 무기층/유기층/무기층이 적층된 구조를 가질 수 있다.
도 18은 도 1a의 표시 장치에 포함되는 화소의 일 실시예를 나타내는 단면도이다. 도 18은 도 17의 화소와 다른 영역에 위치하는 화소의 단면을 나타낼 수 있다. 도 18은 컬럼 스페이서(SPC)가 추가된 것을 제외하면 도 17과 실질적으로 동일할 수 있다. 이에 따라, 중복되는 구성에 대한 설명은 생략하기로 한다.
도 18을 참조하면, 화소 정의막(PDL) 상에 컬럼 스페이서(SPC)가 배치될 수 있다. 컬럼 스페이서(SPC)는 표시 장치(DD)의 갭 불량을 방지하기 위해 배치될 수 있다. 예를 들어, 컬럼 스페이서(SPC)는 화소 정의막(PDL) 상에 배치되는 구성(예를 들어, 터치 스크린 등)과 화소 정의막(PDL) 사이의 갭을 유지하기 위해 배치될 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 다양한 표시 장치들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 다양한 디스플레이 기기들에 적용 가능하다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
DA: 표시 영역 NA: 비표시 영역
BR: 벤딩 영역 CR1,2: 제1 및 제2 콘택 영역
SUB: 기판 BUF: 버퍼층
GI: 게이트 절연층 ILD1, ILD2: 제1 및 제2 층간 절연층
VIA1-3: 제1 내지 제3 비아 절연층
GCE1,2: 제1 및 제2 게이트 전달 배선
SCE1,2: 제1 및 제2 소스 전달 배선
RRE: 차단 배선 VCE1, 2: 제1 및 제2 전원 배선
PDL: 화소 정의막 SPC: 컬럼 스페이서
ACT: 액티브층 GE: 게이트 전극
SE: 소스 전극 DE: 드레인 전극
CE1,2: 제1 및 제2 연결 전극
ANO: 애노드 전극 ML: 중간층
CATH: 캐소드 전극 ENC: 캡핑층
TFT: 트랜지스터 ED: 발광 소자

Claims (21)

  1. 표시 영역, 벤딩 영역 및 상기 표시 영역과 상기 벤딩 영역 사이의 콘택 영역을 포함하는 기판;
    상기 콘택 영역에서 상기 기판 상에 배치되고, 상기 표시 영역으로 연장되는 제1 게이트 전달 배선;
    상기 콘택 영역에서 상기 제1 게이트 전달 배선 상에 배치되고, 상기 콘택 영역에서 상기 제1 게이트 전달 배선과 전기적으로 연결되는 제1 소스 전달 배선;
    상기 콘택 영역에서 상기 제1 소스 전달 배선 상에 배치되고, 상기 콘택 영역에서 상기 제1 소스 전달 배선과 전기적으로 연결되는 제2 소스 전달 배선; 및
    상기 콘택 영역에서 상기 제2 소스 전달 배선 상에 배치되고, 상기 콘?? 영역에서 상기 제2 소스 전달 배선과 전기적으로 연결되는 차단 배선을 포함하는 표시 장치.
  2. 제1 항에 있어서, 상기 제1 게이트 전달 배선, 상기 제1 소스 전달 배선, 상기 제2 소스 전달 배선 및 상기 차단 배선은 상기 콘택 영역에서 서로 부분적으로 중첩하는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 게이트 전달 배선과 상기 제1 소스 전달 배선 사이에 배치되는 제1 층간 절연층;
    상기 제1 소스 전달 배선과 사이 제2 소스 전달 사이에 배치되는 제1 비아 절연층;
    상기 제2 소스 전달 배선과 상기 차단 배선 사이에 배치되는 제2 비아 절연층; 및
    상기 제2 비아 절연층 상에 배치되는 제3 비아 절연층을 더 포함하는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 비아 절연층은 상기 제2 소스 전달 배선을 노출하는 복수의 그루브들을 포함하고,
    상기 차단 배선 및 상기 제3 비아 절연층은 상기 복수의 그루브들을 채우며 배치되는 것을 특징으로 하는 표시 장치.
  5. 제3 항에 있어서,
    상기 제1 비아 절연층은 상기 제1 소스 전달 배선을 노출하는 복수의 그루브들을 포함하고,
    상기 제2 소스 전달 배선 및 상기 제2 비아 절연층은 상기 복수의 그루브들을 채우며 배치되는 것을 특징으로 하는 표시 장치.
  6. 제3 항에 있어서,
    상기 콘택 영역에서 상기 제3 비아 절연층 상에 배치되는 화소 정의막; 및
    상기 콘택 영역에서 상기 화소 정의막 상에 배치되는 컬럼 스페이서를 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서, 상기 제1 비아 절연층, 상기 제2 비아 절연층, 상기 제3 비아 절연층, 상기 화소 정의막 및 상기 컬럼 스페이서는 상기 콘택 영역에서 상기 벤딩 영역으로 연장되는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 게이트 전달 배선 및 상기 제1 소스 전달 배선 사이에 배치되고, 상기 제1 게이트 전달 배선과 상기 제1 소스 전달 배선을 전기적으로 연결하는 제2 게이트 전달 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 게이트 전달 하부에 배치되고, 상기 제1 게이트 전달 배선과 전기적으로 연결되는 제2 게이트 전달 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  10. 표시 영역, 벤딩 영역 및 상기 표시 영역과 상기 벤딩 영역 사이의 콘택 영역을 포함하는 기판;
    상기 콘택 영역에서 상기 기판 상에 배치되고, 상기 표시 영역으로 연장되는 제1 게이트 전달 배선;
    상기 콘택 영역에서 상기 제1 게이트 전달 배선 상에 배치되고, 상기 제1 게이트 전달 배선과 전기적으로 연결되는 제1 소스 전달 배선;
    상기 콘택 영역에서 상기 제1 소스 전달 배선 상에 배치되고, 상기 제1 소스 전달 배선과 전기적으로 연결되는 제2 소스 전달 배선; 및
    상기 콘택 영역에서 상기 제2 소스 전달 배선 상에서 상기 제2 소스 전달 배선과 중첩하도록 배치되는 차단 배선을 포함하는 표시 장치.
  11. 제10 항에 있어서, 상기 제1 게이트 전달 배선, 상기 제1 소스 전달 배선, 상기 제2 소스 전달 배선 및 상기 차단 배선은 상기 콘택 영역에서 서로 부분적으로 중첩하는 것을 특징으로 하는 표시 장치.
  12. 제10 항에 있어서,
    상기 제1 게이트 전달 배선과 상기 제1 소스 전달 배선 사이에 배치되는 제1 층간 절연층;
    상기 제1 소스 전달 배선과 사이 제2 소스 전달 사이에 배치되는 제1 비아 절연층;
    상기 제2 소스 전달 배선과 상기 차단 배선 사이에 배치되는 제2 비아 절연층; 및
    상기 제2 비아 절연층 상에 배치되는 제3 비아 절연층을 더 포함하는 것을 특징으로 하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제2 비아 절연층은 상기 제2 소스 전달 배선을 노출하는 복수의 그루브들을 포함하고,
    상기 차단 배선 및 상기 제3 비아 절연층은 상기 복수의 그루브들을 채우며 배치되는 것을 특징으로 하는 표시 장치.
  14. 제12 항에 있어서,
    상기 제1 비아 절연층은 상기 제1 소스 전달 배선을 노출하는 복수의 그루브들을 포함하고,
    상기 제2 소스 전달 배선 및 상기 제2 비아 절연층은 상기 복수의 그루브들을 채우며 배치되는 것을 특징으로 하는 표시 장치.
  15. 제12 항에 있어서,
    상기 콘택 영역에서 상기 제3 비아 절연층 상에 배치되는 화소 정의막; 및
    상기 콘택 영역에서 상기 화소 정의막 상에 배치되는 컬럼 스페이서를 더 포함하는 것을 특징으로 하는 표시 장치.
  16. 제15 항에 있어서, 상기 제1 비아 절연층, 상기 제2 비아 절연층, 상기 제3 비아 절연층, 상기 화소 정의막 및 상기 컬럼 스페이서는 상기 콘택 영역에서 상기 벤딩 영역으로 연장되는 것을 특징으로 하는 표시 장치.
  17. 제10 항에 있어서,
    상기 차단 배선과 동일한 층에 배치되고, 상기 차단 배선보다 상기 표시 영역으로 이격되는 전압 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  18. 제10 항에 있어서, 상기 차단 배선에는 정전압이 인가되는 것을 특징으로 하는 표시 장치.
  19. 제18 항에 있어서, 상기 차단 배선은 상기 표시 영역으로 연장되는 것을 특징으로 하는 표시 장치.
  20. 제10 항에 있어서,
    상기 제1 게이트 전달 배선 및 상기 제1 소스 전달 배선 사이에 배치되고, 상기 제1 게이트 전달 배선과 상기 제1 소스 전달 배선을 전기적으로 연결하는 제2 게이트 전달 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
  21. 제10 항에 있어서,
    상기 제1 게이트 전달 하부에 배치되고, 상기 제1 게이트 전달 배선과 전기적으로 연결되는 제2 게이트 전달 배선을 더 포함하는 것을 특징으로 하는 표시 장치.
KR1020220005832A 2022-01-14 2022-01-14 표시 장치 KR20230110400A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220005832A KR20230110400A (ko) 2022-01-14 2022-01-14 표시 장치
CN202211439464.3A CN116490030A (zh) 2022-01-14 2022-11-17 显示装置
US17/992,502 US20230232677A1 (en) 2022-01-14 2022-11-22 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220005832A KR20230110400A (ko) 2022-01-14 2022-01-14 표시 장치

Publications (1)

Publication Number Publication Date
KR20230110400A true KR20230110400A (ko) 2023-07-24

Family

ID=87161591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220005832A KR20230110400A (ko) 2022-01-14 2022-01-14 표시 장치

Country Status (3)

Country Link
US (1) US20230232677A1 (ko)
KR (1) KR20230110400A (ko)
CN (1) CN116490030A (ko)

Also Published As

Publication number Publication date
US20230232677A1 (en) 2023-07-20
CN116490030A (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
US12075660B2 (en) Display device
US20200203442A1 (en) Display panel
US11742357B2 (en) Display device
KR20180056449A (ko) 터치 센서 및 이를 구비하는 표시 장치
JP7046627B2 (ja) 表示装置
KR20190121421A (ko) 칩 온 필름 패키지 및 칩 온 필름 패키지를 포함하는 표시 장치
TWI646681B (zh) 顯示裝置
KR20210062772A (ko) 표시 장치
KR20210043771A (ko) 표시 장치와 그의 제조 방법
TW202319899A (zh) 觸控顯示裝置
CN109920824B (zh) 显示装置
KR20210054122A (ko) 표시 장치 및 이를 포함하는 타일드 표시 장치
KR102702847B1 (ko) 표시 장치
KR20230110400A (ko) 표시 장치
KR20230082149A (ko) 표시패널 및 표시 장치
KR20220112901A (ko) 표시 장치
US20240274615A1 (en) Display device
US20240090282A1 (en) Display device and method of providing the same
US20240122004A1 (en) Display device
KR20230132653A (ko) 표시 장치
KR20240043189A (ko) 표시 장치
KR20240095682A (ko) 표시 장치
KR20240022346A (ko) 표시 장치
KR20220149879A (ko) 표시 장치
KR20230082168A (ko) 표시 장치 및 표시 패널