CN113284870A - 显示设备及制造显示设备的方法 - Google Patents

显示设备及制造显示设备的方法 Download PDF

Info

Publication number
CN113284870A
CN113284870A CN202110175714.6A CN202110175714A CN113284870A CN 113284870 A CN113284870 A CN 113284870A CN 202110175714 A CN202110175714 A CN 202110175714A CN 113284870 A CN113284870 A CN 113284870A
Authority
CN
China
Prior art keywords
layer
pad
bump
patterns
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110175714.6A
Other languages
English (en)
Inventor
李大根
金准三
崔锡澔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113284870A publication Critical patent/CN113284870A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/81895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

公开了显示设备及制造显示设备的方法，该显示设备可以包括显示面板和驱动单元，显示面板包括设置在基板上的焊盘，驱动单元包括电连接到焊盘的凸块。焊盘可以包括：第一层，设置在基板上并且包括导电材料；第二层，设置在第一层上并且包括在第一方向上布置且彼此间隔开的图案；以及第三层，设置在第二层上并且包括导电材料。第一层可包括朝基板突出并且分别与图案对应的部分。

Description

显示设备及制造显示设备的方法
技术领域
本发明大体上涉及显示设备，并且更具体地，涉及包括驱动单元的显示设备及制造显示设备的方法。
背景技术
随着多媒体的发展，显示设备的重要性日益增加。通常，已经使用了各种显示设备，诸如有机发光显示设备、液晶显示设备等。显示设备可以包括用于显示图像的显示面板。
显示设备还可以包括驱动单元，驱动单元用于向显示面板提供信号、电压等以驱动显示面板。驱动单元可以包括凸块，该凸块是连接到外部元件的端子。驱动单元可以通过凸块连接到作为显示面板的端子的焊盘。显示面板可以电连接到驱动单元，并且可以从驱动单元接收信号、电压等。
应当理解，该背景部分部分地旨在为理解该技术提供有用的背景。然而，此背景部分还可包括在本文中所公开的主题的相应有效申请日之前不是相关领域的技术人员已知或了解的内容的一部分的想法、构思或认识。
发明内容
本发明的一些实施方式提供了显示设备，其中焊盘和凸块之间的接触部分可以是在视觉上可识别的。
一些实施方式提供了制造显示设备的方法，其中可以将焊盘和凸块电连接而不损坏显示面板。
根据实施方式的显示设备可以包括显示面板和驱动单元，显示面板包括设置在基板上的焊盘，驱动单元包括电连接到焊盘的凸块。焊盘可以包括：第一层，设置在基板上，第一层包括导电材料；第二层，设置在第一层上，第二层包括在第一方向上布置并且彼此间隔开的多个图案；以及第三层，设置在第二层上，第三层包括导电材料。第一层可包括朝基板突出并且分别与多个图案对应的部分。
在实施方式中，第二层可以包括绝缘材料。
在实施方式中，第二层可以包括硅氮化物、硅氧化物和硅氮氧化物中的至少一种。
在实施方式中，第二层可以包括导电材料。
在实施方式中，第二层可以包括钼(Mo)和铜(Cu)中的至少一种。
在实施方式中，多个图案中的每个在第一方向上的宽度可以大于或等于约3μm。
在实施方式中，多个图案在第一方向上的宽度可以彼此相等。
在实施方式中，多个图案中的每个在与第一方向相交的第二方向上的宽度可以等于第一层在第二方向上的宽度。
在实施方式中，多个图案在与第一方向相交的第二方向上的宽度可以彼此相等。
在实施方式中，多个图案中的相邻图案之间在第一方向上的间隙可以大于或等于多个图案中的每个在第一方向上的宽度。
在实施方式中，第二层的厚度可以在约
Figure BDA0002940646300000021
至约
Figure BDA0002940646300000022
的范围内。
在实施方式中，第三层可以包括铝(Al)、钛(Ti)和铜(Cu)中的至少一种。
在实施方式中，显示设备还可以包括连接层，连接层将凸块电连接到焊盘并且包括焊盘的材料和凸块的材料的混合物。
在实施方式中，显示设备还可以包括晶体管，晶体管包括设置在基板上的有源层、设置在有源层上的栅电极、设置在栅电极上的绝缘中间层以及设置在绝缘中间层上并且电连接到有源层的源-漏电极。
在实施方式中，第一层和栅电极可以设置在相同的层上；第二层和绝缘中间层可以设置在相同的层上；第三层和源-漏电极可以设置在相同的层上。第一层、第二层和第三层可以设置在不同的层上。
在实施方式中，显示设备还可以包括电容器，电容器包括上述栅电极以及设置在上述栅电极和绝缘中间层之间的电容器电极。
在实施方式中，第一层和栅电极可以设置在相同的层上；第二层和电容器电极可以设置在相同的层上；以及第三层和源-漏电极可以设置在相同的层上。第一层、第二层和第三层可以设置在不同的层上。
根据实施方式的制造显示设备的方法可以包括：形成焊盘，形成焊盘包括在基板上形成第一层，第一层包括导电材料，在第一层上形成第二层，第二层包括在第一方向上布置并且彼此间隔开的多个图案，以及在第二层上形成第三层，第三层包括导电材料；将凸块与焊盘的第三层接触；以及利用直接接合将凸块电连接到焊盘。
在实施方式中，形成第一层可以包括：在将凸块电连接到焊盘之前，将第一层形成为平整的；以及在将凸块电连接到焊盘之后，将第一层的部分形成为朝基板突出，该部分分别与多个图案对应。
在实施方式中，形成第三层可以包括：在将凸块电连接到焊盘之前，将第三层的部分形成为朝凸块突出，该部分分别与多个图案对应；以及将第三层形成为在将凸块电连接到焊盘之后比在将凸块电连接到焊盘之前更平整的。
在根据实施方式的显示设备中，焊盘的第一层的分别与焊盘的第二层的多个图案对应的部分可以朝基板突出，使得焊盘和凸块之间的接触部分可以是在视觉上可识别的。
在根据一些实施方式的制造显示设备的方法中，可以将包括第一层、包括多个图案的第二层以及第三层的焊盘与凸块接触，并且可以利用直接接合将凸块电连接到焊盘，而不损坏显示面板。
附图说明
通过参考附图详细描述本发明的实施方式，对根据本发明的实施方式的另外理解将变得更加明显，在附图中：
图1是示出根据实施方式的显示设备的平面图。
图2是沿图1的线I-I’截取的示意性剖视图。
图3是示出根据实施方式的显示基板的示意性剖视图。
图4是示出根据实施方式的焊盘和凸块的平面图。
图5是沿图4的线II-II’截取的示意性剖视图。
图6是示出根据实施方式的显示基板的示意性剖视图。
图7和图8是示出根据实施方式的制造显示设备的方法的示意性剖视图。
具体实施方式
下文将参考附图描述本发明的实施方式。尽管本发明可以以各种方式修改并具有另外的实施方式，但是在附图中示出并将在说明书中描述实施方式。然而，本发明的范围不限于附图和说明书中的实施方式，并且应当被解释为包括包含在本发明的精神和范围内的所有改变、等同和替代。
在附图中，为了清楚和易于描述，可以扩大元件的尺寸和厚度。然而，本发明不限于所示的尺寸和厚度。在附图中，为了清楚起见，可以夸大层、膜、面板、区和其它元件的厚度。在附图中，为了更好地理解和易于描述，一些层和区域的厚度可能被夸大。
此外，在本说明书中，短语“在平面图中”意指当从上方观察对象部分时，并且短语“在剖视图中”意指当从侧部观察通过垂直切割对象部分而取得的截面时。
当层、膜、区、基板或区域被称为“在”另一层、膜、区、基板或区域“上”时，其可以直接在该另一层、膜、区、基板或区域上，或者在它们之间可以存在居间的层、膜、区、基板或区域。此外，当层、膜、区、基板或区域被称为“在”另一层、膜、区、基板或区域“下方”时，其可以直接在该另一层、膜、区、基板或区域下方，或者它们之间可以存在居间的层、膜、区、基板或区域。此外，“在……之上”或“在……上”可以包括定位在对象上或下方，并且不一定意指基于重力的方向。
本文中所使用的术语“重叠”可包括层、堆叠、面对或面向、延伸遍及、覆盖或部分覆盖或者如本领域普通技术人员将认识和理解的任何其它合适的术语。如本文中所使用的，术语“不重叠”可包括“与……隔开”或“设置在……旁边”或“从……偏移”以及如本领域普通技术人员将认识和理解的任何其它合适的等同。
在整个说明书中，当元件被称为“连接”到另一元件时，该元件可以“直接连接”到该另一元件，或者“电连接”到该另一元件且一个或多个居间的元件插置在它们之间。还应理解，当在本说明书中使用术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”时，它们或它可以指定所阐述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除其它特征、整体、步骤、操作、元件、组件和/或其任何组合的存在或添加。
应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可用于描述各种元件，但这些元件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开，或者为了描述和解释的方便。例如，当在描述中讨论“第一层”时，其在权利要求中也可以被称为“第二层”或“第三层”，并且“第二层”和“第三层”可以以类似的方式命名，而不背离本文中的教导。
在说明书和权利要求书中，出于其含义和解释的目的，短语“……中的至少一个”旨在包括“选自……的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意指“A、B或者A和B”。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。还应当理解，诸如在常用词典中定义的那些术语应被解释为具有与其在相关技术的上下文中的含义一致的含义，并且除非在说明书中明确定义，否则将不应以理想化或过于正式的含义来解释。
图1是示出根据实施方式的显示设备的平面图。图2是沿图1的线I-I’截取的示意性剖视图。
参照图1和图2，根据实施方式的显示设备可以包括显示面板100、驱动单元200和电路板300。在实施方式中，显示面板100可以是有机发光显示面板。然而，显示面板100不限于此，并且在另一实施方式中，显示面板100可以是液晶显示面板、场发射显示面板、电子纸显示面板等。
显示面板100可以包括显示基板110以及设置在显示基板110上的封装层120。显示面板100还可以包括功能层，诸如偏振板、输入感测层、窗等。
显示基板110可以包括有源区域AA和与有源区域AA相邻的非有源区域IA。有源区域AA可以显示图像，并且非有源区域IA可以不显示图像。封装层120可以覆盖有源区域AA。
有源区域AA中可以设置有像素PX。像素PX中的每个可以发射光，并且可以基于该光在有源区域AA中显示图像。
非有源区域IA可以围绕有源区域AA。非有源区域IA可以包括焊盘区域PA。
焊盘区域PA可以设置在显示基板110的边缘处或附近。焊盘区域PA中可以设置有焊盘500。焊盘500可以电连接到从有源区域AA延伸的布线111。焊盘500可以电连接到驱动单元200。
驱动单元200可以包括驱动电路，并且可以是塑料上芯片(COP)。然而，驱动单元200不限于此。例如，驱动单元200也可以是膜上芯片(COF)或玻璃上芯片(COG)。
驱动单元200可包括驱动IC(集成电路)210、柔性膜220和凸块600，其中驱动IC210设置在显示基板110上，柔性膜220上图案化有电路布线，凸块600设置在驱动IC 210和柔性膜220下方。驱动IC 210和柔性膜220可以彼此电连接。
柔性膜220可以电连接到电路板300。例如，电路板300可以是柔性印刷电路板(FPCB)。
焊盘500可以电连接到凸块600。具体地，焊盘500可以分别电连接到凸块600。
焊盘500和凸块600可以通过连接层彼此电连接。连接层是在焊盘500和凸块600通过直接接合(例如，超声接合)彼此电连接的情况下形成在焊盘500和凸块600之间的层。焊盘500的一部分和凸块600的一部分可以在直接接合过程期间朝彼此扩散，并且由此可以彼此联接。下面将参考图4、图5、图7和图8描述焊盘500和凸块600的详细联接结构。
图3是示出根据实施方式的显示基板的示意性剖视图。图3可以示出图2的显示基板110的示例性有源区域AA。
参照图3，根据实施方式的显示基板400可以包括基板410以及设置在基板410上的晶体管TR和发光元件EL。
基板410可以是柔性玻璃基板、柔性聚合物基板、刚性玻璃基板、刚性聚合物基板等。基板410可以是透明的、半透明的或不透明的。
基板410上可以设置有缓冲层411。缓冲层411可以覆盖基板410的上表面。缓冲层411可包括无机绝缘材料或有机绝缘材料。缓冲层411可以具有单层结构或多层结构。
晶体管TR可以设置在缓冲层411上。晶体管TR可以包括有源层412、栅极绝缘层413、栅电极414、绝缘中间层417和源-漏电极418。
有源层412可以设置在缓冲层411上。有源层412可以包括通过用N型杂质或P型杂质掺杂有源层412而形成的源极区412a和漏极区412b。有源层412还可以包括位于源极区412a和漏极区412b之间的没有掺杂任何杂质的沟道区412c。在实施方式中，有源层412可以包括非晶硅或多晶硅。在另一实施方式中，有源层412可以包括氧化物半导体。
栅极绝缘层413可以设置在有源层412上。栅极绝缘层413可以包括无机绝缘材料。例如，栅极绝缘层413可以包括硅氮化物、硅氧化物、硅氮氧化物等。栅极绝缘层413可以具有单层结构或多层结构。
栅电极414可以设置在栅极绝缘层413上。栅电极414可以与有源层412的沟道区412c重叠。栅电极414可以包括导电材料。例如，栅电极414可以包括钼(Mo)、铜(Cu)等。栅电极414可以具有单层结构或多层结构。
绝缘中间层417可以设置在栅电极414上。绝缘中间层417可以包括无机绝缘材料。例如，绝缘中间层417可以包括硅氮化物、硅氧化物、硅氮氧化物等。绝缘中间层417可以具有单层结构或多层结构。
源-漏电极418可以设置在绝缘中间层417上。源-漏电极418可以包括源电极418a和漏电极418b。源电极418a和漏电极418b可以分别电连接到有源层412的源极区412a和漏极区412b。可以通过去除栅极绝缘层413的部分和绝缘中间层417的部分来形成接触孔。源电极418a和漏电极418b可以通过接触孔分别接触有源层412的源极区412a和漏极区412b。
源电极418a和漏电极418b可以包括导电材料。例如，源电极418a和漏电极418b可以包括铝(Al)、钛(Ti)、铜(Cu)等。源电极418a和漏电极418b可以具有单层结构或多层结构。例如，源电极418a和漏电极418b可以具有钛(Ti)、铝(Al)和钛(Ti)在其中堆叠(或层压)的结构。
源电极418a和漏电极418b上可以设置有保护层419。保护层419可以包括无机绝缘材料(诸如，硅氮化物、硅氧化物、硅氮氧化物等)和/或有机绝缘材料(诸如，聚酰亚胺等)。保护层419可以具有单层结构或多层结构。例如，保护层419可以包括包含无机绝缘材料的钝化层以及设置在钝化层上并包含有机绝缘材料的平坦化层。
发光元件EL可以设置在保护层419上。发光元件EL可以电连接到晶体管TR。发光元件EL可以包括第一电极420、发光层422和第二电极423。
第一电极420可以设置在保护层419上。第一电极420可以电连接到漏电极418b。可以通过去除保护层419的一部分来形成接触孔，并且第一电极420可以通过该接触孔而接触漏电极418b。
第一电极420可以用作阳极，并且可以由各种导电材料形成。第一电极420可以是透明电极或反射电极。例如，在第一电极420是透明电极的情况下，第一电极420可以包括透明导电层。在第一电极420是反射电极的情况下，第一电极420可以包括反射层和设置在反射层上的透明导电层。在实施方式中，第一电极420可以具有铟锡氧化物(ITO)、银(Ag)和铟锡氧化物(ITO)在其中堆叠(或层压)的结构。
保护层419上可以设置有像素限定层421。像素限定层421可以覆盖第一电极420的一部分。在实施方式中，像素限定层421可以围绕第一电极420的边缘以限定像素PX(还参考图1)中的每个的发光区域。对于像素PX中的每个，可以图案化第一电极420。像素限定层421可以包括无机绝缘材料或有机绝缘材料。像素限定层421可以具有单层结构或多层结构。
发光层422可以设置在由像素限定层421暴露的第一电极420上。发光层422可以包括有机发光材料和量子点中的至少一种。
在实施方式中，有机发光材料可以包括低分子有机化合物或高分子有机化合物。例如，低分子有机化合物可以包括铜酞菁、二苯基联苯胺(N,N’-二苯基联苯胺)、三羟基喹啉铝(三-(8-羟基喹啉)铝)等。高分子有机化合物可以包括聚乙烯基二氧噻吩(聚(3,4-乙烯基二氧噻吩))、聚苯胺、聚对亚苯基亚乙烯、聚芴等。
在实施方式中，量子点可以包括包含II-VI族化合物、III-V族化合物、IV-VI族化合物、IV族元素、IV族化合物及其组合的核。在实施方式中，量子点可以具有包括核和围绕核的壳的核-壳结构。壳可以防止核的化学变性，从而用作用于维持半导体特性的保护层和用于向量子点赋予电泳特性的电荷层。
第二电极423可以设置在发光层422上。第二电极423可以用作阴极，并且可以由各种导电材料形成。第二电极423可以是透明电极或反射电极。例如，在第二电极423是透明电极的情况下，第二电极423可以包括金属层和设置在金属层上的透明导电层。在第二电极423是反射电极的情况下，第二电极423可以包括金属层。
图4是示出根据实施方式的焊盘和凸块的平面图。图5是沿图4的线II-II’截取的示意性剖视图。
参照图4和图5，图2的驱动单元200的凸块600可以电连接到图2的显示面板100的焊盘500。
焊盘500可以设置在图3的基板410上。焊盘500可以包括第一层510、第二层520和第三层530。
第一层510可以设置在基板410上。在实施方式中，第一层510可以设置在栅极绝缘层413上。在平面图中，第一层510可以在第一方向DR1上延伸。第一层510可以包括导电材料。例如，第一层510可以包括钼(Mo)、铜(Cu)等。
第二层520可以设置在第一层510上。第二层520可以包括图案521、522和523。图案521、522和523可以在第一方向DR1上布置，并且可以彼此间隔开。
图案521、522和523中的每个在第一方向DR1上的宽度WD1可以大于或等于约3μm。如下面将要描述的，第一层510的分别与图案521、522和523对应的部分511、512和513(还参考图5)可以朝基板410突出，使得焊盘500和凸块600之间的接触部分可以是在视觉上可识别的。因此，由于图案521、522和523中的每个在第一方向DR1上的宽度WD1大于或等于约3μm，因此焊盘500和凸块600之间的接触部分可以是用肉眼或观察镜(scope)在视觉上可识别的。
在实施方式中，图案521、522和523在第一方向DR1上的宽度WD1可以是均匀的。换言之，图案521、522和523在第一方向DR1上的宽度WD1可以基本上彼此相等。然而，本发明不限于此，并且在另一实施方式中，图案521、522和523在第一方向DR1上的宽度WD1可以变化。
图案521、522和523中的相邻图案之间在第一方向DR1上的间隙DT可以大于或等于图案521、522和523中的每个在第一方向DR1上的宽度WD1。例如，图案521、522和523中的相邻图案之间在第一方向DR1上的间隙DT可以比图案521、522和523中的每个在第一方向DR1上的宽度WD1宽或者宽至少1.5倍。如将在下面描述的，第一层510的分别与图案521、522和523对应的部分511、512和513可以朝基板410突出，使得焊盘500和凸块600之间的接触部分可以是在视觉上可识别的。因此，由于图案521、522和523中的相邻图案之间在第一方向DR1上的间隙DT大于或等于图案521、522和523中的每个在第一方向DR1上的宽度WD1，因此焊盘500和凸块600之间的接触部分可以是用肉眼或观察镜在视觉上可识别的。
在实施方式中，图案521至523中的相邻图案之间在第一方向DR1上的间隙DT可以是均匀的。换言之，图案521、522和523中的相邻图案之间在第一方向DR1上的间隙DT可以基本上彼此相等。然而，本发明不限于此，并且在另一实施方式中，图案521、522和523中的相邻图案之间在第一方向DR1上的间隙DT可以变化。
图案521、522和523中的每个在与第一方向DR1相交的第二方向DR2上的宽度WD2可以基本上等于第一层510在第二方向DR2上的宽度。在实施方式中，图案521、522和523在第二方向DR2上的宽度WD2可以是均匀的。换言之，图案521、522和523在第二方向DR2上的宽度WD2可以基本上彼此相等。然而，本发明不限于此，并且在另一实施方式中，图案521、522和523在第二方向DR2上的宽度WD2可以变化。
第二层520的厚度TH可以在约
Figure BDA0002940646300000111
至约
Figure BDA0002940646300000112
的范围内。在第二层520的厚度TH小于约
Figure BDA0002940646300000113
的情况下，第一层510的分别与图案521、522和523对应的部分511、512和513以相对小的程度朝基板410突出；并且因此，焊盘500和凸块600之间的接触部分可以是在视觉上不可识别的。此外，在第二层520的厚度TH大于约
Figure BDA0002940646300000116
的情况下，设置在第二层520上的第三层530的上表面530U的平整度可以是相对低的(换言之，第三层530的上表面530U可以不是相对平整的)；并且因此，焊盘500和凸块600之间的接合力可以是相较小的。然而，第二层520的厚度TH可以在约
Figure BDA0002940646300000114
至约
Figure BDA0002940646300000115
的范围内，使得第一层510的分别与图案521、522和523对应的部分511、512和513以相对大的程度朝基板410突出。并且焊盘500和凸块600之间的接触部分可以是在视觉上可识别的。此外，设置在第二层520上的第三层530的上表面530U的平整度可以是相对高的，并且焊盘500和凸块600之间的接合力可以是相对强的。
在实施方式中，第二层520可以包括绝缘材料。例如，第二层520可以包括无机绝缘材料，诸如硅氮化物、硅氧化物、硅氮氧化物等。在另一实施方式中，第二层520可以包括导电材料。例如，第二层520可以包括金属，诸如钼(Mo)、铜(Cu)等。
第三层530可以设置在第二层520上。在平面图中，第三层530可以在第一方向DR1上延伸。在实施方式中，第三层530在第二方向DR2上的宽度可以大于第一层510在第二方向DR2上的宽度以及第二层520的图案521、522和523在第二方向DR2上的宽度WD2。第三层530的上表面530U可以基本上是平整的。
第三层530可以包括导电材料。例如，第三层530可以包括铝(Al)、钛(Ti)、铜(Cu)等。
在实施方式中，第一层510和栅电极414可以位于相同的层上；第二层520和绝缘中间层417可以在相同的层上；并且源-漏电极418和焊盘500的第三层530可以设置在相同的层上。在这样的实施方式中，第一层510和栅电极414可以由相同的材料形成，第二层520和绝缘中间层417可以由相同的材料形成，并且源-漏电极418和焊盘500的第三层530可以由相同的材料形成。第一层510、第二层520和第三层530可以设置在不同的层上。
电连接到焊盘500的凸块600可以设置在焊盘500上。凸块600可以设置在焊盘500的第三层530上。凸块600可包括导电材料。例如，凸块600可以包括金(Au)等。
焊盘500的第一层510的分别与焊盘500的第二层520的图案521、522和523对应的部分511、512和513可以朝基板410突出。换言之，第一层510的下表面510L的分别与第二层520的图案521、522和523重叠的部分可以朝基板410突出。如下面将要描述的，可以从位于焊盘500上的凸块600朝焊盘500施加压力，使得凸块600可以电连接到焊盘500。因为第一层510的下表面510L的分别与图案521、522和523重叠的部分可以在将凸块600电连接到焊盘500的过程中被向下按压，所以焊盘500的第一层510的下表面510L的分别与图案521、522和523重叠的部分可以朝基板410突出。换言之，第一层510可以包括朝基板410突出的部分。因此，焊盘500的第一层510的朝基板410突出的部分511、512和513可以位于焊盘500和凸块600之间的接触部分中，在该接触部分中凸块600在平面图中与焊盘500重叠。因此，焊盘500的第一层510的朝基板410突出的部分511、512和513可以是用肉眼或观察镜在视觉上可识别的，从而可以检查(或验证)焊盘500和凸块600之间的接触部分的位置。
焊盘500和凸块600之间可以设置有连接层700。连接层700可以电连接焊盘500和凸块600。换言之，焊盘500和凸块600可以经由连接层700彼此电连接。
连接层700可以包括焊盘500的材料和凸块600的材料的混合物。例如，在焊盘500的第三层530包括钛(Ti)并且凸块600包括金(Au)的情况下，连接层700可以包括钛和金的混合物。如将在下面描述的，焊盘500和凸块600可以通过直接接合彼此电连接，并且焊盘500和凸块600的彼此面对的表面可以在直接接合中被软化和扩散，从而可以在焊盘500和凸块600之间形成连接层700。
图6是示出根据实施方式的显示基板的示意性剖视图。图6可以示出图2的显示基板110的有源区域AA的另一示例。
参照图6，根据实施方式的显示基板401可以包括基板410以及设置在基板410上的晶体管TR、电容器CP和发光元件EL。省略了对参考图6描述的显示基板401的与参考图3描述的显示基板400上的元件基本上相同或相似元件的描述。
栅电极414和绝缘中间层417之间可以设置有电容器电极416。电容器电极416可以与栅电极414重叠。电容器电极416可以包括导电材料。例如，电容器电极416可以包括钼(Mo)、铜(Cu)等。电容器电极416可以具有单层结构或多层结构。
栅电极414和电容器电极416之间可以设置有电容器绝缘层415。电容器绝缘层415可以使电容器电极416与栅电极414绝缘。电容器绝缘层415可以包括无机绝缘材料。例如，电容器绝缘层415可以包括硅氮化物、硅氧化物、硅氮氧化物等。电容器绝缘层415可以具有单层结构或多层结构。栅电极414、电容器绝缘层415和电容器电极416可以形成电容器CP。
在实施方式中，第一层510和栅电极414可以设置在相同的层上；第二层520和电容器电极416可以设置在相同的层上；并且源-漏电极418和焊盘500的第三层530可以设置在相同的层上(还参考图7)。在这样的实施方式中，第一层510和栅电极414可以由相同的材料形成；第二层520和电容器电极416可以由相同的材料形成；并且源-漏电极418和焊盘500的第三层530可以由相同的材料形成。第一层510、第二层520和第三层530可以设置在不同的层上。
图7和图8是示出根据实施方式的制造显示设备的方法的示意性剖视图。
参考图7，焊盘500可以形成在基板410上，并且凸块600可以接触焊盘500。
首先，可以在基板410上形成包括第一层510、第二层520和第三层530的焊盘500。
第一层510可以形成在栅极绝缘层413上。第一层510的下表面510L可以基本上是平整的。在实施方式中，第一层510和栅电极414可以由相同的材料形成并且基本上同时形成。
第二层520可以形成在第一层510上。第二层520可以包括在第一方向DR1上布置并且彼此间隔开的图案521、522和523。在实施方式中，第二层520和绝缘中间层417可以由相同的材料形成并且基本上同时形成。在另一实施方式中，第二层520和电容器电极416可以由相同的材料形成并且基本上同时形成。
第三层530可以形成在第二层520上。第三层530可以形成在第一层510上，并且可以覆盖第二层520的图案521、522和523。第三层530的上表面530U可以沿第一层510的上表面的轮廓以及图案521、522和523的上表面和侧壁的轮廓形成。因此，第三层530的上表面530U的分别与图案521、522和523对应的部分可以朝凸块600突出。在实施方式中，第三层530和源-漏电极418可以由相同的材料形成并且基本上同时形成。
可以将凸块600与焊盘500的第三层530接触。凸块600的下表面可接触焊盘500的第三层530的上表面530U。
参考图8，可以将焊盘500电连接到凸块600。凸块600可以利用直接接合(诸如，超声接合等)电连接到焊盘500。例如，凸块600可利用施加压力和超声振动的超声接合而电连接到焊盘500。
由于在直接接合过程中从凸块600朝焊盘500施加压力，因此焊盘500的第三层530的上表面530U可以被凸块600按压。第三层530的分别与第二层520的图案521、522和523对应的部分可以被凸块600按压，并且因此第二层520的图案521、522和523可以按压第一层510的分别与第二层520的图案521、522和523对应的部分。因此，第一层510的分别与图案521、522和523对应的在将凸块600电连接到焊盘500之前是平整的部分可以在将凸块600电连接到焊盘500之后朝基板410突出。
第三层530的分别与第二层520的图案521、522和523对应且被凸块600按压的部分可通过从凸块600施加的压力而向侧方向移动。因此，在将凸块600电连接到焊盘500之前，第三层530的分别与图案521、522和523对应的部分朝凸块600突出，在将凸块600电连接到焊盘500之后，第三层530可以是相对平坦化的。换言之，与将凸块600电连接到焊盘500之前的第三层530相比，将凸块600电连接到焊盘500之后的第三层530可以是更平整的。
可以在利用直接接合将凸块600电连接到焊盘500的过程中在焊盘500和凸块600之间形成连接层700。例如，在超声接合过程中，可以通过超声振动在焊盘500和凸块600的彼此面对的表面之间产生热量。因此，焊盘500和凸块600的彼此面对的表面可以被软化，并且焊盘500的材料和凸块600的材料可以被扩散。因此，可以在焊盘500和凸块600之间形成连接层700，连接层700包括焊盘500的材料和凸块600的材料的混合物。
在比较例中，可以利用间接接合将凸块电连接到焊盘，其中导电颗粒插置在焊盘和凸块之间。例如，可以将包括导电颗粒的各向异性导电膜插置在焊盘和凸块之间，并且可以在高温气氛中利用热和/或压力将凸块电连接到焊盘。然而，在间接接合过程中，显示面板可能在高温气氛中损坏，并且显示设备的制造成本可能由于另外的各向异性导电膜而增加。然而，在本发明的实施方式中，可利用直接接合(诸如，超声接合等)将凸块600电连接到焊盘500。这样，由于不需要高温气氛，因此可以防止对显示面板的损坏，并且由于不需要各向异性导电膜，因此可以降低显示设备的制造成本。
在间接接合中，因为通过导电颗粒在焊盘中形成压力标记，所以可以通过观察焊盘和凸块之间的接触部分来检查(或验证)焊盘和凸块之间的接触特性。然而，在直接接合中，由于在焊盘500和凸块600之间没有设置导电颗粒，因此通过导电颗粒形成的压力标记可不形成在焊盘500中。在实施方式中，焊盘500可以包括位于第一层510和第三层530之间的第二层520，第二层520包括图案521、522和523。因此，在利用直接接合将凸块600电连接到焊盘500的过程中，可以在第一层510的分别与图案521、522和523对应的部分中形成压力标记。因此，可以通过观察焊盘500和凸块600之间的接触部分来检查(或验证)焊盘500和凸块600之间的接触特性。
根据实施方式的显示设备可以应用于包括在计算机、笔记本、移动电话、智能电话、智能平板、PMP、PDA、MP3播放器等中的显示设备。
尽管已经参考附图描述了根据实施方式的显示设备以及制造显示设备的方法，但是所示的实施方式是示例，并且可以由相关技术领域的普通技术人员在不背离所附权利要求中描述的技术精神的情况下进行修改和改变。因此，应当理解，前面的描述是对各种示例性实施方式的说明，而不应被解释为限于所公开的具体示例性实施方式，并且对所公开的示例性实施方式以及其它示例性实施方式的修改旨在包括在所附权利要求的范围内。

Claims (10)

1.显示设备，包括：
显示面板，包括设置在基板上的焊盘；以及
驱动单元，包括电连接到所述焊盘的凸块，
其中，所述焊盘包括：
第一层，设置在所述基板上，所述第一层包括导电材料；
第二层，设置在所述第一层上，所述第二层包括在第一方向上布置并且彼此间隔开的多个图案；以及
第三层，设置在所述第二层上，所述第三层包括导电材料，以及
其中，所述第一层包括朝所述基板突出且分别与所述多个图案对应的部分。
2.根据权利要求1所述的显示设备，其中，所述第二层包括绝缘材料。
3.根据权利要求1所述的显示设备，其中，所述第二层包括导电材料。
4.根据权利要求1所述的显示设备，其中，所述多个图案在所述第一方向上的宽度彼此相等。
5.根据权利要求1所述的显示设备，其中，所述多个图案中的每个在与所述第一方向相交的第二方向上的宽度等于所述第一层在所述第二方向上的宽度。
6.根据权利要求1所述的显示设备，其中，所述多个图案在与所述第一方向相交的第二方向上的宽度彼此相等。
7.根据权利要求1所述的显示设备，其中，所述多个图案中的相邻图案之间在所述第一方向上的间隙大于或等于所述多个图案中的每个在所述第一方向上的宽度。
8.根据权利要求1所述的显示设备，还包括：
连接层，将所述凸块电连接到所述焊盘，并且包括所述焊盘的材料和所述凸块的材料的混合物。
9.制造显示设备的方法，所述方法包括：
形成焊盘，包括：
在基板上形成第一层，所述第一层包括导电材料，
在所述第一层上形成第二层，所述第二层包括在第一方向上布置并且彼此间隔开的多个图案，以及
在所述第二层上形成第三层，所述第三层包括导电材料；
将凸块与所述焊盘的所述第三层接触；以及
利用直接接合将所述凸块电连接到所述焊盘。
10.根据权利要求9所述的方法，其中，形成所述第一层包括：
在将所述凸块电连接到所述焊盘之前，将所述第一层形成为平整的；以及
在将所述凸块电连接到所述焊盘之后，将所述第一层的部分形成为朝所述基板突出，所述部分分别与所述多个图案对应。
CN202110175714.6A 2020-02-20 2021-02-07 显示设备及制造显示设备的方法 Pending CN113284870A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0020916 2020-02-20
KR1020200020916A KR20210106605A (ko) 2020-02-20 2020-02-20 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN113284870A true CN113284870A (zh) 2021-08-20

Family

ID=77275808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110175714.6A Pending CN113284870A (zh) 2020-02-20 2021-02-07 显示设备及制造显示设备的方法

Country Status (3)

Country Link
US (1) US11908985B2 (zh)
KR (1) KR20210106605A (zh)
CN (1) CN113284870A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307385B1 (ko) 1997-03-05 2001-12-15 구본준, 론 위라하디락사 액정표시장치의구조및그제조방법
KR20060087952A (ko) 2005-01-31 2006-08-03 엘지.필립스 엘시디 주식회사 액정 표시 패널 및 그 제조방법
JP6166735B2 (ja) * 2012-11-30 2017-07-26 千住金属工業株式会社 異種電極接合用積層はんだ材及び電子部品の異種電極の接合方法
WO2016025478A1 (en) * 2014-08-11 2016-02-18 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure
US10510821B2 (en) * 2016-06-10 2019-12-17 Innovation Counsel Llp Display device
KR102654925B1 (ko) * 2016-06-21 2024-04-05 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
US11171194B2 (en) * 2016-06-24 2021-11-09 Samsung Display Co., Ltd. Display apparatus
US10867925B2 (en) * 2018-07-19 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure
US10993347B2 (en) * 2018-11-20 2021-04-27 Innolux Corporation Electronic device and tiled electronic system comprising the same

Also Published As

Publication number Publication date
US11908985B2 (en) 2024-02-20
US20210265543A1 (en) 2021-08-26
KR20210106605A (ko) 2021-08-31

Similar Documents

Publication Publication Date Title
US11605697B2 (en) Display apparatus having grooved terminals
US10510821B2 (en) Display device
US10748853B2 (en) Flexible display device
US11957009B2 (en) Display device having circuit member stably bonded onto display substrate
US10163384B2 (en) Flat panel display
KR101860036B1 (ko) 씨오지 타입 플렉서블 유기발광소자
CN110660322A (zh) 显示装置
US11171194B2 (en) Display apparatus
CN100378560C (zh) 有源矩阵基板及其制造方法
US11908985B2 (en) Display device and method of manufacturing the same
KR20170028494A (ko) 디스플레이 장치
US8586155B2 (en) Display device
US20220173201A1 (en) Display Apparatus
KR102663140B1 (ko) 디스플레이 장치
KR20240024397A (ko) 표시 장치 및 이의 제조방법
KR20210042199A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination