JP2766442B2 - マトリクス配線基板 - Google Patents
マトリクス配線基板Info
- Publication number
- JP2766442B2 JP2766442B2 JP2946293A JP2946293A JP2766442B2 JP 2766442 B2 JP2766442 B2 JP 2766442B2 JP 2946293 A JP2946293 A JP 2946293A JP 2946293 A JP2946293 A JP 2946293A JP 2766442 B2 JP2766442 B2 JP 2766442B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit
- guard ring
- circuit wiring
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本願発明は、回路配線がマトリク
ス状に配置形成されたマトリクス配線基板に関するもの
で、特にその製造時における静電気対策を施したもので
ある。
ス状に配置形成されたマトリクス配線基板に関するもの
で、特にその製造時における静電気対策を施したもので
ある。
【０００２】
【従来の技術】ビジュアル機器等において、近年特にフ
ラットディスプレイの開発が注目されているが、中でも
液晶ディスプレイは多くの利点を有し、将来の主流表示
方式としてさらなる開発が急務とされている。中でも、
ａ−ＳｉＴＦＴ（アモルファスシリコン薄膜トランジス
タ）を使用したアクティブマトリクス方式の液晶ディス
プレイはその表示品位の高さから主流になると予想さ
れ、現在も比較的小型なものから実用化が進みつつあ
る。
ラットディスプレイの開発が注目されているが、中でも
液晶ディスプレイは多くの利点を有し、将来の主流表示
方式としてさらなる開発が急務とされている。中でも、
ａ−ＳｉＴＦＴ（アモルファスシリコン薄膜トランジス
タ）を使用したアクティブマトリクス方式の液晶ディス
プレイはその表示品位の高さから主流になると予想さ
れ、現在も比較的小型なものから実用化が進みつつあ
る。
【０００３】ところで、アクティブマトリクス方式の液
晶ディスプレイは、絶縁体であるガラス基板上に、マト
リクス状に、画素電極と、各画素電極に設けられたゲー
ト配線とソース配線と、薄膜トランジスタ（ＴＦＴ）と
を形成してなるマトリクス配線基板をまず製造し、これ
を組み立て、液晶を注入する等の工程、駆動回路の接続
工程を経て製造することができる。
晶ディスプレイは、絶縁体であるガラス基板上に、マト
リクス状に、画素電極と、各画素電極に設けられたゲー
ト配線とソース配線と、薄膜トランジスタ（ＴＦＴ）と
を形成してなるマトリクス配線基板をまず製造し、これ
を組み立て、液晶を注入する等の工程、駆動回路の接続
工程を経て製造することができる。
【０００４】この際、マトリクス配線基板を製造するに
あたって、各電極相互間には静電気が発生し易いもので
あった。この静電気が発生すると、その放電によって例
えばＴＦＴの絶縁体や半導体が破壊され、またはその発
熱によって回路配線が損傷し、配線基板としての歩留り
を大幅に悪化させてしまうものであった。中でもａ−Ｓ
ｉＴＦＴは特に静電気に対して弱いとされているもので
ある。
あたって、各電極相互間には静電気が発生し易いもので
あった。この静電気が発生すると、その放電によって例
えばＴＦＴの絶縁体や半導体が破壊され、またはその発
熱によって回路配線が損傷し、配線基板としての歩留り
を大幅に悪化させてしまうものであった。中でもａ−Ｓ
ｉＴＦＴは特に静電気に対して弱いとされているもので
ある。
【０００５】そこで、従来、図１０に示すように、ガー
ドリング１２を形成することによって静電気対策を施す
製造方法が採られていた。図１０に示すマトリクス配線
基板１０は、データ信号を流すための多数のソース配線
１８，１８，・・・と、走査信号を流すための多数のゲー
ト配線１６，１６，・・・とが整列状態でガラス基板２４
上に形成され、それらソース配線１８とゲート配線１６
との間に画素電極２２，２２，・・・が形成され、各画素
電極２２がスイッチング素子（薄膜トランジスタ：ＴＦ
Ｔ）２０，２０，・・・を介してソース配線１８とゲ ート
配線１６とに接続されて構成されている。そして、図１
０に示す符号１２が画素エリア１４外に形成されたガー
ドリングであり、画素エリア１４内の回路配線、即ちソ
ース配線１８及びゲート配線１６と接続されている。
ドリング１２を形成することによって静電気対策を施す
製造方法が採られていた。図１０に示すマトリクス配線
基板１０は、データ信号を流すための多数のソース配線
１８，１８，・・・と、走査信号を流すための多数のゲー
ト配線１６，１６，・・・とが整列状態でガラス基板２４
上に形成され、それらソース配線１８とゲート配線１６
との間に画素電極２２，２２，・・・が形成され、各画素
電極２２がスイッチング素子（薄膜トランジスタ：ＴＦ
Ｔ）２０，２０，・・・を介してソース配線１８とゲ ート
配線１６とに接続されて構成されている。そして、図１
０に示す符号１２が画素エリア１４外に形成されたガー
ドリングであり、画素エリア１４内の回路配線、即ちソ
ース配線１８及びゲート配線１６と接続されている。
【０００６】このガードリング１２を形成したものであ
れば、静電気が発生したとしても、各ソース配線１８と
ゲート配線１６とはガードリング１２によって短絡して
いるために近接する電極間に電位差が生じることがな
く、放電を防止することができる。従って、上記ガード
リング１２が形成されていれば、静電気の発生によって
ＴＦＴや半導体等を含む回路配線の破壊、損傷を防ぐこ
とができた。尚、マトリクス配線基板１０の製造後に
は、画素エリア１４の外周部をダイヤモンドカッタ等の
切削用具を用いてガラス基板２４ごと切り落とし、ガー
ドリング１２を切断除去した後に、この製造された配線
基板の組立工程、駆動回路の接続等の後工程に移る。
れば、静電気が発生したとしても、各ソース配線１８と
ゲート配線１６とはガードリング１２によって短絡して
いるために近接する電極間に電位差が生じることがな
く、放電を防止することができる。従って、上記ガード
リング１２が形成されていれば、静電気の発生によって
ＴＦＴや半導体等を含む回路配線の破壊、損傷を防ぐこ
とができた。尚、マトリクス配線基板１０の製造後に
は、画素エリア１４の外周部をダイヤモンドカッタ等の
切削用具を用いてガラス基板２４ごと切り落とし、ガー
ドリング１２を切断除去した後に、この製造された配線
基板の組立工程、駆動回路の接続等の後工程に移る。
【０００７】図１１と図１２は、図１０に示した従来の
アクティブマトリクス液晶表示装置において、ゲート配
線１６とソース配線１８等の部分を実際に基板上に形成
した一構造例を示すものである。図１１と図１２に示す
アクティブマトリクス表示装置において、ガラスなどの
透明の基板５０上に、ゲート配線１６とソース配線１８
とが互いの交差部分にゲート絶縁層５１を介してマトリ
クス状に配線されている。また、ゲート配線１６とソー
ス配線１８との交差部分の近傍に薄膜トランジスタから
なるスイッチング素子５３が設けられている。
アクティブマトリクス液晶表示装置において、ゲート配
線１６とソース配線１８等の部分を実際に基板上に形成
した一構造例を示すものである。図１１と図１２に示す
アクティブマトリクス表示装置において、ガラスなどの
透明の基板５０上に、ゲート配線１６とソース配線１８
とが互いの交差部分にゲート絶縁層５１を介してマトリ
クス状に配線されている。また、ゲート配線１６とソー
ス配線１８との交差部分の近傍に薄膜トランジスタから
なるスイッチング素子５３が設けられている。
【０００８】図１１と図１２に示すスイッチング素子５
３は最も一般的なチャネルエッチ型の素子の一例であ
り、ゲート配線１６から引き出して設けたゲート電極５
４上に、ゲート絶縁層５１を設け、このゲート絶縁層５
１上にアモルファスシリコン（ａ-Ｓｉ）からなる半導
体層５５を設け、更にこの半導体層５５上にアルミニウ
ムなどの導体からなるドレイン電極５６とソース電極５
７とを設けて構成されている。なお、半導体層５５の最
上層はイオンをドープしたアモルファスシリコン層５５
ａにされている。また、前記ドレイン電極５６は、ゲー
ト絶縁層５１にあけられたコンタクトホール６６を介し
て基板５０上に形成された画素電極５８に接続されると
ともに、前記ソース電極５７はソース配線１８に接続さ
れている。
３は最も一般的なチャネルエッチ型の素子の一例であ
り、ゲート配線１６から引き出して設けたゲート電極５
４上に、ゲート絶縁層５１を設け、このゲート絶縁層５
１上にアモルファスシリコン（ａ-Ｓｉ）からなる半導
体層５５を設け、更にこの半導体層５５上にアルミニウ
ムなどの導体からなるドレイン電極５６とソース電極５
７とを設けて構成されている。なお、半導体層５５の最
上層はイオンをドープしたアモルファスシリコン層５５
ａにされている。また、前記ドレイン電極５６は、ゲー
ト絶縁層５１にあけられたコンタクトホール６６を介し
て基板５０上に形成された画素電極５８に接続されると
ともに、前記ソース電極５７はソース配線１８に接続さ
れている。
【０００９】そして、前記ゲート絶縁層５１とドレイン
電極５６とソース電極５７などを覆ってこれらの上にパ
シベーション層５９が設けられ、このパシベーション層
５９上に配向膜６０が形成され、この配向膜６０の上方
に、間隔をあけて配向膜６１を備えた透明の基板６２が
設けられ、更に配向膜６０、６１の間に液晶６３が封入
されてアクティブマトリクス液晶表示装置が構成されて
いて、前記画素電極５８が前記液晶６３の分子に電界を
印加すると液晶分子の配向制御ができるようになってい
る。また、液晶６３の上方部分において、基板６２と配
向膜６１の間にはブラックマスク６５が設けられ、画素
電極５８の上方領域以外の部分は覆い隠された構造にな
っている。
電極５６とソース電極５７などを覆ってこれらの上にパ
シベーション層５９が設けられ、このパシベーション層
５９上に配向膜６０が形成され、この配向膜６０の上方
に、間隔をあけて配向膜６１を備えた透明の基板６２が
設けられ、更に配向膜６０、６１の間に液晶６３が封入
されてアクティブマトリクス液晶表示装置が構成されて
いて、前記画素電極５８が前記液晶６３の分子に電界を
印加すると液晶分子の配向制御ができるようになってい
る。また、液晶６３の上方部分において、基板６２と配
向膜６１の間にはブラックマスク６５が設けられ、画素
電極５８の上方領域以外の部分は覆い隠された構造にな
っている。
【００１０】
【発明が解決しようとする課題】しかしながら、上記方
法によって静電気対策を施すものにあっては、ガードリ
ング１２の形成されている時には有効ではあるが、その
後工程においてはガードリング１２は切断除去されてい
るので、静電気に対して無防備であり、前記後工程時
（駆動回路を実装する迄）にはやはり静電気の影響を受
け、配線基板が損傷を受ける可能性の大きいものであっ
た。特に、静電気の発生はａ−ＳｉＴＦＴを形成する工
程と共に、ＬＣＤの組立工程時に多発する傾向があり、
組立工程時に静電気対策が施されていないことは、非常
に問題であった。さらにまた、ガードリング１２を切断
除去する際にも、ガラス基板２４と切削用具との間で静
電気が発生しやすく、この静電気が回路配線の損傷原因
ともなるものであった。
法によって静電気対策を施すものにあっては、ガードリ
ング１２の形成されている時には有効ではあるが、その
後工程においてはガードリング１２は切断除去されてい
るので、静電気に対して無防備であり、前記後工程時
（駆動回路を実装する迄）にはやはり静電気の影響を受
け、配線基板が損傷を受ける可能性の大きいものであっ
た。特に、静電気の発生はａ−ＳｉＴＦＴを形成する工
程と共に、ＬＣＤの組立工程時に多発する傾向があり、
組立工程時に静電気対策が施されていないことは、非常
に問題であった。さらにまた、ガードリング１２を切断
除去する際にも、ガラス基板２４と切削用具との間で静
電気が発生しやすく、この静電気が回路配線の損傷原因
ともなるものであった。
【００１１】また、ガードリング１２が形成されている
うちはソース配線１８とゲート配線１６とは短絡してい
るために当然ではあるが、回路配線の検査を行なうこと
ができず、また、検査のためにガードリング１２を一旦
切断除去してしまうと、再びガードリング１２を形成す
ることはできず、検査後の回路配線は静電気の発生に対
して無防備となり、従って、検査後に不良が発生する可
能性が大きく、検査の実質的な価値が損なわれてしま
う。そこで、検査はガードリング１２を切り離して配線
基板の組立工程等の後工程を経て駆動回路が接続された
後に行なっていたが、この方法だと回路配線の不良を見
つけ出したとしても、多くの工程を経た後であるので既
に対応困難であり、廃棄処分となるため、製造損失が大
きく、回路配線の早期検査が切望されていた。
うちはソース配線１８とゲート配線１６とは短絡してい
るために当然ではあるが、回路配線の検査を行なうこと
ができず、また、検査のためにガードリング１２を一旦
切断除去してしまうと、再びガードリング１２を形成す
ることはできず、検査後の回路配線は静電気の発生に対
して無防備となり、従って、検査後に不良が発生する可
能性が大きく、検査の実質的な価値が損なわれてしま
う。そこで、検査はガードリング１２を切り離して配線
基板の組立工程等の後工程を経て駆動回路が接続された
後に行なっていたが、この方法だと回路配線の不良を見
つけ出したとしても、多くの工程を経た後であるので既
に対応困難であり、廃棄処分となるため、製造損失が大
きく、回路配線の早期検査が切望されていた。
【００１２】本発明は前記課題を解決するためになされ
たもので、マトリクス配線基板に駆動回路が接続される
まで静電気対策を施すことができ、また、なるべく早期
の回路配線の検査を可能とするマトリクス配線基板を提
供するものである。
たもので、マトリクス配線基板に駆動回路が接続される
まで静電気対策を施すことができ、また、なるべく早期
の回路配線の検査を可能とするマトリクス配線基板を提
供するものである。
【００１３】
【課題を解決するための手段】請求項１に記載のマトリ
クス配線基板は、基板上にマトリクス状に回路配線が形
成されたマトリクス配線基板において、回路配線の外周
部に前記回路配線と接続されるガードリングが形成さ
れ、各回路配線とガードリングの間に各回路配線とガー
ドリングの導通、絶縁を制御する接断部がそれぞれ介設
されるとともに、該接断部と各回路配線の間に回路配線
の検査時または駆動時に駆動回路を接続する駆動回路接
続端子が設けられ、前記接断部が、回路配線とガードリ
ングの導通、絶縁を切替える接断スイッチング素子と、
該接断スイッチング素子を制御する給電部とから構成さ
れていることを特徴とするものである。
クス配線基板は、基板上にマトリクス状に回路配線が形
成されたマトリクス配線基板において、回路配線の外周
部に前記回路配線と接続されるガードリングが形成さ
れ、各回路配線とガードリングの間に各回路配線とガー
ドリングの導通、絶縁を制御する接断部がそれぞれ介設
されるとともに、該接断部と各回路配線の間に回路配線
の検査時または駆動時に駆動回路を接続する駆動回路接
続端子が設けられ、前記接断部が、回路配線とガードリ
ングの導通、絶縁を切替える接断スイッチング素子と、
該接断スイッチング素子を制御する給電部とから構成さ
れていることを特徴とするものである。
【００１４】請求項２に記載のマトリクス配線基板は、
請求項１記載のマトリクス配線基板において、前記接断
スイッチング素子が薄膜トランジスタであり、前記給電
部が太陽電池であることを特徴とするものである。
請求項１記載のマトリクス配線基板において、前記接断
スイッチング素子が薄膜トランジスタであり、前記給電
部が太陽電池であることを特徴とするものである。
【００１５】請求項３に記載のマトリクス配線基板は、
基板上にマトリクス状に回路配線が形成されたマトリク
ス配線基板において、回路配線の外周部に前記回路配線
と接続されるガードリングが形成され、各回路配線とガ
ードリングの間に各回路配線とガードリングの導通、絶
縁を制御する接断部がそれぞれ介設されるとともに、該
接断部と各回路配線の間に回路配線の検査時または駆動
時に駆動回路を接続する駆動回路接続端子が設けられ、
前記接断部が、外場によって電気抵抗値が変化すること
で前記各回路配線とガードリングの導通、絶縁を制御す
る可変抵抗素子で構成されていることを特徴とするもの
である。
基板上にマトリクス状に回路配線が形成されたマトリク
ス配線基板において、回路配線の外周部に前記回路配線
と接続されるガードリングが形成され、各回路配線とガ
ードリングの間に各回路配線とガードリングの導通、絶
縁を制御する接断部がそれぞれ介設されるとともに、該
接断部と各回路配線の間に回路配線の検査時または駆動
時に駆動回路を接続する駆動回路接続端子が設けられ、
前記接断部が、外場によって電気抵抗値が変化すること
で前記各回路配線とガードリングの導通、絶縁を制御す
る可変抵抗素子で構成されていることを特徴とするもの
である。
【００１６】請求項４に記載のマトリクス配線基板は、
基板上にマトリクス状に回路配線が形成されたマトリク
ス配線基板において、回路配線の外周部に前記回路配線
と接続されるガードリングが形成され、各回路配線とガ
ードリングの間に各回路配線とガードリングの導通、絶
縁を制御する接断部がそれぞれ介設されるとともに、該
接断部と各回路配線の間に回路配線の検査時または駆動
時に駆動回路を接続する駆動回路接続端子が設けられ、
前記接断部が、可変抵抗と固定抵抗を前記各回路配線と
前記ガードリングの間に直列接続し、スイッチング素子
用トランジスタを前記直列接続点に接続するとともに前
記可変抵抗と固定抵抗に並列関係にて前記各回路配線と
前記ガードリングに接続してなる可変抵抗回路で構成さ
れていることを特徴とするものである。
基板上にマトリクス状に回路配線が形成されたマトリク
ス配線基板において、回路配線の外周部に前記回路配線
と接続されるガードリングが形成され、各回路配線とガ
ードリングの間に各回路配線とガードリングの導通、絶
縁を制御する接断部がそれぞれ介設されるとともに、該
接断部と各回路配線の間に回路配線の検査時または駆動
時に駆動回路を接続する駆動回路接続端子が設けられ、
前記接断部が、可変抵抗と固定抵抗を前記各回路配線と
前記ガードリングの間に直列接続し、スイッチング素子
用トランジスタを前記直列接続点に接続するとともに前
記可変抵抗と固定抵抗に並列関係にて前記各回路配線と
前記ガードリングに接続してなる可変抵抗回路で構成さ
れていることを特徴とするものである。
【００１７】請求項５に記載のマトリクス配線基板は、
基板上にマトリクス状に回路配線が形成されたマトリク
ス配線基板において、回路配線の外周部に前記回路配線
と接続されるガードリングが形成され、各回路配線とガ
ードリングの間に各回路配線とガードリングの導通、絶
縁を制御する接断部がそれぞれ介設されるとともに、該
接断部と各回路配線の間に回路配線の検査時または駆動
時に駆動回路を接続する駆動回路接続端子が設けられ、
前記接断部が、所定の光方向に感応して抵抗値を可変と
するトランジスタと前記所定の光方向には不感応で所定
抵抗値を保持するトランジスタを前記各回路配線と前記
ガードリングの間に直列接続し、スイッチング素子用ト
ランジスタを前記直列接続点に接続するとともに前記抵
抗値可変型トランジスタと所定抵抗値保持型トランジス
タに並列関係にて前記各回路配線と前記ガードリングに
接続してなる可変抵抗回路で構成されていることを特徴
とするものである。
基板上にマトリクス状に回路配線が形成されたマトリク
ス配線基板において、回路配線の外周部に前記回路配線
と接続されるガードリングが形成され、各回路配線とガ
ードリングの間に各回路配線とガードリングの導通、絶
縁を制御する接断部がそれぞれ介設されるとともに、該
接断部と各回路配線の間に回路配線の検査時または駆動
時に駆動回路を接続する駆動回路接続端子が設けられ、
前記接断部が、所定の光方向に感応して抵抗値を可変と
するトランジスタと前記所定の光方向には不感応で所定
抵抗値を保持するトランジスタを前記各回路配線と前記
ガードリングの間に直列接続し、スイッチング素子用ト
ランジスタを前記直列接続点に接続するとともに前記抵
抗値可変型トランジスタと所定抵抗値保持型トランジス
タに並列関係にて前記各回路配線と前記ガードリングに
接続してなる可変抵抗回路で構成されていることを特徴
とするものである。
【００１８】請求項６に記載のマトリクス配線基板は、
基板上にマトリクス状に回路配線が形成されたマトリク
ス配線基板において、回路配線の外周部に前記回路配線
と接続されるガードリングが形成され、各回路配線とガ
ードリングの間に介設された接断スイッチング素子と複
数の接断スイッチング素子に対して共通に接続された給
電部とから構成されて各回路配線とガードリングの導
通、絶縁を制御する接断部が設けられるとともに、該接
断部と各回路配線の間に回路配線の検査時または駆動時
に駆動回路を接続する駆動回路接続端子が設けられたこ
とを特徴とするものである。
基板上にマトリクス状に回路配線が形成されたマトリク
ス配線基板において、回路配線の外周部に前記回路配線
と接続されるガードリングが形成され、各回路配線とガ
ードリングの間に介設された接断スイッチング素子と複
数の接断スイッチング素子に対して共通に接続された給
電部とから構成されて各回路配線とガードリングの導
通、絶縁を制御する接断部が設けられるとともに、該接
断部と各回路配線の間に回路配線の検査時または駆動時
に駆動回路を接続する駆動回路接続端子が設けられたこ
とを特徴とするものである。
【００１９】請求項７に記載のマトリクス配線基板は、
請求項６記載のマトリクス配線基板において、前記接断
スイッチング素子が薄膜トランジスタであり、前記給電
部が太陽電池であることを特徴とするものである。
請求項６記載のマトリクス配線基板において、前記接断
スイッチング素子が薄膜トランジスタであり、前記給電
部が太陽電池であることを特徴とするものである。
【００２０】
【作用】本発明のマトリクス配線基板は、回路配線の外
周部にガードリングを形成し、かつ前記回路配線とガー
ドリングの間にこれらの導通、絶縁を制御する接断部を
形成し、さらに接断部と回路配線の間に回路配線の検査
時または駆動時に駆動回路を接続する駆動回路接続端子
を設けたものである。回路配線と導通するガードリング
が形成されていることで、回路配線中で静電気が発生し
たとしても、各配線がガードリングによって短絡してい
るので、電位差が生じず、静電気による放電が発生する
ことがない。
周部にガードリングを形成し、かつ前記回路配線とガー
ドリングの間にこれらの導通、絶縁を制御する接断部を
形成し、さらに接断部と回路配線の間に回路配線の検査
時または駆動時に駆動回路を接続する駆動回路接続端子
を設けたものである。回路配線と導通するガードリング
が形成されていることで、回路配線中で静電気が発生し
たとしても、各配線がガードリングによって短絡してい
るので、電位差が生じず、静電気による放電が発生する
ことがない。
【００２１】さらに、回路配線とガードリングの間の導
通、絶縁を容易に切替えることのできる接断部を形成
し、前記接断部にて回路配線とガードリングを絶縁する
ことで回路配線にとってガードリングを取り除いたのと
同じ効果を得ることができ、しかも、回路配線とガード
リングを絶縁状態とした後であっても再び導通状態とす
ることもできるので、ガードリングを切断除去する必要
が無くなる。
通、絶縁を容易に切替えることのできる接断部を形成
し、前記接断部にて回路配線とガードリングを絶縁する
ことで回路配線にとってガードリングを取り除いたのと
同じ効果を得ることができ、しかも、回路配線とガード
リングを絶縁状態とした後であっても再び導通状態とす
ることもできるので、ガードリングを切断除去する必要
が無くなる。
【００２２】さらに、接断部と回路配線の間に駆動回路
接続端子を設けたことにより、ガードリングを切断除去
することなく、回路配線の検査ならびに駆動回路の接続
が可能となる。よって、ガードリングを配線基板から取
り除いた後でなければ行えない回路配線の検査を、随時
必要に応じて何度でも行なうことができる。即ち、検査
時には接断部にてガードリングと回路配線とを絶縁して
検査可能状態とし、検査後にはガードリングと回路配線
とを導通することができるからである。従って、検査後
であっても静電気対策の必要な時には常時ガードリング
と回路配線を導通することで静電気対策を施すことがで
きる。
接続端子を設けたことにより、ガードリングを切断除去
することなく、回路配線の検査ならびに駆動回路の接続
が可能となる。よって、ガードリングを配線基板から取
り除いた後でなければ行えない回路配線の検査を、随時
必要に応じて何度でも行なうことができる。即ち、検査
時には接断部にてガードリングと回路配線とを絶縁して
検査可能状態とし、検査後にはガードリングと回路配線
とを導通することができるからである。従って、検査後
であっても静電気対策の必要な時には常時ガードリング
と回路配線を導通することで静電気対策を施すことがで
きる。
【００２３】また、本発明の接断部は、前記接断部に作
用する外場によって制御されるものであり、いたって容
易かつ正確に回路配線とガードリングの導通、絶縁を切
替えることができる。さらにこの接断部には、外場によ
って作用される給電部によって制御される接断スイッチ
ング素子、外場によって電気抵抗値が変化する可変抵抗
素子、可変抵抗と固定抵抗とスイッチング素子用トラン
ジスタを有する可変抵抗回路、抵抗値可変型トランジス
タと所定抵抗値保持型トランジスタとスイッチング素子
用トランジスタを有する可変抵抗回路、等を使用でき
る。なお、前記給電部として太陽電池、接断スイッチン
グ素子として薄膜トランジスタ等を使用してもよい。
用する外場によって制御されるものであり、いたって容
易かつ正確に回路配線とガードリングの導通、絶縁を切
替えることができる。さらにこの接断部には、外場によ
って作用される給電部によって制御される接断スイッチ
ング素子、外場によって電気抵抗値が変化する可変抵抗
素子、可変抵抗と固定抵抗とスイッチング素子用トラン
ジスタを有する可変抵抗回路、抵抗値可変型トランジス
タと所定抵抗値保持型トランジスタとスイッチング素子
用トランジスタを有する可変抵抗回路、等を使用でき
る。なお、前記給電部として太陽電池、接断スイッチン
グ素子として薄膜トランジスタ等を使用してもよい。
【００２４】更に、外場を作用させて接断部を制御する
ものにあっては、製造工程中において、マトリクス状に
配されている回路配線は、ガードリングを介して導通さ
れているために、静電気が発生したとしても、回路配線
とガードリングとの間に互いに電位差が生じない。ま
た、回路配線とガードリングとの間に導通を制御できる
接断部を配しているために、必要に応じて導通、絶縁を
自由に制御することができる。なお、回路配線に接続さ
せて設けたガードリングは、検査後も特に除去する必要
が生じないので、ガードリングの除去工程は必要ない。
更にまた、アクティブマトリクス液晶表示素子において
は、接断部として薄膜トランジスタを利用できるので、
アクティブマトリクス液晶表示素子製造時に同時に基板
上に形成することができ、工程を増加させることなく、
接断部を製造できる。一方、バックライトを使用するこ
とを前提とする透過型液晶表示素子においては、外場と
して液晶表示装置のバックライトの光を利用することが
できる。
ものにあっては、製造工程中において、マトリクス状に
配されている回路配線は、ガードリングを介して導通さ
れているために、静電気が発生したとしても、回路配線
とガードリングとの間に互いに電位差が生じない。ま
た、回路配線とガードリングとの間に導通を制御できる
接断部を配しているために、必要に応じて導通、絶縁を
自由に制御することができる。なお、回路配線に接続さ
せて設けたガードリングは、検査後も特に除去する必要
が生じないので、ガードリングの除去工程は必要ない。
更にまた、アクティブマトリクス液晶表示素子において
は、接断部として薄膜トランジスタを利用できるので、
アクティブマトリクス液晶表示素子製造時に同時に基板
上に形成することができ、工程を増加させることなく、
接断部を製造できる。一方、バックライトを使用するこ
とを前提とする透過型液晶表示素子においては、外場と
して液晶表示装置のバックライトの光を利用することが
できる。
【００２５】
【実施例】以下に本発明を実施例をもって説明するが本
発明はこれらの実施例に限定されるものではない。
発明はこれらの実施例に限定されるものではない。
【００２６】〔実施例１〕 実施例１のマトリクス配線基板を図１を参照して説明す
る。図１に示すマトリクス配線基板２６において、画素
エリア１４内の回路配線はアクティブマトリクス方式の
液晶表示パネル用に使用される公知のもので、データ信
号を流すための多数のソース配線１８，１８，・・・と、
走査信号を流すための多数のゲート配線１６，１６，・・
・とがマトリクス（行列）状態でガラス基板２４上に形
成されたもので、それら多数のソース配線１８とゲート
配線１６との間に画素電極２２，２２，・・・が形成さ
れ、各画素電極２２はスイッチング素子（薄膜トランジ
スタ：ＴＦＴ）２０，２０，・・・を介してソース配線１
８及びゲート配線１６とに接続されて概略構成されてい
る。
る。図１に示すマトリクス配線基板２６において、画素
エリア１４内の回路配線はアクティブマトリクス方式の
液晶表示パネル用に使用される公知のもので、データ信
号を流すための多数のソース配線１８，１８，・・・と、
走査信号を流すための多数のゲート配線１６，１６，・・
・とがマトリクス（行列）状態でガラス基板２４上に形
成されたもので、それら多数のソース配線１８とゲート
配線１６との間に画素電極２２，２２，・・・が形成さ
れ、各画素電極２２はスイッチング素子（薄膜トランジ
スタ：ＴＦＴ）２０，２０，・・・を介してソース配線１
８及びゲート配線１６とに接続されて概略構成されてい
る。
【００２７】尚、アクティブマトリクス液晶ディスプレ
イの配線基板において、その配線構造、画素電極構造、
スイッチング素子の構造等はいずれも種々の構造が知ら
れているが、いずれの種類の構造であってもマトリクス
配線基板を使用しているものであれば本発明を適用する
ことができるので、本発明は、画素エリア１４内のアク
ティブマトリクス液晶ディスプレイの構造は特別には問
わないものである。
イの配線基板において、その配線構造、画素電極構造、
スイッチング素子の構造等はいずれも種々の構造が知ら
れているが、いずれの種類の構造であってもマトリクス
配線基板を使用しているものであれば本発明を適用する
ことができるので、本発明は、画素エリア１４内のアク
ティブマトリクス液晶ディスプレイの構造は特別には問
わないものである。
【００２８】そして、本実施例のマトリクス配線基板２
６においては、画素エリア１４の外周部にガードリング
１２が形成されている。ガードリング１２は導電体から
なり、画素エリア１４内の回路配線、即ちゲート配線１
６及びソース配線１８と接続されている。
６においては、画素エリア１４の外周部にガードリング
１２が形成されている。ガードリング１２は導電体から
なり、画素エリア１４内の回路配線、即ちゲート配線１
６及びソース配線１８と接続されている。
【００２９】さらに、本実施例のマトリクス配線基板２
６においては、画素エリア１４内の回路配線とガードリ
ング１２を接続する配線に接断部３２，３２，・・・が形
成されている。さらに、接断部３２は接断スイッチング
素子３０と給電部２８とから構成されている。接断スイ
ッチング素子３０は、回路配線とガードリング１２の間
の導通と絶縁を切替える機能を有するものであれば良
く、図１に示すマトリクス配線基板２６においては、接
断スイッチング素子３０は薄膜トランジスタ（ＴＦＴ）
で構成されている。
６においては、画素エリア１４内の回路配線とガードリ
ング１２を接続する配線に接断部３２，３２，・・・が形
成されている。さらに、接断部３２は接断スイッチング
素子３０と給電部２８とから構成されている。接断スイ
ッチング素子３０は、回路配線とガードリング１２の間
の導通と絶縁を切替える機能を有するものであれば良
く、図１に示すマトリクス配線基板２６においては、接
断スイッチング素子３０は薄膜トランジスタ（ＴＦＴ）
で構成されている。
【００３０】尚、本発明では、回路配線とガードリング
１２とが導通状態であるときの接断スイッチング素子３
０をスイッチングオン状態と称し、回路配線とガードリ
ング１２とが絶縁状態であるときの接断スイッチング素
子３０をスイッチングオフ状態と称する。
１２とが導通状態であるときの接断スイッチング素子３
０をスイッチングオン状態と称し、回路配線とガードリ
ング１２とが絶縁状態であるときの接断スイッチング素
子３０をスイッチングオフ状態と称する。
【００３１】給電部２８は接断スイッチング素子３０の
導通、絶縁の切替を制御するもので、図１に示すマトリ
クス配線基板２６においては太陽電池が適用されてい
る。従って、太陽電池である給電部２８に光を照射する
ことで給電部２８に起電力が生じ、接断スイッチング素
子３０がスイッチングオン状態となり、回路配線とガー
ドリング１２が導通状態となる。また、給電部２８への
光の照射を停止すると、接断スイッチング素子３０がス
イッチングオフ状態となり、回路配線とガードリング１
２の間は絶縁される。給電部２８に適用する太陽電池
は、ＴＦＴと同等なａ−Ｓｉを使用し、ホモジャンクシ
ョン（ｎ+-ａ-Ｓｉ／ｉ-ａ-Ｓｉ、ｎ+-ａ-Ｓｉ／ｉ-ａ-
Ｓｉ／Ｐ+-ａ-Ｓｉ等）、ヘテロジャンクション、ショ
ットキーバリアを形成するコンタクト等で製造すること
ができ、必要に応じて太陽電池を直列に接続すれば十分
な起電力を得ることができる。
導通、絶縁の切替を制御するもので、図１に示すマトリ
クス配線基板２６においては太陽電池が適用されてい
る。従って、太陽電池である給電部２８に光を照射する
ことで給電部２８に起電力が生じ、接断スイッチング素
子３０がスイッチングオン状態となり、回路配線とガー
ドリング１２が導通状態となる。また、給電部２８への
光の照射を停止すると、接断スイッチング素子３０がス
イッチングオフ状態となり、回路配線とガードリング１
２の間は絶縁される。給電部２８に適用する太陽電池
は、ＴＦＴと同等なａ−Ｓｉを使用し、ホモジャンクシ
ョン（ｎ+-ａ-Ｓｉ／ｉ-ａ-Ｓｉ、ｎ+-ａ-Ｓｉ／ｉ-ａ-
Ｓｉ／Ｐ+-ａ-Ｓｉ等）、ヘテロジャンクション、ショ
ットキーバリアを形成するコンタクト等で製造すること
ができ、必要に応じて太陽電池を直列に接続すれば十分
な起電力を得ることができる。
【００３２】給電部２８は接断スイッチング素子３０を
制御するものであれば良く、太陽電池の他にも例えば、
コイルを用いて電磁誘導による起電力を生じさせて接断
スイッチング素子３０を制御するもの、ホール効果によ
って起電力を生じさせて接断スイッチング素子３０を制
御するもの、熱起電力を利用して接断スイッチング素子
３０を制御するもの等、外場によって起電力を生じ接断
スイッチング素子３０を制御できるものであればどのよ
うなものであっても構わない。さらに、給電部２８とし
ては、接断スイッチング素子３０のスイッチング状態
（オン又はオフ）を切替えるのに必要な電圧（例えば、
Ｖon≧２Ｖ、Ｖoff≦１Ｖ）を任意に設定でき、その電
圧を数十分ないし数時間保持できる素子または回路であ
っても良い。例えば、スタティックＲＡＭ等に用いられ
るラッチ回路を使用することもできる。
制御するものであれば良く、太陽電池の他にも例えば、
コイルを用いて電磁誘導による起電力を生じさせて接断
スイッチング素子３０を制御するもの、ホール効果によ
って起電力を生じさせて接断スイッチング素子３０を制
御するもの、熱起電力を利用して接断スイッチング素子
３０を制御するもの等、外場によって起電力を生じ接断
スイッチング素子３０を制御できるものであればどのよ
うなものであっても構わない。さらに、給電部２８とし
ては、接断スイッチング素子３０のスイッチング状態
（オン又はオフ）を切替えるのに必要な電圧（例えば、
Ｖon≧２Ｖ、Ｖoff≦１Ｖ）を任意に設定でき、その電
圧を数十分ないし数時間保持できる素子または回路であ
っても良い。例えば、スタティックＲＡＭ等に用いられ
るラッチ回路を使用することもできる。
【００３３】さらにまた、給電部２８としてリークが少
なく容量の大きいコンデンサを適用することもできる。
この場合、回路配線とガードリング１２とを絶縁させて
おく時には、コンデンサは放電させておけば良く、接断
スイッチング素子３０をスイッチングオン状態として回
路配線とガードリング１２とを導通させる時にはコンデ
ンサを蓄電させれば良い。また、コンデンサとしては、
増幅器と組み合わせ、ミラー効果を利用して見かけ上の
容量を大きくしたものであっても良い。この場合、増幅
器の増幅度倍だけ容量が大きくなる。
なく容量の大きいコンデンサを適用することもできる。
この場合、回路配線とガードリング１２とを絶縁させて
おく時には、コンデンサは放電させておけば良く、接断
スイッチング素子３０をスイッチングオン状態として回
路配線とガードリング１２とを導通させる時にはコンデ
ンサを蓄電させれば良い。また、コンデンサとしては、
増幅器と組み合わせ、ミラー効果を利用して見かけ上の
容量を大きくしたものであっても良い。この場合、増幅
器の増幅度倍だけ容量が大きくなる。
【００３４】このマトリクス配線基板２６の回路配線お
よびガードリング１２は、ガラス基板２４上に、導電体
であるＴａ、Ｍｏ、Ａｌ、Ｃｕ等をスパッタ法やエレク
トロンビーム蒸着法等で形成し、ホトリソグラフィ法で
所望のパターンに形成することで製造され得る。
よびガードリング１２は、ガラス基板２４上に、導電体
であるＴａ、Ｍｏ、Ａｌ、Ｃｕ等をスパッタ法やエレク
トロンビーム蒸着法等で形成し、ホトリソグラフィ法で
所望のパターンに形成することで製造され得る。
【００３５】本実施例のマトリクス配線基板２６におい
ては、製造時（回路配線に駆動回路を接続する迄）に
は、給電部２８に外場を作用させて給電部２８で起電力
を生じさせ、即ち、給電部２８として太陽電池を適用し
ているならば、前記太陽電池に光を照射し起電力を生じ
させて、接断スイッチング素子３０をスイッチングオン
状態として回路配線とガードリング１２とを導通させて
おく。回路配線とガードリング１２とを導通させておく
ことで、ソース配線１８とゲート配線１６とが短絡して
いるので、それらの間に静電気による電位差が生じるこ
とがなくなり、同電位となる。よって、放電が起こら
ず、画素用ＴＦＴの絶縁体や半導体が破壊されたり、放
電による発熱によって回路配線の損傷が生じることもな
く、配線基板としての歩留りが大幅に向上する。
ては、製造時（回路配線に駆動回路を接続する迄）に
は、給電部２８に外場を作用させて給電部２８で起電力
を生じさせ、即ち、給電部２８として太陽電池を適用し
ているならば、前記太陽電池に光を照射し起電力を生じ
させて、接断スイッチング素子３０をスイッチングオン
状態として回路配線とガードリング１２とを導通させて
おく。回路配線とガードリング１２とを導通させておく
ことで、ソース配線１８とゲート配線１６とが短絡して
いるので、それらの間に静電気による電位差が生じるこ
とがなくなり、同電位となる。よって、放電が起こら
ず、画素用ＴＦＴの絶縁体や半導体が破壊されたり、放
電による発熱によって回路配線の損傷が生じることもな
く、配線基板としての歩留りが大幅に向上する。
【００３６】また、駆動回路接続端子３４，３４，・・・
に駆動回路（図示略）を接続し、静電気対策を施す必要
が無くなった際には、給電部（太陽電池）２８を遮光し
（太陽電池に何等かのカバーを被せたり、テープを貼り
付ける等）、起電力を発生させないようにして起電力を
接断スイッチング素子３０のＴＦＴのしきい値以下にす
ることで、接断スイッチング素子３０をスイッチングオ
フ状態とし、回路配線とガードリング１２とを絶縁させ
れば良い。回路配線とガードリング１２とが絶縁される
ことで、回路配線は駆動回路によってのみ駆動されるよ
うになる。
に駆動回路（図示略）を接続し、静電気対策を施す必要
が無くなった際には、給電部（太陽電池）２８を遮光し
（太陽電池に何等かのカバーを被せたり、テープを貼り
付ける等）、起電力を発生させないようにして起電力を
接断スイッチング素子３０のＴＦＴのしきい値以下にす
ることで、接断スイッチング素子３０をスイッチングオ
フ状態とし、回路配線とガードリング１２とを絶縁させ
れば良い。回路配線とガードリング１２とが絶縁される
ことで、回路配線は駆動回路によってのみ駆動されるよ
うになる。
【００３７】従って、本発明のマトリクス配線基板にお
いては、ガードリング１２を回線配線から切断除去する
必要がない。よって、回路配線の製造時から駆動回路を
接続するまでガードリング１２を接続したままにするこ
とができ、静電気対策の必要な駆動回路の接続時まで静
電気対策を維持保障することができる。さらに、ガード
リング１２を切断除去しないことから、従来では切断時
に基板と切削用具の間で多発していた静電気による損傷
を本発明では受けることがない。従って、歩留りが従来
に比して大幅に向上する。
いては、ガードリング１２を回線配線から切断除去する
必要がない。よって、回路配線の製造時から駆動回路を
接続するまでガードリング１２を接続したままにするこ
とができ、静電気対策の必要な駆動回路の接続時まで静
電気対策を維持保障することができる。さらに、ガード
リング１２を切断除去しないことから、従来では切断時
に基板と切削用具の間で多発していた静電気による損傷
を本発明では受けることがない。従って、歩留りが従来
に比して大幅に向上する。
【００３８】また、ガードリング１２と回路配線との導
通、絶縁を任意に繰返すことが可能であるので、回路配
線とガードリング１２とを絶縁し、回路配線の検査を行
なった後に、再び回路配線とガードリングとを導通させ
ることができる。従って、回路配線の検査をいつでも行
なうことができ、早期における回路配線の検査が可能と
なる。従って、回路配線の不良を早期に発見することが
できるので、製造損失を格段に抑えることが可能とな
る。
通、絶縁を任意に繰返すことが可能であるので、回路配
線とガードリング１２とを絶縁し、回路配線の検査を行
なった後に、再び回路配線とガードリングとを導通させ
ることができる。従って、回路配線の検査をいつでも行
なうことができ、早期における回路配線の検査が可能と
なる。従って、回路配線の不良を早期に発見することが
できるので、製造損失を格段に抑えることが可能とな
る。
【００３９】尚、給電部２８の起電力を低下させ回路配
線とガードリング１２とを絶縁し、回路配線の検査時ま
たは駆動時に、ソース配線１８及びゲート配線１６に印
加される電圧の範囲に基づきガードリング１２に任意の
電圧を印加することで、接断スイッチング素子（ＴＦ
Ｔ）３０の絶縁性を確実に向上させることができる。即
ち、接断スイッチング素子３０のＴＦＴがｎチャンネル
の場合、給電部（太陽電池）２８を遮光することに加え
て、回路配線に印加される電圧の最も負の電圧よりも負
の値の電圧をガードリング１２に印加することで確実に
接断スイッチング素子（ＴＦＴ）３０において回路配線
とガードリング１２は絶縁される。この際、さらに、接
断スイッチング素子（ＴＦＴ）３０のゲート電極にも同
様の負の電圧を印加すると絶縁性はより高まる。
線とガードリング１２とを絶縁し、回路配線の検査時ま
たは駆動時に、ソース配線１８及びゲート配線１６に印
加される電圧の範囲に基づきガードリング１２に任意の
電圧を印加することで、接断スイッチング素子（ＴＦ
Ｔ）３０の絶縁性を確実に向上させることができる。即
ち、接断スイッチング素子３０のＴＦＴがｎチャンネル
の場合、給電部（太陽電池）２８を遮光することに加え
て、回路配線に印加される電圧の最も負の電圧よりも負
の値の電圧をガードリング１２に印加することで確実に
接断スイッチング素子（ＴＦＴ）３０において回路配線
とガードリング１２は絶縁される。この際、さらに、接
断スイッチング素子（ＴＦＴ）３０のゲート電極にも同
様の負の電圧を印加すると絶縁性はより高まる。
【００４０】尚、本実施例ではＴＦＴを用いたアクティ
ブマトリクス方式の液晶ディスプレイを例示したが、本
発明はこれに限定されるものではなく、ＭＩＭを用いた
アクティブマトリクス方式の液晶ディスプレイ、単純マ
トリクス方式の液晶ディスプレイ、各種フラットディス
プレイ（ＥＬ等）等や、各種センサアレイ（イメージセ
ンサアレイ、圧力センサアレイ等）等の各種マトリクス
配線基板に適用できることは勿論である。
ブマトリクス方式の液晶ディスプレイを例示したが、本
発明はこれに限定されるものではなく、ＭＩＭを用いた
アクティブマトリクス方式の液晶ディスプレイ、単純マ
トリクス方式の液晶ディスプレイ、各種フラットディス
プレイ（ＥＬ等）等や、各種センサアレイ（イメージセ
ンサアレイ、圧力センサアレイ等）等の各種マトリクス
配線基板に適用できることは勿論である。
【００４１】〔実施例２〕 実施例２のマトリクス配線基板を図２を参照して説明す
る。図２に示すマトリクス配線基板３６が実施例１のマ
トリクス配線基板２６と異なる点は、複数の薄膜トラン
ジスタからなる接断スイッチング素子３０，３０，・・・
のゲート電極をまとめて接続し、前記直結したゲート電
極とガードリング１２との間に給電部２８を形成した点
にある。即ち、実施例２のマトリクス配線基板３６にお
いては、接断部３２は多数の接断スイッチング素子３
０，３０，・・・と１つの給電部２８とから構成されてい
る。
る。図２に示すマトリクス配線基板３６が実施例１のマ
トリクス配線基板２６と異なる点は、複数の薄膜トラン
ジスタからなる接断スイッチング素子３０，３０，・・・
のゲート電極をまとめて接続し、前記直結したゲート電
極とガードリング１２との間に給電部２８を形成した点
にある。即ち、実施例２のマトリクス配線基板３６にお
いては、接断部３２は多数の接断スイッチング素子３
０，３０，・・・と１つの給電部２８とから構成されてい
る。
【００４２】実施例２のマトリクス配線基板３６によれ
ば、給電部２８である太陽電池に光を照射したりまたは
遮光するのに一箇所のみに照射／遮光を施せばよく、給
電部２８を制御することの容易性および確実性が向上す
る。また、上記実施例１で示したように、接断スイッチ
ング素子３０であるＴＦＴのゲート電極に負の電圧を印
加すると、接断スイッチング素子３０であるＴＦＴによ
る絶縁性が向上するが、接断スイッチング素子３０であ
るＴＦＴに電圧を印加するにも、実施例２のようにゲー
ト電極が１つにまとめられているとゲート電極への電圧
の印加がより容易となる。
ば、給電部２８である太陽電池に光を照射したりまたは
遮光するのに一箇所のみに照射／遮光を施せばよく、給
電部２８を制御することの容易性および確実性が向上す
る。また、上記実施例１で示したように、接断スイッチ
ング素子３０であるＴＦＴのゲート電極に負の電圧を印
加すると、接断スイッチング素子３０であるＴＦＴによ
る絶縁性が向上するが、接断スイッチング素子３０であ
るＴＦＴに電圧を印加するにも、実施例２のようにゲー
ト電極が１つにまとめられているとゲート電極への電圧
の印加がより容易となる。
【００４３】他の作用、構成、効果は実施例１のマトリ
クス配線基板２６と同等である。従って、実施例２のマ
トリクス配線基板３６においても、製造時（回路配線に
駆動回路を接続する迄）には、給電部２８に外場を作用
させて給電部２８で起電力を生じさせ、即ち、給電部２
８として太陽電池を適用しているならば、前記太陽電池
に光を照射し起電力を生じさせて、各接断スイッチング
素子３０をスイッチングオン状態として回路配線とガー
ドリング１２とを導通させておく。回路配線とガードリ
ング１２とを導通させておくことで、ソース配線１８と
ゲート配線１６とが短絡しているので、それらの間に静
電気による電位差が生じることがなくなる。よって、放
電が起こらず、画素用ＴＦＴの絶縁体や半導体が破壊さ
れたり、放電による発熱によって回路配線の損傷が生じ
ることもなく、配線基板としての歩留りが大幅に向上す
る。
クス配線基板２６と同等である。従って、実施例２のマ
トリクス配線基板３６においても、製造時（回路配線に
駆動回路を接続する迄）には、給電部２８に外場を作用
させて給電部２８で起電力を生じさせ、即ち、給電部２
８として太陽電池を適用しているならば、前記太陽電池
に光を照射し起電力を生じさせて、各接断スイッチング
素子３０をスイッチングオン状態として回路配線とガー
ドリング１２とを導通させておく。回路配線とガードリ
ング１２とを導通させておくことで、ソース配線１８と
ゲート配線１６とが短絡しているので、それらの間に静
電気による電位差が生じることがなくなる。よって、放
電が起こらず、画素用ＴＦＴの絶縁体や半導体が破壊さ
れたり、放電による発熱によって回路配線の損傷が生じ
ることもなく、配線基板としての歩留りが大幅に向上す
る。
【００４４】また、駆動回路接続端子３４，３４，・・・
に駆動回路（図示略）を接続し、静電気対策を施す必要
が無くなった際には、太陽電池を遮光し（太陽電池に何
等かのカバーを被せたり、テープを貼り付ける等）、起
電力を発生させないようにして起電力を接断スイッチン
グ素子３０のＴＦＴのしきい値以下にすることで、接断
スイッチング素子３０をスイッチングオフ状態とし、回
路配線とガードリング１２とを絶縁させれば良い。回路
配線とガードリング１２とが絶縁されることで、回路配
線は駆動回路によってのみ駆動されるようになる。
に駆動回路（図示略）を接続し、静電気対策を施す必要
が無くなった際には、太陽電池を遮光し（太陽電池に何
等かのカバーを被せたり、テープを貼り付ける等）、起
電力を発生させないようにして起電力を接断スイッチン
グ素子３０のＴＦＴのしきい値以下にすることで、接断
スイッチング素子３０をスイッチングオフ状態とし、回
路配線とガードリング１２とを絶縁させれば良い。回路
配線とガードリング１２とが絶縁されることで、回路配
線は駆動回路によってのみ駆動されるようになる。
【００４５】従って、このマトリクス配線基板３６にお
いては、ガードリング１２を回路配線から切断除去する
必要がない。よって、回路配線の製造時から駆動回路を
接続するまでガードリング１２を接続したままにするこ
とができ、静電気対策の必要な駆動回路の接続時まで静
電気対策を維持保障することができる。従って、歩留り
が従来に比して大幅に向上する。
いては、ガードリング１２を回路配線から切断除去する
必要がない。よって、回路配線の製造時から駆動回路を
接続するまでガードリング１２を接続したままにするこ
とができ、静電気対策の必要な駆動回路の接続時まで静
電気対策を維持保障することができる。従って、歩留り
が従来に比して大幅に向上する。
【００４６】また、ガードリング１２と回路配線との導
通、絶縁を任意に繰返すことが可能であるので、回路配
線とガードリング１２とを絶縁し、回路配線の検査を行
なった後に、再び回路配線とガードリングとを導通させ
ることができる。従って、回路配線の検査をいつでも行
なうことができ、早期における回路配線の検査が可能と
なる。従って、回路配線の不良を早期に発見することが
できるので、製造損失を格段に抑えることが可能とな
る。本実施例では、１つの給電部２８で全ての接断スイ
ッチング素子３０、３０、…を駆動しているが、ソース
配線１８に接続されているスイッチング素子３０のゲー
ト電極をまとめたものと、ゲート配線１６に接続されて
いるスイッチング素子３０のゲート電極をまとめたもの
とに各々給電部を設けても良い。
通、絶縁を任意に繰返すことが可能であるので、回路配
線とガードリング１２とを絶縁し、回路配線の検査を行
なった後に、再び回路配線とガードリングとを導通させ
ることができる。従って、回路配線の検査をいつでも行
なうことができ、早期における回路配線の検査が可能と
なる。従って、回路配線の不良を早期に発見することが
できるので、製造損失を格段に抑えることが可能とな
る。本実施例では、１つの給電部２８で全ての接断スイ
ッチング素子３０、３０、…を駆動しているが、ソース
配線１８に接続されているスイッチング素子３０のゲー
ト電極をまとめたものと、ゲート配線１６に接続されて
いるスイッチング素子３０のゲート電極をまとめたもの
とに各々給電部を設けても良い。
【００４７】〔実施例３〕 実施例３のマトリクス配線基板を図３を参照して説明す
る。図３に示すマトリクス配線基板３８が実施例１のマ
トリクス配線基板２６と異なる点は、接断部として可変
抵抗素子４０，４０，・・・を適用したことにある。可変
抵抗素子４０としては外場によってその電気抵抗値の変
化するものであれば良く、例えば光によって抵抗値の変
化する光導電素子、温度によって抵抗値が変化するサー
ミスタ、圧力によって抵抗値が変化するピエゾ抵抗素子
または歪ゲージ、磁場によって抵抗値が変化するホール
素子等が適用できる。
る。図３に示すマトリクス配線基板３８が実施例１のマ
トリクス配線基板２６と異なる点は、接断部として可変
抵抗素子４０，４０，・・・を適用したことにある。可変
抵抗素子４０としては外場によってその電気抵抗値の変
化するものであれば良く、例えば光によって抵抗値の変
化する光導電素子、温度によって抵抗値が変化するサー
ミスタ、圧力によって抵抗値が変化するピエゾ抵抗素子
または歪ゲージ、磁場によって抵抗値が変化するホール
素子等が適用できる。
【００４８】可変抵抗素子４０の抵抗値の可変範囲とし
て、上限（高抵抗側）がＲv≧１０5Ωであれば一般の表
示の際には問題はない。但し、実装時の駆動回路の能力
いかんによっては、これよりも小さい値であっても良好
な場合がある。下限（低抵抗値側）はＲv≦１０3Ωであ
れば良く、できるだけ低い値である方が除電速度が大き
くなり好ましい。
て、上限（高抵抗側）がＲv≧１０5Ωであれば一般の表
示の際には問題はない。但し、実装時の駆動回路の能力
いかんによっては、これよりも小さい値であっても良好
な場合がある。下限（低抵抗値側）はＲv≦１０3Ωであ
れば良く、できるだけ低い値である方が除電速度が大き
くなり好ましい。
【００４９】このマトリクス配線基板３８において、回
路配線とガードリング１２とを導通させるには、可変抵
抗素子４０の抵抗を小さくすればよい。即ち、可変抵抗
素子４０として光導電素子を適用しているならば、前記
光導電素子４０に光を照射し、その抵抗値を小さくして
回路配線とガードリング１２とを導通させておく。回路
配線とガードリング１２とを導通させておくことで、ソ
ース配線１８とゲート配線１６とが短絡しているので、
それらの間に静電気による電位差が生じることがなくな
る。よって、放電が起こらず、画素用ＴＦＴの絶縁体や
半導体が破壊されたり、放電による発熱によって回路配
線の損傷が生じることもなく、配線基板としての歩留り
が大幅に向上する。
路配線とガードリング１２とを導通させるには、可変抵
抗素子４０の抵抗を小さくすればよい。即ち、可変抵抗
素子４０として光導電素子を適用しているならば、前記
光導電素子４０に光を照射し、その抵抗値を小さくして
回路配線とガードリング１２とを導通させておく。回路
配線とガードリング１２とを導通させておくことで、ソ
ース配線１８とゲート配線１６とが短絡しているので、
それらの間に静電気による電位差が生じることがなくな
る。よって、放電が起こらず、画素用ＴＦＴの絶縁体や
半導体が破壊されたり、放電による発熱によって回路配
線の損傷が生じることもなく、配線基板としての歩留り
が大幅に向上する。
【００５０】また、駆動回路接続端子３４，３４，・・・
に駆動回路（図示略）を接続し、静電気対策を施す必要
が無くなった際には、光導電素子４０を遮光し（光導電
素子に何等かのカバーを被せたり、テープを貼り付ける
等）、抵抗値を増加させて回路配線とガードリング１２
を絶縁させれば良い。回路配線とガードリング１２が絶
縁されることで、回路配線は駆動回路によってのみ駆動
されるようになる。従って、このマトリクス配線基板３
８においても、ガードリング１２を回路配線から切断除
去する必要がない。よって、回路配線の製造時から駆動
回路を接続するまでガードリング１２を接続したままに
することができ、静電気対策の必要な駆動回路の接続時
まで静電気対策を維持保障することができる。従って、
歩留りが従来に比して大幅に向上する。
に駆動回路（図示略）を接続し、静電気対策を施す必要
が無くなった際には、光導電素子４０を遮光し（光導電
素子に何等かのカバーを被せたり、テープを貼り付ける
等）、抵抗値を増加させて回路配線とガードリング１２
を絶縁させれば良い。回路配線とガードリング１２が絶
縁されることで、回路配線は駆動回路によってのみ駆動
されるようになる。従って、このマトリクス配線基板３
８においても、ガードリング１２を回路配線から切断除
去する必要がない。よって、回路配線の製造時から駆動
回路を接続するまでガードリング１２を接続したままに
することができ、静電気対策の必要な駆動回路の接続時
まで静電気対策を維持保障することができる。従って、
歩留りが従来に比して大幅に向上する。
【００５１】また、ガードリング１２と回路配線との導
通、絶縁を任意に繰返すことが可能であるので、回路配
線とガードリング１２とを絶縁し、回路配線の検査を行
なった後に、再び可変抵抗素子４０に外場を作用させて
可変抵抗素子４０の抵抗値を低減し、回路配線とガード
リングとを導通させることができる。従って、回路配線
の検査をいつでも行なうことができ、早期における回路
配線の検査が可能となる。従って、回路配線の不良を早
期に発見することができるので、製造損失を格段に抑え
ることが可能となる。
通、絶縁を任意に繰返すことが可能であるので、回路配
線とガードリング１２とを絶縁し、回路配線の検査を行
なった後に、再び可変抵抗素子４０に外場を作用させて
可変抵抗素子４０の抵抗値を低減し、回路配線とガード
リングとを導通させることができる。従って、回路配線
の検査をいつでも行なうことができ、早期における回路
配線の検査が可能となる。従って、回路配線の不良を早
期に発見することができるので、製造損失を格段に抑え
ることが可能となる。
【００５２】〔実施例４〕 実施例４のマトリクス配線基板として、実施例３の可変
抵抗素子４０の代りに図４に示すような可変抵抗回路４
２を適用するものを例示する。従って、マトリクス配線
基板の全体の概要図としては図３をもって省略する。
抵抗素子４０の代りに図４に示すような可変抵抗回路４
２を適用するものを例示する。従って、マトリクス配線
基板の全体の概要図としては図３をもって省略する。
【００５３】図４において、 Ｒo：抵抗４４（固定抵抗）の一定の抵抗値 Ｒv：外場によりＲL〜ＲH（Ｒo≒ＲL、Ｒo<<RH）まで変
化する可変抵抗素子（この可変抵抗素子には実施例３で
適用する各種可変抵抗素子を適用できる）４６の抵抗値 Ｔr：トランジスタ（スイッチング素子用トランジス
タ）（但し、Ｒon＜＜Ｒo、Ｒoff≧ＲH>>Ro、ここで、
Ｒon はトランジスタのスイッチングオン状態での抵抗
値であり、Ｒoffはトランジスタのスイッチングオフ状
態での抵抗値である。） ＶR：ガードリングの電位 Ｖx：ＲoとＲvの接点の電位であり且つトランジスタＴr
のゲート電位 Ｖs：回路配線の電位
化する可変抵抗素子（この可変抵抗素子には実施例３で
適用する各種可変抵抗素子を適用できる）４６の抵抗値 Ｔr：トランジスタ（スイッチング素子用トランジス
タ）（但し、Ｒon＜＜Ｒo、Ｒoff≧ＲH>>Ro、ここで、
Ｒon はトランジスタのスイッチングオン状態での抵抗
値であり、Ｒoffはトランジスタのスイッチングオフ状
態での抵抗値である。） ＶR：ガードリングの電位 Ｖx：ＲoとＲvの接点の電位であり且つトランジスタＴr
のゲート電位 Ｖs：回路配線の電位
【００５４】実施例４のマトリクス配線基板において、
静電気対策を施す時、即ち回路配線とガードリング１２
を導通するには、可変抵抗回路４２全体としての抵抗値
を下げてＶsとＶRの差を小さくすればよい。この場合、
まず外場によって可変抵抗素子４６の抵抗値ＲVを ＲV
＝ＲL≒Ｒoとする。 すると、Ｖx≒（ＶR＋Ｖs）／２ となる。 静電気によってＶsがＶRに対して負に帯電した時、Ｔr
がｎチャンネルＦＥＴ（Field Effect Transistor：電
界効果トランジスタ）であれば、Ｖsがソース電位とな
り、トランジスタＴrのゲートソース電圧Ｖgsは、 Ｖgs＝Ｖx−Ｖs ≒（ＶR−Ｖs）／２ となる。 トランジスタＴr のしきい値電圧Ｖth（数Ｖ）に対してＶgsが、 Ｖgs≒（ＶR−Ｖs）／２≧Ｖth となると、トランジスタＴrはスイッチング オン状態となり、ガードリング１２と回路配線の間の抵抗Ｒは、 Ｒ≒（２Ｒo・Ｒon）／（２Ｒo＋Ｒon） ≒（２Ｒo・Ｒon）／２Ｒo （∵Ｒon<<Ro） ≒Ｒon 従って、可変抵抗回路４２全体としての抵抗値Ｒは大幅
に低下し、除電速度を格段に大きくすることができる。
静電気対策を施す時、即ち回路配線とガードリング１２
を導通するには、可変抵抗回路４２全体としての抵抗値
を下げてＶsとＶRの差を小さくすればよい。この場合、
まず外場によって可変抵抗素子４６の抵抗値ＲVを ＲV
＝ＲL≒Ｒoとする。 すると、Ｖx≒（ＶR＋Ｖs）／２ となる。 静電気によってＶsがＶRに対して負に帯電した時、Ｔr
がｎチャンネルＦＥＴ（Field Effect Transistor：電
界効果トランジスタ）であれば、Ｖsがソース電位とな
り、トランジスタＴrのゲートソース電圧Ｖgsは、 Ｖgs＝Ｖx−Ｖs ≒（ＶR−Ｖs）／２ となる。 トランジスタＴr のしきい値電圧Ｖth（数Ｖ）に対してＶgsが、 Ｖgs≒（ＶR−Ｖs）／２≧Ｖth となると、トランジスタＴrはスイッチング オン状態となり、ガードリング１２と回路配線の間の抵抗Ｒは、 Ｒ≒（２Ｒo・Ｒon）／（２Ｒo＋Ｒon） ≒（２Ｒo・Ｒon）／２Ｒo （∵Ｒon<<Ro） ≒Ｒon 従って、可変抵抗回路４２全体としての抵抗値Ｒは大幅
に低下し、除電速度を格段に大きくすることができる。
【００５５】同様に、トランジスタＴrがｎチャンネル
ＦＥＴであって、ＶsがＶRに対して正に帯電した時に
は、ＶRがソース電位となり、トランジスタＴrのＶgs
は、 Ｖgs＝Ｖx−ＶR ≒（Ｖs−ＶR）／２ となる。 Ｖthに対してＶgsが Ｖgs≒（Ｖs−ＶR）／２≧Ｖth
となると、トランジスタＴrはスイッチングオン状態と
なり、Ｒ≒Ｒon となる。従って、可変抵抗回路４２全
体としての抵抗値Ｒは大幅に低下し、除電速度を格段に
大きくすることができる。
ＦＥＴであって、ＶsがＶRに対して正に帯電した時に
は、ＶRがソース電位となり、トランジスタＴrのＶgs
は、 Ｖgs＝Ｖx−ＶR ≒（Ｖs−ＶR）／２ となる。 Ｖthに対してＶgsが Ｖgs≒（Ｖs−ＶR）／２≧Ｖth
となると、トランジスタＴrはスイッチングオン状態と
なり、Ｒ≒Ｒon となる。従って、可変抵抗回路４２全
体としての抵抗値Ｒは大幅に低下し、除電速度を格段に
大きくすることができる。
【００５６】また、トランジスタＴr がｐチャンネルの
場合であっても、ＶRに対するＶsの帯電電位の符号によ
るソース電位を上記ｎチャンネルの場合と逆に見立てる
ことで、全く同様の効果を得ることができる。
場合であっても、ＶRに対するＶsの帯電電位の符号によ
るソース電位を上記ｎチャンネルの場合と逆に見立てる
ことで、全く同様の効果を得ることができる。
【００５７】回路配線の検査または回路配線の駆動時
で、回路配線とガードリング１２とを絶縁するには、可
変抵抗回路４２の全体としての抵抗値Ｒを大きくすれば
良い。その為にはまず、外場によって可変抵抗素子４６
の抵抗値Ｒvを Ｒv＝ＲH>>Ro にする。 すると、Ｒv>>Ro であるから、Ｖx≒ＶR となる。 回路配線の検査や駆動を行なうために回路配線に印加す
る電位の範囲を ＶsL≦Ｖs≦ＶsH として表わすと、 Ｖsに対して、ＶRを以下に示すようにすることで、トラ
ンジスタＴrは確実にスイッチングオフ状態を保つこと
になる。 トランジスタＴrがｎチャンネルＦＥＴの場合、ＶR＜
ＶsL トランジスタＴrがｐチャンネルＦＥＴの場合、ＶR＞
ＶsH
で、回路配線とガードリング１２とを絶縁するには、可
変抵抗回路４２の全体としての抵抗値Ｒを大きくすれば
良い。その為にはまず、外場によって可変抵抗素子４６
の抵抗値Ｒvを Ｒv＝ＲH>>Ro にする。 すると、Ｒv>>Ro であるから、Ｖx≒ＶR となる。 回路配線の検査や駆動を行なうために回路配線に印加す
る電位の範囲を ＶsL≦Ｖs≦ＶsH として表わすと、 Ｖsに対して、ＶRを以下に示すようにすることで、トラ
ンジスタＴrは確実にスイッチングオフ状態を保つこと
になる。 トランジスタＴrがｎチャンネルＦＥＴの場合、ＶR＜
ＶsL トランジスタＴrがｐチャンネルＦＥＴの場合、ＶR＞
ＶsH
【００５８】トランジスタＴrがスイッチングオフの
時、回路配線とガードリング１２との間の抵抗値Ｒは、 Ｒ＝ＲH＋Ｒo ≒ＲH となる。 この抵抗値Ｒは駆動回路の能力にもよるが、一般的に１
０5Ω以上であれば良好である。
時、回路配線とガードリング１２との間の抵抗値Ｒは、 Ｒ＝ＲH＋Ｒo ≒ＲH となる。 この抵抗値Ｒは駆動回路の能力にもよるが、一般的に１
０5Ω以上であれば良好である。
【００５９】従って、この実施例４のマトリクス配線基
板において、回路配線とガードリング１２とを導通させ
るには、可変抵抗回路４２の抵抗を小さくすればよく、
回路配線とガードリング１２とを導通させておくこと
で、ソース配線１８とゲート配線１６とが短絡している
ので、それらの間に静電気による電位差が生じることが
なくなる。よって、放電が起こらず、画素用ＴＦＴの絶
縁体や半導体が破壊されたり、放電による発熱によって
回路配線の損傷が生じることもなく、配線基板としての
歩留りが大幅に向上する。
板において、回路配線とガードリング１２とを導通させ
るには、可変抵抗回路４２の抵抗を小さくすればよく、
回路配線とガードリング１２とを導通させておくこと
で、ソース配線１８とゲート配線１６とが短絡している
ので、それらの間に静電気による電位差が生じることが
なくなる。よって、放電が起こらず、画素用ＴＦＴの絶
縁体や半導体が破壊されたり、放電による発熱によって
回路配線の損傷が生じることもなく、配線基板としての
歩留りが大幅に向上する。
【００６０】また、駆動回路接続端子３４に駆動回路を
接続し、静電気対策を施す必要が無くなった際には、可
変抵抗回路４２の抵抗値を増加させて回路配線とガード
リング１２とを絶縁させれば良い。回路配線とガードリ
ング１２とが絶縁されることで、回路配線は駆動回路に
よってのみ駆動されるようになる。従って、この実施例
４のマトリクス配線基板においても、ガードリング１２
を回路配線から切断除去する必要がない。よって、回路
配線の製造時から駆動回路を接続するまでガードリング
１２を接続したままにすることができ、静電気対策の必
要な駆動回路の接続時まで静電気対策を維持保障するこ
とができる。従って、歩留りが従来に比して大幅に向上
する。
接続し、静電気対策を施す必要が無くなった際には、可
変抵抗回路４２の抵抗値を増加させて回路配線とガード
リング１２とを絶縁させれば良い。回路配線とガードリ
ング１２とが絶縁されることで、回路配線は駆動回路に
よってのみ駆動されるようになる。従って、この実施例
４のマトリクス配線基板においても、ガードリング１２
を回路配線から切断除去する必要がない。よって、回路
配線の製造時から駆動回路を接続するまでガードリング
１２を接続したままにすることができ、静電気対策の必
要な駆動回路の接続時まで静電気対策を維持保障するこ
とができる。従って、歩留りが従来に比して大幅に向上
する。
【００６１】また、ガードリング１２と回路配線との導
通、絶縁を任意に繰返すことが可能であるので、回路配
線とガードリング１２とを絶縁し、回路配線の検査を行
なった後に、再び可変抵抗素子４６に外場を作用させて
可変抵抗回路４２の抵抗値を低減し、回路配線とガード
リング１２とを導通させることができる。従って、回路
配線の検査をいつでも行なうことができ、早期における
回路配線の検査が可能となる。従って、回路配線の不良
を早期に発見することができるので、製造損失を格段に
抑えることが可能となる。
通、絶縁を任意に繰返すことが可能であるので、回路配
線とガードリング１２とを絶縁し、回路配線の検査を行
なった後に、再び可変抵抗素子４６に外場を作用させて
可変抵抗回路４２の抵抗値を低減し、回路配線とガード
リング１２とを導通させることができる。従って、回路
配線の検査をいつでも行なうことができ、早期における
回路配線の検査が可能となる。従って、回路配線の不良
を早期に発見することができるので、製造損失を格段に
抑えることが可能となる。
【００６２】〔実施例５〕 実施例５のマトリクス配線基板の回路の基本構成を図５
を参照して説明する。図５は、この例の回路の保護回路
部分の基本構成を示すもので、この例の回路は、先の実
施例でそれぞれ説明したガードリング１２に接続される
接続配線７１と、先の実施例で説明したゲート配線１６
またはソース配線１８に接続される接続配線７０との間
に、メイントランジスタＴｒ0(スイッチング素子用トラ
ンジスタ)を組み込み、このメイントランジスタＴｒ0に
対して露光により抵抗値が減少する可変抵抗素子７２
(抵抗値Ｒ1)と抵抗７３（固定抵抗）（抵抗値Ｒ2）を接
続して構成されている。
を参照して説明する。図５は、この例の回路の保護回路
部分の基本構成を示すもので、この例の回路は、先の実
施例でそれぞれ説明したガードリング１２に接続される
接続配線７１と、先の実施例で説明したゲート配線１６
またはソース配線１８に接続される接続配線７０との間
に、メイントランジスタＴｒ0(スイッチング素子用トラ
ンジスタ)を組み込み、このメイントランジスタＴｒ0に
対して露光により抵抗値が減少する可変抵抗素子７２
(抵抗値Ｒ1)と抵抗７３（固定抵抗）（抵抗値Ｒ2）を接
続して構成されている。
【００６３】この回路において、可変抵抗素子７２の両
端の電圧をＶ1、抵抗７３の両端の電圧をＶ2、静電気の
発生によりメイントランジスタＴｒ0に接続配線７０、
７１を介して負荷される電圧をＶseとすると、配線基板
の製造工程中においては、Ｒ1≒Ｒ2とすることによって
Ｖ1≒Ｖse／２となる。ここで、Ｖse≧２Ｖt（Ｖt＝メ
イントランジスタＴｒ0のしきい値）の場合、Ｖ1≧Ｖt
となり、 メイントランジスタＴｒ0はオン状態になるの
で放電される。この構成では、 Ｖseの正負にかかわら
ず、常に動作して静電気から回路配線を保護する。次
に、この回路が適用された液晶表示装置がバックライト
を利用する形式のものであって、この装置で液晶を表示
する時は、可変抵抗素子７２にバックライトの光が照射
されると、その抵抗値が下がるのでＲ2≫Ｒ1の関係にな
り、Ｖse≒Ｖ2≫Ｖ1≒０の関係となる。従ってガードリ
ング１２の電位Ｖ0を回路の中で最も負の電圧に設定し
ておけば、メイントランジスタＴｒ0（ｎチャンネルＴ
ＦＴ）は、オフになったままであり、液晶表示装置の表
示に影響を与えないだけでなく、電力消費も小さく抑え
ることができる。
端の電圧をＶ1、抵抗７３の両端の電圧をＶ2、静電気の
発生によりメイントランジスタＴｒ0に接続配線７０、
７１を介して負荷される電圧をＶseとすると、配線基板
の製造工程中においては、Ｒ1≒Ｒ2とすることによって
Ｖ1≒Ｖse／２となる。ここで、Ｖse≧２Ｖt（Ｖt＝メ
イントランジスタＴｒ0のしきい値）の場合、Ｖ1≧Ｖt
となり、 メイントランジスタＴｒ0はオン状態になるの
で放電される。この構成では、 Ｖseの正負にかかわら
ず、常に動作して静電気から回路配線を保護する。次
に、この回路が適用された液晶表示装置がバックライト
を利用する形式のものであって、この装置で液晶を表示
する時は、可変抵抗素子７２にバックライトの光が照射
されると、その抵抗値が下がるのでＲ2≫Ｒ1の関係にな
り、Ｖse≒Ｖ2≫Ｖ1≒０の関係となる。従ってガードリ
ング１２の電位Ｖ0を回路の中で最も負の電圧に設定し
ておけば、メイントランジスタＴｒ0（ｎチャンネルＴ
ＦＴ）は、オフになったままであり、液晶表示装置の表
示に影響を与えないだけでなく、電力消費も小さく抑え
ることができる。
【００６４】よって、前記可変抵抗素子７２と抵抗７３
のいずれにおいても、液晶表示するときは、それらの抵
抗値が大きい方が良いと言えるが、液晶表示装置の薄膜
トランジスタの構成材料で前記可変抵抗素子７２や抵抗
７３を製造するためには、薄膜トランジスタのオフ抵抗
を利用するのが現実的に好ましい。このような配慮か
ら、液晶表示装置に用いて好適な構成として図６に示す
構成を採用することができる。
のいずれにおいても、液晶表示するときは、それらの抵
抗値が大きい方が良いと言えるが、液晶表示装置の薄膜
トランジスタの構成材料で前記可変抵抗素子７２や抵抗
７３を製造するためには、薄膜トランジスタのオフ抵抗
を利用するのが現実的に好ましい。このような配慮か
ら、液晶表示装置に用いて好適な構成として図６に示す
構成を採用することができる。
【００６５】図６に示す構成では、メイントランジスタ
Ｔｒ0に対して第１トランジスタＴｒ1（抵抗値可変型ト
ランジスタ）と第２トランジスタＴｒ2（所定抵抗値保
持型トランジスタ）を接続して設けたものであり、この
図６に示す回路の等価回路を図７に示す。図７に示す等
価回路においては、メイントランジスタＴｒ0 に対し、
第２トランジスタＴｒ2のオフ抵抗をＲOFF2 とした抵抗
７４、および、ダイオードＤ2と、第１トランジスタＴ
ｒ1のオフ抵抗をＲOFF1とした可変抵抗素子７５、およ
び、ダイオードＤ1をそれぞれ接続した構成になる。こ
の等価回路において、ガードリング１２を最も負の電圧
に設定しておけば、ダイオードＤ1、Ｄ2は逆バイアスに
なるために、抵抗７４と可変抵抗素子７５とに電流が流
れ、抵抗比ＲOFF2／ＲOFF1でメイントランジスタＴｒ0
のゲート電圧が決まる。ここでバックライトの光により
ＲOFF2≫ＲOFF1となると、メイントランジスタＴｒ0の
ゲート・ソース間電圧は、ＶGS≒０となり、メイントラ
ンジスタＴｒ0はオフ状態を保つ。
Ｔｒ0に対して第１トランジスタＴｒ1（抵抗値可変型ト
ランジスタ）と第２トランジスタＴｒ2（所定抵抗値保
持型トランジスタ）を接続して設けたものであり、この
図６に示す回路の等価回路を図７に示す。図７に示す等
価回路においては、メイントランジスタＴｒ0 に対し、
第２トランジスタＴｒ2のオフ抵抗をＲOFF2 とした抵抗
７４、および、ダイオードＤ2と、第１トランジスタＴ
ｒ1のオフ抵抗をＲOFF1とした可変抵抗素子７５、およ
び、ダイオードＤ1をそれぞれ接続した構成になる。こ
の等価回路において、ガードリング１２を最も負の電圧
に設定しておけば、ダイオードＤ1、Ｄ2は逆バイアスに
なるために、抵抗７４と可変抵抗素子７５とに電流が流
れ、抵抗比ＲOFF2／ＲOFF1でメイントランジスタＴｒ0
のゲート電圧が決まる。ここでバックライトの光により
ＲOFF2≫ＲOFF1となると、メイントランジスタＴｒ0の
ゲート・ソース間電圧は、ＶGS≒０となり、メイントラ
ンジスタＴｒ0はオフ状態を保つ。
【００６６】以上のことから、図６に示す第１トランジ
スタＴｒ1と第２トランジスタＴｒ2は、液晶表示装置を
表示する時は、ＲOFF2≫ＲOFF1（ＲOFF2とＲOFF1はそれ
ぞれ、第１トランジスタＴｒ1と第２トランジスタＴｒ2
のオフ抵抗）となることが要求される。光によってこの
ような状況を具体的に作るためには、透過型液晶表示装
置の場合、前述したようにバックライトを利用すること
が可能である。このような透過型の液晶表示装置に前記
第１トランジスタＴｒ1と第２トランジスタＴｒ2を具体
的に組み込んだ構造の一例を図８と図９に示す。
スタＴｒ1と第２トランジスタＴｒ2は、液晶表示装置を
表示する時は、ＲOFF2≫ＲOFF1（ＲOFF2とＲOFF1はそれ
ぞれ、第１トランジスタＴｒ1と第２トランジスタＴｒ2
のオフ抵抗）となることが要求される。光によってこの
ような状況を具体的に作るためには、透過型液晶表示装
置の場合、前述したようにバックライトを利用すること
が可能である。このような透過型の液晶表示装置に前記
第１トランジスタＴｒ1と第２トランジスタＴｒ2を具体
的に組み込んだ構造の一例を図８と図９に示す。
【００６７】図８は、図１２に示すような透過型の液晶
表示装置に組み込む場合の第１トランジスタＴｒ1の具
体的構造の一例を示すものであり、この構成の第１トラ
ンジスタＴｒ1であれば、図１２に示す基板５０とゲー
ト絶縁層５１とゲート電極５４と半導体層５５とドレイ
ン電極５６とソース電極５７を形成して液晶表示装置を
製造する場合の工程をそのまま流用して第１トランジス
タＴｒ1を作り込むことができる。
表示装置に組み込む場合の第１トランジスタＴｒ1の具
体的構造の一例を示すものであり、この構成の第１トラ
ンジスタＴｒ1であれば、図１２に示す基板５０とゲー
ト絶縁層５１とゲート電極５４と半導体層５５とドレイ
ン電極５６とソース電極５７を形成して液晶表示装置を
製造する場合の工程をそのまま流用して第１トランジス
タＴｒ1を作り込むことができる。
【００６８】即ち、図１２に示すスイッチング素子５３
を製造する場合に行うフォトリソグラフィ工程の際に用
いるフォトマスクに第１トランジスタ形成用のパターン
を追加して設け、この追加パターンを利用して成膜やエ
ッチングを繰り返し施すことにより、スイッチング素子
５３の形成と同時に第１トランジスタＴｒ1形成用の処
理を行なって第１トランジスタＴｒ1を形成することが
できる。
を製造する場合に行うフォトリソグラフィ工程の際に用
いるフォトマスクに第１トランジスタ形成用のパターン
を追加して設け、この追加パターンを利用して成膜やエ
ッチングを繰り返し施すことにより、スイッチング素子
５３の形成と同時に第１トランジスタＴｒ1形成用の処
理を行なって第１トランジスタＴｒ1を形成することが
できる。
【００６９】図８に示す第１トランジスタＴｒ1は、基
板５０上にＩＴＯなどの透明導電膜からなるゲート電極
８０を形成し、基板５０とゲート電極８０をゲート絶縁
膜５１で覆い、その上に半導体層５５を積層し、半導体
層５５上にイオンドープした半導体層５５ａを形成し、
その一部をエッチングにより除去するとともに、ドレイ
ン電極５６’とソース電極５７’を形成することでチャ
ネルエッチ型の薄膜トランジスタ構造としてスイッチン
グ素子としたものである。
板５０上にＩＴＯなどの透明導電膜からなるゲート電極
８０を形成し、基板５０とゲート電極８０をゲート絶縁
膜５１で覆い、その上に半導体層５５を積層し、半導体
層５５上にイオンドープした半導体層５５ａを形成し、
その一部をエッチングにより除去するとともに、ドレイ
ン電極５６’とソース電極５７’を形成することでチャ
ネルエッチ型の薄膜トランジスタ構造としてスイッチン
グ素子としたものである。
【００７０】図９は第２トランジスタＴｒ2の具体的構
造の一例を示すものであり、この構成の第２トランジス
タＴｒ2であれば、図１２に示す構造の液晶基板を製造
する工程を利用して第２トランジスタＴｒ2を作り込む
ことができる。図９に示す第２トランジスタＴｒ2は、
基板５０上に金属などの遮光性導電膜からなるゲート電
極８１を形成し、基板５０とゲート電極８１をゲート絶
縁膜５１で覆い、その上に半導体層５５を積層し、半導
体層５５上にイオンドープした半導体層５５ａを形成
し、その一部をエッチングにより除去するとともに、ド
レイン電極５６’’とソース電極５７’’を形成するこ
とでチャネルエッチ型の薄膜トランジスタ構造としてス
イッチング素子としたものである。この例の第２トラン
ジスタＴｒ2を製造する場合においても先に説明した第
１トランジスタＴｒ1の場合と同様に、スイッチング素
子５３を形成する工程を利用して製造することができ
る。
造の一例を示すものであり、この構成の第２トランジス
タＴｒ2であれば、図１２に示す構造の液晶基板を製造
する工程を利用して第２トランジスタＴｒ2を作り込む
ことができる。図９に示す第２トランジスタＴｒ2は、
基板５０上に金属などの遮光性導電膜からなるゲート電
極８１を形成し、基板５０とゲート電極８１をゲート絶
縁膜５１で覆い、その上に半導体層５５を積層し、半導
体層５５上にイオンドープした半導体層５５ａを形成
し、その一部をエッチングにより除去するとともに、ド
レイン電極５６’’とソース電極５７’’を形成するこ
とでチャネルエッチ型の薄膜トランジスタ構造としてス
イッチング素子としたものである。この例の第２トラン
ジスタＴｒ2を製造する場合においても先に説明した第
１トランジスタＴｒ1の場合と同様に、スイッチング素
子５３を形成する工程を利用して製造することができ
る。
【００７１】また、図８と図９に示すスイッチング素子
構造を採用する場合においては、これらと同様な構造を
採用してメイントランジスタＴｒ0を基板５０上に形成
する必要を生じるが、この際のメイントランジスタＴｒ
0にあっては、液晶表示する ときはオフとなるが、液晶
の駆動回路の負担を増やさないために、ＲOFF0（メイン
トランジスタＴｒ0のオフ抵抗）はできるだけ大きい方
が好ましい。そのためには、表示の際に、メイントラン
ジスタＴｒ0にバックライトが入射し、オフ抵抗が上昇
することを抑えなければならないので、図９に示す第２
トランジスタＴｒ2と同じような遮光性導電膜でゲート
電極を構成すれば良い。従って図９と同様の構成にする
ことによりメイントランジスタＴｒ0が得られる。更
に、通常、液晶表示装置の上面側からの入射光を防ぐ目
的でライトシールドと呼ばれる遮光膜で薄膜トランジス
タの上部を覆う構成とすることがあるが、メイントラン
ジスタＴｒ0に対しては、ＲOFF0を大きくする効果があ
るので、この遮光膜を前記構造に適用することも有用で
ある。
構造を採用する場合においては、これらと同様な構造を
採用してメイントランジスタＴｒ0を基板５０上に形成
する必要を生じるが、この際のメイントランジスタＴｒ
0にあっては、液晶表示する ときはオフとなるが、液晶
の駆動回路の負担を増やさないために、ＲOFF0（メイン
トランジスタＴｒ0のオフ抵抗）はできるだけ大きい方
が好ましい。そのためには、表示の際に、メイントラン
ジスタＴｒ0にバックライトが入射し、オフ抵抗が上昇
することを抑えなければならないので、図９に示す第２
トランジスタＴｒ2と同じような遮光性導電膜でゲート
電極を構成すれば良い。従って図９と同様の構成にする
ことによりメイントランジスタＴｒ0が得られる。更
に、通常、液晶表示装置の上面側からの入射光を防ぐ目
的でライトシールドと呼ばれる遮光膜で薄膜トランジス
タの上部を覆う構成とすることがあるが、メイントラン
ジスタＴｒ0に対しては、ＲOFF0を大きくする効果があ
るので、この遮光膜を前記構造に適用することも有用で
ある。
【００７２】一方、前記第１トランジスタＴｒ1と第２
トランジスタＴｒ2に対し、製造工程中などにおいて静
電気対策を必要とする時は、ＲOFF2≒ＲOFF1であること
が求められるので、前記抵抗のバランスが保たれるよう
に、ライトシールドなどの遮光膜は両方付けるか、両方
付けないかにすることが好ましい。前記遮光膜を片側の
みに付けると、片側だけからの光では前記抵抗値のアン
バランスが生じる。
トランジスタＴｒ2に対し、製造工程中などにおいて静
電気対策を必要とする時は、ＲOFF2≒ＲOFF1であること
が求められるので、前記抵抗のバランスが保たれるよう
に、ライトシールドなどの遮光膜は両方付けるか、両方
付けないかにすることが好ましい。前記遮光膜を片側の
みに付けると、片側だけからの光では前記抵抗値のアン
バランスが生じる。
【００７３】なお、液晶表示装置の製造工程中におい
て、光は、基板５０の下方から入射することはなく、上
から入射するが、仮に下から入射した場合、ＲOFF2≒Ｒ
OFF1の関係を保つためには、上からの入射光を遮断する
遮光膜を付けない方が良く、表示させる段階で上からの
入射光を遮断すべく、遮光性の樹脂等をコーティングす
るか液晶表示装置の筺体構成材料で覆って遮光するなど
の手段を講じることが理想的である。
て、光は、基板５０の下方から入射することはなく、上
から入射するが、仮に下から入射した場合、ＲOFF2≒Ｒ
OFF1の関係を保つためには、上からの入射光を遮断する
遮光膜を付けない方が良く、表示させる段階で上からの
入射光を遮断すべく、遮光性の樹脂等をコーティングす
るか液晶表示装置の筺体構成材料で覆って遮光するなど
の手段を講じることが理想的である。
【００７４】
【発明の効果】本発明のマトリクス配線基板は、基板上
に、回路配線と、前記回路配線と接続されるガードリン
グと、回路配線とガードリングの導通、絶縁を制御する
接断部と、回路配線の検査時または駆動時に駆動回路を
接続する駆動回路接続端子が形成されてなるもので、製
造時には、接断部にかかる外場を制御して回路配線とガ
ードリングとを導通させておくものである。回路配線と
ガードリングとを導通させておくことで、回路配線中の
各配線が短絡しているので、それらの間に静電気による
電位差が生じることがなくなり、同電位となる。よっ
て、放電が起こらず、画素用ＴＦＴの絶縁体や半導体が
破壊されたり、放電による発熱によって回路配線の損傷
が生じることもなく、配線基板としての歩留りが大幅に
向上する。
に、回路配線と、前記回路配線と接続されるガードリン
グと、回路配線とガードリングの導通、絶縁を制御する
接断部と、回路配線の検査時または駆動時に駆動回路を
接続する駆動回路接続端子が形成されてなるもので、製
造時には、接断部にかかる外場を制御して回路配線とガ
ードリングとを導通させておくものである。回路配線と
ガードリングとを導通させておくことで、回路配線中の
各配線が短絡しているので、それらの間に静電気による
電位差が生じることがなくなり、同電位となる。よっ
て、放電が起こらず、画素用ＴＦＴの絶縁体や半導体が
破壊されたり、放電による発熱によって回路配線の損傷
が生じることもなく、配線基板としての歩留りが大幅に
向上する。
【００７５】また、駆動回路を駆動回路接続端子に接続
して静電気対策を施す必要が無くなった際には、接断部
を外場から遮断して回路配線とガードリングとを絶縁す
る。回路配線とガードリングとが絶縁されることで、回
路配線は駆動回路からの信号に忠実に駆動されるように
なる。
して静電気対策を施す必要が無くなった際には、接断部
を外場から遮断して回路配線とガードリングとを絶縁す
る。回路配線とガードリングとが絶縁されることで、回
路配線は駆動回路からの信号に忠実に駆動されるように
なる。
【００７６】従って、本発明のマトリクス配線基板にお
いては、ガードリングを回路配線から切断除去する必要
がない。よって、回路配線の製造時から駆動回路を接続
するまでガードリングを接続したままにすることがで
き、静電気対策の必要な駆動回路の接続時まで静電気対
策を維持保障することができる。さらに、ガードリング
を切断除去しないことから、従来では切断時に基板と切
削用具の間で多発していた静電気による損傷を本発明で
は受けることがない。従って、歩留りが従来に比して大
幅に向上する。
いては、ガードリングを回路配線から切断除去する必要
がない。よって、回路配線の製造時から駆動回路を接続
するまでガードリングを接続したままにすることがで
き、静電気対策の必要な駆動回路の接続時まで静電気対
策を維持保障することができる。さらに、ガードリング
を切断除去しないことから、従来では切断時に基板と切
削用具の間で多発していた静電気による損傷を本発明で
は受けることがない。従って、歩留りが従来に比して大
幅に向上する。
【００７７】また、ガードリングと回路配線との導通、
絶縁を任意に繰返すことが可能であるので、回路配線と
ガードリングとを絶縁し、回路配線の検査を行なった後
に、再び回路配線とガードリングとを導通させることが
できる。従って、回路配線の検査をいつでも行なうこと
ができ、早期における回路配線の検査が可能となる。従
って、回路配線の不良を早期に発見することができるの
で、製造損失を格段に抑えることが可能となる。
絶縁を任意に繰返すことが可能であるので、回路配線と
ガードリングとを絶縁し、回路配線の検査を行なった後
に、再び回路配線とガードリングとを導通させることが
できる。従って、回路配線の検査をいつでも行なうこと
ができ、早期における回路配線の検査が可能となる。従
って、回路配線の不良を早期に発見することができるの
で、製造損失を格段に抑えることが可能となる。
【００７８】更に、製造工程中は、マトリクス状に配さ
れている回路配線は、互いに導通されているために、静
電気が発生したとしても、電位差が生じないために、配
線間での放電が起こらず、画素用薄膜トランジスタ、絶
縁膜や回路配線の損傷が生じない。また、アクティブマ
トリクス液晶表示装置に適用する場合に、薄膜トランジ
スタを接断素子として使用できるので、工程を増加させ
ることなく本願発明構造を採用できる。更にまた、透過
型液晶表示装置に適用するならば、外場としてバックラ
イトの光を利用することができるために、製品としてコ
ストアップさせることなく静電気対策をとることがで
き、むしろ、静電気事故による不良品を生じないので歩
留まりが向上し、コストダウンに寄与する。
れている回路配線は、互いに導通されているために、静
電気が発生したとしても、電位差が生じないために、配
線間での放電が起こらず、画素用薄膜トランジスタ、絶
縁膜や回路配線の損傷が生じない。また、アクティブマ
トリクス液晶表示装置に適用する場合に、薄膜トランジ
スタを接断素子として使用できるので、工程を増加させ
ることなく本願発明構造を採用できる。更にまた、透過
型液晶表示装置に適用するならば、外場としてバックラ
イトの光を利用することができるために、製品としてコ
ストアップさせることなく静電気対策をとることがで
き、むしろ、静電気事故による不良品を生じないので歩
留まりが向上し、コストダウンに寄与する。
【図１】図１は実施例１のマトリクス配線基板の回路図
である。
である。
【図２】図２は実施例２のマトリクス配線基板の回路図
である。
である。
【図３】図３は実施例３のマトリクス配線基板の回路図
である。
である。
【図４】図４は実施例４のマトリクス配線基板の接断部
の回路図である。
の回路図である。
【図５】図５は実施例５のマトリクス配線基板の接断部
の基本構成図である。
の基本構成図である。
【図６】図６は図５に示す基本構成図の具体的回路を示
す回路図である。
す回路図である。
【図７】図７は図６に示す回路の等価回路図である。
【図８】図８は実施例５に用いられる第１のトランジス
タの具体的構造の一例を示す構成図である。
タの具体的構造の一例を示す構成図である。
【図９】図９は実施例５に用いられる第２のトランジス
タの具体的構造の一例を示す構成図である。
タの具体的構造の一例を示す構成図である。
【図１０】図１０は従来例のマトリクス配線基板の回路
図である。
図である。
【図１１】図１１はアクティブマトリクス液晶表示装置
の一構造例の要部を示す平面図である。
の一構造例の要部を示す平面図である。
【図１２】図１２は図１１のＡーＡ線に沿う断面図であ
る。
る。
１０ マトリクス配線基板 １２ ガードリング １４ 画素エリア １６ ゲート配線 １８ ソース配線 ２０ スイッチング素子 ２２ 画素電極 ２４ 基板 ２６ マトリクス配線基板 ２８ 給電部 ３０ 接断スイッチング素子 ３２ 接断部 ３６ マトリクス配線基板 ３８ マトリクス配線基板 ４０ 可変抵抗素子 ４２ 可変抵抗回路 ４４ 抵抗 ４６ 可変抵抗素子 ７２ 可変抵抗素子 ７５ 可変抵抗素子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G23F 11/00,15/00 G21D 1/00 G23C 18/42
Claims (7)
- 【請求項１】 基板上にマトリクス状に回路配線が形成
されたマトリクス配線基板において、回路配線の外周部
に前記回路配線と接続されるガードリングが形成され、
各回路配線とガードリングの間に各回路配線とガードリ
ングの導通、絶縁を制御する接断部がそれぞれ介設され
るとともに、該接断部と各回路配線の間に回路配線の検
査時または駆動時に駆動回路を接続する駆動回路接続端
子が設けられ、 前記接断部が、回路配線とガードリングの導通、絶縁を
切替える接断スイッチング素子と、該接断スイッチング
素子を制御する給電部とから構成されている ことを特徴
とするマトリクス配線基板。 - 【請求項２】 請求項１記載のマトリクス配線基板にお
いて、 前記接断スイッチング素子が薄膜トランジスタであり、
前記給電部が太陽電池であることを特徴とするマトリク
ス配線基板。 - 【請求項３】 基板上にマトリクス状に回路配線が形成
されたマトリクス配線基板において、回路配線の外周部
に前記回路配線と接続されるガードリングが形成され、
各回路配線とガードリングの間に各回路配線とガードリ
ングの導通、絶縁を制御する接断部がそれぞれ介設され
るとともに、該接断部と各回路配線の間に回路配線の検
査時または駆動時に駆動回路を接続する駆動回路接続端
子が設けられ、 前記接断部が、外場によって電気抵抗値が変化すること
で前記各回路配線とガードリングの導通、絶縁を制御す
る可変抵抗素子で構成されていることを特徴とするマト
リクス配線基板。 - 【請求項４】 基板上にマトリクス状に回路配線が形成
されたマトリクス配線基板において、回路配線の外周部
に前記回路配線と接続されるガードリングが形成され、
各回路配線とガードリングの間に各回路配線とガードリ
ングの導通、絶縁を制御する接断部がそれぞれ介設され
るとともに、該接断部と各回路配線の間に回路配線の検
査時または駆動時に駆動回路を接続する駆動回路接続端
子が設 けられ、 前記接断部が、可変抵抗と固定抵抗を前記各回路配線と
前記ガードリングの間に直列接続し、スイッチング素子
用トランジスタを前記直列接続点に接続するとともに前
記可変抵抗と固定抵抗に並列関係にて前記各回路配線と
前記ガードリングに接続してなる可変抵抗回路で構成さ
れていることを特徴とするマトリクス配線基板。 - 【請求項５】 基板上にマトリクス状に回路配線が形成
されたマトリクス配線基板において、回路配線の外周部
に前記回路配線と接続されるガードリングが形成され、
各回路配線とガードリングの間に各回路配線とガードリ
ングの導通、絶縁を制御する接断部がそれぞれ介設され
るとともに、該接断部と各回路配線の間に回路配線の検
査時または駆動時に駆動回路を接続する駆動回路接続端
子が設けられ、 前記接断部が、所定の光方向に感応して抵抗値を可変と
するトランジスタと前記所定の光方向には不感応で所定
抵抗値を保持するトランジスタを前記各回路配線と前記
ガードリングの間に直列接続し、スイッチング素子用ト
ランジスタを前記直列接続点に接続するとともに前記抵
抗値可変型トランジスタと所定抵抗値保持型トランジス
タに並列関係にて前記各回路配線と前記ガードリングに
接続してなる可変抵抗回路で構成されていることを特徴
とするマトリクス配線基板。 - 【請求項６】 基板上にマトリクス状に回路配線が形成
されたマトリクス配線基板において、回路配線の外周部
に前記回路配線と接続されるガードリングが形成され、
各回路配線とガードリングの間に介設された接断スイッ
チング素子と複数の接断スイッチング素子に対して共通
に接続された給電部とから構成されて各回路配線とガー
ドリングの導通、絶縁を制御する接断部が設けられると
ともに、該接断部と各回路配線の間に回路配線の検査時
または駆動時に駆動回路を接続する駆動回路接続端子が
設けられたことを特徴とするマトリクス配線基板。 - 【請求項７】 請求項６記載のマトリクス配線基板にお
いて、前記接断スイッチング素子が薄膜トランジスタで
あり、前記給電部が太陽電池であることを特徴とするマ
トリクス配線基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2946293A JP2766442B2 (ja) | 1992-06-03 | 1993-02-18 | マトリクス配線基板 |
| US08/068,461 US5497146A (en) | 1992-06-03 | 1993-05-27 | Matrix wiring substrates |
| TW082110970A TW297117B (ja) | 1992-07-10 | 1993-12-24 | |
| KR1019930031272A KR0152295B1 (ko) | 1993-02-18 | 1993-12-30 | 매트릭스 배선기판 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14300992 | 1992-06-03 | ||
| JP4-143009 | 1992-06-03 | ||
| JP2946293A JP2766442B2 (ja) | 1992-06-03 | 1993-02-18 | マトリクス配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0651347A JPH0651347A (ja) | 1994-02-25 |
| JP2766442B2 true JP2766442B2 (ja) | 1998-06-18 |
Family
ID=26367667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2946293A Expired - Lifetime JP2766442B2 (ja) | 1992-06-03 | 1993-02-18 | マトリクス配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2766442B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08262485A (ja) * | 1995-03-20 | 1996-10-11 | Nec Corp | 液晶表示装置 |
| KR100326356B1 (ko) * | 1995-08-07 | 2002-06-20 | 가나이 쓰도무 | 정전기대책에 적합한 액티브매트릭스방식의 액정표시장치 |
| JP3794802B2 (ja) * | 1997-10-28 | 2006-07-12 | 株式会社半導体エネルギー研究所 | 表示パネル駆動回路および表示パネル |
| JP3667548B2 (ja) | 1998-03-27 | 2005-07-06 | シャープ株式会社 | アクティブマトリクス型液晶表示パネル及びその検査方法 |
| TW457690B (en) * | 1999-08-31 | 2001-10-01 | Fujitsu Ltd | Liquid crystal display |
| JP2004246202A (ja) * | 2003-02-14 | 2004-09-02 | Koninkl Philips Electronics Nv | 静電放電保護回路を有する電子装置 |
| JP2006078764A (ja) * | 2004-09-09 | 2006-03-23 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| JP5489844B2 (ja) * | 2010-04-27 | 2014-05-14 | 富士フイルム株式会社 | 電子装置 |
| WO2020065866A1 (ja) * | 2018-09-27 | 2020-04-02 | シャープ株式会社 | 表示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH079506B2 (ja) * | 1986-02-14 | 1995-02-01 | 富士通株式会社 | 表示装置の静電気による破壊防止方法 |
| JPS63220289A (ja) * | 1987-03-10 | 1988-09-13 | 日本電気株式会社 | 薄膜トランジスタアレイ |
| JPH01303416A (ja) * | 1988-05-31 | 1989-12-07 | Mitsubishi Electric Corp | マトリクス型表示装置 |
| JP2764139B2 (ja) * | 1989-10-20 | 1998-06-11 | ホシデン・フィリップス・ディスプレイ株式会社 | アクティブマトリックス液晶表示素子 |
| JP2687667B2 (ja) * | 1990-04-17 | 1997-12-08 | 日本電気株式会社 | マトリクス電極基板およびその製造方法 |
-
1993
- 1993-02-18 JP JP2946293A patent/JP2766442B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0651347A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497146A (en) | Matrix wiring substrates | |
| US6104449A (en) | Liquid crystal display device having DTFTs connected to a short ring | |
| CN1992291B (zh) | 薄膜晶体管基板及其制造方法 | |
| US6342931B2 (en) | Active-matrix substrate and inspecting method thereof | |
| EP0136509B1 (en) | Active matrix type display apparatus | |
| JP3290772B2 (ja) | 表示装置 | |
| US5371351A (en) | Imaging device with electrostatic discharge protection | |
| US6256076B1 (en) | Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof | |
| US6472256B1 (en) | Method of manufacturing a thin-film transistor with a short-circuiting pattern | |
| JPH06110069A (ja) | 電子部品の欠陥修復方法および欠陥修復装置 | |
| EP0993038B1 (en) | TFT matrix panel | |
| JP2766442B2 (ja) | マトリクス配線基板 | |
| US6304305B1 (en) | Active matrix liquid crystal display | |
| US11275282B2 (en) | Liquid crystal display panel and display device | |
| JP4497049B2 (ja) | 電気光学装置の製造方法 | |
| JP3223614B2 (ja) | 液晶表示装置 | |
| JPH0527263A (ja) | 液晶表示装置 | |
| JPH07191301A (ja) | 表示装置及び表示装置の駆動方法 | |
| JP3200753B2 (ja) | 薄膜トランジスタパネル | |
| JP2758533B2 (ja) | マトリクス配線基板 | |
| JPH08262485A (ja) | 液晶表示装置 | |
| US7359022B2 (en) | Wire structure of display device | |
| KR0152295B1 (ko) | 매트릭스 배선기판 | |
| US5777348A (en) | Active matrix substrate and inspecting method thereof | |
| JP3337011B2 (ja) | アクティブマトリクス型液晶表示装置および、その製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970318 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980317 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100403 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110403 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |