JPH079506B2 - 表示装置の静電気による破壊防止方法 - Google Patents
表示装置の静電気による破壊防止方法Info
- Publication number
- JPH079506B2 JPH079506B2 JP61030301A JP3030186A JPH079506B2 JP H079506 B2 JPH079506 B2 JP H079506B2 JP 61030301 A JP61030301 A JP 61030301A JP 3030186 A JP3030186 A JP 3030186A JP H079506 B2 JPH079506 B2 JP H079506B2
- Authority
- JP
- Japan
- Prior art keywords
- static electricity
- display device
- breakdown
- voltage
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔概要〕 本発明は、表示装置の製造工程中に発生する静電気によ
りアクティブ素子が破壊する事を防ぐための静電気中和
用バスラインを持つアクティブマトリクス形表示装置に
おいて、中和用バスラインを接続したままで各素子の特
性、不良発生の状態を調べるために前記中和用バスライ
ンとアクティブマトリクスの各行および各列との間に可
逆的な電圧降伏特性を持つ素子を挿入したものである。
りアクティブ素子が破壊する事を防ぐための静電気中和
用バスラインを持つアクティブマトリクス形表示装置に
おいて、中和用バスラインを接続したままで各素子の特
性、不良発生の状態を調べるために前記中和用バスライ
ンとアクティブマトリクスの各行および各列との間に可
逆的な電圧降伏特性を持つ素子を挿入したものである。
本発明は、アクティブマトリクス形表示装置、特にその
製造プロセスにおける静電破壊防止方法に関する。アク
ティブマトリクス形表示装置は、表示のコントラスト向
上、平面均輝度向上、階調表示等に対して効果がある
が、一方製造プロセス中に発生する静電気により、画素
を駆動するためのアクティブ素子が絶縁破壊を起し、表
示欠陥となる問題があり、プロセス，構造において静電
破壊防止対策を施す必要がある。
製造プロセスにおける静電破壊防止方法に関する。アク
ティブマトリクス形表示装置は、表示のコントラスト向
上、平面均輝度向上、階調表示等に対して効果がある
が、一方製造プロセス中に発生する静電気により、画素
を駆動するためのアクティブ素子が絶縁破壊を起し、表
示欠陥となる問題があり、プロセス，構造において静電
破壊防止対策を施す必要がある。
従来、このようなアクティブマトリクス表示パネルの静
電破壊対策としては、第５図のように各バランスの端末
を導体を用いて電気的に共通接続し、絶縁破壊の主要な
発生場所であるアクティブ素子のゲートードレイン間の
電位をすべて等しくする事により破壊を防止し、製造プ
ロセス終了後に上記接続部を除去する方法が用いられて
いる。
電破壊対策としては、第５図のように各バランスの端末
を導体を用いて電気的に共通接続し、絶縁破壊の主要な
発生場所であるアクティブ素子のゲートードレイン間の
電位をすべて等しくする事により破壊を防止し、製造プ
ロセス終了後に上記接続部を除去する方法が用いられて
いる。
ここで、表示パネルの主な欠陥としては、１）バスライ
ンの断線、２）バスライン間の短絡、３）アクティブ素
子の特性不良等が挙げられ、これらが発生した時点で製
造プロセスラインから除去する事がコスト，信頼性の上
からも望ましい。しかし、従来の静電破壊防止法では各
バランスが電気的に共通接続されているため、これらの
欠陥の検出は困難であるという問題がある。
ンの断線、２）バスライン間の短絡、３）アクティブ素
子の特性不良等が挙げられ、これらが発生した時点で製
造プロセスラインから除去する事がコスト，信頼性の上
からも望ましい。しかし、従来の静電破壊防止法では各
バランスが電気的に共通接続されているため、これらの
欠陥の検出は困難であるという問題がある。
第１図は、本発明を適用した表示パネルの等価回路であ
る。図中、１は各画素のスイッチングを行うための薄膜
トランジスタ等のアクティブ素子、２は液晶等の表示媒
体、３は可逆的に降伏特性を持つダイオード、DB,GB,SB
はそれぞれドレインバス，ゲートバス，静電破壊防止用
の短絡バスラインである。
る。図中、１は各画素のスイッチングを行うための薄膜
トランジスタ等のアクティブ素子、２は液晶等の表示媒
体、３は可逆的に降伏特性を持つダイオード、DB,GB,SB
はそれぞれドレインバス，ゲートバス，静電破壊防止用
の短絡バスラインである。
本発明において、ダイオード３の降伏電圧特性を第３図
に示すようにゲートードレイン間の絶縁耐圧より十分低
く、かつ特性測定には十分な高さに設定する事により、
特性測定や短絡，断線検査の際には、ダイオードの阻止
特性によって各バスラインは電気的に分離されていると
等価になり、アクティブ素子特性の測定が可能となり、
また静電気発生の際には静電気電圧はゲート−ドレイン
間耐圧より低い電圧にクランプされ、アクティブ素子の
破壊を引き起さない。
に示すようにゲートードレイン間の絶縁耐圧より十分低
く、かつ特性測定には十分な高さに設定する事により、
特性測定や短絡，断線検査の際には、ダイオードの阻止
特性によって各バスラインは電気的に分離されていると
等価になり、アクティブ素子特性の測定が可能となり、
また静電気発生の際には静電気電圧はゲート−ドレイン
間耐圧より低い電圧にクランプされ、アクティブ素子の
破壊を引き起さない。
第２図には、本発明を摘用した表示パネルの部分拡大図
の一例を示す。図中、「アクティブマトリクス部」とし
た部分は第１図のアクティブ素子１や表示媒体２等から
なる回路をマトリクス状に配置したもので、ゲートバス
GB,ドレインバスDBにより端末に取り出され、ダイオー
ド３を介して短絡バスラインSBと接続される。ここでダ
イオード３は、たとえば第３図のような電圧電流特性を
持つMIM（Metal−Insulater−Metal）構造のもの等を用
いればよい。第４図は、このMIMダイオードの構造の一
例では４はアクティブ素子等の形成されている基板、５
はゲートまたはドレインバス、６は短絡バス、７はたと
えばテーパを形成したタンタル等のメタル、８はメタル
７の斜面を陽極酸化するなどの方法で形成した絶縁膜、
９はポリイミド等の絶縁膜、10はクロム等のメタルで、
メタル7,10はそれぞれバスライン端末6,5に接続されて
いる。この実施例によれば、特性測定の際には短絡バス
ラインSBを経由して流れる電流はきわめて微少で、評価
には問題がないが、一方高い静電気電圧が発生した場合
には、短絡バスラインSBを経由して電荷が移動し、ゲー
ト−ドレイン間の電圧を耐圧以下に保つ。
の一例を示す。図中、「アクティブマトリクス部」とし
た部分は第１図のアクティブ素子１や表示媒体２等から
なる回路をマトリクス状に配置したもので、ゲートバス
GB,ドレインバスDBにより端末に取り出され、ダイオー
ド３を介して短絡バスラインSBと接続される。ここでダ
イオード３は、たとえば第３図のような電圧電流特性を
持つMIM（Metal−Insulater−Metal）構造のもの等を用
いればよい。第４図は、このMIMダイオードの構造の一
例では４はアクティブ素子等の形成されている基板、５
はゲートまたはドレインバス、６は短絡バス、７はたと
えばテーパを形成したタンタル等のメタル、８はメタル
７の斜面を陽極酸化するなどの方法で形成した絶縁膜、
９はポリイミド等の絶縁膜、10はクロム等のメタルで、
メタル7,10はそれぞれバスライン端末6,5に接続されて
いる。この実施例によれば、特性測定の際には短絡バス
ラインSBを経由して流れる電流はきわめて微少で、評価
には問題がないが、一方高い静電気電圧が発生した場合
には、短絡バスラインSBを経由して電荷が移動し、ゲー
ト−ドレイン間の電圧を耐圧以下に保つ。
本発明によれば、表示装置のアクティブ素子にかかる静
電気電圧を素子の破壊電圧以下に保って、破壊防止を行
うと同時に、従来の構造では困難だった製造工程中の素
子特性の測定が可能となる。
電気電圧を素子の破壊電圧以下に保って、破壊防止を行
うと同時に、従来の構造では困難だった製造工程中の素
子特性の測定が可能となる。
第１図は、本発明を適用した表示パネルの等価回路図、
第２図はその部分拡大図の一例、第３図は本発明に適用
する可逆性の電圧降伏特性を持つ素子の電圧−電流特性
の一例、第４図はその構造の断面図例である。また、第
５図は従来の表示パネルの部分拡大図の例である。図に
おいて、１はアクティブ素子、２は表示媒体、３は可逆
性の電圧降伏特性を持つ素子、４は基板、5,6はバスラ
イン端末、７はメタル、８は薄い絶縁膜、９は厚い絶縁
膜、10はコンタクトメタル、GB,DB,SBはそれぞれゲート
バス，ドレインバス，短絡バスラインである。
第２図はその部分拡大図の一例、第３図は本発明に適用
する可逆性の電圧降伏特性を持つ素子の電圧−電流特性
の一例、第４図はその構造の断面図例である。また、第
５図は従来の表示パネルの部分拡大図の例である。図に
おいて、１はアクティブ素子、２は表示媒体、３は可逆
性の電圧降伏特性を持つ素子、４は基板、5,6はバスラ
イン端末、７はメタル、８は薄い絶縁膜、９は厚い絶縁
膜、10はコンタクトメタル、GB,DB,SBはそれぞれゲート
バス，ドレインバス，短絡バスラインである。
Claims (1)
- 【請求項１】表示媒体とその表示媒体をアドレスするア
クティブ素子をマトリクス構成した表示装置において、
各行および各列に走るバスラインの端部に各々可逆性の
電圧降伏特性を持つ電気素子の一端を接続し、該電気素
子の他端を共通に導体で接続し、前記アクティブ素子の
静電気による破壊を防止すると同時に各アクティブ素子
の特性測定を可能にした事を特徴とする表示装置の静電
気による破壊防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61030301A JPH079506B2 (ja) | 1986-02-14 | 1986-02-14 | 表示装置の静電気による破壊防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61030301A JPH079506B2 (ja) | 1986-02-14 | 1986-02-14 | 表示装置の静電気による破壊防止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62187885A JPS62187885A (ja) | 1987-08-17 |
| JPH079506B2 true JPH079506B2 (ja) | 1995-02-01 |
Family
ID=12299924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61030301A Expired - Lifetime JPH079506B2 (ja) | 1986-02-14 | 1986-02-14 | 表示装置の静電気による破壊防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079506B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6333130U (ja) * | 1986-08-18 | 1988-03-03 | ||
| JPS63220289A (ja) * | 1987-03-10 | 1988-09-13 | 日本電気株式会社 | 薄膜トランジスタアレイ |
| JPH02137366A (ja) * | 1988-11-18 | 1990-05-25 | Nec Corp | ダイオード型アクティブマトリクス基板 |
| JP2766442B2 (ja) * | 1992-06-03 | 1998-06-18 | 株式会社フロンテック | マトリクス配線基板 |
| USRE44267E1 (en) * | 1995-10-03 | 2013-06-04 | Seiko Epson Corporation | Method to prevent static destruction of an active element comprised in a liquid crystal display device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59126663A (ja) * | 1983-01-11 | 1984-07-21 | Seiko Epson Corp | 半導体装置 |
| JPS59208877A (ja) * | 1983-05-13 | 1984-11-27 | Ricoh Co Ltd | 薄膜装置 |
| JPS6027154A (ja) * | 1983-07-25 | 1985-02-12 | Canon Inc | 電子機器 |
| JPS6086587A (ja) * | 1983-10-18 | 1985-05-16 | セイコーインスツルメンツ株式会社 | 液晶表示装置 |
| JPS6265455A (ja) * | 1985-09-18 | 1987-03-24 | Toshiba Corp | 表示装置 |
-
1986
- 1986-02-14 JP JP61030301A patent/JPH079506B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59126663A (ja) * | 1983-01-11 | 1984-07-21 | Seiko Epson Corp | 半導体装置 |
| JPS59208877A (ja) * | 1983-05-13 | 1984-11-27 | Ricoh Co Ltd | 薄膜装置 |
| JPS6027154A (ja) * | 1983-07-25 | 1985-02-12 | Canon Inc | 電子機器 |
| JPS6086587A (ja) * | 1983-10-18 | 1985-05-16 | セイコーインスツルメンツ株式会社 | 液晶表示装置 |
| JPS6265455A (ja) * | 1985-09-18 | 1987-03-24 | Toshiba Corp | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62187885A (ja) | 1987-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0321073B1 (en) | Liquid crystal display device | |
| US5760855A (en) | Active matrix type liquid crystal display panel having a guard ring electrically connected to the common electrode | |
| US20030085855A1 (en) | Array substrate, method of inspecting array substrate, and liquid crystal display | |
| US4938566A (en) | Display apparatus | |
| JP3251474B2 (ja) | アクティブマトリクス基板 | |
| KR910006306B1 (ko) | 능동매트릭스 기판에 대한 전기적 시험방법 | |
| US6569725B1 (en) | Thin film transistor array and method for fabricating the same | |
| JP3241981B2 (ja) | 液晶表示装置 | |
| US5471329A (en) | Active matrix type liquid crystal display panel and a method for producing the same, having a construction capable of preventing breakdown of the switching elements or deterioration due to static electricity | |
| KR940015635A (ko) | 능동형 액정표시소자 | |
| KR100576629B1 (ko) | 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법 | |
| JPH09304465A (ja) | 液晶表示パネル | |
| KR19990037226A (ko) | 액티브 매트릭스 액정 표시 장치 | |
| JPH079506B2 (ja) | 表示装置の静電気による破壊防止方法 | |
| JP2713211B2 (ja) | 液晶表示パネル | |
| JP2004272028A (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JP3586049B2 (ja) | 液晶表示パネル | |
| JPH07287249A (ja) | 薄膜トランジスタアレイ及びその検査方法 | |
| US8310262B2 (en) | Multiple testing bars for testing liquid crystal display and method thereof | |
| JP4537261B2 (ja) | 検査装置 | |
| KR20000007892A (ko) | 액정 표시 장치용 패널 | |
| JP3268102B2 (ja) | アレイ基板 | |
| JPH11150275A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH0394223A (ja) | アクティブマトリクス表示装置の製造方法 | |
| JPH0259727A (ja) | アクティブマトリックス基板 |