KR20040087931A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20040087931A
KR20040087931A KR1020040023902A KR20040023902A KR20040087931A KR 20040087931 A KR20040087931 A KR 20040087931A KR 1020040023902 A KR1020040023902 A KR 1020040023902A KR 20040023902 A KR20040023902 A KR 20040023902A KR 20040087931 A KR20040087931 A KR 20040087931A
Authority
KR
South Korea
Prior art keywords
pulse
sampling
video
signal
line
Prior art date
Application number
KR1020040023902A
Other languages
English (en)
Inventor
고바야시히로시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040087931A publication Critical patent/KR20040087931A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

수평구동회로에 프리챠지기능을 부가하고, 액티브 매트릭스 표시장치의 균일의 개선을 도모한다.
수평구동회로(17)는 한개의 샘플링 스위치(HSW)에 대하여 제 1펄스 및 제 2펄스로 이루는 2연결 샘플링 펄스를 인가한다. 제 1펄스로 영상신호(Video)에 의해 신호라인(12)을 프리챠지하고, 제 2펄스로 영상신호(Video)를 신호라인(12)에 프리챠지한다. 선행하는 샘플링 스위치(HSW1)에 인가되는 2연결 샘플링펄스의 제 2펄스와 후행의 샘플링 스위치(HSW3)에 인가되는 2연결 샘플링펄스의 제 1펄스가 시간적으로 중첩하는 관계에 있을 때, 선행 샘플링 스위치(HSW1)와 후행 샘플링 스위치(HSW3)에는 서로 다른 계통의 영상라인(25, 27)을 접속하고, 이로써 양자간에 있어서의 영상신호의 간섭을 방지한다.

Description

표시장치{Display device}
본 발명은 표시장치에 관한다. 보다 상세하게는, 점순차 구동방식의 액티브 매트릭스형 표시장치에 내장되는 수평구동회로의 개량기술에 관한다.
도 7은 종래의 표시장치의 전형적인 구성을 나타내는 블록도이다. 도시하는 것같이, 종래의 표시장치는 화소어레이부(15), 수직구동회로(16) 및 수평구동회로(17) 등을 집적적으로 형성한 패널(33)로 구성되어 있다. 화소어레이부(15)는 행상의 게이트 라인(13), 열상의 신호라인(12) 및 양자가 교차하는 부분에 행렬상으로 배치된 화소(11)로 구성되어 있다. 수직구동회로(16)는 좌우에 나누어서 배치되어 있고, 게이트라인(13)의 양단에 접속하고, 순차화소(11)의 행을 선택한다. 수평구동회로(17)는 신호라인(12)에 접속하는 동시에 소정의 주기의 클락신호에 의거하여 동작하고, 선택된 행의 화소(11)에 순차 영상신호를 기입한다. 종래의 표시장치는 더욱이 외부의 클락생성회로(18)를 구비하고 있고, 수평구동회로(17)의 동작기준이 되는 클락신호(HCK, HCKX)와, 이들의 클락신 호(HCK, HCKX)에 대하여 주기가 동일하고 또한 듀티비가 작은 클락신호(DCK1, DCK2)를 생성한다. 또한, HCKX는 HCK의 반전신호이다. 또, 본 명세서에서는 특히 명시하지 않지만, 필요에 따라서 클락신호(DCK1, DCK2)의 반전신호(DCK1x, DCK2x)도 공급된다. 외부클락 생성회로(18)는 이들 클락신호에 더하여 수평 시작 펄스(HST)도 패널(33)측에 공급한다. 또한, 각 신호라인(12)에는 프리챠지회로(20)가 접속하고 있고, 영상신호의 기입에 앞서서 프리챠지를 행하고, 화질을 개선한다.
[특허문헌1] 특개평 08-286639호 공보
[특허문헌2] 특개평 07-295520호 공보
수평구동회로(17)는 신호라인(12)에 접속하는 동시에, 상기의 각 클락신호에 의거하여 동작하고, 선택된 행의 화소(11)에 순차 영상신호를 기입한다. 구체적으로는, 수평구동회로(17)는 외부에서 공급되는 영상신호를 순차 샘플링하고, 각 신호라인(12)에 홀드하여 간다. 이 영상신호의 샘플홀드의 과정에서, 각 신호라인(12)에 충방전이 생기고, 이것에 따라서 노이즈가 발생한다. 이 충방전 노이즈의 영향에 의해, 화소어레이부(15)의 열방향에 따라서 세로 줄무늬형상의 표시불량이 발생한다. 이하, 본 명세서에서는, 신호라인의 충방전 노이즈에 기인하는 세로 줄무늬형상의 표시결함을 「세로 줄무늬」로 부르는 경우가 있다. 세로 줄무늬를 억제하기 위해, 종래로부터 프리챠지회로(20)가 패널(33)에 내장되어 있다. 이 프리챠지회로(20)는 영상신호의 샘플홀드에 앞서서 신호라인(12)을 프리챠지하여 두고, 충방전 노이즈의 발생을 억제하는 것이다. 이 프리챠지에 의해, 화면의 균일(유니포머티) 등의 화질을 개선한다.
그렇지만 종래의 프리챠지회로를 이용한 신호라인의 프리챠지에서는 반드시 세로선을 완전히 제거할 수 없고, 더욱이 균일의 향상이 요망되고 있다. 또한, 프리챠지회로를 패널에 내장하면, 그 만큼 기판 면적의 확대에 연결되고, 수율의 면에서 바람직하지 않다. 더욱이, 수평구동회로의 다름에 별도 프리챠지회로를설치하므로, 코스트의 증가에도 연결된다.
도 1은 본 발명에 관계하는 표시장치의 실시형태를 나타내는 회로도이다.
도 2는 도 1에 나타낸 표시장치의 동작설명에 제공하는 타이밍챠트이다.
도 3은 참고예에 관계하는 표시장치를 나타내는 회로도이다.
도 4는 도 3에 나타낸 표시장치의 동작설명에 제공하는 타이밍챠트이다.
도 5는 영상신호의 기입과정을 나타내는 모식도이다.
도 6은 신호라인에 샘플홀드되는 영상신호의 전위변화를 나타내는 모식도이다.
도 7은 종래의 표시장치의 일예를 나타내는 블록도이다.
* 도면의 주요부분에 대한 부호설명
12. 신호라인 13. 게이트라인
15. 화소라인 16. 수직구동회로
17. 수평구동회로 18. 클락생성회로
21. 시프트레지스터 22. 발취스위치군
23. 샘플링스위치군 25. 영상라인
26. 영상라인 27. 영상라인
상술한 종래의 기술의 과제를 감안하여, 본 발명은 수평구동회로에 신규한 프리챠지기능을 부가하여 액티브 매트릭스 표시장치의 균일의 극적인 개선을 도모하는 것을 목적으로 한다. 이러한 목적을 달성하기 위해 이하의 수단을 갖춘다. 즉, 행상의 게이트라인, 열상의 신호라인, 양 라인이 교차하는 부분에 행렬상으로 배치된 화소 및 복수의 계통으로 나뉘어서 영상신호를 공급하는 영상라인을 갖는 패널과, 행상의 이 게이트라인에 접속하여 순차 화소의 행을 선택하는 수직 구동회로와, 열상의 이 신호라인을 이 영상라인에 접속하기 위해 배치된 복수의 샘플링 스위치와, 클락신호에 의거하여 동작하고, 샘플링 펄스를 순차 발생하여 복수의 샘플링 스위치를 순서대로 구동하고, 이로써 선택된 행의 화소에 순차영상신호를 기입하는 수평구동회로로 이루는 표시장치에 있어서, 상기 수평구동회로는 한개의 샘플링 스위치에 대하여 제 1펄스 및 제 2펄스로 이루는 2연결 샘플링 펄스를 인가하고, 제 1펄스로 이 영상신호에 의해 이 신호라인을 프리챠지하고, 제 2펄스로 이 영상신호를 이 신호라인에 샘플링하는 한편, 선행하는 샘플링 스위치에 인가되는 2연결 샘플링 펄스의 제 2펄스와 후행의 샘플링 스위치에 인가되는 2연결 샘플링 펄스의 제 1펄스가 시간적으로 중첩되는 관계에 있을 때, 선행 샘플링 스위치와 후행 샘플링 스위치에는 서로 다른 계통의 영상라인을 접속하고, 이로써 양자간에 있어서의 영상신호의 간섭을 방지하는 것을 특징으로 한다.
바람직하게는, 상기 수평구동회로는 소정의 주기를 갖는 클락신호와, 이 주기의 2배의 펄스폭을 갖는 시작 펄스를 받아들이고, 이 클락신호에 동기하여 이 시작 펄스의 시프트동작을 행하고 각 시프트단에서 시프트 펄스를 순차 출력하는 시프트 레지스터와, 상기 시프트 레지스터에서 순차 출력되는 이 시프트 펄스에 응답하여 이 클락신호와 동일 주기의 클락신호를 제거하여 이 2연결 샘플링 펄스를 순차 생성하는 제외스위치군을 갖는다. 또, 2개 건너서 배치된 제 1조에 속하는 샘플링 스위치에는 제 1계통의 영상라인을 접속하고, 제 1조의 각 샘플링 스위치로부터 한개 엇갈려 배치된 제 2조의 샘플링 스위치에는 제 2계통의 영상라인을 접속하고, 남은 제 3조의 샘플링 스위치에는 제 3계통의 영상라인을 접속하고, 이로써 선행 샘플링 스위치와 후행 샘플링 스위치간에 있어서의 영상신호의 간섭을 방지한다.
본 발명은 행상의 게이트라인, 열상의 신호라인, 양 라인이 교차하는 부분에 행렬상으로 배치된 화소 및 복수의 계통에 나뉘어서 영상신호를 공급하는 영상라인을 갖는 패널과, 행상의 이 게이트라인에 접속하여 순차 화소의 행을 선택하는 수직 구동회로와, 열상의 이 신호라인을 이 영상라인에 접속하기 위해 배치된 복수의 샘플링 스위치와, 클락신호에 의거하여 동작하고, 샘플링 펄스를 순차 발생하여 복수의 샘플링 스위치를 순서대로 구동하고, 이로써 선택된 행의 화소에 순차영상신호를 기입하는 수평구동회로로 이루는 표시장치의 구동방법에 있어서, 상기 수평구동회로는 한개의 샘플링 스위치에 대하여 제 1펄스 및 제 2펄스로 이루는 2연결 샘플링 펄스를 인가하고, 제 1펄스로 이 영상신호에 의해 이 신호라인을 프리챠지하고, 제 2펄스로 이 영상신호를 이 신호라인에 샘플링하는 한편, 선행하는 샘플링스위치에 인가되는 2연결 샘플링 펄스의 제 2펄스와 후행의 샘플링 스위치에 인가되는 2연결 샘플링 펄스의 제 1펄스가 시간적으로 중첩되는 관계에 있을 때, 선행 샘플링 스위치와 후행 샘플링 스위치에는 서로 다른 계통의 영상라인을 접속하고, 이로써 양자간에 있어서의 영상신호의 간섭을 방지하는 것을 특징으로 한다.
본 발명에 의하면, 수평구동회로가 순차 2연결 샘플링펄스를 출력한다. 2연결 샘플링 펄스에 포함되는 최초의 펄스(제 1펄스)에 프리챠지기능을 주고, 다음의 펄스(제 2펄스)에 본래의 샘플홀드기능을 주고 있다. 즉, 제 1펄스로 영상신호를 샘플링하고 이것을 신호라인에 공급하여 프리챠지를 행한다. 이것에 의해, 신호라인의 전위는 본래 기입해야할 영상신호의 전위에 한정되지 않고 근접한다. 그리고, 제 2펄스에서 다시 영상신호를 샘플링하고, 앞에 프리챠지된 신호라인에 홀드한다. 이것에 의해, 본래의 영상신호를 샘플홀드하는 때에는 거의 충방전 노이즈가 발생하지 않게 되고, 세로 줄무늬를 현저하게 개선가능하다. 그 때, 샘플링동작이 부분적으로 겹쳐지는 전후의 샘플링 스위치에 대해서는 다른 계통의 영상라인을 접속하므로, 양자간에 있어서의 영상신호의 간섭을 방지하고 있다. 이러한 구성에 의해, 별도 프리챠지회로를 설치하지 않고 수평구동회로에서 충분한 균일을 개선하는 것이 가능하다.
이하 도면을 참조하여 본 발명의 실시의 형태를 상세히 설명한다. 도 1은 본 발명에 관계하는 표시장치의 적합한 실시형태를 나타내는 회로도이다. 도시하는 것같이, 본 표시장치는 화소어레이부(15)와 수직구동회로(16)와 수평구동회로(17)를 포함하고 있고, 1매의 패널상에 집적 형성되어 있다. 패널에는 복수의 샘플링 스위치(HSW)(23)와 복수 계통의 영상라인(25, 26, 27)도 배치되어 있다. 패널외에는 클락생성회로(18)가 설치되어 있다. 클락생성회로(18)는 패널의 동작에 필요한 여러 가지의 클락신호나 타이밍신호를 공급한다. 이들에는 수평시작펄스(HST), 수평클락신호(HCK, HCKX), 클락신호(DCK1, DCK2), 수직시작펄스(VST), 수직클락펄스(VCK, VCKX)등이 포함된다.
화소어레이부(15)는 행상의 게이트라인(13), 열상의 신호라인(12), 양라인이 교차하는 부분에 행렬상으로 배치된 화소(11) 등으로 구성되어 있다. 본 실시형태에서는, 화소(11)는 액정셀(LC)과 박막 트랜지스터(TFT)로 구성되어 있다. 액정셀(LC)의 한편의 전극은 TFT의 드레인전극에 접속되어 있다. 액정셀(LC)의 타편의 전극은 대향전극(14)에 접속되어 있다. 박막트랜지스터(TFT)의 소스전극은 신호라인(12)에 접속되고, 게이트 전극은 게이트 라인(13)에 접속되어 있다. 수직구동회로(16)는 게이트라인(13)에 접속하고, 순차 화소(11)의 행을 선택한다. 구체적으로는, 수직구동회로(16)는 클락생성회로(18)에서 공급되는 수직클락펄스(VCK, VCKX)에 따라서 동작하고, 동일하게 클락생성회로(18)에서 공급되는 수직시작펄스(VST)를 순차 전송하므로, 선택펄스를 순차 게이트라인(13)에 출력한다. 이것에 의해, 선택된 게이트 라인(13)상의 TFT가 도통하고, 액정셀(LC)로의 영상신호의 기입이 가능하게 된다. 샘플링 스위치(HSW)(23)는 열상의 신호라인(12)을 영상라인(25, 26, 27)에 접속하기 위해 배치되어 있다. 전술한 것같이, 영상라인(25, 26, 27)은 복수의 계통으로 나뉘어서 영상신호를 공급하고 있다.수평구동회로(17)는 클락신호(HCK, HCKX)에 의거하여 동작하고, 수평 시작 펄스(HST)를 순차 전송하므로 샘플링펄스를 발생하고, 복수의 샘플링 스위치(HSW)를 순서대로 구동한다. 이것에 의해, 영상라인(25, 26, 27)에서 신호라인(12)에 순차 영상신호(Video1, Videdo2, Video3)가 샘플링되고, 이로써 선택된 행의 화소(11)에 순차 영상신호가 기입된다.
수평구동회로(17)는 한개의 샘플링 스위치(HSW)에 대하여 제 1펄스 및 제 2펄스로 이루는 2연결 샘플링 펄스를 인가한다. 제 1펄스로 영상신호(Video)에서 신호라인(12)을 프라챠지하고, 제 2펄스로 영상신호(Video)를 동일한 신호라인(12)에 중첩하여 샘플링한다. 여기서, 선행하는 샘플링 스위치(HSW1)에 인가되는 2연결 샘플링펄스의 제 2펄스와 후행의 샘플링 스위치(HSW3)에 인가되는 2연결샘플링펄스의 제 1펄스가 시간적으로 중첩하는 관계에 있을 때, 선행 샘플링 스위치(HSW1)와 후행의 샘플링 스위치(HSW3)에는 서로 다른 계통의 영상라인(25, 27)을 접속하고, 이로써 HSW1, HSW3간에 있어서의 영상신호의 간섭을 방지하고 있다.
본 실시형태에서는, 수평구동회로(17)는 다단 접속된 시프트단(S/R)으로 이루는 시프트 레지스터(21)와, 제외스위치군(22)으로 구성되어 있다. 시프트 레지스터(21)는 소정의 주기를 갖는 클락신호(HCK, HCKX)와, 이 주기의 2배의 펄스폭을 갖는 시작펄스(HST)를 받아들이고, 클락신호(HCK, HCKX)에 동기하여 시작 펄스(HST)의 시프트 동작을 행하고, 각 시프트단(S/R)에서 시프트펄스를 순차 출력한다. 제외스위치군(22)은 시프트 레지스터(21)에서 순차 출력되는 시프트펄스(전송펄스)①, ②, ③, ④에 응답하고, 클락신호(HCK, HCKX)와 동일 주기의 클락신호(DCK1, DCK2)를 제외시키고, 일련 샘플링펄스 ①, ②, ③, ④를 순차 생성한다. 또한, DCK1, DCK2는 HCK, HCKX와는 별도로 설치된 전송라인(24-1, 24-2)을 통하여 각 제외스위치(CLK 제외회로)에 공급되어 있다.
본 실시형태에서는, 복수의 샘플링 스위치(23)가 제 1조(HSW1, HSW4), 제 2조(HSW2, HSW5), 제 3조(HSW3, HSW6)로 나뉘어져 있다. 2개 건너서 배치된 제 1조에 속하는 샘플링 스위치(HSW1, HSW4)에는 제 1계통의 영상라인(25)을 접속하고 있다. 제 1조의 각 샘플링 스위치(HSW1, HSW4)에서 한개 엇갈려 배치된 제 2조의 샘플링 스위치(HSW2, HSW5)에는 제 2계통의 영상라인(26)을 접속하고 있다. 남은 제 3조의 샘플링 스위치(HSW3, HSW6)에는 제 3계통의 영상라인(27)을 접속하고 있다. 이와 같이, 서로 인접하는 샘플링 스위치에는 다른 계통의 영상라인을 접속하고, 이로써 선행 샘플링 스위치와 후행 샘플링 스위치간에 있어서의 영상신호의 간섭을 방지하고 있다.
도 2는 도 1에 나타낸 표시장치의 동작설명에 제공하는 타이밍챠트이다. 도시하는 것같이, 시프트 레지스터에 공급되는 클락신호(HCK, HCKX)는 서로 위상이 180도 엇갈린 구형펄스이고, 듀티비는 505로 되어 있다. 수평 시작펄스(HST)는 그 펄스폭이 HCK의 주기의 2배로 되어 있고, 종래의 배로 설정되어 있다. HST를 HCK, HCKX로 순차 전송함으로써, 전송펄스(시프트 펄스)①, ②, ③, ④가 시프트 레지스터로부터 출력된다. 각 전송펄스도 시작펄스와 동일하게 HCK의 주기의 2배폭으로 되어 있다. 한편 제외스위치군에 의해 제외되는 클락신호(DCK1, DCK2)는 HCK, HCKX와 동일의 주기를 가지지만, 듀티비는 작게 되어 있다. 환언하면, DCK1, DCK2의 펄스폭은 HCK, HCKX의 펄스폭보다도 좁게 되어 있다. 또한, DCK1과 DCK2는 위상이 서로 180도 엇갈려 있다.
DCK2를 전송펄스①로 제외함으로써, 일련 샘플링펄스①가 얻어진다. 다음에 DCK1를 전송펄스②가 얻어진다. 동일하게 하여 전송펄스③로 DCK2를 제외함으로써 일련 샘플링펄스③가 얻어진다. 또한 DCK1를 전송펄스④로 제외함으로써 일련 샘플링펄스④가 얻어진다.
각 일련 샘플링펄스는 실선의 원으로 둘러싸인 제 1펄스와 점선의 원으로 둘러싸인 제 2펄스를 포함하고 있다. 최초의 샘플링펄스①에 주목하면, 제 1펄스로 먼저 영상신호(Video1)를 프리챠지하고, 계속하는 제 2펄스로 동일의 영상신호(Video1)를 동일의 신호라인에 샘플홀드한다. 제 1펄스에 의한 프리챠지로 신호라인은 거의 Video1의 전위 가까이까지 충전되고, 계속되는 프리챠지로 신호라인은 거의 Video1의 전위에 샘플홀드된다. 본래의 Video1전위를 샘플홀드하는 때에는 거의 충방전 노이즈가 생기지 않는다. 동일하게 하여, 샘플링 펄스②는 제 1펄스로 Video2를 프리챠지하고, 제 2펄스로 동일 Video2를 샘플홀드한다. 샘플링펄스③는 제 1펄스로 Video3를 신호라인에 프리챠지하고, 제 2펄스로 동일 Video3를 동일 신호라인에 샘플홀드한다. 이 때, 선행하는 샘플링펄스①의 제 2펄스와, 후행의 샘플링펄스③의 제 1펄스가 시간적으로 중첩되어 있다. 가령, 양 샘플링펄스①, ③가 동일의 영상라인으로부터 공급되는 영상신호를 샘플링하면, 간섭이 생기고 정확한 영상신호전위를 샘플홀드할 수 없다. 구체적으로는, 샘플링 펄스①의 제 2펄스로 영상신호를 샘플홀드하고 있는 것에 상관없이, 동시에 샘플링펄스③로 동일 영상신호의 전위가 흔들린다. 이 전위 흔들림이 앞에 샘플홀드된 전위의 흔들림에 영향을 주기때문에, 정확한 샘플홀드를 행할 수 없다. 이 점을 감안하여, 본 발명에서는 선행 샘플링 스위치와 후행 샘플링 스위치에는 서로 다른 계통의 영상라인을 접속하고, 이로써 양자간에 있어서의 영상신호의 간섭을 방지하고 있다.
도 3은 표시장치의 참고예를 나타내는 모식적인 회로도이다. 이해를 용이하게 하기 위해, 도 1에 나타낸 본 발명의 표시장치와 대응하는 부분에는 대응하는 참조번호를 붙이고 있다. 이 참고예에서는, 시프트 레지스터(21)가 HCK, HCKX에 동기하여 HST를 순차 전송하고, 시프트 펄스를 출력하고 있다. 또한 HST의 펄스폭은 HCK의 일주기와 동등하다. 환언하면, 본 발명에서 이용한 HST의 펄스폭은 반분이다. 제외스위치군(22)은 시프트펄스에 따라서 DCK1, DCK2를 제외시키고, 샘플링펄스를 생성한다. 시프트 펄스의 폭이 짧기때문에, 샘플링펄스를 생성한다. 시프트펄스의 폭이 짧기때문에, 샘플링펄스는 본 발명과 같이 일련으로 되지 않고 단발펄스를 포함하고 있다. 샘플링 스위치(23)는 샘플링 펄스에 따라서 개폐동작하고, 단일 계통의 영상라인에서 공급되는 영상신호(Video)를 샘플링하고, 단일계통의 영상라인에서 공급되는 영상신호(Video)를 샘플링하고, 신호라인(12)에 홀드한다.
도 4는 도 3에 나타낸 참조예의 동작설명에 제공하는 타이밍 챠트이다. 이해를 용이하게 하기 위해, 도 2에 나타낸 타이밍챠트와 대응하는 부분에는 대응하는 참조부호를 붙이고 있다. 다른 점은 수평시작펄스(HST)의 펄스폭이 본 발명의 반분이고, HCK의 일주기분으로 되어 있는 것이다. 이것에 의해, 시프트 레지스터에서 순차 출력되는 전송펄스의 폭도 HCK의 일주기 분으로 되어 있다. 이 반전펄스(DCK1 또는 DCK2)는 제외시키고, 샘플링펄스를 생성하고 있다. DCK1, DCK2의 펄스폭은 HCK의 펄스폭보다도 좁지만, 주기는 동일하다. 따라서, 전송펄스의 펄스폭은 DCK1, DCK2의 일주기와 동등하다. 따라서 각 전송펄스는 DCK1 또는 DCK2의 펄스 일주분을 제외시키기 때문에, 최종적으로 얻어지는 샘플링펄스는 단발로 되고, 본 발명과 같이 2연결 펄스와는 다르다. 따라서 참고예에서는, 샘플링 펄스는 간단히 영상신호의 샘플홀드를 행할 뿐으로, 프리챠지할수 없다. 그래서, 이 참고예에서는 수평구동회로에 의한 수평주사가 시작하기 전에, 일정 전위의 프리챠지신호를 각 신호라인에 일제히 프리챠지하고 있다. 구체적으로는, HST가 출력되기 전의 수평블랭킹기간에, 중간레벨(그레이레벨)의 중간전위를 각 신호라인에 프리챠지하고 있다.
도 5는 화소에 대한 영상신호의 기입과정을 나타내는 모식도이다. (A)에 나타내는 것같이, 화소어레이부(15)에 포함되는 각 화소(11)에 대하여, 행단위로 순차 영상신호를 기입하여 간다. 화소(11)에 액정셀을 이용한 경우, 통상 1H반전구동이 행해지고 있고, 일행마다 화소에 기입하는 영상신호의 극성이 반전하고 있다. 도시의 예에서는, 기수행의 화소에 정극성의 영상신호가 기입되고, 우수행에 부극성의 영상신호가 기입되고 있다. 선순차로 필드분의 영상신호를 기입한 후, 다음의 필드로 이동하여 다시 선순차로 영상신호를 기입한다. 이 경우,1H반전에 더하여 1F(필드) 반전이 행해지고 있다. 즉, 제 2필드에서는 기수행에 부극성의 영상신호가 기입되어 우수행에 정극성의 영상신호가 기입되어 있다. 이와 같이, 필드마다 영상신호의 극성이 반전하고 있다.
(B)는 영상신호의 샘플홀드에 의한 신호라인의 전위변동을 모식적으로 나타낸 타이밍챠트이다. N단과 N+1단에 인가되는 샘플링펄스를 나타내고 있다. 어느 것도, 샘플링펄스의 상승으로 신호라인에 대한 충전이 개시하고, 샘플링펄스의 하강으로 전위레벨이 홀드된다. 전술한 것같이 1F반전으로는 극성이 전환하기 때문에, 샘플링펄스의 상승으로 큰 흡입전위가 발생하고, 또 충방전 노이즈가 생긴다. 1F마다 극성이 반전하기 때문에, 흡입전위 및 충방전노이즈는 크다. 이 점을 감안하여, 참고예에서는 중간전위(그레이레벨)의 프리챠지신호에 의해, 각 신호라인을 미리 프리챠지하고, 동일 극성으로 일정의 중간전위까지 신호선 라인의 전위레벨을 도달시켜 둔다. 이것에 의해, 실제로 샘플링펄스가 인가된 때의 흡입전위 및 신호라인의 충방전 노이즈를 억제하고, 이로써 세로 줄무늬를 어느 정도 개선하고 있다.
도 6은 참고예에서 채용하는 일괄프리챠지를 행한 경우의 전위변동을 모식적으로 나타낸 것이다. 일괄프리챠지에서는 사전에 인가하는 프리챠지신호의 전위를 처음에 최적으로 설정할 필요가 있다. 그렇지만, 이 전위설정은 일괄 프리챠지의 경우 신호라인마다 변화할 수 없고, 어떻게든 세로 줄무늬 결함이 표시되게 된다. 예를 들면, (A)의 경우, 프리챠지신호(Psig)의 전위를 비교적 백레벨에 가까운 회(灰)레벨 PsigGrey에 설정하고 있다. 이 경우, PigGray의 레벨로부터떨어져 흑레벨에 가까운 영상신호를 기입하는 동안, 도달홀드전위차가 현저하게 되고, 세로 줄무늬가 발생한다. 역으로, PsigGray에 가까운 신호레벨을 기입하는 행에서는, 도달홀드전위차에 불균일이 나타나지 않고, 세로 줄무늬는 없다. 이 결과 흑레벨에 가까운 행일수록 세로 줄무늬가 눈에 띄게 된다.
(B)는 역으로 PsigGray의 전위를 흑레벨에 가까운 회(灰)레벨에 설정한 경우이다. 이 때에는, 흑레벨에 가까울 수록 도달홀드전위차는 적게 되고, 세로 줄무늬가 눈에 띄지 않는다. 역으로 백레벨에 가까울 수록 도달홀드전위차는 크게 되고, 세로 줄무늬가 현저하게 된다. 이와 같이, PsigGray를 최적치로 맞추어 들여도 표시해야할 영상의 농도에 의해 세로 줄무늬가 발생하는 영역이 나타나게 된다.
이러한 일괄 프리챠지 방식의 결점을 극복하기 위해, 본 발명은 일련 샘플링 펄스를 이용한 샘플홀드방식을 채용하고 있다. HST의 펄스폭을 HCK의 2배의 주기로 함으로써, 전송펄스도 그 폭을 유지하여 전송된다. 따라서, 샘플링 펄스가 2연결로 발생한다. 이 2연결펄스의 첫번째를 자단(自段)의 신호라인의 프리챠지로 이용한다. 이것에 의해, 신호라인의 전위는 본래 기입하는 영상신호의 전위에 한하지 않고 근접한다. 그리고, 2연결 샘플링펄스에 포함되는 두번째의 펄스로 다시 자단의 신호라인에 영상신호를 기입홀드한다. 이것에 의해, 종래의 일정 전위에서의 기입에 의한 전위차는 생기지 않는다. 또 이 때문에 생기고 있던 흡입전위, 충방전 노이즈, 홀드전위차가 없게 되고, 세로 줄무늬가 개선된다. 또한, 종래 필요한 그레이레벨의 프리챠지신호를 넣을 필요가 없게 되고, 프리챠지회로자체를 제거할 수 있다. 또한, 일괄 프리챠지를 생략하므로, 수평블랭킹기간을 단축가능하다.
이상 설명한 것같이, 본 발명에 의하면, 점순차 구동방식의 액티브 매트릭스 표시장치에 있어서, 2연결 샘플링 펄스를 이용하므로, 최초의 펄스에 프리챠지기능을 주고, 다음의 펄스에 화소전위의 홀드기능을 준다. 이 방식을 이용하므로, 기존의 프리챠지용 그레이신호를 넣지 않고, 세로 줄무늬를 개선할 수 있다. 또한, 프리챠지신호의 그레이전위에서 크게 떨어진 영상신호를 기입하는 경우에 발생한 세로 줄무늬를 제거할 수 있다. 결과적으로 그레이레벨의 프리챠지신호를 넣을 필요가 없게 되고, 관련회로를 제거할 수 있다. 또한, 일괄 프리챠지를 행하지 않으면 수평블랭킹기간을 그 만큼 단축할 수 있다.

Claims (4)

  1. 행상의 게이트라인, 열상의 신호라인, 양 라인이 교차하는 부분에 행렬상으로 배치된 화소 및 복수의 계통으로 나뉘어서 영상신호를 공급하는 영상라인을 갖는 패널과,
    행상의 이 게이트라인에 접속하여 순차 화소의 행을 선택하는 수직 구동회로와,
    열상의 이 신호라인을 이 영상라인에 접속하기 위해 배치된 복수의 샘플링 스위치와,
    클락신호에 의거하여 동작하고, 샘플링 펄스를 순차 발생하여 복수의 샘플링 스위치를 순서대로 구동하고, 이로써 선택된 행의 화소에 순차 영상신호를 기입하는 수평구동회로로 이루는 표시장치에 있어서,
    상기 수평구동회로는 한개의 샘프링 스위치에 대하여 제 1펄스 및 제 2펄스로 이루는 2연결 샘플링 펄스를 인가하고, 제 1펄스로 이 영상신호에 의해 이 신호라인을 프리챠지하고, 제 2펄스로 이 영상신호를 이 신호라인에 샘플링하는 한편,
    선행하는 샘플링 스위치에 인가되는 2연결 샘플링 펄스의 제 2펄스와 후행의 샘플링 스위치에 인가되는 2연결 샘플링 펄스의 제 1펄스가 시간적으로 중첩되는 관계에 있을 때, 선행 샘플링 스위치와 후행 샘플링 스위치에는 서로 다른 계통의 영상라인을 접속하고, 이로써 양자간에 있어서의 영상신호의 간섭을 방지하는 것을 특징으로 하는 표시장치.
  2. 제 1항에 있어서,
    상기 수평구동회로는 소정의 주기를 갖는 클락신호와, 이 주기의 2배의 펄스폭을 갖는 시작 펄스를 받아들이고, 이 클락신호에 동기하여 이 시작 펄스의 시프트동작을 행하고 각 시프트단에서 시프트 펄스를 순차 출력하는 시프트 레지스터와, 상기 시프트 레지스터에서 순차 출력되는 이 시프트 펄스에 응답하여 이 클락신호와 동일 주기의 클락신호를 제외시켜 이 2연결 샘플링 펄스를 순차 생성하는 제외스위치군을 갖는 것을 특징으로 하는 표시장치.
  3. 제 2항에 있어서,
    2개 건너서 배치된 제 1조에 속하는 샘플링 스위치에는 제 1계통의 영상라인을 접속하고, 제 1조의 각 샘플링 스위치로부터 한개 엇갈려 배치된 제 2조의 샘플링 스위치에는 제 2계통의 영상라인을 접속하고, 남은 제 3조의 샘플링 스위치에는 제 3계통의 영상라인을 접속하고, 이로써 선행 샘플링 스위치와 후행 샘플링 스위치간에 있어서의 영상신호의 간섭을 방지하는 것을 특징으로 하는 표시장치.
  4. 행상의 게이트라인, 열상의 신호라인, 양 라인이 교차하는 부분에 행렬상으로 배치된 화소 및 복수의 계통에 나뉘어서 영상신호를 공급하는 영상라인을 갖는 패널과, 행상의 이 게이트라인에 접속하여 순차 화소의 행을 선택하는 수직 구동회로와, 열상의 이 신호라인을 이 영상라인에 접속하기 위해 배치된 복수의 샘플링스위치와, 클락신호에 의거하여 동작하고, 샘플링 펄스를 순차 발생하여 복수의 샘플링 스위치를 순서대로 구동하고, 이로써 선택된 행의 화소에 순차영상신호를 기입하는 수평구동회로로 이루는 표시장치의 구동방법에 있어서,
    상기 수평구동회로는 한개의 샘플링 스위치에 대하여 제 1펄스 및 제 2펄스로 이루는 2연결 샘플링 펄스를 인가하고, 제 1펄스로 이 영상신호에 의해 이 신호라인을 프리챠지하고, 제 2펄스로 이 영상신호를 이 신호라인에 샘플링하는 한편,
    선행하는 샘플링 스위치에 인가되는 2연결 샘플링 펄스의 제 2펄스와 후행의 샘플링 스위치에 인가되는 2연결 샘플링 펄스의 제 1펄스가 시간적으로 중첩되는 관계에 있을 때, 선행 샘플링 스위치와 후행 샘플링 스위치에는 서로 다른 계통의 영상라인을 접속하고, 이로써 양자간에 있어서의 영상신호의 간섭을 방지하는 것을 특징으로 하는 표시장치의 구동방법.
KR1020040023902A 2003-04-08 2004-04-07 표시장치 KR20040087931A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003103763A JP4007239B2 (ja) 2003-04-08 2003-04-08 表示装置
JPJP-P-2003-00103763 2003-04-08

Publications (1)

Publication Number Publication Date
KR20040087931A true KR20040087931A (ko) 2004-10-15

Family

ID=33466771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040023902A KR20040087931A (ko) 2003-04-08 2004-04-07 표시장치

Country Status (5)

Country Link
US (2) US7333098B2 (ko)
JP (1) JP4007239B2 (ko)
KR (1) KR20040087931A (ko)
CN (1) CN1294452C (ko)
TW (1) TWI249727B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006072078A (ja) * 2004-09-03 2006-03-16 Mitsubishi Electric Corp 液晶表示装置及びその駆動方法
KR100611508B1 (ko) * 2005-01-31 2006-08-11 삼성전자주식회사 채널을 분리하여 출력하는 디스플레이 구동 회로,디스플레이 구동 방법 및 전류 샘플/홀드 회로
CN100419823C (zh) * 2005-05-27 2008-09-17 友达光电股份有限公司 平面显示器的驱动电路
US8144103B2 (en) * 2005-06-14 2012-03-27 Sharp Kabushiki Kaisha Driving circuit of display device, method of driving display device, and display device for enabling partial screen and widescreen display modes
KR100583631B1 (ko) 2005-09-23 2006-05-26 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
KR20070052051A (ko) * 2005-11-16 2007-05-21 삼성전자주식회사 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치
US20070236486A1 (en) * 2006-04-11 2007-10-11 Toppoly Optoelectronics Corp. Method for transmitting a video signal and operation clock signal for a display panel
JP5238230B2 (ja) * 2007-11-27 2013-07-17 ルネサスエレクトロニクス株式会社 ドライバ及び表示装置
US7966530B2 (en) * 2007-12-18 2011-06-21 Micron Technology, Inc. Methods, devices, and systems for experiencing reduced unequal testing degradation
TWI413069B (zh) * 2008-03-25 2013-10-21 Innolux Corp 影像顯示系統
KR100983392B1 (ko) * 2008-08-19 2010-09-20 매그나칩 반도체 유한회사 칼럼 데이터 구동회로, 이를 구비한 표시장치 및 그의 구동방법
TWI407400B (zh) * 2009-09-14 2013-09-01 Au Optronics Corp 液晶顯示器、平面顯示器及其閘極驅動方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2827867B2 (ja) 1993-12-27 1998-11-25 日本電気株式会社 マトリックス表示装置のデータドライバ
JP3482683B2 (ja) * 1994-04-22 2003-12-22 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP3424387B2 (ja) 1995-04-11 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置
FR2743658B1 (fr) * 1996-01-11 1998-02-13 Thomson Lcd Procede d'adressage d'un ecran plat utilisant une precharge des pixels circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions
JP3661324B2 (ja) 1996-12-12 2005-06-15 セイコーエプソン株式会社 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器
WO1999004384A1 (fr) * 1997-07-14 1999-01-28 Seiko Epson Corporation Dispositif a cristaux liquides, procede d'excitation de ce dispositif et ecran de projection et equipement electronique fabriques au moyen de ce dispositif
JP3832125B2 (ja) * 1998-01-23 2006-10-11 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3520756B2 (ja) 1998-02-03 2004-04-19 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置及び電子機器
JP2000267616A (ja) * 1999-03-19 2000-09-29 Sony Corp 液晶表示装置およびその駆動方法
KR100701892B1 (ko) * 1999-05-21 2007-03-30 엘지.필립스 엘시디 주식회사 데이터라인 구동방법 및 그를 이용한 액정 표시장치
JP3709302B2 (ja) * 1999-05-31 2005-10-26 株式会社日立製作所 半導体記憶装置及びそれを用いたセンサ
JP2001228831A (ja) 2000-02-17 2001-08-24 Seiko Epson Corp 電気光学装置
JP4240779B2 (ja) * 2000-07-31 2009-03-18 ソニー株式会社 液晶プロジェクタと調整方法
US6563743B2 (en) * 2000-11-27 2003-05-13 Hitachi, Ltd. Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy
JP3633528B2 (ja) * 2001-08-24 2005-03-30 ソニー株式会社 表示装置

Also Published As

Publication number Publication date
US20040257350A1 (en) 2004-12-23
CN1294452C (zh) 2007-01-10
US7333098B2 (en) 2008-02-19
TWI249727B (en) 2006-02-21
TW200506798A (en) 2005-02-16
CN1536402A (zh) 2004-10-13
US20080106534A1 (en) 2008-05-08
JP2004309821A (ja) 2004-11-04
JP4007239B2 (ja) 2007-11-14

Similar Documents

Publication Publication Date Title
KR100768117B1 (ko) 표시 장치 및 그 구동 방법
US5801673A (en) Liquid crystal display device and method for driving the same
EP2071553B1 (en) Liquid crystal display apparatus, driver circuit, driving method and television receiver
EP0678848B1 (en) Active matrix display device with precharging circuit and its driving method
US7492342B2 (en) Electro-optical device, driving circuit of the same, driving method of the same, and electronic apparatus
KR950013444B1 (ko) 액정 표시장치
US8358292B2 (en) Display device, its drive circuit, and drive method
CN107993629B (zh) 液晶显示装置的驱动方法
EP2093751A2 (en) Liquid crystal display apparatus, and driving circuit and driving method thereof
US20070132698A1 (en) Display apparatus
CN1328615C (zh) 液晶显示设备及驱动lcd板的方法
US20080106534A1 (en) Display apparatus
US7050034B2 (en) Display apparatus
US7956840B2 (en) Electro-optical device, driving method, and electronic apparatus
JP4691890B2 (ja) 電気光学装置および電子機器
KR101051605B1 (ko) 표시 장치 및 그 구동 방법
JP3055620B2 (ja) 液晶表示装置およびその駆動方法
JP3661324B2 (ja) 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器
JP3900256B2 (ja) 液晶駆動装置および液晶表示装置
KR20150028402A (ko) 인셀 터치 액정표시장치
JPH07281648A (ja) 液晶ディスプレイ装置
JP2737200B2 (ja) 液晶ディスプレイ装置
JP3433022B2 (ja) 液晶表示装置
JP3532703B2 (ja) 液晶表示装置およびその駆動方法
JP3433023B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application