JPH05204334A - 液晶駆動回路 - Google Patents
液晶駆動回路Info
- Publication number
- JPH05204334A JPH05204334A JP1226792A JP1226792A JPH05204334A JP H05204334 A JPH05204334 A JP H05204334A JP 1226792 A JP1226792 A JP 1226792A JP 1226792 A JP1226792 A JP 1226792A JP H05204334 A JPH05204334 A JP H05204334A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- liquid crystal
- output
- signal
- video data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】この発明は液晶駆動回路の素子数を低減させる
ことを目的としている。 【構成】複数のデータ保持用コンデンサＣ2 に保持され
ている映像データの各データをアナログゲートＳ3 ，Ｓ
4 を介して出力アンプＨＡに時分割して送り増幅し、出
力アンプＨＡに共通して接続されている複数の画素をゲ
ート信号Ｇ11，Ｇ12（Ｇ21，Ｇ22）で時分割して選択走
査するようにしている。
ことを目的としている。 【構成】複数のデータ保持用コンデンサＣ2 に保持され
ている映像データの各データをアナログゲートＳ3 ，Ｓ
4 を介して出力アンプＨＡに時分割して送り増幅し、出
力アンプＨＡに共通して接続されている複数の画素をゲ
ート信号Ｇ11，Ｇ12（Ｇ21，Ｇ22）で時分割して選択走
査するようにしている。
Description
【０００１】
【産業上の利用分野】この発明は駆動方法を改善した液
晶駆動回路に関するものである。
晶駆動回路に関するものである。
【０００２】
【従来の技術】従来の携帯テレビ等のＴＦＴ（Ｔhin Ｆ
ilm Ｔransistor ）液晶パネルのソース（ドレインでも
良い）側駆動回路は、液晶パネルの水平方向画素数と同
数の出力アンプを持ち、各画素に対応して持たれる出力
アンプの夫々に電圧を与えるような構成になっている。
ilm Ｔransistor ）液晶パネルのソース（ドレインでも
良い）側駆動回路は、液晶パネルの水平方向画素数と同
数の出力アンプを持ち、各画素に対応して持たれる出力
アンプの夫々に電圧を与えるような構成になっている。
【０００３】図３(a) は従来および本願にも適用される
一般の液晶パネルおよびドライバ部を含むモジュール構
成を示し、同図(b) は同じくソースドライバ部のブロッ
ク回路を示している。また、図４，図５はそれぞれ、従
来のソースドライバのサンプル・ホールド部分を含む出
力アンプの回路とソースドライバの入出力タイミングチ
ャートを示している。
一般の液晶パネルおよびドライバ部を含むモジュール構
成を示し、同図(b) は同じくソースドライバ部のブロッ
ク回路を示している。また、図４，図５はそれぞれ、従
来のソースドライバのサンプル・ホールド部分を含む出
力アンプの回路とソースドライバの入出力タイミングチ
ャートを示している。
【０００４】実装的には図３(a) に示すように、ＬＣＤ
パネル３１に対応してソースドライバ３２，ゲートドラ
イバ３３を実装するそれぞれのＴＡＢ（TAB フィルム基
板）３４，３５が設けられている。また、ソースドライ
バ３２は同図(b) に示すように、制御用タイミングを発
生させるタイミング発生部３２a ，水平方向画素を走査
するためのシフトレジスタ３２b ，シフトレジスタ３２
b の出力に対応した映像データを保持するサンプル・ホ
ールド３２c およびサンプル・ホールド部３２c に保持
されたデータに基づいて、ＬＣＤパネル３１の水平方向
画素を駆動する出力アンプ部３２d で構成されている。
図４および図５によって、従来の水平方向画素駆動回路
の構成とＴＦＴＬＣＤに対する書き込み動作を説明す
る。図３(b) の出力アンプ部３２d を構成する、図４に
示す出力アンプＨＡはＬＣＤパネル３１の水平方向画素
の各素子のそれぞれに対応して設けられいる。
パネル３１に対応してソースドライバ３２，ゲートドラ
イバ３３を実装するそれぞれのＴＡＢ（TAB フィルム基
板）３４，３５が設けられている。また、ソースドライ
バ３２は同図(b) に示すように、制御用タイミングを発
生させるタイミング発生部３２a ，水平方向画素を走査
するためのシフトレジスタ３２b ，シフトレジスタ３２
b の出力に対応した映像データを保持するサンプル・ホ
ールド３２c およびサンプル・ホールド部３２c に保持
されたデータに基づいて、ＬＣＤパネル３１の水平方向
画素を駆動する出力アンプ部３２d で構成されている。
図４および図５によって、従来の水平方向画素駆動回路
の構成とＴＦＴＬＣＤに対する書き込み動作を説明す
る。図３(b) の出力アンプ部３２d を構成する、図４に
示す出力アンプＨＡはＬＣＤパネル３１の水平方向画素
の各素子のそれぞれに対応して設けられいる。
【０００５】Ｃ1 およびＣ2 は映像データ保持用の容量
であって、Ｃ1 にはシフトレジスタシフトレジスタ３２
b からの図５に示すサンプリング信号ＣＫ1 〜ＣＫn に
よってゲートＳ1 を介して映像データＤata １〜Ｄata
ｎが書き込まれる。
であって、Ｃ1 にはシフトレジスタシフトレジスタ３２
b からの図５に示すサンプリング信号ＣＫ1 〜ＣＫn に
よってゲートＳ1 を介して映像データＤata １〜Ｄata
ｎが書き込まれる。
【０００６】水平方向画素数分のサンプリング終了後、
ＯＥ信号でＣ1 に保持されている映像データがゲートＳ
2 を介して一度にＣ2 に移され、さらに、Ｃ2 に移され
た映像データは出力アンプＨＡを介してＬＣＤパネル３
１の水平方向画素に書き込まれる。ＯＥ信号がＯＦＦに
なってもＣ2 に保持された値が次ぎのＯＥ信号がＯＮに
なるタイミングまでＬＣＤパネル３１の画素に与えられ
る。
ＯＥ信号でＣ1 に保持されている映像データがゲートＳ
2 を介して一度にＣ2 に移され、さらに、Ｃ2 に移され
た映像データは出力アンプＨＡを介してＬＣＤパネル３
１の水平方向画素に書き込まれる。ＯＥ信号がＯＦＦに
なってもＣ2 に保持された値が次ぎのＯＥ信号がＯＮに
なるタイミングまでＬＣＤパネル３１の画素に与えられ
る。
【０００７】この間、Ｃ1 には次ぎのラインの映像デー
タがシフトレジスタ３２b からのサンプリング信号ＣＫ
1 〜ＣＫn 信号でサンプリングされて、保持されるよう
になっている。このような動作の繰返でＬＣＤパネル３
１上に所要の画像が表示される。
タがシフトレジスタ３２b からのサンプリング信号ＣＫ
1 〜ＣＫn 信号でサンプリングされて、保持されるよう
になっている。このような動作の繰返でＬＣＤパネル３
１上に所要の画像が表示される。
【０００８】従来の水平方向画素の駆動回路は、上記し
たように水平方向画素のそれぞれに対応して出力アンプ
ＨＡが設けられる構成になっているので、液晶パネルの
表示画面が大きくなり水平方向画素数が増加すると、そ
の分出力アンプの数も対応して増やす必要がある。
たように水平方向画素のそれぞれに対応して出力アンプ
ＨＡが設けられる構成になっているので、液晶パネルの
表示画面が大きくなり水平方向画素数が増加すると、そ
の分出力アンプの数も対応して増やす必要がある。
【０００９】また、液晶パネルの表示画面を大きくしな
くとも、画質を向上させるために水平方向画素数を増や
すと、増加する出力アンプの実装密度を密にする必要が
生じるばかりでなく、ソース側駆動用ＬＳＩと液晶との
接続も実装上困難になる。
くとも、画質を向上させるために水平方向画素数を増や
すと、増加する出力アンプの実装密度を密にする必要が
生じるばかりでなく、ソース側駆動用ＬＳＩと液晶との
接続も実装上困難になる。
【００１０】さらに、出力アンプの数が増えると、その
分、出力アンプの特性のばらつきも大きくなり、結果的
には液晶に印加される電圧値のばらつきとなり、表示画
像の画質を低下させる原因になる。
分、出力アンプの特性のばらつきも大きくなり、結果的
には液晶に印加される電圧値のばらつきとなり、表示画
像の画質を低下させる原因になる。
【００１１】
【発明が解決しようとする課題】この発明は、上記した
ような問題を解決するためになされたもので、ソース側
出力アンプ数を減らして、実装上や画質上等の問題を軽
減させた液晶駆動回路を提供することを目的としてい
る。
ような問題を解決するためになされたもので、ソース側
出力アンプ数を減らして、実装上や画質上等の問題を軽
減させた液晶駆動回路を提供することを目的としてい
る。
【００１２】
【課題を解決するための手段】この発明の液晶駆動回路
は、映像データを保持するデータ保持手段と、複数の信
号線のそれぞれに対応する前記データ保持手段に保持さ
れているデータを時分割で切替えて増幅し前記信号線の
それぞれに対応する出力線に時分割して出力する増幅手
段とを備えたことを特徴としている。
は、映像データを保持するデータ保持手段と、複数の信
号線のそれぞれに対応する前記データ保持手段に保持さ
れているデータを時分割で切替えて増幅し前記信号線の
それぞれに対応する出力線に時分割して出力する増幅手
段とを備えたことを特徴としている。
【００１３】
【作用】このように構成することで、増幅手段を複数の
液晶画素に共用することが可能になり、増幅手段の数を
減らすことができる。
液晶画素に共用することが可能になり、増幅手段の数を
減らすことができる。
【００１４】
【実施例】以下、図面を参照しながらこの発明の一実施
例を説明する。図１(a)(b)は実施例のソース側駆動回路
とＴＦＴＬＣＤパネル回路であり、同図(a) は出力アン
プ側回路で、同図(b) はＴＦＴＬＣＤパネルを構成する
ＴＦＴ液晶画素の等価回路とその接続関係を示してい
る。また、図２はこの実施例の動作を説明するタイムチ
ャートである。
例を説明する。図１(a)(b)は実施例のソース側駆動回路
とＴＦＴＬＣＤパネル回路であり、同図(a) は出力アン
プ側回路で、同図(b) はＴＦＴＬＣＤパネルを構成する
ＴＦＴ液晶画素の等価回路とその接続関係を示してい
る。また、図２はこの実施例の動作を説明するタイムチ
ャートである。
【００１５】図１(a) において、Ｃ1 およびＣ2 は信号
線を介して送られる映像データ保持用のコンデンサであ
り、Ｃ1 には、図３に示すようなサンプリング信号ＣＫ
1 〜ＣＫn によって開閉されるアナログゲートＳ1 を介
して、１水平ラインの構成映像データＤata １〜Ｄata
ｎが書き込まれる。
線を介して送られる映像データ保持用のコンデンサであ
り、Ｃ1 には、図３に示すようなサンプリング信号ＣＫ
1 〜ＣＫn によって開閉されるアナログゲートＳ1 を介
して、１水平ラインの構成映像データＤata １〜Ｄata
ｎが書き込まれる。
【００１６】Ｃ2 に対しては、水平方向画素数分のサン
プリング終了後に、図２のタイムチャートに示すＯＥ信
号により、アナログゲートＳ2 を介して各Ｃ1 保持され
た映像データがまとめて各Ｃ2 に送られ保持されるので
ある。Ｓ3 ，Ｓ4 は隣り合う二つの画素に対応したＣ2
に保持されたそれぞれの映像データを時分割して、出力
アンプＨＡに送るためのアナログゲートである。
プリング終了後に、図２のタイムチャートに示すＯＥ信
号により、アナログゲートＳ2 を介して各Ｃ1 保持され
た映像データがまとめて各Ｃ2 に送られ保持されるので
ある。Ｓ3 ，Ｓ4 は隣り合う二つの画素に対応したＣ2
に保持されたそれぞれの映像データを時分割して、出力
アンプＨＡに送るためのアナログゲートである。
【００１７】ＨＡは、Ｓ3 ，Ｓ4 を介して送られる各Ｃ
2 の映像データを増幅して、ＬＣＤパネルのＴＦＴ液晶
画素を駆動する出力アンプであり、この出力アンプＨＡ
は水平方向の相互に隣り合う二つの画素群に共通して一
個が設けられている。
2 の映像データを増幅して、ＬＣＤパネルのＴＦＴ液晶
画素を駆動する出力アンプであり、この出力アンプＨＡ
は水平方向の相互に隣り合う二つの画素群に共通して一
個が設けられている。
【００１８】図示例で説明すると例えば、映像データＤ
ata １とＤata ２の信号線と、これら信号線に対応する
出力線ＯＵＴ１とＯＵＴ２との間に出力アンプＨＡの一
個が設けられている。
ata １とＤata ２の信号線と、これら信号線に対応する
出力線ＯＵＴ１とＯＵＴ２との間に出力アンプＨＡの一
個が設けられている。
【００１９】アナログゲートＳ3 ，Ｓ4 は、図２のタイ
ムチャートに示すように水平同期信号ＨＤの１周期を二
つに時分割するゲート信号Ｇ1 ，Ｇ2 信号で開かれ、隣
り合う画素に対応するＣ2 の保持データの一方を、出力
アンプＨＡを介して対応する画素に送るようになってい
る。次ぎに、出力アンプＨＡの出力が送られるＴＦＴ液
晶画素側の回路構成を説明する。
ムチャートに示すように水平同期信号ＨＤの１周期を二
つに時分割するゲート信号Ｇ1 ，Ｇ2 信号で開かれ、隣
り合う画素に対応するＣ2 の保持データの一方を、出力
アンプＨＡを介して対応する画素に送るようになってい
る。次ぎに、出力アンプＨＡの出力が送られるＴＦＴ液
晶画素側の回路構成を説明する。
【００２０】ＴＦＴ液晶画素は、図１(b) に示すよう
に、ＴＦＴと液晶容量Ｃv と付加容量Ｃs で表せる等価
回路になっている。つまり、Ｃv とＣs はＴＦＴを介し
て送られる映像データを、次ぎのデータまで保持するた
めのコンデンサである。
に、ＴＦＴと液晶容量Ｃv と付加容量Ｃs で表せる等価
回路になっている。つまり、Ｃv とＣs はＴＦＴを介し
て送られる映像データを、次ぎのデータまで保持するた
めのコンデンサである。
【００２１】このようなＴＦＴ液晶画素は縦方向の一列
に配置された画素はそれぞれのソースが相互に接続さ
れ、同一のソース線Ｓを介して図１(a) に示すような対
応する出力アンプＨＡの出力（例えばＯＵＴ１）に接続
されている。また、この縦方向の一列と水平方向に隣り
合う縦方向の一列に配置された画素のそれぞれのソース
も相互に接続され、ソース線Ｓを介して同じ出力アンプ
ＨＡの出力（例えばＯＵＴ２）に接続されている。つま
り、水平方向に隣り合う縦方向の二列の画素群のソース
は同一の出力アンプＨＡの出力に接続されている。
に配置された画素はそれぞれのソースが相互に接続さ
れ、同一のソース線Ｓを介して図１(a) に示すような対
応する出力アンプＨＡの出力（例えばＯＵＴ１）に接続
されている。また、この縦方向の一列と水平方向に隣り
合う縦方向の一列に配置された画素のそれぞれのソース
も相互に接続され、ソース線Ｓを介して同じ出力アンプ
ＨＡの出力（例えばＯＵＴ２）に接続されている。つま
り、水平方向に隣り合う縦方向の二列の画素群のソース
は同一の出力アンプＨＡの出力に接続されている。
【００２２】また、水平方向に一つ置きの画素例えば、
水平方向の偶数番目または奇数番目同士の画素のそれぞ
れのゲートが相互に接続されており、これら画素の各ゲ
ートはゲート線Ｇを介して縦方向の走査信号である一対
のゲート信号（例えばＧ11，Ｇ12）に接続されている。
また、縦方向に別の段の水平方向の偶数番目または奇数
番目同士の画素もそれぞれ一対のゲート信号（例えばＧ
21，Ｇ22）に接続されている。
水平方向の偶数番目または奇数番目同士の画素のそれぞ
れのゲートが相互に接続されており、これら画素の各ゲ
ートはゲート線Ｇを介して縦方向の走査信号である一対
のゲート信号（例えばＧ11，Ｇ12）に接続されている。
また、縦方向に別の段の水平方向の偶数番目または奇数
番目同士の画素もそれぞれ一対のゲート信号（例えばＧ
21，Ｇ22）に接続されている。
【００２３】これら一対のゲート信号Ｇ11，Ｇ12（Ｇ2
1，Ｇ22，…）は縦方向の走査信号であるが、同時に図
２のタイムチャートに示すように、水平同期信号ＨＤの
１周期を二つに時分割するゲート信号Ｇ1 ，Ｇ2 にそれ
ぞれ同期した信号で、これら一対の信号は水平同期信号
ＨＤの１周期の前半分と後半分を時分割して担当する時
分割信号でもある。
1，Ｇ22，…）は縦方向の走査信号であるが、同時に図
２のタイムチャートに示すように、水平同期信号ＨＤの
１周期を二つに時分割するゲート信号Ｇ1 ，Ｇ2 にそれ
ぞれ同期した信号で、これら一対の信号は水平同期信号
ＨＤの１周期の前半分と後半分を時分割して担当する時
分割信号でもある。
【００２４】このような構成の実施例において、例え
ば、ゲート信号Ｇ1 がＯＮになると、ゲート信号Ｇ1 が
接続されているアナログゲートＳ3 が開き、このゲート
Ｓ3 に接続されているＣ2 に保持されている映像データ
を、また、ゲート信号Ｇ2 がＯＮになると、ゲート信号
Ｇ2 が接続されているアナログゲートＳ4 が開き、この
ゲートＳ4 に接続されているＣ2 に保持されている映像
データを出力アンプＨＡの出力（例えばＯＵＴ１，２）
を介してソース同士が相互にが接続されている各画素の
ソースに送るようになっている。
ば、ゲート信号Ｇ1 がＯＮになると、ゲート信号Ｇ1 が
接続されているアナログゲートＳ3 が開き、このゲート
Ｓ3 に接続されているＣ2 に保持されている映像データ
を、また、ゲート信号Ｇ2 がＯＮになると、ゲート信号
Ｇ2 が接続されているアナログゲートＳ4 が開き、この
ゲートＳ4 に接続されているＣ2 に保持されている映像
データを出力アンプＨＡの出力（例えばＯＵＴ１，２）
を介してソース同士が相互にが接続されている各画素の
ソースに送るようになっている。
【００２５】この時、水平方向に隣り合う画素の一方の
ゲートおよび他方の画素のゲートにはそれぞれゲート信
号Ｇ11またはＧ12（次の走査時点ではＧ21またはＧ22）
のいずれか一方が送られているので、隣り合う画素の一
方がゲート信号Ｇ12（次の走査時点ではＧ21）がＯＮ時
に選択され、また、隣り合う画素の他方はゲート信号Ｇ
12（次の走査時点ではＧ22）がＯＮ時に選択される。
ゲートおよび他方の画素のゲートにはそれぞれゲート信
号Ｇ11またはＧ12（次の走査時点ではＧ21またはＧ22）
のいずれか一方が送られているので、隣り合う画素の一
方がゲート信号Ｇ12（次の走査時点ではＧ21）がＯＮ時
に選択され、また、隣り合う画素の他方はゲート信号Ｇ
12（次の走査時点ではＧ22）がＯＮ時に選択される。
【００２６】つまり、ゲート信号Ｇ1 とゲート信号Ｇ11
（次の走査時点ではＧ21）がＯＮになった時は、ゲート
信号Ｇ1 で開かれるアナログゲートＳ3 に接続されたＣ
2 の映像データが隣り合う一方の画素に書き込まれ、ゲ
ート信号Ｇ2 とゲート信号Ｇ12（次の走査時点ではＧ2
2）がＯＮになった時は、ゲート信号Ｇ2 で開かれるア
ナログゲートＳ4 に接続されたＣ2 の映像データが他方
の画素に書き込まれる。書き込まれた映像データが表示
されている時、映像データ保持用のコンデンサＣ1 に次
ぎの水平ラインのデータを保持する動作を行う。このよ
うな動作の繰返でＬＣＤパネル上に所要の画像が表示さ
れる。
（次の走査時点ではＧ21）がＯＮになった時は、ゲート
信号Ｇ1 で開かれるアナログゲートＳ3 に接続されたＣ
2 の映像データが隣り合う一方の画素に書き込まれ、ゲ
ート信号Ｇ2 とゲート信号Ｇ12（次の走査時点ではＧ2
2）がＯＮになった時は、ゲート信号Ｇ2 で開かれるア
ナログゲートＳ4 に接続されたＣ2 の映像データが他方
の画素に書き込まれる。書き込まれた映像データが表示
されている時、映像データ保持用のコンデンサＣ1 に次
ぎの水平ラインのデータを保持する動作を行う。このよ
うな動作の繰返でＬＣＤパネル上に所要の画像が表示さ
れる。
【００２７】上記したように、この実施例では一つの出
力アンプＨＡが、水平同期信号ＨＤの１周期の間に隣り
合う二つ画素用として二度使用されるような構成になっ
ている。なお、この発明は上記実施例に限定されるもの
ではなく、要旨を変更しない範囲で変形して実施でき
る。上記実施例では出力アンプを水平同期信号の１周期
の間で二回使用する場合のものを説明したが、１周期の
間で複数回使用するようにも構成できる。また、上記実
施例は液晶テレビを例にとって説明したが、使用目的は
テレビに限定されない。
力アンプＨＡが、水平同期信号ＨＤの１周期の間に隣り
合う二つ画素用として二度使用されるような構成になっ
ている。なお、この発明は上記実施例に限定されるもの
ではなく、要旨を変更しない範囲で変形して実施でき
る。上記実施例では出力アンプを水平同期信号の１周期
の間で二回使用する場合のものを説明したが、１周期の
間で複数回使用するようにも構成できる。また、上記実
施例は液晶テレビを例にとって説明したが、使用目的は
テレビに限定されない。
【００２８】
【発明の効果】この発明の液晶駆動回路によれば、出力
アンプを例えば所定の周期の中で複数回使用するように
しているので、出力アンプ数を減らすことができ、実装
上や製造技術上で有利になるばかりでなく、消費電流の
減少、書き込み電圧値のばらつきの減少が期待でき、コ
スト上でも大きな利点を生じる。
アンプを例えば所定の周期の中で複数回使用するように
しているので、出力アンプ数を減らすことができ、実装
上や製造技術上で有利になるばかりでなく、消費電流の
減少、書き込み電圧値のばらつきの減少が期待でき、コ
スト上でも大きな利点を生じる。
【図１】この発明の一実施例の構成を示す回路図。
【図２】同実施例の動作を説明するためのタイムチャー
ト。
ト。
【図３】液晶パネルの実装構成とソースドライバの構成
を示すブロック回路図。
を示すブロック回路図。
【図４】従来のソースドライバの出力部分の回路図。
【図５】従来のソースドライバの動作を説明するタイム
チャート。
チャート。
Ｃ1 ，Ｃ2 …映像データ保持用容量 ＣV …………液晶容量 Ｃs ……付加容
量 ＨＡ…………出力アンプ Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 …アナログゲート ＴＦＴ………液晶トランジスタ ３１…………ＬＣＤパネル ３２…………ソースドライバ ３２a …タイミ
ング発生回路 ３２b ………シフトレジスタ ３２c …サンプ
ル・ホールド ３２d ………出力アンプ部 ３３…………ゲートドライバ
量 ＨＡ…………出力アンプ Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 …アナログゲート ＴＦＴ………液晶トランジスタ ３１…………ＬＣＤパネル ３２…………ソースドライバ ３２a …タイミ
ング発生回路 ３２b ………シフトレジスタ ３２c …サンプ
ル・ホールド ３２d ………出力アンプ部 ３３…………ゲートドライバ
Claims (1)
- 【請求項１】信号線を介して入力された映像データを増
幅し前記信号線に対応する出力線を介して画素に出力す
る液晶駆動回路であって、 映像データを保持するデータ保持手段と、 複数の信号線のそれぞれに対応する前記データ保持手段
に保持されているデータを時分割で切替えて増幅し前記
信号線のそれぞれに対応する出力線に時分割して出力す
る増幅手段と、を備えたことを特徴とする液晶駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1226792A JPH05204334A (ja) | 1992-01-27 | 1992-01-27 | 液晶駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1226792A JPH05204334A (ja) | 1992-01-27 | 1992-01-27 | 液晶駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05204334A true JPH05204334A (ja) | 1993-08-13 |
Family
ID=11800593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1226792A Pending JPH05204334A (ja) | 1992-01-27 | 1992-01-27 | 液晶駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05204334A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7151520B2 (en) | 2002-01-17 | 2006-12-19 | Seiko Epson Corporation | Liquid crystal driver circuits |
-
1992
- 1992-01-27 JP JP1226792A patent/JPH05204334A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7151520B2 (en) | 2002-01-17 | 2006-12-19 | Seiko Epson Corporation | Liquid crystal driver circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7126574B2 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
| KR950013444B1 (ko) | 액정 표시장치 | |
| US20080150852A1 (en) | Active Matrix Display Devices | |
| US7808467B2 (en) | Electro-optical device, method of driving electro-optical device, driving circuit, and electronic apparatus | |
| JPH01137293A (ja) | デイスプレーのクロストーク減少方法と装置 | |
| US4803480A (en) | Liquid crystal display apparatus | |
| JP4043112B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP2003122317A (ja) | 表示装置 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| WO2003034393A1 (fr) | Appareil d'affichage | |
| JP2759108B2 (ja) | 液晶表示装置 | |
| JP4161484B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JPH07199154A (ja) | 液晶表示装置 | |
| JPH10171421A (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| TW200521933A (en) | Display device and drive method thereof | |
| JPH02210985A (ja) | マトリクス型液晶表示装置の駆動回路 | |
| JP2815102B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4846133B2 (ja) | 駆動回路、電極基板及び液晶表示装置 | |
| JPH07152350A (ja) | 表示装置及びその駆動方法 | |
| JPH05204334A (ja) | 液晶駆動回路 | |
| JP3243950B2 (ja) | 映像表示装置 | |
| JPH10149141A (ja) | 液晶表示装置 | |
| JPH02214817A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2924842B2 (ja) | 液晶表示装置 | |
| JP2004309822A (ja) | 表示装置 |