CN1327268C - 显示装置 - Google Patents

Abstract

本发明的目的在于提供可同时改善重影和竖条纹缺陷的逐点驱动方式。采样开关(23)被分成间隔排列的第一组采样开关和其中的每个开关都与第一组中的采样开关一一错开一个开关位置而排列的第二组采样开关。第一组采样开关与第一系统的图像线(25)连接，而第二组采样开关与第二系统的图像线(26)连接。从水平驱动电路(17)依次输出的采样脉冲序列被交替地分配到属于第一组的采样开关和属于第二组的采样开关上，从而分别构成第一脉冲序列与第二脉冲序列，此外，使得在第一脉冲序列中相邻的采样开关是非重叠的，并使得在第二脉冲序列中相邻的采样开关也是非重叠的，同时保证各采样脉冲的脉冲宽度，由此适当地进行图像信号的采样。

Description

显示装置

技术领域

本发明涉及显示装置。更具体地说，涉及逐点驱动方式的有源矩阵型显示装置中内置的水平驱动电路的改进技术。

背景技术

图15是表示现有显示装置的典型结构的框图。如图所示，现有的显示装置由集成了像素阵列部分15、垂直驱动电路16及水平驱动电路17等的面板33构成。像素阵列部分15由行形状的栅极线13、列形状的信号线12、以及在两者交叉部分呈矩阵形状配置的像素11构成。垂直驱动电路16被分开配置在左右，并与栅极线13的两端连接，从而依次选择像素11的行。水平驱动电路17连接在信号线12上，并根据给定周期的时钟信号来动作，从而向选定行的像素11依次写入图像信号。现有的显示装置还具有外部时钟生成电路18，用于生成作为水平驱动电路17的动作基准的时钟信号HCK、HCKX和相对于这些时钟信号HCK、HCKX周期相同且占空比小的时钟信号DCK1、DCK2。其中，HCKX是HCK的反信号。另外，虽然在本说明书中没有特别指出，但是，根据需要也提供时钟信号DCK1、DCK2的反信号DCKX1、DCKX2。外部时钟生成电路18除了提供这些时钟信号以外，还向面板33提供水平起始脉冲HST。此外，各信号线12连接有预充电电路20，所述预充电电路20在写入图像信号之前预先进行充电，从而改善画质。

专利文献1：日本专利申请公开P2000-267616A，公开日期2000年9月29日。

图16是表示图15所示的显示装置的结构例的电路图。如图所示，显示装置包括一面板，所述面板具有行形状的栅极线13、列形状的信号线12、在两者交叉部分呈矩阵形状配置的像素11、以及提供图像信号的图像线25。显示装置除了上述面板以外，还包括垂直驱动电路16、水平驱动电路17以及时钟生成电路18。一般来说，垂直驱动电路16及水平驱动电路17内置于面板中。此外，在面板上还形成有采样开关组23。采样开关组23的各开关(HSW)与各信号线12对应地配置，从而起到将图像线25连接到各信号线12上的作用。

垂直驱动电路16连接在各栅极线13上，并以行为单位依次选择像素11。水平驱动电路17根据给定周期的时钟信号来动作，从而依次产生采样脉冲A’、B’、C’、D’…，进而依次驱动各开关HSW，由此向所选定行的像素11依次写入图像信号。

时钟生成电路18在生成作为水平驱动电路17的动作基准的时钟信号HCK的同时，还生成比该信号HCK脉冲宽度窄的时钟信号DCK1、DCK2。另一方面，水平驱动电路17由移位寄存器21和提取开关组22构成。此外，用S/R来表示移位寄存器21的各级。移位寄存器21与时钟信号HCK同步地进行水平起始脉冲HST的移位动作，从而从各移位级S/R依次输出移位脉冲A、B、C、D…。提取开关组22的各开关响应于从移位寄存器21依次输出的移位脉冲A、B、C、D…，提取时钟信号DCK1、DCK2，从而依次生成上述的采样脉冲A’、B’、C’、D’…。

参照图17简要说明图16所示的显示装置的动作。水平驱动电路17根据时钟信号HCK(以下有时会称为HCK脉冲)及其反信号HCKX来动作，从而依次发送起始脉冲HST，生成移位脉冲A、B、C。时钟生成电路18除HCK脉冲之外，还向水平驱动电路17提供时钟信号DCK1、DCK2(以下有时称为DCK脉冲)。从图17的时序图明确可知，DCK脉冲虽然与HCK脉冲具有相同周期，但脉冲宽度较窄。而且，DCK1和DCK2相位偏差180度。

水平驱动电路17利用各移位脉冲A、B、C对提取开关组22进行开关驱动，从而提取DCK脉冲。由此生成采样脉冲A’、B’、C’。具体地说，通过利用移位脉冲A来提取DCK1的脉冲，从而生成采样脉冲A’。同样地，通过利用移位脉冲B来提取DCK2的脉冲，从而获得采样脉冲B’。通过采用这样的时钟驱动方式，使得相邻的采样脉冲之间互不重叠。即，采样脉冲A’与B’在时间上被隔开，从而互不重叠。同样地，采样脉冲B’与C’也在时间上被相互隔开，从而也不重叠。

在逐点驱动方式的有源矩阵型显示装置中，重影和竖条纹等显示缺陷一直是要解决的问题。重影是由于采样脉冲的输出时刻的偏移或延迟等原因，将应采样到相邻的信号线上的图像信号错误地采样到当前信号线上而产生的。对于抑制重影来说，其有效做法是尽可能地将相邻的采样脉冲的间隔取得较大。然而，当扩大非重叠时间时，采样脉冲的宽度会相应变窄。另一方面，竖条纹是由于采样脉冲的宽度发生偏移或变化的原因，导致对于信号线进行的图像信号的采样不充分或不完全，由此在相邻列的像素之间显示浓度产生误差而产生的。为了抑制竖条纹，最好是尽可能地将采样脉冲宽度取得较宽。然而，当扩大采样脉冲宽度时，非重叠时间会相应缩短。

发明内容

对于抑制重影来说，其有效做法是尽可能地将相邻的采样脉冲的间隔取得较宽，对于抑制竖条纹来说，其有效做法是尽可能地将采样脉冲宽度取得较宽。但是，由于它们两者之间是相互制约的关系，因此若要改善其一方，则会牺牲另一方。因此，本发明的目的在于提供可改善重影和竖条纹双方的逐点驱动方式。为了达到所述目的，采取以下方案。即，本发明是一种显示装置，所述显示装置由以下部分构成：面板，包括行形状的栅极线、列形状的信号线、在两线交叉部分呈矩阵形状配置的像素、以及至少被分成两个系统来提供图像信号的图像线；垂直驱动电路，连接在行形状的所述栅极线上，并依次选择像素的行；多个采样开关，为了将列形状的所述信号线连接到所述图像线上而配置；水平驱动电路，响应于时钟信号来动作，并依次生成采样脉冲来顺序驱动多个采样开关，由此向选定行的像素依次写入图像信号；所述显示装置的特征在于，所述多个采样开关被分成第一组和第二组，其中第一组采样开关间隔排列，而第二组采样开关中的开关与从属于第一组的各采样开关一一错开一个开关位置地排列；第一组的采样开关与第一系统的图像线连接，而第二组的采样开关与第二系统的图像线连接；从所述水平驱动电路依次输出的采样脉冲序列被交替地分配到属于第一组的采样开关和属于第二组的采样开关上，从而分别构成第一脉冲序列和第二脉冲序列；使在第一脉冲序列中相邻的采样脉冲是非重叠的，并且使在第二脉冲序列中相邻的采样脉冲也是非重叠的，另外保证各采样脉冲的脉冲宽度，从而适当地进行图像信号的采样。

所述水平驱动电路最好包括：移位寄存器，与所述时钟信号同步地进行移位动作，并从各移位级依次输出移位脉冲；和提取开关组，响应于从所述移位寄存器依次输出的所述移位脉冲，提取与所述时钟信号相同的时钟信号，从而依次生成所述采样脉冲。此外，所述第一系统是至少捆绑了三根图像线而构成的，所述属于第一组的采样开关将从该三根图像线提供的三个图像信号同时采样到三根信号线上，另外，所述第二系统也是至少捆绑了三根图像线而构成的，所述属于第二组的采样开关将从该三根图像线提供的三个图像信号同时采样到另外三根信号线上。进一步说，所述第一系统是捆绑了六根图像线而构成的，所述属于第一组的采样开关将从该六根图像线提供的六个图像信号同时采样到六根信号线上，另一方面，所述第二系统也是捆绑了六根图像线而构成的，所述属于第二组的采样开关将从该六根图像线提供的六个图像信号同时采样到另外六根信号线上，从而通过总计十二根图像线来向矩阵形状的像素写入XGA标准的图像信号。

此外，本发明是一种显示装置的驱动方法，其中，所述显示装置由以下部分构成：面板，包括行形状的栅极线、列形状的信号线、在两线交叉部分呈矩阵形状配置的像素、以及至少被分成两个系统来提供图像信号的图像线；垂直驱动电路，连接在行形状的所述栅极线上，并依次选择像素的行；多个采样开关，为了将列形状的所述信号线连接到所述图像线上而配置；水平驱动电路，根据时钟信号来动作，从而依次生成采样脉冲来顺序驱动多个采样开关，由此向选定行的像素依次写入图像信号；所述方法的特征在于，所述多个采样开关被分成第一组和第二组，其中第一组采样开关间隔排列，而第二组采样开关中的开关与从属于第一组的各采样开关一一错开一个开关位置地排列；第一组的采样开关与第一系统的图像线连接，另外第二组的采样开关与第二系统的图像线连接；将从所述水平驱动电路依次输出的采样脉冲序列交替地分配到属于第一组的采样开关和属于第二组的采样开关上，从而将其分成第一脉冲序列和第二脉冲序列；使在第一脉冲序列中相邻的采样脉冲是非重叠的，并使在第二脉冲序列中相邻的采样脉冲也是非重叠的，另外保证各采样脉冲的脉冲宽度，从而适当地进行图像信号的采样。

根据本发明，水平驱动电路与以往一样依次向采样开关组提供采样脉冲。另一方面，提供图像信号的图像线被分成两个系统。为与此对应，采样开关被分成奇数编号组和偶数编号组。奇数编号的采样开关与一系统的图像线共同连接，偶数编号的采样开关与另一系统的图像线共同连接。其结果是，虽然由共同的水平驱动电路依次驱动采样开关组，但是采样动作却在奇数编号组和偶数编号组上被分为相互独立的两个系统。这里，若主要讨论奇数编号组，则采样脉冲被施加到第一个采样开关上后，采样脉冲被施加到第三个采样开关，继而间隔一个地施加采样脉冲。即，在第一个采样脉冲和第三个采样脉冲之间产生的第二个采样脉冲，由于被分配到属于动作上独立的另一系统的第二个采样开关上，因此实际上被间疏了。这样，若主要讨论奇数编号组，则由于间隔一个地间疏采样脉冲，因此相邻的采样脉冲自动成为非重叠的。而且，由于可将所述非重叠时间取得足够宽，使其达到脉冲宽度的程度，所有可有效抑制重影。根据所述间疏方式，由于可自动保证非重叠时间，因此采样脉冲的宽度自身没有任何损失，从而可最大限度地保证其宽度。所以也能够有效抑制竖条纹。根据本发明，能够同时保证非重叠时间和采样脉冲宽度双方，从而可兼顾重影的改善和竖条纹的改善。

附图说明

图1是表示本发明显示装置的实施方式的示意图；

图2是表示图1所示的显示装置所包含的水平驱动电路的实施例的电路图；

图3是用于说明图2所示的水平驱动电路的动作的时序图；

图4是用于说明图2所示的水平驱动电路的动作的时序图；

图5是表示图1及图2所示的显示装置的实施例的电路图；

图6是表示比较例的显示装置的电路图；

图7是用于说明图6所示的比较例的动作的时序图；

图8是用于说明图6所示的比较例的动作的时序图；

图9是12点同步采样驱动方式的示意图；

图10是6点同步采样驱动方式的示意图；

图11是在6点同步采样驱动方式中采用了非重叠驱动时的示意图；

图12是在6点同步采样驱动方式中适用了非重叠驱动时的示意图；

图13是重影容限示意图；

图14是重影容限示意图；

图15是表示现有显示装置的一个例子的框图；

图16是表示图15所示的显示装置的具体例子的电路图；

图17是用于说明图16所示的电路的动作的时序图。

具体实施方式

下面，参照附图详细说明本发明的实施方式。图1是表示本发明显示装置的实施方式的示意图。如图所示，该显示装置基本由像素阵列部分15、垂直驱动电路16、水平驱动电路17及采样开关组23等构成。根据其它需要，还包括预充电电路20。这些构件被组装成一块面板。像素阵列部分15由行形状的栅极线13、列形状的信号线12、以及在两线交叉部分呈矩阵形状配置的像素11等构成。该像素阵列部分15配置在面板的中央部分。另外，在面板中还配置有至少被分成两个系统来提供图像信号的图像线25、26。垂直驱动电路16与行形状的栅极线13相连，依次选择像素11的行。此外，还配置有多个采样开关23，用于将列形状的信号线12连接到图像线25、26上。水平驱动电路17根据时钟信号HCK、HCKX来动作，从而通过依次产生采样脉冲来顺序驱动多个采样开关(HSW)23，由此依次向选定行的像素11写入图像信号。

多个采样开关23被分成间隔配置的第一组采样开关以及从属于第一组的各采样开关一一错开配置的第二组采样开关。在本实施例中，虽然只有第一组和第二组，但是根据情况还可以设置第三组及以上。当如本实施例那样为两组时，奇数编号的采样开关属于第一组(奇数组)，而偶数编号的采样开关属于第二组(偶数组)。在奇数组的采样开关上连接着第一系统的图像线25，同时，在偶数组的开关上连接着第二系统的图像线26。

作为本发明的特征部分，从水平驱动电路17依次输出的采样脉冲序列被交替分配到属于奇数组的采样开关HSW与属于偶数组的采样开关HSW上，从而分别构成第一脉冲序列(奇数脉冲序列)和第二脉冲序列(偶数脉冲序列)。以奇数组与偶数组来交替分配采样开关的结果，使得在奇数脉冲序列中相邻的采样脉冲成为非重叠的，同时也使得在偶数脉冲序列中相邻的采样脉冲成为非重叠的。由此，可以有效地抑制重影。并且，由于自动成为非重叠的，因而可以保证各采样脉冲的宽度，从而可有效地抑制竖条纹。其结果可以同时抑制重影与竖条纹，从而成功地使图像信号的采样最优化。

在本实施例中，第一系统是通过捆绑6根图像线25而构成的，属于奇数组的采样开关HSW将从6根图像线25提供的6个图像信号SIG1～SIG6同时采样到6根信号线12中。第二系统也是通过捆绑6根图像线26而构成的，属于偶数组的采样开关HSW将从6根图像线26提供的6个图像信号SIG1～SIG6同时采样到6根信号线12中。在本实施例中，通过总计12根图像线来将XGA标准的图像信号写入矩阵式的像素11中。但本发明并不局限于此。理想地说，第一系统是通过至少捆绑3根图像线而构成的，属于第一组的采样开关将从3根图像线提供的3个图像信号同时采样到3根信号线中，另外第二系统也是通过至少捆绑3根图像线而构成的，属于第二组的采样开关将从3根图像线提供的3个图像信号同时采样到3根信号线中。

图2是表示图1所示的显示装置所包含的水平驱动电路的实施方式的框图。如图所示，水平驱动电路17由移位寄存器21和提取开关组22构成。移位寄存器21与时钟信号HCK、HCKX同步地进行水平起始脉冲HST的移位动作，并从各移位级(S/R)依次输出移位脉冲(传送脉冲)①、②、③、④。提取开关组22响应于从移位寄存器21依次输出的移位脉冲，提取与时钟信号HCK、HCKX相同的时钟信号，从而依次生成采样脉冲①、②、③、④。并且，通过提取开关组22提取的时钟信号HCK、HCKX与提供到移位寄存器21中的时钟信号HCK、HCKX不同，通过配线24-1、24-2提供。采样脉冲①被施加到奇数级的采样开关HSW上，下一个采样脉冲②被施加到偶数级的采样开关HSW上，下一个采样脉冲③被施加到奇数级的采样开关HSW上，接下来的采样脉冲④被施加到偶数级的采样开关HSW上。如此，从水平驱动电路17依次输出的采样脉冲被交替分配到奇数级HSW与偶数级HSW上。

图3是用于说明图2所示的水平驱动电路的动作的时序图。移位寄存器响应于HCK脉冲及HCKX脉冲来动作，并依次传送起始脉冲HST，从而输出传送脉冲①、②、③、④。如图所示，各传送脉冲只依次移位HCK脉冲的半个周期。接着，提取开关组22响应于传送脉冲进行开关动作，提取HCK脉冲或HCKX脉冲，依次生成采样脉冲①、②、③、④。例如，第一级的提取开关响应于传送脉冲①来提取HCKX脉冲，从而生成采样脉冲①。并将其发送到奇数级的采样开关HSW中。第二个提取开关响应于传送脉冲②进行开关动作，从而提取HCK脉冲并生成采样脉冲②。所述采样脉冲②被发送到偶数级的采样开关HSW中。第三个提取开关响应于传送脉冲③进行开关动作，从而提取HCKX脉冲并生成采样脉冲③。第四个提取开关22响应于传送脉冲④进行开关动作，从而提取HCK脉冲并生成采样脉冲④。

从时序图可知，在属于同一系统的采样脉冲①和③之间，插入了属于另一系统的采样脉冲②。同样，在属于同一系统的采样脉冲②和④之间，插入了属于另一系统的采样脉冲③。若主要讨论一个系统，则在采样脉冲序列之间一定存在相当HCK脉冲的半个周期的非重叠时间。当设定XGA标准的图像信号具有如本实施例所示的SIG1～SIG6的6相结构时，HCK脉冲的半个周期为80～90nsec左右。此时间宽度作为非重叠时间来说已足够，从而可有效地抑制重影。并且，在本实施例中提取开关组22提取HCK脉冲或HCKX脉冲，因此采样脉冲的宽度也与非重叠时间相同为80～90nsec左右。由于所述采样脉冲不是30～45nesc左右的窄脉冲，所以可以有效地抑制竖条纹的产生。

在本实施例中，由于以奇数级与偶数级来交替分配采样脉冲，因此可保证足够的非重叠时间。从而，不必如以往那样使用脉冲宽度窄的DCK1、DCK2，从而可以提取HCK、HCKX来作为采样脉冲。由于不需要DCK脉冲，所以可使电路布置更加紧凑。并且，即使不是用6相结构而是用3相结构来写入XGA标准的图像信号时，也可以保证采样时间及非重叠时间均为30～45nsec左右。因此，即使在3相XGA中，也可以获得与当前状态相等的图像品质。

图4是示意性地表示本发明作用的时序图。当向奇数级的像素③中写入黑线时，图像信号(视频信号)成为如图所示的波形。并使奇数级③的采样脉冲与视频信号的峰值部分相对应地产生。采样脉冲的相位随时间的变化而变化，从而如图所示，将产生由老化引起的延迟。其结果导致了对于视频信号的采样时刻发生偏移，但只要不是达到极限的延迟，奇数级③的采样脉冲就能够采样到视频信号的峰值。由此，在与像素阵列15的奇数级③相对应的像素列中将显示出一条黑线。

另一方面，由于向偶数级供给的视频信号没有特别写入黑线，因此呈现为不含峰值的与背景色相对应的平坦波形。所述平坦的视频信号通过偶数级②、④的采样脉冲而被依次采样。虽然偶数级②的采样脉冲由于因老化的延迟而变化，但是由于视频信号不含任何与黑线相对应的峰值，因而不产生重影。假设当不以偶数级与奇数级将图像线分开时，由于偶数级②的采样脉冲发生因老化的延迟，其结果就会误采样应写入奇数级③的图像信号的峰值，从而出现所谓的前重影。

图5是表示图1及图2所示的显示装置的具体实施例的电路图。本实施例是将液晶晶元用作像素的显示元件(电光学元件)的例子。这里，为简化附图，例示4行4列的像素排列的情况。呈矩阵形状配置的4行4列的像素11中的每一个象素均由作为像素晶体管的薄膜晶体管TFT、液晶晶元LC以及保持电容Cs构成，其中，所述液晶晶元LC将像素电极连接在该薄膜晶体管TFT的漏电极上，所述保持电容Cs将其一电极连接在薄膜晶体管TFT的漏电极上。对于这些像素11中的每一个象素，信号线12-1～12-4沿着所述像素排列方向被布线在每一列上，栅极线13-1～13-4沿着所述像素排列方向被布置在每一行上。

在像素11中的各象素中，薄膜晶体管TFT的源电极(或者漏电极)分别连接在相对应的信号线12-1～12-4上。薄膜晶体管TFT的栅电极分别连接在栅极线13-1～13-4上。液晶晶元LC的相对电极以及保持电容Cs的另一电极在各像素之间共同连接在Cs线14上。给定的直流电压被用作共模电压(common voltage)Vcom施加在所述Cs线14上。

如上所述，构成了像素阵列部分15，其中，像素11呈矩阵形状配置，并且对于这些像素11，信号线12-1～12-4被布线在每一列上且栅极线13-1～13-4被布置在每一行上。在所述像素阵列部分15中，栅极线13-1～13-4的各自的一端连接在像素阵列部分15的垂直驱动电路16的各级输出端子上，其中垂直驱动电路16例如配置在所述像素阵列部分15左侧。

垂直驱动电路16在每一个区域期间(field period)沿垂直方向(行方向)扫描，从而进行以行为单位依次选择连接在栅极线13-1～13-4上的各像素11的处理。即，当从垂直驱动电路16向栅极线13-1施加扫描脉冲Vg1时选择第一行的像素，当向栅极线13-2施加扫描脉冲Vg2时选择第二行的像素。以下相同，向栅极线13-3、13-4依次施加扫描脉冲Vg3、Vg4。

例如在像素阵列部分15的上侧配置有水平驱动电路17。此外，还配置有时钟生成电路(时刻发生器)18，用于向垂直驱动电路16或水平驱动电路17提供各种时钟信号。所述外部时钟生成电路18生成用于指示垂直扫描开始的垂直起始脉冲VST、作为垂直扫描基准的互为反相的垂直时钟VCK和VCKX、用于指示水平扫描开始的水平起始脉冲HST、以及作为水平扫描基准的互为反相的水平时钟HCK和HCKX。

水平驱动电路17是用于在每一H(H为水平扫描周期)内依次采样从两个系统的图像线25、26输入的图像信号，并对由垂直驱动电路16以行为单位所选择的各像素11进行写入处理的电路，在本例中采用了时钟驱动方式，并构成具有晶体管21、时钟提取开关组22以及采样开关组23的结构。晶体管21由与像素阵列部分15的像素列(在本例子中为4列)相对应的四级移位级(S/R)21-1～21-4构成，从而，当施加有水平起始脉冲HST时，与互为反相的水平时钟HCK、HCKX同步地进行移位动作。由此，从晶体管21的各移位级21-1～21-4依次输出具有水平时钟HCK、HCKX的周期以及具有相同脉冲宽度的移位脉冲。

时钟提取开关组22由与像素阵列部分15的像素列相对应的4个开关22-1～22-4构成，每个开关22-1～22-4的一端交替地连接在传送时钟HCK、HCKX的时钟线24-1、24-2上。即，开关22-1、22-3的各一端分别连接在时钟线24-1上，开关22-2、22-4的各一端分别连接在时钟线24-2上。

从移位晶体管21的各移位级21-1～21-4依次输出的移位脉冲被施加到时钟提取开关组22的各开关22-1～22-4上。当从移位晶体管21的各移位级21-1～21-4施加移位脉冲时，时钟提取开关组22的各开关22-1～22-4响应于这些移位脉冲而顺序变成接通状态，从而交替地提取互为反相的时钟HCK、HCKX。

采样开关组23由与像素阵列部分15的像素列相对应的4个开关23-1～23-4构成，这些开关23-1～23-4的各自的一端交替地连接在输入一系统的图像信号的图像线25以及输入另一系统的图像信号的图像线26上。由时钟提取开关组22的各开关22-1～22-4所提取的时钟HCK、HCKX作为采样脉冲被施加在所述采样开关组23的各开关23-1～23-4上。

当从时钟提取开关组22的各开关22-1～22-4施加采样脉冲时，采样开关组23的各开关23-1～23-4响应于所述采样脉冲而顺序变成接通状态，从而交替地采样通过图像线25、26输入的两个系统的图像信号，并将其供给到图像阵列部分15的信号线12-1～12-4上。被采样的图像信号通过有选择地被接通的TFT而被写入LC中。

图6示出了比较例中的显示装置，为了便于理解，对于与图2所示的实施例相对应部分标注对应的参考标号。在图2的实施例中，将6相的图像信号分为两个系统来写入。与此相反，在比较例中只使用了一个系统写入6相的图像信号。即，通过一个系统的图像线25来提供6相的图像信号SIG1～SIG6，采样开关(HSW)23无论奇数级还是偶数级全都连接在共用的图像线25上。并且，向时钟传送线24-1、24-2提供窄脉冲DCK1、DCK2而不是宽脉冲HCK、HCKX。

图7是用于说明图6所示的比较例中的显示装置动作的时序图。为了便于理解，对于与图3示出的时序图相对应的部分标注对应的参考标号。如图所示，晶体管响应于HCK、HCKX来动作，从而顺序传送HST，生成传送脉冲①、②、③、④。提取开关组响应于这些传送脉冲①、②、③、④来动作，从而提取相对HCK、HCKX另外提供的DCK1、DCK2，从而生成采样脉冲①、②、③、④。由于DCK1、DCK2与HCK、HCKX相比是窄脉冲，所以采样脉冲①～④的宽度也窄。并且，由于无论奇数级还是偶数级均顺序形成采样脉冲①、②、③、④，所以非重叠时间也短。此外，所述非重叠时间是通过提取窄脉冲DCK1、DCK2来产生的。由于与在本发明中通过间疏方式所产生的非重叠时间不同，受很大限制，因此所述非重叠时间被限定了。

图8表示在图7的比较例中向奇数级③的像素列写入黑线时的状态。视频信号为了写入黑线包含峰值。通过由与奇数级③相对应的采样脉冲采样包含于所述视频信号中的峰值来向像素阵列部分15写入黑线。此时，如果与前级的偶数级②相对应的采样脉冲产生了因老化引起的延迟，则有时可能会采样到与视频信号的峰值对应的黑电平。此时，在写入奇数级③的像素列上的黑线之前，在偶数级②的像素列上呈现出重影。

下面，将在有源矩阵型显示装置上显示XGA标准的图像信号的情况为重点，进行具体说明。图9示意性地示出了以往方式，即所谓的12点同步采样方式。如(A)所示，通过从移位寄存器的各级(S/R)依次输出的传送脉冲，提取HCK、HCKX来作为用于HSW的采样脉冲。将所述采样脉冲依次施加到N级、N+1级、N+2级、N+3级的各HSW上。

(B)表示施加在N级的HSW上的采样脉冲和施加在N+1级上的采样脉冲。脉冲宽度均为t。XGA标准的图像信号被分成12相(SIG1～SIG12)，并从外部通过图像线来提供。以往，12相的图像信号通过一系统的图像线传送。因此，12相的图像信号分别通过各水平采样开关HSW被采样到12根为一组的信号线上。当脉冲宽度为t的采样脉冲被施加到N级的HSW上时，SIG1～SIG12被同时采样，并同时被写入12个像素(点)中。因此，将所述方式称为12点同步采样。XGA标准比SVGA标准像素数多。所以，通过增加同步写入点数以降低采样频率，从而保证采样脉冲的宽度。在以往的XGA 12点同步采样驱动中，即使采用非重叠方式，也可以保证采样脉冲宽度达到150nsec左右。因此，即使相邻级的HSW采样脉冲宽度偏移了多晶硅晶体管TFT的实际容量值(例如2nsec左右的偏移)左右，在这种程度下，采样保持电位也不会出现很大的偏差，从而在画面上也不会出现与采样周期相对应的竖条纹(采样周期条纹)。并且，由于改善了均匀性，并且从预充电电路提供的预充电信号的容限也比竖条纹大1.0V左右，所以没有问题。

随着液晶显示面板(LCD面板)种类的增加，适用于SVGA与XGA的通用的驱动IC也在发展。因此，与SVGA相同地通过6点同步采样方式来驱动以往由12点同步采样方式驱动的XGA面板的技术的开发也得到了进步。由此，原在12点同步采样方式中RGB的每个面板分别需要2个图像信号的采样保持IC，但是通过采用6点同步采样方式，所述RGB的每个面板只需要一半、即1个，从而降低了成本。图10示意性地示出了XGA面板的6点同步采样方式。为了便于理解，对于与图9所示的12点同步采样方式的示意图相对应的部分标注对应的参考标号。(A)示意性地示出了采样电路，(B)是6点同步采样时序图。通过与图9所示的12点同步采样比较可知，6点同步采样驱动的采样脉冲宽度为12点同步采样驱动的脉冲宽度的一半。而且，若采用非重叠采样驱动，以克服竖条纹并扩大重影容限，则需要进一步缩小采样脉冲宽度。实际上，变为采样脉冲宽度为30～45nsec左右的窄脉冲。

图11示意性地示出了在6点同步采样方式中采用了非重叠驱动时的电路及时序。为了便于理解，对于与图10所示的没有采用非重叠方式时的6点同步采样相对应的部分上标注对应的参考标号。如(A)所示，在非重叠驱动中，利用从移位寄存器的各级(S/R)依次输出的传送脉冲来提取DCK1、DCK2，从而生成采样脉冲①、②、③、④。各采样开关HSW响应采样脉冲进行开关动作，同时采样6相的图像信号sig1～sig6，并将其写入对应的像素中。

(B)是表示采样脉冲①、②、③的时序图。采样脉冲①是通过提取DCK1而生成的。其脉冲宽度为T1。此外，采样脉冲②是通过提取DCK2而生成的。其脉冲宽度为T2。DCK1、DCK2只是在相位上相差180度，而脉冲宽度基本相同。因此，采样脉冲①、②的脉冲宽度T1＝T2。并且，在两个采样脉冲①、②之间存在一个给定的非重叠时间。在如(B)所示的稳定状态中，由于T1＝T2，所以在图像信号的保持电位中不产生电位差。因此，如(C)所示，在像素阵列15中不会出现竖条纹(采样周期条纹)。

图12表示在DCK1与DCK2之间发生占空比偏差的情况。为了便于理解，对于与图11所示的没有占空比偏差的情况相对应的部分标注对应的参考标号。如(B)所示，如果DCK1与DCK2之间有占空比偏差，则会在采样脉冲①的脉冲宽度T1与采样脉冲②的脉冲宽度T2之间产生误差。由此，采样保持在两个采样脉冲①、②之间的图像信号的电位(保持电位)将产生电位差。如(C)所示，在像素阵列15中，条纹就会以采样周期宽度(6点)出现。如上所述，如果在6点同步驱动方式中采用非重叠时间，则采样脉冲就会变成30～45nsec左右的窄脉冲。由于脉冲宽度较窄，所以2nsec左右的占空偏移将显著地表现为保持电位的偏移。因此，预充电信号的容限降低到0.2V左右，从而容易产生采样周期竖条纹。

下面接着对重影进行说明。图13示意性地示出了重影产生原因。这里，示意性地示出了向N级像素列写入包含在视频信号中的黑电平的峰值的情况。在初始阶段(老化前)，由于采样脉冲不产生延迟，因而能够以N级的采样脉冲正确地采样视频信号的黑电平。所以不会产生前重影。与此相对，在老化后，由于采样脉冲(驱动脉冲)产生了延迟，因而根据情况，有时会以前级(N-1级)的驱动脉冲对视频信号的黑电平峰值进行部分采样。由此产生前重影。所述老化效应例如是通过由TFT的热载流子所导致的Vth移位而产生。由所述老化效应所导致的驱动脉冲延迟宽度在30nsec左右。若将从初始设定中的不产生重影的状态开始到采样脉冲(驱动脉冲)发生延迟从而出现重影的状态之前的驱动脉冲所容许的延迟量时间定义为重影容限，则前重影的容限大致为30nsec。在以往的XGA 12点同步采样驱动中，即使将非重叠时间设为由于老化导致的脉冲变化量的30nsec左右，也可以保证采样脉冲宽度大致为150nsec。但是，在6点同步采样驱动中，若将非重叠时间设为重影容限30nsec以上，则只能成为采样脉冲宽度为30～45nsec左右的窄脉冲。所述30～40nsec左右的脉冲宽度也是易于产生采样周期条纹的区域。

当研究重影容限时，还需要考虑图13所示的前重影之外的重影带。图14示意性地示出了重影带的产生原因。(A)示出了信号线与栅极线之间的电容耦合。(B)示意性地示出了由所述耦合引起的重影带的产生原因。重影带是例如由黑色的窗口显示导致的波动被传到栅极线上，接着所述波动传到邻近级的信号线上，并且由于保持了因所述波动已变化了的信号线电位而产生的。若采样脉冲发生延迟，则视频的波动和保持时间将变小，从而产生重影带。若采样脉冲宽度很宽，则由于在波动消失后保持所述视频信号，所以重影带的产生将会延迟。相反地如果采样脉冲的宽度很窄，则由于在波动消失前保持所述视频信号，所以重影带的产生将会提前。在采样脉冲宽度为30～45nsec左右的窄区域中，重影容限，相比于上述的前重影更受图14所示的重影带速率控制，与非重叠时间的影响相比脉冲宽度的影响更强。因此，即使增大非重叠时间重影容限也不会增加。

通常，LCD面板在长时间连续驱动之后，会产生由TFT的热载流子引起的Vth移位，从而用TFT驱动的脉冲发生延迟。与此相对，图像信号由于不通过TFT，因此不产生延迟。从而，会如上述的那样产生前重影。所述由TFT的热载流子引起的Vth移位的变化量大致是30nsec，所以以往12相XGA通过将前级、当前级、后级的非重叠时间设为30nsec左右来保证足够的重影容限。与此相对，当在6相XGA中同样将非重叠时间取为30nsec时，HSW采样脉冲变成30～45nsec左右的窄脉冲，从而处于容易产生采样周期条纹的状态。并且，因为窄脉冲，重影容限受重影带的支配，所以即使增大非重叠时间，重影容限的增加也不会超过某一固定的量。换句话说，若增加非重叠时间，则必须相应地减小脉冲宽度，由此容易产生重影带。因此，即使增加非重叠时间，重影容限的增加也不会超过某一固定的量。因而，即使是6相XGA驱动也需要下述的新电路结构，所述电路结构具有不会产生周期条纹的足够的HSW采样脉冲宽度，并且即使HSW采样脉冲延迟了20nsec左右，也不会出现重影。鉴于这一点，本发明提供了如图1及图2所示的新电路结构。

发明效果

如上所述，根据本发明，在逐点驱动方式的有源矩阵显示装置中，采用了在奇数级与偶数级的每一个采样周期通过分别独立的各自的图像线来驱动的方式。通过使用所述方式，例如即使在6相XGA中，也可以充分保证采样脉冲宽度以及采样脉冲的非重叠时间，从而可以同时改善竖条纹及重影双方。并且，即使在3相XGA中，也可以保证与目前的6相XGA相同的采样脉冲宽度与非重叠时间，从而可保证与目前的6相XGA相同的图像品质。

Claims (5)

1.一种显示装置，所述显示装置由以下部分构成：

面板，包括行形状的栅极线、列形状的信号线、在两线交叉部分呈矩阵形状配置的像素、以及至少被分成两个系统来提供图像信号的图像线；

垂直驱动电路，连接在行形状的所述栅极线上，并依次选择像素的行；

多个采样开关，为了将列形状的所述信号线连接到所述图像线上而配置；以及

水平驱动电路，响应于时钟信号来动作，并依次生成采样脉冲来顺序驱动多个采样开关，由此向选定行的像素依次写入图像信号，

所述显示装置的特征在于，

所述多个采样开关被分成第一组和第二组，其中第一组采样开关间隔排列，而第二组采样开关中的开关与从属于第一组的各采样开关一一错开一个开关位置地排列；

第一组的采样开关与第一系统的图像线连接，而第二组的采样开关与第二系统的图像线连接；

从所述水平驱动电路依次输出的采样脉冲序列被交替地分配到属于第一组的采样开关和属于第二组的采样开关上，从而分别构成第一脉冲序列和第二脉冲序列；

使在第一脉冲序列中相邻的采样脉冲是非重叠的，并且使在第二脉冲序列中相邻的采样脉冲也是非重叠的，另外保证各采样脉冲的脉冲宽度，从而适当地进行图像信号的采样。

2.如权利要求1所述的显示装置，其特征在于，所述水平驱动电路包括：

移位寄存器，与所述时钟信号同步地进行移位动作，并从各移位级依次输出移位脉冲；和

提取开关组，响应于从所述移位寄存器依次输出的所述移位脉冲，提取与所述时钟信号相同的时钟信号，从而依次生成所述采样脉冲。

3.如权利要求1所述的显示装置，其特征在于，

所述第一系统是至少捆绑了三根图像线而构成的，所述属于第一组的采样开关将从该三根图像线提供的三个图像信号同时采样到三根信号线上，另外

所述第二系统也是至少捆绑了三根图像线而构成的，所述属于第二组的采样开关将从该三根图像线提供的三个图像信号同时采样到另外三根信号线上。

4.如权利要求3所述的显示装置，其特征在于，

所述第一系统是捆绑了六根图像线而构成的，所述属于第一组的采样开关将从该六根图像线提供的六个图像信号同时采样到六根信号线上，另外

所述第二系统也是捆绑了六根图像线而构成的，所述属于第二组的采样开关将从该六根图像线提供的六个图像信号同时采样到另外六根信号线上，

从而通过总计十二根图像线来向矩阵形状的像素写入XGA标准的图像信号。

5.一种显示装置的驱动方法，其中，所述显示装置由以下部分构成：面板，包括行形状的栅极线、列形状的信号线、在两线交叉部分呈矩阵形状配置的像素、以及至少被分成两个系统来提供图像信号的图像线；垂直驱动电路，连接在行形状的所述栅极线上，并依次选择像素的行；多个采样开关，为了将列形状的所述信号线连接到所述图像线上而配置；以及水平驱动电路，响应于时钟信号来动作，从而依次生成采样脉冲来顺序驱动多个采样开关，由此向选定行的像素依次写入图像信号，

所述方法的特征在于，

所述多个采样开关被分成第一组和第二组，其中第一组采样开关间隔排列，而第二组采样开关中的开关与从属于第一组的各采样开关一一错开一个开关位置地排列；

第一组的采样开关与第一系统的图像线连接，另外第二组的采样开关与第二系统的图像线连接；

将从所述水平驱动电路依次输出的采样脉冲序列交替地分配到属于第一组的采样开关和属于第二组的采样开关上，从而将其分成第一脉冲序列和第二脉冲序列；并且

使在第一脉冲序列中相邻的采样脉冲是非重叠的，并使在第二脉冲序列中相邻的采样脉冲也是非重叠的，同时保证各采样脉冲的脉冲宽度，从而适当地进行图像信号的采样。

Images