KR20040087933A

KR20040087933A - 표시장치

Info

Publication number: KR20040087933A
Application number: KR1020040023908A
Authority: KR
Inventors: 고바야시히로시
Original assignee: 소니 가부시끼 가이샤
Priority date: 2003-04-08
Filing date: 2004-04-07
Publication date: 2004-10-15
Also published as: TW200510839A; CN1536400A; US20040257349A1; CN1327268C; JP2004309822A

Abstract

고스트와 종근 불량의 양자를 개선 가능한 점순차 구동방식을 제공한다.

그 구성은 샘플링스위치(23)는 띄엄띄엄으로 배치된 제 1조의 샘플링스위치와 1개 엇갈려져서 배치된 제 2조의 샘플링 스위치로 나누어져 있다. 제 1조 샘플링스위치에는 제 1계통의 영상라인(25)이 접속하는 한편 제 2조의샘플링스위치에는 제 2계통의 영상라인(26)이 접속한다. 수평구동회로(17)에서 순차 출력되는 샘플링펄스의 열은 제 1조에 속하는 샘플링스위치와 제 2조에 속하는 샘플링스위치에 교호로 나누어져서 각각 제 1펄스열과 제 2펄스열을 구성하고, 제 1펄스열 중에서 인접하는 샘플링펄스를 중첩하지 않게 하고, 제 2펄스열 중에서 인접하는 샘플링펄스도 중첩하지 않게 하는 한편 각 샘플링펄스의 펄스폭을 확보하고 영상신호의 샘플링을 적정화한다.

Description

표시장치{Display device}

본 발명은 표시장치에 관한 것이다. 보다 상세하게는 점순차구동방식의 액티브매트릭스형 표시장치에 내장되는 수평구동회로의 개량기술에 관한 것이다.

도 15는 종래의 표시장치의 전형적인 구성을 나타내는 블록도이다. 도시하는 바와같이, 종래의 표시장치는 화소라인부(15), 수직구동회로(16) 및 수평구동회로(17)등을 집적적으로 형성한 패널(33)로 구성되어 있다. 화소어레이부(15)는 행상의 게이트라인(13), 열상의 신호라인(12) 및 양자가 교차하는 부분에 행열상으로 분배된 화소(11)로 구성되어 있다. 수직구동회로(16)는 좌우로 나누어져 배치되어 있고, 게이트라인(13)의 양단에 접속해서, 순차 화소(11)의 행을 선택한다. 수평구동회로(17)는 신호라인(12)에 접속하는 동시에 소정의 주지의 클록신호에 의거해서 동작하고, 선택된 행의 화소(11)에 순차 영상신호를 기입한다. 종래의 표시장치는 또한 외부의 클록신호생성회로(18)를 갖추고 있고, 수평구동회로(17)의 동작기준으로 되는 클록신호(HCK, HCKX)와, 이들의 클록신호(HCK, HCKX)에 대하여 주기가 동일하고, 또한 듀티비가 작은 클록신호(DCK1, DVK2)를 생성한다. 또한 HCKX는 HCK의 반전신호이다. 또한 본 명세서에서는 특히 명시하지 않았지만, 필요에 따른 클록신호(DCK1, DCK2)의 반전신호(DCK1X, DCK2X)도 공급된다. 외부클록생성회로(18)는 이들의 클록신호에 가해서, 수평스타트펄스(HST)도 패널(33)측에 공급한다. 또한 각 신호라인(12)에는 브릿지회로(20)가 접속하고 있고, 영상신호의 기입에 앞서서 프리차지를 행하고, 화질을 개선한다.

[특허문헌 1] 특개 2000-267616공보

도 16은 도 15에 나타낸 표시장치의 구성열을 나타내는 회로도이다. 도시하는 바와같이, 표시장치는 행상의 게이트라인(13), 열상의 신호라인(12), 양라인이 교차하는 부분에 행열상으로 배치된 화소(11) 및 영상신호를 공급하는 영상라인(25)을 갖는 패널로 구성되어 있다. 표시장치는 상술한 패널에 부가해서 수직구동회로(16), 수평구동회로(17) 및 클록생성회로(18)를 포함하고 있다. 전형적으로는 수직구동회로(16) 및 수평구동회로(17)는 패널에 내장되어 있다.또한 패널에는 샘플링스위치군(23)도 형성되어 있다. 샘플링스위치군(23)의 각 스위치(HSW)는 각 신호라인(12)에 대응하여 배치되어 있고, 영상라인(25)을 신호라인(12)에 접속하는 역할을 달성한다.

수직구동회로(16)는 각 게이트라인(13)에 접속하고, 순차 행단위로 화소(11)를 선택한다. 수평구동회로(17)는 소정의 주기의 클록신호에 의거해서 동작하고, 샘플링펄스(A', B', C', D', …)를 순차 발생하여 각 스위치(HWS)를 구동함으로써 선택된 행의 화소(11)의 순차 영상신호를 기입한다.

클록생성회로(18)는 수평구동회로(17)의 동작기준으로 되는 클록신호(HCK)를 생성하는 동시에, 이 클록신호(HCK)에 대하여 펄스폭이 짧은 클록신호(DCK1, DCK2)를 생성한다. 한편 수평구동회로(17)는 시프트레지스터(21)와 발취스위치군(22)으로 구성되어 있다. 또한 시프트레지스터(21)의 각단을 S/R로 표기하고 있다. 시프트레지스터(21)는 클록신호(HCK)에 동기하여 수평스타트펄스(HST)의 시프트동작을 행하고, 각 시프트단(S/R)에서 시프트펄스(A, B, C, D, …)를 순차 출력한다. 발취스위치군(22)의 각 스위치는 시프트레지스터(21)에서 순차 출력되는 시프트펄스(A, B, C, D, …)에 응답하여 클록신호(DCK1, DCK2)를 발취하고, 전술한 샘플링펄스(A', B', C', D', …)를 순차 생성한다.

도 17을 참조해서 도 16에 나타낸 표시장치의 동작을 간결하게 설명한다. 수평구동회로(17)는 클록신호(HCK)(이하 HCK펄스라 CLD하는 경우가 있다) 및 그 반전신호(HCKX)에 따라서 동작하고, 스타트펄스(HST)를 순차 전송하는 것으로, 시프트펄스(A, B, C)를 생성하고 있다. 클록생성회로(18)는 HCK펄스외클록신호(DCK1, DCK2)(이하 DCK펄스로 호칭하는 경우가 있다)를 수평구동회로(17)에 공급하고 있다. 도 17의 타이밍차트에서 명백한 바와같이, DCK펄스는 HCK펄스와 동일의 주기를 갖지만, 펄스폭이 작게 되어 있다. 또한 DCK1과 DCK2는 서로 위상이 180도 엇갈려져 있다.

수평구동회로(17)는 각 시프트펄스(A, B, C)에서 발취스위치군(23)을 개폐구동하고, DCK펄스를 발취하고 있다. 이것에 의해 샘플링펄스(A', B', C')를 생성하고 있다. 구체적으로는 DCK1의 펄스를 시프트펄스(A)에서 발취함으로써 샘플링펄스(A')를 생성하고 있다. 동일하게 DCK2의 펄스를 시프트펄스(B)에서 발취함으로써 샘플링펄스(B')를 얻고 있다. 이와같은 클록드라이브방식을 도입하는 것으로, 인접하는 샘플링펄스끼리가 서로 중첩하지 않게 되는 양태로 하고 있다. 즉, 샘플링펄스(A'와 B')는 시간적으로 간격을 이루고 있고, 서로 중첩되는 것은 아니다.

점순차 구동방식의 액티브매트릭스 표시장치에서는 종래에서 고스트나 종근등의 표시불량이 해결하여야 할 과제로서 거론되고 있다. 고스트는 샘플링펄스의 출력타이밍의 불균일이나 지연등에 의해 이웃의 신호라인에 샘플링하여야 할 영상신호를 잘못해서 당해 신호라인에 샘플링하는 것에서 발생한다. 고스트를 억제하기 위해서는 가능한 인접하는 샘플링펄스의 간격(중첩하지 않는 시간)을 크게 취하는 것이 유효하다. 단 중첩하지 않는 시간을 확대하면, 그 만큼 샘플링펄스의 폭이 좁게 된다. 한편 종근은 샘플링펄스의 폭이 불균일 하거나 변동하는 것으로, 신호라인에 대한 영상신호의 샘플링이 불충분 혹은 불완전하게 되고, 인접하는 열의 화소와의 사이에서 표시농도에 오차가 생기기 위해 발생한다. 종근을 억제하기 위해서는 샘플링폭을 가능한 넓게 취하는 것이 바람직하다. 단 샘플링펄스폭을 확대하면, 그 만큼 중첩하지 않는 시간이 축소화된다.

고스트를 억제하기 위한 중첩하지 않는 시간을 넓게 취하는 것이 유효하고, 종근(縱筋)을 억제하기 위해서는 펄스폭을 넓게 취하는 것이 유효하다. 그렇지만 양자는 트레이드오프의 관계에 있고, 일편을 개선하고자 하는 다른 편이 희생하게 된다. 그래서 본 발명은 코스트와 종근의 양자를 개선 가능한 점순차 구동방식을 제공하는 것을 목적으로 한다. 관계되는 목적을 달성하기 위해 이하의 수단을 강구한다. 즉, 행상의 게이트라인, 열상의 신호라인, 양라인이 교차하는 부분에 행열상으로 배치된 화소, 및 적어도 2계통으로 나누어서 영상신호를 공급하는 영상라인을 갖는 패널과, 행상의 상기 게이트라인에 접속하여 순차 화소의 행을 선택하는 수직구동회로와, 열상의 상기 신호라인을 상기 영상라인에 접속하기 위해 배치된 복수의 샘플링스위치와, 클록신호에 의거해서 동작하고, 샘플링펄스를 순차 발생하여 복수의 샘플링스위치를 차례로 구동함으로서 선택된 행의 화소에 순차 영상신호를 기입수평구동회로로 이루는 표시장치에 있어서, 상기 복수의 샘플링스위치는 띄엄띄엄 배치된 제 1조의 샘플링스위치와, 제 1조에 속하는 각 샘플링스위치에서 1개 엇갈려서 배치된 제 2조의 샘플링스위치로 나누어져 있고, 제 1조의 샘플링스위치에는 제 1계통의 영상라인이 접속하는 한편, 제 2조의 샘플링스위치에는 제 2계통의 영상라인이 접속하고 있고, 상기 수평구동회로에서 순차 출력되는 샘플링펄스의 열은, 제 1조에 속하는 샘플링스위치와 제 2조에 속하는 샘플링스위치에 교호로 나누어지고, 각각 제 1펄스열과 제 2펄스열을 구성하고, 제 1펄스열 중에서 인접하는 샘플링펄스를 중첩하지 않고, 제 2펄스열중에서 인접하는 샘플링펄스도 중첩하지 않게 하는 한편, 각 샘플링펄스의 펄스폭을 확보하고, 영상신호의 샘플링을 적정화하는 것을 특징으로 한다.

바람직하게는 상기 수평구동회로는 상기 클록신호에 동기하여 시프트동작을 향하는 각 시프트단에서 시프트펄스를 순차 출력하는 시프트레지스터와, 상기 시프트레지스터에서 순차 출력되는 상기 시프트펄스에 응답하여 상기 클록신호와 동일의 클록신호를 발취해서 상기 샘플링펄스를 순차 생성하는 발취스위치군을 갖는다. 또 상기 제 1계통은 적어도 3개의 영상라인을 묶은 것이고, 상기 제 1조에 속하는 샘플링스위치는 상기 3개의 영상라인에서 공급되는 3개의 영상신호를 동시에 3개의 신호라인에 샘플링하는 한편, 상기 제 2계통도 적어도 3개의 영상라인을 묶은 것이고, 상기 제 2조에 속하는 샘플링스위치는 상기 3개의 영상라인에서 공급되는 3개의 영상신호를 동시에 3개의 신호라인에 샘플링한다. 또는 상기 제 1계통은 6개의 영상라인을 묶은 것이고, 상기 제 1조에 속하는 샘플링스위치는 상기 6개의 영상라인에서 공급되는 6개의 영상신호를 동시에 6개의 신호라인에 샘플링하는 한편, 상기 제 2계통도 6개의 영상라인을 묶은 것이고, 상기 제 2조에 속하는 샘플링스위치는, 상기 6개의 영상라인에서 공급되는 6개의 영상신호를 동시에 6개의 신호라인에 샘플링함으로써 합계 12개의 영상라인을 거쳐서 XGA규격의 영상신호를 행열상의 화소에 기입한다.

또 본 발명은 행상의 게이트라인, 열상의 신호라인, 양라인이 교차하는 부분에 행열상으로 배치된 화소, 및 적어도 2계통으로 나누어서 영상신호를 공급하는 영상라인을 갖는 패널과, 행상의 상기 게이트라인에 접속하여 순차 화소의 행을 선택하는 수직구동회로와, 열상의 상기 신호라인을 상기 영상라인에 접속하기 위해 배치된 복수의 샘플링스위치와, 클록신호에 의거해서 동작하고, 샘플링펄스를 순차 발생하여 복수의 샘플링스위치를 차례로 구동함으로써, 선택된 행의 화소에 순차 영상신호를 기입수평구동회로로 이루는 표시장치의 구동방법에 있어서, 상기 복수의 샘플링스위치를 띄엄띄엄 배치된 제 1조의 샘플링스위치와, 제 1조에 속하는 각 샘플링스위치에서 1개 엇갈려서 배치된 제 2조의 샘플링스위치로 나누어지고, 제 1조의 샘플링스위치에는 제 1계통의 영상라인을 접속하는 한편, 제 2조의 샘플링스위치에는 제 2계통의 영상라인을 접속하고, 상기 수평구동회로에서 순차 출력되는 샘플링펄스열을 제 1조에 속하는 샘플링스위치와 제 2조에 속하는 샘플링스위치에 교호로 나누어지고, 각각 제 1펄스열과 제 2펄스열로 나누어지고, 제 1펄스열 중에서 인접하는 샘플링펄스를 중첩하지 않고, 제 2펄스열 중에서 인접하는 샘플링펄스도 중첩하지 않게 하는 한편 각 샘플링펄스의 펄스폭을 확보하고, 영상신호의 샘플링을 적정화하는 것을 특징으로 한다.

본 발명에 의하면, 수평구동회로는 종래와 동일하게 순차 샘플링펄스를 샘플링스위치군에 공급한다. 한편 영상신호를 공급하는 영상라인은 2계통으로 나누어지고 있다. 이것과 대응하는 양태로 샘플링스위치군은 기수(짝수)번째의 조와 우수(홀수)번째의 조로 나누어지고 있다. 기수번째의 샘플링스위치에는 한편의영상상라인이 공통 접속되고, 우수번째의 샘플링스위치에는 다른편의 영상라인이 공통 접속된다. 이 결과 샘플링스위치군은 공통의 수평구동회로에서 순차 구동되는 것의 샘플링 동작으로서는 기수번째의 조와 우수번째의 조에서 서로 독립한 2계통으로 나누어져 있다. 여기서 기수번째의 조에 착안하면, 첫번째의 샘플링스위치에 샘플링펄스가 인가된 후 3번째의 샘플링스위치에 샘플링펄스가 인가되고 이하 한개 위치에 샘플링펄스가 인가되게 된다. 즉, 첫번째의 샘플링펄스와 3번째의 샘플링펄스와의 사이에 발생하는 2번째의 샘플링펄스는, 동작상 독립하고 있는 다른 계통에 속하는 2번째의 샘플링스위치로 나누어지기 위해 실질적으로는 간인되게 된다. 이와같이 기수번째의 조에 착목하면, 1개위치에 샘플링펄스를 간인하는 것으로, 자동적으로 인접샘플링펄스가 중첩하지 않게 된다. 더구나 이 중첩하지 않은 시간은 펄스폭과 동일한 정도까지 충분하게 넓게 취해지기 위해 효과적으로 고스트를 억제할 수 있다. 이 간인방식에 의하면, 자동적으로 중첩하지 않는 시간을 확보하기 위해, 샘플링펄스폭 자체는 어떤 희생을 이루지 않고, 최대한까지 그 폭을 확보할 수 있다. 따라서 종근도 효과적으로 억제 가능하게 된다. 이와같이 본 발명에 의하면 중첩하지 않는 시간과 샘플링펄스폭의 양자를 확보할 수 있고, 고스트의 개선과 종근의 개선을 독립시킬 수 있다.

도 1은 본 발명에 관계되는 표시장치의 실시형태를 나타내는 모식도이다.

도 2는 도 1에 나타낸 표시장치에 포함되는 수평구동회로의 실시형태를 나타내는 회로도이다.

도 3은 도 2에 나타낸 수평구동회로의 동작설명에 제공되는 타이밍차트이다.

도 4는 도 2에 나타낸 수평구동회로의 동작설명에 제공하는 타이밍차트이다.

도 5는 도 1 및 도 2에 나타낸 표시장치의 실시예를 나타내는 회로도이다.

도 6은 참고예에 관계되는 표시장치를 나타내는 회로도이다.

도 7은 도 6에 나타낸 참고예의 동작설명에 제공하는 타이밍차트이다.

도 8에 나타낸 참고예의 동작설명에 제공하는 타이밍차트이다.

도 9는 12도트 동시 샘플링 구동방식을 나타내는 모식도이다.

도 10은 6도트 동시 샘플링 구동방식을 나타내는 모식도이다.

도 11은 6도트 동시 샘플링 구동방식에 중첩하지 않는 구동을 채용한 경우의 모식도이다.

도 12는 6도트 동시 샘플링 구동방식에 중첩하지 않는 구동을 적용한 경우의 모식도이다.

도 13은 고스트 마진을 나타내는 모식도이다.

도 14는 고스트마진을 나타내는 모식도이다.

도 15는 종래의 표시장치 일예를 나타내는 블록도이다.

도 16은 도 15에 나타낸 표시장치의 구체예를 나타내는 회로도이다.

도 17은 도 16에 나타낸 회로의 동작설명에 제공하는 타이밍 차트이다.

* 도면의 주요부분에 대한 부호설명

11. 화소 12. 신호라인

13. 게이트라인 15. 화소어레이

16. 수직구동회로 17, 수평구동회로

21. 시프트레지스터 22. 발취스위치군

23. 샘플링스위치군 25. 영상라인

26. 영상라인

이하 도면을 참조하여 본 발명의 실시의 형태를 상세하게 설명한다. 도 1은 본 발명에 관계되는 표시장치의 실시형태를 나타내는 모식적인 블록도이다. 도시하는 바와같이 본 표시장치는 기본적으로 화소어레이부(15),수직구동회로(16), 수평구동회로(17) 및 샘플링스위치군(23)등으로 구성되어 있다. 그외 필요에 따라서 프리차지회로(20)가 포함된다. 이들의 구성요소는 1장의 패널로소 조립되어 있다. 화소어레이부(15)는 행상의 게이트라인(13), 열상의 신호라인(12), 양라인이 교차하는 부분에 행열상으로 배치된 화소(11)가 집적적으로 형성되어 있다. 이 화소어레이부(15)는 패널의 중앙부에 배치되어 있다. 도한 패널에는 적어도 2계통으로 나누어져서 영상신호를 공급하는 하는 영상라인(25, 26)이 배치되어 있다. 수직구동회로(16)는 행상의 게이트라인(13)에 접속하고, 순차 화소(11)의 행을 선택한다. 복수의 샘플링스위치(23)는 열상의 신호라인(12)을 영상라인(25, 26)에 접속하기 위해 배치되어 있다. 수평구동회로(17)는 클록신호(HCK, HCKX)에 의거해서 동작하고, 샘플링펄스를 순차 발생하여 복수의 샘플링스위치(HSW)(23)를 차례로 구동함으로써 선택된 행의 화소(11)에 순차 영상신호를 기입한다.

복수의 샘플링스위치(23)는 띄어띄엄으로 배치된 제 1조의 샘플링스위치와, 제 1조에 속하는 각 샘플링스위치에서 1개 엇갈려져서 배치된 제 2조의 샘플링스위치로 나누어져 있다. 본 실시 형태에서는 제 1조와 제 2조뿐이지만, 경우에 의해서는 제 3조 이강(以降)을 설치할 수도 있다. 본 실시 형태와 같이 2조의 경우에는 기수번째의 샘플링스위치가 제 1조(기수조)에 속하는 한편 우수번째의 샘플링스위치가 제 2조(우수조)에 속하게 된다. 기수조의 샘플링스위치에는 제 1계통의 영상라인(25)이 접속하는 한편, 우수조의 샘플링스위치에는 제 2계통의 영상라인(26)이 접속되어 있다.

본 발명의 특징 사항으로서, 수평구동회로(17)에서 순차 출력되는 샘플링펄스열은 기수조에 속하는 샘플링스위치(HWS)와 우수조에 속하는 샘플링스위치(HSW)와 교호로 나누어져서 각각 제 1펄스열(기수펄스열)과 제 2펄스열(우수펄스열)을 구성한다. 기수조와 우수조에서 샘플링스위치를 교호로 나누어진 결과, 기수펄스열 중에서 인접하는 샘플링펄스는 중첩하지 않게 되고, 우수펄스열의 중에서 인접하는 샘플링펄스도 중첩하지 않게 된다. 이것에 의해 고스트를 효과적으로 억제할 수 있다. 또한 자동적으로 중첩하지 않게 되기 위해 개개의 샘플링펄스폭을 확보할 수 있고, 이것에 의해 종근을 효과적으로 억제 가능하게 된다. 이결과 고스트와 종근의 양자를 억제할 수 있고, 영상신호의 샘플링을 적정화하는 것에 성공하고 있다.

본 실시의 형태에서는 제 1계통은 6개의 영상라인(25)을 묶은 것이고, 기수조에 속하는 샘플링스위치(HWS)는 6개의 영상라인(25)에서 공급되는 6개의 영상신호(SIG1∼IG6)를 동시에 6개의 신호라인(12)에 샘플링한다. 제 2계통도 6개의 영상라인(26)을 묶은 것이고, 우수조에 속하는 샘플링스위치(HWS)는 6개의 영상라인(26)에서 공급되는 6개의 영상신호(SIG1∼SIF6)를 동시에 6개의 신호라인(12)에 샘플링한다. 본 실시형태에서는 합계 12개의 영상라인을 거쳐서 XGA규격의 영상신호를 행열상의 화소(11)에 기입하는 양태로 하고 있다. 단 본 발명은 이것에 한정되는 것은 아니다. 바람직하게는 제 1계통은 적어도 3개의 영상라인을 묶은 것이고, 제 1조에 속하는 샘플링스위치는 3개의 영상라인에서 공급되는 3개의 영상신호를 동시에 3개의 신호라인에 샘플링하는 한편, 제 2계통도 적어도 3개의 영상라인을 묶은 것이고, 제 2조에 속하는 샘플링스위치는 3개의 영상라인에서 공급되는 3개의 영상신호를 동시에 3개의 신호라인에 샘플링한다.

도 2는 도 1에 나타낸 표시장치에 포함되는 수평구동회로의 실시형태를 나타내는 블록도이다. 도시하는 바와같이 수평구동회로(17)는 시프트레지스터(21)와 발취스위치군(22)으로 구성되어 있다. 시프트레지스터(21)는 클록신호(HCK, HCKX)에 동기하여 수평스타트펄스(HST)의 시프트동작을 행하고, 각 시프트단(S/R)에서 시프트펄스(전송펄스) ①, ②, ③, ④를 순차 출력한다. 발취스위치군(22)은 시프트레지스터(21)에서 순차 출력되는 시프트펄스에 응답하여 클록신호(HCK, HCKX)와 동일의 클록신호를 발취하고, 샘플링펄스①, ②, ③, ④를 순차 생성한다. 또한 발취스위치군(22)에 의해 발취되는 클록신호(HCK, HCKX)는 시프트레지스터(21)에 공급되는 클록신호(HCK, HCKX)와는 별도로 배선(24-1, 24-2)을 거쳐서 공급되고 있다. 샘플링펄스의 ①은 기수단의 샘플링스위치(HSW)에 인가되고, 다음의 샘플링펄스②는 우수단의 샘플링스위치(HSW)에 인가되고, 다음의 샘플링펄스③는 기수단의 샘플링스위치(HSW)에 인가되고, 계속해서 샘플링펄스④는 우수단의 샘플링스위치(HWS)에 인가되어 있다. 이와같이 수평구도회로(17)에서 순차 출력되는 샘플링펄스는 기수단의 HWS와 우수단의 HSW로 교호로 나누어진다.

도 3은 도 2에 나타낸 수평구동회로의 동작설명에 제공되는 타이밍차트이다. 시프트레지스터는 HCK펄스 및 HCKX펄스에 따라서 동작하고, 스타트펄스(HST)를 순차 전송하고, 전송펄스 ①, ②, ③, ④를 출력한다. 도시하는 바와같이 각 전송펄스는 차례로 HCK펄스의 반주기분 만큼 시프트하고 있다. 계속해서 발취스위치군(22)은 전송펄스에 따라서 개폐동작하고, HCK펄스 또는 HCKX펄스를 발취하고 순차 샘플링펄스 ①, ②, ③, ④를 생성한다. 예를들면 제 1단의 발취스위치는 전송펄스 ①에 따라서 HCKX펄스를 발취하고, 샘플링펄스 ①을 생성한다. 이것은 기수단의 샘플링스위치(HSW)로 전송된다. 2번째의 발취스위치는 전송펄스 ②에 따라서 개폐동작하고, HCK펄스를 발취해서 샘플링펄스②를 생성한다. 이샘플링펄스②는 우수단의 샘플링스위치(HSW)로 전송된다. 3번째의 발취스위치(22)는 전송펄스③에 따라서 개폐동작하고, HCKX펄스를 발취해서 샘플링펄스③로 한다. 4번째의 발취스위치(22)는 전송펄스④에 따라서 개폐동작하고, HCK펄스를 발취해서 샘플링펄스④로 한다.

타이밍차트에서 명백한 바와같이 동일 계통에 속하는 샘플링펄스①와 ③의 사이에 다른 계통에 속하는 샘플링펄스②가 개재되어있다. 동일하게 동일 계통에 속하는 샘플링펄스②, ④의 사이에 별도의 계통에 속하는 샘플링펄스③가 개재되어 있다. 1개의 계통에 착목하면, 샘플링펄스열은 사이에 반드시 HCK펄스의 반주기분의 중첩하지 않는 시간이 개재하는 것으로 된다. XGA규격의 영상신호를 본 실시형태와 같이 SIG1에서 SIG6의 6상 구성으로 한 경우, HCK펄스의 반주기는 80∼90nsec정도이다. 이 시간 폭은 중첩하지 않는 시간으로서는 충분하고, 효과적으로 고스트를 억제할 수 있다. 또한 본 실시형태에서는 발취스위치군(22)이 HCK펄스 또는 HCKX펄스를 발취하기 위해 샘플링펄스의 폭도 중첩하지 않는 시간과 동일의 80∼90nsec정도이다. 이것은 30∼45nsec정도의 좁은 펄스가 아니기 때문에 종근의 발생을 효과적으로 억제할 수 있다.

본 실시형태에서는 샘플링펄스를 기수단과 우수단에서 교호로 나누어지기 위해 중첩하지 않는 시간은 충분히 확보할 수 있다. 따라서 종래와 같이 좁은 펄스폭의 DCK1, DCK2를 이용할 필요가 없고, HCK, HCKX를 발취해서 샘플링펄스로 할 수 있다. DCK펄스가 불요로 되는 만큼, 회로레이아웃을 콤팩트화 가능하다. 또한 XGA규격의 영상신호를 6상은 아니고 3상 구성에서 기입하는 경우라도 샘플링시간 및 중첩하지 않는 시간과 함께 30∼45nsec정도 확보할 수 있다. 다라서 3상 XGA에 있어서도 화질은 현상과 동등의 것이 얻어진다.

도 4는 본 발명의 작용을 모식적으로 나타낸 타이밍차트이다. 기수단의 화소③에 검은점을 기입하는 경우를 고려하면, 영상신호(비디오신호)는 도시하는 바와같은 파형으로 된다. 비디오신호의 피크부분과 대응하고, 기수단③의 샘플링펄스가 발생하는 형태로 되어 있다. 샘플링펄스는 경시적으로 위상이 변화하고, 도시와 같이 에이징에 의한 지연이 생긴다. 이 결과 비디오신호에 대한 샘플링타이밍이 엇갈려지게 되지만, 극단으로 지연하지 않는 한 기수단③의 샘플링펄스는 비디오신호의 피크를 샘플링 가능하다. 이것에 의해 화소어레이(15)의 기수단③에 대응하는 화소열에는 1개의 검은선이 표시되는 것으로 된다.

한편 우수단에 공급되는 비디오신호는 특히 검은선을 기입하지 않으므로, 피크는 포함되지 않는 배경색에 대응한 평탄한 파형으로 되어 있다. 이 평탄한 비디오신호는 우수단②, ④의 샘플링펄스에 의해 순차 샘플링되어 있다. 우수단②의 샘플링펄스는 에이징에 의한 지연에서 변화하지만, 비디오신호는 어떤 검은선에 대응한 피크를 포함하고 있지 않으므로, 고스트는 생기지 않는다. 비록 우수단과 기수단에서 영상라인을 독립하지 않는 경우 우수단②의 샘플링펄스는 에이징에 의한 지연의 결과 기수단③에 기입하여야 할 영상신호의 피크를 잘못해서 샘플링하여 버리기 때문에 소위 미리 고스트가 나타난다.

도 5는 도 1 및 도 2에 나타낸 표시장치의 구체적인 실시예를 나타내는 회로도이다. 본 실시예는 액정셀을 화소의 표시엘리멘트(전기광학소자)로서 이용한 예이다. 여기서는 도면의 간략화하기 위해 4행 4열의 화소배열의 경우를 예로 취해서 나타내고 있다. 행열상으로 배치된 4행 4열의 화소(11)의 각각은 화소트렌지스터인 박막트렌지스터(TFT)와 이 박막트렌지스터(TFT)의 드레인 전극에 화소전극이 접속된 액정셀(LC)과 박막트렌지스터(TFT)의 드레인전극에 일편의 전극이 접속된 유지용량(Cs)로 구성되어 있다. 이들 화소(11)의 각각에 대하여 신호라인(12-1∼12-4)이 각 열마다 그 화소배열방향에 따라서 배선되고, 게이트라인(13-1∼13-4)이 각 행마다 그 화소배열 방향에 따라서 배치되어 있다.

화소(11)의 각각에 있어서, 박막트렌지스터(TFT)의 소스전극(또는 드레인전극)은 대응하는 신호라인(12-1∼12-4)에 각각 접속되어 있다. 박막트렌지스터(TFT)의 게이트전극은 게이트라인(13-1∼13-4)에 각각 접속되어 있다. 액정셀(LC)의 대향전극 및 유지용량(Cs)의 다른편의 전극은 각 화소사이에서 공통으로 Cs라인(14)에 접속되어 있다. 이 Cs라인(14)에는 소정의 직류전압이 공통전압(Vcom)으로서 부여되고 있다.

이상에 의해 화소(11)가 행열상으로 배치되고, 이들 화소(11)에 대하여 신호라인(12-1∼12-4)이 각 열마다 배선되고 또한 게이트라인(13-1∼13-4)이 각 행마다배선되어서 이루는 화소라인부(15)가 구성되어 있다. 이 화소어레이부(15)에 있어서 게이트라인(13-1∼13-4)의 각 일단은 화소어레이부(15)의 예를들면 좌측에 배치된 수직구동회로(16)의 각단의 출력단자에 접속되어 있다.

수직구동회로(16)는 1필드 기간마다 수직방향(행방향)에 주사하여 게이트라인(13-1∼13-4)에 접속된 각 화소(11)를 행단위로 순차 선택하는 처리를 행한다. 즉, 수직구동회로(16)에서 게이트라인(13-1)에 대하여 주사펄스(Vg1)가 부여된 때에는 1행째의 화소가 선택되고, 게이트라인(13-2)에 대하여 주사펄스(VG2)가 부여된 대에는 2행째의 화소가 선택된다. 이하 동일하게 하여 게이트라인(13-3, 13-4)에 대하여 주사펄스(VG3, Vg4)가 차례로 부여된다.

화소어레이부(15)의 예를들면 상측에는 수평구동회로(17)가 배치되어 있다. 또한 수직구동회로(16)나 수평구동회로(17)에 대하여 각종의 클록신호를 부여하는 클록생성회로(타이밍제너레이터)(18)이 설치되어 있다. 이 외부클록생성회로(18)에서는 수직주사의 개시를 지령하는 수직스타펄스(VST), 수직주사의 기준으로 되는 서로 역상의 수직클록(VCK, VCKX), 수평주사의 개시를 지령하는 수평스타트펄스(HST), 수평주사의 기준으로 되는 서로 역상의 수평클록(HCK, HCKX)이 생성된다.

수평구동회로(17)는 2계통의 영상라인(25, 26)에서 입력되는 영상신호를 1H(H는 수평주사기간) 마다 순차 샘플링하고, 수직구동회로(16)에 의해서 단위로 선택된 각 화소(11)에 대하여 기입처리를 행하기 위한 것이고, 본 예에서는 클록드라이브방식을 채용하고, 시프트레지스터(21), 클록발취스위치군(22) 및 샘플링스위치군(23)을 갖는 구성으로 되어 있다. 시프트레지스터(21)는 화소어레이부(15)의 화소열(본예에서는 4열)에 대응한 4단의 시프트단(S.R)(21-1∼21-4)으로 되고, 수평스타트펄스(HST)가 부여되면, 서로 역상의 수평클록(HCK, HCKX)에 동기하여 시프트동작을 행한다. 이것에 시프트레지스터(21)의 각 시프트단(21-1∼21-4)에서는 수평클록(HCK, HCKX)의 주기와 동일한 펄스폭을 가지며 시프트펄스가 순차 출력된다.

클록발취스위치군(22)은 화소어레이부(15)의 화소열에 대응한 4개의 스위치(22-1∼22-4)로 이루어지고, 이들 스위치(22-1∼22-4)의 각일단이 클록(HCK, HCKX)을 전송하는 클록라인(24-1, 24-2)에 교호로 접속되어 있다. 즉, 스위치(22-1, 22-3)의 각 일단이 클록라인(24-1)에 스위치922-2, 22-4)의 각 일단이 클록라인(24-2)에 각각 접속되어 있다.

클록발취스위치군(22)의 각 스위치(22-1∼22-4)에는 시프트레지스터(21)의 각 시프트단(21-1∼21-4)에서 순차 출력되는 시프트펄스가 부여된다. 클록발취스위치군(22)의 각 스위치(22-1∼22-4)는 시프트레지스터(21)의 각 시프트단(21-1∼21-4)에서 시프트펄스가 부여되면, 이들 시프트펄스에 응답하여 차례로 온상태로 됨으로써 서로 역상의 클록(HCK, HCKX)을 교호로 발취한다.

샘플링스위치군(23)은 화소어레이부(15)의 화소열에 대응한 4개의 스위치(23-1∼23-4)로 이루어지고, 이들의 스위치(23-1∼23-4)의 각 일단이 1계통의 영상신호를 입력하는 영상라인(25) 및 타계통의 영상신호를 입력하는 영상라인(26)에 교호로 접속되어 있다. 이 샘플링스위치군(23)의 각 스위치(23-1∼23-4)에는 클록스위치군(22)의 각 스위치(22-1∼22-4)에 의해 발취된 클록(HCK, HCKX)이 샘플링펄스로서 부여된다.

샘플링스위치군(23)의 각 스위치(23-1∼23-4)는 클록발취스위치군(22)의 각 스위치(22-1∼22-4)에서 샘플링펄스가 부여되면, 이들 샘플링펄스에 응답하여 차례로 온상태로 됨으로써 영상라인(25, 26)을 통해서 입력되는 2계통의 영상신호를 순차 교호로 샘플링하고, 화소어레이부915)의 신호라인(12-1∼12-4)에 공급한다. 샘플링된 영상신호는 선택적으로 온된 TFT를 거쳐서 LC에 기입된다.

도 6은 참고열에 관계되는 표시장치를 나타낸 것이고, 이해를 용이하게 하기 위해 도2에 나타낸 실시형태와 대응하는 부분에는 대응하는 참조번호를 부여하고 있다. 도 2의 실시형태에서는 6상의 영상신호를 2계통으로 나누어져서 기입되어 있다. 이것에 대하여 참조열에서는 1계통만으로 6상의 영상신호를 기입하고 있다. 즉 6상의 영상신호(SIG1∼SIG6)는 1계통의 영상라인(25)에 의해 공급되고 있고, 샘플링스위치(HSW)(23)는 기수단 및 우수단에 관계없고, 전체 공통의 영상라인(25)에 접속되어 있다. 또한 클록전송라인(24-1, 24-2)에는 넓은 펄스(HCK, HCKX) 대신에, 좁은 펄스(DCK1, DCK2)가 공급되어 있다.

도 7은 도 6에 나타낸 참고열에 관계되는 표시장치의 동작설명에 제공하는 타이밍차트이다. 이해를 용이하게 하기 위해 도 3에 나타낸 타이밍차트와 대응하는 부분에는 대응하는 참조번호를 붙이고 있다. 도시하는 바와같이 시프트레지스터는 HCK, HCKX에 따라서 동작하고, HST를 차례로 전송하고, 전송펄스①, ②, ③, ④를 생성하고 있다. 발취스위치군은 이들의 전송펄스①, ②, ③, ④에 따라서 동작하고, HCK, HCKX와는 별도로 공급되는 DCK1, DCK2를 발취해서 샘플링펄스①, ②, ③, ④를 생성하고 있다. HCK, HCKX에 비해서 DCK1, DCK2는 좁은 펄스이기 때문에 샘플링펄스① ∼ ④의 폭도 좁게 되어 있다. 또 샘플링펄스①, ②, ③, ④는 기수단과 우수단에 관계없이 순차 형성되기 때문에 중첩하는 시간도 짧게 되어 있다. 또한 이 중첩하는 시간은 좁은 펄스의 DCK1, DCK2를 발취하는 것으로 작출되고 있다. 본 발명과 같이 간인방식으로 작출되는 중첩하지 않는 시간과 다르고, 큰 제약이기 때문에, 중첩하지 않는 시간은 한정되어 있다.

도 8은 도 7에 나타낸 참고열에 있어서 기수단 ③의 화소열에 검은선을 기입하는 경우의 형태를 나타내고 있다. 비디오신호는 검은선을 기입하기 위해 피크를 포함하고 있다. 기수단 ③에 대응하는 샘플링펄스가 이 비디오신호에 포함되는 피크를 샘플링하는 것으로, 화소어레이부(15)에 검은선을 기입한다. 이 때 전단의 우수단②에 대응하는 샘플링펄스가 에이징에 의한 지연을 생기게 한 경우 비디오신호의 피크에 관계되기 때문에 검은레벨을 샘플링하여 버릴 우려가 있다. 이 때에는 기수단③의 화소열에 기입된 검은선의 앞에서, 우수단②의 화소열에 고스트가 나타나게 된다.

이하 XGA규격의 영상신호를 액티브메트릭스형의 표시장치에서 표시하는 경우에 초점을 맞추고, 구체적인 설명을 행한다. 도 9는 종래의 방식을 모식적으로 표시한 것이고, 소위 12도트 동시샘플링방식이다. (A)에 표시하는 바와같이 시프트레지스터의 각단(S/R)에서 순차 출력된 전송펄스에 의해 HCK, HCKX를 발취해서 HSW용의 샘플링펄스로 하고 있다. 이 샘플링펄스는 순차 N단, N=1단, N+3단의각 HSW에 인가된다.

(B)는 N단의 HSW에 인가되는 샘플링펄스와 N+1단의 HSW에 인가되는 샘플링펄스를 나타내고 있다. 펄스폭은 어느 것도 t이다.

XGA규격의 영상신호는 12상(SIG1∼SIG12)으로 나누어서, 외부에서 영상라인을 거쳐서 공급되어 온다. 종래는 12상의 영상신호가 1계통의 영상라인에서 보내져 온다. 따라서 12상의 영상신호는 각각 각 수평샘플링스위치(HSW)를 거쳐서 12개 1조의 신호라인에 샘플링된다. 펄스폭이 t의 샘플링펄스가 N단의 HSW에 인가되면 SIG1∼SIG12가 동시에 샘플링되고, 12개의 화소(도트)에 동시에 기입된다. 다라서 이 방식을 12도트 동시 샘플링으로 호칭되고 있다. XGA규격은 SVGA규격에 비해서 화소수가 많다. 그 만큼 동시기입도트수를 증가하는 것이고, 샘플링주파수를 저감화함으로써 샘플링펄스폭을 확보하고 있다. 종래의 XGA12도트 동시 샘플링 구동에 있어서는 중첩하지 않는 방식을 채용하여도 샘플링펄스폭 t은 150nsec정도 확보할 수 있다. 그 때문에 인접하는 단에서 HSW샘플링펄스폭이 폴리실리콘(TFT)의 실력치정도 엇갈려 있어도(예를들면 2nsec정도 엇갈림), 이 정도에서는 샘플링홀드전위에 큰차는 나타나지 않고, 화면에 샘플링주기에 대응한 종근(샘플링주기대근)은 나타나지 않는다. 또한 균일성의 개선을 위해 프리차지회로에서 공급되는 프리차지신호의 마진도 종근에 대하여는 1.0V정도 크고 문제는 없다.

액정표시패널(LCD패널)의 증가에 관련하여 SVGA와 XGA의 구동IC의 공통화가 진행하고 있다. 그래서 종래 12도트 동시 샘플링방식에 의해 구동하는 기술의개발이 진행되고 있다. 이것에 의해 12도트 동시 샘플링 방식에서는 RGB 각각의 펄스에 2개씩 필요로 한 영상신호의 샘플홀드IC가 6도트 동시 샘플링 방식으로 하는 것으로 반분의 1개씩으로 되고, 고스트 저감에도 연결된다. 도 10은 XGA패널의 6도트 동시 샘플링 방식을 모식적으로 나타낸 것이다. 이해를 용이하게 하기 위해 도 9에 나타낸 12도트 동시 샘플링 방식의 모식도와 대응하는 부분에는 대응하는 참조부호를 붙이고 있다. (A)는 샘플링규격을 모식적으로 나타낸 것이고, (B)는 6도트 동시 샘플링의 타이밍차트이다. 도 9에 나타낸 12도트 동시 샘플링과 대비하면 명확한 바와같이, 6도트동시샘플링구동의 샘플링펄스는 12도트 동시 샘플링 구동의 반분의 펄스폭으로 된다. 또한 종근대책이나 고스트마진을 확대하기 위해, 중첩하지 않는 샘플링 구동을 채용하면, 샘플링펄스폭을 또한 좁게 할 필요가 있다. 실제로는 샘플링펄스폭은 30∼45nsec 정도의 좁은 펄스로 된다.

도 11은 6도트 동시 샘플링 방식에서 중첩되지 않는 구동을 채용한 경우의 회로 및 타이밍차트를 모식적으로 나타내고 있다. 이해를 용이하게 하기 위해 도 10에 나타낸 중첩하지 않는 방식을 채용하지 않는 경우의 6도트 동시샘플링과 대응하는 부분에는 참조부호를 붙이고 있다. (A)에 나타내는 바와같이, 중첩하지 않는 구동에서는 시프트레지스터의 각단(S/R)에서 순차 출력되는 전송패널에서 DCK1, DCK2를 발취하고, 샘플링펄스의 ①, ②, ③, ④를 생성하고 있다. 각 샘플링스위치(HSW)는 샘플리펄스에 응답하여 개폐동작하고, 6상의 영상신호(SIG1∼SIG6)를 동시 샘플링 하고, 대응하는 화소에 기입하고 있다.

(B)는 샘플링펄스①, ②, ③, ④를 표현한 타이밍차트이다. 샘플링펄스①는 DCK1를 발취해서 생성된 것이다. 그 펄스폭은 T1에서 부여된다. 도한 샘플링펄스 ②는 DCK2를 발취해서 생성한 것이고, 그 펄스폭은 T2에서 부여된다. DCK1, DCK2는 위상이 서로 180도 엇갈려져 있을 뿐이고, 펄스폭은 기본적으로 동일하다. 따라서 샘플링펄스①, ②의 펄스폭은 T1=T2로 된다. 또한 양샘플링펄스①, ②의 사이에 소정의 중첩하지 않는 시간이 개재하고 있다. (B)에 나타내는 안정한 상태에서는 T=1, T=2이기때문에, 영상신호의 홀드전위에 차는 생기지 않는다. 다라서 (C)에 나타내는 바와같이 화소어레이(15)에는 종근(샘플링주기대근)은 나타나지 않는다.

도 12는 DCK1과 DCK2와의 사이에서 튜티비의 엇갈림이 생긴 경우를 나타내고 있다. 이해를 용이하게 하기 위해 도 11에 나타낸 듀티비의 엇갈림이 없는 경우와 대응하는 부분에는 대응하는 참조부호를 붙이고 있다. (B)에 나타내는 바와같이 DCK1과 CDK2와의 사이에서 튜티비의 엇갈림이 있으면, 샘플링펄스①의 펄스폭(T1)과 샘플링펄스 ②의 펄스폭(T2)과의 사이에서 오차가 생긴다. 이것에 의해 양샘플링펄스①, ②에서 샘플링홀드되는 영상신호의 전위(홀드전위)에 차이가 생긴다. (C)에 나타내는 바와같이 화소어레이(15)에는 샘플링주기폭(6도트)에서 대근이 나타난다. 전술한 바와같이 6도트동시 구동방식에서 중첩하지 않는 시간을 취하면, 샘플링펄스는 30∼45nsec정도의 좁은 펄스로 된다. 펄스폭이 짧기때문에 2nsec정도의 듀티엇갈림이 현저하게 홀드전위의 엇갈리게 되어서 나타난다. 그때문에 프리차지신호의 마진은 0.2V정도로 감하고, 샘플링주기대근이 발생하기 쉽게 된다.

다음에 고스트에 대해서 설명을 계속한다. 도 13은 고스트의 발생원인을 모식적으로 나타내고 있다. 비디오신호에 포함되는 검은레벨의 피크를 N단의 화소열에 기입하는 경우를 모식적으로 표현하고 있다. 초기단계(에이징전)에서는 샘플링의 지연은 생기지 않기때문에 정확하게 N단의 샘플링펄스에서 비디오신호의 검은레벨을 샘플링할 수 있다. 따라서 전고스트는 발생하지 않는다. 이것에 대하여 에이징 후에서는 샘플링펄스(드라이브펄스)에 지연이 생기기 때문에, 경우에 따라서는 전단(N-1단)의 드라이브펄스에서 비디오신호의 검은레벨의 피크를 일부 샘플링하여 버리는 것이다. 이것에 의해 전고스트가 생긴다. 이 에이징효과는 예를들면 TFT의 핫캐리어에 의한 Vth시프트에 의해 생긴다. 이 에이징효과에 의한 시프트펄스의 지연폭은 30nsec정도이다. 초기설정에서 고스트가 나타나지 않는 상태에서 샘플링펄스(드라이브펄스)가 지연해서 고스트가 나타나는 상태로 되기 전까지의 드라이브펄스에 허용되는 지연량 시간을 고스트마진과 정의하면 전고스트의 마진은 30nsec정도로 된다. 종래의 XGA 12시프트 동시 샘플링 구동에 있어서는 중첩하지 않는 시간을 에이징에 의한 펄스변동량분인 30nsec이하로 하여도 샘플링펄스폭은 150nsec정도 확보할 수 있다. 그렇지만, 6도트동시샘플링 구동에 있어서는 중첩하지 않는 시간을 고스트마진을 초과하는 30nsec정도이하로 하면, 샘플링펄스폭은 30∼45nsec정도의 좁은 펄스밖에 할 수 없다. 이 30∼45nsec정도의 펄스폭은 전술한 바와같이 샘플링 주기대근이 발생하기 쉬운 영역도 있다.

고스트마진을 고려한 경우 도 13에 나타낸 전고스트의 다른 고스트대에 대해서도 고려할 필요가 있다. 도 14에 고스트대의 발생원인을 모식적으로 나타낸다. (A)는 신호레벨과 게이트라인 사이의 용량커플링을 나타내고 있다. (B)는 이 커플링에 의한 고스트대의 발생원인을 모식적으로 나타내고 있다. 고스트대는 예를들면 검은 윈도우 표시에 의해 생긴 흔들림이 게이트라인에 영향을 주고, 그 흔들림이 인접단의 신호라인에 영향을 주고, 그 흔들림에 의해 변동한 신호라인 전위를 홀드하기 위해 생긴다. 샘플링펄스가 지연하면, 비디오의 흔들림과 홀드하는 시간이 좁게 되어 가기때문에 고스트대가 발생한다. 샘플링펄스폭이 넓으면, 흔들림이 완료된 후에 홀드하기 위해, 고스트대의 발생은 지연하게 된다. 역으로 샘플링펄스폭이 좁으면, 흔들림이 완료되기 전에 홀드하기 위해 고스트대의 발생이 빠르게 된다. 샘플링펄스폭이 30∼45nsec정도의 좁은 영역에서는 고스트마진은 전술의 전고스트보다도 오히려도 14에 나타낸 고스트대률속으로 되고, 중첩하지 않는 시간의 영양보다도 시간의 영향보다도 펄스폭의 영향의 편이 강하게 된다. 따라서 중첩하지 않는 시간을 증가하여도 고스트마진은 증가하지 않는다.

일반적으로 LCD패널은 장시간 연속구동하면, TFT의 핫캐리어에 의한 Vth시프트가 일어나고, TFT에서 구동하는 펄스는 지연한다. 그것에 대하여 영상신호는 TFT를 통하지 않기 때문에 지연은 생기지 않는다. 그 때문에 전술한 바와같이 전고스트가 발생한다. 이 TFT의 핫캐리어에 의한 Vth시프트의 변동량은 30nsec정도이고, 종래 12조 XGA는 전단과 자단과 후단의 중첩되지 않는 시간을 30nsec정도로 하는 것으로, 충분한 고스트마진을 확보하고 있다. 이것에 대하여 6상 XGA에서 동일하게 중첩하지 않는 시간을 30nsec정도 취한 경우 HSW샘플링펄스는30∼45nsec정도의 좁은 펄스로 되고, 샘플링주기대근이 발생하기 쉬운 상태로 된다. 또한 좁은 펄스 때문에 고스트마진은 고스트대가 지배적으로 되고, 중첩하지 않는 시간을 증가하여도 고스트마진은 어느 일정이상 증가하지 않는다. 다시말하면 중첩하지 않는 시간을 증가하면 그 만큼 펄스폭을 좁게 하지 않으면 아니되고, 이것이 고스트대를 발생하기 쉽게 한다. 따라서 중첩하지 않는 시간을 증가하여도 고스트마진은 어느 일정이상 증가하지 않는다. 그 때문에 6상 XGA구동에 있어서도 주기대근이 나타나지 않는 충분한 HSW샘플링펄스폭을 가지며, 또한 HSW샘플링펄스가 30nsec정도 지연하여도 고스트가 나타나지 않는 신규 회로구성이 필요하게 된다. 이 점에 감안해서 본 발명은 도 1 및 도 2에 나타낸 바와같이, 신규회로 구성을 제안하는 것이다.

이상 설명한 바와같이 본 발명에 의하면 점순차 방식의 액티브 매트릭스표시장치에 있어서 기수단과 우수단의 샘플링 주기마다 독립한 각각의 영상라인에서 구동하는 방식을 채용하고 있다. 이 방식을 이용하는 것으로, 예를들면 6상 XGA에 있어서도 샘플링펄스 폭 및 샘플링펄스의 중첩하지 않는 시간을 충분히 확보할 수 있고, 종근 및 고스트의 양자를 동시에 개선할 수 있다. 도한 3상 XGA에 있어서도 현상의 6상XGA와 동일한 샘플링펄스폭과 중첩하지 않는 시간을 확보할 수 있고, 현상의 6상XGA와 동등의 화품위를 보증할 수 있다.

Claims

행상의 게이트라인, 열상의 신호라인, 양라인이 교차하는 부분에 행열상으로 배치된 화소 및 적어도 2계통으로 나누어서 영상신호를 공급하는 영상라인을 갖는 패널과,

행상의 상기 게이트라인에 접속하여 순차 화소의 행을 선택하는 수직구동회로와,

열상의 상기 신호라인을 상기 영상라인에 접속하기 위해 배치된 복수의 샘플링스위치와,

클록신호에 의거해서 동작하고, 샘플링펄스를 순차 발생하여 복수의 샘플링스위치를 차례로 구동함으로서 선택된 행의 화소에 순차영상신호를 기입수평구동회로로 이루는 표시장치에 있어서,

상기 복수의 샘플링스위치는 띄엄띄엄 배치된 제 1조의 샘플링스위치와, 제 1조에 속하는 각 샘플링스위치에서 1개 엇갈려서 배치된 제 2조의 샘플링스위치로 나누어져 있고,

제 1조의 샘플링스위치에는 제 1계통의 영상라인이 접속하는 한편, 제 2조의 샘플링스위치에는 제 2계통의 영상라인이 접속하고 있고,

상기 수평구동회로에서 순차 출력되는 샘플링펄스의 열은, 제 1조에 속하는 샘플링스위치와 제 2조에 속하는 샘플링스위치에 교호로 나누어지고, 각각 제 1펄스열과 제 2펄스열을 구성하고,

제 1펄스열 중에서 인접하는 샘플링펄스를 중첩하지 않고, 제 2펄스열중에서 인접하는 샘플링펄스도 중첩하지 않게 하는 한편, 각 샘플링펄스의 펄스폭을 확보하고, 영상신호의 샘플링을 적정화하는 것을 특징으로 하는 표시장치.
제 1항에 있어서,

상기 수평구동회로는 상기 클록신호에 동기하여 시프트동작을 향하는 각 시프트단에서 시프트펄스를 순차 출력하는 시프트레지스터와, 상기 시프트레지스터에서 순차 출력되는 상기 시프트펄스에 응답하여 상기 클록신호와 동일의 클록신호를 발취해서 상기 샘플링펄스를 순차 생성하는 발취스위치군을 갖는 것을 특징으로 하는 표시장치.
제 1항에 있어서,

상기 제 1계통은 적어도 3개의 영상라인을 묶은 것이고, 상기 제 1조에 속하는 샘플링스위치는 상기 3개의 영상라인에서 공급되는 3개의 영상신호를 동시에 3개의 신호라인에 샘플링하는 한편,

상기 제 2계통도 적어도 3개의 영상라인을 묶은 것이고, 상기 제 2조에 속하는 샘플링스위치는 상기 3개의 영상라인에서 공급되는 3개의 영상신호를 동시에 3개의 신호라인에 샘플링하는 것을 특징으로 하는 표시장치.
제 3항에 있어서,

상기 제 1계통은 6개의 영상라인을 묶은 것이고, 상기 제 1조에 속하는 샘플링스위치는 상기 6개의 영상라인에서 공급되는 6개의 영상신호를 동시에 6개의 신호라인에 샘플링하는 한편,

상기 제 2계통도 6개의 영상라인을 묶은 것이고, 상기 제 2조에 속하는 샘플링스위치는, 상기 6개의 영상라인에서 공급되는 6개의 영상신호를 동시에 6개의 신호라인에 샘플링함으로써, 합계 12개의 영상라인을 거쳐서 XGA규격의 영상신호를 행열상의 화소에 기입하는 것을 특징으로 표시장치.
행상의 게이트라인, 열상의 신호라인, 양라인이 교차하는 부분에 행열상으로 배치된 화소, 및 적어도 2계통으로 나누어서 영상신호를 공급하는 영상라인을 갖는 패널과, 행상의 상기 게이트라인에 접속하여 순차화소의 행을 선택하는 수직구동회로와, 열상의 상기 신호라인을 상기 영상라인에 접속하기 위해 배치된 복수의 샘플링스위치와, 클록에 의거해서 동작하고, 샘플링펄스를 순차 발생하여 복수의 샘플링스위치를 차례로 구동함으로써, 선택된 행의 화소에 순차 영상신호를 기입수평구동회로로 이루는 표시장치의 구동방법에 있어서,

상기 복수의 샘플링스위치를 띄엄띄엄 배치된 제 1조의 샘플링스위치와, 제 1조에 속하는 각 샘플링스위치에서 1개 엇갈려서 배치된 제 2조의 샘플링스위치로 나누어지고,

제 1조의 샘플링스위치에는 제 1계통의 영상라인을 접속하는 한편, 제 2종의 샘플링스위치에는 제 2계통의 영상라인을 접속하고,

상기 수평구동회로에서 순차 출력되는 샘플링펄스열을 제 1조에 속하는 샘플링스위치와 제 2조에 속하는 샘플링스위치에 교호로 나누어지고, 각각 제 1펄스열과 제 2펄스열로 나누어지고,

제 1펄스열 중에서 인접하는 샘플링펄스를 중첩하지 않고, 제 2펄스열 중에서 인접하는 샘플링펄스도 중첩하지 않게 하는 한편 각 샘플링펄스의 펄스폭을 확보하고, 영상신호의 샘플링을 적정화하는 것을 특징으로 하는 표시장치의 구동방법.