JP4458121B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置（ＬＣＤ；Liquid Crystal Display）に関し、特に時分割駆動を用いるアクティブマトリクス型液晶表示装置に関する。

パーソナルコンピュータやワードプロセッサなどに用いられている液晶表示装置は、アクティブマトリクス型が主力となっている。このアクティブマトリクス型液晶表示装置は、応答速度や画像品質の面で優れており、近年のカラー化に最適な表示装置となってきている。この種の表示装置において、液晶表示パネルの各画素には、トランジスタあるいはダイオードなどの非線形な素子が用いられている。具体的には、ガラス基板等の透明絶縁基板上に薄膜トランジスタ（ＴＦＴ；thin film transistor）を形成した構造となっている。

また、アクティブマトリクス型液晶表示装置では、その駆動方法として、隣接するドット（画素）に印加する電圧の極性を反転させるいわゆるドット反転駆動法が画質向上に良好とされている。その理由は次の通りである。すなわち、隣接のドットに印加する電圧を逆極性にすることにより、信号ラインとゲートラインのクロス容量に起因する信号ラインからの飛び込み電位がキャンセルされることになる。これにより、画素電位が安定して入力されるようになり、液晶表示時のフリッカーが軽減される。

一方、ドット反転駆動を行わない場合には、ゲートラインの接地レベルが変動してしまう状態では、薄膜トランジスタのゲートスイッチがオフ状態を確定できなくなるために、保持された画素電位が放電されてしまう。そのため、画素の透過率が低下し、画素のコントラストがとれなくなる。また、信号ラインからの飛び込み電位が同じ極性となることから、１ラインごとの画素のコントラストが目立つことになり、同じ階調の表示を行ったとしても、ラインごとに違った表示が行われるようになる。

これらの不具合を解消できることから、ドット反転駆動法は、画質向上を図る上で、液晶表示装置に有効な駆動法である。

ところで、液晶表示パネルを駆動する外部のドライバＩＣの出力と液晶表示パネルの信号ラインとは、通常、１対１の対応関係にある。すなわち、ドライバＩＣの各出力はそのまま対応する信号ラインに与えられる。これに対して、ドライバＩＣの小型化を図るために、ドライバＩＣの出力ピン（出力端子）の数の削減を可能とする液晶表示パネルの駆動方法として、いわゆる時分割駆動法が知られている（例えば、特許文献１参照）。

この時分割駆動法は、複数本の信号ラインを１単位（ブロック）とし、この１分割ブロック内の複数本の信号ラインに与える信号を時系列でドライバＩＣから出力する一方、液晶表示パネルには複数本の信号ラインを１単位として時分割スイッチを設け、これら時分割スイッチにてドライバＩＣから出力される時系列の信号を時分割して複数本の信号ラインに順次与える駆動方法である。

特開平４−５２６８４号公報

しかしながら、ドット反転駆動用の汎用ドライバＩＣへの時分割駆動の適用を考えた場合に、ドット反転駆動用ドライバＩＣの出力信号の極性が奇数、偶数ごとに逆極性であることから、時分割駆動を行うとドット反転駆動ができない状態が発生する場合がある。このことについて、例えば２時分割駆動の場合を例に採って以下に説明する。

２時分割駆動の一例としては、図１７に示すように、Ｒ（赤），Ｇ（緑），Ｂ（青）の色に関係なく、順に隣り合う２本の信号ライン７１-1と７１-2，７１-3と７１-4，……を１単位（ブロック）とし、これら信号ラインの各々に接続された時分割スイッチ７２-1と７２-2，７２-3と７２-4，……にて、図示せぬドライバＩＣから出力ライン７３-1，７３-2，……を介して供給される時系列の信号を時分割して各信号ライン７１-1と７１-2，７１-3と７１-4，……に順次与える構成が考えられる。

かかる構成の２時分割駆動の場合には、ドライバＩＣの出力端子の奇数、偶数で極性の反転した信号電圧が、実際の画素の奇数配列と偶数配列に分配され、かつ各ラインごとにその極性が反転することから、信号電圧の書き込み状態を示す図１８から明らかなように、１ラインの隣接画素での印加電圧の極性の反転、即ちドット反転が全画素エリアに亘って達成できないことになる。

なお、図１８において、横方向は走査順、縦方向は時分割スイッチの動作順をそれぞれ示し、またＨは高電圧、Ｌは低電圧の書き込み状態をそれぞれ示している。

また、２時分割駆動の他の例としては、図１９に示すように、Ｒ，Ｇ，Ｂの各色ごとに隣り合う２本の信号ライン８１-1と８１-4，８１-2と８１-5，８１-3と８１-6，……を１単位（ブロック）とし、これら信号ラインの各々に接続された時分割スイッチ８２-1と８２-4，８２-2と８２-5，８２-3と８２-6，……にて、図示せぬドライバＩＣから出力ライン８３-1，８３-2，……を介して供給される時系列の信号を時分割して各信号ライン８１-1と８１-4，８１-2と８１-5，８１-3と８１-6，……に順次与える構成が考えられる。

かかる構成の２時分割駆動の場合には、ドライバＩＣの出力端子の奇数、偶数で極性の反転した信号電圧が、実際の画素の奇数配列と偶数配列に分配され、かつ各ラインごとにその極性が反転することから、信号電圧の書き込み状態を示す図２０から明らかなように、１ラインの各分割ブロックの境界部分でドット反転が達成できないことになる。そして、その分割ブロックの境界部分ではドット反転の定義から外れることから、画素電位のゆれが発生して縦線として表示されてしまうことになる。

なお、図２０において、横方向は走査順、縦方向は時分割スイッチの動作順をそれぞれ示し、またＨは高電圧、Ｌは低電圧の書き込み状態をそれぞれ示している。

つまり、分割数が偶数の状態では、図１８および図２０において、分割ブロック内で最初に書き込む信号電圧Ａの極性は、最後に書き込む信号電圧Ｂの極性と反対の極性となる。そして、ドライバＩＣから供給される信号電圧が奇数ドットと偶数ドットで逆の極性となっていることから、前の分割ブロックの最後に書き込む信号電圧Ｂ１，Ｂ２，……と、次の分割ブロックの最初に書き込む信号電圧Ａ２，Ａ３，……とは同じ極性となってしまう。

したがって、２時分割駆動の前者の例の場合には、全画素エリアに亘ってドット反転駆動が行えず、また後者の例の場合には、分割ブロックの境界部分でドット反転駆動が行えないという状態が発生し、画質の低下を招くことになる。ただし、色信号のローテーションを行えば極性を反転することは可能であるが、後でも述べるように、データの並び替えのための処理が複雑となり、処理回路の増大を招くことになる。

一方、画素の対向電極に共通に印加するコモン電圧の極性が１水平走査期間ごとに交流反転させるコモン反転駆動において、時分割駆動として上述した２時分割駆動を用いた場合、１つの画素がＲ，Ｇ，Ｂ一組ではないので、各色ごとの信号ラインの電位変動が一定せず、縦方向の色むら（縦すじ）などの視覚的な問題の発生原因となる。

本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、コモン反転駆動において、各色ごとの信号ラインの電位変動をほぼ均一にし、画質の低下を招くことなく時分割駆動の実現を可能とした液晶表示装置を提供することにある。

本発明による液晶表示装置は、
画素の対向電極に印加されるコモン電圧の極性が１水平走査期間ごとに反転する表示部と、
シリアルに並べられて入力される１水平走査期間ごとのＲ（赤）、Ｇ（緑）、Ｂ（青）の各データを時系列の信号として出力するドライバ回路と、
１水平走査期間において、前記ドライバ回路から出力される時系列の信号を３時分割してＲ（赤）、Ｇ（緑）、Ｂ（青）の各信号ラインに供給する時分割スイッチとを備え、
前記ドライバ回路は、１水平走査期間ごとに逆極性の信号を出力する
構成となっている。

上記構成の液晶表示装置において、１水平走査期間における時分割数をＲ，Ｇ，Ｂに対応した３時分割とし、時間的に異なるタイミングで信号ラインに書き込むデータをＲ，Ｇ，Ｂの３本にしておくことにより、各色ごとの信号ラインの電位変動がほぼ均一、即ちＲならばＲ、ＧならばＧ、ＢならばＢで変動し、この電位差は輝度差として現れないため、視覚上、微妙な色あいの変化としてのみ現れることになり、実用上の視覚的な問題は発生しなくなる。

本発明によれば、コモン反転駆動において、時分割数をＲ，Ｇ，Ｂに対応した３時分割とすることにより、各色ごとの信号ラインの電位変動がほぼ均一になるため、画質の低下を招くことなく時分割駆動を実現できる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の第１実施形態に係るアクティブマトリクス型液晶表示装置における液晶表示部の配線図である。

この第１実施形態に係るアクティブマトリクス型液晶表示装置は、複数行分のゲートライン１１-1，１１-2，１１-3，……と複数列分の信号ライン１２-1，１２-2，１２-3，……とが、液晶の表面にマトリクス状に配線され、その液晶の裏面側にバックライトが配置された構造となっている。そして、ゲートライン１１-1，１１-2，１１-3，……と信号ライン１２-1，１２-2，１２-3，……の交差点が画素となり、液晶表示パネル（表示部）１０を形成している。この画素の構成については後述する。

複数行分のゲートライン１１-1，１１-2，１１-3，……の各一端は、垂直駆動回路１３の対応する行の各出力端にそれぞれ接続されている。垂直駆動回路１３は、上記液晶表示パネルと同一の基板（ガラス基板等の透明絶縁基板）上に配されており、ゲートライン１１-1，１１-2，１１-3，……に順に選択パルスを与えて各画素を行単位で選択することによって垂直走査を行う。

また、信号ライン１２-1，１２-2，１２-3，……に、画像データに応じた信号電位を与えるドライバＩＣ１４が、上記液晶表示パネル１０の外部回路として設けられている。このドライバＩＣ１４には、例えば８階調以上で５１２色以上の表示を可能にするデジタル画像データが入力される。そして、ドライバＩＣ１４としては、ドット反転駆動用の汎用のＩＣが用いられる。このドライバＩＣ１４は、ドット反転駆動を実現するために、奇数ドット、偶数ドットごとに電位が反転する信号電圧を出力する。

ドライバＩＣ１４はさらに、時分割駆動を実現するために、複数の信号ラインを１単位とし、これら複数の信号ラインに与える信号を時系列で出力する構成となっている。これに対応して、ドライバＩＣ１４の出力ライン１５-1，１５-2，１５-3と信号ライン１２-1，１２-2，１２-3，……の間には、時分割スイッチ１６が設けられている。ドライバＩＣ１４および時分割スイッチ１６の各構成については後述する。

図２は、画素の回路構成図である。同図から明らかなように、各画素２０は、薄膜トランジスタ２１、付加容量２２および液晶容量２３から構成されている。薄膜トランジスタ２１は、そのゲート電極がゲートライン……，１１ｍ−１，１１ｍ，１１ｍ＋１，……に接続され、そのソース電極が信号ライン（ソースライン）……，１２ｎ−１，１２ｎ，１２ｎ＋１，……に接続されている。

この画素構造において、液晶容量２３は、薄膜トランジスタ２１で形成される画素電極と、これに対応して形成される対向電極との間で発生する容量を意味する。そして、この画素電極に保持される電位は、“Ｈ”もしくは“Ｌ”の電位で書き込まれる。ここで、“Ｈ”は高電圧書き込み状態を示し、“Ｌ”は低電圧書き込み状態を示す。

液晶の駆動に際しては、対向電極の電位（コモン電位ＶＣＯＭ）を例えば６ＶのＤＣ電位に設定し、これに対して信号電圧を高電圧Ｈ、低電圧Ｌで１フィールド周期にて周期的に変動させることにより、交流駆動が実現できる。この交流駆動は、液晶分子の分極作用を減少することができ、液晶分子の帯電もしくは電極表面に存在する絶縁膜の帯電を防ぐことが可能となる。

一方、画素２０では、薄膜トランジスタ２１がオン状態となると、液晶での光の透過率が変化するとともに、付加容量２２が充電される。この充電により、薄膜トランジスタ２１がオフ状態となっても、付加容量２２の充電電圧による液晶での光透過率状態が、次に薄膜トランジスタ２１がオン状態となるまでの間保持される。このような方式により、液晶表示パネル１０の画像における画質向上が図られている。

図３は、ドライバＩＣ１４の内部構成の一例を示すブロック図である。図３から明らかなように、ドライバＩＣ１４は、水平シフトレジスタ回路３１、サンプリングスイッチ群３２、レベルシフタ３３、データラッチ回路３４およびデジタルアナログ変換回路３５を有し、本例では、例えば５ビットのデジタル画像データｄａｔａ１〜ｄａｔａ５や電源電圧Ｖｄｄ，Ｖｓｓを水平シフトレジスタ回路３１のシフト方向における両側から取り込む構成となっている。

上記構成のドライバＩＣ１４において、水平シフトレジスタ回路３１は、水平走査パルスを順次出力することによって水平走査（列走査）を行う。サンプリングスイッチ群３２におけるサンプリングスイッチの各々は、水平シフトレジスタ回路３１からの水平走査パルスに応答して、入力されるデジタル画像データｄａｔａ１〜ｄａｔａ５を順次サンプリングする。

レベルシフタ３３は、サンプリングスイッチ群３２でサンプリングされた例えば５Ｖのデジタルデータを液晶駆動電圧のデジタルデータに昇圧する。データラッチ回路３４は、レベルシフタ３３で昇圧されたデジタルデータを１水平走査期間分蓄積するメモリである。デジタルアナログ変換回路３５は、データラッチ回路３４から出力される１水平走査期間分のデジタルデータをアナログ信号に変換して出力する。

ここで、このドライバＩＣ１４からは、先述したドット反転駆動を実現するために、出力端子の奇数（ｏｄｄ）と偶数（ｅｖｅｎ）で極性が反転し、さらに１Ｈ（Ｈは水平走査期間）ごとに極性が反転するドット反転信号が出力される。また、時分割駆動を実現するために、液晶表示パネル１０の複数本の信号ラインを１単位（ブロック）とし、これらの信号ラインに与える信号を時系列で各出力端子から出力する。

以下に、ドット反転駆動法を用いた液晶表示装置に適用される本発明の第１実施形態の具体例について説明する。

図４は、時分割スイッチ１６の接続構成の第１例を示す構成図であり、例えばＲ，Ｇ，Ｂに対応した３時分割駆動への適用例（その１）を示している。この適用例（その１）に係る３時分割駆動の場合には、ドライバＩＣ１４の各出力端子からは、Ｒ，Ｇ，Ｂの各色ごとに隣り合う、即ち２画素おきに３画素分の信号が時系列で出力ライン１５-1，１５-2，１５-3，……を介して出力される。

具体的には、図６のタイミングチャートに示すように、ドライバＩＣ１４の信号出力として、ｏｄｄ出力端子から出力ライン１５-1にはＲ１，Ｒ２，Ｒ３の各画素の信号が、ｅｖｅｎ出力端子から出力ライン１５-2にはＧ１，Ｇ２，Ｇ３の各画素の信号が、ｏｄｄ出力端子から出力ライン１５-3にはＢ１，Ｂ２，Ｂ３の各画素の信号が、……という具合に出力される。

これに対して、出力ライン１５-1と３本の信号ライン１２-1，１２-4，１２-7の間に時分割スイッチ１６-1，１６-4，１６-7が、出力ライン１５-2と３本の信号ライン１２-2，１２-5，１２-8の間に時分割スイッチ１６-2，１６-5，１６-8が、出力ライン１５-3と３本の信号ライン１２-3，１２-6，１２-9の間に時分割スイッチ１６-3，１６-6，１６-9が、……という具合に設けられている。

これらの時分割スイッチ１６-1，１６-4，１６-7、１６-2，１６-5，１６-8、１６-3，１６-6，１６-9、……は、画素スイッチ（トランジスタ）や垂直駆動回路１３を構成するトランジスタなどと共に、例えば図７（ａ）に示すボトムゲート構造あるいは同図（ｂ）に示すトップゲート構造の多結晶ＴＦＴ（薄膜トランジスタ）によって液晶表示パネル１０内に形成される。

図７（ａ）に示すボトムゲート構造の薄膜トランジスタでは、ガラス基板４１の上にゲート電極４２が形成され、その上にゲート絶縁膜４３を介してポリシリコン（Ｐｏｌｙ−Ｓｉ）層４４が形成され、さらにその上に層間絶縁膜４５が形成されている。また、ゲート電極４２の側方のゲート絶縁膜４３上には、Ｎ+ 拡散層からなるソース領域４６およびドレイン領域４７が形成され、これらの領域４６，４７にはソース電極４８およびドレイン電極４９がそれぞれ接続されている。

図７（ｂ）に示すトップゲート構造の薄膜トランジスタでは、ガラス基板５１の上にポリシリコン層５２が形成され、その上にゲート絶縁膜５３を介してゲート電極５４が形成され、さらにその上に層間絶縁膜５５が形成されている。また、ポリシリコン層５２の側方のガラス基板５１上には、Ｎ+ 拡散層からなるソース領域５６およびドレイン領域５７が形成され、これらの領域５６，５７にはソース電極５８およびドレイン電極５９がそれぞれ接続されている。

これらの時分割スイッチ１６-1，１６-4，１６-7、１６-2，１６-5，１６-8、１６-3，１６-6，１６-9、……は、外部から与えられるゲート選択信号ｓ１，ｓ２，ｓ３（図６のタイミングチャートを参照）に応答して順次オン状態となることにより、ドライバＩＣ１４から出力ライン１５-1，１５-2，１５-3，……に出力される時系列の信号を、１水平走査期間に３時分割して対応する信号ラインに供給する。

このようにして、例えば８階調以上でかつ５１２色以上の表示を可能にする信号電位が、ドライバＩＣ１４から出力ライン１５-1，１５-2，１５-3，……および時分割スイッチ１６-1，１６-2，１６-3，……を介して信号ライン１２-1，１２-2，１２-3，……に入力される。この場合、外部のドライバＩＣ１４から出力される時系列の信号は、Ｒ，Ｇ，Ｂ各々、この順番で時分割スイッチ１６-1，１６-2，１６-3，……に供給される。

このとき、時分割数は奇数、特に３のｎ乗（ｎは自然数）、即ち３の倍数が好ましい。その理由は、１画素がＲ，Ｇ，Ｂ３ドットで構成されていることから、外部のドライバＩＣ１４からの奇数、偶数の反転出力において、画素のＲ１，Ｒ２，Ｒ３出力が奇数出力と偶数出力に対応することができるためである。当然のことながら、Ｇ１，Ｇ２，Ｇ３とＢ１，Ｂ２，Ｂ３もこれに準ずる。

また、上述したことから明かなように、ドライバＩＣ１４の各出力端子から各出力ライン１５-1，１５-2，１５-3，……へは、Ｒ，Ｇ，Ｂの各信号が同期した形で出力されることになる。したがって、外部のドライバＩＣ１４より出力される信号電位に関しては、信号のローテーションする必要がなく、また複雑なデータの並び替えを検討することなく、連続的にデータの並び替えを行うことができるため、データの並び替えのためのメモリ制御を簡便にすることができる。

ここに、信号のローテーションとは、Ｒ，Ｇ，Ｂの各信号が同期した形で出力されるのではなく、ある出力端子はＲから始まり、Ｇ，Ｂの順番となり、他の出力端子はＧから始まり、Ｂ，Ｒの順番となり、さらに他の出力端子はＢから始まり、Ｒ，Ｇの順番となることを言う。これを可能にするためには、事前に色信号データをドライバＩＣ１４に取り込む前にデータの並び替えを行い、バッファメモリに蓄積させる処理が必要となる。

上述したように、ドライバＩＣ１４の出力端子の奇数、偶数で極性の反転した信号電圧が、実際の画素の奇数配列と偶数配列に分配され、かつ各ラインごとにその極性が反転することになるが、３時分割駆動の場合には、時分割数が奇数であることから、図５から明らかなように、前の分割ブロックの最後に書き込む信号電圧Ｂ１，Ｂ２，……と、次の分割ブロックの最初に書き込む信号電圧Ａ２，Ａ３，……とは異なる極性となる。すなわち、全画素エリアに亘ってドット反転駆動が行われる。

なお、図５は、図４に示す３時分割駆動の場合の信号電圧の各画素への書き込み状態を示している。同図において、横方向は走査順、縦方向は時分割スイッチの動作順をそれぞれ示し、またＨは高電圧、Ｌは低電圧の書き込み状態をそれぞれ示している。

図８は、時分割スイッチ１６の接続構成の第２例を示す構成図であり、例えばＲ，Ｇ，Ｂに対応した３時分割駆動への適用例（その２）を示している。この適用例（その２）に係る３時分割駆動の場合には、ドライバＩＣ１４の各出力端子からは、Ｒ，Ｇ，Ｂの３画素分の信号電位が順に時系列で出力ライン１５-1，１５-2，１５-3，……を介して出力される。

具体的には、図１０のタイミングチャートに示すように、ドライバＩＣ１４の信号出力として、ｏｄｄ端子から出力ライン１５-1にはＲ１，Ｇ１，Ｂ１の各画素の信号が、ｅｖｅｎ端子から出力ライン１５-2にはＲ２，Ｇ２，Ｂ２の各画素の信号が、ｏｄｄ端子から出力ライン１５-3にはＲ３，Ｇ３，Ｂ３の各画素の信号が、……という具合に出力される。

これに対して、出力ライン１５-1と３本の信号ライン１２-1，１２-2，１２-3の間に時分割スイッチ１６-1，１６-2，１６-3が、出力ライン１５-2と３本の信号ライン１２-4，１２-5，１２-6の間に時分割スイッチ１６-4，１６-5，１６-6が、出力ライン１５-3と３本の信号ライン１２-7，１２-8，１２-9の間に時分割スイッチ１６-7，１６-8，１６-9が、……という具合に設けられている。

これらの時分割スイッチ１６-1，１６-2，１６-3、１６-4，１６-5，１６-6、１６-7，１６-8，１６-9、……も、先の適用例の場合と同様に、図７（ａ）又は（ｂ）に示すゲート構造の多結晶ＴＦＴによって液晶表示パネル１０内に形成され、外部から与えられるゲート選択信号ｓ１，ｓ２，ｓ３（図１０のタイミングチャートを参照）に応答して順次オン状態となることにより、ドライバＩＣ１４から出力ライン１５-1，１５-2，１５-3，……に出力される時系列の信号を、１水平走査期間に３時分割して対応する信号ラインに供給する。

上述した３時分割駆動の場合にも、時分割数が奇数であることから、図９から明らかなように、前の分割ブロックの最後に書き込む信号電圧Ｂ１，Ｂ２，……と、次の分割ブロックの最初に書き込む信号電圧Ａ２，Ａ３，……とは異なる極性となる。すなわち、全画素エリアに亘ってドット反転駆動が行われる。また、図１０から明かなように、Ｒの出力が終了後、Ｇの出力が発生し、さらにＢの出力が発生するため、先の適用例の場合と同様に、外部のドライバＩＣ１４より出力される信号電位に関しては、信号のローテーションする必要がなく、また複雑なデータの並び替えも不必要となる。

なお、図９は、図８に示す３時分割駆動の場合の信号電圧の各画素への書き込み状態を示している。同図において、横方向は走査順、縦方向は時分割スイッチの動作順をそれぞれ示し、またＨは高電圧、Ｌは低電圧の書き込み状態をそれぞれ示している。

以上のように、ドット反転駆動を用いたアクティブマトリクス型液晶表示装置において、時分割駆動を適用した場合であっても完全なドット反転駆動を行えるようにしたことにより、今後、ＳＸＧＡ（super ＸＧＡ）やＵＸＧＡ（ultra ＸＧＡ）の如く表示画素が増加する傾向にある表示方式に対して、液晶表示装置の水平駆動回路とその出力ＩＣの数を増加させることなく、反対に数を減少させることができる。そして、ドット反転の表示を可能にした状態で、良質な画質を安定して供給しつつ、液晶表示モジュールとしてコンパクト化が図れるとともに、安価な液晶表示パネルでカラー表示の多色化を実現することが可能となる。

以上説明した各適用例では、時分割数を３に設定した場合を例に採って説明したが、３時分割に限られるものではなく、９時分割、２７時分割のように、３のｎ乗（ｎは自然数）に設定することで、ドライバＩＣ１４の奇数端子、偶数端子から出力される反転信号が、各々の時分割時に画素配列に対応した反転信号に同期できる。

図１１に９時分割駆動に適用した場合の構成を、図１２に９時分割駆動の場合の信号電圧の各画素への書き込み状態をそれぞれ示す。この９時分割駆動の場合にも、時分割数が奇数であることから、図１２から明かなように、前の分割ブロックの最後に書き込む信号電圧Ｂ１，Ｂ２，……と、次の分割ブロックの最初に書き込む信号電圧Ａ２，Ａ３，……とは異なる極性となり、全画素エリアに亘ってドット反転駆動が行われることがわかる。

また、時分割数を３のｎ乗に設定することで、Ｒ，Ｇ，Ｂを単位として各画素の信号を扱うことができることから、信号処理が簡単となるため、信号処理系におけるメモリのデータ量を少なくできるという利点もある。ただし、本発明は、３のｎ乗の時分割数に限定されるものではなく、時分割数を奇数に設定することにより、ドット反転を全画素エリアに亘って実現できる。

図１３に例えば５時分割駆動に適用した場合の構成を、図１４に５時分割駆動の場合の信号電圧の各画素への書き込み状態をそれぞれ示す。この５時分割駆動の場合にも、時分割数が奇数であることから、図１４から明かなように、前の分割ブロックの最後に書き込む信号電圧Ｂ１，Ｂ２，……と、次の分割ブロックの最初に書き込む信号電圧Ａ２，Ａ３，……とは異なる極性となり、全画素エリアに亘ってドット反転駆動が行われることがわかる。

なお、上述した第１実施形態においては、ドット反転駆動を前提とし、完全なドット反転駆動を実現するために、時分割数を奇数、特に３のｎ乗に設定するとしたが、ドット反転駆動に限らず、コモン（ＶＣＯＭ）反転駆動又は１Ｈ反転駆動においても、Ｒ，Ｇ，Ｂに対応した３時分割駆動とすることにより、画質の低下を招くことなく時分割駆動を実現できるという利点がある。

ここで、コモン（ＶＣＯＭ）反転駆動とは、各画素の対向電極に共通に印加するコモン電圧ＶＣＯＭを１Ｈごとに交流反転させる駆動法である。また、１Ｈ反転駆動とは、各画素に与える画像データの極性をコモン電圧ＶＣＯＭに対して１Ｈごとに反転させる駆動法である。

以下に、コモン（ＶＣＯＭ）反転駆動法を用いた液晶表示装置に適用される本発明の第２実施形態について説明する。

図１５は、本発明の第２実施形態に係るアクティブマトリクス型カラー液晶表示装置を示す概略構成図である。この第２実施形態に係るアクティブマトリクス型液晶表示装置の構成は、基本的には、第１実施形態に係るアクティブマトリクス型液晶表示装置の構成と同じである。

カラー液晶表示パネル６０の有効画面領域において、ゲートライン……，６１ｍ，……とＲ，Ｇ，Ｂの信号ライン……，６２Ｒｎ，６２Ｇｎ，６２Ｂｎ，……との交差点に配されたＲ，Ｇ，Ｂの３ドットから１つの画素が構成されている。これら画素の対向電極には、Ｃｓライン……，６３ｍ，……を介してコモン電圧発生回路６４から、例えば１Ｈごとに交流反転するコモン電圧ＶＣＯＭが印加される。これにより、コモン（ＶＣＯＭ）反転駆動が実現される。

ゲートライン……，６１ｍ，……の各一端は、垂直駆動回路６５の対応する行の各出力端に接続されている。垂直駆動回路６５は、カラー液晶表示パネル６０と同一の基板（ガラス基板等の透明絶縁基板）上に配されており、ゲートライン……，６１ｍ，……に順に選択パルスを与えて各画素を行単位で選択することによって垂直走査を行う。

カラー液晶表示パネル６０と同一の基板上にはさらに、信号ライン……，６２Ｒｎ，６２Ｇｎ，６２Ｂｎ，……の各々に対応してアナログスイッチ……，６６Ｒｎ，６６Ｇｎ，６６Ｂｎ，……が形成されている。これらアナログスイッチ……，６６Ｒｎ，６６Ｇｎ，６６Ｂｎ，……も、第１実施形態の場合と同様に、図７（ａ）又は（ｂ）に示すゲート構造の多結晶ＴＦＴ（薄膜トランジスタ）によって形成される。

そして、アナログスイッチ……，６６Ｒｎ，６６Ｇｎ，６６Ｂｎ，……の各一端は信号ライン……，６２Ｒｎ，６２Ｇｎ，６２Ｂｎ，……の各々に接続され、各他端はＲ，Ｇ，Ｂを一組とし、各組ごとに共通に接続されている。すなわち、アナログスイッチ６６Ｒｎ，６６Ｇｎ，６６Ｂｎが組をなして各他端が共通に接続され、アナログスイッチ６６Ｒｎ＋１，６６Ｇｎ＋１，６６Ｂｎ＋１が組をなして各他端が共通に接続され、……という具合に各他端が各組ごとに共通に接続されている。

これらアナログスイッチ……，６６Ｒｎ，６６Ｇｎ，６６Ｂｎ，……は、各組ごとの共通接続点がドライバＩＣ６７の各対応する出力端に接続され、スイッチ制御回路６８から出力されるスイッチ制御パルスＳＬ１，ＳＬ２，ＳＬ３によってＲ，Ｇ，Ｂの順に順次オン（閉）／オフ（開）制御されることにより、ドライバＩＣ６７の各出力をＲ，Ｇ，Ｂ３本の信号ライン……，６２Ｒｎ，６２Ｇｎ，６２Ｂｎ，……に振り分ける。すなわち、アナログスイッチ６６Ｒ，６６Ｇ，６６Ｂは、時分割スイッチとして機能する。

スイッチ制御回路６８については、ドライバＩＣ６７と共に、カラー液晶表示パネル６０の基板とは別体の外部基板上に、単結晶シリコンチップで作成するようにしても良く、またカラー液晶表示パネル６０と同一基板上に多結晶ＴＦＴで作成するようにしても良い。

ドライバＩＣ６７は、カラー液晶表示パネル６０の各垂直画素列の３本の信号ライン６２Ｒ，６２Ｇ，６２Ｂに対応して一組ずつ設けられた回路構成となっている。すなわち、例えばｎ列目の回路構成について見ると、入力される画像データをサンプリングするサンプリング回路６７１ｎ、このサンプリング回路６７１ｎでサンプリングされた画像データを保持するメモリ６７２ｎ、このメモリ６７２ｎに保持されたデータをデジタル化するＤＡコンバータ６７３ｎおよび出力回路６７４ｎから構成されている。

このドライバＩＣ６７において、サンプリング回路６７１ｎは図３の水平シフトレジスタ回路３１、サンプリングスイッチ群３２およびレベルシフタ３３に相当し、メモリ６７２ｎはデータラッチ回路３４に相当し、ＤＡコンバータ６７３ｎはデジタルアナログ変換回路３５に相当する。なお、出力回路６７４ｎに相当する回路部分については、図３では省略されている。

このように、アナログスイッチ……，６２Ｒｎ，６２Ｇｎ，６２Ｂｎ，……による３時分割駆動を用いることにより、ドライバＩＣ６７としては、３本の信号ライン６２Ｒ，６２Ｇ，６２Ｂに対して一組のサンプリング回路６７１、メモリ６７２、ＤＡコンバータ６７３および出力回路６７４が必要なだけなので、ドライバＩＣ６７の小面積化、低コスト化および低消費電力化が可能になる。

そして、このドライバＩＣ６７は、入力される画像データを１Ｈ（１水平走査期間）ごとに順次サンプリングし、垂直駆動回路６５によって垂直選択された行の画素に対して画像データを書き込む。なお、ドライバＩＣ６７に入力される画像データは、コモン電圧ＶＣＯＭに対して１Ｈごとに極性が反転している。これにより、１Ｈ反転駆動が実現される。

この１Ｈ反転駆動に加え、先述したように、コモン電圧発生回路６４からは１Ｈごとに交流反転するコモン電圧ＶＣＯＭが発生されることで、コモン反転駆動が実現される。このように、１Ｈ反転駆動に対し、コモン反転駆動を併用することにより、コモン電圧ＶＣＯＭも１Ｈごとに極性が反転し、交流反転駆動となることから、ドライバＩＣ６７の電源電圧を下げることができるため、低消費電力化および低コスト化が可能となる。

次に、第２実施形態に係るアクティブマトリクス型カラー液晶表示装置の動作について、図１６のタイミングチャートを用いて説明する。

ドライバＩＣ６７に入力される画像データとしては、１Ｈの間にＲ，Ｇ，Ｂの各データをシリアルに並べられたものである。この画像データは、サンプリング回路６７１で１Ｈの間に３回、Ｒ，Ｇ，Ｂの３データに対してサンプリングされ（Ｏ(n））、かつメモリ６７２に保持され（Ｐ(n））、ＤＡコンバータ６７３および出力回路６７４を経由して出力されることになる（Ｑ(n））。これらの信号は、１Ｈ期間内ではコモン電圧ＶＣＯＭに対して同じ極性のものである。

ドライバＩＣ６７の出力（Ｑ(n））は、１Ｈごとに極性が反転するデータであり、スイッチ制御回路６８からのスイッチ制御パルスＳＬ１，ＳＬ２，ＳＬ３によるアナログスイッチ（時分割スイッチ）６６Ｒ，６６Ｇ，６６Ｂのオン（閉）／オフ（開）制御によって、３本の信号ライン６２Ｒ，６２Ｇ，６２Ｂに振り分けられる（３時分割）。

その結果、例えばｎ列目を例に採ると、Ｒ，Ｇ，Ｂの信号ライン６２Ｒｎ，６２Ｇｎ，６２Ｂｎの各電位ＣＲｎ，ＣＧｎ，ＣＢｎは、図１６に示すように変化し、信号ライン６２Ｒｎ，６２Ｇｎ，６２Ｂｎへの表示データの書き込みが行われる。信号ライン６２Ｒｎ，６２Ｇｎ，６２Ｂｎに書き込まれた表示データは、垂直駆動回路６５によって垂直走査され、選択パルスＶｇによって垂直選択された行の画素に書き込まれる。

なお、本例では、コモン電圧ＶＣＯＭの極性が１Ｈごとに反転するコモン（ＶＣＯＭ）反転駆動に適用した場合について説明したが、コモン電圧ＶＣＯＭをあるＤＣ電圧に固定することで１Ｈ反転駆動となり、この１Ｈ反転駆動にも同様に適用可能である。

上述したように、コモン（ＶＣＯＭ）反転駆動又は１Ｈ反転駆動において、時分割数をＲ，Ｇ，Ｂに対応した３時分割としたことにより、次のような作用効果が得られる。

すなわち、スイッチ制御回路６８によるスイッチ制御パルスＳＬ１，ＳＬ２，ＳＬ３で信号ライン６２Ｒ，６２Ｇ，６２Ｂに書き込まれた電位は、アナログスイッチ６６Ｒ，６６Ｇ，６６Ｂが開いた後のハイインピーダンス期間に、液晶表示パネル６０内のさまざまな容量結合の影響を受けてシフトする。そして、最終的に画素に書き込まれる電位は、垂直駆動回路６５からの選択パルスＶｇが立ち下がる瞬間に決定されることになる。

したがって、結果として、水平走査期間の最初に書かれた信号ラインに対応する画素の電位と最後に書かれた信号ラインに対応する画素の電位が異なってしまう。このため、先述した２時分割駆動などの場合は、１つの画素がＲ，Ｇ，Ｂ一組ではないので、各色ごとの信号ラインの電位変動が一定せず、縦方向の色むら（縦すじ）などの視覚的な問題の発生原因となる。

これに対して、本実施形態のように、時分割数をＲ，Ｇ，Ｂに対応した３時分割とし、時間的に異なるタイミングで信号ラインに書き込むデータをＲ，Ｇ，Ｂの３本にしておくことにより、各色ごとの信号ラインの電位変動がほぼ均一、即ちＲならばＲ、ＧならばＧ、ＢならばＢで変動し、この電位差は輝度差として現れないため、視覚上、微妙な色あいの変化としてのみ現れることになり、実用上の視覚的な問題は発生しなくなる。

本発明に係るアクティブマトリクス型液晶表示装置における液晶表示部の配線図である。 画素の回路構成図である。 ドライバＩＣの内部構成の一例を示すブロック図である。 第１実施形態での３時分割駆動（その１）の場合における時分割スイッチの接続構成を示す構成図である。 ３時分割駆動（その１）の場合の信号電圧の各画素への書き込み状態を示す図である。 ３時分割駆動（その１）の場合の各信号のタイミングチャートである。 薄膜トランジスタの一例を示す断面構造図であり、（ａ）はボトムゲート構造の場合を、（ｂ）はトップゲート構造の場合をそれぞれ示している。 第１実施形態での３時分割駆動（その２）の場合における時分割スイッチの接続構成を示す構成図である。 ３時分割駆動（その２）の場合の信号電圧の各画素への書き込み状態を示す図である。 ３時分割駆動（その２）の場合の各信号のタイミングチャートである。 第１実施形態での９時分割駆動の場合における時分割スイッチの接続構成を示す構成図である。 ９時分割駆動の場合の信号電圧の各画素への書き込み状態を示す図である。 第１実施形態での５時分割駆動の場合における時分割スイッチの接続構成を示す構成図である。 ５時分割駆動の場合の信号電圧の各画素への書き込み状態を示す図である。 本発明の第２実施形態に係るアクティブマトリクス型液晶表示装置を示す概略構成図である。 第２実施形態に係るアクティブマトリクス型液晶表示装置の動作説明のためのタイミングチャートである。 ２時分割駆動（その１）の場合における時分割スイッチの接続構成を示す構成図である。 ２時分割駆動（その１）の場合の信号電圧の各画素への書き込み状態を示す図である。 ２時分割駆動（その２）の場合における時分割スイッチの接続構成を示す構成図である。 ２時分割駆動（その２）の場合の信号電圧の各画素への書き込み状態を示す図である。

符号の説明

１０，６０…液晶表示パネル、１１-1〜１１-3，６１ｍ…ゲートライン、１２-1〜１２-9，５１-1〜５１-4，６１-1〜６１-6，６２Ｒ，６２Ｇ，６２Ｂ…信号ライン、１３，６５…垂直駆動回路、１４，６７…ドライバＩＣ、１５-1〜１５-6，５３-1，５３-2，６３-1〜６３-3…出力ライン、１６，１６-1〜１６-9…時分割スイッチ、２０…画素、２１…薄膜トランジスタ、２２…付加容量、２３…液晶容量、６４…コモン電圧発生回路、６６Ｒ，６６Ｇ，６６Ｂ…アナログスイッチ、６８…スイッチ制御回路

Claims (2)

1. 画素の対向電極に印加されるコモン電圧の極性が１水平走査期間ごとに反転する表示部と、
   シリアルに並べられて入力される１水平走査期間ごとのＲ（赤）、Ｇ（緑）、Ｂ（青）の各データを時系列の信号として出力するドライバ回路と、
   １水平走査期間において、前記ドライバ回路から出力される時系列の信号を３時分割してＲ（赤）、Ｇ（緑）、Ｂ（青）の各信号ラインに供給する時分割スイッチとを備え、
   前記ドライバ回路は、１水平走査期間ごとに逆極性の信号を出力する
   アクティブマトリクス型液晶表示装置。
2. 前記ドライバ回路は、前記表示部が形成される透明絶縁基板の外部に配されたドライバＩＣである
   請求項１記載のアクティブマトリクス型液晶表示装置。

Images