JP4496738B2

JP4496738B2 - 画像表示装置

Info

Publication number: JP4496738B2
Application number: JP2003313051A
Authority: JP
Inventors: 和宏野田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-09-04
Filing date: 2003-09-04
Publication date: 2010-07-07
Anticipated expiration: 2023-09-04
Also published as: JP2005084128A

Description

本発明は、たとえば液晶ディスプレイなど、映像信号の入力線に伝送されてきた映像データをサンプリングスイッチによってサンプリングし画素部に供給する画像表示装置に関する。

液晶セルを画素の表示エレメント（電気光学素子）に用いた液晶ディスプレイなど、固定画素を有する表示装置で、たとえば点順次クロックドライブ方式といった、画素表示の水平駆動をクロックから生成したパルスにより行う駆動方式が採用されている。
このような水平駆動方式は、映像信号線に入力される時系列の映像データを１画素行（１表示ライン）分または１表示ライン内の所定の画素単位でサンプル・ホールドし、画素がマトリクス状に配置された画素部に一斉に供給する。この画像データをサンプリングするための水平サンプリングスイッチが、画素部の各画素列に設けられ映像データを供給するデータ線と映像信号線との間に、画素列ごとに接続されている。水平サンプリングスイッチを駆動する水平駆動回路が、水平サンプリングスイッチ群の各制御端子に接続されている。水平駆動回路によって短い時間幅の水平サンプリングパルスが生成され、この水平サンプリングパルスによって、映像データの取り込み（サンプリング）と、データ線への排出（以下、データ線への書き込みと記述する）のタイミングが制御される。

ところで、液晶ディスプレイの大画面化、高精細化にともなって画素の高密度化が進んでいる。
このため、点順次駆動方式の液晶ディスプレイを１系統で映像信号を入力する構成とした場合、高精細化にともなって、とくに水平方向の画素数が増えると、限られた水平走査期間（１Ｈ期間）内で１表示ライン内の全画素について順番にサンプリングするためのサンプリング時間間隔（水平サンプリングパルスの周期）を十分に長くすることが難しくなる。

そこで、実質的な１画素あたりのサンプリング時間間隔を十分に確保するため、映像信号をＭ系統（Ｍは２以上の自然数）で時分割し並列に入力させる一方で、水平方向のＭ個の画素に対応したＭ個のサンプリングスイッチを１ユニットとし、１つのサンプリングパルスにより１ユニット内のＭ個のサンプリングスイッチを同時に駆動することによってＭ画素単位でデータ線への書き込みを順次行うＭ相水平駆動方式が知られている（たとえば、特許文献１参照）。

この特許文献１に記載された液晶表示装置では、水平駆動回路（シフトレジスタ）を画素部の上下に分割して配置する構成と、ビデオ線（映像信号線）の４相駆動とによって高解像度の画像表示を達成している。
ところが、水平駆動回路を分割して配置すると、水平駆動回路を構成するＴＦＴ(Thin Film Transistor)の特性差などに起因して、水平サンプリングパルスの位相やパルス幅を合わせることが難しく、各水平駆動回路が切り替わる画面部分でゴーストや縦スジが発生しやすい。ここで、「ゴースト」とは、水平サンプリングのタイミングのずれなどによって、表示画面上で正規の画像位置から所定のドット数ずれて生じる望ましくない画像が、正規の画像と重なって見える現象をいう。また、縦スジは、水平サンプリング時間の違いなどに起因して、近似した画素データが同じように見えないことにより引き起こされる。

このような不具合を防止するためにも水平駆動回路は１つに集約したほうが望ましいが、この場合、Ｍ相駆動する映像信号線の本数Ｍを、たとえば６、１２、２４と大きくして対応せざるを得ない。

ところが、画素ピッチが縮小の傾向にある現状では、サンプリングスイッチの配置が横一列にできない。サンプリングスイッチは、必要なスイッチング能力を確保するため、一般に、上記した特許文献１にも示されているように２種類のＴＦＴ、すなわちＰＭＯＳトランジスタとＮＭＯＳトランジスタのソース同士、ドレイン同士を接続したＣＭＯＳトランスファゲートにより形成される。ＴＦＴはアモルファスシリコンに形成されたａ−Ｓｉ型から多結晶シリコンに形成されたＰｏｌｙ−Ｓｉ型に推移して、その駆動能力は高まっているが、バルクシリコン型と比べると駆動能力が低く、どうしてもトランジスタサイズが大きくなる。このため、サンプリングスイッチのサイズ縮小の速度が、画素ピッチの縮小の速度においつかず、その結果、サンプリングスイッチの配置が横一列にできない実情にある。

サンプリングスイッチの配置が横一例でいないと、各サンプリングスイッチからＭ本の映像信号線までの距離が一定とならないため、映像信号の入力経路の配線負荷が揃わない。つまり、サンプリングスイッチの入力側の信号線のインピーダンス（抵抗および容量）が隣接するサンプリングスイッチ間で変化し、これがＭ本の映像信号線で周波数特性の差となって現れる。映像信号線の周波数特性差は、前述したゴーストや縦スジの原因となって、表示画像の品質を低下させてしまうという問題を引き起こす。
特開平１１−１２５８０４号公報（第３頁、第５頁および第１図参照）

解決しようとする問題点は、サンプリングスイッチを横一例に配置できない高精細ディスプレイにおいて、Ｍ本に分割された映像信号線で周波数特性差が生じ、それが原因で表示画面にゴーストや縦スジが現れ、表示画像の品質を低下させてしまうことである。

本発明にかかる第１の画像表示装置は、画素がマトリックス状に配置されている画素部と、映像信号の入力線と、前記画素部の画素列ごとに設けられ、前記映像信号の入力線から伝送されてくる映像データを順次サンプリングする複数のサンプリングスイッチと、を有し、前記映像信号の入力線が、前記映像データを時分割して順次繰り返し伝送するＭ（Ｍ：２以上の自然数）本の映像信号線から構成され、Ｍ個の連続したサンプリングスイッチ群を１ユニットとしたときに、前記Ｍ本の映像信号線のそれぞれに対しサンプリングスイッチがユニットごとに１つずつ繰り返し接続され、前記映像信号線からサンプリングスイッチまでの配線自体の負荷の大きさが各ユニット内で１番目の大きさからＭ番目の大きさまで順次に変化し、前記映像信号線のそれぞれに対する前記配線自体の負荷が、隣接する２つのユニットのうち、一方のユニット側でＮ（Ｎ＝１〜Ｍ）番目に大きな負荷のときに、隣接する他のユニット側で（Ｍ−Ｎ＋１）番目に大きな負荷に設定されている。

好適に、前記映像信号線から各ユニット内のサンプリングスイッチまでの負荷が配線長に比例している。また、好適に、前記複数のサンプリングスイッチは、その配置の平面内でみると、各ユニット内で隣接するサンプリングスイッチとの段違い配置が列方向に階段状に繰り返され、当該段違い配置の向きが列方向の一方の向きと他方の向きとでユニットごとに交互に変化している。

本発明にかかる第２の画像表示装置は、画素がマトリックス状に配置されている画素部と、映像信号の入力線と、前記画素部の画素列ごとに設けられ、前記映像信号の入力線から伝送されてくる映像データを順次サンプリングする複数のサンプリングスイッチと、を有し、前記映像信号の入力線が、前記映像データを時分割して順次繰り返し伝送するＭ（Ｍ：２以上の自然数）本の映像信号線から構成され、Ｍ個の連続したサンプリングスイッチ群を１ユニットとしたときに、前記Ｍ本の映像信号線のそれぞれに対しサンプリングスイッチがユニットごとに１つずつ繰り返し接続され、前記複数のサンプリングスイッチは、その配置の平面内でみると、各ユニット内で、隣接するサンプリングスイッチとの段違い配置が列方向にＫ（≦Ｍ）段繰り返され、かつ、ＫがＭより小さい場合に、各ユニット内の前記Ｋ段の段違い配置が行方向で１回以上折り返され、隣接する２つのユニットのうち一方のユニット側で、前記Ｋ段の段違い配置内でＮ（Ｎ＝１〜Ｋ）番目の配置位置のサンプリングスイッチが対応する映像信号線に接続され、これと同一の映像信号線に対し、隣接する他のユニット側で（Ｋ−Ｎ＋１）番目の配置位置のサンプリングスイッチが接続されている。

本発明では、Ｍ本の映像信号線に時分割された映像信号が伝送されてくる。つまり、最初のＭ画素分の映像データが１番目からＭ番目の映像信号線に並列に送られ、続いて、つぎのＭ画素分の映像データが１番目からＭ番目の映像信号線に並列に送られ、この伝送動作が繰り返されて画素部の最初の画素ラインの映像データ伝送が行われる。同様にして、２番目の画素ライン、３番目の画素ライン、…と映像データの伝送が引き続き行われて、１表示画面の映像データ伝送が終了する。
この映像データ伝送によって、まず、最初のＭ画素分の映像データがＭ本の映像信号線に同時に供給されると、画像表示の始点から数えて第１番目のユニットのＭ個のサンプリングスイッチが一斉に駆動され、Ｍ画素分の映像データが対応するＭ本のデータ線に供給される。続いて、つぎのＭ画素分の映像データがＭ本の映像信号線に同時に供給されると、画像表示の始点から数えて第２番目のユニットのＭ個のサンプリングスイッチが一斉に駆動され、第２のＭ画素分の映像データが対応するＭ本のデータ線に供給される。この動作が、画素部の水平画素数をＭで割った回数だけ順次繰り返されて、１画素ラインの表示が完了する。また、この１画素ラインの表示動作は、つぎの画素ライン、さらに、そのつぎの画素ラインでも同様に繰り返されて、最終的に１画面の表示が完了する。

本発明にかかる第１の画像表示装置では、前記映像信号線から各ユニット内のサンプリングスイッチまでの配線自体の負荷が、隣接する２つのユニットで相補的に設定されている。ここで、「相補的に設定されている」とは、ある負荷の大きさと、この負荷と同じ映像信号線に接続される他の負荷の大きさとを加算した値が、ユニット内の負荷の平均値の２倍に最も近くなるように、上記２つの負荷の大きさが決められていることをいう。たとえば、ユニット内の上記配線の負荷の大きさを１〜９までの数字で表すことができると仮定すると、そのユニット内の負荷の平均値が５、その２倍の値が１０となる。このとき、大きさ１の負荷が選択されたときは、その負荷と同じ映像信号線に接続された隣の負荷の大きさが９に設定される。このように、隣り合う２つのユニットで負荷の大きさが１と９，２と８，３と７，４と６，５と５の組で設定される場合、このような設定を相補的という。
また、第２の画像表示装置では、Ｍ本の映像信号線のそれぞれについて、映像信号線から各ユニット内のサンプリングスイッチまでの単位配線長あたりの配線自体の負荷が、各ユニット内で映像信号線からサンプリングスイッチまでの配線長が長くなるほど小さく設定されている。
このため、第１の画像表示装置では、隣接する２つのユニットを対として、その対内で映像信号線からサンプリングスイッチまでの配線の負荷が、それぞれの映像信号線ごとにほぼ揃っている。また、第２の画像表示装置では、映像信号線からサンプリングスイッチまでの配線の負荷が、当該配線のすべてでほぼ揃っている。
したがって、上述したＭ個一斉で行うサンプリングスイッチ駆動のそれぞれにおいて、サンプリングスイッチに入力される映像信号の位相が揃い、結果として、正しくサンプリングされた映像データが対応するデータ線に供給される。

本発明によれば、Ｍ本の映像信号線のサンプリングスイッチの入力側の配線の負荷が平均化され、そのため、当該配線の負荷に起因してＭ本の映像信号線の周波数特性に差が生じることがなく、あっても問題ない程度に低減される。その結果、サンプリングスイッチに入力される映像信号の位相が揃い、映像データに対し正しいタイミングでサンプリングがされる。このため、映像信号に搬送された原画像を忠実に再現した画像が表示できる。
従来、隣接した画素に表示される同じような映像データが、正しくサンプリングされたり誤ったタイミングでサンプリングされたりすることによって、データ線上の映像データで、原映像データにない不要な誤差が生じ、列ごとに一定の表示上の差として現れ、これが視覚効果によって縦スジとなって見えていた。これに対し、本発明では、このようなデータ線上に供給された映像データに原映像データにない不要な誤差が生じないため、とくに縦スジが有効に防止される。
また、従来、Ｍ本の映像信号線の周波数特性に差があると、サンプリングスイッチの入力側で映像信号自体がなまった波形となってしまい、これがゴーストや映像のにじみとして見えていた。これに対し、本発明では、映像信号線の負荷の違いによる、このような映像信号自体の波形がなまることがないため、ゴーストや映像のにじみが有効に防止される。
以上より、本発明によって、縦スジ、ゴーストおよび映像のにじみがなく高画質な画像を表示できる画像表示装置を提供することが可能となる。

以下、本発明の画像表示装置の実施の形態を、水平Ｍ（Ｍ：２以上の自然数）相駆動の液晶表示パネルを例として図面を参照しつつ説明する。

［第１の実施の形態］
図１は、液晶表示パネルの構成例を示す回路図である。図２（Ｅ）は、映像信号を供給する部分の詳細な回路図である。また、図３（Ａ）〜図３（Ｋ）に、各種クロックまたはパルスのタイミングチャートを示す。なお、図３（Ｉ）〜（Ｋ）と同様な４ユニット分のドライブパルス波形を図２（Ａ）〜（Ｄ）にも示す。
図１は、簡略化のために、４行×４ユニット分の画素配列を例に示している。ここで、「ユニット」とは、Ｍ相駆動方式において、一度に映像信号が供給される各行内の連続したＭ個の画素と、それらに対応したＭ個のサンプリングスイッチの集合をいう。たとえば６相駆動の液晶表示パネルの場合はＭ＝６、１２相駆動の液晶表示パネルの場合はＭ＝１２、２４相駆動の液晶表示パネルの場合はＭ＝２４となる。

図１に示す液晶表示パネル１において、行列状に配置された４行×４ユニット分の画素１１の各々は、薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴのソースとドレインの一方に、画素電極が接続された液晶セルＬＣと、当該ソースまたはドレインに一方の電極が接続された保持容量Ｃsとから構成されている。これら画素１１の各々に対して、信号ライン（データ線）１２-1〜１２-4が列ごとにその画素配列方向に沿って配線され、ゲート線１３-1〜１３-4が行ごとにその画素配列方向に沿って配線されている。

画素１１の各々において、薄膜トランジスタＴＦＴのソース（または、ドレイン）は、対応するデータ線１２-1〜１２-4に各々接続されている。薄膜トランジスタＴＦＴのゲートは、ゲート線１３-1〜１３-4に各々接続されている。液晶セルＬＣの対向電極および保持容量Ｃsの他方の電極は、各画素間で共通にＣsライン１４に接続されている。このＣsライン１４に、所定の直流電圧がコモン電圧Ｖｃｏｍとして与えられる。

以上により、画素１１が行列状に配置され、これら画素１１に対してデータ線１２-1〜１２-4が列ごとに配線され、かつゲート線１３-1〜１３-4が行ごとに配線されてなる画素部２が構成されている。画素部２において、ゲート線１３-1〜１３-4の各一端は、垂直駆動回路３の各行の出力端に接続されている。

垂直駆動回路３は、１画面の表示期間ごとに垂直方向（列方向）に走査してゲート線１３-1〜１３-4に接続された各画素１１を行単位で順次選択する。すなわち、垂直駆動回路３からゲート線１３-1に対して垂直走査パルスＶｇ１が与えられたときには１行目の各列の画素が選択され、ゲート線１３-2に対して垂直走査パルスＶｇ２が与えられたときには２行目の各列の画素が選択される。以下同様にして、ゲート線１３-3，１３-4に対して垂直走査パルスＶｇ３，Ｖｇ４が順に与えられる。

画素部２の列方向の一方に、水平駆動回路４が配置されている。また、垂直駆動回路３や水平駆動回路４に対して各種のクロック信号を与えるクロック生成部（タイミングジェネレータ）６が設けられている。
なお、図１に示す水平駆動回路４の構成と動作、その動作に必要なクロック生成部６から生成される各種クロック信号（図３参照）は一例であり、図２（Ａ）〜図２（Ｄ）に示す短い時間幅の水平サンプリングパルス（以下、データサンプリングパルス）ＤＰ１〜ＤＰ４を生成するものであれば、それらの構成に限定はない。なお、以下の説明では、便宜上、各データサンプリングパルスＤＰ１〜ＤＰ４の時間幅Ｔ１〜Ｔ４は同じであり、それらの位相ズレがないように、水平駆動回路４は理想的に動作するものと仮定する。

クロック生成部６により、垂直走査の開始を指令する垂直スタートパルスＶＳＴ、垂直走査の基準となる互いに逆相の垂直クロックＶＣＫ，ＶＣＫＸが生成される。また、クロック生成部６により、図３（Ａ）〜（Ｃ）に示す、水平走査の開始を指令する水平スタートパルスＨＳＴ、水平走査の基準となる互いに逆相の水平クロックＨＣＫ，ＨＣＫＸが生成される。
クロック生成部６により、さらに、図３（Ｄ）および図３（Ｅ）に示すように、水平クロックＨＣＫ，ＨＣＫＸに対して周期が同じで、かつデューティ比が小さい互いに逆相のドライブクロックＤＣＫ１，ＤＣＫ２が生成される。ここで、デューティ比とは、パルス波形において、パルス幅とパルス繰り返し周期との比である。

水平駆動回路４は、入力される映像信号ｖｉｄｅｏを１Ｈ（Ｈは水平走査期間）内でユニットごとに順次サンプリングし、垂直駆動回路３によって選択された画素行内でＭ個の単位で画素１１にデータを書き込むためのものであり、本例ではクロックドライブ方式を採用し、シフトレジスタ２１、クロック抜き取りスイッチ群２２およびサンプリングスイッチ群２３を有する構成となっている。

シフトレジスタ２１は、画素部２の各ユニット（本例では、４ユニット）に対応した４つの単位シフトレジスタ（Ｓ／Ｒ）２１-1〜２１-4からなり、水平スタートパルスＨＳＴが与えられると、互いに逆相の水平クロックＨＣＫ，ＨＣＫＸに同期してシフト動作を行う。これにより、図３（Ｆ）〜（Ｈ）に示すように、シフトレジスタ２１の各単位シフトレジスタ２１-1〜２１-4からは、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つクロックパルスＣＰ１〜ＣＰ４（図３ではＣＰ１〜ＣＰ３まで表示）が順次出力される。

図１に示すように、クロック抜き取りスイッチ群２２は、画素部２の各ユニットに対応した４個のスイッチ２２-1〜２２-4からなり、これらスイッチ２２-1〜２２-4の各一端が、クロック生成部６からドライブクロックＤＣＫ２，ＤＣＫ１を伝送するクロックライン２４-1，２４-2に交互に接続されている。すなわち、スイッチ２２-1，２２-3の各一端がクロックライン２４-1に、スイッチ２２-2，２２-4の各一端がクロックライン２４-2にそれぞれ接続されている。

クロック抜き取りスイッチ群２２の各スイッチ２２-1〜２２-4に、シフトレジスタ２１の各単位シフトレジスタ２１-1〜２１-4から順次出力されるクロックパルスＣＰ１〜ＣＰ４が与えられる。すると、クロック抜き取りスイッチ群２２の各スイッチ２２-1〜２２-4は、入力されるクロックパルスＣＰ１〜ＣＰ４に応答して順にオン状態となり、互いに逆相のドライブクロックＤＣＫ２，ＤＣＫ１からパルスを交互に抜き取る。この抜き取られたパルスがドライブパルスとなる。

図２（Ｅ）に示すように、映像信号Ｖｉｄｅｏの供給線２５は、Ｍ本の配線からなり、それらの一端に映像信号駆動回路としてのサンプル・ホールド回路（Ｓ／Ｈ）２６が接続されている。
映像信号ＶｉｄｅｏのＭ本の供給線２５は、ユニット（Ｍドット）ごとに同じ関係で、画素部２のデータ線に接続されている。このデータ線と映像信号Ｖｉｄｅｏの供給線２５との結線途中に、サンプリングスイッチ群２３を構成し、画素部２の画素列に対応した４×Ｍ個の水平サンプリングスイッチＨＳＷが接続されている。各水平サンプリングスイッチＨＳＷの制御端子に、クロック抜き取りスイッチ群２２の各スイッチ２２-1〜２２-4によって抜き取られたドライブパルスが与えられる。ここで、奇数ユニットのデータサンプリングパルスをＤＰｏｄｄまたはＤＰ１，ＤＰ３，…と表記し、偶数ユニットのデータサンプリングパルスをＤＰｅｖｅｎまたはＤＰ２，ＤＰ４，…と表記する。

図２（Ｅ）に示すように、各ドライブパルスがユニットごとにＭ個の水平サンプリングスイッチＨＳＷに一括して印加される配線構造となっている。このため、サンプル・ホールド回路２６により映像信号ＶｉｄｅｏをＭ本の映像信号線２５に振り分けることによって得られたＭ個の映像データＳｉｇ１〜ＳｉｇＭが一括してサンプリングされ、画素部２の対応するユニット（Ｍドット）に同時に供給される。

上記構成の本実施の形態に係る水平駆動回路４では、シフトレジスタ２１から順次出力されるクロックパルスＣＰ１〜ＣＰ４をサンプリングパルスとして用いるのではなく、クロックパルスＣＰ１〜ＣＰ４の制御によって互いに逆相でデューティ比が小さいドライブクロックＤＣＫ２，ＤＣＫ１からパルスを交互に抜き取り、抜き取ったドライブクロックのパルス（ドライブパルス）ＤＰ１〜ＤＰ４を水平データのサンプリングパルスとして用いる。これにより、サンプリングパルス同士の重なりを防止し、また、必要なゴーストマージンを確保している。

図４に、本実施の形態で大きな特徴の一つである、水平サンプリングスイッチＨＳＷの配置と映像信号線への接続関係を示す。この図では、１ユニットごとにＭ個設けられた水平サンプリングスイッチを、２ユニット分示す。ここで、各ユニットにおいて、画像表示の始点に近い側（図の左側）から順にサンプリングスイッチの符号を、ＨＳＷ１，ＨＳＷ２，ＨＳＷ３，…，ＨＳＷＭと記述する。サンプリングスイッチＨＳＷ１〜ＨＳＷＭは、画素部全体に対し、水平解像度をＭで割ったユニット数だけ、図４に示す配置関係を繰り返すことにより形成されている。

図５に、各サンプリングスイッチＨＳＷｉ（ｉ＝１〜Ｍ）の構成を示す。
サンプリングスイッチＨＳＷｉは、たとえば、ＮＭＯＳトランジスタ３１とＰＭＯＳトランジスタ３２とのソース同士、ドレイン同士を相互に接続したＣＭＯＳトランスファゲートから構成される。ＮＭＯＳトランジスタ３１が水平ドサンプリングパルスＤＰにより制御され、ＰＭＯＳトランジスタが、その反転信号により制御される。

図４に示すように、各ユニットの１番目のサンプリングスイッチＨＳＷ１は、第１の映像信号線２５-1に接続され、２番目のサンプリングスイッチＨＳＷ２は、第２の映像信号線２５-2に接続され、３番目のサンプリングスイッチＨＳＷ３は、第３の映像信号線２５-3に接続されている。同様な関係が繰り返され、最後のＭ番目のサンプリングスイッチＨＳＷＭは、第Ｍの映像信号線２５-Mに接続されている。

サンプリングスイッチＨＳＷ１〜ＨＳＷＭは、各ユニット内で隣接するサンプリングスイッチと段違いに配置され、その段違い配置が縦方向（画素の列方向）に階段状に繰り返されている。そして、この段違い配置の向きが縦方向の一方の向きと他方の向きとで、ユニットごとに交互に変化している。
このことをより詳細に説明すると、ユニット１では、サンプリングスイッチＨＳＷ１，ＨＳＷ２，ＨＳＷ３，…，ＨＳＷＭの順で映像信号線側から画素側に向かって段違いとなっているが、隣のユニット２では、逆に、サンプリングスイッチＨＳＷ１，ＨＳＷ２，ＨＳＷ３，…，ＨＳＷＭの順で画素側から映像信号線側に向かって段違いとなっている。この段違い配置の向きは、図示を省略しているユニット３はユニット１と同じであり、ユニット４はユニット２と同じである。このため、全体でサンプリングスイッチが配置平面でみると周期的に、すなわち三角波状に配置されている。

このような配置形状の各サンプリングスイッチＨＳＷ１〜ＨＳＷＭは、本例の場合、接続対象の映像信号線に最短距離（直線）で配線されている。このサンプリングスイッチと映像信号線とを接続する配線を、以下、「映像引き込み配線」と記述する。ここで、サンプリングスイッチＨＳＷ１，ＨＳＷ２，ＨＳＷ３，…，ＨＳＷＭの映像引き込み配線の配線長をそれぞれＬ１，Ｌ２，Ｌ３，…，ＬＭと定義する。なお、以下、単に「配線長」または「配線の長さ」というとき、この映像引き込み配線の長さをいう。
各配線長Ｌ１〜ＬＭは、サンプリングスイッチの段違い配置のピッチｈで変化し、かつ、隣接する２つのユニット（ユニット１と２、ユニット３と４、…）で相補的に設定されている。ここで、「相補的に設定されている」とは、ある配線の長さと、この配線と同じ映像信号線に接続される他の配線の長さとを加算した値が、ユニット内の配線長の平均値の２倍に最も近くなるように、上記２つの配線の長さが決められていることをいう。本例では、配線長が各ユニット内で１番目からＭ番目まで順次に変化し、映像信号線のそれぞれに対する配線長が、隣接する２つのユニットのうち、一方のユニット側でＮ（Ｎ＝１〜Ｍ）番目に長い配線のときに、隣接する他のユニット側で（Ｍ−Ｎ＋１）番目に長い配線に設定されている。
ここで図４に示す例で、Ｍ＝４であるとする。このとき映像信号線２５-1に対する関係では、ユニット１側の配線長Ｌ１が最小配線長、すなわち（Ｎ＝４）番目に長い配線長であり、このときユニット２側の配線長Ｌ４は（Ｍ−Ｎ＋１＝４−４＋１＝１）番目に長い最大配線長であるため、この２つの配線長Ｌ１とＬ４は相補関係にあるといえる。同様に、映像信号線２５-2に対する関係では、ユニット１側の配線長Ｌ２が（Ｎ＝３）番目に長い配線長であり、ユニット２側の配線長Ｌ３が（Ｍ−Ｎ＋１＝４−３＋１＝２）番目に長い配線長であるため、この２つの配線長Ｌ２とＬ３は相補関係にある。同様にして、残りの映像信号線２５-3と２５-4に対する関係においても、配線長の相補関係が維持されている。

このようなサンプリングスイッチＨＳＷ１〜ＨＳＷＭの配置と、映像引き込み配線の配線長Ｌ１〜ＬＭの相補的な設定とを行うのは、Ｍ本の映像信号線２５-1〜２５-Mそれぞれにユニット数だけぶら下がる映像引き込み配線の負荷の違いを、隣接するユニット間で相殺させるためである。

この映像引き込み線自体の負荷は、容量成分と抵抗成分の合成インピーダンスにより決まるが、一般に、抵抗成分は配線の材料、膜厚等を最適化すれば十分小さくできる。本発明では抵抗成分も考慮することを排除するものではないが、以下、容量成分で負荷を代表させ、ユニット内の負荷容量を求める。
ｘ番目（ｘ＝１，２，３，…，Ｍ）の映像信号線２５-xから分岐された映像引き込み配線の各ユニット内での容量値をＣａ（ｘ）とする。また、ｘ番目の映像信号線２５-xが、ユニットごとに、他の映像信号線と絶縁膜を介して交差することとなる配線間結合容量、および、他の映像信号線から分岐された映像引き込み配線と絶縁膜を介して交差することによる配線間結合容量の合計の配線間結合容量をＣｂ（ｘ）とする。さらに、サンプリングスイッチＨＳＷ１〜ＨＳＷＭの１つあたりのＨＳＷの容量をＣｃとする。
このとき、ｘ番目の映像信号線２５-xに付加された各ユニット内の負荷容量Ｃ（video(x)）は、次式（１）により表される。

Ｃ（video(x)）＝Ｃａ（ｘ）＋Ｃｂ（ｘ）＋Ｃｃ …（１）

ここで、映像引き込み配線の容量値Ｃａ（ｘ）は、奇数ユニットでは次式（２）により、偶数ユニットでは次式（３）により表される。また、配線間結合容量Ｃｂ（ｘ）は次式（４）で表され、サンプリングスイッチの寄生容量Ｃｃは次式（５）で表され、これらの容量Ｃｂ（ｘ）とＣｃはそれぞれ一定となる。ここで「ｈ」はサンプリングスイッチの段違い配置のピッチであり、「ａ」は映像引き込み配線の単位（上記ピッチｈ）あたりの容量値であり、「ｂ」は映像信号線と映像引き込み線の線幅を同じとしたときに１つの交差部分で生じる単位結合容量値、「ｃ」は１ユニット内のサンプリングスイッチの総寄生容量をＭで割った値であり、「ｈ」，「ａ」，「ｂ」，「ｃ」は何れも一定の値を有する。

Ｃａ（ｘ）＝ａ・（ｘ−１）・ｈ …（２）
Ｃａ（ｘ）＝ａ・（Ｍ−ｘ）・ｈ …（３）
Ｃｂ（ｘ）＝（Ｍ−１）・ｂ …（４）
Ｃｃ＝ｃ …（５）

これらの式を用いて、映像信号線に付加された負荷容量の比較を行う。本来なら、すべてのユニットでの負荷容量で比較を行うべきであるが、全ユニットはユニット１とユニット２の繰り返しであるため、全負荷容量は、ユニット１とユニット２の負荷容量差の合計値の倍数で変化する。したがって、ここでは、この２つのユニットの平均負荷容量での比較を行う。
代表して、１番目の映像信号線２５-1とＭ番目の映像信号線２５-Mで負荷容量の平均値を計算すると、次式（６）と（７）のようになり、その差が生じない。

Ｃ（video(1)）＝{０＋（Ｍ−１）ｂ＋ｃ＋ａ（Ｍ−１）ｈ＋（Ｍ−１）ｂ＋ｃ}／２
＝ａ（Ｍ−１）ｈ／２＋（Ｍ−１）ｂ＋ｃ …（６）
Ｃ（video(M)）＝{ａ（Ｍ−１）ｈ＋（Ｍ−１）ｂ＋ｃ＋０＋（Ｍ−１）ｂ＋ｃ｝／２
＝ａ（Ｍ−１）ｈ／２＋（Ｍ−１）ｂ＋ｃ …（７）

他の映像信号線で同様に計算を行うとわかるが、どの映像信号線の組み合わせでも、その負荷容量の平均値は同じとなる。つまり、隣接するユニット間で、映像引き込み配線の容量差がキャンセルされることになる。

つぎに、比較例で同様な計算を行い、その計算結果と上記式（６）と（７）の結果とを比較することによって、図４に示す配置の効果を、より一層明らかにする。

＜比較例＞
図６に、比較例におけるサンプリングスイッチＨＳＷの配置と映像信号線への接続関係を示す。
図６に示す比較例では、ユニット１のサンプリングスイッチの段違い配置の向きが図４に示す本発明の実施の形態と異なる。つまり、図４ではサンプリングスイッチＨＳＷ１〜ＨＳＷＭが映像信号線から画素側に向かって順次段違い配置になっていたのに対し、この図６の比較例では、この段違い配置の向きがユニット２と同じとなっており、サンプリングスイッチＨＳＷ１〜ＨＳＷＭが画素側から映像信号線に向かって順次段違い配置されている。この段違い配置の向きは、次のユニット３やユニット４を含むすべてのユニットで同じになっている。

このような配置では、前述した式（３）が成り立たず、式（２）がすべてのユニットに適用される。
このため、１番目の映像信号線２５-1で負荷容量の平均値Ｃ（video(1)）とＭ番目の映像信号線２５-Mで負荷容量の平均値Ｃ（video(M)）を求めると次式（８）と（９）のように表される。

Ｃ（video(1)）＝{０＋（Ｍ−１）ｂ＋ｃ＋０＋（Ｍ−１）ｂ＋ｃ}／２
＝（Ｍ−１）ｂ＋ｃ …（８）
Ｃ（video(M)）＝{ａ（Ｍ−１）ｈ＋（Ｍ−１）ｂ＋ｃ
＋ａ（Ｍ−１）ｈ＋（Ｍ−１）ｂ＋ｃ｝／２
＝ａ（Ｍ−１）ｈ＋（Ｍ−１）ｂ＋ｃ …（９）

したがって、その差をとると｛ａ（Ｍ−１）ｈ｝となり、映像引き込み配線自体の容量の項が残る。つまり、映像引き込み配線の容量差はキャンセルされない。

この比較例との比較で明らかになったことは、本実施の形態では、映像引き込み配線自体の負荷（ここでは容量）が隣接ユニット間でキャンセルされ、映像信号線２５-1〜２５-Mの負荷容量が有効に平均化されることである。そのため、映像信号線の周波数特性の差がなくなり、または、大幅に低減される。その結果、サンプリングスイッチに入力される映像信号の位相が揃い、映像データに対し正しいタイミングでサンプリングがされる。このため、映像信号に搬送された原画像を忠実に再現した画像が表示できる。
従来、隣接した画素に表示される同じような映像データが、正しくサンプリングされたり誤ったタイミングでサンプリングされたりすることによって、データ線上の映像データで、原映像データにない不要な誤差が生じ、列ごとに一定の表示上の差として現れ、これが視覚効果によって縦スジとなって見えていた。これに対し、本発明では、このようなデータ線上に供給された映像データに原映像データにない不要な誤差が生じないため、とくに縦スジが有効に防止される。
また、従来、Ｍ本の映像信号線の周波数特性に差があると、サンプリングスイッチの入力側で映像信号自体がなまった波形となってしまい、これがゴーストや映像のにじみとして見えていた。これに対し、本発明では、映像信号線の負荷の違いによる、このような映像信号自体の波形がなまることがないため、ゴーストや映像のにじみが有効に防止される。
この効果は、サンプリングスイッチの配置と配線の設計を変更するだけで容易に得られ、サンプリングスイッチの配置面積が増加しないため、コストの増大をともないない。

なお、図４の場合、ユニットの境界を挟んでサンプリングスイッチＨＳＷＭとＨＳＷ１が横並びになるが、たとえばＭ＝１２，２４，…とＭが大きな場合は、この程度の割合でサンプリングスイッチを横並びにする余裕は十分にとることが可能である。

なお、サンプリングスイッチの配置は図４に限定されない。図４では、各ユニット内で段違い配置の向きは、映像信号線側から画素側へ、または、逆に画素側から映像信号線側への１つの向きしかとれない。ところが、本発明では、段違い配置の向きをユニット内で何回か折り返すような配置も可能である。

図７に、最も折り返し回数が多い２段配置の場合を示す。
この図のように、ユニット境界部でサンプリングスイッチを横並びにすれば、各映像信号線に接続されるサンプリングスイッチをユニットごとに上段配置のものと下段配置のもので交互に入れ替えることができる。この配置例は、とくに列方向のサンプリングスイッチの配置スペースに余裕がないときに配線負荷を平均化したい場合に適している。図７が２段配置と配置段数が最も少ない場合、図４がＭ段配置と最も配置段数が多い場合であり、本発明では、その中間の任意の段数をとることもできる。
なお、ユニット境界でサンプリングスイッチを横並びになるのは、Ｍが偶数の場合のみであり、このことは必須の要件ではない。Ｍが奇数の場合はユニット境界でサンプリングスイッチを横並びにする必要がない。
以上のように、本発明で取りうるサンプリングスイッチの配置の態様は種々あり、いずれの場合も、配線負荷が平均化されて映像信号線の周波数特性差が低減または除去され、その結果、縦スジ、ゴーストおよび映像のにじみが有効に防止されるという利点が得られる。

［第２の実施の形態］
図８に、水平サンプリングスイッチＨＳＷの映像信号線への接続部を示す。
この液晶表示装置では、サンプリングスイッチの配置を変えないで、映像引き込み線の単位長さ当たりの配線負荷を変えることにより、配線負荷を揃えるものである。つまり、サンプリングスイッチＨＳＷ１までの距離Ｌ１が最も遠い第１の映像信号線２５-1に接続される映像引き込み配線２７-1は、その単位長さ当たりの配線負荷を最も小さくし、逆に、サンプリングスイッチＨＳＷＭまでの距離ＬＭが最も近い第Ｍの映像信号線２５-Mに接続される映像引き込み配線２７-Mは、その単位長さ当たりの配線負荷を最も大きくする。そして、その中間の映像引き込み配線は、その単位長さ当たりの配線負荷を配線長に応じて順次変化させる。これにより、映像引き込み線の配線負荷をＭ本の映像信号線２５-1〜２５-Mで揃えることができる。その結果、配線負荷が平均化されて映像信号線の周波数特性差が低減または除去され、その結果、縦スジ、ゴーストおよび映像のにじみが有効に防止されるという利点が得られる。
なお、単位長さ当たりの配線負荷の変化は、図８では、便宜上、配線の太さの変化で実現されているように描いているが、これに限定するものではない。抵抗成分が比較的な大きな場合や駆動クロック周波数が比較的低い場合はこれでもよいが、高い動作クロックの場合は、配線が太いほうが、負荷容量が大きくなるので、逆に、順次配線を細くすることが望ましい場合もある。また、配線の太さに限らず、材料や厚さを変えてもよい。なお、配線の太さを変える場合、前述した式（４）に示す単位結合容量値「ｂ」が太さに応じて若干変化することに注意を要する。

本発明は、固定画素を有する直視型の画像表示装置、ならびに、リアまたはフロントに画像を投射する投射型の画像表示装置、および、その画像表示装置に内蔵される画像表示パネルの駆動装置（たとえば、駆動ＩＣなど）に広く用途に適用できる。

実施の形態にかかる液晶表示パネルの構成例を示す回路図実施の形態にかかる液晶表示パネルの映像信号を供給する部分の詳細な図、および、その部分に供給されるパルスの波形図実施の形態にかかる液晶表示パネルの動作時の各種クロックまたはパルスのタイミングチャート第１の実施の形態にかかる液晶表示パネルで、水平サンプリングスイッチの配置と映像信号線への接続関係を示す図サンプリングスイッチの記号と回路の対応図比較例におけるサンプリングスイッチの配置と映像信号線への接続関係を示す図第１の実施の形態の変形例として最も折り返し回数が多い２段配置の場合を示す図第２の実施の形態にかかる液晶表示パネルで、水平サンプリングスイッチの映像信号線への接続部を示す図

符号の説明

１…画像表示パネル（液晶表示装置）、２…画素部、３…垂直駆動回路、４…水平駆動回路、６…クロック生成部、１１…画素、１２-1等…データ線、１３-1等…ゲート線、２１…シフトレジスタ部、２２…パルス抜き取りスイッチ群、２３…サンプリングスイッチ群、２５…映像信号の入力線、２５-1〜２５-M…映像信号線、２６…映像信号駆動回路、２７-1〜２７-M…映像引き込み配線、３１…ＮＭＯＳトランジスタ、３２…ＰＭＯＳトランジスタ、ＴＦＴ…薄膜トランジスタ、Ｃｓ…保持容量、ＨＳＷ１〜ＨＳＷＭ…（水平データ）サンプリングスイッチ、ＨＣＫ等…水平クロック、ＤＣＫ１等…ドライブクロック、ＤＰ等…ドライブパルス、Ｖｉｄｅｏ…映像信号

Claims

画素がマトリックス状に配置されている画素部と、
映像信号の入力線と、
前記画素部の画素列ごとに設けられ、前記映像信号の入力線から伝送されてくる映像データを順次サンプリングする複数のサンプリングスイッチと、
を有し、
前記映像信号の入力線が、前記映像データを時分割して順次繰り返し伝送するＭ（Ｍ：２以上の自然数）本の映像信号線から構成され、Ｍ個の連続したサンプリングスイッチ群を１ユニットとしたときに、前記Ｍ本の映像信号線のそれぞれに対しサンプリングスイッチがユニットごとに１つずつ繰り返し接続され、
前記映像信号線からサンプリングスイッチまでの配線自体の負荷の大きさが各ユニット内で１番目の大きさからＭ番目の大きさまで順次に変化し、前記映像信号線のそれぞれに対する前記配線自体の負荷が、隣接する２つのユニットのうち、一方のユニット側でＮ（Ｎ＝１〜Ｍ）番目に大きな負荷のときに、隣接する他のユニット側で（Ｍ−Ｎ＋１）番目に大きな負荷に設定されている
画像表示装置。
前記映像信号線から各ユニット内のサンプリングスイッチまでの負荷が配線長に比例している
請求項１に記載の画像表示装置。
前記複数のサンプリングスイッチは、その配置の平面内でみると、各ユニット内で隣接するサンプリングスイッチとの段違い配置が列方向に階段状に繰り返され、当該段違い配置の向きが列方向の一方の向きと他方の向きとでユニットごとに交互に変化している
請求項２に記載の画像表示装置。
画素がマトリックス状に配置されている画素部と、
映像信号の入力線と、
前記画素部の画素列ごとに設けられ、前記映像信号の入力線から伝送されてくる映像データを順次サンプリングする複数のサンプリングスイッチと、
を有し、
前記映像信号の入力線が、前記映像データを時分割して順次繰り返し伝送するＭ（Ｍ：２以上の自然数）本の映像信号線から構成され、Ｍ個の連続したサンプリングスイッチ群を１ユニットとしたときに、前記Ｍ本の映像信号線のそれぞれに対しサンプリングスイッチがユニットごとに１つずつ繰り返し接続され、
前記複数のサンプリングスイッチは、その配置の平面内でみると、各ユニット内で、隣接するサンプリングスイッチとの段違い配置が列方向にＫ（≦Ｍ）段繰り返され、かつ、ＫがＭより小さい場合に、各ユニット内の前記Ｋ段の段違い配置が行方向で１回以上折り返され、
隣接する２つのユニットのうち一方のユニット側で、前記Ｋ段の段違い配置内でＮ（Ｎ＝１〜Ｋ）番目の配置位置のサンプリングスイッチが対応する映像信号線に接続され、これと同一の映像信号線に対し、隣接する他のユニット側で（Ｋ−Ｎ＋１）番目の配置位置のサンプリングスイッチが接続されている
画像表示装置。