KR20160026161A - 디스플레이 구동 장치의 전류 구동 회로 - Google Patents

디스플레이 구동 장치의 전류 구동 회로 Download PDF

Info

Publication number
KR20160026161A
KR20160026161A KR1020140114147A KR20140114147A KR20160026161A KR 20160026161 A KR20160026161 A KR 20160026161A KR 1020140114147 A KR1020140114147 A KR 1020140114147A KR 20140114147 A KR20140114147 A KR 20140114147A KR 20160026161 A KR20160026161 A KR 20160026161A
Authority
KR
South Korea
Prior art keywords
current
driving
circuit
input
correction
Prior art date
Application number
KR1020140114147A
Other languages
English (en)
Other versions
KR102187864B1 (ko
Inventor
김영복
이해원
나준호
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020140114147A priority Critical patent/KR102187864B1/ko
Publication of KR20160026161A publication Critical patent/KR20160026161A/ko
Application granted granted Critical
Publication of KR102187864B1 publication Critical patent/KR102187864B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

본 발명은 디스플레이 구동 장치의 전류 구동 회로를 개시한다. 이러한 디스플레이 구동 장치의 전류 구동 회로는 입력 전류에 대응하는 기준 전류의 검출값을 구하고, 상기 기준 전류의 설계값과 상기 검출값의 차를 보상하기 위하여 설정된 부하를 상기 입력 전류에 적용하여 생성한 구동 전류를 제공하는 전류 보정부; 및 상기 전류 보정부로부터 제공되는 상기 구동 전류에 대응하여 적어도 하나 이상의 증폭기에 구동 전압을 제공하는 바이어스부;를 포함한다.

Description

디스플레이 구동 장치의 전류 구동 회로{CURRENT DRIVING CIRCUIT OF DISPLAY DRIVING APPARATUS}
본 발명은 디스플레이 구동 장치에 관한 것으로, 더 상세하게는 디스플레이 구동 장치의 전류 구동 회로에 관한 것이다.
일반적으로 디스플레이 구동 장치는 디스플레이 패널을 구동하기 위한 것이며, 디스플레이 패널은 액정 디스플레이 패널(LCD PANNEL)), 발광 다이오드 디스플레이 패널(LED PANNEL), 유기 발광 다이오드 디스플레이 패널( OLED PANNEL) 등 다양한 종류가 구성될 수 있다.
상기 디스플레이 구동 장치는 소스 드라이버, 게이트 드라이버 및 타이밍 컨트롤러 등을 포함할 수 있으며, 소스 드라이버, 게이트 드라이버 및 타이밍 컨트롤러는 내부적으로 다양한 증폭기들을 구비할 수 있다. 일례로, 소스 드라이버는 디스플레이 패널에 소스 구동 신호를 출력하기 위한 출력 버퍼에 구성되는 출력 증폭기, 화상을 구현하기 위한 감마 전압을 제공하기 위한 감마 증폭기 또는 내부 신호 처리 프로세스에 이용되는 기타 증폭기 등을 포함할 수 있다.
이러한 각종 증폭기들은 바이어스 회로로부터 구동전압을 공급받아 구동된다.
바이어스 회로는 내부 또는 외부의 전류 소스의 입력 전류에 대응하는 구동 전류를 이용하여 각종 증폭기를 구동할 수 있다.
그런데, 전류 소스에서 제공되는 입력 전류는 일반적으로 트랜지스터를 포함하는 능동 소자들과 저항이나 캐패시터 등을 포함하는 수동 소자들을 이용하여 생성될 수 있다.
대개의 경우 디스플레이 구동 장치는 반도체 패키지로 제작될 수 있으며, 반도체 패키지 내부의 소자들은 공정 환경에 따라 변화된 특성을 가질 수 있다. 그러므로, 디스플레이 구동 장치의 내부에서 제공되는 입력 전류는 상기한 공정 환경에 의하여 설계된 값과 다른 값으로 제공될 수 있다. 즉, 디스플레이 구동 장치의 전류 특성이 변화될 수 있다.
상기와 같이 디스플레이 구동 장치의 전류 특성이 변화되면, 디스플레이 구동 장치는 정상적으로 동작하기 어려울 수 있다.
또한, 별도의 반도체 패키지로 제조되는 서로 다른 디스플레이 구동 장치 간에 칩 간 특성 차이가 발생할 수 있고 결국에는 디스플레이 패널에 표시되는 화상이 열화되는 등의 문제를 일으킬 수 있다.
본 발명은 디스플레이 구동 장치의 전류 값이 설계 값과 다른 특성을 갖는 것을 보상할 수 있도록 한 디스플레이 구동 장치의 전류 구동 회로를 제공하는데 그 목적이 있다.
또한, 본 발명은 동일한 디스플레이 패널에 적용되는 디스플레이 구동 장치 간의 전류 특성을 균일화함으로써 안정적으로 디스플레이 패널을 구동할 수 있는 디스플레이 구동 장치의 전류 구동 회로를 제공하는데 그 목적이 있다.
또한, 본 발명은 저전압 영역의 기준 전류와 고전압 영역의 기준 전류를 동시에 비교함으로써 저전압 영역에서 고전압 영역으로 바이어스 변환 시 발생할 수 있는 전류 오차를 확인할 수 있는 디스플레이 구동 장치의 전류 구동 회로를 제공하는데 그 목적이 있다.
본 발명에 의한 디스플레이 구동 장치의 전류 구동 회로는, 입력 전류에 대응하는 기준 전류의 검출값을 구하고, 상기 기준 전류의 설계값과 상기 검출값의 차를 보상하기 위하여 설정된 부하를 상기 입력 전류에 적용하여 생성한 구동 전류를 제공하는 전류 보정부; 및 상기 전류 보정부로부터 제공되는 상기 구동 전류에 대응하여 적어도 하나 이상의 증폭기에 구동 전압을 제공하는 바이어스부;를 포함한다.
본 발명에 의한 디스플레이 구동 장치의 전류 구동 회로는, 저전압 영역의 제1 입력 전류를 수신하고, 상기 제1 입력 전류에 대응되는 제1 기준 전류를 검출하며, 상기 제1 기준 전류의 설계값과 검출값의 차를 보상하기 위하여 설정된 제1 부하를 상기 제1 입력 전류에 적용시켜서 상기 저전압 영역의 바이어스를 위한 제1 구동 전류를 제공하는 제1 전류 보정부; 상기 제1 구동 전류를 수신하며, 상기 제1 구동 전류를 이용하여 고전압 영역의 제2 입력 전류로 변환하고, 상기 제2 입력 전류에 대응되는 제2 기준 전류를 검출하며, 상기 제2 기준 전류의 설계값과 검출값의 차를 보상하기 위하여 설정된 제2 부하를 상기 제2 입력 전류에 적용시켜서 상기 고전압 영역의 바이어스를 위한 제2 구동 전류를 제공하는 제2 전류 보정부; 및 상기 제2 전류 보정부로부터 제공되는 상기 제2 구동 전류에 대응하여 적어도 하나 이상의 증폭기에 구동 전압을 제공하는 바이어스부;를 포함한다.
본 발명에 의한 디스플레이 구동 장치의 전류 구동 회로는, 저전압 영역의 제1 입력 전류를 수신하고, 상기 제1 입력 전류에 대응하는 제1 기준 전류를 검출하여 제어부로 제공하며, 제1 보정 신호에 따라 제1 부하를 설정하고, 상기 제1 부하를 상기 제1 입력 전류에 적용시켜서 상기 저전압 영역의 바이어스를 위한 제1 구동 전류를 제공하는 제1 전류 보정부; 상기 제1 전류 보정부로부터 상기 제1 구동 전류를 수신하고, 상기 제1 구동 전류를 고전압 영역의 제2 입력 전류로 변환하며, 상기 제2 입력 전류에 대응하는 제2 기준 전류를 검출하여 상기 제어부로 제공하고, 제2 보정 신호에 따라 제2 부하를 설정하며, 상기 제2 부하를 상기 제2 입력 전류에 적용시켜서 상기 고전압 영역의 바이어스를 위한 제2구동 전류를 제공하는 제2 전류 보정부; 상기 제2 구동 전류에 대응하여 적어도 하나 이상의 증폭기에 구동 전압을 제공하는 바이어스부; 및 상기 제1 전류 보정부와 상기 제2 전류 보정부로부터 검출된 상기 제1 기준 전류와 상기 제2 기준 전류를 수신하고, 상기 제1 기준 전류와 상기 제2 기준 전류에 대응하는 상기 제1 보정 신호와 상기 제2 보정 신호를 생성하며, 상기 제1 보정 신호를 상기 제1 전류 보정부로 제공하고, 상기 제2 보정 신호를 상기 제2 전류 보정부로 제공하는 상기 제어부;를 포함한다.
상술한 바와 같이, 본 발명은 디스플레이 구동 장치의 전류 값이 설계 값과 다른 특성을 갖는 것을 보상할 수 있다.
또한, 본 발명은 동일한 디스플레이 패널에 적용되는 디스플레이 구동 장치 간의 전류 특성을 균일화함으로써 안정적으로 디스플레이 패널을 구동할 수 있다.
또한, 본 발명은 저전압 영역의 기준 전류와 고전압 영역의 기준 전류를 동시에 비교함으로써 저전압 영역에서 고전압 영역으로 바이어스 변환 시 발생할 수 있는 전류 오차를 확인할 수 있다.
도 1은 본 발명에 따른 디스플레이 구동 장치의 전류 구동 회로의 일 실시예를 나타내는 블럭도이다.
도 2는 도 1의 전류 보정부를 상세히 나타낸 회로도이다.
도 3은 본 발명에 따른 디스플레이 구동 장치의 전류 구동 회로의 다른 실시예를 나타내는 블럭도이다.
도 4는 도 3의 제1전류 보정부와 제2전류 보정부를 상세히 나타낸 회로도이다.
도 5는 본 발명에 따른 디스플레이 구동 장치의 전류 구동 회로의 또 다른 실시예를 나타내는 블럭도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
도 1은 본 발명에 따른 디스플레이 구동 장치의 전류 구동 회로의 일 실시예를 나타내는 블럭도이다.
도 1을 참조하면, 본 발명의 디스플레이 구동 장치의 전류 구동 회로는, 전류 소스(10), 전류 보정부(20), 및 바이어스부(40)를 포함한다.
전류 소스(10)는 입력 전류(Ia)를 생성하고, 생성한 입력 전류(Ia)를 전류 보정부(20)로 제공한다.
전류 보정부(20)는 전류 소스(10)로부터 입력 전류(Ia)를 수신하고, 입력 전류(Ia)에 대응하는 기준 전류(Iref)를 검출하며, 기준 전류(Iref)의 설계값과 검출값의 차를 보상하기 위하여 설정된 부하를 입력 전류(Ia)에 적용시켜서 구동 전류(Idri)를 바이어스부(40)로 제공한다.
여기서, 구동 전류(Idri)는 바이어스부(40)에서 증폭기 구동을 위해 이용되는 전류로, 전류 보정부(20)는 입력 전류(Ia)를 복사하여 기준 전류(Iref)를 검출하고, 검출한 기준 전류(Iref)의 검출값과 설계값의 차에 대응하여 부하의 크기를 설정하며, 설정된 부하의 크기에 대응하여 복사되는 구동 전류(Idri)의 양을 제어하여 바이어스부(40)로 제공한다.
바이어스부(40)는 전류 보정부(20)로부터 구동 전류(Idri)를 수신하고, 구동 전류(Idri)에 대응되는 구동 전압으로 변환하며, 구동 전압을 출력증폭기(42), 감마증폭기(44) 및 기타증폭기(46)에 제공한다.
여기에서, 부하는 후술되는 전류 보정 회로(22)에 포함되는 트랜지스터들에 대응한다.
이러한 전류 보정부(20)의 회로 구성을 상세히 설명하면 다음과 같다.
도 2는 도 1의 전류 보정부를 상세히 나타낸 회로도이다.
도 2를 참고하면, 전류 보정부(20)는 전류 보정회로(22)와 기준 전류 검출회로(24) 및 구동회로(26)를 포함한다.
전류 보정회로(22)는 입력 전류(Ia)를 분배하며 기준 전류(Iref)의 설계값과 검출값의 차에 대응하는 수로 병렬 연결되는 트랜지스터들을 부하로서 포함한다.
기준 전류 검출회로(24)는 전류 보정회로(22)와 전류 복사 구조를 형성하여 입력 전류(Ia)에 대응하는 기준 전류(Iref)를 검출한다.
그리고, 구동회로(26)는 전류 보정회로(22)와 전류 복사 구조를 형성하고, 트랜지스터들의 개수에 대응하여 복사되는 구동 전류(Idri)의 양을 제어하여 바이어스부(40)로 제공한다.
구체적으로 설명하면, 전류 보정회로(22)는 전류 소스(10)에서 제공되는 입력 전류(Ia)를 분배하는 병렬 연결된 복수개의 트랜지스터를 포함한다. 여기서, 복수개의 트랜지스터는 각각 트리밍되도록 구성한다. 각 트랜지스터의 트리밍은 통상의 퓨즈 컷을 이용하거나, 별도의 스위치를 이용한 스위칭을 이용하거나 또는 제어 신호에 의한 퓨즈 컷이나 스위칭을 이용할 수 있다. 이 경우 제어 신호에 의한 퓨즈 컷은 고압을 인가하여 해당 트랜지스터를 오프 상태로 고정하는 것을 포함할 수 있다.
이러한 전류 보정회로(22)는 기준 전류(Iref)의 설계값과 검출값의 차에 대응하여 트랜지스터의 개수를 설정한다. 일례로, 검출값과 설계값의 차가 크면 병렬 연결되는 트랜지스터들의 수는 적어지고, 검출값과 설계값의 차가 작으면 병렬 연결되는 트랜지스터들의 수는 많아질 수 있다. 상세히 설명하면 검출한 기준 전류(Iref)와 설계값 간에 오차율을 줄이기 위해 병렬 연결된 복수개 트랜지스터의 개수가 트리밍에 의하여 조절될 수 있다. 도 2에서 (W/L)N은 각 트랜지스터의 채널 저항을 의미한다.
전류 검출회로(24)는 전류 보정회로(22)와 전류 복사 구조를 갖는 트랜지스터를 포함한다. 이러한 전류 검출회로(24)는 전류 보정회로(22)의 복수개의 트랜지스터의 채널 저항과 자신에 포함된 트랜지스터의 채널 저항 간의 비(K : 1, K는 양의 실수)에 의해 기준 전류(Iref)를 복사하도록 구성한다. 여기에서 전류 검출회로(24)와 전류 보정회로(22)의 각 트랜지스터의 채널 저항이 동일한 경우, 트랜지스터들의 수의 비에 의해 기준 전류(Iref)가 복사되는 것으로 이해될 수 있다.
이렇게 전류 검출회로(24)는 전류 보정회로(22)와 전류 복사 구조를 형성하여 기준 전류(Iref)를 검출한다. 일례로서, 전류 검출회로(24)와 전류 보정회로(22)는 커런트 미러 회로로 구성될 수 있고, 복사(Copy)는 전류 미러 동작을 의미하는 것으로 이해될 수 있다.
구동회로(26)는 전류 보정회로(22)와 전류 복사 구조를 갖는 트랜지스터를 포함한다. 이러한 구동회로(26)는 전류 보정회로(22)의 복수개의 트랜지스터의 채널 저항과 자신에 포함된 트랜지스터의 채널 저항 간의 비(K : 1)에 의해 구동 전류(Idri)를 복사하도록 구성한다.
이와 같이 구성된 전류 보정부(20)의 동작을 설명하면 다음과 같다.
먼저, 전류 소스(10)로부터 입력 전류(Ia)가 공급되면 복수개의 트랜지스터를 갖는 전류 보정회로(22)와 전류 복사 구조를 갖는 전류 검출회로(24)를 통해 기준 전류(Iref)가 복사된다.
이렇게 전류 검출회로(24)를 통해 검출된 기준 전류(Iref)는 전류 보정회로(22)의 부하를 설정하는데 이용된다.
전류 보정회로(22)는 기준 전류(Iref)의 검출값과 설계값의 차에 대응하는 수로 병렬 연결되는 트랜지스터들을 설정한다. 일례로, 검출값과 설계값의 차가 크면 병렬 연결되는 트랜지스터들의 수는 적어지고, 검출값과 설계값의 차가 작으면 병렬 연결되는 트랜지스터들의 수는 많아질 수 있다.
그러면, 구동회로(26)는 전류 보정회로(22)의 복수개의 트랜지스터의 채널 저항과 자신에 포함된 트랜지스터의 채널 저항 간의 비(K : 1)에 의해 구동 전류(Idri)의 양을 제어하여 바이어스부(40)로 제공한다.
도 3은 본 발명에 따른 디스플레이 구동 장치의 전류 구동 회로의 다른 실시예를 나타내는 블럭도이다.
도 3을 참고하면, 본 발명의 일 실시예에 따른 디스플레이 구동 장치의 전류 구동 회로는 전류 소스(10), 제1 전류 보정부(50), 제2 전류 보정부(60) 및 바이어스부(40)를 포함한다.
제1 전류 보정부(50)는 전류 소스(10)로부터 저전압 영역의 제1 입력 전류(Ia)를 수신하고, 수신한 입력 전류(Ia)에 대응되는 제1 기준 전류(Iref1)를 검출하며, 제1 기준 전류(Iref1)의 설계값과 검출값의 차를 보상하기 위하여 설정된 제1 부하를 제1 입력 전류(Ia)에 적용시켜서 저전압 영역의 바이어스를 위한 제1 구동 전류(Idri1)를 바이어스부(40)로 제공한다.
여기서, 제1 전류 보정부(50)는 제1 입력 전류(Ia)를 복사하여 제1 기준 전류(Iref1)를 검출하고, 검출한 제1 기준 전류(Iref1)의 검출값과 설계값의 차에 대응하여 부하의 크기를 설정하며, 설정된 부하의 크기에 대응하여 복사되는 제1 구동 전류(Idri1)의 양을 제어하여 제2 전류 보정부(60)로 제공한다.
제2 전류 보정부(60)는 제1 전류 보정부(50)로부터 제1 구동 전류(Idri1)를 수신하고, 수신한 제1 구동 전류(Idri1)를 고전압 영역의 제2 입력 전류(Ib)로 변환하며, 제2 입력 전류(Ib)에 대응되는 제2 기준 전류(Iref2)를 검출하고, 제2 기준 전류(Iref2)의 설계값과 검출값의 차를 보상하기 위하여 설정된 제2 부하를 제2 입력 전류(Ib)에 적용시켜서 고전압 영역의 바이어스를 위한 제2 구동 전류(Idri2)를 바이어스부(40)로 제공한다.
여기서, 제2 전류 보정부(60)는 제2 입력 전류(Ib)를 복사하여 제2 기준 전류(Iref2)를 검출하고, 검출한 제2 기준 전류(Iref2)의 검출값과 설계값의 차에 대응하여 부하의 크기를 설정하며, 설정된 부하의 크기에 대응하여 복사되는 제2 구동 전류(Idri2)의 양을 제어하여 바이어스부(40)로 제공한다.
그리고, 바이어스부(40)는 고전압 영역의 바이어스를 위한 제2 구동 전류(Idri2)에 대응하여 적어도 하나 이상의 증폭기(42, 44, 46)에 구동 전압을 제공한다.
이러한 제1전류 보정부(50)와 제2전류 보정부(60)의 회로 구성을 상세히 설명하면 다음과 같다.
도 4는 도 3의 제1 전류 보정부와 제2 전류 보정부를 상세히 나타낸 회로도이다.
도 4를 참고하면, 본 발명의 일 실시예에 따른 제1 전류 보정부(50)는 제1 전류 보정회로(52), 제1 기준 전류 검출회로(54) 및 제1 구동회로(56)를 포함한다.
제1 전류 보정회로(52)는 입력 전류(Ia)를 분배하며 제1 기준 전류(Iref1)의 설계값과 검출값의 차에 대응하는 수로 병렬 연결되는 트랜지스터들을 부하로서 포함한다. 제1 기준 전류 검출회로(54)는 제1 전류 보정회로(52)와, 제1 전류 보정회로(52)와 전류 복사 구조를 형성하여 입력 전류(Ia)에 대응하는 제1 기준 전류(Iref1)를 검출한다. 그리고, 제1 구동회로(56)는 제1 전류 보정회로(52)와 전류 복사 구조를 형성하고, 트랜지스터들의 개수에 대응하여 복사되는 제1 구동 전류(Idri1)의 양을 제어하여 제2 전류 보정부(60)로 제공한다.
구체적으로 설명하면, 제1 전류 보정회로(52)는 전류 소스(10)에서 제공되는 입력 전류(Ia)를 분배하는 병렬 연결된 복수개의 트랜지스터를 포함한다. 여기서, 복수개의 트랜지스터는 각각 트리밍되도록 구성한다.
이러한 제1 전류 보정회로(52)는 제1 기준 전류(Iref1)의 설계값과 검출값의 차에 대응하여 트랜지스터의 개수를 설정한다. 상세히 설명하면 검출한 제1 기준 전류(Iref1)와 설계값 간에 오차율을 줄이기 위해 병렬 연결된 복수개 트랜지스터의 개수가 트리밍에 의하여 조절될 수 있다.
제1 전류 검출회로(54)는 제1 전류 보정회로(52)와 전류 복사 구조를 갖는 트랜지스터를 포함한다. 이러한 제1 전류 검출회로(54)는 전류 보정회로(22)의 복수개의 트랜지스터의 채널 저항과 자신에 포함된 트랜지스터의 채널 저항 간의 비(K)에 의해 제1 기준 전류(Iref1)를 복사하도록 구성한다.
이렇게 제1 전류 검출회로(54)는 제2 전류 보정회로(52)와 전류 복사 구조를 형성하여 제1 기준 전류(Iref1)를 검출한다.
제1 구동회로(56)는 제1 전류 보정회로(52)와 전류 복사 구조를 갖는 트랜지스터를 포함한다. 이러한 제1 구동회로(56)는 제1 전류 보정회로(52)의 복수개의 트랜지스터의 채널 저항과 자신에 포함된 트랜지스터의 채널 저항 간의 비(K : 1)에 의해 제1 구동 전류(Idri1)를 복사하도록 구성한다.
그리고, 본 발명의 일 실시예에 따른 제2 전류 보정부(60)는 제2 전류 보정 회로(62), 제2 기준 전류 검출회로(64) 및 제2 구동 회로(66)를 포함한다.
제2 전류 보정 회로(62)는 제2 입력 전류(Ib)를 분배하며 제2 기준 전류(Iref2)의 설계값과 검출값의 차에 대응하는 수로 병렬 연결되는 트랜지스터들을 부하로서 포함한다. 제2 기준 전류 검출회로(64)는 제2 전류 보정회로(60)와 전류 복사 구조를 형성하여 제2 입력 전류(Ib)에 대응하는 제2 기준 전류(Iref2)를 검출한다. 그리고, 제2 구동회로(66)는 제2 전류 보정회로(62)와 전류 복사 구조를 형성하고 트랜지스터들의 개수에 대응하여 복사되는 제2 구동 전류(Idri2)의 양을 제어하여 바이어스부(40)로 제공한다.
구체적으로 설명하면, 제2 전류 보정회로(62)는 바이어스 회로(68)에서 제공되는 제2 입력 전류(Ib)를 분배하는 병렬 연결된 복수개의 제2트랜지스터 그룹을 포함한다. 여기서, 복수개의 제2트랜지스터들은 각각 트리밍되도록 구성한다.
이렇게 구성한 제2 전류 보정회로(62)는 제2 기준 전류(Iref2)의 설계값과 검출값의 차에 대응하여 트랜지스터의 개수가 트리밍에 의하여 조절된다.
제2 기준 전류 검출회로(64)는 제2 전류 보정회로(62)와 전류 복사 구조를 갖는 트랜지스터를 포함한다. 이러한 제2 전류 검출회로(64)는 제2 전류 보정회로(62)의 복수개의 트랜지스터의 채널 저항과 자신에 포함된 트랜지스터의 채널 저항 간의 비(K)에 의해 제2 기준 전류(Iref2)를 복사한다.
이렇게 제2 기준 전류 검출회로(64)는 제2 전류 보정회로(62)와 전류 복사 구조를 형성하여 제2 기준 전류(Iref2)를 검출한다.
제2 구동회로(66)는 제2 전류 보정회로(62)와 전류 복사 구조를 갖는 트랜지스터를 포함한다. 이러한 제2 구동회로(66)는 제2 전류 보정회로(62)의 복수개의 트랜지스터의 채널 저항과 자신에 포함된 트랜지스터의 채널 저항 간의 비(K)에 의해 제2 구동 전류(Idri2)로 복사하도록 구성한다.
이와 같이 구성된 제1 전류 보정부(50)와 제2 전류 보정부(60)의 동작을 설명하면 다음과 같다.
먼저, 제1 전류 보정부(50)의 제1 전류 보정회로(52)는 전류 소스(10)로부터 제공되는 저전압 영역의 제1 입력 전류(Ia)를 수신한다.
이때, 제1 전류 보정회로(52)와 복사 구조를 갖는 제1 전류 검출회로(54)는 제1 입력 전류(Ia)에 대응하는 제1 기준 전류(Iref1)를 검출한다.
그러면, 제1 전류 보정회로(52)는 제1 기준 전류(Iref1)의 설계값과 검출값의 차에 대응하여 부하의 크기 즉 트랜지스터의 개수를 설정한다.
그리고, 제1 구동회로(56)는 제1 전류 보정회로(52)의 설정된 트랜지스터의 개수에 대응하여 저전압 영역의 제1 구동 전류(Idri1)를 제2 전류 보정부(60)로 제공한다. 여기서, 제1 구동회로(56)는 제1 전류 보정회로(52)의 복수개의 트랜지스터의 채널 저항과 자신에 포함된 트랜지스터의 채널 저항 간의 비(K : 1)에 의해 제1 구동 전류(Idri1)의 양을 제어하여 제2 전류 보정부(60)로 제공한다.
다음으로, 제2 전류 보정부(60)의 바이어스 회로(68)는 제1 구동회로(56)로부터 제공되는 제1 구동 전류(Idri1)를 고전압 영역의 제2 입력 전류(Ib)로 변환하여 제2 전류 보정회로(62)로 제공한다.
제2 전류 보정회로(62)는 바이어스 회로(68)로부터 제공되는 고전압 영역의 제2 입력 전류(Ib)를 수신한다.
이때, 제2 전류 보정회로(62)와 복사 구조를 갖는 제2 전류 검출회로(64)는 제2 입력 전류(Ib)에 대응하는 제2 기준 전류(Iref2)를 검출한다.
그러면, 제2 전류 보정회로(62)는 제2 기준 전류(Iref2)의 설계값과 검출값의 차에 대응하여 부하의 크기 즉 트랜지스터의 개수를 설정한다.
그리고, 제2 구동회로(66)는 제2 전류 보정회로(62)의 설정된 트랜지스터의 개수에 대응하여 고전압 영역의 제2 구동 전류(Idri2)를 바이어스부(40)로 제공한다. 여기서, 제2 구동회로(66)는 제2 전류 보정회로(62)의 복수개의 트랜지스터의 채널 저항과 자신에 포함된 트랜지스터의 채널 저항 간의 비(K : 1)에 의해 제2 구동 전류(Idri2)의 양을 제어하여 바이어스부(40)로 제공한다.
정리하면, 본 실시예는 저전압 영역과 고전압 영역의 제1 기준 전류(Iref1)와 제2 기준 전류(Iref2)의 설계값과 검출값의 차에 대응하여 부하의 크기를 설정하고, 설정된 부하의 크기에 대응하여 전류 복사에 의하여 저전압 영역과 고전압 영역의 바이어스를 위한 제1 구동 전류(Iref1)와 제2 구동 전류(Idri2)의 양을 제어하여 제공함으로써, 디스플레이 구동 장치의 전류 값이 설계 값과 다른 특성을 갖는 것을 보상한다. 또한, 본 실시예는 동일한 디스플레이 패널에 적용되는 디스플레이 구동 장치 간의 전류 특성을 균일화함으로써 안정적으로 디스플레이 패널을 구동할 수 있게 한다. 또한, 본 실시예는 저전압 영역과 고전압 영역의 기준 전류(Iref1, Iref2)를 동시에 비교함으로써 저전압 영역에서 고전압 영역으로 바이어스 변환 시 발생할 수 있는 전류 오차를 확인할 수 있다.
도 5는 본 발명에 따른 디스플레이 구동 장치의 전류 구동 회로의 또 다른 실시예를 나타내는 블럭도이다.
도 5를 참고하면, 본 발명의 일 실시예에 따른 디스플레이 구동 장치의 전류 구동 회로는 제1 전류 보정부(50), 제2 전류 보정부(60), 바이어스부(40) 및 제어부(70)를 포함한다.
제1 전류 보정부(50)는 저전압 영역의 제1 입력 전류(Ia)를 수신하고, 제1 입력 전류(Ia)에 대응하는 제1 기준 전류(Iref1)를 검출하여 제어부(70)로 제공하며, 제1 보정 신호에 따라 제1 부하를 설정하고, 제1 부하를 제1 입력 전류(Ia)에 적용시켜서 저전압 영역의 바이어스를 위한 제1 구동 전류(Idri1)를 제2 전류 보정부(60)로 제공한다. 여기서, 제1 보정 신호는 제1 기준 전류(Iref1)의 설계값과 검출값의 차를 조절하기 위한 것으로, 제어부(70)로부터 제공된다.
제2 전류 보정부(60)는 제1 전류 보정부(50)로부터 제1 구동 전류(Idri1)를 수신하고, 제1 구동 전류(Idri1)를 고전압 영역의 제2 입력 전류(Ib)로 변환하며, 제2 입력 전류(Ib)에 대응하는 제2 기준 전류(Iref2)를 검출하여 제어부(70)로 제공하고, 제2 보정 신호에 따라 제2 부하를 설정하며, 제2 부하를 제2 입력 전류(Ib)에 적용시켜서 고전압 영역의 바이어스를 위한 제2구동 전류(Idri2)를 바이어스부(40)로 제공한다. 여기서, 제2 보정 신호는 제2 기준 전류(Iref2)의 설계값과 검출값의 차를 조절하기 위한 것으로, 제어부(70)로부터 제공된다.
바이어스부(40)는 제2 구동 전류(Idri2)에 대응하여 적어도 하나 이상의 증폭기에 구동 전압을 제공한다.
제어부(70)는 제1 전류 보정부(50)와 제2 전류 보정부(60)로부터 검출된 제1 기준 전류(Iref1)와 제2 기준 전류(Iref2)를 수신하고, 제1 기준 전류(Iref1)와 제2 기준 전류(Iref2)에 대응하는 제1 보정 신호와 제2 보정 신호를 생성하며, 제1 보정 신호를 제1 전류 보정부(50)로 제공하고, 제2 보정 신호를 제2 전류 보정부(60)로 제공한다.
여기서, 제1 보정 신호는 제1 기준 전류(Iref1)의 설계값과 검출값의 차를 조절하기 위한 것이고, 제2 보정 신호는 제2 기준 전류(Iref2)의 설계값과 검출값의 차를 조절하기 위한 신호이다.
한편, 제1 보정 신호와 제2 보정 신호는 제1 기준 전류(Iref1)와 제2 기준 전류(Iref2)의 설계값과 검출값의 차의 합을 반영하여 결정되도록 구성할 수도 있다.
그리고, 제1 전류 보정부(50) 및 제2 전류 보정부(60) 중 적어도 하나는, 해당하는 부하의 크기에 대응한 전류 복사에 의하여 해당하는 구동 전류의 양을 제어한다. 여기서, 부하는 해당하는 기준 전류의 설계값과 검출값의 차에 대응하는 수로 병렬 연결되는 트랜지스터들로 구성한다.
제어부(70)는 제1 전류 보정부(60)로부터 검출되는 제1 기준 전류(Iref1)에 대응하여 제1 보정 신호를 제1 전류 보정부(50)로 제공하고, 제2 전류 보정부(60)로부터 검출되는 제2 기준 전류(Iref2)에 대응하여 제2 보정 신호를 제2 전류 보정부(60)로 제공한다.
구체적으로 설명하면, 제어부(70)는 제1 전류 보정부(50)로부터 검출되는 제1 기준 전류(Iref1)와 설계값 간에 차를 확인하고, 그 차를 줄이기 위한 제1 보정 신호를 제1 전류 보정부(50)로 제공한다.
그러면, 제1 전류 보정부(50)는 제1 보정 신호에 따라 병렬 연결된 복수개의 트랜지스터 중 적어도 하나 이상을 트리밍 시켜 부하를 설정한다.
또한, 제어부(70)는 제2 전류 보정부(60)로부터 검출되는 제2 기준 전류(Iref2)와 설계값 간에 차를 확인하고, 그 차를 줄이기 위한 제2 보정 신호를 제2 전류 보정부(60)로 제공한다.
그러면, 제2 전류 보정부(60)는 제2 보정 신호에 따라 병렬 연결된 복수개의 트랜지스터 중 적어도 하나 이상을 트리밍 시켜 부하를 설정한다.
설정된 부하를 적용하여 저전압 영역에서의 제1 구동 전류와 고전압 영역에서의 제2 구동 전류를 제어하는 과정은 도 4의 제1 전류 보정부(50)와 제2 전류 보정부(60)의 설명 과정에서 상세히 설명하였으므로 생략하기로 한다.
상술한 바와 같이, 본 발명의 일 실시예는 디스플레이 구동 장치의 전류 값이 설계값과 다른 특성을 갖는 것을 보상할 수 있다. 또한, 본 발명은 동일한 디스플레이 패널에 적용되는 디스플레이 구동 장치 간의 전류 특성을 균일화함으로써 안정적으로 디스플레이 패널을 구동할 수 있다.
10 : 전류 소스 20 : 전류 보정부
40 : 바이어스부 50 : 제1전류 보정부
60 : 제2전류 보정부 70 : 제어부

Claims (11)

  1. 입력 전류에 대응하는 기준 전류의 검출값을 구하고, 상기 기준 전류의 설계값과 상기 검출값의 차를 보상하기 위하여 설정된 부하를 상기 입력 전류에 적용하여 생성한 구동 전류를 제공하는 전류 보정부; 및
    상기 전류 보정부로부터 제공되는 상기 구동 전류에 대응하여 적어도 하나 이상의 증폭기에 구동 전압을 제공하는 바이어스부;
    를 포함하는 것을 특징으로 하는 디스플레이 구동 장치의 전류 구동 회로.
  2. 제 1 항에 있어서, 상기 전류 보정부는
    상기 부하의 크기에 대응한 상기 입력 전류의 복사에 의하여 상기 구동 전류의 양을 제어함을 특징으로 하는 디스플레이 구동 장치의 전류 구동 회로.
  3. 제 1 항에 있어서, 상기 전류 보정부는,
    상기 입력 전류를 분배하며 상기 기준 전류의 상기 설계값과 상기 검출값의 상기 차에 대응하는 수로 병렬 연결되는 트랜지스터들을 상기 부하로서 포함하는 전류 보정회로;
    상기 전류 보정회로와 전류 복사 구조를 형성하여 상기 입력 전류에 대응하는 상기 기준 전류를 검출하는 기준 전류 검출회로; 및
    상기 전류 보정회로와 전류 복사 구조를 형성하여 상기 트랜지스터들의 개수에 대응하여 상기 구동 전류를 상기 바이어스부로 제공하는 구동회로;
    를 포함하는 것을 특징을 하는 디스플레이 구동 장치의 전류 구동 회로.
  4. 제1 항에 있어서, 상기 전류 보정부는,
    상기 입력 전류의 양과 비례 관계를 갖도록 상기 기준 전류와 상기 구동 전류를 복사하는 커런트 미러 회로를 이용하여 구성되는 전류 구동 회로.
  5. 저전압 영역의 제1 입력 전류를 수신하고, 상기 제1 입력 전류에 대응되는 제1 기준 전류를 검출하며, 상기 제1 기준 전류의 설계값과 검출값의 차를 보상하기 위하여 설정된 제1 부하를 상기 제1 입력 전류에 적용시켜서 상기 저전압 영역의 바이어스를 위한 제1 구동 전류를 제공하는 제1 전류 보정부;
    상기 제1 구동 전류를 수신하며, 상기 제1 구동 전류를 이용하여 고전압 영역의 제2 입력 전류로 변환하고, 상기 제2 입력 전류에 대응되는 제2 기준 전류를 검출하며, 상기 제2 기준 전류의 설계값과 검출값의 차를 보상하기 위하여 설정된 제2 부하를 상기 제2 입력 전류에 적용시켜서 상기 고전압 영역의 바이어스를 위한 제2 구동 전류를 제공하는 제2 전류 보정부; 및
    상기 제2 전류 보정부로부터 제공되는 상기 제2 구동 전류에 대응하여 적어도 하나 이상의 증폭기에 구동 전압을 제공하는 바이어스부;를 포함함을 특징으로 하는 디스플레이 구동 장치의 전류 구동 회로.
  6. 제 4 항에 있어서,
    상기 제1 전류 보정부 및 상기 제2 전류 보정부 중 적어도 하나는,
    해당하는 부하의 크기에 대응한 전류 복사에 의하여 해당하는 구동 전류의 양을 제어함을 특징으로 하는 디스플레이 구동 장치의 전류 구동 회로.
  7. 제 5 항에 있어서, 상기 제2 전류 보정부는,
    상기 제2 입력 전류를 분배하며 상기 제2 기준 전류의 상기 설계값과 상기 검출값의 상기 차에 대응하는 수로 병렬 연결되는 트랜지스터들을 상기 부하로서 포함하는 전류 보정회로;
    상기 전류 보정회로와 전류 복사 구조를 형성하여 상기 제2 입력 전류에 대응하는 상기 제2 기준 전류를 검출하는 기준 전류 검출회로; 및
    상기 전류 보정회로와 전류 복사 구조를 형성하여 상기 트랜지스터들의 개수에 대응하여 상기 제2 구동 전류를 상기 바이어스부로 제공하는 구동회로;
    를 포함하는 것을 특징을 하는 디스플레이 구동 장치의 전류 구동 회로.
  8. 제 7 항에 있어서, 상기 제2 전류 보정부는,
    상기 제1 구동 전류를 고전압 영역의 상기 제2 입력 전류로 변환하고, 상기 제2 입력 전류를 상기 전류 보정회로로 제공하는 바이어스 회로;
    를 더 포함하는 디스플레이 구동 장치의 전류 구동 회로.
  9. 저전압 영역의 제1 입력 전류를 수신하고, 상기 제1 입력 전류에 대응하는 제1 기준 전류를 검출하여 제어부로 제공하며, 제1 보정 신호에 따라 제1 부하를 설정하고, 상기 제1 부하를 상기 제1 입력 전류에 적용시켜서 상기 저전압 영역의 바이어스를 위한 제1 구동 전류를 제공하는 제1 전류 보정부;
    상기 제1 전류 보정부로부터 상기 제1 구동 전류를 수신하고, 상기 제1 구동 전류를 고전압 영역의 제2 입력 전류로 변환하며, 상기 제2 입력 전류에 대응하는 제2 기준 전류를 검출하여 상기 제어부로 제공하고, 제2 보정 신호에 따라 제2 부하를 설정하며, 상기 제2 부하를 상기 제2 입력 전류에 적용시켜서 상기 고전압 영역의 바이어스를 위한 제2구동 전류를 제공하는 제2 전류 보정부;
    상기 제2 구동 전류에 대응하여 적어도 하나 이상의 증폭기에 구동 전압을 제공하는 바이어스부; 및
    상기 제1 전류 보정부와 상기 제2 전류 보정부로부터 검출된 상기 제1 기준 전류와 상기 제2 기준 전류를 수신하고, 상기 제1 기준 전류와 상기 제2 기준 전류에 대응하는 상기 제1 보정 신호와 상기 제2 보정 신호를 생성하며, 상기 제1 보정 신호를 상기 제1 전류 보정부로 제공하고, 상기 제2 보정 신호를 상기 제2 전류 보정부로 제공하는 상기 제어부;
    를 포함하는 것을 특징을 하는 디스플레이 구동 장치의 전류 구동 회로.
  10. 제 9 항에 있어서,
    상기 제1 보정 신호는 상기 제1 기준 전류의 설계값과 검출값의 차를 줄이기 위한 것이고,
    상기 제2 보정 신호는 상기 제2 기준 전류의 설계값과 검출값의 차를 줄이기 위한 것임을 특징으로 하는 디스플레이 구동 장치의 전류 구동 회로.
  11. 제9 항에 있어서,
    상기 제1 전류 보정부 및 상기 제2 전류 보정부 중 적어도 하나는,
    해당하는 부하의 크기에 대응한 전류 복사에 의하여 해당하는 구동 전류의 양을 제어하고,
    상기 부하는 해당하는 기준 전류의 설계값과 검출값의 차에 대응하는 수로 병렬 연결되는 트랜지스터들을 포함하는 디스플레이 구동 장치의 전류 구동 회로.
KR1020140114147A 2014-08-29 2014-08-29 디스플레이 구동 장치의 전류 구동 회로 KR102187864B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140114147A KR102187864B1 (ko) 2014-08-29 2014-08-29 디스플레이 구동 장치의 전류 구동 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140114147A KR102187864B1 (ko) 2014-08-29 2014-08-29 디스플레이 구동 장치의 전류 구동 회로

Publications (2)

Publication Number Publication Date
KR20160026161A true KR20160026161A (ko) 2016-03-09
KR102187864B1 KR102187864B1 (ko) 2020-12-07

Family

ID=55536608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140114147A KR102187864B1 (ko) 2014-08-29 2014-08-29 디스플레이 구동 장치의 전류 구동 회로

Country Status (1)

Country Link
KR (1) KR102187864B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180063565A (ko) * 2016-12-02 2018-06-12 주식회사 실리콘웍스 전류미러링회로, 패널구동장치 및 oled드라이버

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060053752A (ko) * 2004-11-17 2006-05-22 삼성에스디아이 주식회사 발광 표시 장치 및 그것의 데이터 구동 칩
KR100682848B1 (ko) * 2006-03-24 2007-02-15 엘지전자 주식회사 디스플레이 소자 및 이를 구동하는 방법
JP2008090328A (ja) * 2004-01-05 2008-04-17 Seiko Epson Corp データ線駆動回路、電気光学装置および電子機器
KR20100116968A (ko) * 2009-04-23 2010-11-02 엘지디스플레이 주식회사 평판표시장치 및 그 구동방법
KR20120017198A (ko) * 2010-08-18 2012-02-28 엘지디스플레이 주식회사 인버터 회로와 이를 이용한 액정표시장치
KR101219044B1 (ko) * 2006-01-20 2013-01-09 삼성디스플레이 주식회사 구동 장치, 표시 장치 및 그의 구동 방법
KR20130107121A (ko) * 2012-03-21 2013-10-01 삼성전자주식회사 출력 버퍼용 증폭기 및 이를 이용한 신호 처리 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008090328A (ja) * 2004-01-05 2008-04-17 Seiko Epson Corp データ線駆動回路、電気光学装置および電子機器
KR20060053752A (ko) * 2004-11-17 2006-05-22 삼성에스디아이 주식회사 발광 표시 장치 및 그것의 데이터 구동 칩
KR101219044B1 (ko) * 2006-01-20 2013-01-09 삼성디스플레이 주식회사 구동 장치, 표시 장치 및 그의 구동 방법
KR100682848B1 (ko) * 2006-03-24 2007-02-15 엘지전자 주식회사 디스플레이 소자 및 이를 구동하는 방법
KR20100116968A (ko) * 2009-04-23 2010-11-02 엘지디스플레이 주식회사 평판표시장치 및 그 구동방법
KR20120017198A (ko) * 2010-08-18 2012-02-28 엘지디스플레이 주식회사 인버터 회로와 이를 이용한 액정표시장치
KR20130107121A (ko) * 2012-03-21 2013-10-01 삼성전자주식회사 출력 버퍼용 증폭기 및 이를 이용한 신호 처리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180063565A (ko) * 2016-12-02 2018-06-12 주식회사 실리콘웍스 전류미러링회로, 패널구동장치 및 oled드라이버

Also Published As

Publication number Publication date
KR102187864B1 (ko) 2020-12-07

Similar Documents

Publication Publication Date Title
KR101946503B1 (ko) 능동형 유기 발광 디스플레이 및 이를 제어하는 방법
US20160370922A1 (en) Buffer unit, touch-control driving circuit, display device and driving method thereof
US10355447B2 (en) Laser device
KR102279374B1 (ko) 열화보상장치 및 방법, 이를 포함하는 표시장치
KR20180024910A (ko) 유기 발광 다이오드 표시 장치
KR101341021B1 (ko) 광원 구동 장치 및 그 구동 방법
KR20110018782A (ko) 전원 공급 장치, 이를 포함하는 표시 장치 및 그 구동 방법
KR20180018888A (ko) 유기 발광 표시 장치 및 이를 포함하는 전자 기기
KR102452525B1 (ko) 표시 장치 및 이의 구동 방법
US10665163B2 (en) Pixel circuit, driving method thereof, array substrate and display device
EP3779951A1 (en) Method and system of compensating characteristics of display device
CA2490860A1 (en) Real-time calibration scheduling method and algorithm for amoled displays
US20140375699A1 (en) Display panel driver, display apparatus, and related control method
US10762825B2 (en) Gamma correction circuit and gamma correction method
US20190355300A1 (en) Pixel circuit, driving method thereof, and display device
KR102228146B1 (ko) 전원 공급 장치 및 이를 포함하는 표시 장치
KR20180025473A (ko) 표시장치 및 그의 구동방법
WO2019071876A1 (zh) 驱动电路和显示装置
CN111583864A (zh) 显示驱动电路及其驱动方法、显示装置
US20100085344A1 (en) Operational amplifier circuit and display apparatus
US10973100B1 (en) LED luminance control circuit, LED luminance control method, and LED luminance control program
WO2017148156A1 (zh) 灰阶电压校准装置、系统、方法及显示装置
KR102187864B1 (ko) 디스플레이 구동 장치의 전류 구동 회로
KR20180009023A (ko) 터치 디스플레이 장치 및 전원 회로
US20080169772A1 (en) Power-saving control circuit and method for OLED panel

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant