JPS63215224A - デイジタル−アナログ変換器 - Google Patents
デイジタル−アナログ変換器Info
- Publication number
- JPS63215224A JPS63215224A JP62047734A JP4773487A JPS63215224A JP S63215224 A JPS63215224 A JP S63215224A JP 62047734 A JP62047734 A JP 62047734A JP 4773487 A JP4773487 A JP 4773487A JP S63215224 A JPS63215224 A JP S63215224A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- current value
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 10
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明はディジタル信号をアナログ信号に変換するデ
ィジタル−アナログ変換器に関し、特にビデオ用信号処
理装置のように高速信号処理が必要な機器に使用される
ディジタル−アナログ変換器に関する。
ィジタル−アナログ変換器に関し、特にビデオ用信号処
理装置のように高速信号処理が必要な機器に使用される
ディジタル−アナログ変換器に関する。
（従来の技術）
従来、高速Ｄ／Ａ （ディジタル−アナログ）変換器と
しては、文献（口紅エレクトロニクス、１９８６．２，
２４、Ｎｏ、３８９、第１６８頁乃至第１７０頁）に記
載されているような電流セグメント型のＤ／Ａ変換器が
知られている。
しては、文献（口紅エレクトロニクス、１９８６．２，
２４、Ｎｏ、３８９、第１６８頁乃至第１７０頁）に記
載されているような電流セグメント型のＤ／Ａ変換器が
知られている。
第４図にそのＤ／Ａ変換器を示す。このＤ／Ａ変換器は
、慢数の電流源Ａと、この各電流源にそれぞれ接続され
るスイッチＳとから構成され、例えばｎビットのディジ
タル信号をアナログ信号に変換する場合には、電流ＡＡ
とスイッチＳの数はそれぞれ２ｒＬ−１個となる。これ
は、ｎビットのディジタル信号のデコード出力の数が２
ｒＬであり、ディジタル信号の各ビットが全て０”の場
合は全ての電流源Ａを遮断する方式のためである。
、慢数の電流源Ａと、この各電流源にそれぞれ接続され
るスイッチＳとから構成され、例えばｎビットのディジ
タル信号をアナログ信号に変換する場合には、電流ＡＡ
とスイッチＳの数はそれぞれ２ｒＬ−１個となる。これ
は、ｎビットのディジタル信号のデコード出力の数が２
ｒＬであり、ディジタル信号の各ビットが全て０”の場
合は全ての電流源Ａを遮断する方式のためである。
２１１−１個の各スイッチＳは、ディジタル信号のデコ
ード結果に対応してそれぞれオン・オフ制御されるもの
であり、そのデコードした値の数だけスイッチＳがオン
となる。したがって、出力電流１ ｏｕｔの値は、ディ
ジタル信号の内容が１増加する毎に１個の電流源によっ
て供給される電流値１ｏだけ増加される。
ード結果に対応してそれぞれオン・オフ制御されるもの
であり、そのデコードした値の数だけスイッチＳがオン
となる。したがって、出力電流１ ｏｕｔの値は、ディ
ジタル信号の内容が１増加する毎に１個の電流源によっ
て供給される電流値１ｏだけ増加される。
また、破線の枠内に示すように抵抗Ｒを接続すれば、デ
ィジタル信号に対応した電圧出力ＶｏｕＬを得ることが
できる。
ィジタル信号に対応した電圧出力ＶｏｕＬを得ることが
できる。
しかしながら、このような構成のＤ／Ａ変換器にあって
は、電流出力Ｉ ｏｕＬまたは電圧出力Ｖ ｏｕｔの値
が、デバイス構造すなわち電流源Ａの電流値１ ｏ ｓ
または電流源Ａの電流値■０と抵抗Ｒ１の値とによって
決定されてしまうため、製造後にアナログ信号のフルス
ケール値を変更することは困難となる。このため、Ｄ／
Ａ変換−器の用途は限定されたものとなる。
は、電流出力Ｉ ｏｕＬまたは電圧出力Ｖ ｏｕｔの値
が、デバイス構造すなわち電流源Ａの電流値１ ｏ ｓ
または電流源Ａの電流値■０と抵抗Ｒ１の値とによって
決定されてしまうため、製造後にアナログ信号のフルス
ケール値を変更することは困難となる。このため、Ｄ／
Ａ変換−器の用途は限定されたものとなる。
また、電流源Ａの電流値１ｏは、温度変動や電源電圧ｖ
ｃｃの変動に伴って変化するため、アナログ出力が不安
定になり、高精度のＤ／Ａ変換を行なうことは困難であ
る。
ｃｃの変動に伴って変化するため、アナログ出力が不安
定になり、高精度のＤ／Ａ変換を行なうことは困難であ
る。
（発明が解決しようとする問題点）
この発明は上記のよう・な点に鑑みなされたもので、従
来のＤ／Ａ変換器では一旦そのＤ／Ａ変換器を製造する
とそのアナログ出力のフルスケール値を変更することが
できず、その用途が限定されてしまう点、またＤ／Ａ変
換の精度が温度変動や電源電圧変動等に影響され、安定
したアナログ出力を得ることができなかった点を改善し
、温度変動や電源電圧変動に強く、しかもアナログ出力
のフルスケール値を任意の値に容易に設定することが可
能なり／Ａ変換器を提供することを目的とする。
来のＤ／Ａ変換器では一旦そのＤ／Ａ変換器を製造する
とそのアナログ出力のフルスケール値を変更することが
できず、その用途が限定されてしまう点、またＤ／Ａ変
換の精度が温度変動や電源電圧変動等に影響され、安定
したアナログ出力を得ることができなかった点を改善し
、温度変動や電源電圧変動に強く、しかもアナログ出力
のフルスケール値を任意の値に容易に設定することが可
能なり／Ａ変換器を提供することを目的とする。
［発明の構成］
（問題点を解決するための手段）
この発明によるディジタル−アナログ変換器にあっては
、電源電位供給端子と出力端子間に設けられた複数の電
流通路にそれぞれ直列接続されているスイッチと第１の
電流値制御手段を備え、前記スイッチがディジタル信号
のデコード結果に基づいてオン・オフ制御されることに
より前記ディジタル値に対応するアナログ値を得るディ
ジタル−アナログ変換回路と、前記電源電位供給端子に
一端が接続され、前記第１の電流値制御手段と同一構成
の第２の電流値制御手段と、この第２の電流値制御手段
に応じた電圧を発生する電圧発生手段と、この電圧発生
手段によって発生された電圧と基準電圧とを比較し、そ
の比較結果に基づいて前記第１および第２の電流値制御
手段をそれぞれ制御する比較手段とを具備したものであ
る。
、電源電位供給端子と出力端子間に設けられた複数の電
流通路にそれぞれ直列接続されているスイッチと第１の
電流値制御手段を備え、前記スイッチがディジタル信号
のデコード結果に基づいてオン・オフ制御されることに
より前記ディジタル値に対応するアナログ値を得るディ
ジタル−アナログ変換回路と、前記電源電位供給端子に
一端が接続され、前記第１の電流値制御手段と同一構成
の第２の電流値制御手段と、この第２の電流値制御手段
に応じた電圧を発生する電圧発生手段と、この電圧発生
手段によって発生された電圧と基準電圧とを比較し、そ
の比較結果に基づいて前記第１および第２の電流値制御
手段をそれぞれ制御する比較手段とを具備したものであ
る。
（作用）
このような構成のディジタル−アナログ変換器にあって
は、前記第２の電流値制御手段の電流値は、前記電圧発
生手段で発生される電圧が基や電圧と等しくなるように
前記比較手段によって制御されるため安定した値となる
。この第２の電流値制御手段と前記第１の電流値制御手
段は同一構成であるので、この第１の電流値制御手段の
電流値も前記基準電圧に対応した値となる。したがって
、温度変動や電源電圧の変動によらず安定した値のアナ
ログ出力を得ることが可能となる。また、前記基準電圧
の値を変化させれば、これに伴って第１の電流値制御手
段の電流値も変化するので、アナログ出力のフルスケー
ル値を任意の値に容易に設定することができる。
は、前記第２の電流値制御手段の電流値は、前記電圧発
生手段で発生される電圧が基や電圧と等しくなるように
前記比較手段によって制御されるため安定した値となる
。この第２の電流値制御手段と前記第１の電流値制御手
段は同一構成であるので、この第１の電流値制御手段の
電流値も前記基準電圧に対応した値となる。したがって
、温度変動や電源電圧の変動によらず安定した値のアナ
ログ出力を得ることが可能となる。また、前記基準電圧
の値を変化させれば、これに伴って第１の電流値制御手
段の電流値も変化するので、アナログ出力のフルスケー
ル値を任意の値に容易に設定することができる。
（実施例）
以下、図面を参照してこの発明の詳細な説明する。
第１図にこの発明の一実施例に係わるＤ／Ａ変換器を示
す。このＤ／Ａ変換器は、ディジタル信号がｎビットの
場合、第４図のＤ／Ａ変換器と同様に、ディジタル信号
のデコード出力によってオン・オフ制御される２ｒＬ−
１個のスイッチＳと、これらのスイッチＳにそれぞれ接
続される２ｎ−１個の電流源Ａとによって構成される電
流セグメント型のＤ／Ａ変換器であるが、このＤ／Ａ変
換器にはさらに、電流源Ａの電流値１ｏを制御する制御
回路１１が設けられている。
す。このＤ／Ａ変換器は、ディジタル信号がｎビットの
場合、第４図のＤ／Ａ変換器と同様に、ディジタル信号
のデコード出力によってオン・オフ制御される２ｒＬ−
１個のスイッチＳと、これらのスイッチＳにそれぞれ接
続される２ｎ−１個の電流源Ａとによって構成される電
流セグメント型のＤ／Ａ変換器であるが、このＤ／Ａ変
換器にはさらに、電流源Ａの電流値１ｏを制御する制御
回路１１が設けられている。
２ｎ−１個の電流源Ａに一端が共通接続されている抵抗
Ｒ１は、電流出力を電圧出力Ｖ ｏｕｔに変換するため
のものである。
Ｒ１は、電流出力を電圧出力Ｖ ｏｕｔに変換するため
のものである。
制御回路１１は、電流源Ａｏと、抵抗Ｒｏと、電圧比較
器Ｃｏとによって構成される。電流源Ａ。
器Ｃｏとによって構成される。電流源Ａ。
は前記電流源Ａと同一構成のものである。電流源Ａｏと
抵抗Ｒｏは、電源Ｖｃｃ端子と接地端子との間に直列接
続されており、その接続点の電位Ｖ。
抵抗Ｒｏは、電源Ｖｃｃ端子と接地端子との間に直列接
続されており、その接続点の電位Ｖ。
は比較器ＣＯの一方の人力に供給される。この比較器Ｃ
ｏの他方の人力には基準電圧Ｖ ｒａｔ’が供給されて
おり、ＶｏとＶ ｒｅｒとの差電圧に対応した電圧値が
比較器ＣＯから電流源Ａｏ、Ａに電流制御信号としてそ
れぞれ供給される。
ｏの他方の人力には基準電圧Ｖ ｒａｔ’が供給されて
おり、ＶｏとＶ ｒｅｒとの差電圧に対応した電圧値が
比較器ＣＯから電流源Ａｏ、Ａに電流制御信号としてそ
れぞれ供給される。
電流源Ａ、Ａｏとしては、例えばＰ型ＭＯ５＋−ランジ
スタを用いることができる。このようにＰ型ＭＯＳトラ
ンジスタを電流源として使用する場合には、従来ではＰ
型ＭＯＳトランジスタのゲートをそのドレインに接続す
るが、この場−合にはＰ型ＭＯ３ＦＥＴのゲートには比
較器Ｃｏの出力が供給される。
スタを用いることができる。このようにＰ型ＭＯＳトラ
ンジスタを電流源として使用する場合には、従来ではＰ
型ＭＯＳトランジスタのゲートをそのドレインに接続す
るが、この場−合にはＰ型ＭＯ３ＦＥＴのゲートには比
較器Ｃｏの出力が供給される。
Ｐ型ＭＯＳトランジスタを電流源Ａ、Ａｏとして使用す
る場合、Ｖ ｒｅｒは比較器Ｃｏの反転入力に供給し、
Ｖｏはその非反転入力に供給する。このようにすれば、
Ｖｒｃｒ−Ｖｏとなるような電流値１ｏを得ることがで
きる−０この電流値１ｏは、Ｖｏ＝Ｉｏ−Ｒｏであるこ
とより、ｌ□ −Ｖｒｃｒ／Ｒｏとなる。
る場合、Ｖ ｒｅｒは比較器Ｃｏの反転入力に供給し、
Ｖｏはその非反転入力に供給する。このようにすれば、
Ｖｒｃｒ−Ｖｏとなるような電流値１ｏを得ることがで
きる−０この電流値１ｏは、Ｖｏ＝Ｉｏ−Ｒｏであるこ
とより、ｌ□ −Ｖｒｃｒ／Ｒｏとなる。
ディジタル信号のデコード出力により例えばに個（０≦
に≦２１Ｌ）のスイッチがオンになった時、出力電圧Ｖ
ｏｕｔは、Ｖｏｕｔ ＝ｋ ＊ Ｉｏ−Ｒ１であるが
、前述の関係より、ＶｏｕＬ −に−Ｒ１・Ｖｒｅｌ’
／Ｒｏとなる。
に≦２１Ｌ）のスイッチがオンになった時、出力電圧Ｖ
ｏｕｔは、Ｖｏｕｔ ＝ｋ ＊ Ｉｏ−Ｒ１であるが
、前述の関係より、ＶｏｕＬ −に−Ｒ１・Ｖｒｅｌ’
／Ｒｏとなる。
このように、このＤ／Ａ変換器にあっては、出力電圧Ｖ
ｏｕｔをＩｏに関係なく、基準電圧Ｖ ｒｃ「と、抵
抗Ｒｏ、Ｒ１によって決めることができる。
ｏｕｔをＩｏに関係なく、基準電圧Ｖ ｒｃ「と、抵
抗Ｒｏ、Ｒ１によって決めることができる。
したがって、温度変動やｆｆｉ源電圧ＶＣＣの変動に影
響されず、精度の良い安定したＤ／Ａ変換を行なうこと
が可能となる。また、アナログ出力のフルスケール値も
、基準電圧Ｖ ｒｏ（’を変化させることによって任意
の値に容易に設定可能となる。
響されず、精度の良い安定したＤ／Ａ変換を行なうこと
が可能となる。また、アナログ出力のフルスケール値も
、基準電圧Ｖ ｒｏ（’を変化させることによって任意
の値に容易に設定可能となる。
第２図にこの発明の第２の実施例に係わるＤ／Ａ変換器
を示す。これは、ｎビットのディジタル信号をに位ａビ
ットと下位ｂビットに分けてそれぞれＤ／Ａ変換を行な
う構成のものである。
を示す。これは、ｎビットのディジタル信号をに位ａビ
ットと下位ｂビットに分けてそれぞれＤ／Ａ変換を行な
う構成のものである。
上位ａビット用のＤ／Ａ変換部１２には、上位ａビット
のデコード結果によってそれぞれオン・オ）制御される
２ １個のスイッチＳと、これらのスイッチＳにそれ
ぞれ接続されている２ａ−１個の電流源Ａの他に、これ
らの電流源Ａの電流値ＩＩの値を制御する上位ビット用
の制御回路１１ａが設けられている。
のデコード結果によってそれぞれオン・オ）制御される
２ １個のスイッチＳと、これらのスイッチＳにそれ
ぞれ接続されている２ａ−１個の電流源Ａの他に、これ
らの電流源Ａの電流値ＩＩの値を制御する上位ビット用
の制御回路１１ａが設けられている。
同様に、下位ｂビット用のＤ／Ａ変換部１３にも、下位
ｂビットのデコード結果によってそれぞれオン・オフ制
御される２ １個のスイッチＳと、これらのスイ・ン
チＳにそれぞれ接続されている２ｂ−１個の電流ＭＡの
他に、これらの電流源Ａの電流値Ｉｆの値を制御する下
位ビット用の制御回路１１ｂが設けられている。
ｂビットのデコード結果によってそれぞれオン・オフ制
御される２ １個のスイッチＳと、これらのスイ・ン
チＳにそれぞれ接続されている２ｂ−１個の電流ＭＡの
他に、これらの電流源Ａの電流値Ｉｆの値を制御する下
位ビット用の制御回路１１ｂが設けられている。
制御回路１１ａは、電流源Ａｏと、抵抗Ｒｏと、電圧比
較器Ｃｏによって構成される。同様に、制御回路１１ｂ
は、電流源Ａｏｌと、抵抗値が２５・Ｒｏとなるように
重みづけされた抵抗Ｒｏｌと、ＴＩ圧比較器Ｃｏｌによ
って構成される。電流源ＡｏおよびＡｏｌはそれぞれ前
記電流源Ａと同一構成のものである。
較器Ｃｏによって構成される。同様に、制御回路１１ｂ
は、電流源Ａｏｌと、抵抗値が２５・Ｒｏとなるように
重みづけされた抵抗Ｒｏｌと、ＴＩ圧比較器Ｃｏｌによ
って構成される。電流源ＡｏおよびＡｏｌはそれぞれ前
記電流源Ａと同一構成のものである。
このような構成のＤ／Ａ変換器にあっても、電流源Ａの
電流値１０％１１が基準電圧Ｖ ｒｅｆに対応した値に
制御されるので、第１図と同様に精度の良い安定したＤ
／Ａ変換を行なうことができると共に、基準電圧Ｖ ｒ
ｏｆ’を変化させることによってアナログ出力のフルス
ケール値を容易に設定することができる。
電流値１０％１１が基準電圧Ｖ ｒｅｆに対応した値に
制御されるので、第１図と同様に精度の良い安定したＤ
／Ａ変換を行なうことができると共に、基準電圧Ｖ ｒ
ｏｆ’を変化させることによってアナログ出力のフルス
ケール値を容易に設定することができる。
第３図はこの発明の第３の実施例を示すもので、ｎビッ
トのディジタル信号を上位ａビットと下位ｂビットとに
分けてＤ／Ａ変換部１２と１３とによってそれぞれＤ／
Ａ変換を実行するのは第２図のＤ／Ａ変換器と同様であ
るが、抵抗ＲＯＩの値を重みづけする代わりに２ｂ個の
電流源Ａｏｌを一１１２列に用いたものである。
トのディジタル信号を上位ａビットと下位ｂビットとに
分けてＤ／Ａ変換部１２と１３とによってそれぞれＤ／
Ａ変換を実行するのは第２図のＤ／Ａ変換器と同様であ
るが、抵抗ＲＯＩの値を重みづけする代わりに２ｂ個の
電流源Ａｏｌを一１１２列に用いたものである。
すなわち、下位側の制御回路１１ｂには、電流源Ａと同
一構成の２ｂ個の電流＋１１Ｘ Ａ Ｏｌと、抵抗値が
制御回路１１ａの抵抗Ｒｏと同一の抵抗Ｒｏｔと、比較
ＱｉＣｏｌが設けられる。２ｂ個の電流源Ａｏｌは、電
源電圧Ｖｃｃ端子と抵抗Ｒｏｔとの間に並列接続され、
比較器Ｃｏｔの出力によってそれぞれ電流制御される。
一構成の２ｂ個の電流＋１１Ｘ Ａ Ｏｌと、抵抗値が
制御回路１１ａの抵抗Ｒｏと同一の抵抗Ｒｏｔと、比較
ＱｉＣｏｌが設けられる。２ｂ個の電流源Ａｏｌは、電
源電圧Ｖｃｃ端子と抵抗Ｒｏｔとの間に並列接続され、
比較器Ｃｏｔの出力によってそれぞれ電流制御される。
このような構成にしても、下位ビット側の電流源Ａに流
れる電流値■ｌを所定の値に設定できる。
れる電流値■ｌを所定の値に設定できる。
尚、電流源Ａ、 Ａｏ ｓ ＡＯＩとしては、Ｐ型ＭＯ
Ｓトランジスタだけでなく、Ｎ型ＭＯＳトランジスタや
バイポーラトランジスタを利用することもできる。また
、その電流値を制御できる構成であれば、ｉｇｉ数の素
子で電流源を構成してもよい。
Ｓトランジスタだけでなく、Ｎ型ＭＯＳトランジスタや
バイポーラトランジスタを利用することもできる。また
、その電流値を制御できる構成であれば、ｉｇｉ数の素
子で電流源を構成してもよい。
また、出力抵抗Ｒ１を用いずアナログ信号を電流出力に
しても同様の効果が得られることはもちろんである。
しても同様の効果が得られることはもちろんである。
［発明の効果］
以上のようにこの発明によれば、温度−変動や電源電圧
の変動に影響されず、精度の良い安定したＤ／Ａ変換を
行なうことが可能となる。また、アナログ出力のフルス
ケール値も、基準電圧値を変化させることによって容易
に設定可能となる
の変動に影響されず、精度の良い安定したＤ／Ａ変換を
行なうことが可能となる。また、アナログ出力のフルス
ケール値も、基準電圧値を変化させることによって容易
に設定可能となる
第１図はこの発明の一実施例に係わるディジタル−アナ
ログ変換器を示−す回路図、第２図および第３図はそれ
ぞれこの発明の他の実施例に係わるディジタル−アナロ
グ変換器を示す回路図、第４図は従来のディジタル−ア
ナログ変換器を示す図である。 Ａ・・・電流源、Ｓ・・・スイッチ、Ｒｏ、Ｒ１・・・
抵抗、Ｃｏ・・・比較器、１１・・・制御回路。
ログ変換器を示−す回路図、第２図および第３図はそれ
ぞれこの発明の他の実施例に係わるディジタル−アナロ
グ変換器を示す回路図、第４図は従来のディジタル−ア
ナログ変換器を示す図である。 Ａ・・・電流源、Ｓ・・・スイッチ、Ｒｏ、Ｒ１・・・
抵抗、Ｃｏ・・・比較器、１１・・・制御回路。
Claims (2)
- （１）電源電位供給端子と出力端子間に設けられた複数
の電流通路にそれぞれ直列接続されているスイッチと第
１の電流値制御手段を備え、前記スイッチがディジタル
信号のデコード結果に基づいてオン・オフ制御されるこ
とにより前記ディジタル値に対応するアナログ値を得る
ディジタル−アナログ変換回路と、 前記電源電位供給端子に一端が接続され、前記第１の電
流値制御手段と同一構成の第２の電流値制御手段と、 この第２の電流値制御手段に応じた電圧を発生する電圧
発生手段と、 この電圧発生手段によって発生された電圧と基準電圧と
を比較し、その比較結果に基づいて前記第１および第２
の、電流値制御手段をそれぞれ制御する比較手段とを具
備することを特徴とするディジタル−アナログ変換器。 - （２）前記第１および第２の電流値制御手段は、それぞ
れゲートに前記比較手段からの出力が供給されるＭＯＳ
トランジスタである特許請求の範囲第１項記載のディジ
タル−アナログ変換器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62047734A JPH0810832B2 (ja) | 1987-03-04 | 1987-03-04 | デイジタル―アナログ変換器 |
| US07/162,264 US4827260A (en) | 1987-03-04 | 1988-02-29 | Digital-to-analog converter |
| EP88103205A EP0281116B1 (en) | 1987-03-04 | 1988-03-02 | Digital-to-analog converter |
| DE3850982T DE3850982T2 (de) | 1987-03-04 | 1988-03-02 | Digital-Analogwandler. |
| KR1019880002229A KR900008821B1 (ko) | 1987-03-04 | 1988-03-04 | 디지탈/아날로그변환기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62047734A JPH0810832B2 (ja) | 1987-03-04 | 1987-03-04 | デイジタル―アナログ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63215224A true JPS63215224A (ja) | 1988-09-07 |
| JPH0810832B2 JPH0810832B2 (ja) | 1996-01-31 |
Family
ID=12783568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62047734A Expired - Fee Related JPH0810832B2 (ja) | 1987-03-04 | 1987-03-04 | デイジタル―アナログ変換器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4827260A (ja) |
| EP (1) | EP0281116B1 (ja) |
| JP (1) | JPH0810832B2 (ja) |
| KR (1) | KR900008821B1 (ja) |
| DE (1) | DE3850982T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001041310A1 (fr) * | 1999-11-30 | 2001-06-07 | Yamaha Corporation | Convertisseur numerique-analogique |
| JP2002190739A (ja) * | 2000-12-22 | 2002-07-05 | Kawasaki Microelectronics Kk | 半導体装置 |
| KR100495500B1 (ko) * | 2000-12-14 | 2005-06-17 | 매그나칩 반도체 유한회사 | 디지털/아날로그 변환기 |
| JP2007037148A (ja) * | 2005-07-27 | 2007-02-08 | Agilent Technol Inc | 複数のｄａｃの加算を用いたデジタル／アナログ変換方法およびシステム |
| JP2009188532A (ja) * | 2008-02-04 | 2009-08-20 | Sanyo Electric Co Ltd | 出力値調整回路及び電流値調整回路 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220524A (ja) * | 1988-02-26 | 1989-09-04 | Nec Corp | Ｄ／ａコンバータ |
| JPH01277027A (ja) * | 1988-04-28 | 1989-11-07 | Toshiba Corp | デジタル・アナログ変換回路 |
| JP2597712B2 (ja) * | 1989-05-22 | 1997-04-09 | 株式会社東芝 | ディジタル・アナログ変換器 |
| US5001481A (en) * | 1990-01-30 | 1991-03-19 | David Sarnoff Research Center, Inc. | MOS transistor threshold compensation circuit |
| JPH0775322B2 (ja) * | 1990-02-22 | 1995-08-09 | 富士通株式会社 | 半導体集積回路装置 |
| US5012178A (en) * | 1990-03-19 | 1991-04-30 | Triquint Semiconductor, Inc. | Low noise DAC current source topology |
| US5017919A (en) * | 1990-06-06 | 1991-05-21 | Western Digital Corporation | Digital-to-analog converter with bit weight segmented arrays |
| US5001482A (en) * | 1990-06-11 | 1991-03-19 | International Business Machines Corporation | BiCMOS digital-to-analog converter for disk drive digital recording channel architecture |
| JPH0470215A (ja) * | 1990-07-11 | 1992-03-05 | Sony Corp | Ｄ／ａ変換器 |
| US5243239A (en) * | 1991-01-22 | 1993-09-07 | Information Storage Devices, Inc. | Integrated MOSFET resistance and oscillator frequency control and trim methods and apparatus |
| WO1992014336A1 (en) * | 1991-02-01 | 1992-08-20 | Analog Devices, Incorporated | System for developing crt color-intensity control signals in high resolution crt display equipment |
| US5254994A (en) * | 1991-03-06 | 1993-10-19 | Kabushiki Kaisha Toshiba | Current source cell use in current segment type D and A converter |
| US5293166A (en) * | 1992-03-31 | 1994-03-08 | Vlsi Technology, Inc. | Digital-to-analog converter and bias compensator therefor |
| DE59405283D1 (de) * | 1993-04-22 | 1998-04-02 | Siemens Ag | Einrichtung zum Darstellen eines ersten Bildes und eines zweiten Bildes auf einem Bilschirm |
| US5594441A (en) * | 1994-12-30 | 1997-01-14 | Psc, Inc. | D/A converter with constant gate voltage |
| TW331679B (en) * | 1995-12-22 | 1998-05-11 | Thomson Multimedia Sa | Analog-to-digital converter. |
| KR100487495B1 (ko) * | 1997-08-26 | 2005-08-24 | 삼성전자주식회사 | 디지털-아날로그변환기 |
| US6140860A (en) * | 1997-12-31 | 2000-10-31 | Intel Corporation | Thermal sensing circuit |
| US6154067A (en) * | 1998-08-05 | 2000-11-28 | Adaptec, Inc. | Methods of and apparatus for monitoring the termination status of a SCSI bus |
| US6377197B1 (en) * | 2000-08-15 | 2002-04-23 | Nokia Mobile Phones Ltd. | DAC gain compensation for temperature and process variations |
| DE10053914C2 (de) * | 2000-10-31 | 2003-05-22 | Infineon Technologies Ag | Digital/Analog-Wandler mit programmierbarer Verstärkung |
| JP4662698B2 (ja) * | 2003-06-25 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | 電流源回路、並びに電流設定方法 |
| TWI292146B (en) * | 2003-08-13 | 2008-01-01 | Via Tech Inc | Display controller and related method for calibrating display driving voltages accordign to input resistance of a monitor |
| US8228096B2 (en) * | 2007-03-02 | 2012-07-24 | Kawasaki Microelectronics, Inc. | Circuit and method for current-mode output driver with pre-emphasis |
| CN104298287B (zh) * | 2013-07-17 | 2016-04-20 | 联发科技（新加坡）私人有限公司 | 电流校正方法与装置及电阻校正方法与装置 |
| US10789046B1 (en) | 2018-04-17 | 2020-09-29 | Ali Tasdighi Far | Low-power fast current-mode meshed multiplication for multiply-accumulate in artificial intelligence |
| US10826525B1 (en) | 2018-04-17 | 2020-11-03 | Ali Tasdighi Far | Nonlinear data conversion for multi-quadrant multiplication in artificial intelligence |
| US11144316B1 (en) | 2018-04-17 | 2021-10-12 | Ali Tasdighi Far | Current-mode mixed-signal SRAM based compute-in-memory for low power machine learning |
| US10804925B1 (en) | 2018-04-17 | 2020-10-13 | Ali Tasdighi Far | Tiny factorized data-converters for artificial intelligence signal processing |
| US11016732B1 (en) | 2018-04-17 | 2021-05-25 | Ali Tasdighi Far | Approximate nonlinear digital data conversion for small size multiply-accumulate in artificial intelligence |
| US10848167B1 (en) | 2018-04-17 | 2020-11-24 | Ali Tasdighi Far | Floating current-mode digital-to-analog-converters for small multipliers in artificial intelligence |
| US10832014B1 (en) | 2018-04-17 | 2020-11-10 | Ali Tasdighi Far | Multi-quadrant analog current-mode multipliers for artificial intelligence |
| US10884705B1 (en) | 2018-04-17 | 2021-01-05 | Ali Tasdighi Far | Approximate mixed-mode square-accumulate for small area machine learning |
| US10862501B1 (en) | 2018-04-17 | 2020-12-08 | Ali Tasdighi Far | Compact high-speed multi-channel current-mode data-converters for artificial neural networks |
| US11275909B1 (en) | 2019-06-04 | 2022-03-15 | Ali Tasdighi Far | Current-mode analog multiply-accumulate circuits for artificial intelligence |
| US11610104B1 (en) | 2019-12-30 | 2023-03-21 | Ali Tasdighi Far | Asynchronous analog accelerator for fully connected artificial neural networks |
| US11615256B1 (en) | 2019-12-30 | 2023-03-28 | Ali Tasdighi Far | Hybrid accumulation method in multiply-accumulate for machine learning |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56131227A (en) * | 1980-03-19 | 1981-10-14 | Hitachi Ltd | Negative feedback circuit for reference voltage of da converter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1572409A (ja) * | 1968-04-24 | 1969-06-27 | ||
| GB1266886A (ja) * | 1968-10-03 | 1972-03-15 | ||
| DE2803099C3 (de) * | 1978-01-25 | 1986-07-10 | Hans-Ulrich 5810 Witten Post | Digital-Analog-Umsetzer in integrierter Schaltungstechnik |
| US4482887A (en) * | 1979-02-15 | 1984-11-13 | International Business Machines Corporation | Integrated weighted current digital to analog converter |
| US4523182A (en) * | 1983-01-10 | 1985-06-11 | Advanced Micro Devices, Inc. | PROM trimmed digital-to-analog converter |
-
1987
- 1987-03-04 JP JP62047734A patent/JPH0810832B2/ja not_active Expired - Fee Related
-
1988
- 1988-02-29 US US07/162,264 patent/US4827260A/en not_active Expired - Lifetime
- 1988-03-02 EP EP88103205A patent/EP0281116B1/en not_active Expired - Lifetime
- 1988-03-02 DE DE3850982T patent/DE3850982T2/de not_active Expired - Fee Related
- 1988-03-04 KR KR1019880002229A patent/KR900008821B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56131227A (en) * | 1980-03-19 | 1981-10-14 | Hitachi Ltd | Negative feedback circuit for reference voltage of da converter |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001041310A1 (fr) * | 1999-11-30 | 2001-06-07 | Yamaha Corporation | Convertisseur numerique-analogique |
| KR100495500B1 (ko) * | 2000-12-14 | 2005-06-17 | 매그나칩 반도체 유한회사 | 디지털/아날로그 변환기 |
| JP2002190739A (ja) * | 2000-12-22 | 2002-07-05 | Kawasaki Microelectronics Kk | 半導体装置 |
| JP4500439B2 (ja) * | 2000-12-22 | 2010-07-14 | 川崎マイクロエレクトロニクス株式会社 | 半導体装置 |
| JP2007037148A (ja) * | 2005-07-27 | 2007-02-08 | Agilent Technol Inc | 複数のｄａｃの加算を用いたデジタル／アナログ変換方法およびシステム |
| JP4543020B2 (ja) * | 2005-07-27 | 2010-09-15 | ヴェリジー（シンガポール） プライベート リミテッド | 複数のｄａｃの加算を用いたデジタル／アナログ変換方法およびシステム |
| JP2009188532A (ja) * | 2008-02-04 | 2009-08-20 | Sanyo Electric Co Ltd | 出力値調整回路及び電流値調整回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0281116A2 (en) | 1988-09-07 |
| JPH0810832B2 (ja) | 1996-01-31 |
| EP0281116B1 (en) | 1994-08-10 |
| KR900008821B1 (ko) | 1990-11-30 |
| DE3850982D1 (de) | 1994-09-15 |
| EP0281116A3 (en) | 1991-07-03 |
| US4827260A (en) | 1989-05-02 |
| KR880012020A (ko) | 1988-10-31 |
| DE3850982T2 (de) | 1994-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63215224A (ja) | デイジタル−アナログ変換器 | |
| US6246351B1 (en) | LSB interpolation circuit and method for segmented digital-to-analog converter | |
| US5940020A (en) | Digital to analog converter with a reduced resistor count | |
| US4573005A (en) | Current source arrangement having a precision current-mirror circuit | |
| US6522280B2 (en) | Adjustable digital-to-analog converter | |
| US4542370A (en) | Cascade-comparator A/D converter | |
| US5184130A (en) | Multi-stage A/D converter | |
| US5210537A (en) | Multi-stage A/D converter | |
| JPS5871726A (ja) | アナログ−デジタル変換器 | |
| KR0174499B1 (ko) | 비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기 | |
| US7109904B2 (en) | High speed differential resistive voltage digital-to-analog converter | |
| KR100484239B1 (ko) | 디지털/아날로그 변환기 | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| US4358752A (en) | Analog-to-digital converter | |
| US20240195431A1 (en) | Digital to analogue voltage converter | |
| EP0090667B1 (en) | Digital-to-analog converter of the current-adding type | |
| JP3292070B2 (ja) | Ｄ／ａ変換器 | |
| JPH0251301B2 (ja) | ||
| JPH0547006B2 (ja) | ||
| US4864304A (en) | Analog voltage signal comparator circuit | |
| JPS60130220A (ja) | Ｄａ変換器 | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| JPS615626A (ja) | 半導体集積回路 | |
| WO2004068719A1 (en) | Analog-to-digital converter | |
| JPH08125538A (ja) | ディジタル・アナログ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |