KR900008821B1 - 디지탈/아날로그변환기 - Google Patents

디지탈/아날로그변환기 Download PDF

Info

Publication number
KR900008821B1
KR900008821B1 KR1019880002229A KR880002229A KR900008821B1 KR 900008821 B1 KR900008821 B1 KR 900008821B1 KR 1019880002229 A KR1019880002229 A KR 1019880002229A KR 880002229 A KR880002229 A KR 880002229A KR 900008821 B1 KR900008821 B1 KR 900008821B1
Authority
KR
South Korea
Prior art keywords
control means
current value
digital
value control
analog
Prior art date
Application number
KR1019880002229A
Other languages
English (en)
Other versions
KR880012020A (ko
Inventor
데츠야 이이다
나오키 스가와
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
도시바마이콤엔지니어링 가부시키가이샤
다케다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치, 도시바마이콤엔지니어링 가부시키가이샤, 다케다이 마사다카 filed Critical 가부시키가이샤 도시바
Publication of KR880012020A publication Critical patent/KR880012020A/ko
Application granted granted Critical
Publication of KR900008821B1 publication Critical patent/KR900008821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음.

Description

디지탈/아날로그변환기
제1도는 본 발명의 1실시예에 따른 디지탈/아날로그변환기를 도시한 회로도,
제2도는 제1도에 도시한 디지탈/아날로그변환기중 특히 스위치소자와 전류원을 상세하게 도시한 회로도,
제3도는 제2도에 도시한 디지탈/아날로그변환기의 변형예를 나타낸 회로도,
제4도는 본 발명의 제2실시예에 따른 디지탈/아날로그변환기를 도시한 회로도,
제5도는 본 발명의 제3실시예에 따른 디지탈/아날로그변환기를 도시한 회로도,
제6도는 본 발명의 제4실시예에 따른 디지탈/아날로그변환기를 도시한 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
11, 11a, 11b : 제어회로 12, 13 : D/A변환부
A, AO : 전류원 S : 스위치소자
VCC : 전원전위공급단자 VOUT : 출력단자
IO : 출력전류 CO : 전압비교기
CREF : 기준전압
본 발명은 디지탈신호를 아날로그신호로 변환시키는 디지탈/아날로그변환기에 관한 것으로, 특히 영상신호처리장치와 같이 고속신호처리가 필요한 장치에 사용되는 디지탈/아날로그변환기에 관한 것이다.
종래 대부분의 영상신호처리장치는 전류세그먼트형 고속D/A(디지탈/아날로그)변환기를 갖추고 있는바, 이러한 D/A변환기는 다수의 정전류원과 다수의 스위치가 각각 상기 정전류원에 접속된 구성으로 되어 있는데, 이 D/A 변환기는 n비트의 디지탈신호를 아날로그신호로 변환할때는 2n-1개의 전류원과 2n-1개의 스위치를 가져야만 한다. 이것은 n비트의 디지탈신호가 2n비트의 복호화된 출력으로 변환되어 입력 디지탈신호의 각 비트가 "0"일때 모던 정전류원으로부터 공급되는 전류가 차단되기 때문이다.
그리고 2n-1개의 각 스위치는 디지탈신호의 복호화결과에 따라서 선택적으로 턴온된다. 즉, 디지탈 신호의 복호화결과에 따라 턴온되는 스위치가 결정되므로 전류세그먼트형 D/A변환기의 아날로그출력값은 입력 디지탈신호의 내용이 1증가할때 마다 하나의 전원에 의해 공급되는 출력전류는 증가하게 된다.
또한 D/A변환기등과 같은 아날로그출력의 최소값으로부터 최대값까지의 풀스케일은 소자의 구조 또는 전류원의 출력전류값에 의해 결정되는 바, 이러한 종래의 D/A변환기는 제조후에 D/A변환기의 풀스케일(아날로그출력의 최소값으로부터 최대값까지의 크기)을 변경하는 것은 곤란하게 된다. 이때문에 D/A변환기의 사용은 제한되게 된다고 하는 결점이 있었다.
또 각 전류원의 출력전류는 온도변동이나 전원전압의 변동에 따라서 변환하기 때문에 D/A변환기의 아날로그출력이 변환기의 동작동안 불안정하게되어 고정밀도의 D/A변환을 이루기는 곤란하게 된다는 결점도 있었다.
본 발명은 상기한 점을 감안하여 발명된 것으로서, 종래의 D/A변환기에서는 일단 D/A변환기를 제조하면, 그 아날로그출력의 풀스케일값을 변경할 수가 없어 용도가 한정되고 만다는 점, 또한 D/A변환의 정밀도가 온도변동이나 전원전압변동등에 영향을 받아 안정된 아날로그출력을 얻을 수 없다는 점을 개선하여 온도변동이나 전원전압변동에 강하고 더구나 아날로그출력의 풀스케일값은 임의의 값으로 용이하게 설정할 수 있는 D/A변환기를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 D/A변환기는 전원전위공급단자와 출력단자에 설치된 다수의 전류통로에 각각 직렬접속되어있는 스위치와 제1전류값제어수단을 구비하고, 상기 스위치가 디지탈신호의 복호화결과에 따라서 온ㆍ오프제어됨으로써 상기 디지탈값에 대응하는 아날로그값을 얻을 수 있는 디지탈/아날로그변환회로와, 상기 제1전류값제어수단과 동일한 구성인 제2전류값제어수단, 이 제2전류값제어수단에 대응한 전압을 발생하는 전압발생수단, 이 전압발생수단에 의해 발생된 전압과 기준전압을 비교해서 그 비교결과에 따라서 상기 제1 및 제2전류값제어수단을 각각 제어하는 비교수단을 구비한 구조로 되어 있다.
상기한 바와 같은 구성을 갖는 디지탈/아날로그변환기에 있어서는 상기 제2전류값제어수단의 전류값은 상기 전압발생수단에서 발생되는 전압이 기준전압과 같게되도록 상기 비교수단에 의해서 제어되기 때문에 안정된 값으로되고, 이 제2전류값제어수단과 상기 제1전류값제어수단은 같은 구성이므로 상기 제1전류값제어수단의 전류값도 상기 기준전압에 대응한 값으로 된다. 그러므로 온도변동이나 전원전압의 변동에 관계없이 안정된 값의 아날로그출력을 얻을 수 있다. 뿐만아니라 상기 기준전압의 값을 변화시키면, 제1전류값제어수단의 전류값도 변화하므로 아날로그출력의 풀스케일값을 임의의 값으로 용이하게 선정할 수 있다.
이하 도면을 참조해서 본 발명의 실시예를 설명한다.
제1도는 본 발명의 1실시예에 따른 D/A변환기를 도시한 것으로서, 이 D/A변환기는 전류세그먼트형의 하나로 n비트디지탈신호를 아날로그신호로 변환하도록 설계되어 있는 바, 제1도에 도시한 바와 같이 이 D/A변환기는 2n-1개의 전류원(A)과 상기 전류원(A)에 각각 직렬로 연결된 2n-1개의 스위치소자(S)로 구성되어 있으며, 전류원(A)과 스위치소자(S)는 각각 2n-1개의 직렬회로를 이루게 된다. 이러한 직렬회로 각각은 전원전위공급단자(VCC)와 출력단자(VOUT)사이에 연결되어 디지탈신호가 복호화됨에 따라 얻어지는 출력에 의해 턴온/턴오프된다. 그리고 저항(R1)은 전류원(A)의 일단에 연결되어 있는데, 이 저항은 각 전류원(A)의 출력전류를 출력전압(VOUT)으로 변화시키는 작용을 하게 되는바, 상기 저항(R1)은 D/A변환기의 출력아날로그데이터가 전류인 경우에는 생략할 수도 있다. 또 상기 D/A변환기에는 전류원(A)의 출력전류(IO)를 제어하는 제어회로(11)가 추가로 구성되어 있는 바, 제어회로(11)는 전류원(AO)과 저항(RO) 및 전압비교기(CO)로 구성되어있고, 전류원(AO)은 전류원(A)과 동일한 구조로 되어 있다. 또한 전류원(AO)과 저항(RO)은 전원공급단자(VCC)와 접지단자 사이에 직렬로 접속되어 있고, 전류원(AO)과 저항(RO)의 접속점전위(VO)가 전압비교기(CO)의 제1입력단자로 공급되며, 기준전압(VREE)이 상기 전압비교기(CO)의 제2입력단자로 공급되도록 구성되어 있다.
제2도는 상기한 제1도의 D/A변환기를 더욱더 상세하게 도시한 것으로서, 각 스위치소자(S)는 P형 MOS트랜지스터(Q1)이고, 각 전류원(A)도 또한 P형 MOS트랜지스터(Q2)이며, 제어회로(11)의 전류원도 P형 MOS트랜지스터(Q0)인데, 이 P형 MOS트랜지스터(Q0, Q2)는 동일한 크기를 가지면서 동일반도체칩상에 형성되어 있고, n비트디지탈신호를 복호화함으로써 얻어지는 출력(D1∼D2n-1)이 각각 P형 MOS트랜지스터(Q1)의 게이트도 인가되며, P형 MOS트랜지스터(Q0)의 게이트와 P형 MOS트랜지스터(Q2)의 게이트는 서로 연결되어 P형 MOS트랜지스터(Q0)가 전류원으로 사용되고, 기준전압이 비교기(CO)의 반전입력단자로 공급되며, 전압(VO)이 비교기(CO)의 비반전입력단자로 인가되므로 트랜지스터(Q0)통해 흐르는 전류(IO)는 온도변화와 공급전원(VCC)이 변화하여도 전압(VO)이 기준전압(VREE)과 같아지도록 제어된다.
따라서 전류(IO)는 VO=IO×RO이므로 IO=VREE/RO로 된다.
디지탈신호의 복호화출력에 의해 예컨대 K개의 P형 MOS트랜지스터가 턴온될때 출력전압(VOUT)은
VOUT=K×IO×RI
그래서 VOUT=K×RI×VREF×RO로 된다.
여기서 O≤K≤2n-1이다.
그러므로 D/A변환기에 있어서는 출력전압(VOUT)을 제어회로(11)의 트랜지스터(Q0)를 통해서 흐르는 전류(IO)에 관계없이 기준전압(VREF)과 저항(RO, RI)에 의해서 결정할 수 있다. 따라서, D/A변환기는 온도변동이나 전원전압(VCC)의 변화에 관계없이 안정된 디지탈/아날로그변환을 할 수 있게 된다. 더구나 아날로그출력의 풀스케일은 단지 기준전압(VREF)을 변화시킴으로써 소정의 값으로 용이하게 변화시킬 수 있다.
제3도는 제2도에 도시한 D/A변환기의 변형예를 도시한 것으로서, 이 변형된 D/A변환기는 다음 두 부분이 제2도의 D/A변환기와 상이한 것인 바, 하나로 전류원(AO)이 직렬로 연결된 두 P형 MOS트랜지스터(QO', QO)인점이고, 또 하나는 전류원(A)이 직렬로 연결된 두 P형 MOS트랜지스터(Q2, Q3)점이다. 상기 P형 MOS트랜지스터(Q0, Q2)의 게이트는 비교기(CO)의 출력단자에 접속되어 있고, P형 MOS트랜지스터(Q0')의 게이트와 드레인은 서로 접속되어 있으며, 또 상기 트랜지스터(Q0')의 게이트와 드레인접속점은 P형 MOS트랜지스터(Q3)의 게이트에 접속되어 있다.
상기한 바와같은 구성에 있어서, 각 전류원은 특수한 구조를 갖기 때문에 P형 MOS 트랜지스터(Q0', Q3)는 P형 MOS트랜지스터(Q0, Q2)의 부하로서 작용하게 된다. 그러므로 전류원은 제2도에 도시한 오직 하나의 트랜지스터가 전류원으로 사용된 D/A변환기보다 더욱 안전된 전류를 출력할 수 있다.
제4도는 본 발명의 제2실시예에 따른 D/A변환기의 다른 실시예로서, 이 D/A변환기는 각 전류원(A)에 접속된 스위치소자(S, S)를 갖추고 있는 바, 특히 스위치소자(S)는 그 일단이 전류원(A)에 접속되어 있고, 하단은 출력단자(VOUT)에 접속되어 있다. 또한, 스위치소자(S)는 그 일단이 전류원(A)에 접속되어 있으며, 타단은 접지되어 있다.
상기한 구성을 갖는 D/A변환기에 있어서, 입력디지탈신호의 복호화에 의해 얻어지는 2n-1개의 복호화된 출력이 각각 2n-1개의 스위치소자(S)로 공급되므로서 스위치소자(S)가 턴온/턴오프된다. 즉, 2n-1개의 복호화된 출력이 반전되어 각각 2n-1개의 스위치(S)로 인가되므로 스위치소자(S)가 턴온/턴오프된다. 그러므로 각 전류원(A)은 출력단자(VOUT) 또는 접지에 접속되게 되어 복호화된 디지탈신호에 관계없이 안정된 아날로그신호를 얻게 된다. 따라서 전전류원(A)이 동시에 동작하게되어, 제4도의 D/A변환기는 제1실시예의 D/A변환기보다 더욱더 고속으로 동작될 수 있다.(각 전류원의 출력전류가 설정된 값으로 증가할때 까지의 시간이 경과한 다음)
제5도는 본 발명의 제3실시예에 따른 D/A변환기를 도시한 것으로서, 이 D/A변환기는 n비트디지탈신호를 두부분으로 나누기 위해 설계된 것으로, 상위 a비트를 갖는 제1부분, 하위 b비트를 갖는 제2부분으로 구성되어 상기 디지탈신호의 두부분을 아날로그 신호로 변환하게 되는 바, 제5도에 도시한 바와 같이 D/A변환기는 두개의 변환부(12, 13)로 구성되게 되는데, 그중 변환부(12)는 상위 a비트를 아날로그신호로 변환하는데 사용되고, 변환부(13)는 하위 b비트를 아날로그신호로 변환하는데 사용된다.
상기 D/A변환부(12)는 2a-1개의 스위치소자(S)와 2a-1개의 전류원(A) 및 제어회로(11a)로 구성되는 바, 스위치소자(S)는 복호화된 상위 a비트에 의해 턴온/턴오프되고, 전류원(A)은 각각 스위치소자(S)에 접속되어 있다. 그리고 제어회로(11a)는 각 전류원(A)의 출력전류를 제어하게 된다.
마찬가지로 D/A변환부(13)는 2b-1개의 스위치소자(S)와 2b-1개의 전류원 및 제어회로(11b)로 구성되어 스위치소자(S)는 복호화된 하위 b비트에 의해 턴온/턴오프되고, 전류원(A)은 각각 스위치소자(S)에 접속되어 있다. 그리고 제어회로(11b)는 각 전류원(A)의 출력전류(I1)를 제어하게 된다.
상기 제어회로(11A)는 전류원(A)와 저항(RO) 및 전압비교기(CO)로 구성되어 있고, 제어회로(11b)는 전류원(AO1)과 저항(RO1)및 전압비교기(CO1)로 구성되어 있는 바, 그중 저항(RO1)은 저항값(2b, RO)을 갖는 것이다. 이점을 제외하고 제어회로(11b)는 제어회로(11a)와 동일한 구조로 되어 있다.
상기 D/A변환부(12)에 있는 각 전류원(A)의 출력전류(IO)와 D/A변환부(13)에 있는 각 전류원(A)의 출력전류(I1)는 기준전압(VREF)에 대응하는 값으로 제어된다. 그러므로 제3실시예의 D/A변환기(제5도)는 디지탈신호를 제1, 제2실시예의 변환기처럼 높은 정밀도를 갖는 아날로그신호로 변환함과 더불어 제3실시예의 D/A변환기는 단지 기준전압(VREF)을 변화시켜 풀스케일을 조정할 수 있다.
제6도는 본 발명의 제4실시예에 따른 D/A변환기를 도시한 것으로서, 제5도에 도시한 D/A변환기와 마찬가지로 이 D/A변환기는 n비트디지탈신호를 상위 a비트와 b비트 두부분으로 나누고 있는 바, 상기 디지탈신호의 두부분은 D/A변환부(12, 13)에 의해 아날로그신호로 변환되는데, 이 D/A변환기는 저항(RO1)의 저항값 대신 병렬로 접속된 2b개의 전류원(AO1)으로 구성된 제어회로(11b)와는 다른 구성을 갖는다.
정확히 제어회로(11b)는 2b개의 전류원(AO1)과 저항(RO1) 및 전압비교기(CO1)로 구성된 D/A변환부(13)에 있는 각 전류원의 출력전류를 제어하도록 설계되어 있는 바, 전류원(AO1)은 전류원(A)과 동일구조이고 저항(RO1)은 저항(RO)과 동일한 것이다. 또 전류원(AO1)은 전원전위공급단자(VCC)와 저항(RO1) 사이에 병렬로 접속되어 있고, 전류원(AO1)은 전압비교기(CO1)의 출력으로 제어되는 전류를 공급하게 된다. 그러므로 제어회로(11b)는 D/A변환부(13)에 있는 전류원(A)의 출력전류를 설정된 값으로 셋트하게 된다.
전류원(A, AO, AO1)은 제2도에 도시한 바와 같이 하나의 P형 MOS트랜지스터 또는 제3도에 도시한 바와 같이 두개의 P형 MOS트랜지스터로 각각 구성할 수 있고, 하나 또는 두개의 N형 MOS 트랜지스터로 구성하거나 하나 또는 두개의 바이폴라트랜지스터로 구성하여도 좋다.
더구나 이 경우에 출력저항(R1)은 제거해도 좋으며, 각 아날로그신호는 전류형태로 출력되므로 상기 실시예와 마찬가지로 동일한 장점이 있다.

Claims (6)

  1. 전원전위공급단자와 출력단자사이에 직렬로 연결된 제1전류값제어수단과 스위치소자를 갖추어 디지탈신호에 의해 결정된 상기 스위칭소자(S)의 도통상태를 제어함으로써 상기 디지탈값에 대응하는 아날로그값을 얻을 수 있는 디지탈/아날로그변환회로와, 상기 전원전위공급단자에 일단이 접속되어 상기 제1전류값제어수단(A)과 동일구성인 제2전류값제어수단(AO), 상기 제2전류값제어수단(AO)에 의한 전류출력에 대응한 전압을 발생하는 전압발생수단(RO) 및, 상기 전압발생수단(RO)에 의해서 발생된 전압과 기준전압을 비교하여 그 비교결과에 따라서 상기 제1 및 제2전류값제어수단(A, AO)을 각각 제어하는 비교수단(CO)를 구비하여 디지탈신호를 아날로그신호로 변환시키는 것을 특징으로 하는 디지탈/아날로그변환기.
  2. 제1항에 있어서, 상기 제1, 제2전류값제어수단(A, AO)은 동일크기의 MOS트랜지스터(Q2, Q0)로서 동일 반도체칩상에 형성되어 그 게이트가 상기 비교수단(CO)의 출력단자에 연결되어 있음을 특징으로 하는 디지탈/아날로그변환기.
  3. 제1항에 있어서, 상기 제1, 제2전류값제어수단은 각각 직렬로 연결된 MOS트랜지스터를 포함하게되며, 모든 MOS트랜지스터는 동일한 크기로 동일반도체칩상에 형성되고, 제1전류값제어수단(A)에 있는 제1MOS트랜지스터의 게이트와 제2전류값제어수단(AO)에 있는 제1MOS트랜지스터의 게이트는 상기 비교수단(CO)의 출력단자에 연결되며, 상기 제2전류값제어수단(AO)에 있는 상기 제2MOS트랜지스터의 게이트와 드레인이 서로 연결되고, 상기 제1전류값제어수단(A)에 있는 제2MOS트랜지스터의 게이트는 상기 제2전류값제어수단(AO)에 있는 제2MOS트랜지스터의 게이트와 드레인접속점에 연결된 것을 특징으로 하는 디지탈/아날로그변환기.
  4. 제1항에 있어서, 상기 스위치소자(S)는 그의 게이트가 복호화된 디지탈신호의 한비트를 받도록 연결된 P형 MOS트랜지스터를 포함하게 됨을 특징으로 하는 디지탈/아날로그변환기.
  5. 제1항에 있어서, 상기 제1전류값제어수단은 상기 전원전위공급단자에 일단이 연결되고, 타단이 대응하는 스위치소자(S)의 일단에 연결됨과 더불어 출력단자에 연결되며, 더불어 일단이 다른 스위치소자(S)에 연결됨과 더불어 타단이 접지단자에 연결되어, 상기 다른 스위치소자(S)가 복호화된 한비트의 반전디지탈신호에 의해 턴온/턴오프됨을 특징으로 하는 디지탈/아날로그변환기.
  6. 제1항에 있어서, 상기 기준전압은 출력단자로부터 인가되는 아날로그출력의 풀스케일에 대응하는 값을 가지게 됨을 특징으로 하는 디지탈/아날로그변환기.
KR1019880002229A 1987-03-04 1988-03-04 디지탈/아날로그변환기 KR900008821B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-47734 1987-03-04
JP62047734A JPH0810832B2 (ja) 1987-03-04 1987-03-04 デイジタル―アナログ変換器

Publications (2)

Publication Number Publication Date
KR880012020A KR880012020A (ko) 1988-10-31
KR900008821B1 true KR900008821B1 (ko) 1990-11-30

Family

ID=12783568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880002229A KR900008821B1 (ko) 1987-03-04 1988-03-04 디지탈/아날로그변환기

Country Status (5)

Country Link
US (1) US4827260A (ko)
EP (1) EP0281116B1 (ko)
JP (1) JPH0810832B2 (ko)
KR (1) KR900008821B1 (ko)
DE (1) DE3850982T2 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01220524A (ja) * 1988-02-26 1989-09-04 Nec Corp Ｄ／ａコンバータ
JPH01277027A (ja) * 1988-04-28 1989-11-07 Toshiba Corp デジタル・アナログ変換回路
JP2597712B2 (ja) * 1989-05-22 1997-04-09 株式会社東芝 ディジタル・アナログ変換器
US5001481A (en) * 1990-01-30 1991-03-19 David Sarnoff Research Center, Inc. MOS transistor threshold compensation circuit
JPH0775322B2 (ja) * 1990-02-22 1995-08-09 富士通株式会社 半導体集積回路装置
US5012178A (en) * 1990-03-19 1991-04-30 Triquint Semiconductor, Inc. Low noise DAC current source topology
US5017919A (en) * 1990-06-06 1991-05-21 Western Digital Corporation Digital-to-analog converter with bit weight segmented arrays
US5001482A (en) * 1990-06-11 1991-03-19 International Business Machines Corporation BiCMOS digital-to-analog converter for disk drive digital recording channel architecture
JPH0470215A (ja) * 1990-07-11 1992-03-05 Sony Corp Ｄ／ａ変換器
US5243239A (en) * 1991-01-22 1993-09-07 Information Storage Devices, Inc. Integrated MOSFET resistance and oscillator frequency control and trim methods and apparatus
WO1992014336A1 (en) * 1991-02-01 1992-08-20 Analog Devices, Incorporated System for developing crt color-intensity control signals in high resolution crt display equipment
US5254994A (en) * 1991-03-06 1993-10-19 Kabushiki Kaisha Toshiba Current source cell use in current segment type D and A converter
US5293166A (en) * 1992-03-31 1994-03-08 Vlsi Technology, Inc. Digital-to-analog converter and bias compensator therefor
DE59405283D1 (de) * 1993-04-22 1998-04-02 Siemens Ag Einrichtung zum Darstellen eines ersten Bildes und eines zweiten Bildes auf einem Bilschirm
US5594441A (en) * 1994-12-30 1997-01-14 Psc, Inc. D/A converter with constant gate voltage
TW331679B (en) * 1995-12-22 1998-05-11 Thomson Multimedia Sa Analog-to-digital converter.
KR100487495B1 (ko) * 1997-08-26 2005-08-24 삼성전자주식회사 디지털-아날로그변환기
US6140860A (en) * 1997-12-31 2000-10-31 Intel Corporation Thermal sensing circuit
US6154067A (en) * 1998-08-05 2000-11-28 Adaptec, Inc. Methods of and apparatus for monitoring the termination status of a SCSI bus
JP3246498B2 (ja) * 1999-11-30 2002-01-15 ヤマハ株式会社 ディジタル／アナログ変換器
US6377197B1 (en) * 2000-08-15 2002-04-23 Nokia Mobile Phones Ltd. DAC gain compensation for temperature and process variations
DE10053914C2 (de) * 2000-10-31 2003-05-22 Infineon Technologies Ag Digital/Analog-Wandler mit programmierbarer Verstärkung
KR100495500B1 (ko) * 2000-12-14 2005-06-17 매그나칩 반도체 유한회사 디지털/아날로그 변환기
JP4500439B2 (ja) * 2000-12-22 2010-07-14 川崎マイクロエレクトロニクス株式会社 半導体装置
JP4662698B2 (ja) * 2003-06-25 2011-03-30 ルネサスエレクトロニクス株式会社 電流源回路、並びに電流設定方法
TWI292146B (en) * 2003-08-13 2008-01-01 Via Tech Inc Display controller and related method for calibrating display driving voltages accordign to input resistance of a monitor
EP1748565B1 (en) * 2005-07-27 2009-10-21 Verigy (Singapore) Pte. Ltd. Digital to analog conversion using summation of multiple DACs
US8228096B2 (en) 2007-03-02 2012-07-24 Kawasaki Microelectronics, Inc. Circuit and method for current-mode output driver with pre-emphasis
JP5166898B2 (ja) * 2008-02-04 2013-03-21 三洋半導体株式会社 出力値調整回路及び電流値調整回路
CN104298287B (zh) * 2013-07-17 2016-04-20 联发科技（新加坡）私人有限公司 电流校正方法与装置及电阻校正方法与装置
US10832014B1 (en) 2018-04-17 2020-11-10 Ali Tasdighi Far Multi-quadrant analog current-mode multipliers for artificial intelligence
US10884705B1 (en) 2018-04-17 2021-01-05 Ali Tasdighi Far Approximate mixed-mode square-accumulate for small area machine learning
US11016732B1 (en) 2018-04-17 2021-05-25 Ali Tasdighi Far Approximate nonlinear digital data conversion for small size multiply-accumulate in artificial intelligence
US11144316B1 (en) 2018-04-17 2021-10-12 Ali Tasdighi Far Current-mode mixed-signal SRAM based compute-in-memory for low power machine learning
US10862501B1 (en) 2018-04-17 2020-12-08 Ali Tasdighi Far Compact high-speed multi-channel current-mode data-converters for artificial neural networks
US10848167B1 (en) 2018-04-17 2020-11-24 Ali Tasdighi Far Floating current-mode digital-to-analog-converters for small multipliers in artificial intelligence
US10826525B1 (en) 2018-04-17 2020-11-03 Ali Tasdighi Far Nonlinear data conversion for multi-quadrant multiplication in artificial intelligence
US10804925B1 (en) 2018-04-17 2020-10-13 Ali Tasdighi Far Tiny factorized data-converters for artificial intelligence signal processing
US10789046B1 (en) 2018-04-17 2020-09-29 Ali Tasdighi Far Low-power fast current-mode meshed multiplication for multiply-accumulate in artificial intelligence
US11449689B1 (en) 2019-06-04 2022-09-20 Ali Tasdighi Far Current-mode analog multipliers for artificial intelligence
US11615256B1 (en) 2019-12-30 2023-03-28 Ali Tasdighi Far Hybrid accumulation method in multiply-accumulate for machine learning
US11610104B1 (en) 2019-12-30 2023-03-21 Ali Tasdighi Far Asynchronous analog accelerator for fully connected artificial neural networks

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1572409A (ko) * 1968-04-24 1969-06-27
GB1266886A (ko) * 1968-10-03 1972-03-15
DE2803099C3 (de) * 1978-01-25 1986-07-10 Hans-Ulrich 5810 Witten Post Digital-Analog-Umsetzer in integrierter Schaltungstechnik
US4482887A (en) * 1979-02-15 1984-11-13 International Business Machines Corporation Integrated weighted current digital to analog converter
JPS56131227A (en) * 1980-03-19 1981-10-14 Hitachi Ltd Negative feedback circuit for reference voltage of da converter
US4523182A (en) * 1983-01-10 1985-06-11 Advanced Micro Devices, Inc. PROM trimmed digital-to-analog converter

Also Published As

Publication number Publication date
JPS63215224A (ja) 1988-09-07
EP0281116A3 (en) 1991-07-03
US4827260A (en) 1989-05-02
JPH0810832B2 (ja) 1996-01-31
DE3850982T2 (de) 1994-12-15
KR880012020A (ko) 1988-10-31
EP0281116A2 (en) 1988-09-07
DE3850982D1 (de) 1994-09-15
EP0281116B1 (en) 1994-08-10

Similar Documents

Publication Publication Date Title
KR900008821B1 (ko) 디지탈/아날로그변환기
US5936566A (en) Auto-reference pseudo-flash analog to digital converter
US6522280B2 (en) Adjustable digital-to-analog converter
US5874844A (en) Schmitt trigger circuit with an adjustable trigger voltage
US5218364A (en) D/a converter with variable biasing resistor
KR100484239B1 (ko) 디지털/아날로그 변환기
US7064695B2 (en) Differential switching circuit and digital-to-analog converter
US20060132343A1 (en) High speed differential resistive voltage digital-to-analog converter
JPH0377430A (ja) Ｄ／ａコンバータ
US5387912A (en) Digital-to-analog converter with reference glitch reduction
US5525986A (en) Intrinsic R2R resistance ladder digital to analog converter
KR20050082636A (ko) 아날로그-디지털 변환기
KR940003152A (ko) 수정된 부호 절대값 디지탈-아날로그 변환기 및 그 작동방법
KR910009067B1 (ko) A/d변환기
KR101939147B1 (ko) 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기
JP2002076895A (ja) 電流セル型デジタル・アナログ変換器
CN117811584B (zh) 数模转换器
KR0149707B1 (ko) 디지탈/아날로그 변환회로
KR20010042440A (ko) 전류 보상 바이어스 발생기 및 그 제공 방법
US11811420B2 (en) Digital-to-analog converter with cascaded least significant bit (LSB) interpolator circuit
US20060176202A1 (en) Digital-to-analog converter using plural transistors having the same operating characteristics
US5657018A (en) Bar graph decoder outputting thermometer code
JPH04138725A (ja) デジタル―アナログ変換装置
JP2976447B2 (ja) Ｄ／ａコンバータ
KR930005442Y1 (ko) 아날로그 디지탈 플래시 변환기용 비교기 셀

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee