KR20050082636A - 아날로그-디지털 변환기 - Google Patents

아날로그-디지털 변환기 Download PDF

Info

Publication number
KR20050082636A
KR20050082636A KR1020040011134A KR20040011134A KR20050082636A KR 20050082636 A KR20050082636 A KR 20050082636A KR 1020040011134 A KR1020040011134 A KR 1020040011134A KR 20040011134 A KR20040011134 A KR 20040011134A KR 20050082636 A KR20050082636 A KR 20050082636A
Authority
KR
South Korea
Prior art keywords
voltage
dummy
analog
offset
digital
Prior art date
Application number
KR1020040011134A
Other languages
English (en)
Other versions
KR100733427B1 (ko
Inventor
김세준
홍상훈
고재범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040011134A priority Critical patent/KR100733427B1/ko
Priority to US11/021,963 priority patent/US6930630B1/en
Publication of KR20050082636A publication Critical patent/KR20050082636A/ko
Application granted granted Critical
Publication of KR100733427B1 publication Critical patent/KR100733427B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/48—Servo-type converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 입력되는 아날로그값에 대응하여 공정변화, 온도변화, 구동전압등의 변화에 관계없이 신뢰성있는 디지털 값을 출력할 수 있는 아날로그-디지털 변환기를 제공하기 위한 것으로, 이를 위해 본 발명은 입력전압과 비교전압을 비교하기 위한 전압비교수단; 상기 전압비교기에 비교된 결과에 따라, 출력되는 2진 디지털코드를 업 또는 다운시키는 2진 업/다운 카운팅 수단; 바이어스 전압과 옵셋전압을 이용하여, 상기 업/다운 카운팅 수단에서 전달되는 2진 디지털코드를 상기 비교전압으로 변환하고, 상기 2진 디지털코드가 최대값일 때 상기 비교전압의 전압레벨인 피드백 상위 임계전압과 상기 2진 디지털코드가 최소값일 때 상기 비교전압의 전압레벨인 피드백 하위 임계전압을 출력하는 디지털-아날로그 변환수단; 및 상기 피드백 상위 임계전압과, 상기 입력전압이 가질 수 있는 최대 레벨인 상위 임계전압을 비교하여 상기 바이어스 전압을 출력하고, 상기 입력전압이 가질 수 있는 최소 레벨인 하위 임계전압과 상기 피드백 하위 임계전압을 비교하여 상기 옵셋전압을 출력하는 피드백 바이어스 수단을 구비하는 반도체 장치의 아날로그-디지털 변환기를 제공한다.

Description

아날로그-디지털 변환기{ANALOGUE-DIGITAL CONVERTER}
본 발명은 반도체 집적회로에 관한 것으로, 특히 반도체 장치의 아날로그-디지털 변환기에 관한 것이다.
주로 데이터를 디지털로 변환하여 처리하게 되는 반도체 집적회로에는 아날로그값을 디지털값으로 변환하는 아날로그-디지털 변환기가 반드시 필요하다.
아날로그값을 디지털코드로 변환하는 아날로그-디지털 변환기에는 듀얼슬로프(dual-slope) 아날로그-디지털 변환기, 트랙킹(tracking) 아날로그-디지털 변환기, 플레쉬(flash) 아날로그-디지털 변환기, 시그마-델타(sigma-delta) 아날로그-디지털 변환기등 많은 종류가 있다.
이중에서 트랙킹 아날로그-디지털 변환기는 밴드폭(bandwidth)이 매우 낮다는 단점이 있으나, 적은 면적과 전류소비로도 매우 높은 해상도(resolution)를 구현하기가 용이하다는 장점이 있다.
도1은 종래기술에 의한 아날로그-디지털 변환기를 나타내는 블럭구성도이다.
도1을 참조하여 종래기술의 아날로그-디지털 변환기의 동작을 살펴보면, 아날로그-디지털 변환기(20)의 전압비교기(21)는 입력전압(Vt)과 비교전압(Vin)을 비교하여 출력한다. 이어서 2진 업/다운 카운터(22)는 전압비교기(21)의 출력결과에 따라 출력되는 8비트의 2진 디지털신호를 업하거나 다운시킨다. 2진 업/다운 카운터에서는 구비되는 레지스터에 초기의 임의의 아날로그값에 대응하는 디지털값을 저장하고 있다가, 전압비교기(21)에서 출력되는 전압의 크기에 대응하여 출력되는 8비트의 2진 디지털신호를 업하거나 다운시킨다.
이어서 코드변환부(25)는 2진 업/다운 카운터(22)에 출력되는 2진 디지털신호중 상위 6비트의 신호를 온도계코드(thermometer)로 변환하여 세그먼트 디지털-아날로그 변환부(27)로 출력한다. 한편, 딜레이는 2진 업/다운 카운터(22)에 출력되는 하위 6비트의 2진 디지털신호를 입력받아 코드변환부(25)에서 코드가 변환되는 소정의 시간만큼 지연시켜 바이너리 디지털-아날로그 변환부(28)로 출력한다.
이렇게 2진 업/다운 카운터(220)에서 출력되는 2진 디지털 신호의 상위 6비트신호를 온도계코드로 변환하여 세그먼트 디지털-아날로그 변환부(27)로 출력시키는 이유는 2진 디지털 신호를 변환없이 바로 디지털-아날로그 변환부(27)로 출력하게 될 때 발생되는 글리치(Glitch)를 줄이기 위해서이다.
그러나 2진 업/다운 카운터(22)에서 출력되는 8비트의 2진 디지털 신호 모두를 온도계코드로 변환하게 될 때에는 회로면적이 크게 증가되기 때문에, 상위 6비트의 2진 디지털 신호만을 온도계코드로 변환하여 세크먼트 디지털-아날로그 변환부(27)로 출력하는 것이다.
아래의 표1에는 온도계코드의 일예가 도시되어 있다. 도시된 바와 같이 온도계코드는 2진 디지털신호를 디코딩하여 가중치에 해당되는 갯수만큼 하이레벨의 신호를 출력하게 된다. 온도계 코드로 디코딩한 디지털 신호를 입력받아 아날로그 신호로 변환하게 되면 변환하는 동작에서 발생되는 신호의 글리치 성분을 크게 줄일 수 있게 되는 것이다.
이진수 온도코드
D3 D2 D1 T7 T6 T5 T4 T3 T2 T1
0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 1
0 1 0 0 0 0 0 0 1 1
0 1 1 0 0 0 0 1 1 1
1 0 0 0 0 0 1 1 1 1
1 0 1 0 0 1 1 1 1 1
1 1 0 0 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
계속해서 살펴보면, 세그먼트 디지털-아날로그 변환부(27)는 온도계코드로 디코딩되어 입력되는 디지털신호에 대응하는 제1 아날로그신호(Va)를 출력하고, 바이너리 디지털-아날로그 변환부(28)에서는 딜레이(260)에서 출력되는 2진 디지털 신호를 제2 아날로그신호(Vb)를 변환하여 출력한다.
이어서 DAC로드(29)에서는 세그먼트 디지털-아날로그 변환부(27)와 바이너리 디지털-아날로그 변환부(28)에서 출력되는 제1 및 제2 아날로그신호(Va,Vb)를 조합한 하나의 아날로그신호로 출력한다. 여기서 출력된 아날로그신호는 연산증폭기(24)에 의해 버퍼링되어 전압비교기(21)의 비교전압(Vin)으로 출력된다.
한편, 변환 제어부(23)는 입력되는 인에이블 제어신호(T_enable)에 응답하여 전압비교기(21)와 2진 업/다운카운터(22)의 인에이블 상태를 제어하게 된다. 변환 제어부(23)는 아날로그값을 디지털값으로 변환할 때에만 날로그-디지털 변환부(20)를 동작시키기 위해 구비되는 블럭이다. 도1에 도시된 아날로그-디지털 변환기(20)는 아날로그값을 가지는 입력전압(Vt)에 대응하여 8비트의 디지털 신호를 출력하였으나, 회로를 꾸미기에 따라서 출력되는 디지털값의 비트수는 임의로 조정가능하다.
여기서 변환된 디지털값은 다른 회로에서 목적에 맞게 사용이 되는데, 예를 들어 입력되는 입력전압(Vt)이 동작시의 온도를 감지한 전압이라면, 변환된 디지털값을 이용하여 반도체 메모리 장치의 리프레쉬 주기를 조절하는데 사용될 수 있다.
메모리 장치는 리프레쉬 동작을 온도에 따라 서로 다른 주기로 하게 되면, 리프레쉬 동작시의 소모전류를 크게 줄일 수 있는데, 온도감지된 전압을 디지털값으로 변환하고, 변환된 디지털값을 이용하여 리프레쉬 동작의 주기를 결정할 수 있는 것이다.
이렇게 하기 위해서는 현재 감지된 온도에 대응하여 입력된 입력전압를 디지털값으로 정확하게 변환하여야 한다.
그러나, 반도체 장치의 구동전압에 따라서 입력되는 입력전압의 전압레벨이 달라질 수 있다. 또한 반도체 장치의 제조공정상의 변화등에 따라서도 입력되는 입력전압의 전압레벨이 달라질 수 있다.
따라서 도1에 도시된 아날로그-디지털변환기가 입력전압을 정확하게 디지털값으로 변환했다 하더라도 변환된 디지털값은 현재 감지한 아날로그값을 정확하게 반영하지 못할 수도 있는 것이다.
동작시의 온도를 감지하여 리프레쉬 주기를 조절하는 상기의 예에서도 입력전압이 같은 상태라도 다른 레벨로 입력될 수 있는데, 서로 다른 값으로 변환된 디지털값을 이용하여 리프레쉬 주기를 조절하게 되면 불필요한 전류를 소모시킬 수 있게 되는 것이다.
본 발명은 상기의 문제점을 해결하기 위해 제안된 것으로, 공정변화, 온도변화, 구동전압등의 변화에 관계없이 입력되는 아날로그값에 대응하여 신뢰성있는 디지털 값을 출력할 수 있는 아날로그-디지털 변환기를 제공함을 목적으로 한다.
상기의 과제를 해결하기 위하여 본 발명은 입력전압과 비교전압을 비교하기 위한 전압비교수단; 상기 전압비교기에 비교된 결과에 따라, 출력되는 2진 디지털코드를 업 또는 다운시키는 2진 업/다운 카운팅 수단; 바이어스 전압과 옵셋전압을 이용하여, 상기 업/다운 카운팅 수단에서 전달되는 2진 디지털코드를 상기 비교전압으로 변환하고, 상기 2진 디지털코드가 최대값일 때 상기 비교전압의 전압레벨인 피드백 상위 임계전압과 상기 2진 디지털코드가 최소값일 때 상기 비교전압의 전압레벨인 피드백 하위 임계전압을 출력하는 디지털-아날로그 변환수단; 및 상기 피드백 상위 임계전압과, 상기 입력전압이 가질 수 있는 최대 레벨인 상위 임계전압을 비교하여 상기 바이어스 전압을 출력하고, 상기 입력전압이 가질 수 있는 최소 레벨인 하위 임계전압과 상기 피드백 하위 임계전압을 비교하여 상기 옵셋전압을 출력하는 피드백 바이어스 수단을 구비하는 반도체 장치의 아날로그-디지털 변환기를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 아날로그-디지털 변환기의 블럭구성도이다.
도2를 참조하여 살펴보면, 본 발명의 아날로그-디지털 변환기는 외부에서 입력되는 아날로그정보를 가지고 있는 입력전압(Vtemp)만을 입력받는 것이 아니라, 입력전압(Vtemp)를 생성할 때의 상위 임계전압과 하위임계전압을 함께 입력받는다.
따라서 본 발명의 아날로그-디지털 변환기는 입력전압(Vtemp)이 감지될 때의 상,하위 임계값을 알기 때문에 입력된 입력전압이 가지고 있는 정확한 아날로그정보에 대응하는 디지털 값을 출력할 수 있는 것이다.
도3은 바람직한 실시예에 따른 아날로그-디지털 변환기를 나타내는 블럭구성도이다.
도3을 참조하여 살펴보면, 본 실시에에 따른 아날로그-디지털 변환부(200)는 입력전압(Vtemp)과 비교전압(Vin)을 비교하기 위한 전압비교기(250)와, 전압비교기(250)의 비교된 결과에 따라, 출력되는 2진 디지털코드를 업 또는 다운시키는 2진 업/다운 카운터(220)와, 바이어스 전압(Vbias)과 옵셋전압(Vos)을 이용하여, 업/다운 카운터(220)에서 전달되는 2진 디지털코드를 비교전압(Vin)으로 변환하고, 2진 디지털코드가 최대값일 때 비교전압(Vbin)의 전압레벨인 피드백 상위 임계전압(Vu-f)과 2진 디지털코드가 최소값일 때 비교전압(Vin)의 전압레벨인 피드백 하위 임계전압(Vd-f)을 출력하는 디지털-아날로그 변환부(210)와, 피드백 상위 임계전압(Vu-f)과, 입력전압(Vtemp)이 가질 수 있는 최대 레벨인 상위 임계전압(Vu)을 비교하여 바이어스 전압(Vbias)을 출력하고, 입력전압(Vin)이 가질 수 있는 최소 레벨인 하위 임계전압(Vd)과 피드백 하위 임계전압(Vd-f)을 비교하여 옵셋전압(Vos)을 출력하는 피드백 바이어스부(290)를 구비한다.
또한, 본 실시예에 따른 아날로그-디지털 변환기는 2진 업/다운 카운팅 수단에서 출력되는 코드를 온도계코드로 변환하여 디지털-아날로그 변환부(210)으로 출력하는 코드변환부(230)을 더 구비한다.
또한, 코드변환부(230)는 업/다운 카운터(220)의 출력중 상위 6비트수에 해당되는 2진 디지털코드를 온도계코드로 변환하여 출력하는 온도계 코드변환부(231)와, 코드변환부(231)에서 코드를 변환시키는 타이밍동안 코드변환부(231)에 의해 변환되지 않는 나머지 2비트의 2진 디지털코드를 지연시켜 출력하기 위해 딜레이를 구비하는 더미변환부(232)를 구비한다.
또한, 디지털-아날로그 변환부(210)는 코드변환부(230)에서 변환된 온도계코드를 제1 아날로그값(Ia1)으로 변환하여 출력하고, 온도계코드가 최대값인 경우에 대응하는 제1 아날로그값(Ia1)을 제1 더미 아날로그값(Ib1)으로 출력하는 세그먼트 디지털 아날로그-디지털 변환기(211)와, 더미변환부(240)에서 전달되는 2진 디지털코드를 제2 아날로그값(Ia2)으로 변환하여 출력하고, 2진 디지털코드가 최대값인 경우 대응되는 제2 아날로그값(Ia2)을 제2 더미 아날로그값(Ib2)으로 출력하는 2진 디지털-아날로그 변환부(212)와, 제1 및 제2 아날로그값(Ia1, Ia2)을 이용하여 비교전압(Vin)을 생성하는 메인로드부(214)와, 제1 및 제2 더미 아날로그값(Ib1, Ib2)을 이용하여 피드백 상위 임계전압(Vu-f)을 출력하는 더미 메인로드부(215)와, 옵셋전압(Vos)에 대응하여 더미 옵셋전류(Ic)를 흐르게 하기 위한 더미옵셋용 셀(213)와, 더미 옵셋전류(Ic)를 이용하여 피드백 하위 임계전압(Vd-f)을 출력하는 더미옵셋 로드부(216)를 구비한다.
여기서 제1 및 제2 아날로그값(Ia1,Ia2)은 메인로드부(214)에 흐르게 되는 전류이며, 제1 및 제2 더미아날로그값(Ib1,Ib2)은 더미 메인로드부(214)에 흐르게 되는 전류이다.
또한, 아날로그-디지털 변환부(200)는 전압비교기(250)의 동작주기를 결정하기 위한 클럭파형을 출력하는 발진기(280)를 더 구비한다. 여기서 발진기(280)는 10MHz로 동작하는 것으로 하였으며, 리프레쉬 주기조정 제어부(300)에서 출력되는 인에이블신호(ADCen)에 의해 인에이블된다. 인에이블신호(ADCen)가 입력되어 발진기(280)가 활성화되어 클럭파형이 전압비교기(250)로 입력되어야 아날로그-디지털 변환부(200)가 동작하게 되는 것이다.
또한, 아날로그-디지털 변환부(200)는 전압비교기(250)의 동작후에 소정시간 후에 업/다운카운터(220)가 동작될 수 있도록 발진기(280)의 클럭파형을 소정시간 지연시켜 출력하는 딜레이(290)를 더 구비한다.
또한, 아날로그-디지털 변환부(200)는 업/다운 카운터(220)에서 출력되는 디지털코드를 래치하기 위한 레지스터(270)를 더 구비한다.
도4는 도3에 도시된 피드백 바이어스부를 나타내는 회로도이다.
도4를 참조하여 살펴보면, 피드백 바이어스부(290)는 상위 임계전압(Vu)과 피드백 상위 임계전압(Vu-f)을 입력받아 바이어스 전압(Vbias)을 출력하는 연산증폭기(op-amp4)와, 하위 임계전압(Vd)과 피드백 하위 임계전압(Vd-f)을 입력받아 바이어스 전압(Vbias)을 출력하는 연산증폭기(op-amp5)를 구비한다.
도5는 도3에 도시된 디지털-아날로그 변환부를 자세히 나타내는 블럭구성도이다.
도5를 참조하여 살펴보면, 세그먼트 디지털-아날로그 변환부(211)는 코드변환부(230)에서 출력되는 온도계코드의 비트수에 대응하며, 온도계코드의 한 비트 신호에 응답하여 각각 소정양의 전류를 흐르게 하는 다수의 단위셀과, 옵셋전압(Vos)에 응답하여 옵셋전류를 흐르게 하는 옵셋용 셀과, 다수의 단위셀과 같은 개수로 구비되고, 임의의 단위셀과 교번하여 배치되며, 다수의 단위셀 전체가 흐르게 하는 전류량과 같은 전류량을 흐르게 하기 위한 다수의 더미셀과, 옵셋용 셀에서 흐르는 옵셋전류와 같은 양의 더미 옵셋전류를 흐르게 하기 위한 제2 더미옵셋용 셀을 구비하며, 다수의 더미셀에서 흐르는 전류와 제2 더미욥셋용 셀에서 흐르는 옵셋전류를 합하여 제1 더미아날로그값(Ib1)으로 출력한다.
2진 디지털 아날로그 변환부(212)는 더미변환부에서 전달되는 2비트의 디지털 신호(L0,L1)를 제2 아날로그값(Ia2)으로 변환하기 위한 바이너리변환부(212)와, 2비트의 디지털 신호(L0,L1)가 최대값일 때에 대응하는 제2 아날로그값(Ia2)을 제2 더미아날로그값(Ib2)으로 출력하는 더미 바이너리 변환부를 구비한다.
메인로드부(214)는 제1 및 제2 아날로그값(Ia1,Ia2)에 대응하는 비교전압(Va)을 출력하고, 더미메인로드부(215)는 제1 및 제2 더미아날로그값(Ib1,Ib2)에 대응하는 피드백 상위 임계전압(Vu-f)을 출력한다.
더미로드부(216)는 더미옵셋용 셀(213)에 흐르는 전류(Ic)에 대응하는 피드백 하위 임계전압(Vd-f)을 출력한다.
도6a과 도6b는 도3에 도시된 디지털-아날로그 변환부를 자세히 나타내는 회로도이다.
도6a를 참조하여 살펴보면, 단위셀(211)은 온도계코드의 한 비트 신호(SW1)에 응답하여 턴온되는 스위치(211-1a)와, 스위치(211-1a)와 연결되며, 바이어스 전압(Vbias)에 대응하는 전류를 흐르게 하는 전류원(211-1b)을 구비한다.
전류원(211-2)은 게이트로 바이어스 전압(Vbias)을 입력받는 모스트랜지스터(MN1)를 구비한다. 스위치(211-1a)는 모스트랜지스터(MN2)로 구성된다.
더미셀(211_2)은 게이트가 전원전압 공급단(VDD)에 연결되어 항상 턴온상태를 유지하는 더미스위치용 모스트랜지스터(MN4)와, 더미스위치 모스트랜지스터(MN4)와 직렬 연결되며, 게이트로 바이어스 전압(Vbias)을 입력받는 더미전류원용 모스트랜지스터(MN3)를 구비한다.
옵셋용 셀은 게이트로 옵셋전압(Vos)을 입력받는 옵셋용 모스트랜지스터(MN5)를 구비한다.
제2 더미옵셋용셀은 게이트로 옵셋전압(Vos)을 입력받는 더미옵셋용 모스트랜지스터(MN6)를 구비한다. 더미옵셋용 셀은 게이트로 옵셋전압(Vos)을 입력받는 더미옵셋용 모스트랜지스터(MN7)를 구비한다.
메인로드부(214)는 일측은 전원전압 공급단(VDD)에 접속되고, 타측은 다수의 단위셀 및 옵셋용 셀에 공통접속되어 다수의 단위셀 및 옵셋용 셀에 의해 흐르게 되는 전류량에 대응하는 제1 전류(Ia)를 흐르게 하기 위해 다이오드 접속된 모스트랜지스터(MN8)와, 일측이 전원전압 공급단(VDD)에 접속되며, 모스트랜지스터(MN8)와 전류미러를 형성하는 모스트랜지스터(MN9)와, 모스트랜지스터(MN9)의 타측과 접지전압 공급단(VSS)에 일측과 타측이 접속된 저항(Ra)을 구비하며, 저항의 일측단으로 제1 아날로그값에 해당되는 전압(Va)을 출력하는 것을 특징으로 한다.
더미 메인로드부(215)는 일측은 전원전압 공급단(VDD)에 접속되고, 타측은 다수의 더미셀 및 더미옵셋용 셀에 공통접속되어 다수의 더미셀 전체 및 제1 더미옵셋용셀에 흐르게 되는 전류량에 대응하는 제2 전류(Ib)를 흐르게 하기 위해 다이오드 접속된 모스트랜지스터(MN10)와, 일측이 전원전압 공급단(VDD)에 접속되며, 모스트랜지스터(MN10)와 전류미러를 형성하는 모스트랜지스터(MN11)와, 모스트랜지스터(MN11)의 타측과 접지전압 공급단(VDD)에 일측과 타측이 접속된 저항(Rb)을 구비하며, 저항(Rb)의 일측단으로 피드백 상위 임계전압(Vu-f)을 출력한다.
더미 로드부는 일측은 전원전압 공급단(VDD)에 접속되고, 타측은 제2 더미옵셋용셀에 접속되어 제2 더미옵셋용셀에 흐르게 되는 전류량에 대응하는 전류(Ic)를 흐르게 하기 위해 다이오드 접속된 모스트랜지스터(MN12)와, 일측이 전원전압 공급단(VDD)에 접속되며, 모스트랜지스터(MN13)와 전류미러를 형성하는 모스트랜지스터(MN13)와, 모스트랜지스터(MN13)의 타측과 접지전압 공급단(VSS)에 일측과 타측이 접속된 저항(Rc)을 구비하며, 저항(Rc)의 일측단으로 피드백 하위 임계전압(Vd-f)을 출력한다.
도6b를 참조하여 살펴보면, 바이너리 변환부는 게이트로 바이어스 전압(Vbias)을 입력받으며, 직렬연결된 두개의 모스트랜지스터(MN15,16)와 모스트랜지스터(MN15)와 직렬연결되며 게이트로 이진 디지털신호(L0)를 입력받는 모스트랜지스터(MN14)와, 직렬연결된 네개의 모스트랜지스터(MN18 ~ MN21)와, 모스트랜지스터(MN18)와 직렬연결되며, 게이트로 이진 디지털신호(L1)를 입력받는 모스트랜지스터(MN17)를 구비한다.
더미 바이너리 변환부는 바이너리 변환부와 같은 회로구성이며 이진 디지털 신호를 입력받지 않는 대신에 전원전압(VDD)을 입력받는다.
도7은 도3의 아날로그-디지털 변환기의 동작을 나타내는 파형도이다. 이하에서는 도5 내지 도7를 참조하여 본 실시예에 따른 아날로그-디지털 변환부의 동작에 대하여 설명한다.
먼저, 전압비교기(250)는 온도감지부(100)에서 출력되는 입력전압(Vtemp)과 비교전압(Vin)을 비교하여 카운트업신호(CountUp) 또는 카운트다운(Countup)신호를 출력한다. 이 때 사용되는 전압비교기(250)는 레일-투-레일 입력비교기(Rail-to-Rail input Comparator)형태로 접지전압부터 전원전압까지 모든 전압레벨을 비교할 수 있는 비교기이다. 이 때 입력전압(Vtemp)은 현재 온도에 대응하는 레벨을 가지는 전압이고, 비교전압(Vin)은 초기동작시에는 초기셋팅된 값에 대응하는 전압레벨이며, 리프레쉬 동작을 계속 수행할 때에는 이전 리프레쉬 동작주기에 대응하는 온도에 따른 전압레벨이다.
처음 아날로그-디지털 변환부(200)가 동작을 시작할 때에는 초기셋팅된 디지털코드에 대응하는 비교전압(Vin)이 전압비교기(250)로 입력이 되며, 한번의 리프레쉬 주기조정이 끝난 후에는 레지스터(270)에 저장된 이전의 디지털코드(이전 동작온도에 대응하는)에 대응하는 비교전압(Vin)이 전압비교기(250)로 입력이 되는 것이다.
이어서 업/다운카운트(220)은 전압비교기(250)에서 출력되는 카운트업신호(CountUp) 또는 카운트다운(Countup)신호를 입력받아 출력되는 8비트의 2진 디지털코드를 업 또는 다운시킨다.
이어서 코드변환부(230)는 업/다운 카운트(220)에서 출력되는 8비트의 디지털코드중 상위 6비트를 온도계코드로 변환시켜 출력하고, 더미 변환부(240)는 하위 2비트를 코드변환부(230)에서 코드변환이 끝날때까지 지연시킨 후에 출력한다.
표1에 온도코드의 일예를 도시하였는데, 표1을 참조하면, 본 실시예와 같이 6비트의 이진 디지털코드를 온도계코드로 변환하게 되면, 총 64비트의 신호가 필요하게 된다.
따라서 온도계코드를 이용하여 디지털코드를 아날로그값으로 변환하게 되면, 많은 비트수의 코드를 처리해야하기 때문에 회로가 복잡해져 회로의 구현이 까다롭다는 단점을 가진다. 그러나 온도계코드의 특성상 디지털코드가 증가될 때에 하나씩 출력값이 증가되기 때문에, 온도계코드를 이용하여 아날로그값으로 변환하게 되면 이진 디지털코드를 이용하여 바로 아날로그값으로 변환하는 경우보다 단조증가성이 보장되고, 변환시 글리치(glith)가 거의 없는 장점을 가지고 있다. 또한 디지털-아날로그 변환부의 내부에 구비되는 스위치를 모두 같은 크기로 설계가능한 장점이 있다.
본 실시예의 아날로그-디지털 변환부는 온도계코드로 변환시 증가되는 코드의 비트수에 따라 회로가 매우 복잡해지는 부분을 해소하기 위해 일정부분의 상위비트(6비트)는 온도계코드로 변환하여 아날로그값으로 변환시키고, 나머지 하위비트(2비트)의 디지털코드는 바로 아날로그값으로 변환하는 하이브리드(hybrid)방식을 채택하였다.
하이브리드방식의 아날로그-디지털 변환부는 코드변환에 따른 글리치를 최소화시키고, 밴드폭을 향상시킬 수 있는 등, 온도계코드를 이용하여 변환할 때의 장점과 이진 디지털코드를 바로 변환할 때의 장점을 모두 얻을 수 있게 된다.
계속해서 살펴보면, 세그먼트 디지털-아날로그 변환부(211)에서 64비트의 온도계코드에 대응하는 제1 아날로그값을 가지는 전류(Ia1)를 출력하고, 2진 디지털-아날로그 변환부(212)에서는 더미 변환부(240)에서 출력되는 2비트의 디지털코드에 대응하는 제2 아날로그값을 가지는 전류(Ia2)로 출력한다.
메인로드부(214)에서는 제1 아날로그값을 가지는 전류(Ia1)와 제2 아날로그값에 대응하는 전류(Ia2)가 합한 전류에 대응하는 비교전압(Vin)을 출력하고, 이 때 출력되는 비교전압(Vin)은 전압비교기(250)로 입력된다.
전압비교기(250)는 입력전압(Vtemp)과 비교전압(Vin)을 다시 비교하여 카운트업신호(CountUp) 또는 카운트다운(Countup)신호를 출력하고, 업/다운 카운트(220)는 이를 이용하여 디지털코드를 카운트업 또는 카운트다운시킨다.
전압비교기(250)에 입력되는 두 입력전압(Vtemp, Vin)이 같을 때까지 상기의 동작이 반복된다. 전압비교기(250)에 입력되는 비교전압(Vin)이 입력전압(Vtemp)과 같은 레벨이 될 때 업/다운 카운트(220)에서 출력되는 디지털코드가 리프레쉬 주기를 조정하기 위한 정보로 사용된다. 한편, 업/다운 카운트에서 출력되는 값이 변할 때마다 레지스터(270)에 래치가 된다.
.계속해서 디지털-아날로그 변환부(210)의 동작을 살펴본다.
세그먼트 디지털-아날로그 변환부(211)는 64개의 단위셀을 구비하여, 64비트의 온도계코드를 각각 입력받아 소정의 전류를 흐르게 한다. 옵셋용 셀은 온도감지부(100)에서 출력되는 옵셋전압(Vos)를 입력받아 옵셋전류를 흐르게 한다.
메인로드부는 64비트의 온도계코드에 의해 턴온되는 단위셀에 흐르는 전류량과 옵셋용 셀에 흐르는 옵셋전류(Ios)를 합한 전류량(Ia)에 대응하는 전압(Va)을 출력하게 된다.
또한 세그먼트 디지털-아날로그 변환부(211)에는 64개의 더미셀이 항상 턴온상태로 64개의 단위셀 상하, 좌우에 구비되어, 64개의 단위셀이 모두 턴온될 경우와 같은 전류량을 흐르게 한다. 제2 더미옵셋용 셀은 옵셋용셀이 흐르게 하는 옵셋전류와 같은 양의 전류를 흐르게 한다. 더미셀은 단위셀의 상하, 좌우에 교번하여 배치됨(Common centroid 방식)으로서 더미셀과 거의 같은 공정을 거치게 되며, 이로 인해 공정변화에 관계없이 단위셀에 흐르게 되는 전류양과 거의 같은 전류를 흐르게 한다.
더미 메인로드부는 항상 턴온상태를 유지하는 64개의 더미셀과 제2 더미옵셋용셀에 의해 흐르게 되는 전류량(Ib)에 대응하는 피드백 상위 임계전압(Vu-f)을 출력하게 된다.
즉, 피드백 상위 임계전압(Vu-f)은 코드변환부(230)에서 출력되는 64비트의 온도계코드가 모두 하아레벨인 경우, 64개의 단위셀이 모두 턴온상태일 때 메인로드부에 의해 출력되는 전압(Va)과 같은 전압레벨을 가지게 된다. 따라서 피드백 상위 임계전압(Vu-f)은 아날로그-디지털 변환부(200)에서 변환하여 출력되는 디지털코드가 최대일 때를 나타내는 전압으로서 피드백 바이어스부(290)로 전달된다.
피드백 바이어스부(290)는 피드백 상위 임계전압(Vu-f)과 상위 임계전압(Vu-f)를 입력받아 출력되는 바이어스전압(Vbais)을 보정한다.
더미옵셋용 셀(213)은 옵셋용셀과 같은 양의 전류를 흐르게 하며, 더미 로드부는 더미옵셋용 셀에 흐르게 되는 전류에 대응하는 피드백 하위 임계전압(Vd-f)을 피드백 바이어스부(290)로 출력한다.
결국 피드백 하위 임계전압(Vd-f)은 64비트의 온도계코드가 모두 로우레벨로 되어 모든 단위셀에서 전류가 흐르지 않고 단지 옵셋용셀에만 전류가 흐를 때에 메인로드부에 출력되는 전압(Va)과 같은 레벨의 전압이다.
따라서 피드백 하위 임계전압(Vd-f)은 아날로그-디지털 변환부(200)에서 변환하여 출력되는 디지털코드가 최소일 때를 대응하는 전압으로서 피드백 바이어스부(290)로 출력된다. 피드백 바이어스부(100)는 피드백 하위 임계전압(Vd-f)을 입력받아 출력되는 옵셋전압(Vos)의 전압레벨을 보정한다.
이상에서 살펴본 바와 같이, 본 실시예에 따른 아날로그-디지털 변환부(200)는 입력전압(Vtemp)을 디지털코드으로 변환시킬 때, 피드백 바이어스부(290)에서 출력되는 바이어스 전압(Vias)과 옵셋전압(Vos)을 기준으로 디지털값으로 변환시킨다.
또한, 피드백 바이어스부(290)에서는 디지털-아날로그 변환부(210)에서 출력되는 피드백 상위 임계전압(Vu-f)과 피드백 하위 임계전압(Vos)을 이용하여 출력되는 바이어스 전압(Vias)과 옵셋전압(Vos)을 보정하게 된다.
이로 인하여, 본 실시예에 따른 아날로그-디지털 변환기는 공정변화 또는 구동전압의 변화로 인해 같은 아날로그정보이면서도 입력되는 입력전압(Vtemp)의 레벨이 달라지게 되는 경우라도, 입력전압(Vtemp)의 상위 임계전압과 하위임계전압을 함께 입력받아 바이어스 전압과 옵셋전압을 정하게 됨으로서, 항상 같은 아날로그정보는 같은 디지털값으로 변환하여 출력시킬 수 있게 된다.
여기서 얻은 디지털코드를 반도체 장치의 내부에서 처리하는데 사용하게 되면, 공정변화 및 구동전압의 변동에 관계없이 신뢰성있는 동작을 할 수 있게 되는 것이다.
계속해서 도7를 참조하여 살펴보면, 먼저, 인에이블신호(ADCen)가 활성화되어 입력되면, 발진기(280)가 동작하고, 그로 인해 전압비교기(250)과 업/다운 카운트(220)가 동작하기 시작한다.(t0)
이어서 입력되는 상위 임계전압(Vu)과 하위 임계전압(Vd)을 입력받아 바이어스 전압과 옵셋전압을 출력한다.(t1) 이어서 입력되는 입력전압(Vtemp)과 기본적으로 셋팅된 비교전압(Vin)과 비교하기 시작한다.(t1)
아날로그-디지털 변환부(200)에서는 비교전압(Vin)의 전압레벨을 조정하여 입력전압(Vtemp)과 같은 레벨이 될 때까지 계속 비교한다.
입력전압(Vtemp)과 비교전압(Vin)의 전압레벨이 같을 때 비교동작을 중지한다.(t2), 이 때 래치된 디지털 값이 입력되는 입력전압(Vin)이 가지고 있는 아날로그정보를 정확하게 나타내는 값이다. 이어서 인에이블신호(ADCen)가 비활성화 상태(t3)로 입력되어 발진기의 동작을 중지시킨다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명의 아날로그-디지털 변환기는 아날로그값과 그 아날로그값을 생성하는데 있어서 사용되었던 상위 임계값과 하위 임계값을 함께 입력받아 이를 바이어서 전압 및 옵셋전압으로 사용하기 때문에, 공정변화와 온도변화 또는 구동전압의 변화에 관계없이 압력된 아날로그값에 대응하는 디지털값을 안정적이고 신뢰성있게 찾을 수 있다.
도1은 종래기술에 의한 아날로그-디지털 변환기를 나타내는 블럭구성도.
도2는 본 발명의 아날로그-디지털 변환기의 블럭구성도.
도3은 바람직한 실시예에 따른 아날로그-디지털 변환기를 나타내는 블럭구성도.
도4는 도3에 도시된 피드백 바이어스부를 나타내는 회로도.
도5는 도3에 도시된 디지털-아날로그 변환부를 나타내는 블럭구성도.
도6a과 도6b는 도3에 도시된 디지털-아날로그 변환부를 나타내는 회로도.
도7은 도3의 아날로그-디지털 변환기의 동작을 나타내는 파형도.
* 도면의 주요부분에 대한 부호의 설명 *
Ra,Rb,Rc : 저항
MN1 ~ MN21 : 앤모스트랜지스터

Claims (19)

  1. 입력전압과 비교전압을 비교하기 위한 전압비교수단;
    상기 전압비교기에 비교된 결과에 따라, 출력되는 2진 디지털코드를 업 또는 다운시키는 2진 업/다운 카운팅 수단;
    바이어스 전압과 옵셋전압을 이용하여, 상기 업/다운 카운팅 수단에서 전달되는 2진 디지털코드를 상기 비교전압으로 변환하고, 상기 2진 디지털코드가 최대값일 때 상기 비교전압의 전압레벨인 피드백 상위 임계전압과 상기 2진 디지털코드가 최소값일 때 상기 비교전압의 전압레벨인 피드백 하위 임계전압을 출력하는 디지털-아날로그 변환수단; 및
    상기 피드백 상위 임계전압과, 상기 입력전압이 가질 수 있는 최대 레벨인 상위 임계전압을 비교하여 상기 바이어스 전압을 출력하고, 상기 입력전압이 가질 수 있는 최소 레벨인 하위 임계전압과 상기 피드백 하위 임계전압을 비교하여 상기 옵셋전압을 출력하는 피드백 바이어스 수단
    을 구비하는 반도체 장치의 아날로그-디지털 변환기.
  2. 제 1 항에 있어서,
    상기 피드백 바이어스 수단은
    상기 상위 임계전압과 상기 피드백 상위 임계전압을 입력받아 상기 바이어스 전압을 출력하는 제1 연산증폭기; 및
    상기 하위 임계전압과 상기 피드백 하위 임계전압을 입력받아 상기 옵셋전압을 출력하는 제2 연산증폭기를 구비하는 것을 특징으로 하는 아날로그-디지털 변환기.
  3. 제 1 항에 있어서,
    상기 아날로그-디지털 변환기는
    상기 2진 업/다운 카운팅 수단에서 출력되는 코드를 온도계코드로 변환하여 상기 디지털-아날로그 변환수단으로 출력하는 코드변환수단을 더 구비하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  4. 제 3 항에 있어서,
    상기 코드변환수단은
    상기 업/다운 카운터의 출력중 소정의 상위비트수에 해당되는 2진 디지털코드를 온도계코드로 변환하여 출력하는 온도계 코드변환부;
    상기 온도계 코드변환부에서 코드를 변환시키는 타이밍동안 상기 코드변환부에 의해 변환되지 않는 나머지 2진 디지털코드를 지연시켜 출력하기 위해 딜레이를 구비하는 더미변환부를 구비하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  5. 제 4 항에 있어서,
    상기 디지털-아날로그 변환수단은
    상기 온도계 코드변환부에서 변환된 온도계코드를 제1 아날로그값으로 변환하여 출력하고, 상기 온도계코드가 최대값인 경우에 대응되는 상기 제1 아날로그값을 제1 더미 아날로그값으로 출력하는 세그먼트 디지털 아날로그-변환기;
    상기 더미변환부에서 전달되는 2진 디지털코드를 제2 아날로그값으로 변환하여 출력하고, 상기 2진 디지털코드가 최대값인 경우 대응되는 상기 제2 아날로그값을 제2 더미 아날로그값으로 출력하는 2진 디지털-아날로그 변환부;
    상기 제1 및 제2 아날로그값을 이용하여 상기 비교전압을 생성하는 메인로드부;
    상기 제1 및 제2 더미 아날로그값을 이용하여 상기 피드백 상위 임계전압을 출력하는 더미 메인로드부;
    상기 옵셋전압에 대응하여 더미 옵셋전류를 흐르게 하기 위한 제1 더미옵셋용 셀; 및
    상기 더미 옵셋전류를 이용하여 피드백 하위 임계전압을 출력하는 더미옵셋 로드부를 구비하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  6. 제 5 항에 있어서,
    상기 세그먼트 디지털-아날로그 변환부는
    상기 온도계코드의 비트수에 대응하며, 온도계코드의 한 비트 신호에 응답하여 소정양의 전류를 흐르게 하는 다수의 단위셀;
    상기 옵셋전압에 응답하여 옵셋전류를 흐르게 하는 옵셋용 셀;
    상기 다수의 단위셀과 같은 개수로 구비되고, 임의의 단위셀과 교번하여 배치되며, 상기 다수의 단위셀에서 흐를 수 있는 전류량과 같은 전류량을 흐르게 하는 다수의 더미셀; 및
    상기 옵셋용 셀에서 흐르는 옵셋전류와 같은 더미 옵셋전류를 흐르게 하기 위한 제2 더미옵셋용 셀을 구비하며, 상기 다수의 더미셀에서 흐르는 전류와 상기 제2 더미옵셋용 셀에서 흐르는 옵셋전류량을 상기 제1 더미 아날로그값으로 출력하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  7. 제 6 항에 있어서,
    상기 단위셀은
    온도계코드의 한 비트 신호에 응답하여 턴온되는 스위치; 및
    상기 스위치와 연결되며, 상기 바이어스 전압에 대응하는 양의 전류를 흐르게 하는 전류원을 구비하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  8. 제 7 항에 있어서,
    상기 스위치는 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  9. 제 8 항에 있어서,
    상기 전류원은 게이트로 상기 바이어스 전압을 입력받는 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  10. 제 9 항에 있어서,
    상기 더미셀은
    항상 턴온상태를 유지하는 더미스위치용 모스트랜지스터; 및
    상기 더미스위치용 모스트랜지스터와 직렬연결되며, 게이트로 상기 바이어스 전압을 입력받는 더미전류원용 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  11. 제 10 항에 있어서,
    상기 옵셋용 셀은
    게이트로 상기 옵셋전압을 입력받는 옵셋용 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  12. 제 11 항에 있어서,
    상기 제1 더미옵셋용셀은
    게이트로 상기 옵셋전압을 입력받는 제1 더미옵셋용 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  13. 제 12 항에 있어서,
    상기 제2 더미옵셋용셀은
    게이트로 상기 옵셋전압을 입력받는 제2 더미옵셋용 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  14. 제 13 항에 있어서,
    상기 메인로드부는
    일측은 전원전압 공급단에 접속되고, 타측은 상기 다수의 단위셀 및 상기 옵셋용 셀에 공통접속되어 상기 다수의 단위셀 및 상기 옵셋용 셀에 의해 흐르게 되는 전류량에 대응하는 전류를 흐르게 하기 위해 다이오드 접속된 제1 모스트랜지스터;
    일측이 상기 전원전압 공급단에 접속되며, 상기 제1 모스트랜지스터와 전류미러를 형성하는 제2 모스트랜지스터; 및
    상기 제2 모스트랜지스터의 타측과 접지전압 공급단에 일측과 타측이 접속된 제1 저항을 구비하며, 상기 저항의 일측단으로 상기 제1 아날로그값에 해당되는 전압을 출력하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  15. 제 14 항에 있어서,
    상기 더미 메인로드부는
    일측은 전원전압 공급단에 접속되고, 타측은 상기 다수의 더미셀 및 상기 더미옵셋용 셀에 공통접속되어 상기 다수의 더미셀 전체 및 상기 제1 더미옵셋용셀에 흐르게 되는 전류량에 대응하는 전류를 흐르게 하기 위해 다이오드 접속된 제3 모스트랜지스터;
    일측이 상기 전원전압 공급단에 접속되며, 상기 제3 모스트랜지스터와 전류미러를 형성하는 제4 모스트랜지스터; 및
    상기 제4 모스트랜지스터의 타측과 접지전압 공급단에 일측과 타측이 접속된 제2 저항을 구비하며, 상기 제2 저항의 일측단으로 상기 피드백 상위 임계전압을 출력하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  16. 제 15 항에 있어서,
    상기 더미 로드부는
    일측은 전원전압 공급단에 접속되고, 타측은 상기 제2 더미옵셋용셀에 접속되어 상기 더미옵셋용셀에 흐르게 되는 전류량에 대응하는 전류를 흐르게 하기 위해 다이오드 접속된 제5 모스트랜지스터;
    일측이 상기 전원전압 공급단에 접속되며, 상기 제5 모스트랜지스터와 전류미러를 형성하는 제6 모스트랜지스터; 및
    상기 제6 모스트랜지스터의 타측과 접지전압 공급단에 일측과 타측이 접속된 제3 저항을 구비하며, 상기 제3 저항의 일측단으로 상기 피드백 하위 임계전압을 출력하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  17. 제 16 항에 있어서,
    상기 아날로그-디지털 변환수단은
    상기 전압비교기의 동작주기를 결정하기 위한 클럭파형을 출력하는 발진기를 더 구비하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  18. 제 17 항에 있어서,
    상기 아날로그-디지털 변환수단은
    상기 전압비교기의 동작후에 소정시간후에 상기 업/다운카운터가 동작될 수 있도록 상기 발진기의 클럭파형을 소정시간 지연시켜 출력하는 딜레이를 더 구비하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
  19. 제 18 항에 있어서,
    상기 아날로그-디지털 변환수단은
    상기 업/다운 카운터에서 출력되는 디지털코드를 래치하기 위한 레지스터를 더 구비하는 것을 특징으로 하는 반도체 장치의 아날로그-디지털 변환기.
KR1020040011134A 2004-02-19 2004-02-19 아날로그-디지털 변환기 KR100733427B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040011134A KR100733427B1 (ko) 2004-02-19 2004-02-19 아날로그-디지털 변환기
US11/021,963 US6930630B1 (en) 2004-02-19 2004-12-23 Analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040011134A KR100733427B1 (ko) 2004-02-19 2004-02-19 아날로그-디지털 변환기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083118A Division KR20060098354A (ko) 2006-08-30 2006-08-30 아날로그-디지털 변환기

Publications (2)

Publication Number Publication Date
KR20050082636A true KR20050082636A (ko) 2005-08-24
KR100733427B1 KR100733427B1 (ko) 2007-06-29

Family

ID=34825175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040011134A KR100733427B1 (ko) 2004-02-19 2004-02-19 아날로그-디지털 변환기

Country Status (2)

Country Link
US (1) US6930630B1 (ko)
KR (1) KR100733427B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100615607B1 (ko) * 2005-01-03 2006-08-25 삼성전자주식회사 데이터 변환 회로, 데이터 변환 방법, 및 이 회로를이용한 디지털 아날로그 컨버터
KR100824173B1 (ko) * 2006-08-16 2008-04-21 엘지이노텍 주식회사 디지털/아날로그 컨버터
KR100909251B1 (ko) * 2007-01-31 2009-07-23 주식회사 하이닉스반도체 아날로그-디지털 변환기 및 이를 포함하는 온도정보출력장치
KR101056886B1 (ko) * 2007-12-21 2011-08-12 산요 세미컨덕터 컴퍼니 리미티드 Ａｄ 컨버터

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101115804B1 (ko) * 2005-03-11 2012-03-09 엘지전자 주식회사 기준전압 공급회로
JP2008060884A (ja) * 2006-08-31 2008-03-13 Elpida Memory Inc 半導体集積回路
KR100956784B1 (ko) * 2008-10-14 2010-05-12 주식회사 하이닉스반도체 오프셋 조정회로 및 방법
JP5375277B2 (ja) * 2009-04-02 2013-12-25 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
US10436882B2 (en) * 2016-10-20 2019-10-08 Analog Devices Global Unlimited Company Analog-to-digital converters for LIDAR systems
JP6779816B2 (ja) * 2017-03-21 2020-11-04 キオクシア株式会社 半導体記憶装置
DE102019115612A1 (de) * 2019-06-07 2020-12-10 Technische Universität Darmstadt Analog-Digital-Wandler
US11310879B1 (en) * 2021-02-05 2022-04-19 Monolithic Power Systems, Inc. Adaptive feedback control in LED driving circuits

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69325679T2 (de) * 1992-04-30 1999-11-11 Hewlett Packard Co Analog-/Digitalwandler mit automatischer Offsetsbereichregelung
AU1074797A (en) * 1995-11-07 1997-06-05 California Institute Of Technology Capacitively coupled successive approximation ultra low power analog-to-digital converter
JPH11154866A (ja) 1997-11-19 1999-06-08 Nec Corp 逐次比較型ａｄ変換器
US6002335A (en) * 1998-02-18 1999-12-14 3M Innovative Properties Company Small magnet resensitizer apparatus for use with article surveillance systems
US6525609B1 (en) * 1998-11-12 2003-02-25 Broadcom Corporation Large gain range, high linearity, low noise MOS VGA
GB9827932D0 (en) 1998-12-19 1999-02-10 Secr Defence Analogue to digital converter and method of analogue to digital conversion
US6285311B1 (en) * 1999-04-19 2001-09-04 National Semiconductor Corporation Switched capacitor filter circuit having reduced offsets and allowing for offset compensation without a closed feedback loop
JP2001136068A (ja) 1999-11-08 2001-05-18 Matsushita Electric Ind Co Ltd 電流加算型ｄ／ａ変換器
US6448840B2 (en) * 1999-11-30 2002-09-10 Intel Corporation Adaptive body biasing circuit and method
US6404372B1 (en) 2000-08-10 2002-06-11 National Semiconductor Corporation Asynchronous A/D converter with moving window
JP3625194B2 (ja) * 2001-06-22 2005-03-02 松下電器産業株式会社 オフセット補償機能付きコンパレータおよびオフセット補償機能付きｄ／ａ変換装置
US6552676B1 (en) * 2001-09-14 2003-04-22 Nokia Corporation Method and apparatus for power reduction in switched capacitor circuits
US6593870B2 (en) * 2001-10-18 2003-07-15 Rockwell Automation Technologies, Inc. MEMS-based electrically isolated analog-to-digital converter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100615607B1 (ko) * 2005-01-03 2006-08-25 삼성전자주식회사 데이터 변환 회로, 데이터 변환 방법, 및 이 회로를이용한 디지털 아날로그 컨버터
KR100824173B1 (ko) * 2006-08-16 2008-04-21 엘지이노텍 주식회사 디지털/아날로그 컨버터
KR100909251B1 (ko) * 2007-01-31 2009-07-23 주식회사 하이닉스반도체 아날로그-디지털 변환기 및 이를 포함하는 온도정보출력장치
US7880661B2 (en) 2007-01-31 2011-02-01 Hynix Semiconductor Inc. Analog-digital converter and on-die thermal sensor including the same
KR101056886B1 (ko) * 2007-12-21 2011-08-12 산요 세미컨덕터 컴퍼니 리미티드 Ａｄ 컨버터

Also Published As

Publication number Publication date
KR100733427B1 (ko) 2007-06-29
US20050184897A1 (en) 2005-08-25
US6930630B1 (en) 2005-08-16

Similar Documents

Publication Publication Date Title
KR100666928B1 (ko) 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR900008821B1 (ko) 디지탈/아날로그변환기
US8179295B2 (en) Self-calibrated current source and DAC using the same and operation method thereof
KR100733427B1 (ko) 아날로그-디지털 변환기
US7129865B2 (en) High speed, low power comparator
US7642945B2 (en) AD converter circuit and microcontroller
US9515671B1 (en) Apparatus for gain selection with compensation for parasitic elements and associated methods
US8493251B2 (en) Self-calibrated DAC with reduced glitch mapping
US20060192590A1 (en) Differential switching circuit and digital-to-analog converter
KR100431256B1 (ko) 디지털/아날로그 변환기
US20030218559A1 (en) A/D converter circuit and current supply circuit
US6724333B1 (en) Digital-to-analog converter
US6271691B1 (en) Chopper type voltage comparison circuit
US9419636B1 (en) Clocked current-steering circuit for a digital-to-analog converter
US10833692B1 (en) Small low glitch current mode analog to digital converters for artificial intelligence
US20050219093A1 (en) Method and apparatus for combining outputs of multiple dacs for increased bit resolution
KR20060098354A (ko) 아날로그-디지털 변환기
US20060164278A1 (en) A/d converter
KR101096088B1 (ko) 저항열을 이용한 디지털-아날로그 변환기
JP2007243656A (ja) Ａ／ｄ変換器
CN106253898B (zh) 具有寄生元件补偿的用于增益选择的装置和相关方法
US5631650A (en) Sample/hold free most significant bit comparator using bisection comparators
JP2000151404A (ja) ディジタル／アナログ変換回路
CN106253899B (zh) 用于偏移微调的装置和相关方法
JP2000201076A (ja) Ａｄコンバ―タ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060731

Effective date: 20070427

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee