KR101115804B1 - 기준전압 공급회로 - Google Patents

기준전압 공급회로 Download PDF

Info

Publication number
KR101115804B1
KR101115804B1 KR1020050020726A KR20050020726A KR101115804B1 KR 101115804 B1 KR101115804 B1 KR 101115804B1 KR 1020050020726 A KR1020050020726 A KR 1020050020726A KR 20050020726 A KR20050020726 A KR 20050020726A KR 101115804 B1 KR101115804 B1 KR 101115804B1
Authority
KR
South Korea
Prior art keywords
voltage
current
feedback
operational amplifiers
switching
Prior art date
Application number
KR1020050020726A
Other languages
English (en)
Other versions
KR20060099333A (ko
Inventor
이우열
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050020726A priority Critical patent/KR101115804B1/ko
Priority to US11/373,587 priority patent/US7205922B2/en
Publication of KR20060099333A publication Critical patent/KR20060099333A/ko
Application granted granted Critical
Publication of KR101115804B1 publication Critical patent/KR101115804B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B01D35/14—Safety devices specially adapted for filtration; Devices for indicating clogging
    • B01D35/147—Bypass or safety valves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0609—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B01D35/14—Safety devices specially adapted for filtration; Devices for indicating clogging
    • B01D35/153—Anti-leakage or anti-return valves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B01D35/30—Filter housing constructions
    • B01D35/306—Filter mounting adapter
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2201/00—Details relating to filtering apparatus
    • B01D2201/34—Seals or gaskets for filtering elements
    • B01D2201/347—Radial sealings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

기준최고전압 및 기준최저전압을 발생하기 위한 제 1 기준전압 및 제 2 기준전압의 레벨이 변동되어도 안정된 기준최고전압 및 기준최저전압을 발생하여 파이프라인 ADC(Analog to Digital Converter)에 공급한다.
제 1 기준전압 및 궤환 기준최고전압을 연산 증폭하는 제 1 연산증폭기와, 제 2 기준전압 및 궤환 기준최저전압을 연산 증폭하는 제 2 연산증폭기와, 상기 제 1 및 제 2 연산증폭기의 출력신호에 따라 상기 궤환 기준최고전압 및 궤환 기준최저전압을 발생하여 상기 제 1 및 제 2 연산증폭기로 궤환시키는 궤환 기준전압 발생부와, 상기 제 1 및 제 2 연산증폭기의 출력신호에 따라 기준 최고전압 및 기준 최저전압을 발생하는 기준전압 발생부를 구비하여 제 1 및 제 2 기준전압이 변동될 경우에 궤환되는 궤환 기준최고전압 및 궤환 기준최저전압이 함께 변동되어 제 1 및 제 2 연산증폭기의 출력신호 레벨이 일정하게 유지되고, 기준전압 발생부에서 안정된 기준 최고전압 및 기준 최저전압을 발생한다.
파이프라인 ADC, 기준최고전압, 기준최저전압, 디지털 변환,

Description

기준전압 공급회로{Circuit for supplying reference voltage}
도 1은 일반적인 아날로그/디지털 변환기의 구성을 보인 블록도.
도 2는 종래의 기준전압 공급회로의 구성을 보인 회로도.
도 3은 본 발명의 기준전압 공급회로의 일 실시 예의 구성을 보인 회로도.
도 4는 본 발명의 기준전압 공급회로의 다른 실시 예의 구성을 보인 회로도.
도 5는 본 발명의 기준전압 공급회로에 사용되는 연산증폭기의 구성을 보인 상세 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
300, 310 : 제 1 및 제 2 연산증폭기 320 : 궤환 기준전압 발생부
330 : 기준전압 발생부 400 : 궤환전류 증가부
410 : 기준전류 증가부 500 : 정전류원
510 : 차동증폭기 520 : 폴디드 캐스코드 증폭기
REF1, REF2 : 제 1 및 제 2 기준전압 IC1, IC2 : 전류 제어신호
RTOP : 기준최고전압 RBOT : 기준최저전압
FRTOP : 궤환 기준최고전압 FRBOT : 궤환 기준최저전압
본 발명은 PDP(Plasma Display Panel) 또는 LCD(Liquid Crystal Display) 패널 등과 같은 평판 표시패널을 표시화면으로 사용하는 모니터 및 텔레비전 수상기 등의 영상 표시기기에 있어서, 샘플링 및 홀딩된 아날로그 신호를 디지털 신호로 변환하는 파이프라인 ADC(analog to digital converter)에 안정된 기준 최고전압 및 기준 최저전압을 공급하여 아날로그 신호를 디지털 신호로 정확하게 변환할 수 있도록 하는 기준전압 공급회로에 관한 것이다.
최근에 PDP 및 LCD 패널 등을 표시화면으로 사용하는 영상 표시기기의 시장이 급성장하고 있다. 상기 영상 표시기기에는 다양한 아날로그 신호가 입력된다. 예를 들면, NTSC 방식의 콤포넌트 신호, 휘도 및 칼라 신호, R, G, B 신호, Y, PB, PR 신호를 비롯하여 여러 종류의 아날로그 신호가 디지털 영상 표시기기에 입력될 수 있다.
그러므로 LCD 패널 및 PDP 등을 표시화면으로 사용하는 영상 표시기기들은 상기한 다양한 종류의 아날로그 신호를 표시화면으로 표시하기 위하여 디지털 신호로 변환한 후 스케일링(scaling)하고 있다.
상기 표시화면에 표시하는 영상신호의 해상도가 높아짐에 따라 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환기의 처리속도가 빨라져야 한다. 그러나 아날로그/디지털 변환기의 처리속도 증가는 신호의 왜곡을 유발하고, 이로 인하여 콘트라스트 및 밝기(brightness)가 감쇄되어 화질에 치명적인 영향을 주게 된다.
그러므로 아날로그/디지털 변환기가 빠른 속도로 아날로그 신호를 디지털 신호로 변환하면서도 신호의 왜곡이 발생되지 않도록 해야 된다.
아날로그/디지털 변환기가 디지털 신호를 아날로그 신호로 변환함에 있어서, 기준전압이 완전하게 설정되지 않을 경우에 아날로그/디지털 변환기의 이득 에러 및 오프셋 에러가 발생된다. 그러므로 기준전압의 설정은 아날로그/디지털 변환기의 설계에서 매우 중요한 요소들 중의 하나이다.
도 1은 일반적인 아날로그/디지털 변환기의 구성을 보인 블록도이다. 이에 도시된 바와 같이 아날로그 신호를 소정 주파수의 클럭신호에 따라 샘플링하고, 홀딩하여 증폭하는 SHA(Sampling and Holding Amplifier)(100)와, 상기 SHA(100)가 샘플링 및 홀딩하여 출력하는 아날로그 신호를 복수의 플래쉬 ADC(Analog to Digital Converter)(111) 및 복수의 MDAC(Multiplying Digital to Analog Converter)(113)로 디지털 신호로 변환하는 파이프라인 ADC(pipeline Analog to digital converter)(110)와, 상기 파이프라인 ADC(110)의 복수의 플래쉬 ADC(111)의 출력신호의 에러를 정정하는 DCL(Digital Correction Logic)(120)로 구성하였다.
이와 같이 구성된 아날로그/디지털 변환기는 입력되는 아날로그 신호를 SHA(100)가 클럭신호에 따라 샘플링하여 홀딩하고, 홀딩한 신호를 증폭하여 출력하게 된다.
상기 SHA(100)에서 출력되는 아날로그 신호는 파이프라인 ADC(110)의 첫 번째 플래쉬 ADC(111)가 소정 레벨을 소정 비트의 디지털 신호로 변환하고, 첫 번째 MDAC(113)가 상기 SHA(100)에서 출력되는 신호에서 상기 첫 번째 플래쉬 ADC(111)가 디지털 신호로 변환한 레벨을 감산하여 확장한 후 다음의 플래쉬 ADC(111)가 소정 레벨을 소정 비트의 디지털 신호로 변환하며, 다음의 MDAC(113)가 SHA(100)에서 출력되는 신호에서 상기 플래쉬 ADC(111)가 디지털 신호로 변환한 레벨을 감산하여 확장하는 것을 반복하면서 디지털 신호로 변환한다.
상기 복수의 플래쉬 ADC(111)가 출력하는 디지털 신호는 DCL(120)로 입력되는 것으로서 DCL(120)은 입력되는 디지털 신호의 에러를 정정하여 아날로그 신호를 디지털로 변환한 디지털 신호를 출력하게 된다.
이러한 아날로그/디지털 변환기에 있어서, 파이프라인 ADC(110)에 구비된 복수의 플래쉬 ADC(111)는 입력되는 기준전압 즉, 기준 최고전압과 기준 최저전압을 기준으로 하여 아날로그 신호를 디지털 신호로 변환하고, 또한 MDAC(113)도 출력신호의 레벨을 기준 최고전압 및 기준 최저전압 사이의 레벨을 확장하여 출력하고 있다.
그러므로 파이프라인 ADC(110)의 플래쉬 ADC(111) 및 MDAC(113)에는 레벨의 변동이 없고, 매우 안정되며, 정확한 레벨의 기준 최고전압과 기준 최저전압이 공급되어야 아날로그 신호를 정확히 디지털 신호로 변환할 수 있다.
도 2는 종래의 기준전압 공급회로도이다. 이에 도시된 바와 같이 제 1 전원단자(VDD) 및 제 2 전원단자(VSS)의 사이에 엔모스 트랜지스터(NM21), 저항(R21) 및 피모스 트랜지스터(PM21)가 순차적으로 연결된다.
그리고 상기 엔모스 트랜지스터(NM21)의 게이트에는 제 1 기준전압(REF1)이 인가되고, 상기 피모스 트랜지스터(PM21)의 게이트에 제 2 기준전압(REF2)이 인가되며, 상기 엔모스 트랜지스터(NM21)와 저항(R21)의 접속점에서 기준최고전압(RTOP)이 출력됨과 아울러 저항(R21) 및 피모스 트랜지스터(PM21)의 접속점에서 기준최저전압(RBOT)이 출력되게 구성하였다.
이와 같이 구성된 종래의 기준전압 공급회로는 제 1 전원단자(VDD) 및 제 2 전원단자(VSS)에 동작전원이 인가된 상태에서 입력되는 제 1 기준전압(REF1) 및 제 2 기준전압(REF2)이 엔모스 트랜지스터(NM21) 및 피모스 트랜지스터(PM21)의 게이트에 인가되므로 엔모스 트랜지스터(NM21) 및 피모스 트랜지스터(PM21)는 제 1 기준전압(REF1) 및 제 2 기준전압(REF2)의 레벨에 따라 소정의 전류가 흐르게 된다.
그러면, 제 1 전원단자(VDD)에서 엔모스 트랜지스터(NM21), 저항(R21) 및 피모스 트랜지스터(PM21)를 순차적으로 통해 제 2 전원단자(VSS)로 전류가 흐르게 되고, 엔모스 트랜지스터(NM21) 및 저항(R21)의 접속점과, 피모스 트랜지스터(PM21) 및 저항(R22)의 접속점에서 각기 기준최고전압(RTOP) 및 기준최저전압(RBOT)이 출력된다.
여기서, 상기 제 1 기준전압(REF1) 및 제 2 기준전압(REF2)의 레벨에 따라 엔모스 트랜지스터(NM21) 및 피모스 트랜지스터(PM21)로 흐르는 전류가 조절되어 상기 출력되는 기준최고전압(RTOP) 및 기준최저전압(RBOT)의 출력레벨이 조절된다.
그러나 상기한 종래의 기준전압 공급회로는 온도의 변화 등과 같은 환경의 변화에 따라 엔모스 트랜지스터(NM21) 및 피모스 트랜지스터(PM21)의 게이트에 인가되는 제 1 기준전압(REF1) 및 제 2 기준전압(REF2)의 레벨이 순간적으로 가변될 경우에 출력되는 기준최고전압(RTOP) 및 기준최저전압(RBOT)의 레벨도 순간적으로 가변되고, 이로 인하여 파이프라인 ADC(110)의 플래쉬 ADC(111) 및 MDAC(113)에 안정된 기준최고전압(RTOP) 및 기준최저전압(RBOT)을 공급하지 못하여 아날로그/디지털 변환기의 이득 에러 및 오프셋 에러가 발생하고, 아날로그 신호를 정확히 디지털 신호로 변환하지 못하여 표시화면에 표시되는 영상의 화질이 저하되는 등의 여러 가지 문제점이 있었다.
그리고 상기 기준최고전압(RTOP) 및 기준최저전압(RBOT)이 변동되는 것을 방지하기 위하여 집적소자의 외부에서 별도의 콘덴서를 접속할 수도 있으나, 이는 집적소자에 콘덴서를 접속하기 위한 별도의 핀을 구비해야 됨은 물론 콘덴서의 접속에 따라 기판이 커지고, 제품의 생산원가가 상승하여 가격 경쟁에서 불리하게 되는 문제점이 있었다.
그러므로 본 발명의 목적은 제 1 기준전압 및 제 2 기준전압의 레벨이 변동되어도 파이프라인 ADC에 안정된 기준최고전압 및 기준최저전압을 공급할 수 있는 기준전압 공급회로를 제공하는데 있다.
이러한 목적을 가지는 본 발명의 기준전압 공급회로는, 제 1 기준전압 및 궤환 기준최고전압을 연산 증폭하는 제 1 연산증폭기와, 제 2 기준전압 및 궤환 기준최저전압을 연산 증폭하는 제 2 연산증폭기와, 상기 제 1 및 제 2 연산증폭기의 출 력신호에 따라 상기 궤환 기준최고전압 및 궤환 기준최저전압을 발생하여 상기 제 1 및 제 2 연산증폭기로 궤환시키는 궤환 기준전압 발생부와, 상기 제 1 및 제 2 연산증폭기의 출력신호에 따라 기준 최고전압 및 기준 최저전압을 발생하는 기준전압 발생부로 구성됨을 특징으로 한다.
상기 제 1 및 제 2 연산증폭기들 각각은 제 1 바이어스 전압에 전원단자로 정전류가 흐르는 정전류원과, 상기 정전류원에 의해 정전류가 흐르면서 비반전 입력단자 및 반전 입력단자의 입력신호를 차동 증폭하는 차동 증폭기와, 상기 차동증폭기의 출력신호를 캐스코드 증폭하는 폴디드 캐스코드 증폭기로 구성됨을 특징으로 한다.
상기 궤환 기준전압 발생부는 제 1 및 제 2 전원단자의 사이에 제 1 엔모스 트랜지스터, 저항 및 제 1 피모스 트랜지스터가 직렬 접속되고, 제 1 엔모스 트랜지스터 및 제 1 피모스 트랜지스터의 게이트에 상기 제 1 및 제 2 연산증폭기의 출력단자가 접속되어, 제 1 엔모스 트랜지스터 및 저항의 접속점에서 상기 궤환 기준최고전압이 발생되고, 상기 저항 및 제 1 피모스 트랜지스터의 접속점에서 상기 궤환 기준최저전압이 발생되고, 상기 기준전압 발생부는 제 1 및 제 2 전원단자의 사이에 제 2 엔모스 트랜지스터, 저항 및 제 2 피모스 트랜지스터가 직렬 접속되고, 제 2 엔모스 트랜지스터 및 제 2 피모스 트랜지스터의 게이트에 상기 제 1 및 제 2 연산증폭기의 출력단자가 접속되어, 제 2 엔모스 트랜지스터 및 저항의 접속점에서 상기 기준최고전압이 발생되고, 상기 저항 및 제 2 피모스 트랜지스터의 접속점에서 상기 기준최저전압이 발생되는 것을 특징으로 한다.
그리고 본 발명은 상기 제 1 및 제 2 연산증폭기의 출력신호와 복수의 전류 제어신호에 따라 상기 제 1 및 제 2 연산증폭기로 궤환되는 궤환 기준최고전압 및 궤환 기준최저전압의 전류레벨을 증가시키는 궤환전류 증가부와, 상기 제 1 및 제 2 연산증폭기의 출력신호와 상기 복수의 전류 제어신호에 따라 상기 기준 최고전압 및 기준최저전압의 전류레벨을 증가시키는 기준전류 증가부를 더 포함하고, 상기 궤환전류 증가부는 복수의 전류 제어신호에 따라 상기 제 1 및 제 2 연산증폭기의 출력신호를 각기 스위칭하는 복수의 제 1 및 제 2 스위칭부와, 상기 복수의 제 1 스위칭부가 각기 스위칭하여 출력하는 스위칭 신호에 따라 하는 각기 소정 레벨의 전류가 흘러 상기 궤환 기준최고전압의 전류레벨을 증가시키는 복수의 엔모스 트랜지스터와, 상기 복수의 제 2 스위칭부가 각기 스위칭하여 출력하는 스위칭 신호에 따라 하는 각기 소정 레벨의 전류가 흘러 상기 궤환 기준최저전압의 전류레벨을 증가시키는 복수의 피모스 트랜지스터로 구성되고, 상기 기준전류 증가부는 복수의 전류 제어신호에 따라 상기 제 1 및 제 2 연산증폭기의 출력신호를 각기 스위칭하는 복수의 제 3 및 제 4 스위칭부와, 상기 복수의 제 3 스위칭부가 각기 스위칭하여 출력하는 스위칭 신호에 따라 하는 각기 소정 레벨의 전류가 흘러 상기 기준최고전압의 전류레벨을 증가시키는 복수의 엔모스 트랜지스터와, 상기 복수의 제 4 스위칭부가 각기 스위칭하여 출력하는 스위칭 신호에 따라 하는 각기 소정 레벨의 전류가 흘러 상기 기준최저전압의 전류레벨을 증가시키는 복수의 피모스 트랜지스터로 구성됨을 특징으로 한다.
이하, 첨부된 도 3 및 도 4의 도면을 참조하여 본 발명의 기준전압 공급회로를 상세히 설명한다.
도 3은 본 발명의 기준전압 공급회로의 일 실시 예의 구성을 보인 회로도이다. 이에 도시된 바와 같이 입력되는 제 1 기준전압(REF1) 및 궤환되는 궤환 기준최고전압(FRTOP)을 연산 증폭하는 제 1 연산증폭기(300)와, 입력되는 제 2 기준전압(REF2) 및 궤환되는 궤환 기준최저전압(FRBOT)을 연산 증폭하는 제 2 연산증폭기(300)와, 전원단자(VDD)(VSS)의 사이에 엔모스 트랜지스터(NM31), 저항(R31) 및 피모스 트랜지스터(PM31)가 직렬 접속되어 상기 연산증폭기(300)(310)의 출력신호에 따라 상기 궤환 기준최고전압(FRTOP) 및 궤환 기준최저전압(FRBOT)을 발생하고, 발생한 궤환 기준최고전압(FRTOP) 및 궤환 기준최저전압(FRBOT)을 상기 연산증폭기(300)(310)로 궤환시키는 궤환 기준전압 발생부(320)와, 전원단자(VDD)(VSS)의 사이에 엔모스 트랜지스터(NM32), 저항(R32) 및 피모스 트랜지스터(PM32)가 직렬 접속되어 상기 연산증폭기(300)(310)의 출력신호에 따라 상기 기준최고전압(RTOP) 및 기준최저전압(RBOT)을 발생하는 기준전압 발생부(330)로 구성하였다.
이와 같이 구성된 본 발명의 일 실시 예는 전원단자(VDD)(VSS)에 동작전원이 인가된 상태에서 연산증폭기(300)의 반전 입력단자(-)에 제 1 기준전압(REF1)이 인가되고, 연산증폭기(300)의 비반전 입력단자(+)에는 궤환 기준최고전압(FRTOP)이 인가된다.
그러면, 제 1 연산증폭기(300)는 제 1 기준전압(REF1) 및 궤환 기준최고전압 (FRTOP)을 연산 증폭하여 출력하고, 제 2 연산증폭기(300)의 출력신호는 궤환 기준전압 발생부(320)의 엔모스 트랜지스터(NM31)의 게이트에 인가되므로 엔모스 트랜지스터(NM31)는 연산증폭기(300)의 출력신호에 따른 소정 레벨의 전류가 흐르게 된다.
그리고 제 2 연산증폭기(310)는 제 2 기준전압(REF2) 및 궤환 기준최저전압(FRBOT)을 연산 증폭하여 출력하고, 제 2 연산증폭기(310)의 출력신호는 궤환 기준전압 발생부(320)의 피모스 트랜지스터(PM31)의 게이트에 인가되므로 피모스 트랜지스터(PM31)는 연산증폭기(310)의 출력신호에 따른 소정 레벨의 전류가 흐르게 된다.
그러면, 전원단자(VDD)에서 엔모스 트랜지스터(NM31), 저항(R31) 및 피모스 트랜지스터(PM31)를 순차적으로 통해 전원단자(VSS)로 전류가 흐르게 된다.
이와 같은 상태에서 온도의 변화 등의 환경변화 등에 따라 제 1 기준전압(REF1)의 레벨이 변동되면, 제 1 기준전압(REF1)의 레벨 변동에 따라 제 1 연산증폭기(300)의 출력신호 레벨이 가변되어 엔모스 트랜지스터(NM31)로 흐르는 전류 레벨이 가변되고, 제 1 연산증폭기(300)로 궤환되는 궤환 기준최고전압(FRTOP)이 가변되므로 제 1 연산증폭기(300)의 출력신호 레벨은 제 1 기준전압(REF1)의 레벨 변동에 관계없이 일정하게 유지된다.
그리고 제 2 기준전압(REF2)의 레벨이 변동될 경우에는 제 2 기준전압(REF2)의 레벨 변동에 따라 제 2 연산증폭기(310)의 출력신호 레벨이 가변되어 피모스 트 랜지스터(PM31)로 흐르는 전류 레벨이 가변되고, 제 2 연산증폭기(310)로 궤환되는 궤환 기준최저전압(FRBOT)이 가변되므로 제 2 연산증폭기(310)의 출력신호 레벨은 제 2 기준전압(REF2)의 레벨 변동에 관계없이 일정하게 유지된다.
이와 같이 일정하게 유지되는 제 1 및 제 2 연산증폭기(300)(310)의 출력신호는 기준전압 발생부(330)의 엔모스 트랜지스터(NM32) 및 피모스 트랜지스터(PM32)의 게이트에 인가되므로 전원단자(VDD)에서 엔모스 트랜지스터(NM32), 저항(R32) 및 피모스 트랜지스터(PM32)를 순차적으로 통해 전원단자(VSS)로 항상 일정한 레벨의 전류가 흐르게 되고, 안정된 기준 최고전압(RTOP) 및 기준최저전압(RBOT)이 출력된다.
도 4는 본 발명의 기준전압 공급회로의 다른 실시 예의 구성을 보인 회로도이다. 이에 도시된 바와 같이 본 발명의 다른 실시 예는 상기 제 1 및 제 2 연산증폭기(300)(310)의 출력신호와 전류 제어신호(IC1, IC2)에 따라 상기 제 1 및 제 2 연산증폭기(300)(310)로 궤환되는 궤환 기준최고전압(FRTOP) 및 궤환 기준최저전압(FRBOT)의 전류레벨을 증가시키는 궤환전류 증가부(400)와, 상기 제 1 및 제 2 연산증폭기(300)(310)의 출력신호와 전류 제어신호(IC1, IC2)에 따라 기준 최고전압(RTOP) 및 기준최저전압(RBOT)의 전류레벨을 증가시키는 기준전류 증가부(410)를 더 구비한다.
상기 궤환전류 증가부(400)는, 전류 제어신호(IC1)(IC2)에 따라 상기 제 1 연산증폭기(300)의 출력신호를 스위칭하는 제 1 스위칭부(SW41, SW42)와, 상기 스 위칭부(SW41, SW42)가 스위칭하는 제 1 연산증폭기(300)의 출력신호에 따라 상기 궤환 기준최고전압(FRTOP)의 전류레벨을 증가시키는 엔모스 트랜지스터(NM41, NM42)와, 전류 제어신호(IC1)(IC2)에 따라 상기 제 2 연산증폭기(310)의 출력신호를 스위칭하는 제 2 스위칭부(SW43, SW44)와, 상기 스위칭부(SW43, SW44)가 스위칭하는 제 2 연산증폭기(310)의 출력신호에 따라 상기 궤환 기준최저전압(FRBOT)의 전류레벨을 증가시키는 피모스 트랜지스터(PM41, PM42)로 구성하였다.
그리고 상기 기준전류 증가부(410)는, 전류 제어신호(IC1)(IC2)에 따라 상기 제 1 연산증폭기(300)의 출력신호를 스위칭하는 제 3 스위칭부(SW45, SW46)와, 상기 스위칭부(SW45, SW46)가 스위칭하는 제 1 연산증폭기(300)의 출력신호에 따라 상기 기준최고전압(RTOP)의 전류레벨을 증가시키는 엔모스 트랜지스터(NM43, NM44)와, 전류 제어신호(IC1)(IC2)에 따라 상기 제 2 연산증폭기(310)의 출력신호를 스위칭하는 제 2 스위칭부(SW47, SW48)와, 상기 스위칭부(SW47, SW48)가 스위칭하는 제 2 연산증폭기(310)의 출력신호에 따라 상기 기준최저전압(RBOT)의 전류레벨을 증가시키는 피모스 트랜지스터(PM43, PM44)로 구성하였다.
이와 같이 구성된 본 발명의 다른 실시 예는 아날로그/디지털 변환기의 처리속도에 따라 기준최고전압(RTOP) 및 기준최저전압(RBOT)의 전류레벨을 증가시키는 것이다. 즉, 아날로그/디지털 변환부가 아날로그 신호를 디지털 신호로 변환하는 처리속도가 느릴 경우에 낮은 전류레벨의 기준최고전압(RTOP) 및 기준최저전압(RBOT)을 공급하여도 아날로그 신호를 정확히 디지털 신호로 변환할 수 있다.
그러나 아날로그/디지털 변환기의 처리속도가 빨라질 경우에 충분한 전류레 벨의 기준최고전압(RTOP) 및 기준최저전압(RBOT)을 공급해야 되는 것으로서 아날로그/디지털 변환기의 처리속도에 비례하여 증가하는 전류레벨의 기준최고전압(RTOP) 및 기준최저전압(RBOT)을 공급해야 된다.
이를 위하여 본 발명의 다른 실시 예는 아날로그/디지털 변환기의 처리속도에 따라 전류 제어신호(IC1)만 입력되거나 또는 전류 제어신호(IC1, IC2)가 모두 입력되어 스위칭부(SW41～SW48)를 스위칭시킨다.
여기서, 전류 제어신호(IC1)가 모두 고전위로 입력되어 스위칭부(SW41, SW43, SW45, SW47)가 접속되었다고 가정하면, 제 1 연산증폭기(300)의 출력신호가 스위칭부(SW41)(SW45)를 통해 엔모스 트랜지스터(NM41)(NM43)의 게이트에 인가되므로 엔모스 트랜지스터(NM41)(NM43)로 소정 레벨의 전류가 흐르게 되어 제 1 연산증폭기(300)로 궤환되는 궤환 기준최고전압(FRTOP)과 기준최고전압(RTOP)의 전류레벨이 증가하게 되고, 또한 제 2 연산증폭기(310)의 출력신호가 스위칭부(SW41)(SW43)를 통해 엔모스 트랜지스터(NM41)(NM43)의 게이트에 인가되므로 엔모스 트랜지스터(NM43)(NM47)로 소정 레벨의 전류가 흐르게 되어 제 2 연산증폭기(310)로 궤환되는 궤환 기준최저전압(FRBOT)과 기준최저전압(RBOT)의 전류레벨이 증가하게 된다.
그리고 전류 제어신호(IC1, IC2)가 모두 고전위로 입력되어 스위칭부(SW41～SW48)가 모두 접속되면, 연산증폭기(300, 310)의 출력신호의 레벨에 따라 엔모스 트랜지스터(NM41～NM44) 및 피모스 트랜지스터(PM41～PM44)로 모두 소정 레벨의 전류가 흘러 연산증폭기(300)(310)로 궤환되는 궤환 기준최고전압(FRTOP) 및 궤환 기준최저전압(FRBOT)과, 기준최고전압(RTOP) 및 기준최저전압(RBOT)의 전류레벨을 증 가시키게 된다.
도 5는 본 발명의 기준전압 공급회로에 사용되는 제 1 및 제 2 연산증폭기(300, 310)의 구성을 보인 상세 회로도이다. 이에 도시된 바와 같이 본 발명의 제 1 및 제 2 연산증폭기(300, 310)는 제 1 바이어스 전압(BIAS1)에 전원단자(VSS)로 정전류가 흐르는 정전류원(500)과, 상기 정전류원(500)에 의해 정전류가 흐르면서 비반전 입력단자(+) 및 반전 입력단자(-)의 입력신호를 엔모스 트랜지스터(NM52)(NM53)로 차동 증폭하는 차동 증폭기(510)와, 상기 차동증폭기(510)의 출력신호를 캐스코드(cascode) 증폭하는 폴디드(folded) 캐스코드 증폭기(520)로 구성하였다.
상기 폴디드 캐스코드 증폭기(520)는, 전원단자(VDD)(VSS)의 사이에 피모스 트랜지스터(PM51, PM52)(PM53, PM54) 및 엔모스 트랜지스터(NM54, NM55)(NM56, NM57)가 직렬 접속되어 피모스 트랜지스터(PM51, PM52)(PM53, PM54) 및 엔모스 트랜지스터(NM54, NM55)의 게이트에 제 2, 제 3 및 제 4 바이어스 전압(BIAS2)(BIAS3)(BIAS4)이 각기 인가되게 접속되고, 피모스 트랜지스터(PM51, PM53)(PM52, PM54)의 접속점에 상기 차동증폭기(510)의 출력단자가 접속되고, 상기 피모스 트랜지스터(PM53) 및 엔모스 트랜지스터(NM54)의 접속점이 상기 엔모스 트랜지스터(NM56, NM57)의 게이트에 접속되어 피모스 트랜지스터(PM54) 및 엔모스 트랜지스터(NM55)의 접속점에서 출력신호가 출력되게 구성하였다.
이와 같이 구성된 본 발명의 제 1 및 제 2 연산증폭기(300, 310)는 전원단자 (VDD)(VSS)에 동작전원이 인가된 상태에서 제 1 바이어스 전압(BIAS1)에 따라 정전류원(500)의 엔모스 트랜지스터(NM51)로 소정 레벨의 정전류가 흐르게 된다.
이와 같은 상태에서 비반전 입력단자(+) 및 반전 입력단자(-)로 소정 레벨의 신호가 입력되면, 차동증폭기(510)는 상기 정전류원(500)에 의해 정전류가 흐르면서 상기 비반전 입력단자(+) 및 반전 입력단자(-)의 신호를 차동 증폭하여 출력하고, 차동증폭기(510)의 출력신호는 폴디드 캐스코드 증폭기(520)에 입력되어 캐스코드 증폭된 후 출력된다.
이러한 본 발명의 제 1 및 제 2 연산증폭기(300, 310)는 차동증폭기(510)로 비반전 입력단자(+) 및 반전 입력단자(-)의 신호를 차동 증폭하고, 차동증폭기(510)의 출력신호를 폴디드 캐스코드 증폭기(520)로 다시 증폭하여 출력함으로써 높은 이득과, 빠른 속도로 동작하여 안정된 기준 최고전압(RTOP) 및 기준최저전압(RBOT)을 출력할 수 있다.
한편, 상기에서는 본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
이상에서 설명한 바와 같이 본 발명은 입력되는 제 1 및 제 2 기준전압이 순간적으로 변동되어도 이를 보상하여 출력되는 기준최고전압 및 기준최저전압의 레 벨은 변동되지 않도록 함으로써 파이프라인 ADC에 안정된 기준최고전압 및 기준최저전압을 공급하여 아날로그 신호를 안정되고, 정확히 디지털 신호로 변환할 수 있다.

Claims (7)

  1. 삭제
  2. 제 1 기준전압 및 궤환 기준최고전압을 연산 증폭하는 제 1 연산증폭기;
    제 2 기준전압 및 궤환 기준최저전압을 연산 증폭하는 제 2 연산증폭기;
    상기 제 1 및 제 2 연산증폭기의 출력신호에 따라 상기 궤환 기준최고전압 및 궤환 기준최저전압을 발생하여 상기 제 1 및 제 2 연산증폭기로 궤환시키는 궤환 기준전압 발생부; 및
    상기 제 1 및 제 2 연산증폭기의 출력신호에 따라 기준 최고전압 및 기준 최저전압을 발생하는 기준전압 발생부를 포함하고,
    상기 제 1 및 제 2 연산증폭기들 각각은,
    제 1 바이어스 전압에 전원단자로 정전류가 흐르는 정전류원;
    상기 정전류원에 의해 정전류가 흐르면서 비반전 입력단자 및 반전 입력단자의 입력신호를 차동 증폭하는 차동 증폭기; 및
    상기 차동증폭기의 출력신호를 캐스코드 증폭하는 폴디드 캐스코드 증폭기로 구성됨을 특징으로 하는 기준전압 공급회로.
  3. 제 2 항에 있어서, 상기 궤환 기준전압 발생부는;
    제 1 및 제 2 전원단자의 사이에 제 1 엔모스 트랜지스터, 저항 및 제 1 피모스 트랜지스터가 직렬 접속되고, 제 1 엔모스 트랜지스터 및 제 1 피모스 트랜지스터의 게이트에 상기 제 1 및 제 2 연산증폭기의 출력단자가 접속되어, 제 1 엔모스 트랜지스터 및 저항의 접속점에서 상기 궤환 기준최고전압이 발생되고, 상기 저항 및 제 1 피모스 트랜지스터의 접속점에서 상기 궤환 기준최저전압이 발생되는 것을 특징으로 하는 기준전압 공급회로.
  4. 제 2 항에 있어서, 상기 기준전압 발생부는;
    제 1 및 제 2 전원단자의 사이에 제 2 엔모스 트랜지스터, 저항 및 제 2 피모스 트랜지스터가 직렬 접속되고, 제 2 엔모스 트랜지스터 및 제 2 피모스 트랜지스터의 게이트에 상기 제 1 및 제 2 연산증폭기의 출력단자가 접속되어, 제 2 엔모스 트랜지스터 및 저항의 접속점에서 상기 기준최고전압이 발생되고, 상기 저항 및 제 2 피모스 트랜지스터의 접속점에서 상기 기준최저전압이 발생되는 것을 특징으로 하는 기준전압 공급회로.
  5. 제 2 항에 있어서,
    상기 제 1 및 제 2 연산증폭기의 출력신호와 복수의 전류 제어신호에 따라 상기 제 1 및 제 2 연산증폭기로 궤환되는 궤환 기준최고전압 및 궤환 기준최저전압의 전류레벨을 증가시키는 궤환전류 증가부; 및
    상기 제 1 및 제 2 연산증폭기의 출력신호와 상기 복수의 전류 제어신호에 따라 상기 기준 최고전압 및 기준최저전압의 전류레벨을 증가시키는 기준전류 증가부를 더 포함하는 것을 특징으로 하는 기준전압 공급회로.
  6. 제 5 항에 있어서, 상기 궤환전류 증가부는;
    복수의 전류 제어신호에 따라 상기 제 1 및 제 2 연산증폭기의 출력신호를 각기 스위칭하는 복수의 제 1 및 제 2 스위칭부;
    상기 복수의 제 1 스위칭부가 각기 스위칭하여 출력하는 스위칭 신호에 따라 하는 각기 소정 레벨의 전류가 흘러 상기 궤환 기준최고전압의 전류레벨을 증가시키는 복수의 엔모스 트랜지스터; 및
    상기 복수의 제 2 스위칭부가 각기 스위칭하여 출력하는 스위칭 신호에 따라 하는 각기 소정 레벨의 전류가 흘러 상기 궤환 기준최저전압의 전류레벨을 증가시키는 복수의 피모스 트랜지스터로 구성됨을 특징으로 하는 기준전압 공급회로.
  7. 제 5 항에 있어서, 상기 기준전류 증가부는;
    복수의 전류 제어신호에 따라 상기 제 1 및 제 2 연산증폭기의 출력신호를 각기 스위칭하는 복수의 제 3 및 제 4 스위칭부;
    상기 복수의 제 3 스위칭부가 각기 스위칭하여 출력하는 스위칭 신호에 따라 하는 각기 소정 레벨의 전류가 흘러 상기 기준최고전압의 전류레벨을 증가시키는 복수의 엔모스 트랜지스터; 및
    상기 복수의 제 4 스위칭부가 각기 스위칭하여 출력하는 스위칭 신호에 따라 하는 각기 소정 레벨의 전류가 흘러 상기 기준최저전압의 전류레벨을 증가시키는 복수의 피모스 트랜지스터로 구성됨을 특징으로 하는 기준전압 공급회로.
KR1020050020726A 2005-03-11 2005-03-11 기준전압 공급회로 KR101115804B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050020726A KR101115804B1 (ko) 2005-03-11 2005-03-11 기준전압 공급회로
US11/373,587 US7205922B2 (en) 2005-03-11 2006-03-10 Reference voltage supplying circuit and analog-to-digital converter equipped therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050020726A KR101115804B1 (ko) 2005-03-11 2005-03-11 기준전압 공급회로

Publications (2)

Publication Number Publication Date
KR20060099333A KR20060099333A (ko) 2006-09-19
KR101115804B1 true KR101115804B1 (ko) 2012-03-09

Family

ID=36970248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050020726A KR101115804B1 (ko) 2005-03-11 2005-03-11 기준전압 공급회로

Country Status (2)

Country Link
US (1) US7205922B2 (ko)
KR (1) KR101115804B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042815A (ja) * 2006-08-10 2008-02-21 Oki Electric Ind Co Ltd 基準電圧発生回路及びそれを用いたパイプライン型アナログ／ディジタル変換器
TWI338457B (en) * 2007-04-12 2011-03-01 Novatek Microelectronics Corp Reference voltage generator for analog-to-digital converter circuit
KR100969964B1 (ko) * 2007-11-23 2010-07-15 한국전자통신연구원 저전력 특성을 갖는 저손실 전압 레귤레이터
CN101669282B (zh) * 2007-12-19 2012-07-25 松下电器产业株式会社 运算放大器、管线型ad转换器
JP2010268387A (ja) * 2009-05-18 2010-11-25 Panasonic Corp 基準電圧発生回路およびａ／ｄ変換器ならびにｄ／ａ変換器
KR101331207B1 (ko) * 2009-07-27 2013-11-20 한국전자통신연구원 레퍼런스 전압 공급 회로
KR101840698B1 (ko) * 2012-07-11 2018-03-22 한국전자통신연구원 혼합형 아날로그 디지털 변환 장치 및 그것의 동작 방법
US9397682B2 (en) * 2014-04-25 2016-07-19 Analog Devices, Inc. Reference buffer with wide trim range
GB2591297B (en) * 2020-01-27 2022-06-08 Thermo Fisher Scient Bremen Gmbh Voltage supply
US11757459B2 (en) 2022-02-17 2023-09-12 Caelus Technologies Limited Cascode Class-A differential reference buffer using source followers for a multi-channel interleaved Analog-to-Digital Converter (ADC)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030231051A1 (en) * 2002-06-14 2003-12-18 Broadcom Corporation Reference ladder having improved feedback stability

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733427B1 (ko) * 2004-02-19 2007-06-29 주식회사 하이닉스반도체 아날로그-디지털 변환기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030231051A1 (en) * 2002-06-14 2003-12-18 Broadcom Corporation Reference ladder having improved feedback stability

Also Published As

Publication number Publication date
KR20060099333A (ko) 2006-09-19
US20060202876A1 (en) 2006-09-14
US7205922B2 (en) 2007-04-17

Similar Documents

Publication Publication Date Title
KR101115804B1 (ko) 기준전압 공급회로
US7154294B2 (en) Comparators capable of output offset calibration
US20100164770A1 (en) Multi-stage comparator with offset canceling capacitor across secondary differential inputs for high-speed low-gain compare and high-gain auto-zeroing
US9264002B2 (en) Apparatus and methods for improving common mode rejection ratio
KR100940475B1 (ko) Ａ/ｄ 변환기
US20070035342A1 (en) Differential amplifier offset voltage minimization independently from common mode voltage adjustment
CN109388173B (zh) 电流补偿电路
KR101562898B1 (ko) Ｏｐ 앰프
US8009071B2 (en) Gain circuit
US10840866B2 (en) Amplifier circuit arrangement and method to calibrate the same
KR940002137B1 (ko) 온도변화에 의존하는 출력변화를 보상하는 회로를 갖는 d/a변환기.
JPH11122048A (ja) 定電流源回路とそれを用いたディジタル／アナログ変換回路
TWI293521B (en) Electronic circuit device
US7250894B2 (en) Matching circuit for two-channel analog to digital converters
US7701370B2 (en) Current output circuit with bias control and method thereof
JP2010175572A (ja) 光検出回路及び自動調光回路
WO2009096192A1 (ja) バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置
US11750160B1 (en) Gain-boosted class-AB differential residue amplifier in a pipelined Analog-to-Digital Converter (ADC) using switched-capacitor common-mode feedback to eliminate tail current sources
JP5802180B2 (ja) 半導体集積回路およびイメージセンサ
CN111399582B (zh) 一种可编程电流源
KR100636540B1 (ko) 오프셋 조절장치
KR20060099303A (ko) 멀티플라잉 디지털/아날로그 변환기
KR20060099018A (ko) 샘플링/홀딩용 증폭기
KR20060099023A (ko) 아날로그/디지털 변환기의 오프셋 조절회로
KR20060099307A (ko) 멀티플라잉 디지털/아날로그 변환기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160122

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180112

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee