JP2976447B2 - Ｄ／ａコンバータ - Google Patents
Ｄ／ａコンバータInfo
- Publication number
- JP2976447B2 JP2976447B2 JP1210349A JP21034989A JP2976447B2 JP 2976447 B2 JP2976447 B2 JP 2976447B2 JP 1210349 A JP1210349 A JP 1210349A JP 21034989 A JP21034989 A JP 21034989A JP 2976447 B2 JP2976447 B2 JP 2976447B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- constant current
- converter
- input
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はD/Aコンバータに関し、特に抵抗ラダーおよ
び定電流源とで構成されるD/Aコンバータに関する。
び定電流源とで構成されるD/Aコンバータに関する。
従来、かかるD/Aコンバータは抵抗ラダー回路と定電
流源とを有し、ディジタル入力により電流のオン・オフ
を制御してアナログ電圧を出力として取り出す構成の回
路が知られている。
流源とを有し、ディジタル入力により電流のオン・オフ
を制御してアナログ電圧を出力として取り出す構成の回
路が知られている。
第３図はかかる従来の一例を示す５ビットのD/Aコン
バータの回路図である。
バータの回路図である。
第３図に示すように、ディジタル入力端子１〜５にデ
ィジタル信号が入力されると、スイッチ６〜10はそのデ
ィジタル信号の波高値によってオン・オフする。スイッ
チ６〜10のオンした箇所では、そのスイッチに接続され
ている定電流源41〜46が電源端子37から抵抗17〜23に電
流を流し込む。この流し込む電流値によってアナログ出
力端子39の電位が変化する。
ィジタル信号が入力されると、スイッチ６〜10はそのデ
ィジタル信号の波高値によってオン・オフする。スイッ
チ６〜10のオンした箇所では、そのスイッチに接続され
ている定電流源41〜46が電源端子37から抵抗17〜23に電
流を流し込む。この流し込む電流値によってアナログ出
力端子39の電位が変化する。
例えば、定電流源41〜46の電流値をＩ、抵抗17,18,2
0,22,23の抵抗値をＲ、抵抗19,21の抵抗値を2Rとする
と、出力端子39の電位VOUTは、 となる。ただし、D1〜D5はそれぞれディジタル入力端子
１〜５に入力されるデジタル信号の波高値であり、その
波高値は０もしくは１である。すなわち、波高値が１で
あればスイッチはオンし、波高値が０であれがスイッチ
はオフとなる。
0,22,23の抵抗値をＲ、抵抗19,21の抵抗値を2Rとする
と、出力端子39の電位VOUTは、 となる。ただし、D1〜D5はそれぞれディジタル入力端子
１〜５に入力されるデジタル信号の波高値であり、その
波高値は０もしくは１である。すなわち、波高値が１で
あればスイッチはオンし、波高値が０であれがスイッチ
はオフとなる。
上述した出力電圧VOUTについての式からもわかるよ
うに、出力端子39の電位VOUTは端子１〜５に入力される
デジタル信号の波高値によって０から まで電位が変動する。従って、このD/Aコンバータは最
大出力電圧が であり、最小分解能が であるD/Aコンバータとなる。
うに、出力端子39の電位VOUTは端子１〜５に入力される
デジタル信号の波高値によって０から まで電位が変動する。従って、このD/Aコンバータは最
大出力電圧が であり、最小分解能が であるD/Aコンバータとなる。
上述した形式のD/Aコンバータは、動作速度が速く且
つ抵抗比が1:2の抵抗と電流比が1:1の定電流源によって
構成されるため、比較的精度もとりやすく、さらに回路
規模が小さくできることもあってIC化されることが多
い。
つ抵抗比が1:2の抵抗と電流比が1:1の定電流源によって
構成されるため、比較的精度もとりやすく、さらに回路
規模が小さくできることもあってIC化されることが多
い。
上述した従来の抵抗ラダー及び定電流源とで構成され
るD/Aコンバータは、その上位ビットがいくつかの定電
流源を並列接続する構成をとっている。これはビット数
が増えていくと、最上位ビットでの抵抗の相対精度がき
びしくなるためである。従って、上記ビットは定電流源
をいくつか並列接続する重みづけ方式をとり、抵抗の相
対精度がきびしくなくても、D/Aコンバータの精度を出
させるようにしている。
るD/Aコンバータは、その上位ビットがいくつかの定電
流源を並列接続する構成をとっている。これはビット数
が増えていくと、最上位ビットでの抵抗の相対精度がき
びしくなるためである。従って、上記ビットは定電流源
をいくつか並列接続する重みづけ方式をとり、抵抗の相
対精度がきびしくなくても、D/Aコンバータの精度を出
させるようにしている。
しかしながら、ビット数が８を越えると、定電流源の
総和の精度が必要になる。
総和の精度が必要になる。
例えば、８ビットD/Aコンバータの場合、下位５ビッ
トの抵抗ラダー、上位３ビットは定電流源で構成したと
すれば、最上位ビットは定電流源が４個、７ビット目は
定電流源が２個、６ビット目は定電流源が１個の重みづ
けとなる。すなわち、このD/Aコンバータが８ビット精
度を得るためには、最上位ビットの４個の定電流源の電
流値の総和が許容できるばらつき幅は１％以下であるこ
とが必要である。従って、８ビット以上のD/Aコンバー
タをこの方式を使って精度よく作ることは困難であると
いう欠点がある。
トの抵抗ラダー、上位３ビットは定電流源で構成したと
すれば、最上位ビットは定電流源が４個、７ビット目は
定電流源が２個、６ビット目は定電流源が１個の重みづ
けとなる。すなわち、このD/Aコンバータが８ビット精
度を得るためには、最上位ビットの４個の定電流源の電
流値の総和が許容できるばらつき幅は１％以下であるこ
とが必要である。従って、８ビット以上のD/Aコンバー
タをこの方式を使って精度よく作ることは困難であると
いう欠点がある。
本発明の目的は、かかる変換精度を高めることのでき
るD/Aコンバータを提供することにある。
るD/Aコンバータを提供することにある。
本発明のD/Aコンバータは、複数のディジタル入力ス
イッチと、前記複数のディジタル入力スイッチに接続さ
れる抵抗ラダーおよび定電流源と、アナログ出力端子と
を有し、前記定電流源のうち上位ビット用の入力スイッ
チに接続される定電流源は、重み付けのために複数の定
電流源回路を並列に接続して構成されるD/Aコンバータ
において、補正用ディジタルデータを供給するEPROM
と、ROM入力端子あるいはマイコンからの入力端子，お
よび前記EPROM間に接続される第１のスイッチと、前記
第１のスイッチおよび前記EPROMに対して並列に接続さ
れ且つ前記第１のスイッチとは反対にオン／オフ制御さ
れる第２のスイッチと、前記EPROMのディジタル出力を
アナログ変換するD/A変換部と、前記D/A変換部の出力電
圧及び前記定電流源に給電されているバイアス電圧とを
加算する電圧加算器とを有し、前記上位ビット用の入力
スイッチをオン、それ以外の入力スイッチをオフにした
とき、前記アナログ出力端子の出力が所定電圧となるよ
うに、前記ROM入力端子あるいは前記マイコンからの入
力端子より前記第２のスイッチを介して前記D/A変換部
の出力を調整した後は、前記第１のスイッチを介して前
記補正用ディジタルデータを前記EPROMに書き込み、以
後前記EPROMより前記D/A変換部を介して前記電圧加算器
に入力し、その出力が上位ビットの電流値を決定する前
記定電流源回路の内の少なくとも１つの定電流源回路の
バイアス電圧を可変するように構成される。
イッチと、前記複数のディジタル入力スイッチに接続さ
れる抵抗ラダーおよび定電流源と、アナログ出力端子と
を有し、前記定電流源のうち上位ビット用の入力スイッ
チに接続される定電流源は、重み付けのために複数の定
電流源回路を並列に接続して構成されるD/Aコンバータ
において、補正用ディジタルデータを供給するEPROM
と、ROM入力端子あるいはマイコンからの入力端子，お
よび前記EPROM間に接続される第１のスイッチと、前記
第１のスイッチおよび前記EPROMに対して並列に接続さ
れ且つ前記第１のスイッチとは反対にオン／オフ制御さ
れる第２のスイッチと、前記EPROMのディジタル出力を
アナログ変換するD/A変換部と、前記D/A変換部の出力電
圧及び前記定電流源に給電されているバイアス電圧とを
加算する電圧加算器とを有し、前記上位ビット用の入力
スイッチをオン、それ以外の入力スイッチをオフにした
とき、前記アナログ出力端子の出力が所定電圧となるよ
うに、前記ROM入力端子あるいは前記マイコンからの入
力端子より前記第２のスイッチを介して前記D/A変換部
の出力を調整した後は、前記第１のスイッチを介して前
記補正用ディジタルデータを前記EPROMに書き込み、以
後前記EPROMより前記D/A変換部を介して前記電圧加算器
に入力し、その出力が上位ビットの電流値を決定する前
記定電流源回路の内の少なくとも１つの定電流源回路の
バイアス電圧を可変するように構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すD/Aコンバータの回
路図である。
路図である。
第１図に示すように、本実施例は抵抗ラダーを構成す
る抵抗17〜23と、電源端子37に接続され且つ定電流源を
構成するトランジスタ11〜16および抵抗24〜29と、ディ
ジタル信号入力端子１〜６に供給されるディジタル信号
の波高値に応じてオン・オフするスイッチ６〜10と、RO
M入力端子36からのディジタルデータを記憶し供給するE
PROM31と、このEPROM31の出力をアナログ変換するD/A変
換部30と、このD/A変換部30の出力と定電流源にバイア
ス端子38から給電されているバイアス電圧とを電圧加算
する電圧加算器40とを有している。尚、前述した端子38
は定電流源の電流値を決めるバイアス端子であり、39は
D/Aコンバータのアナログ出力電圧端子であり、また32,
33はスイッチ、34,35は各々のスイッチ32,33のオン・オ
フを制御する制御端子である。
る抵抗17〜23と、電源端子37に接続され且つ定電流源を
構成するトランジスタ11〜16および抵抗24〜29と、ディ
ジタル信号入力端子１〜６に供給されるディジタル信号
の波高値に応じてオン・オフするスイッチ６〜10と、RO
M入力端子36からのディジタルデータを記憶し供給するE
PROM31と、このEPROM31の出力をアナログ変換するD/A変
換部30と、このD/A変換部30の出力と定電流源にバイア
ス端子38から給電されているバイアス電圧とを電圧加算
する電圧加算器40とを有している。尚、前述した端子38
は定電流源の電流値を決めるバイアス端子であり、39は
D/Aコンバータのアナログ出力電圧端子であり、また32,
33はスイッチ、34,35は各々のスイッチ32,33のオン・オ
フを制御する制御端子である。
かかるD/Aコンバータにおいて、まず、端子１〜５に
０から31までのバイナリーコードを入力し、出力端子39
で各コードに対する出力電圧をモニターする。この時、
スイッチ32はオンし、スイッチ33はオフとなるように制
御端子34,35より信号を与える。また、D/A変換部30の出
力電圧を0VになるようにROM入力端子36からデータを与
える。すなわち、トランジスタ11のベース電圧は他のト
ランジスタ12〜16のベース電位と同じ電位に設定する。
０から31までのバイナリーコードを入力し、出力端子39
で各コードに対する出力電圧をモニターする。この時、
スイッチ32はオンし、スイッチ33はオフとなるように制
御端子34,35より信号を与える。また、D/A変換部30の出
力電圧を0VになるようにROM入力端子36からデータを与
える。すなわち、トランジスタ11のベース電圧は他のト
ランジスタ12〜16のベース電位と同じ電位に設定する。
次に、スイッチ６のみをオン、他のスイッチ７〜10は
オフにするデータを端子１〜５に入力し、出力端子39か
ら得られた電圧の補正を行う。まず、ROM入力端子36よ
りD/A変換部30にディジタルデータを与えて、D/Aコンバ
ータ30の出力電圧と定電流源の電流値を決めているバイ
アス電圧とを電圧加算器40により電圧加算し、トランジ
スタ11のベース電圧を調整し、再び出力端子39の出力電
圧をモニターする。この端子39の出力電圧が所定の電圧
値になるまで、D/A変換部30の出力電圧を可変し、所定
の電圧値になったら、スイッチ32がオフ、スイッチ33が
オンするように、制御端子34,35から信号を与える。そ
して、D/A変換部30に与えていたディジタルデータをEPR
OM31に書き込み、D/A変換部30に補正電圧を出力させる
ようにする。ここで、１度補正データをEPROM31に書き
込んでしまえば、EPROM31から常にトランジスタ11のベ
ース電圧を補正するためのディジタルデータがD/A変換
部30に与えるため、常に補正された電圧が出力端子39か
ら得られる。かかる端子36に与えられる補正時でのデー
タ、スイッチ32,33のオン・オフの開閉制御及び端子39
の出力電圧のモニタはすべて外部のコントローラを使っ
て行なうことができる。また、D/A変換部30はトランジ
スタ11のベースのバイアス電圧を補正するためのもので
あるから低速動作であり且つ電圧出力範囲も10数mVでよ
いので、積分型等の１チップに内蔵しやすいD/Aコンバ
ータを使うことができる。
オフにするデータを端子１〜５に入力し、出力端子39か
ら得られた電圧の補正を行う。まず、ROM入力端子36よ
りD/A変換部30にディジタルデータを与えて、D/Aコンバ
ータ30の出力電圧と定電流源の電流値を決めているバイ
アス電圧とを電圧加算器40により電圧加算し、トランジ
スタ11のベース電圧を調整し、再び出力端子39の出力電
圧をモニターする。この端子39の出力電圧が所定の電圧
値になるまで、D/A変換部30の出力電圧を可変し、所定
の電圧値になったら、スイッチ32がオフ、スイッチ33が
オンするように、制御端子34,35から信号を与える。そ
して、D/A変換部30に与えていたディジタルデータをEPR
OM31に書き込み、D/A変換部30に補正電圧を出力させる
ようにする。ここで、１度補正データをEPROM31に書き
込んでしまえば、EPROM31から常にトランジスタ11のベ
ース電圧を補正するためのディジタルデータがD/A変換
部30に与えるため、常に補正された電圧が出力端子39か
ら得られる。かかる端子36に与えられる補正時でのデー
タ、スイッチ32,33のオン・オフの開閉制御及び端子39
の出力電圧のモニタはすべて外部のコントローラを使っ
て行なうことができる。また、D/A変換部30はトランジ
スタ11のベースのバイアス電圧を補正するためのもので
あるから低速動作であり且つ電圧出力範囲も10数mVでよ
いので、積分型等の１チップに内蔵しやすいD/Aコンバ
ータを使うことができる。
第２図は本発明の第二の実施例を示すD/Aコンバータ
の回路図である。
の回路図である。
第２図に示すように、本実施例は前述した第一の実施
例と比較し、コントローラからの制御すなわち、制御端
子34,35およびROM入力端子36の制御を内蔵されたマイコ
ン50で行なうようにしたことにある。
例と比較し、コントローラからの制御すなわち、制御端
子34,35およびROM入力端子36の制御を内蔵されたマイコ
ン50で行なうようにしたことにある。
ここでは、D/Aコンバータの動作における電圧値補正
の手順はすべて前述した実施例と同様であるため省略す
る。尚、マイコン50を内蔵する技術はIC化されているこ
とから、本実施例のD/Aコンバータに内蔵することには
何ら問題はない。
の手順はすべて前述した実施例と同様であるため省略す
る。尚、マイコン50を内蔵する技術はIC化されているこ
とから、本実施例のD/Aコンバータに内蔵することには
何ら問題はない。
以上説明したように、本発明のD/Aコンバータはその
出力電圧を補正するD/A変換部とEPROMおよび電圧加算器
を内蔵することにより、定電流源の電流値を簡単に補正
することができるので、変換精度を高めることができる
という効果がある。
出力電圧を補正するD/A変換部とEPROMおよび電圧加算器
を内蔵することにより、定電流源の電流値を簡単に補正
することができるので、変換精度を高めることができる
という効果がある。
第１図は本発明の一実施例を示すD/Aコンバータの回路
図、第２図は本発明の第二の実施例を示すD/Aコンバー
タの回路図、第３図は従来の一例を示すD/Aコンバータ
の回路図である。 １〜５……デジタル信号入力端子、６〜10……スイッ
チ、11〜16及び24〜29……定電流源を構成するトランジ
スタ及び抵抗、17〜23……ラダー構成抵抗、30……D/A
変換部、31……EPROM、32,33……スイッチ、34,35……
制御端子、36……ROM入力端子、37……電源端子、38…
…バイアス端子、39……アナログ出力端子、40……電圧
加算器、50……マイコン。
図、第２図は本発明の第二の実施例を示すD/Aコンバー
タの回路図、第３図は従来の一例を示すD/Aコンバータ
の回路図である。 １〜５……デジタル信号入力端子、６〜10……スイッ
チ、11〜16及び24〜29……定電流源を構成するトランジ
スタ及び抵抗、17〜23……ラダー構成抵抗、30……D/A
変換部、31……EPROM、32,33……スイッチ、34,35……
制御端子、36……ROM入力端子、37……電源端子、38…
…バイアス端子、39……アナログ出力端子、40……電圧
加算器、50……マイコン。
Claims (1)
- 【請求項１】複数のディジタル入力スイッチと、前記複
数のディジタル入力スイッチに接続される抵抗ラダーお
よび定電流源と、アナログ出力端子とを有し、前記定電
流源のうち上位ビット用の入力スイッチに接続される定
電流源は、重み付けのために複数の定電流源回路を並列
に接続して構成されるD/Aコンバータにおいて、補正用
ディジタルデータを供給するEPROMと、ROM入力端子ある
いはマイコンからの入力端子，および前記EPROM間に接
続される第１のスイッチと、前記第１のスイッチおよび
前記EPROMに対して並列に接続され且つ前記第１のスイ
ッチとは反対にオン／オフ制御される第２のスイッチ
と、前記EPROMのディジタル出力をアナログ変換するD/A
変換部と、前記D/A変換部の出力電圧及び前記定電流源
に給電されているバイアス電圧とを加算する電圧加算器
とを有し、前記上位ビット用の入力スイッチをオン、そ
れ以外の入力スイッチをオフにしたとき、前記アナログ
出力端子の出力が所定電圧となるように、前記ROM入力
端子あるいは前記マイコンからの入力端子より前記第２
のスイッチを介して前記D/A変換部の出力を調整した後
は、前記第１のスイッチを介して前記補正用ディジタル
データを前記EPROMに書き込み、以後前記EPROMより前記
D/A変換部を介して前記電圧加算器に入力し、その出力
が上位ビットの電流値を決定する前記定電流源回路の内
の少なくとも１つの定電流源回路のバイアス電圧を可変
するようにしたことを特徴とするD/Aコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1210349A JP2976447B2 (ja) | 1989-08-14 | 1989-08-14 | Ｄ／ａコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1210349A JP2976447B2 (ja) | 1989-08-14 | 1989-08-14 | Ｄ／ａコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0373617A JPH0373617A (ja) | 1991-03-28 |
| JP2976447B2 true JP2976447B2 (ja) | 1999-11-10 |
Family
ID=16587928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1210349A Expired - Lifetime JP2976447B2 (ja) | 1989-08-14 | 1989-08-14 | Ｄ／ａコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976447B2 (ja) |
-
1989
- 1989-08-14 JP JP1210349A patent/JP2976447B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0373617A (ja) | 1991-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0281116B1 (en) | Digital-to-analog converter | |
| US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
| US20100302085A1 (en) | Field Device Having an Analog Output | |
| US4465996A (en) | High accuracy digital-to-analog converter | |
| US3995266A (en) | Device for setting an electric command variable | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| US6724333B1 (en) | Digital-to-analog converter | |
| US5257027A (en) | Modified sign-magnitude DAC and method | |
| KR0181997B1 (ko) | 에이디변환기 및 에이디변환기의 테스트방법 | |
| EP0743758B1 (en) | Quadratic digital/analog converter | |
| KR100235465B1 (ko) | 플래시형 아날로그-디지탈 변환기 | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| JP2976447B2 (ja) | Ｄ／ａコンバータ | |
| US4942397A (en) | Elimination of linearity superposition error in digital-to-analog converters | |
| CN113454562B (zh) | 用于二进制加权分压器的补偿 | |
| US4814740A (en) | Glitch occurence prevention circuit for a digital/analog converter | |
| JPS5937716A (ja) | 自動利得制御回路 | |
| JP2000353958A (ja) | サンプルホールド回路 | |
| JP3772938B2 (ja) | 利得制御回路 | |
| US20240154515A1 (en) | Trimming procedure and code reuse for highly precise dc-dc converters | |
| KR0137765B1 (ko) | 디지탈 아날로그 변환기를 갖는 전류분할회로 | |
| JPH0247909A (ja) | 基準電圧の発生回路 | |
| KR19990038892A (ko) | 아날로그 디지탈 변환기 | |
| US5610605A (en) | Analog/digital converting circuit | |
| JP2643715B2 (ja) | 比例制御弁コントローラ |