JPS5937716A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS5937716A JPS5937716A JP14838782A JP14838782A JPS5937716A JP S5937716 A JPS5937716 A JP S5937716A JP 14838782 A JP14838782 A JP 14838782A JP 14838782 A JP14838782 A JP 14838782A JP S5937716 A JPS5937716 A JP S5937716A
- Authority
- JP
- Japan
- Prior art keywords
- output
- gain control
- shift register
- circuit
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009963 fulling Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、自動利得制御回＆８（以下ＡＧＯ回路と呼ぶ
）に関するものである。
）に関するものである。
従来ＡＧＣｌ路の動作原理は第１図に示す如くである。
′ｊ″ｌわち％信号入力１は抵抗２を通してオペアンプ
−３の逆相入力に印加爆れ、一方正相入力ｋｌアース接
地されている。オペアンス３０出力２２妓、帰還抵抗６
全通し−で、オペアンプ３の逆相入力に接続されている
。
−３の逆相入力に印加爆れ、一方正相入力ｋｌアース接
地されている。オペアンス３０出力２２妓、帰還抵抗６
全通し−で、オペアンプ３の逆相入力に接続されている
。
さらにオペアンプ５の出力２２は、整流回路４に接続ぼ
れる。整流回路４の出力は基準電、圧回路８から発生す
る基学−：圧と比較され、その差だけ増幅される。この
増幅された差信号は積分回路５に入力され、ある時定数
で積分された後、帰還抵抗６に加えられ、その抵抗値を
変化させる。故に、帰還抵抗６には、電圧によって抵抗
値が変化する。
れる。整流回路４の出力は基準電、圧回路８から発生す
る基学−：圧と比較され、その差だけ増幅される。この
増幅された差信号は積分回路５に入力され、ある時定数
で積分された後、帰還抵抗６に加えられ、その抵抗値を
変化させる。故に、帰還抵抗６には、電圧によって抵抗
値が変化する。
例えばバリスタ、νＫＴなどの素子が使われることにな
る。このアンプのゲインは、抵抗２と帰還抵抗６との比
で決定さ７するわけであるが、今、人力１にオペアンプ
３を飽和させてしまうような過大入力が入ったとしよう
、するとその人力１はオペアンプ−５ＶＣよって増幅さ
れ、その出力２２には、オペアンプ３が飽和しているの
で、オペアンプ３の電源電圧付近でフラングさ７また鼓
形が得られる。これでは、入力波形１が大きく少んだ事
になってし１う。そこで、この歪んだ波形を整流回路４
に入力させ、直流にＲ換する。
る。このアンプのゲインは、抵抗２と帰還抵抗６との比
で決定さ７するわけであるが、今、人力１にオペアンプ
３を飽和させてしまうような過大入力が入ったとしよう
、するとその人力１はオペアンプ−５ＶＣよって増幅さ
れ、その出力２２には、オペアンプ３が飽和しているの
で、オペアンプ３の電源電圧付近でフラングさ７また鼓
形が得られる。これでは、入力波形１が大きく少んだ事
になってし１う。そこで、この歪んだ波形を整流回路４
に入力させ、直流にＲ換する。
この直流電圧と基準電圧とを比較し、その差を適当に増
幅させてやれば、この出力が、オペアンプ゛５のケイン
奮あげるか、さげるかの情報を持っていることになる。
幅させてやれば、この出力が、オペアンプ゛５のケイン
奮あげるか、さげるかの情報を持っていることになる。
したしこの信号全直接、帰還素子に加えたのでは、入力
信号１そのものを制御したことＫ ｉり異常動作をして
しまう。そこで、コンパレータ７の出力信号を、ある時
定数を持った積分回路５に入力し、その出力信号で帰還
抵抗６の抵抗値を変化させオペアンプ３のゲインを変え
ることができる。すなわち、入力信号レベルが大きい時
には、帰還抵抗６の値を小さくし、逆に入力信号レベル
が小さい時には、帰還抵抗６の値を大きくするように開
側１してやれば良い。
信号１そのものを制御したことＫ ｉり異常動作をして
しまう。そこで、コンパレータ７の出力信号を、ある時
定数を持った積分回路５に入力し、その出力信号で帰還
抵抗６の抵抗値を変化させオペアンプ３のゲインを変え
ることができる。すなわち、入力信号レベルが大きい時
には、帰還抵抗６の値を小さくし、逆に入力信号レベル
が小さい時には、帰還抵抗６の値を大きくするように開
側１してやれば良い。
以上のようＫＡＧｃ回路は、人力信号レベルの大小にか
かわらず、常に一定のレベルの出力信号を出すわけであ
るが、上記Ａ Ｇ Ｃｌ！、ｊｌ路の難点は、電圧に、
ｃつで抵抗値が変わらなければならない帰還抵抗を如何
に作るかにある。しかも、この帰還抵抗は電圧に、Ｌっ
てリニアに変化してくれた方が良い。しかし、このよう
な性質を持つ帰還抵抗を、例えばＦＦ１Ｔで作るにしろ
、４積回路上に作り込むことは、そのバラツキを考える
と非常に難かしいことでる如何らかの調整が必要である
。そのためコストアンプの装置になってし、１つ。本発
明は、上記欠点を補うべくなされたものであり、その用
途は、精度のそれ程安求さ１しない。無調整でコストの
安いＡＧＯ回ｗＪ全必餐とするところに最適である。
かわらず、常に一定のレベルの出力信号を出すわけであ
るが、上記Ａ Ｇ Ｃｌ！、ｊｌ路の難点は、電圧に、
ｃつで抵抗値が変わらなければならない帰還抵抗を如何
に作るかにある。しかも、この帰還抵抗は電圧に、Ｌっ
てリニアに変化してくれた方が良い。しかし、このよう
な性質を持つ帰還抵抗を、例えばＦＦ１Ｔで作るにしろ
、４積回路上に作り込むことは、そのバラツキを考える
と非常に難かしいことでる如何らかの調整が必要である
。そのためコストアンプの装置になってし、１つ。本発
明は、上記欠点を補うべくなされたものであり、その用
途は、精度のそれ程安求さ１しない。無調整でコストの
安いＡＧＯ回ｗＪ全必餐とするところに最適である。
以下本発明について図面をもとに詳細に説明する。第２
図は本発明の一実施例である。第１図と図中番号が同一
のものは、その働きが同一のため説明全省略する。帰還
抵抗６ ｉＪ： Ｒ−２Ｒラダー抵抗網とディジタルス
イッチ１５〜１９とから構成さ、１１−ている。積分回
路５ズノ）ら出力された信号はコンパレータ７の正相入
力に加えられ、また逆相入力には、基準電圧８が加えら
れている。コンノ（レータ７の出力は、シフトレジスタ
９に入力さ）する。
図は本発明の一実施例である。第１図と図中番号が同一
のものは、その働きが同一のため説明全省略する。帰還
抵抗６ ｉＪ： Ｒ−２Ｒラダー抵抗網とディジタルス
イッチ１５〜１９とから構成さ、１１−ている。積分回
路５ズノ）ら出力された信号はコンパレータ７の正相入
力に加えられ、また逆相入力には、基準電圧８が加えら
れている。コンノ（レータ７の出力は、シフトレジスタ
９に入力さ）する。
このシフトレジスタの出力１０〜１４の信−１ｖ（ＪＣ
つでディジタルスイッチ１５〜１９をＯＮ、ＯＦＦして
いる。次にこの回路の動作を説明する。Ｒ−２Ｒラダー
抵抗網は、’ｅ Ｃｅ ｅ＊ Ｆ！が２Ｒ抵抗、ｂ、ｄ
、ｆ、ｈがＲ抵抗である。今、ディジタルスイッチ１５
〜１９は、そのうちの一つだけがＯＮするものとする。
つでディジタルスイッチ１５〜１９をＯＮ、ＯＦＦして
いる。次にこの回路の動作を説明する。Ｒ−２Ｒラダー
抵抗網は、’ｅ Ｃｅ ｅ＊ Ｆ！が２Ｒ抵抗、ｂ、ｄ
、ｆ、ｈがＲ抵抗である。今、ディジタルスイッチ１５
〜１９は、そのうちの一つだけがＯＮするものとする。
もしディジタルスイッチ１５がｏＮしたとするとオペア
ンプ３の帰還抵抗は端子２１と２２の間の抵抗値である
から抵抗りすなわちＲである。ディジタルスイッチ１６
がＯＮした時には、ｌＩ４１様に帰還抵抗は抵抗ｇであ
るから、２Ｒである。以下同様に各ディジタルスイッチ
１５〜１９が単独にｏＮした時の帰還抵抗値を考えると
、ディジタルスイッチ１５から順にＲ，２Ｒ。
ンプ３の帰還抵抗は端子２１と２２の間の抵抗値である
から抵抗りすなわちＲである。ディジタルスイッチ１６
がＯＮした時には、ｌＩ４１様に帰還抵抗は抵抗ｇであ
るから、２Ｒである。以下同様に各ディジタルスイッチ
１５〜１９が単独にｏＮした時の帰還抵抗値を考えると
、ディジタルスイッチ１５から順にＲ，２Ｒ。
５Ｒ，４Ｒ，５Ｒとなることが分かる。今、抵抗２をＲ
とすれば、ディジタルスイッチ１５〜１９を切り慢える
ことによって、オペアンプ３のゲインを１倍、２倍、３
倍、４倍、５倍というように可変することができる。本
来ならはＡ（）Ｃ回路はこのゲインがリニアに変化しな
ければならないものであるが、用途に応じては、それｔ
ｌど厳密ではｉ’ｚく、やや粗雑なものでも十分役に立
つ揚台力Ｘある。その様な用途には、本糊明のようなＡ
Ｈ女＋４９なゲインで間に合９゜なおＲ−２Ｒラタ゛−
抵抗刹１を用いた理由は、これを用いない場合ヲ′（は
、１Ｒ９２Ｒ，５Ｒ，４Ｒ，５Ｒと別個ｖｃそ）Ｌぞれ
の抵抗ＩＩを作らねは°ならず、その揚台全部で１５Ｒ
分の抵抗が必要である。しかし、本発明ｌら１ば１２Ｒ
分の抵抗値で同等の機能が果せるわけであり、ＩＣチッ
プ面積低減に寄与する。ざらにケ′インをたとえば６倍
、７倍と大きくし７ようとした揚台には。
とすれば、ディジタルスイッチ１５〜１９を切り慢える
ことによって、オペアンプ３のゲインを１倍、２倍、３
倍、４倍、５倍というように可変することができる。本
来ならはＡ（）Ｃ回路はこのゲインがリニアに変化しな
ければならないものであるが、用途に応じては、それｔ
ｌど厳密ではｉ’ｚく、やや粗雑なものでも十分役に立
つ揚台力Ｘある。その様な用途には、本糊明のようなＡ
Ｈ女＋４９なゲインで間に合９゜なおＲ−２Ｒラタ゛−
抵抗刹１を用いた理由は、これを用いない場合ヲ′（は
、１Ｒ９２Ｒ，５Ｒ，４Ｒ，５Ｒと別個ｖｃそ）Ｌぞれ
の抵抗ＩＩを作らねは°ならず、その揚台全部で１５Ｒ
分の抵抗が必要である。しかし、本発明ｌら１ば１２Ｒ
分の抵抗値で同等の機能が果せるわけであり、ＩＣチッ
プ面積低減に寄与する。ざらにケ′インをたとえば６倍
、７倍と大きくし７ようとした揚台には。
Ｒ−２Ｒラダー抵抗網の効果がより大きくなることｔｔ
ｉ明らかである。
ｉ明らかである。
次にシフトレジスタ及びコンパレータの？Ｑ ｌｊｌに
ついて説明する。積分ＩＩＪＩＩ俗５〃・ら出ブＪ忌れ
た電、比値は、現在の出力レベルが大きい力）、／Ｊ％
さい′ｉ）１の情報を表わしている１、もし」、荘の出
ブｊレベルカ；大きければ、積分回路５の出力値も当然
大きいＯまずである。一方、オペアンプ５の直線吐力玉
最も良い上限の出力電圧が出力２２から出力−ｇｔｔて
いるとじよう。その時、積分回路５から出力されている
電圧値’１Ｖｒｅｆとすると、このＶｒｅｆ ｔ−基準
電圧回路８の基準電圧とする。このようにす杵ば、もし
積分回路５の出力がＶｒｅｆ 工り大きけノｔば、波形
が歪む可能性があるので、オペアンプ５のゲインを低く
すれば良いし、逆ＶＣＶｒｅｆＬＤ小さければ、オペア
ンプ５のゲインを大きくすれば良い。
ついて説明する。積分ＩＩＪＩＩ俗５〃・ら出ブＪ忌れ
た電、比値は、現在の出力レベルが大きい力）、／Ｊ％
さい′ｉ）１の情報を表わしている１、もし」、荘の出
ブｊレベルカ；大きければ、積分回路５の出力値も当然
大きいＯまずである。一方、オペアンプ５の直線吐力玉
最も良い上限の出力電圧が出力２２から出力−ｇｔｔて
いるとじよう。その時、積分回路５から出力されている
電圧値’１Ｖｒｅｆとすると、このＶｒｅｆ ｔ−基準
電圧回路８の基準電圧とする。このようにす杵ば、もし
積分回路５の出力がＶｒｅｆ 工り大きけノｔば、波形
が歪む可能性があるので、オペアンプ５のゲインを低く
すれば良いし、逆ＶＣＶｒｅｆＬＤ小さければ、オペア
ンプ５のゲインを大きくすれば良い。
すなわちこの情報は、コンパレータ７の出力２０によっ
て与えられるわけである。実際、第２図では、積分回路
５の出力がＶｒｅｆ ニジ大きければ出力２０にはｔ（
ｔｇｈ レベル逆に小さければ出力２０にはＬｏｗレベ
ルが出力される。この出力２０をシフトレジスタ９に入
力するわけであるが、第３図にシフトレジスタ９の一￥
施例を示す。図中、ＤＳと書かれている素子はディジタ
ルスイッチ（ｑｉｇｉｔａｌ・５ｗ１ｔｃｈ ）の略で
ある。Ｄタイフッリングフロッグ２フはセット付、Ｄタ
イプノリツブフロン１２８〜５１１Ｉ′ｉリセット例で
ある。パワーオン信号２６によってＤタイフッリングフ
ロッグ２フのＱ出力のみにＨｌｇｈ レベルがセットさ
れる。適当な周期を持つ矩形波が入力２５から入力され
、かつコンパレータ出力２０がＬｏｗレベルの時は、こ
のシフトレジスタｔよ、出力１４から出力１０の方向へ
Ｈｌ ｇｈレベルをシフトしてゆく。１ｆ（Ｋ出力２０
Ｈ１ｇｈ レベルの時は、出力１０から出力１４の方向
へＨｌｇｈ Ｌ／ヘルをシフトシてゆく。）ｌｉｇｈ
レベルＶＣなった出力１０〜１４はそれに対応するデ
ィジタルスイッチ１５〜１９ｉＯＮさせるわけである。
て与えられるわけである。実際、第２図では、積分回路
５の出力がＶｒｅｆ ニジ大きければ出力２０にはｔ（
ｔｇｈ レベル逆に小さければ出力２０にはＬｏｗレベ
ルが出力される。この出力２０をシフトレジスタ９に入
力するわけであるが、第３図にシフトレジスタ９の一￥
施例を示す。図中、ＤＳと書かれている素子はディジタ
ルスイッチ（ｑｉｇｉｔａｌ・５ｗ１ｔｃｈ ）の略で
ある。Ｄタイフッリングフロッグ２フはセット付、Ｄタ
イプノリツブフロン１２８〜５１１Ｉ′ｉリセット例で
ある。パワーオン信号２６によってＤタイフッリングフ
ロッグ２フのＱ出力のみにＨｌｇｈ レベルがセットさ
れる。適当な周期を持つ矩形波が入力２５から入力され
、かつコンパレータ出力２０がＬｏｗレベルの時は、こ
のシフトレジスタｔよ、出力１４から出力１０の方向へ
Ｈｌ ｇｈレベルをシフトしてゆく。１ｆ（Ｋ出力２０
Ｈ１ｇｈ レベルの時は、出力１０から出力１４の方向
へＨｌｇｈ Ｌ／ヘルをシフトシてゆく。）ｌｉｇｈ
レベルＶＣなった出力１０〜１４はそれに対応するデ
ィジタルスイッチ１５〜１９ｉＯＮさせるわけである。
このようにすれば、前述の如く、オペアンプ３のゲイン
を抵抗値の選択によって変化はせることができるわけで
ある。なおこのディジタルスイッチ１５〜１９及び第３
図、図中、ＴＧの（’ＩＭＯ８による一実施例を第４図
に示しておく。
を抵抗値の選択によって変化はせることができるわけで
ある。なおこのディジタルスイッチ１５〜１９及び第３
図、図中、ＴＧの（’ＩＭＯ８による一実施例を第４図
に示しておく。
以上の工うに本発明にＬれば、Ｒ−２Ｒラダー抵抗網は
すでにアナログ−ディジタル’、ｃ伸ｚＨや、ティシタ
ルーアナログ変換器などで多用され、その性質上、ＩＣ
化しやすく、かつ尚ｆ′ｉ！１度が得られるという特徴
ケ生かして、こ）Ｌ’１ＡＧｃ回路に応用すれは、無調
整でしかも低コストの簡易型ＡＧＯ回路が実現できると
いう利点がある。
すでにアナログ−ディジタル’、ｃ伸ｚＨや、ティシタ
ルーアナログ変換器などで多用され、その性質上、ＩＣ
化しやすく、かつ尚ｆ′ｉ！１度が得られるという特徴
ケ生かして、こ）Ｌ’１ＡＧｃ回路に応用すれは、無調
整でしかも低コストの簡易型ＡＧＯ回路が実現できると
いう利点がある。
第１図ｕ、Ａａａｌ路の原理図。
第２１￥ＩＱよ、本発明の実施例の図。
第５図は、シフトレジスタの１＋Ｊｌ路図、紹４図は、
ディジタルスイッチの回路図である。 ３・・・・・・・・・・・・オペアンプ７・・・・・・
・・・・・・コンパレータ９・・・・・・・・・・・・
シフトレジスタ１５〜１９・・・ディジタルスイッチ ２７〜５１・・・Ｄターｆフフリンフフロツノａ −−
ｆ・・・・・・抵 抗 以 上 出細へ 株式会社 絹二精工舎 代理人 弁理士 最上 務 第１図 乙 ？
ディジタルスイッチの回路図である。 ３・・・・・・・・・・・・オペアンプ７・・・・・・
・・・・・・コンパレータ９・・・・・・・・・・・・
シフトレジスタ１５〜１９・・・ディジタルスイッチ ２７〜５１・・・Ｄターｆフフリンフフロツノａ −−
ｆ・・・・・・抵 抗 以 上 出細へ 株式会社 絹二精工舎 代理人 弁理士 最上 務 第１図 乙 ？
Claims (2)
- （１） 自動利得制御回路ＶＣおいて、シフトレジス
タとディジタルスイッチとを具備し、帰還抵抗素子とし
て、前記シフトレジスタとディジタルスイッチとによっ
て選択さハた抵抗を用いることを特徴とした自動利得側
ｊｉｌ１１回路。 - （２）前記帰還抵抗としてＲ−２Ｒラダー抵抗網を用い
ることを特徴とした前記特許請求の範囲第１項記載の自
動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14838782A JPS5937716A (ja) | 1982-08-26 | 1982-08-26 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14838782A JPS5937716A (ja) | 1982-08-26 | 1982-08-26 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5937716A true JPS5937716A (ja) | 1984-03-01 |
Family
ID=15451628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14838782A Pending JPS5937716A (ja) | 1982-08-26 | 1982-08-26 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5937716A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170548U (ja) * | 1984-04-23 | 1985-11-12 | 株式会社山武 | 燃焼安全装置 |
| FR2674706A1 (fr) * | 1991-03-26 | 1992-10-02 | Cit Alcatel | Dispositif de reglage automatique de niveau d'un signal. |
| FR2674707A1 (fr) * | 1991-03-26 | 1992-10-02 | Cit Alcatel | Dispositif de reglage automatique de niveau d'un signal. |
| US5325071A (en) * | 1993-01-15 | 1994-06-28 | Texas Instruments Incorporated | Operational amplifier with digitally programmable gain circuitry on the same chip |
| US5472232A (en) * | 1992-11-30 | 1995-12-05 | Rohm Co. Ltd. | Air bag system for saving life in a crash |
| JP2017103656A (ja) * | 2015-12-03 | 2017-06-08 | ラピスセミコンダクタ株式会社 | 利得制御回路及び利得制御方法 |
-
1982
- 1982-08-26 JP JP14838782A patent/JPS5937716A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170548U (ja) * | 1984-04-23 | 1985-11-12 | 株式会社山武 | 燃焼安全装置 |
| FR2674706A1 (fr) * | 1991-03-26 | 1992-10-02 | Cit Alcatel | Dispositif de reglage automatique de niveau d'un signal. |
| FR2674707A1 (fr) * | 1991-03-26 | 1992-10-02 | Cit Alcatel | Dispositif de reglage automatique de niveau d'un signal. |
| US5472232A (en) * | 1992-11-30 | 1995-12-05 | Rohm Co. Ltd. | Air bag system for saving life in a crash |
| US5325071A (en) * | 1993-01-15 | 1994-06-28 | Texas Instruments Incorporated | Operational amplifier with digitally programmable gain circuitry on the same chip |
| JP2017103656A (ja) * | 2015-12-03 | 2017-06-08 | ラピスセミコンダクタ株式会社 | 利得制御回路及び利得制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0226883B2 (ja) | ||
| JPS5937716A (ja) | 自動利得制御回路 | |
| US5311142A (en) | Amplifier circuit with gain that does not vary with power supply fluctuations | |
| JPH0310243B2 (ja) | ||
| KR0137765B1 (ko) | 디지탈 아날로그 변환기를 갖는 전류분할회로 | |
| US6888852B1 (en) | Signal combining circuit having two A/D converters | |
| KR960002146Y1 (ko) | 전압연속 출력회로 | |
| JP4388606B2 (ja) | 利得制御付デジタル処理回路 | |
| JPH04213211A (ja) | 電圧に制御される抵抗をもった回路 | |
| JP2976447B2 (ja) | Ｄ／ａコンバータ | |
| KR200195103Y1 (ko) | 전압스케일링 및 챠지스케일링 디지털/아나로그변환기 | |
| JPH04418B2 (ja) | ||
| SU936377A1 (ru) | Усилитель | |
| JPH0450646Y2 (ja) | ||
| KR950010315B1 (ko) | 펄스폭 변조신호를 이용한 가변이득 제어회로 | |
| JP3065965B2 (ja) | 抵抗可変回路 | |
| KR860003235Y1 (ko) | 전압 인터페이스 회로 | |
| SU483759A1 (ru) | Адаптивное устройство дл управлени вентильным преобразователем | |
| JPH08125538A (ja) | ディジタル・アナログ変換器 | |
| SU645168A1 (ru) | Операционный усилитель | |
| SU634305A1 (ru) | Функциональный преобразователь | |
| JPH0734530B2 (ja) | ディジタル入力制御形電子ボリウム回路 | |
| JPS64613Y2 (ja) | ||
| JPH02301208A (ja) | 利得調整回路 | |
| JPH02268524A (ja) | デジタルアナログ変換器 |