KR900007918B1 - 신호 증폭 감쇠용 회로 - Google Patents

신호 증폭 감쇠용 회로 Download PDF

Info

Publication number
KR900007918B1
KR900007918B1 KR1019830001339A KR830001339A KR900007918B1 KR 900007918 B1 KR900007918 B1 KR 900007918B1 KR 1019830001339 A KR1019830001339 A KR 1019830001339A KR 830001339 A KR830001339 A KR 830001339A KR 900007918 B1 KR900007918 B1 KR 900007918B1
Authority
KR
South Korea
Prior art keywords
input
output
voltage divider
circuit
terminal
Prior art date
Application number
KR1019830001339A
Other languages
English (en)
Other versions
KR840004327A (ko
Inventor
제이.피.엠.반 우덴 알베르투스
Original Assignee
엔.브이.필립스 글로아이람펜파브리켄
알.아.비즐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.브이.필립스 글로아이람펜파브리켄, 알.아.비즐 filed Critical 엔.브이.필립스 글로아이람펜파브리켄
Publication of KR840004327A publication Critical patent/KR840004327A/ko
Application granted granted Critical
Publication of KR900007918B1 publication Critical patent/KR900007918B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

내용 없음.

Description

신호 증폭 감쇠용 회로
제1도 및 제1a도 내지 제1c도는 제1실시예의 도시도.
제2a도 내지 2c도는 제1도에 도시된 회로에서 스위칭 유닛의 세부분을 더 상세히 표시한 회로도.
제3도는 제1도의 다수의 스위칭 유닛에 대한 회로의 주파수 응답을 나타낸 곡선.
제4도는 제2실시예의 도시도.
제5a도 내지 5c도는 제4도의 회로에서 스위칭 유닛의 세부분을 더 상세히 표시한 회로도.
제6도는 제4도의 많은 스위칭 유닛에 대한 회로의 주파수 응답을 나타낸 곡선.
제7도는 본 발명에 따른 회로로 사용가능한 결합된 스위칭 유닛의 도시도.
* 도면의 주요부분에 대한 부호의 설명
3 : 증폭단 5 : 제1분압기
7 : 제1제어가능 스위칭 유닛 11 : 제2분압기
13 : 제2제어가능 스위칭 유닛
본 발명은 입력 신호를 수신하기 위한 입력 단자, 출력 신호를 공급하기 위한 출력 단자, 증폭기단을 구비하는 신호 증폭, 감쇠용 회로에 관한 것으로, 상기 증폭기단은 반전 입력, 비반전 입력, 출력 및 출력에서 반전 입력까지 제어가능한 부귀환 루프를 구비하며, 상기 회로는 입력 단자와 제1접속 단자 사이에 배열된 n탭(n≥2)을 가지는 제1분압기, 상기 증폭기단의 비반전 입력에 대해 n탭을 선택적으로 연결하기 위한 제1제어가능한 스위칭 유닛, 출력 단자와 제2접속 단자 사이에 배열된 m탭(m≥2)을 가지는 제2분압기, 상기 증폭기단의 반전 입력에 대해 m탭을 선택적으로 연결하기 위한 제2제어가능한 스위칭 유닛을 구비하며, 상기 제2분압기 및 제2제어가능한 스위칭 유닛은 부귀환 루프를 포함하며, 상기 증폭기단의 출력은 출력 단자에 연결되어 있으며, 제1 및 제2접속 단자는 임피던스를 통해 각각 임의로 일정 전위점에 연결되어 있는 신호 증폭 감쇠용 회로에 관한 것이다.
그러한 회로는 일본국 공개번호 제111.1599/1979호에 공지되어 있다. 상기 공지된 회로에서 증폭기단의 이득은 제1제어 가능한 스위칭 유닛에서 증폭기단의 비반전 입력에 대해 소량의 입력 신호의 선택적 연결 및/또는 제2제어 가능한 스위칭 유닛에서 증폭기단의 반전 입력에 대해 소량의 출력 신호의 선택적 연결에 의해 변화되어진다. 그러므로, 상기 공지된 회로는 오직 주파수 독립 이득 제어용으로 적당하다.
본 발명의 목적은 서로다른 주파수 종속 이득 제어를 얻을 수 있는 가능성을 제공하는 회로를 제공하는것이다. 본 발명의 다른 목적은 감소된 여러 성분과 함께 주파수 종속 이득 제어를 할 수 있는 회로를 제공하는 것이다.
본 발명에 따르면 앞에서 상술된 회로는 상기 제1 및 제2분압기 각각은 다수 저항의 직렬 장치, 직렬 장치의 말단부 및 저항 정션은 각각 탭을 구성하며, 상기 제1분압기에 대응한 직렬 장치의 말단부는 제1접속 단자 및 상기 회로의 입력 단자에 연결되며, 상기 제2분압기에 대응한 직렬 장치의 말단부는 증폭기단의 출력과 제2접속 단자에 각각 연결되며, 상기 회로는 또한 각각 일정 전위점가 상기 접속 단자 사이에 접속된 임피던스를 포함하며, 상기 임피던스는 각각 제1접속 단자와 제2접속 단자 및 일정 전위점 사이에 배열된 최소한 한개의 캐패시턴스를 포함하는 것을 특징으로 한다.
상기 회로 장치는 고음 제어 회로로서 동작한다. 양호하게, 제1접속 단자는 2개의 저항의 직렬 장치를 통해 제2접속 단자에 접속되어 있으며 상기 캐패시터는 일정 전위점과 2개의 저항의 정션 사이에 접속되어 있다.
상기는 상기 회로와 집적의 경우 및 성분 계수를 양호하게 요구하지 않는 하나의 캐패시터를 허용한다.
다른 방법은 제1 및 제2접속 단자가 상호 접속되는 것이다.
상기 경우에서 임피던스는 병렬로 배열되어 있다. 이들 각각의 임피던스는 저항 및 캐패시터를 포함하는데, 캐패시터뿐 아니라 저항 또한 생략되어 있다.
본 발명에 따른 회로의 다른 실시예는 각각의 제1 및 제2분압기가 다수의 저항의 직렬 장치, 직렬 장치와 말단부 및 저항 정션은 각각 탭을 구성하며, 상기 제1분압기에 대응한 직렬 장치의 말단부는 제1접속단자와 상기 회로의 입력 단자에 각각 접속되어 있으며, 제2분압기에 대응한 직렬 장치의 말단부는 제2접속 단자와 증폭기단의 출력에 각각 접속되어 있으며, 제1 및 제2캐패시터는 제1분압기중 하나의 탭과 상기 회로의 입력단자 및 제2분압기중 하나의 탭과 증폭기 출력 사이에 각각 접속되어 있다. 이러한 방법으로 저음-제어 회로가 얻어진다.
본 발명의 양호한 실시예에 있어서, 제1, 제2스위칭 장치는 결합 스위칭 유닛내에서 상호 결합되어 있으며 상기 결합 스위칭 장치는 n+m-1개의 차동증폭기를 구비하며, 차동증폭기 각각은 차동 신호를 수신하기 위한 제1, 제2입력과, 차동 신호에 의존하며 반대 위상을 갖는 두개의 출력 신호를 공급하기 위한 제1, 제2출력과, 제어 신호를 수신하기 위한 제어 입력을 가지며, n개의 차동증폭기의 제1입력은 제1분압기의 관련 탭에 각각 연결되어 있으며, 나머지 m-1개의 차동증폭기의 제1입력은 모두 회로의 입력 단자에가까이 위치한 제1분압기의 관련 탭에 연결되며, 상기 나머지 m-1개의 차동증폭기의 제2입력은 제2분압기의 나머지 탭중 하나에 관련하여 각각 연결되며, 상기 차동증폭기의 제1 및 제2출력은 증폭기단의 반전 입력 및 비반전 입력에 각각 연결되어 있으며, 결합 스위칭 유닛은 차동 증폭기 각각의 하나를 선택적으로 에너지화시키는 수단을 포함한다. 상기 수단은 모든 차동증폭기의 제어 입력에 연결되어 있다. 상기 실시예의 경우에 있어서는, n은 m과 동일하며 전체적으로 대칭인 제어를 동일하게하는 2개의 분압기를 얻을수 있다.
본 발명의 실시예는 첨부한 도면을 참고로 하여 더욱 상세히 상술되어진다.
제1도는 신호 감쇠 증폭용 제1회로를 도시하며 상기 제1회로는 입력 신호를 수신하기 위한 입력 단자(1) 및 출력 신호를 공급하기 위한 출력 단자(2)를 갖는다. 상기 회로는 반전 입력과 비반전 입력 그리고 출력을 갖는 증폭기단(3)으로 이루어져 있다. 제1분압기(5)는 상기 입력 단자(1) 및 제1접속 단자(4)사이에 배열되어 있다. 상기 제1분압기는(n=) 6개의 탭(6.1) 내지 (6.6)을 구비한다. 상기 6개의 탭은 증폭기단(3)의 비반전 입력에 대하여 탭(6.1) 내지 (6.6)중 각각 하나에 접속하기 위해 제1제어가능한 스위칭유닛(7)에 의한 탭의 비반전 입력 스위칭 유닛(7)에 접속되어 있다. 접속부는 스위치(8)에 의해 도식적으로 표시된다. 상기 스위치(8)는 제어 입력(9)에 인가된 제어 신호에 의해 제어된다. 제2분압기(11)는 출력 단자(2)와 제2접속 단자(10)사이에 배열된다. 제2분압기(11)는 증폭기단(3)의 반전 입력에 대하여 탭(121)내지 (12 6)중 각각 하나를 접속하기 위해 제2제어가능한 스위칭 유닛(13)에 접속된(m=) 6개의 탭(12.1)내지 (12.6)을 구비한다. 스위칭 유닛(13)의 스위칭 기능은 제어 입력(15)에 인가된 제어 신호에 의해 제어되는 스위치(14)에 의해 도식적으로 표시되어 있다. 각각의 제1, 제2접속 단자(4,10)는 각각의 임피던스(16,17)를 거쳐 임의적으로 일정 전위(18)(접지점)점에 연결되어 있다. 분압기(5,11)와 임피던스(16,17)내의 성분 형태에 의해 입력 단자(1)에서 출력 단자(2)까지의 특정한 전말 특성을 얻는 것이 가능하다. 제1도는 각각 입력 단자(1)와 제1접속 단자(4) 및 출력 단자(2)와 제2접속 단자(10)사이에 배열된 다수의 저항(19.1) 내지 (l9.5)와 (20.1) 내지 (20.5)의 직렬 배열과, 각각 탭으로 구성되는 저항의 정신 및 직렬 배열의 말단부를 구비하는 것과 같이 분압기(5,11)를 도시한다.
상기 접속 단자(4,10) 각각이 저항을 통해 또는 직접 일정 전위점(18)에 연결되어 있다면, 상기 회로는 주파수 독립 볼륨(volume)제어 회로로서 동작한다. 그러나 제1도에서는 임피던스(16,17)는 각각 저항(21)과 캐패시턴스(22)의 직렬 연결, 저항(23)과 캐패시턴스(24)의 직렬 연결을 포함한다. 이때 이 회로는 고음제어 회로로 동작한다. 이는 후에 제2a도 내지 2c도와 제3도에 의해 설명될 것이다.
제1도의 회로는 스위치(8,14)를 가지며 각 스위치는 탭(6.1,12.6)에 연결되며 제2a도에서 다시 도시되어 있다. 귀환 저항(25)는 분압기(11)내의 직렬 배열된 전체 저항에 대응하는 저항값을 갖는다. 직류 전압과 매우 낮은 주파수 때문에 캐패시터(24)는 저항(25)에 비해 높은 임피던스를 갖는다. 제2a도에 도시된 회로는 일반적으로
Figure kpo00002
의 이득율(증폭단(3)의 이득율은 매우 높고 Z17과 R25는 임피던드(17)와 레지스턴스(25)의 임피던스 값이라고 한다)를 가지며, 이때의 이득율은 제로(O)에 근접하는 주파수에 대해 Z17은 무한대로 근접하기 때문에 1 또는 OdB가 된다. 주파수가 증가하면 임피던스 Z17은 감소한다. 이때 이득율은 증가한다. 매우 높은 주파수에 대해 캐패시턴스(24)는 단락 회로를 구성한다. 이때의 이득율은
Figure kpo00003
이며, R23은 저항(23)의 저항치이다. 제3도에서 곡선(301)은 주파수의 함수로서 제2a도에 도시된 회로의 이득율을 나타낸다.
스위치(14)가 탭(12.5,12.4,12.3,12.2)에 연속적으로 연결된다면, 증폭단(3)의 출력과 반전 입력 사이의 부귀환 저항은 감소하는 반면 증폭기단의 반전 입력과 일정 전위점 사이의 임피던스는 증가한다(주파수가 일정하게 남아 있을때). 결과적으로 회로의 이득율은 계속 감소한다. 이는 제3도에 도시된 곡선(30.2)에서(30.5)에 대응된다. 상기 스위치(14)가 탭(121)에 연결될때는 제2b도에 도시된 회로를 얻을 수 있다. 이때 직류 부귀환은 증폭기단(3)의 출력에서 반전 입력까지 공급된다. 이때, 저항(25)(분압기의 직렬 배열된) 및 임피던스(17)는 일전 전위점(18)과 반전 입력 사이에 위치한다. 회로 배열의 이득율은 모두 주파수에 대해 1이 되며 : 제3도의 곡선(30.6)을 보라.
상기 스위치(8)가 탭(6.2,6.3…6.6)에 연속적으로 연결되는 경우에 제2c도에 도시된 회로를 얻을 수 있다. 여기에서 26은 입력 단자(1)과 증폭단의 비반전 입력 사이의 저항(R27)이며 27은 비반전 입력과 접속단자(4)사이의 저항(R27)이다. R26+R27은 분압기(5)의 직렬 배열의 저항치에 대응한다. 제2c도의 회로의 이득율은
Figure kpo00004
이 되며, 여기에서 Z16은 임피던스(16)의 임피던스 값이다. 스위칭되는 동안 저항(R26)은 증가하고, 저항(27)은, 스위치(8)가 탭(6.6)에 연결되는 위치에서 저항(27)이 0으로 될때까지 감소하며, R26은 분압기(5)내의 저항치에 대응한다. 이때 회로의 이득율은 제3도의 곡선(30.7,30.8…30.11)에 따라 변하며, 상기 곡선(30. 11)은 스위치(8)가 탭(6.6)에 연결되는 위치에 대응한다.
이때 이득율은
Figure kpo00005
이다. 직류 전압과 매우 낮은 주파수에 대해서 Z16은 R28에 비해 매우 높은 값이며: 이득율은 1(0dB)과 같다. 주파수가 증가할때 Z16은 감소되며 높은 주파수에 대해 Z16은 R21과 같다.
R21은 저항(21)의 저항치이다. 이때의 이득율은
Figure kpo00006
이다.
상기 저항(19.1) 내지 (19.5) 및 (21)의 저항값과 캐패시터(22)의 캐패시턴스값이 대응 저항(20.1) 내지(20.5) 및 (23)과 캐패시터(24)와 동일하게 선택되는 경우에 전체적으로 0(dB)둘레에 대칭인 고음 제어가 얻어진다. 일반적으로, 자유롭게 선택된다. 상기 저항(21,23)의 저항값과 캐패시터(22,24)의 캐패시턴스값이 동일하게 선택되는 경우에, 이들 2개의 저항중 하나와 2개의 캐패시터중 하나가 단일 임피던스에 의해 병렬 배열된 임피던스(16,17)의 대체 및 접속 단자(4,10)의 상호 접속에 의해 나누어진다. 상기는 제1a도에 도시되어 있다. 상기 장치는 다수의 성분을 감소시키며 또한 공간이 캐패시터 및 저항을 나누는 것에 의해 제공되기 때문에, 집적 회로로 집적하는 것이 양호하게 된다.
제공되는 성분에 대한 다른 해결점은 제1b도에 도시되어 있다. 여기서 상기 저항(21,23)은 접속 단자(4,10)사이에 직렬로 접속되어 있다. 이들 저항의 정션은 단일 캐패시터에 의해 일정 전위점(18)에 접속되어 있다.
이는 서두에서 상술된 스위칭을 부착하는 것이 필요없으며 첫번째의 스위치(14)는 탭(12.6) 내지 (12.1)의 통로가 되며 두번째의 스위치(8)는 탭(6.1) 내지 (6.6)의 통로가 된다. 원리적으로 모든 스위칭 순서는 증폭기단(3)의 반전 입력에 대한 분압기(11) 탭과 비반전 입력에 대한 분압기(5) 탭 접속용으로 가능해진다. 상기 경우에서는 스위치(8)가 탭(6.6)에 접속되고, 동시에, 스위치(14)가 탭(12.6)에 접속되는 것이 가능하다. 그때는 제1a도의 설명이 되며, 즉 단자(4,10) 및 단일 임피던스가 상호 접속되어, 상기와 같이 가능해지며, 결과적으로 정확히 동작하는 회로가 되지 않는다.
상기 회로의 경우에는, 제1도에 도시된, 상기 임피던스(16,17)내의 캐패시터(22,24)는 제1c도에 도시된 바와같이, 인덕터에 의해 대치될 수 있으며, 이때는 처음 제어 회로가 얻어진다.
제4도는 저음 제어 회로로 동작하는 회로를 나타낸다. 제1도와 제4도에서 같은 참고 번호를 갖는 부분이 있다. 제1, 제2접속 단자(4,10)는 각각 저항의 형태로된 임피던스(16,17)를 거쳐 일정 전위점(18)에 연결된다. 제1캐패시턴스(41)는 회로의 입력 단자(1)와 제1분압기의 한개의 탭(여기에서는 탭(66))사이에 연결되며 제2캐패시턴스(42)는 출력 단자(2)와 제2분압기의 한개의 탭(여기에서는 12.6) 사이에 연결된다. 만일 두개의 캐패시턴스가 (6.6)과 (12.6)이 아닌 다른 탭에 각각 연결된다면 접속 단자(4,10)와 일정 전위점 사이의 임피던스는 나누어진다. 제4도의 회로의 동작은 제5a, 5b, 5c 및 6도를 참고로 하여 설명되어진다. 제4도에 도시된 회로에서 스위치(8,14)는 어느 지정된 위치내에 있으며 탭(6.1,12.6)에 각각 연결되어 있으며 이는 제5a도에서 다시 도시되어 있다. 저항(43)과 캐패시턴스(42)의 병렬 배열에 의해 부귀환이 공급된다. 저항(43)은 분압기(11)의 모든 저항의 직렬 배열에 대응한다. 직류 전압과 매우 낮은 주파수 때문에 캐패시턴스(42)는 (43)의 저항치(R43)에 비해 높은 임피던스를 갖는다. 이때 이 회로의 이득율
Figure kpo00007
(R17은 저항(17)의 저항치이며 증폭단의 이득은 매우 높다)을 갖는다. 주파수가 증가됨에 따라 부귀환 루프내의 임피던스는 감소한다. 매우 높은 주파수에서 캐패시턴스(42)는 단락 회로를 구성하며 이때의 이득은 1(0dB) 이다.
제6도에서 곡선(60.1)은 주파수 함수로서 제5a도 회로의 이득율을 나타낸다. 스위치(14)가 탭(21.1)에 연결될때 제5b도에 도시된 회로가 얻어진다. 여기에서, 증폭단(3)의 출력에서 반전 입력까지 직접 부귀환이 된다. 저항(43)과 캐패시턴스(42)의 병렬 구성은 반전 입력과 일정 전위점 사이의 저항(17)에 직렬로 연결되어 있다. 이때 이 회로의 이득율은 주파수에 대해 1이다. 제6도의 곡선(60.6)을 보라.
스위치(14)내의 회로에 대한 이득율에 대응되는 중간 영역 곡선(60.2,60.3,60. 4,60.5)은 스위치(14)가 각각 탭(12.5,12.4,12.3,12.2)에 연결되는 회로에 대한 이득율에 대응한다. 제5c도의 회로는 제4도의 회로와 대응되며 제5c도내의 스위치(14)는 탭(12.1)에 연결되며 스위치(8)는 탭(6.6)에 연결된다. 이 회로는 증폭단(3)의 비반전 입력에서 주파수 의존 분압기로 동작한다. 직류 전압과 매우 낮은 주파수에 대해서는 캐패시터(41)의 임피던스는 저항(44)의 임피던스에 비해 매우 높다. 저항(44)의 저항치(R44)는 분압기(5)내 전체 직렬 저항에 대응된다. 이때 회로의 이득율은
Figure kpo00008
이며 여기에서 R16는 저항(16)의 저항치이다. 높은 주파수에 대해 캐패시터(41)는 단락 회로로 구성된다. 이때 이득율은 1이다. 곡선(60.11)은 주파수 함수로서 제5c도에 도시된 회로의 이득율을 나타낸다. 중간 영역의 곡선(60.7,60.8,60.9,60.10)은, 스위치(14)가 탭(12.1)에 연결되고 스위치(8)가 탭(6.2,6.3,6.4,6.5)에 각각 연결될때 제4도에 도시된 회로의 주파수 함수로서의 이득율을 나타낸다. 많은 저항의 값과 탭의 수는 제1도를 참고로 하여 상술된 상태와 같다는 것이 명백하다.
제7도는 제1도와 제4도에 도시된 제1, 제2스위칭 유닛은(7.13)의 양호한 실시예를 도시한다. 제1, 제2스위칭 유닛은(70)으로 표시된 결합 스위칭 장치내에서 상호 결합되어 있다. 결합된 스위칭 유닛은 다수의 차동증폭기로 이루어져 있으며, 차동증폭기의 수는 제1, 제2분압기(5,11)의 다수의 탭수의 합에서 1을뺀 값 즉 n+m-1이 되며 제1도 및 제4도에 도시된 회로에 대해서는 11이 된다. 차동증폭기는 제7도 내에서 (71.1) 내지 (77.11)로 표시되어 있다. 각 차동증폭기(즉 71.i : i는 1에서 11까지 변한다)는 차동신호를 수신하기 위한 제1, 제2 입력(각각 72.i와 73.i)을 가지며 차동 신호에 의존하며 반대 위상을 갖는 두개의 출력 신호를 공급하기 위한 제1, 제2출력(74.i와 75.i), 제어 신호를 수신하기 위한 제어 입력(76.i)을 갖는다. 여섯개의 차동증폭기의 제1입력, 즉 차동증폭기(71.1) 내지 (71.6)의 입력(72.1) 내지 (72.6)은 제1분압기(5)의 탭 즉, 탭(6.1) 내지 (6.6)에 각각 연결되어 있다. 다른 차동증폭기(71.1 내지 71.11)의 제1입력은 모두 탭(6.1)에 연결되어 있다.
상기의 6개의 차동증폭기(71.1 내지 71.6)의 제2입력은 모두 탭(12.1)에 연결된다. 차동증폭기의 제2입력(즉 입력 73.7 내지 73.11)은 제2분압기(11)의 나머지 탭(즉 탭 12.2 내지 12.6)중 하나에 각각에 연결된다. 모든 차동증폭기의 제1출력(74. 1,74.2… 등등)은 증폭단(3)의 반전 입력에 연결되며 모든 차동증폭기 제2출력(75. 1,75.2…등등)은 증폭단(3)의 비반전 입력에 연결된다. 또한 결합 스위칭 유닛(70)은 차동증폭기 각각의 하나를 선택적으로 에너지화 하는 수단(77)을 포함한다. 이들 수단(77)은 모든 차동증폭기의 제어 입력(76.1,76.2…등등)에 연결된다. 각 차동증폭기는 2개의 트랜지스터로 구성되며 이 트랜지스터의 저음은 제1, 제2입력 각각에 연결되며, 콜렉터는 제1출력과 제2출력에 각각 연결되며 에미터는 둘다 차동증폭기의 제어 입력에 연결된다. 상기 수단(77)은 많은 수(n+m-1, 또는 11개)의 트랜지스터(78.1 내지78.11)로 구성되며, 이 트랜지스터의 저음은 일정 전위점(79)에 연결되며 콜렉터는 관련된 차동증폭기의 제어 입력에 연결된다. 한개만을 제외한 이 트랜지스터의 모든 에미터가 고전압을 수신하면 그들은 턴오프(off) 상태로 되며 한개의 트랜지스터가 저 전압을 수신하면 그것은 턴온(on)이 된다. 상기 관계된 차동증폭기가 이때 선택된다. 즉 이 차동증폭기의 제1, 제2입력상의 신호는 결합 스위칭 유닛(70)에 의해 증폭기단(3)의 입력으로 전달된다. 트랜지스터(78.l,78.2… 78.11)의 에미터에 저전압을 연속적으로 인가시키므로써 제1도와 제4도를 참고로 하여 상술된 바와같은 접속 장치가 얻어진다. 이는 스위치(8)가 상측 위치(즉 탭 6.1에 연결될때)에 있을때 스위치(14)를 갖는 탭(12.1 내지 12.6)중의 하나를 선택하는 것이 가능하고 스위치(14)가 상측 위치(즉 탭 12. 1에 연결될때)에 있을때 스위치(4)에 의해 탭(6.1 내지 6.6)중의 하나를 선택하는 것이 가능하다는 것을 의미한다.
단일 결합 장치(70)내에서 탭(6.1 내지 6.6)중의 임의의 하나가 탭(12.1 내지 l2.6)중의 임의의 하나와 결합되는 경우에 결합 스위칭 장치는 m차동증폭기를 n배 확장시킬 수 있다.
제1n차동증폭기의 제1입력은, 이때, 제1분압기(5)의 n탭중의 하나에 각각 연결되며 이들 제1n차동증폭기의 제2입력은 모두 제2분압기(11)의 제1탭(12.1)에 연결된다. n차동증폭기의 제2셋의 제1입력은 제1분압기(5)의 n탭중 하나에 각각 연결되며 n차동증폭기의 제2셋의 제2입력은 모두 제2분압기(11)의 제2탭(12.2)에 연결된다. 이는 m번째의 n차동증폭기까지 계속된다. 이를 증폭기의 제1입력은 제1분압기(5)의 탭중 하나에 각각 연결되고 제2입력은 제2분압기(11)의 m번째 탭(12.6)에 모두 연결된다. 상기 수단(77)은 이때 확장되어 n배의 m차동증폭기의 한개를 선택적으로 구동시키는 것을 가능하게 한다.
본 발명이 도면에 도시된 바와같은 회로 배열에 제한되지 않는다는 점에 유의해야 한다. 또한 본 발명은 본 발명의 아이디어에 관계하지 않는 점에 따라 도시된 실시예와는 다른 회로 배열을 제공할 수 있다. 예로 쌍극성 트랜지스터 대신에 전계 효과 트랜지스터(MOS 트랜지스터와 같은)를 사용할 수 있다.

Claims (8)

  1. 입력 신호를 수신하기 위한 입력 단자, 출력 신호를 공급하기 위한 출력 단자, 및 증폭기단을 구비하며, 상기 증폭기단은 반전 입력, 비반전 입력, 출력 및 출력에서 반전 입력까지 제어가능한 부귀환 루프를 가지며, 상기 회로는 또한 입력 단자와 제1접속 단자 사이에 배열된 n개의 탭(n≥2)을 가지는 제1분압기와, 상기 증폭기단의 비반전 입력에 대해 상기 n개의 탭을 선택적으로 연결하기 위한 제1제어가능한 스위칭 유닛과, 출력 단자와 제2접속 단자 사이에 배열된 m개의 탭(m≥2)을 가지는 제2분압기와, 상기 증폭기단의 반전 입력에 대해 상기 m개의 탭을 선택적으로 연결하기 위한 제2제어가능한 스위칭 유닛을 구비하며, 상기 제2분압기 및 제2제어가능한스 위칭 유닛은 부귀환 루프를 포함하며 상기 증폭기의 출력은 출력 단자에 연결되어 있으며, 상기 제1 및 제2접속 단자는 필요한 경우 임피던스를 통해 일정 전위점에 연결되는 신호 증폭 감쇠용 회로로서, 상기 제1 및 제2분압기 각각은 다수 저항의 직렬 장치를 구비하며, 상기 직렬 장치의 말단부 및 저항 정션은 각각 탭을 구성하여 상기 제1분압기에 대응한 직렬 장치의 말단부는 상기 회로의 입력 단자와 제1접속 단자에 각각 연결되며, 상기 제2분압기에 대응한 직렬 장치의 말단부는 증폭기단의 출력과 제2접속 단자에 각각 연결되며, 또한 상기 회로는 상기 접속 단자와 상기 일정 전위점 사이에 각각 연결된 임피던스를 구비하며, 여기서 상기 임피던스 각각은 제1접속 단자 및 제2접속 단자와 각각 일정 전위점 사이에 배열된 최소한 한개의 캐패시턴스를 구비하는 것을 특징으로 하는 신호 증폭 감쇠용 회로.
  2. 제1항에 있어서, 상기 제1접속 단자는 2개 저항의 직렬 장치를 통해 제2접속 단자에 연결되어 있으며, 상기 캐패시턴스는 2개의 저항의 정션과 일정 전위점 사이에 연결되어 있는 것을 특징으로 하는 신호증폭 감쇠용 회로.
  3. 제1항에 있어서, 상기 제1 및 제2 접속 단자는 상호 연결되어 있는 것을 특징으로 하는 신호 증폭 감쇠용 회로.
  4. 입력 신호를 수신하기 위한 입력 단자와, 출력 신호를 공급하기 위한 출력 단자와, 및 증폭기단을 구비하여, 상기 증폭기단은 반전 입력, 비반전 입력, 출력 및 출력에서 반전 입력까지 제어가능한 부귀환 루프를 가지며, 상기 회로는 입력 단자와 제1접속 단자사이에 배열된 n개의 탭(n≥2)을 가지는 제1분압기와, 상기 증폭기단의 비반전 입력에 대해 상기 n개의 탭을 선택적으로 연결하기 위한 제1제어가능한 스위칭 유닛과, 출력 단자와 제2접속 단자 사이에 배열된 m개의 탭(m≥2)을 가지는 제2분압기와, 상기 증폭기단의 반전 입력에 대해 상기 m개의 탭을 선택적으로 결합하기 위한 제2제어가능한 스위칭 유닛을 구비하며, 상기 제2분압기 및 제2제어가능한 스위칭 유닛은 부귀환 루프를 포함하며 상기 증폭기단의 출력은 출력 단자에 연결되어 있으며, 상기 제1 및 제2접속 단자는 필요한 경우 임피던스를 통해 일정 전위점에 연결되어 있는 신호 증폭 감쇠용 회로로서, 상기 제1 및 제2분압기는 각각 다수 저항의 직렬 장치와, 직렬장치의 말단부 및 저항 정션은 각각 탭을 구성하며, 상기 제1분압기에 대응한 직렬 장치의 말단부는 상기회로의 입력 단자와 제1접속 단자에 각각 연결되며, 상기 제2분압기에 대응한 직렬 장치의 말단부는 증폭기단의 출력과 제2접속 단자에 각각 연결되며, 제1 및 제2캐패시턴스는 상기 회로와 입력 단자와 제1분압기의 탭중 하나 사이에서 그리고 증폭기단의 출력과 제2분압기의 탭중 하나 사이에 각각 연결되는 것을 특징으로 하는 신호 증폭 감쇠용 회로.
  5. 제1항에 있어서, 제1 및 제2스위칭 유닛은 결합 스위칭 유닛에 내장되며, 상기 결합 스위칭 유닛은 n+m-1개의 차동증폭기를 구비하며, 상기 각각의 차동증폭기는 차신호 수신을 위한 제1입력 및 제2입력과, 상기 차신호에 의존하며 반대 위상을 갖고 2개의 출력 신호 공급을 위한 제1출력 및 제 2출력과, 제어신호 수신을 위한 제어 입력을 구비하며, n개의 차동증폭기의 제1입력 각각은 제1분압기의 관련 탭에 각각 연결되고 나머지 m-1개의 차동증폭기의 제1입력은 상기 회로의 입력 단자에 가까이 위치한 제1분압기의 탭에 연결되며, 모든 연결된 상기 n개 차동증폭기의 제2입력은 상기 회로의 출력 단자 가까이 위치한 제2분압기의 탭에 연결되고, 나머지 m-1개 차동증폭기의 제2입력은 상기 제2분압기의 나머지 탭중의 관련탭과 연결되고, 상기 차동증폭기의 제1출력 및 제2출력은 상기 증폭기단의 반전 입력 및 비반전입력에 각각 연결되고, 상기 결합 스위칭 유닛은 개개의 차동증폭기를 선택적으르 동작시키기 위한 수단을 구비하며, 상기 수단은 모든 차동증폭기의 제어 입력에 연결되어 있는 것을 특징으로 하는 신호 증폭 감쇠용 회로
  6. 내용 없음.
  7. 내용 없음.
  8. 제4항에 있어서, 제1 및 제2스위칭 유닛은 결합 스위칭 유닛에 내장되며, 상기 결합 스위칭 유닛은 n+m-1개의 차동증폭기를 구비하며, 상기 각각의 차동증폭기는 차신호 수신을 위한 제1입력 및 제2 입력과, 상기 차신호에 의존하며 반대 위상을 갖고 2개의 출력 신호 공급을 위한 제1출력 및 제2출력과, 제어신호 수신을 위한 제어 입력을 구비하며, n개의 차동증폭기의 제1입력 각각은 제1분압기의 관련 탭에 각각 연결되고 나머지 m-1개의 차동증폭기의 제1입력은 상기 회로의 입력 단자에 가까이 위치한 제1분압기의 탭에 연결되며, 모든 연결된 상기 n개 차동증폭기의 제2입력은 상기 회로의 출력 단자 가까이 위치한 제2분압기의 탭에 연결되고, 나머지 m-1개 차동증폭기의 제2입력은 상기 제2분압기의 나머지 탭중의 관련탭과 연결되고, 상기 차동증폭기의 제1출력 및 제2출력은 상기 증폭기단의 반전 입력 및 비반전입력에 각각 연결되고, 상기 결합 스위칭 유닛은 개개의 차동증폭기를 선택적으로 동작시키기 위한 수단을 구비하며, 상기 수단은 모든 차동증폭기의 제어 입력에 연결되어 있는 것을 특징으로 하는 신호 증폭 감쇠용 회로.
KR1019830001339A 1982-04-01 1983-03-31 신호 증폭 감쇠용 회로 KR900007918B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8201376A NL8201376A (nl) 1982-04-01 1982-04-01 Schakeling voor het versterken en/of verzwakken van een signaal.
NL8201376 1982-04-01

Publications (2)

Publication Number Publication Date
KR840004327A KR840004327A (ko) 1984-10-10
KR900007918B1 true KR900007918B1 (ko) 1990-10-23

Family

ID=19839519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830001339A KR900007918B1 (ko) 1982-04-01 1983-03-31 신호 증폭 감쇠용 회로

Country Status (8)

Country Link
US (1) US4509021A (ko)
EP (1) EP0091160B1 (ko)
JP (1) JPS58179008A (ko)
KR (1) KR900007918B1 (ko)
CA (1) CA1192275A (ko)
DE (1) DE3361327D1 (ko)
HK (1) HK58886A (ko)
NL (1) NL8201376A (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1215237B (it) * 1985-02-20 1990-01-31 Ates Componenti Elettron Attenuatore a basso rumore ed elevata stabilita'termica,di tipo integrabile
JPH01194708A (ja) * 1988-01-29 1989-08-04 Fujitsu Ltd インピーダンス切替制御回路
GB2217539B (en) * 1988-04-14 1992-09-23 Plessey Co Plc Prescaler output filter
DE4015019A1 (de) * 1990-05-10 1991-11-14 Philips Patentverwaltung Schaltungsanordnung mit elektronisch steuerbarem uebertragungsverhalten
IT1249299B (it) * 1991-04-30 1995-02-22 Sgs Thomson Microelectronics Circuito integrato con componenti passivi trimmabili
US5245229A (en) * 1992-02-28 1993-09-14 Media Vision Digitally controlled integrated circuit anti-clipping mixer
DE4431481A1 (de) * 1994-09-03 1996-03-07 Philips Patentverwaltung Schaltungsanordnung mit steuerbarem Übertragungsverhalten
US5504447A (en) * 1995-06-07 1996-04-02 United Memories Inc. Transistor programmable divider circuit
FR2749453B1 (fr) * 1996-05-31 1998-09-04 Sgs Thomson Microelectronics Filtre audio analogique pour frequences aigues
DE19630393C2 (de) * 1996-07-26 2000-05-11 Sgs Thomson Microelectronics Elektrische Signalverarbeitungsschaltung
US5877612A (en) * 1997-03-24 1999-03-02 The United States Of America As Represented By The Secretary Of The Navy Amplification of signals from high impedance sources
DE19802037A1 (de) * 1998-01-21 1999-07-22 Philips Patentverwaltung Schaltungsanordnung für einen verstellbaren Hochpaß
US6731160B1 (en) * 1999-11-11 2004-05-04 Broadcom Corporation Adjustable bandwidth high pass filter for large input signal, low supply voltage applications
US6696892B1 (en) * 1999-11-11 2004-02-24 Broadcom Corporation Large dynamic range programmable gain attenuator
US6680640B1 (en) * 1999-11-11 2004-01-20 Broadcom Corporation High linearity large bandwidth, switch insensitive, programmable gain attenuator
US6362684B1 (en) * 2000-02-17 2002-03-26 Lattice Semiconductor Corporation Amplifier having an adjust resistor network
DE10061235A1 (de) * 2000-12-08 2002-06-27 Infineon Technologies Ag Filter
US6388525B1 (en) * 2001-01-29 2002-05-14 National Semiconductor Corporation Amplifier with controllable variable signal gain
US20060258319A1 (en) * 2005-05-10 2006-11-16 Bernd Wuppermann Integrated wide bandwidth attenuating-and-amplifying circuit
US7545209B2 (en) 2006-09-07 2009-06-09 National Semiconductor Corporation Gain adjustment for programmable gain amplifiers
DE202007000891U1 (de) * 2007-01-16 2008-05-21 Ic-Haus Gmbh Verstärker-Schaltungsanordnung mit integrierter Testschaltung
US7920026B2 (en) 2008-04-07 2011-04-05 National Semiconductor Corporation Amplifier output stage with extended operating range and reduced quiescent current

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5226862B2 (ko) * 1972-07-17 1977-07-16
JPS5320344B2 (ko) * 1973-04-12 1978-06-26
DE2322558C3 (de) * 1973-05-04 1979-03-22 Siemens Ag, 1000 Berlin Und 8000 Muenchen Steuerbarer Spannungsteiler
JPS5226862U (ko) * 1975-08-14 1977-02-24
JPS5459060A (en) * 1977-10-20 1979-05-12 Torio Kk Tone control circuit
JPS54114159A (en) * 1978-02-27 1979-09-06 Mitsubishi Electric Corp Automatic gain control circuit
JPS5617509A (en) * 1979-07-23 1981-02-19 Sony Corp Control circuit of frequency characteristics
JPS5617506A (en) * 1979-07-23 1981-02-19 Sony Corp Digital type gain control device
DE3132402A1 (de) * 1980-10-08 1982-05-27 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung mit elektronisch steuerbarem uebertragungsverhalten
NL8100033A (nl) * 1981-01-07 1982-08-02 Philips Nv Signaaloverdrachtsinrichting met een in stappen instelbare overdrachtskarakteristiek.

Also Published As

Publication number Publication date
JPS58179008A (ja) 1983-10-20
EP0091160B1 (en) 1985-11-27
EP0091160A1 (en) 1983-10-12
KR840004327A (ko) 1984-10-10
CA1192275A (en) 1985-08-20
HK58886A (en) 1986-08-15
NL8201376A (nl) 1983-11-01
JPH0326562B2 (ko) 1991-04-11
DE3361327D1 (en) 1986-01-09
US4509021A (en) 1985-04-02

Similar Documents

Publication Publication Date Title
KR900007918B1 (ko) 신호 증폭 감쇠용 회로
US4315207A (en) Current controlled battery feed circuit
EP0620955A1 (en) Programmable gain amplifier.
JPH03148903A (ja) 電子利得制御装置
JP2007053794A (ja) 制御可能なフィルタ装置
US4695806A (en) Precision remotely-switched attenuator
EP0221529A2 (en) Apparatus and method for smoothing an abrupt change in signal level
EP0697766A1 (en) Buffer circuit with wide dynamic range
KR850001539B1 (ko) 전류형 4차 능동여파기
EP0448142A2 (en) Switched capacitor filter circuit
US3783400A (en) Differential current amplifier
EP0448143A2 (en) Operational amplifier
JP3225527B2 (ja) 遅延回路
US5140282A (en) Current amplifier arrangement
US3631356A (en) Controllable amplifier stage
US3651420A (en) Variable gain direct coupled amplifier
JPS631768B2 (ko)
US5166983A (en) Mute circuit for audio amplifiers
US4413227A (en) Negative resistance element
EP0043699A1 (en) Operational amplifier
JPS592415A (ja) 増幅器
JPS59148411A (ja) 増幅回路
JPH0974322A (ja) 可変利得増幅器
JP3455063B2 (ja) 可変利得増幅器
EP0765028A2 (en) Amplifier arrangements

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010927

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee