JPH01194708A - インピーダンス切替制御回路 - Google Patents
インピーダンス切替制御回路Info
- Publication number
- JPH01194708A JPH01194708A JP63019923A JP1992388A JPH01194708A JP H01194708 A JPH01194708 A JP H01194708A JP 63019923 A JP63019923 A JP 63019923A JP 1992388 A JP1992388 A JP 1992388A JP H01194708 A JPH01194708 A JP H01194708A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- circuit
- parallel
- switch
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
５組の受動素子を直列に接続し、これらに２組の能動素
子を接続した一般化インピーダンス変換器により構成さ
れる回路のインピーダンスを切り替えるインピーダンス
切替制御回路に関し、一般化インピーダンス変換器によ
り構成される回路のインピーダンスを高精度に切り替え
ることを目的とし、 能動素子の出力端に直列あるいは並列、または直並列に
接続した複数の受動素子のうち少な（とも１つをスイッ
チで選択する態様で能動素子の入力端に接続するように
構成する。
子を接続した一般化インピーダンス変換器により構成さ
れる回路のインピーダンスを切り替えるインピーダンス
切替制御回路に関し、一般化インピーダンス変換器によ
り構成される回路のインピーダンスを高精度に切り替え
ることを目的とし、 能動素子の出力端に直列あるいは並列、または直並列に
接続した複数の受動素子のうち少な（とも１つをスイッ
チで選択する態様で能動素子の入力端に接続するように
構成する。
本発明は、５組の受動素子を直列に接続し、これらに２
＆１ｌＩ７）能動素子を接続した一般化インピーダンス
変換器により構成される回路のインピーダンスを切り替
えるインピーダンス切替制御回路に関するものである。
＆１ｌＩ７）能動素子を接続した一般化インピーダンス
変換器により構成される回路のインピーダンスを切り替
えるインピーダンス切替制御回路に関するものである。
〔従来の技術と発明が解決しようとする問題点３本出願
は、第４図に示すように、２つのオペアンプ１．２と、
Ｚ、ないしＺ、からなる５つのインビーダンスを図示の
ように接続したものに関するものである。特にインピー
ダンスＺ、を取り除いた部分は、一般、イヒインピーダ
ンス変換器（以下ＧＩＣという）と呼ばれている。この
回路のインピーダンスＺは、下式（１１によって算出さ
れる。
は、第４図に示すように、２つのオペアンプ１．２と、
Ｚ、ないしＺ、からなる５つのインビーダンスを図示の
ように接続したものに関するものである。特にインピー
ダンスＺ、を取り除いた部分は、一般、イヒインピーダ
ンス変換器（以下ＧＩＣという）と呼ばれている。この
回路のインピーダンスＺは、下式（１１によって算出さ
れる。
Ｚ＝ＺＩ Ｚ３ Ｚ５ ／Ｚ２ Ｚ４ ・・・・・
・・＋１１従来、この式（１）によって算出される第４
図回路のインピーダンスＺを切り替える場合、第５図に
示すように、−殻内に受動素子Ｚ、いＺ、２．２５３・
・・に直列にスイッチＳＷ＋ 、ＳＷｚ 、ＳＷ３・・
・を設け、いずれかを閉状態にするようにしていた。こ
のため、スイッチｓｗ、、ｓｗｚ 、ＳＷ３ ・・・を
閉状態にした時に発生する当該スイッチの接触抵抗及び
オン抵抗などによって、高い精度で所望のインピーダン
ス２に切り替えることができないという問題点があった
。
・・＋１１従来、この式（１）によって算出される第４
図回路のインピーダンスＺを切り替える場合、第５図に
示すように、−殻内に受動素子Ｚ、いＺ、２．２５３・
・・に直列にスイッチＳＷ＋ 、ＳＷｚ 、ＳＷ３・・
・を設け、いずれかを閉状態にするようにしていた。こ
のため、スイッチｓｗ、、ｓｗｚ 、ＳＷ３ ・・・を
閉状態にした時に発生する当該スイッチの接触抵抗及び
オン抵抗などによって、高い精度で所望のインピーダン
ス２に切り替えることができないという問題点があった
。
本発明は、−膜化インピーダンス変換器により構成され
る回路のインピーダンスを高精度に切り替えることを目
的としている。
る回路のインピーダンスを高精度に切り替えることを目
的としている。
第１図を参照して問題点を解決するための手段を説明す
る。
る。
第１図（イ）から（ニ）において、オペアンプｌ、２は
能動素子であって、２つの入力端子（＋（正極性の入力
端子）、−（負極性の入力端子））をもつリニア増幅器
である。
能動素子であって、２つの入力端子（＋（正極性の入力
端子）、−（負極性の入力端子））をもつリニア増幅器
である。
Ｚ７、Ｚ７、Ｚｌ、Ｚ４、Ｚ、などは、インピーダンス
である。
である。
ＳＷ＋ 、ＳＷｚ 、ＳＷ３などは、スイッチである。
本発明は、第１図（イ）から（ニ）に示すように、５組
のインピーダンスを直列あるいは並列、または直並列に
接続し、これらに図示のようにオペアンプ１．２などの
能動素子を接続して一般化インピーダンス変換器（Ｇ
Ｉ Ｃ）を構成し、オペアンプｌ、２の出力端に直列、
並列、あるいは直列・並列に予め接続したインピーダン
スのうち、少なくとも１つのスイッチＳＷ＋ 、ＳＷｔ
・・・を閉状態にしてオペアンプ１．２の入力端に
接続し、回路全体のインピーダンスＺ１を切り替えるよ
うにしている。
のインピーダンスを直列あるいは並列、または直並列に
接続し、これらに図示のようにオペアンプ１．２などの
能動素子を接続して一般化インピーダンス変換器（Ｇ
Ｉ Ｃ）を構成し、オペアンプｌ、２の出力端に直列、
並列、あるいは直列・並列に予め接続したインピーダン
スのうち、少なくとも１つのスイッチＳＷ＋ 、ＳＷｔ
・・・を閉状態にしてオペアンプ１．２の入力端に
接続し、回路全体のインピーダンスＺ１を切り替えるよ
うにしている。
従って、スイッチＳＷ、 、ｓｗｔ ・・・を閉状態す
る際に発生する当該スイッチｓｗ、 、ＳＷｔ・・・の
接触抵抗及びオン抵抗などがオペアンプ１．２の入力に
直列接続される態様となり、オペアンプの利得によって
回路全体のインピーダンスの精度に誤差を与えることな
く、高精度にインピーダンスＺ、を切り替えることが可
能となる。
る際に発生する当該スイッチｓｗ、 、ＳＷｔ・・・の
接触抵抗及びオン抵抗などがオペアンプ１．２の入力に
直列接続される態様となり、オペアンプの利得によって
回路全体のインピーダンスの精度に誤差を与えることな
く、高精度にインピーダンスＺ、を切り替えることが可
能となる。
まず、第２図を用いて本発明の詳細な説明する。
第２図において、＋１） ＧＩＣを構成するオペアンプ
１．２の入力端に、スイッチｓｗ、 、ＳＷ。
１．２の入力端に、スイッチｓｗ、 、ＳＷ。
・・・の接触抵抗及びオン抵抗などのような図示小さな
抵抗Ｒを挿入しても、当該オペアンプ１．２の入力イン
ピーダンスに比し極めて小さいので、この回路全体のイ
ンピーダンスＺに対して誤差を与えることはない。この
ため、本発明は、描記回路のインピーダンスＺを高精度
に切り替えるために、オペアンプ１．２の入力端にスイ
ッチＳＷ１、ＳＷ、 ・・・がいわば直列に接続され
るように構成する。
抵抗Ｒを挿入しても、当該オペアンプ１．２の入力イン
ピーダンスに比し極めて小さいので、この回路全体のイ
ンピーダンスＺに対して誤差を与えることはない。この
ため、本発明は、描記回路のインピーダンスＺを高精度
に切り替えるために、オペアンプ１．２の入力端にスイ
ッチＳＷ１、ＳＷ、 ・・・がいわば直列に接続され
るように構成する。
（２） オペアンプ１．２の出力端は、当該オペアン
プ１，２によって一定電圧になるように負帰還制御され
ており、いわば電圧源と考えられる。この電圧源となる
特性があるため、第２図図中Ａ−Ｂ間、およびＢ−Ｃ間
に並列にインピーダンスを複数組接続しても、式ｉｌｌ
によって表されるインピーダンスＺの値が変化すること
はない。従って、本発明は、このＡ−Ｂ間、およびＢ−
Ｃ間に並列にインピーダンスを複数組接続しておき、少
なくとも１つのスイッチ”’ Ｗ ＋ 、Ｓ Ｗ ｚ
・・・を閉状態にして選択し、オペアンプ１．２の入
力端に接続して回路のインピーダンスＺを高精度に切り
替えるようにしている。以下第１図（イ）から（ニ）を
用いて本発明の１実施例の構成および動作を順次詳細に
説明する。
プ１，２によって一定電圧になるように負帰還制御され
ており、いわば電圧源と考えられる。この電圧源となる
特性があるため、第２図図中Ａ−Ｂ間、およびＢ−Ｃ間
に並列にインピーダンスを複数組接続しても、式ｉｌｌ
によって表されるインピーダンスＺの値が変化すること
はない。従って、本発明は、このＡ−Ｂ間、およびＢ−
Ｃ間に並列にインピーダンスを複数組接続しておき、少
なくとも１つのスイッチ”’ Ｗ ＋ 、Ｓ Ｗ ｚ
・・・を閉状態にして選択し、オペアンプ１．２の入
力端に接続して回路のインピーダンスＺを高精度に切り
替えるようにしている。以下第１図（イ）から（ニ）を
用いて本発明の１実施例の構成および動作を順次詳細に
説明する。
第１図（イ）は、Ｂ−Ｃ間に図示のように、インピーダ
ンスｚ４ＩとＺｓ＋ｓ ｚ４２とＺＳｔ、ＺＡｌと２．
３・・・を直列に接続したものをｎ組並列に予め接続し
ておき、スイッチＳＷ１．．ＳＷｚ ・・・のいずれか
を閉状態にしてオペアンプ２の入力端に接続するように
している。この時の回路のインピーダンスＺ＋ （＋
＝１ないしｎのうちのいすか）は下式（２）で表される
。
ンスｚ４ＩとＺｓ＋ｓ ｚ４２とＺＳｔ、ＺＡｌと２．
３・・・を直列に接続したものをｎ組並列に予め接続し
ておき、スイッチＳＷ１．．ＳＷｚ ・・・のいずれか
を閉状態にしてオペアンプ２の入力端に接続するように
している。この時の回路のインピーダンスＺ＋ （＋
＝１ないしｎのうちのいすか）は下式（２）で表される
。
Ｚｉ ＝ ＺＩ Ｚ２ Ｚｓｉ／Ｚｔ ＺＡ
ｌ ” ” ・ ・ （２＋ここで、Ｂ−Ｃ間に
並列接続されたインピーダンス２４１ ＋ ２５１％
Ｚａ＊＋ Ｚｓｚなどは、回路の全体のインピーダンス
Ｚｔに影響を与えることはない（第２図を用いて説明し
た理由（２））。また、スイッチＳＷ、などを閉状態に
した時に発生する接触抵抗及びオン抵抗などは、オペア
ンプ２の入力抵抗に比し、極めて小さいので、式（２）
の精度を劣化させることはない（第２図を用いて説明し
た理由（１））。
ｌ ” ” ・ ・ （２＋ここで、Ｂ−Ｃ間に
並列接続されたインピーダンス２４１ ＋ ２５１％
Ｚａ＊＋ Ｚｓｚなどは、回路の全体のインピーダンス
Ｚｔに影響を与えることはない（第２図を用いて説明し
た理由（２））。また、スイッチＳＷ、などを閉状態に
した時に発生する接触抵抗及びオン抵抗などは、オペア
ンプ２の入力抵抗に比し、極めて小さいので、式（２）
の精度を劣化させることはない（第２図を用いて説明し
た理由（１））。
第１図（ロ）は、Ｂ−Ｃ間に図示のように、インピーダ
ンスＺＡＩからＺＡ（ｍｓｌｌを予め直列に接続してお
き、スイッチＳ Ｗ＋ −Ｓ Ｗｔ ・・・のいずれ
かを閉状態にしてオペアンプ２の入力端に接続するよう
にしている。この時の回路のインピーダンスＺ、は下式
（３）で表される。
ンスＺＡＩからＺＡ（ｍｓｌｌを予め直列に接続してお
き、スイッチＳ Ｗ＋ −Ｓ Ｗｔ ・・・のいずれ
かを閉状態にしてオペアンプ２の入力端に接続するよう
にしている。この時の回路のインピーダンスＺ、は下式
（３）で表される。
Ｚｉ ＝Ｚ、Ｚｓ （Ｚ□１．Ｉ、＋・・・＋ＺＡ（
ｌｌ＋１１）／ｚｚ （Ｚ□＋・・・＋ＺＡり ・
・・（３）ここで、ｉ （ｉ＝１ないしｎのうちのい
ずれか）は、閉状態にしたスイッチＳＷｔに対応するも
のである。例えばスイッチＳＷｔを閉状態にした場合に
は、回路全体のインピーダンスＺ２は下式（４）となる
。
ｌｌ＋１１）／ｚｚ （Ｚ□＋・・・＋ＺＡり ・
・・（３）ここで、ｉ （ｉ＝１ないしｎのうちのい
ずれか）は、閉状態にしたスイッチＳＷｔに対応するも
のである。例えばスイッチＳＷｔを閉状態にした場合に
は、回路全体のインピーダンスＺ２は下式（４）となる
。
Ｚｚ −ＺＩ Ｚｏ （ＺＡ３＋・・・＋ＺＡ＋□
ｌ、）／Ｚｚ （ＺＡＩ＋ＺＡｌ） ・・・・・・
・（４）第１図（ハ）は、Ａ−Ｂ間に図示のように、イ
ンピーダンスＺ！ＩとＺ、いＺ。とＺ。５Ｚｔ３とＺ２
．・・・を直列に接続したものをｎ組並列に予め接続し
ておき、スイッチＳＷＩ 、ＳＷ、 ・・・のいずれ
かを閉状態にしてオペアンプ１，２０入力端に夫々接続
するようにしている。この時の回路全体のインピーダン
スＺ＋（ｉ＝１ないしｎのうちのいずれか）は下式（５
）で表される。
ｌ、）／Ｚｚ （ＺＡＩ＋ＺＡｌ） ・・・・・・
・（４）第１図（ハ）は、Ａ−Ｂ間に図示のように、イ
ンピーダンスＺ！ＩとＺ、いＺ。とＺ。５Ｚｔ３とＺ２
．・・・を直列に接続したものをｎ組並列に予め接続し
ておき、スイッチＳＷＩ 、ＳＷ、 ・・・のいずれ
かを閉状態にしてオペアンプ１，２０入力端に夫々接続
するようにしている。この時の回路全体のインピーダン
スＺ＋（ｉ＝１ないしｎのうちのいずれか）は下式（５
）で表される。
Ｚｌ ＝Ｚ＋ ＺｓｉＺｓ ／ＺｔｔＺ＜ ・・・
・・・（５１第１図（ニ）は、Ａ”Ｂ間に図示のように
、インピーダンスＺ１からＺｌ（、ｌ＊Ｉ）を予め直列
に接続しておき、スイッチＳＷ＋ 、＄ｗ、 ・・・
のいずれかを閉状態にしてオペアンプ１．２の入力端に
夫々接続するようにしている。この時の回路全体のイン
ピーダンスＺｉは下式（６）で表される。
・・・（５１第１図（ニ）は、Ａ”Ｂ間に図示のように
、インピーダンスＺ１からＺｌ（、ｌ＊Ｉ）を予め直列
に接続しておき、スイッチＳＷ＋ 、＄ｗ、 ・・・
のいずれかを閉状態にしてオペアンプ１．２の入力端に
夫々接続するようにしている。この時の回路全体のイン
ピーダンスＺｉは下式（６）で表される。
ＺＩ ＝ ＺＩ （Ｚｍ＋ｉ＋＋１ ” ” ’ ＋
２ｍＴ１１＋＋１） Ｚｓｚ（Ｚ１＋・・・＋Ｚ富Ｌ
）ｚ４ ・・・（６）ここで、ｒ Ｎ＝１ないしｎの
いずれか）は、閉状態にしたスイッチＳＷ、に対応する
ものである。例えばスイッチＳＷ２を閉状態にした場合
には、回路全体のインピーダンスＺ２は下式（７）とな
る。
２ｍＴ１１＋＋１） Ｚｓｚ（Ｚ１＋・・・＋Ｚ富Ｌ
）ｚ４ ・・・（６）ここで、ｒ Ｎ＝１ないしｎの
いずれか）は、閉状態にしたスイッチＳＷ、に対応する
ものである。例えばスイッチＳＷ２を閉状態にした場合
には、回路全体のインピーダンスＺ２は下式（７）とな
る。
Ｚｚ ＝Ｚ＋ ＣＺｍ３＋ ” °＋Ｚ婁（＋１◆＋
＋） Ｚ５／ （Ｚｓ＋＋Ｚ＋＋ｔ） Ｚａ ・・・
・・・・（７）以上のように、オペアンプ１．２の出力
端に直列あるいは並列に予め接続したインピーダンスを
、スイッチで選択する態様でオペアンプＬ、２の入力端
に接続することにより、ＧＩＣにより構成される回路の
インピーダンスＺｒを高精度に切り替えることが可能と
なる。
＋） Ｚ５／ （Ｚｓ＋＋Ｚ＋＋ｔ） Ｚａ ・・・
・・・・（７）以上のように、オペアンプ１．２の出力
端に直列あるいは並列に予め接続したインピーダンスを
、スイッチで選択する態様でオペアンプＬ、２の入力端
に接続することにより、ＧＩＣにより構成される回路の
インピーダンスＺｒを高精度に切り替えることが可能と
なる。
次に、第３図は、第１図（イ）から（ニ）に示す回路を
組合わせた例を示す。これは、Ａ−Ｂ間に図示のように
、インピーダンスＺｔＩ（！：Ｚ、Ｉ、Ｚ■とＺ。、Ｚ
ＡｌとＺＡｌとＺＡ３を直列に接続したものを並列に予
め接続しておき、スイッチｓｗ＾３、ＳＷＡ！、５ＷＡ
２、ｓｗ＾、のうちの少な（とも１つを閉状態にしてオ
ペアンプ１．２の入力端に夫々接続すると共に、Ｂ−Ｃ
間に図示のように、インピーダンスｚ４１とＺＳｔ、Ｚ
ｌとＺＩｌｚとＺ１１３、ＺＣＩとＺ２とＺＣＳを直列
に接続したものを並列に予め接続しておき、スイッチＳ
Ｗ ｓいｓＷｏ、ｓｗｏ、ＳＷ、いＷｌｌｓのうちの
少なくとも１つを閉状態にしてオペアンプ２の入力端に
接続するようにしている。
組合わせた例を示す。これは、Ａ−Ｂ間に図示のように
、インピーダンスＺｔＩ（！：Ｚ、Ｉ、Ｚ■とＺ。、Ｚ
ＡｌとＺＡｌとＺＡ３を直列に接続したものを並列に予
め接続しておき、スイッチｓｗ＾３、ＳＷＡ！、５ＷＡ
２、ｓｗ＾、のうちの少な（とも１つを閉状態にしてオ
ペアンプ１．２の入力端に夫々接続すると共に、Ｂ−Ｃ
間に図示のように、インピーダンスｚ４１とＺＳｔ、Ｚ
ｌとＺＩｌｚとＺ１１３、ＺＣＩとＺ２とＺＣＳを直列
に接続したものを並列に予め接続しておき、スイッチＳ
Ｗ ｓいｓＷｏ、ｓｗｏ、ＳＷ、いＷｌｌｓのうちの
少なくとも１つを閉状態にしてオペアンプ２の入力端に
接続するようにしている。
このように、本発明は、オペアンプ１，２の出力端であ
るＡ−Ｂ間、およびＢ−Ｃ間に並列あるいは直列にイン
ピーダンスを接続し、スイッチを用いて選択してオペア
ンプ１．２の入力端に接続することにより、ＧｒＣによ
り構成される回路のインピーダンスＺ、を高精度かつき
め細かく所定の値に切り替えることが可能となる。
るＡ−Ｂ間、およびＢ−Ｃ間に並列あるいは直列にイン
ピーダンスを接続し、スイッチを用いて選択してオペア
ンプ１．２の入力端に接続することにより、ＧｒＣによ
り構成される回路のインピーダンスＺ、を高精度かつき
め細かく所定の値に切り替えることが可能となる。
以上説明したように、本発明によれば、一般化インピー
ダンス変換器（Ｇ Ｉ Ｃ）を構成する能動素子の出力
端に直列あるいは並列、または直並列にインピーダンス
を接続しておき、これをスイッチで選択する態様で当該
能動素子の入力端に接続してＧＩＣにより構成される回
路のインピーダンス値を切り替える構成を採用している
ため、切り替えスイッチを閉状態にした時に生じる接触
抵抗及びオン抵抗などの影響を受けることなく、一般化
インピーダンス変換器により構成される回路のインピー
ダンスの切り替えを極めて高精度に行うことができる。
ダンス変換器（Ｇ Ｉ Ｃ）を構成する能動素子の出力
端に直列あるいは並列、または直並列にインピーダンス
を接続しておき、これをスイッチで選択する態様で当該
能動素子の入力端に接続してＧＩＣにより構成される回
路のインピーダンス値を切り替える構成を採用している
ため、切り替えスイッチを閉状態にした時に生じる接触
抵抗及びオン抵抗などの影響を受けることなく、一般化
インピーダンス変換器により構成される回路のインピー
ダンスの切り替えを極めて高精度に行うことができる。
第１図は本発明の１実施例構成図、第２図は本発明の概
念説明図、第３図は本発明の他の実施例構成図、第４図
は一般化インピーダンス変換器の構成図、第５図は従来
の一般化インピーダンス変換器の切替方式を表す。 図中、１，２はオペアンプ、Ｚｔ 、Ｚｔ 、Ｚ３、Ｚ
４、Ｚ、などはインピーダンス、ＳＷ、、ＳＷ２などは
スイッチを表す。 第１図 オ（づし日月のお１分、１也日月口 笛 ２ 図 第 牛 図
念説明図、第３図は本発明の他の実施例構成図、第４図
は一般化インピーダンス変換器の構成図、第５図は従来
の一般化インピーダンス変換器の切替方式を表す。 図中、１，２はオペアンプ、Ｚｔ 、Ｚｔ 、Ｚ３、Ｚ
４、Ｚ、などはインピーダンス、ＳＷ、、ＳＷ２などは
スイッチを表す。 第１図 オ（づし日月のお１分、１也日月口 笛 ２ 図 第 牛 図
Claims (1)
- ５組の受動素子を直列に接続し、これらに２組の能動素
子を接続した一般化インピーダンス変換器により構成さ
れる回路のインピーダンスを切り替えるインピーダンス
切替制御回路において、能動素子の出力端に直列あるい
は並列、または直並列に接続した複数の受動素子のうち
少なくとも１つをスイッチで選択する態様で能動素子の
入力端に接続するように構成したことを特徴とするイン
ピーダンス切替制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63019923A JPH01194708A (ja) | 1988-01-29 | 1988-01-29 | インピーダンス切替制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63019923A JPH01194708A (ja) | 1988-01-29 | 1988-01-29 | インピーダンス切替制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01194708A true JPH01194708A (ja) | 1989-08-04 |
Family
ID=12012744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63019923A Pending JPH01194708A (ja) | 1988-01-29 | 1988-01-29 | インピーダンス切替制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01194708A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58179008A (ja) * | 1982-04-01 | 1983-10-20 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 信号の増幅及び／又は減衰回路 |
| JPS58200623A (ja) * | 1982-05-17 | 1983-11-22 | Matsushita Electric Ind Co Ltd | 可変減衰回路 |
| JPS6041811A (ja) * | 1983-08-17 | 1985-03-05 | Mitsubishi Electric Corp | アクテイブ・フイルタ回路 |
-
1988
- 1988-01-29 JP JP63019923A patent/JPH01194708A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58179008A (ja) * | 1982-04-01 | 1983-10-20 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 信号の増幅及び／又は減衰回路 |
| JPS58200623A (ja) * | 1982-05-17 | 1983-11-22 | Matsushita Electric Ind Co Ltd | 可変減衰回路 |
| JPS6041811A (ja) * | 1983-08-17 | 1985-03-05 | Mitsubishi Electric Corp | アクテイブ・フイルタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877612A (en) | Amplification of signals from high impedance sources | |
| US4315227A (en) | Generalized switched-capacitor active filter | |
| US6097245A (en) | Differential output amplifier arrangement and method for tuning the output impedance of a differential output amplifier | |
| US4918397A (en) | Gain control circuit | |
| EP0410295B1 (en) | Single-ended chopper stabilized operational amplifier | |
| JPH01194708A (ja) | インピーダンス切替制御回路 | |
| JPS6313572B2 (ja) | ||
| US4074215A (en) | Stable gyrator network for simularity inductance | |
| JPH04506289A (ja) | ディジタルアナログ変換器 | |
| KR20010029754A (ko) | 어떤 트랜지스터 기술에 대해 바이어스 전류에 비례하는트랜스컨덕턴스를 갖는 다중 차동 쌍 트랜지스터 구조 | |
| JP4913392B2 (ja) | アッテネータ | |
| JPS59152712A (ja) | 周波数特性可変回路 | |
| JP3286826B2 (ja) | 可変利得増幅回路 | |
| WO1992019045A1 (en) | Precision digital-to-analog converter | |
| JPS6117366B2 (ja) | ||
| JPH01264305A (ja) | 電子ボリウム回路 | |
| JPH04225610A (ja) | 加算増幅回路 | |
| JPS6057728B2 (ja) | 可変抵抗減衰器 | |
| JPH02285807A (ja) | 可変減衰器 | |
| JPS5850312Y2 (ja) | 可変減衰装置 | |
| JPH09139642A (ja) | 増幅器 | |
| JP3109918B2 (ja) | アクティブ型位相等化器 | |
| JPS59183515A (ja) | 可変利得差動増幅回路 | |
| JPH07263988A (ja) | トーンコントロール回路 | |
| JPS60264116A (ja) | ダイオ−ド減衰器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040804 |
|
| A521 | Written amendment |
Effective date: 20040818 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060608 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060808 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |