JPS5860818A - コンパレ−タのオフセツト補正回路 - Google Patents
コンパレ−タのオフセツト補正回路Info
- Publication number
- JPS5860818A JPS5860818A JP15910181A JP15910181A JPS5860818A JP S5860818 A JPS5860818 A JP S5860818A JP 15910181 A JP15910181 A JP 15910181A JP 15910181 A JP15910181 A JP 15910181A JP S5860818 A JPS5860818 A JP S5860818A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- capacitor
- input
- offset
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、Ａ／Ｄ（アナログ・デジタル）変換器等に用
いられるコンパレータのオフセットを打チ消すためのコ
ンパレータのオフセット補正回路に関する。
いられるコンパレータのオフセットを打チ消すためのコ
ンパレータのオフセット補正回路に関する。
コンパレータを用いたＡ／Ｄ変換器において、コンパレ
ータのオフセットはそのままＡ／Ｄ変換器のオフセット
につながるので、コンパレータのオフセットを打ち消す
・ことが必要である。
ータのオフセットはそのままＡ／Ｄ変換器のオフセット
につながるので、コンパレータのオフセットを打ち消す
・ことが必要である。
本発明は上記の事情に鑑みてなされたもので、コンパレ
ータの一対の入力端間にコンデンサを接続して電流源か
ら充電し、コン／量レータの出力反転と同時に上記コン
デンサをコンパレータの基準入力に直列に挿入するよう
に切換える構成とすることによって、′コンパレータの
オフセラトラ打チ消し得るコンノＪ？レータのオフセッ
ト補正回路を提供するものである。
ータの一対の入力端間にコンデンサを接続して電流源か
ら充電し、コン／量レータの出力反転と同時に上記コン
デンサをコンパレータの基準入力に直列に挿入するよう
に切換える構成とすることによって、′コンパレータの
オフセラトラ打チ消し得るコンノＪ？レータのオフセッ
ト補正回路を提供するものである。
以下、図面金番照して本発明の一実施例を詳細に説明す
る。
る。
ｉ＠１図において、１０はたとえば逐次比較形Ａ／Ｄ変
換器に用いられる演算増幅器よシなるコンパレータ、Ｃ
はコンデンサ、１１は第１電流源、１２は第２電流源、
８１〜Ｓ９は図示しない制御手段により駆動制御される
スイッチでるる。
換器に用いられる演算増幅器よシなるコンパレータ、Ｃ
はコンデンサ、１１は第１電流源、１２は第２電流源、
８１〜Ｓ９は図示しない制御手段により駆動制御される
スイッチでるる。
すなわち、スイッチＳ１の一端は第１電流源１１に接続
され、スイッチＳ寓の一端は接地され、スイッチＳ３の
一端は基準電圧源の電圧（たとえにＡ／Ｄ変換器内に用
いられるＤ／Ａコンバータの出力）が導かれている。こ
れらのスイッチ８１〜Ｓｓの他端は一括接続され、この
接続点Ａはスイッチ８７ ｔ”介してコンノ９レータ１
０の（−）入力端に接続されている。一方、スイッチＳ
・の一端は第２電流源１２に接続され、スイッチＳｓの
一端は接地され、これらのスイッチＳＢ＋８６の他端は
一括接続されている。この接続点Ｂは、スイッチ８ｅ’
に介してコンパレータ１０の（＋）入力端に接続さ扛る
と共にスイッチＳ畠ヲ介してコンパレータ１０の（−）
入力端に接続されている。そして、上記接続点Ｂと前記
接続点Ａとの間にはコンデンサＣが接続されており、さ
らにスイッチＳ４の一端はアナログ人力が導かれ、他端
はコンパレータ１０の（＋）入力端に接続されている。
され、スイッチＳ寓の一端は接地され、スイッチＳ３の
一端は基準電圧源の電圧（たとえにＡ／Ｄ変換器内に用
いられるＤ／Ａコンバータの出力）が導かれている。こ
れらのスイッチ８１〜Ｓｓの他端は一括接続され、この
接続点Ａはスイッチ８７ ｔ”介してコンノ９レータ１
０の（−）入力端に接続されている。一方、スイッチＳ
・の一端は第２電流源１２に接続され、スイッチＳｓの
一端は接地され、これらのスイッチＳＢ＋８６の他端は
一括接続されている。この接続点Ｂは、スイッチ８ｅ’
に介してコンパレータ１０の（＋）入力端に接続さ扛る
と共にスイッチＳ畠ヲ介してコンパレータ１０の（−）
入力端に接続されている。そして、上記接続点Ｂと前記
接続点Ａとの間にはコンデンサＣが接続されており、さ
らにスイッチＳ４の一端はアナログ人力が導かれ、他端
はコンパレータ１０の（＋）入力端に接続されている。
次に、上記構成における動作を第２図のフローチャート
にしたがって説明する。第１ステツプにおいては、第３
図（１）に示すようにスイッチＳｓ、Ｓ・＋ ８７ ＃
８静カオン、つまりコンノ９レータ１０の（＋） 、
（−）入力端が接地され、このときのコンパレータ１
０の出力Ｃ６の論理レベルの）”あるいは１低”によっ
てコンノやレータ１θ、のオフセットの極性が図示しな
い検出手段によシ判定される。上記判定レベルが″為”
の場合には、第２ステツグとして第３図（ｂ）に示すよ
うにスイッチＳ１がオフ、スイッチ８１がオンになり、
第１電流源１１からコンデンサＣに充電される。このト
キ、コンデンサＣはコンパレータ１０の（＋） 。
にしたがって説明する。第１ステツプにおいては、第３
図（１）に示すようにスイッチＳｓ、Ｓ・＋ ８７ ＃
８静カオン、つまりコンノ９レータ１０の（＋） 、
（−）入力端が接地され、このときのコンパレータ１
０の出力Ｃ６の論理レベルの）”あるいは１低”によっ
てコンノやレータ１θ、のオフセットの極性が図示しな
い検出手段によシ判定される。上記判定レベルが″為”
の場合には、第２ステツグとして第３図（ｂ）に示すよ
うにスイッチＳ１がオフ、スイッチ８１がオンになり、
第１電流源１１からコンデンサＣに充電される。このト
キ、コンデンサＣはコンパレータ１０の（＋） 。
（−）入力端間に＆′続され、（＋）入力端は接地され
ている。したがって、コンデンサＣの充ｉｔ位がＰＪｒ
足値（オフセット電圧）になると、コンパレータ１０の
出力は″筒”から”低”レベルへ反転する。この反転が
図示しない検出手段によシ検出されると、同時に自動的
に第３ステツグとして第３図（、）に示すようにスイッ
チ８１＃Ｓ・。
ている。したがって、コンデンサＣの充ｉｔ位がＰＪｒ
足値（オフセット電圧）になると、コンパレータ１０の
出力は″筒”から”低”レベルへ反転する。この反転が
図示しない検出手段によシ検出されると、同時に自動的
に第３ステツグとして第３図（、）に示すようにスイッ
チ８１＃Ｓ・。
Ｓ？、Ｓ−がオフ、スイッチｓｓ １８４ ＋ ８８が
オンになる。すなわち、コンパレータ１０の（＋）°入
力端にアナログ入力が印加さｎ１コンノｆレータ１０の
（−）入力端は前述したように充電されたコンデンサＣ
を介して基準人力電圧＠ （ＤＡＣ出力）に接続される
。このように、コンデンサＣにオフセット電圧が貯えら
れた状態で、アナログ入力と基準入力電圧源の電圧とが
コンノ母レータ１０により比較されるようになり、この
コンノｆレータを用いたＡ／Ｄ変換器の変換動作が開始
する。
オンになる。すなわち、コンパレータ１０の（＋）°入
力端にアナログ入力が印加さｎ１コンノｆレータ１０の
（−）入力端は前述したように充電されたコンデンサＣ
を介して基準人力電圧＠ （ＤＡＣ出力）に接続される
。このように、コンデンサＣにオフセット電圧が貯えら
れた状態で、アナログ入力と基準入力電圧源の電圧とが
コンノ母レータ１０により比較されるようになり、この
コンノｆレータを用いたＡ／Ｄ変換器の変換動作が開始
する。
ところで、前記第１ステツプ後におけるコ／パレ＝り１
０の出力レベルの判定結果が１低”の場合には、前記ｗ
ｃ２ステップとは異なり第２′ステツグとして第３図（
ｄ）に示すようにスイッチＳ・がオフ・、スイッチＳｓ
がオンになり、第２電流源１２からコンデンサＣに充電
される。このとき、コンデンサＣ′はコンパレータ１０
の（＋） 、 （−）入力端間に接続され、（−）入力
端は接地されている。したがって、コンデンサＣの充電
電位が所定値（オフセット電圧）になると、コンパレー
タ１０の出力は１低”から１高”レベルへ反転する。
０の出力レベルの判定結果が１低”の場合には、前記ｗ
ｃ２ステップとは異なり第２′ステツグとして第３図（
ｄ）に示すようにスイッチＳ・がオフ・、スイッチＳｓ
がオンになり、第２電流源１２からコンデンサＣに充電
される。このとき、コンデンサＣ′はコンパレータ１０
の（＋） 、 （−）入力端間に接続され、（−）入力
端は接地されている。したがって、コンデンサＣの充電
電位が所定値（オフセット電圧）になると、コンパレー
タ１０の出力は１低”から１高”レベルへ反転する。
そして、この反転と同時に自動的に前述した第３ステツ
プへ移行する。
プへ移行する。
上述したようなオフセット補正回路においては、コンノ
母レータの一対の入力端間にコンデンサを接続して電流
源から充電し、コンノｆレータの出力反転と同時に上日
己コ゛ンデンサｆｌｙン・臂レータの基準入力に直列に
挿入するように切換えた状態で比較動作を行なうように
している。しタカって、コンパレータのオフセットを打
チ消すことができ、このコンパレータを用いるようなた
とえばＡ／Ｄ変換器のオフセットの発生全防止できる。
母レータの一対の入力端間にコンデンサを接続して電流
源から充電し、コンノｆレータの出力反転と同時に上日
己コ゛ンデンサｆｌｙン・臂レータの基準入力に直列に
挿入するように切換えた状態で比較動作を行なうように
している。しタカって、コンパレータのオフセットを打
チ消すことができ、このコンパレータを用いるようなた
とえばＡ／Ｄ変換器のオフセットの発生全防止できる。
しかも、上記コンパレータのオフセットの極性ケ判定で
き、この極性の如何に拘らず極性に対応してコンデンサ
を充電するように切換えることができるので非常に有効
でおる。
き、この極性の如何に拘らず極性に対応してコンデンサ
を充電するように切換えることができるので非常に有効
でおる。
第１図は本発明に係るコンパレータのオフセット補正回
路の一実施例ケ示す回路図、第２図はｗＪ１図の動作シ
ーケンスを説明するために示すフローチャート、第３図
（ａ）〜（ｄ）は第２甲の各ステップに対応する第１図
の動作状態を示す回路図である。 １０・・・コ／ノ母レータ、１１．１２・・・［［［、
Ｃ・・・コンデンサ、５ｌ−８・・・・スイッチ。 出願人代理人 弁理士 鈴 江 武 門弟１図 第２図 第３図 （ａ） 第３図 （ｂ） 第３図 （Ｃ）
路の一実施例ケ示す回路図、第２図はｗＪ１図の動作シ
ーケンスを説明するために示すフローチャート、第３図
（ａ）〜（ｄ）は第２甲の各ステップに対応する第１図
の動作状態を示す回路図である。 １０・・・コ／ノ母レータ、１１．１２・・・［［［、
Ｃ・・・コンデンサ、５ｌ−８・・・・スイッチ。 出願人代理人 弁理士 鈴 江 武 門弟１図 第２図 第３図 （ａ） 第３図 （ｂ） 第３図 （Ｃ）
Claims (1)
- コンパレータの一対の入力端間にコンデンサを接続し、
一方の入力端を接地し、他方の入力端に電流源を接続す
るように設定する回路と、この回路においてコンデンサ
の充電によシコンパレータの出力が反転すると同時にコ
ンパレータの一方の入力端に比較入力を印加し、コン）
４レータの他方の入力端には前記コンデンサを直列に介
して基準入力を印加するように前記回路の接続を切換え
るスイッチ回路と全具備することを特徴とするコンパレ
ータのオフセット補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15910181A JPS5860818A (ja) | 1981-10-06 | 1981-10-06 | コンパレ−タのオフセツト補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15910181A JPS5860818A (ja) | 1981-10-06 | 1981-10-06 | コンパレ−タのオフセツト補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5860818A true JPS5860818A (ja) | 1983-04-11 |
Family
ID=15686253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15910181A Pending JPS5860818A (ja) | 1981-10-06 | 1981-10-06 | コンパレ−タのオフセツト補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860818A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6170778U (ja) * | 1984-10-15 | 1986-05-14 |
-
1981
- 1981-10-06 JP JP15910181A patent/JPS5860818A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6170778U (ja) * | 1984-10-15 | 1986-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0298493A3 (en) | Successive approximation type a/d converter | |
| JPS5860818A (ja) | コンパレ−タのオフセツト補正回路 | |
| JPH02146815A (ja) | 半導体集積回路の入力回路 | |
| JPS6149850B2 (ja) | ||
| JPS6177430A (ja) | アナログ・デジタル変換器 | |
| JPH03254524A (ja) | Ａ／ｄ変換器 | |
| JPS58148515A (ja) | 符号化器・復号器 | |
| JPH02261052A (ja) | 電源装置 | |
| JPH07131351A (ja) | アナログ／デジタル変換回路 | |
| SU951592A1 (ru) | Стабилизированный понижающий преобразователь посто нного напр жени | |
| JPS61198922A (ja) | Ａ／ｄコンバ−タ | |
| JPS62144233A (ja) | アナログ入力装置 | |
| JPS5739618A (en) | Analog-to-digital converter | |
| JPH0795690B2 (ja) | Ａ／ｄ変換器 | |
| JP3144154B2 (ja) | サンプルホールド回路 | |
| JPH08214467A (ja) | 二次電池の充電回路 | |
| JPS649773B2 (ja) | ||
| SU1023652A1 (ru) | Преобразователь напр жени в частоту | |
| JPS6240952B2 (ja) | ||
| SU970679A1 (ru) | Аналого-цифровой преобразователь | |
| SU1599844A1 (ru) | Устройство дл регулировани напр жени | |
| JPS62135775A (ja) | 差電圧測定回路 | |
| RU1791940C (ru) | Устройство дл управлени двухтактным преобразователем посто нного напр жени в переменное | |
| JPS59230324A (ja) | Ａ／ｄ変換制御方法 | |
| JPH05336733A (ja) | 電圧変換装置 |