JPH0746824A - 入力歪抑制回路 - Google Patents

入力歪抑制回路

Info

Publication number
JPH0746824A
JPH0746824A JP19121693A JP19121693A JPH0746824A JP H0746824 A JPH0746824 A JP H0746824A JP 19121693 A JP19121693 A JP 19121693A JP 19121693 A JP19121693 A JP 19121693A JP H0746824 A JPH0746824 A JP H0746824A
Authority
JP
Japan
Prior art keywords
circuit
power supply
capacitor
voltage
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19121693A
Other languages
English (en)
Inventor
Shozo Kataoka
省三 片岡
Kazuo Yoshida
和雄 吉田
Masahito Onishi
雅人 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP19121693A priority Critical patent/JPH0746824A/ja
Publication of JPH0746824A publication Critical patent/JPH0746824A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【目的】 高周波スイッチング動作によって負荷に略一
定電流を供給し、負荷電圧を昇降圧し、入力歪を抑制す
る回路において、小型化を図り、電磁ノイズによる高周
波電磁妨害波を抑制する。 【構成】 交流電源Ｅと整流回路ＤＢを並列に接続した
電源回路と、複数の入力歪抑制回路用コンデンサＣi (i
=1,2,3, …,n) 及びスイッチＳ0 ，Ｓ1i(i=1,2,3, …,
n) ，Ｓ2i(i=1,2,3, …,n) ，Ｓ3i(i=1,2,3, …,n) か
らなる電力変換回路と、平滑コンデンサＣ0 と負荷抵抗
Ｚとを接続した負荷回路とからなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高周波スイッチング動
作によって負荷に略一定電流を供給し、負荷電圧を昇降
圧し、入力歪を抑制する回路に関するものである。
【０００２】
【従来の技術】図１８は従来のチョッパー回路による入
力歪抑制回路を示す回路図で、図１９はその動作状態を
示す波形図である。この従来例は、図１８に示すよう
に、交流電源Ｅと整流回路ＤＢを並列に接続した電源回
路と、その出力にインダクタＬとスイッチＳとの直列回
路を接続するとともに、スイッチＳと並列にダイオード
Ｄと平滑・負荷回路（キャパシタＣと負荷Ｚとよりな
る）との直列回路を接続したものである。
【０００３】次に、上記回路の回路動作を図１９を参照
して説明する。ここで、スイッチＳは、同図（ｃ）に示
す制御信号によって制御される。
【０００４】時刻ｔ0 〜ｔ1 において、スイッチＳはオ
ンし、電源回路からインダクタＬ、スイッチＳ、電源回
路の経路で電流は流れ、負荷回路の電圧ＶZ は同図
（ｅ）に示すような傾斜で昇圧する。
【０００５】時刻ｔ1 〜ｔ2 において、スイッチＳはオ
フし、電源回路からインダクタＬ、ダイオードＤ、負荷
回路、電源回路の経路で電流は流れる。この時、インダ
クタＬは電流を流し続けようとするため、電源回路とイ
ンダクタＬのタンク回路より負荷回路の電圧ＶZ は高く
なり、この時の傾斜は、時刻ｔ0 〜ｔ1 の傾斜よりも大
きくなる。
【０００６】時刻ｔ2 で再びスイッチＳがオンし、電源
回路からインダクタＬ、スイッチＳ、電源回路の経路で
電流は流れる。この時、スイッチＳの両端電圧は零にな
り、負荷回路に電流が流れなくなり、負荷電圧ＶZ は同
図（ｅ）に示すような傾斜で低下して行く。これら一連
の動作により負荷回路の電圧ＶZ を昇圧する。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、インダクタＬが大きくなるため、回路
を小型化できないという問題があった。また、電磁ノイ
ズの発生のため、高周波電磁妨害波を抑制するためのフ
ィルタ設計が複雑になるという問題があった。
【０００８】本発明は、上記問題点に鑑みなされたもの
で、その目的とするところは、小型化が可能で、しか
も、電磁ノイズによる高周波電磁妨害波を抑制できる入
力歪抑制回路を提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
本発明は、電源回路と負荷回路の間に、複数のキャパシ
タと複数のスイッチで構成されたスイッチドキャパシタ
を用いた電力変換回路を接続したことを特徴とするもの
である。
【００１０】
【実施例】（実施例１）図１は本発明の第１の実施例を
示す回路図であり、図２は図１に示す各々のスイッチＳ
0 ，Ｓ1i(i=1,2,3, …,n) ，Ｓ2i(i=1,2,3, …,n) ，Ｓ
3i(i=1,2,3, …,n) のスイッチング動作図、図３は上記
回路の動作波形図である。
【００１１】本実施例に係る主回路の基本構成は、交流
電源Ｅと整流回路ＤＢを並列に接続した電源回路と、複
数の入力歪抑制回路用コンデンサＣi (i=1,2,3, …,n)
及びスイッチＳ0 ，Ｓ1i(i=1,2,3, …,n) ，Ｓ2i(i=1,
2,3, …,n) ，Ｓ3i(i=1,2,3,…,n) からなる電力変換回
路と、平滑コンデンサＣ0 と負荷抵抗Ｚとを接続した負
荷回路とからなる。
【００１２】電源回路から電力変換回路にエネルギ−を
充電する期間においては、各々の入力歪抑制回路用コン
デンサＣi (i=1,2,3, …,n) を電源回路に対して並列に
接続するために、スイッチＳ1i(i=1,2,3, …,n) 及びス
イッチＳ2i(i=1,2,3, …,n)をオンし、スイッチＳ3i(i=
1,2,3, …,n) 及びスイッチＳ0 をオフする。
【００１３】次に、電源回路と各々の入力歪抑制回路用
コンデンサＣi (i=1,2,3, …,n) を順方向に直列接続し
て、負荷回路にこれらのエネルギ−を放電する期間にお
いては、各コンデンサＣi (i=1,2,3, …,n) を電源回路
と直列に接続するために、コンデンサＣ1 については、
そのマイナス側と電源回路のプラス側との間にあるスイ
ッチＳ31をオンすることにより接続し、コンデンサＣi
(i=2,3, …,n) についても、スイッチＳ3i(i=2,3, …,
n) を用いてコンデンサＣi-1 のプラス側とコンデンサ
Ｃi のマイナス側とを直列接続し、コンデンサＣn のプ
ラス側はスイッチＳ0 を介して負荷回路に直列接続する
ことによって放電する。
【００１４】図２及び図３において、時刻ｔ0 でスイッ
チＳ1i(i=1,2,3, …,n) 及びスイッチＳ2i(i=1,2,3,
…,n) がオンし、スイッチＳ3i(i=1,2,3, …,n) 及びス
イッチＳ0 がオフし、電源回路より、電源回路に対して
並列に接続された各々のコンデンサＣi (i=2,3, …,n)
とＳ1i(i=1,2,3, …,n) 、スイッチＳ2i(i=1,2,3, …,
n) を介して電源回路の経路で電流が流れ、コンデンサ
Ｃi (i=1,2,3, …,n) にエネルギ−を充電し、図３
（ｂ）に示すような入力電流Ｉinが流れる。
【００１５】時刻ｔ1 でスイッチＳ1i(i=1,2,3, …,n)
及びスイッチＳ2i(i=1,2,3, …,n)がオフし、スイッチ
Ｓ3i(i=1,2,3, …,n) 及びスイッチＳ0 がオンし、電源
回路から電源回路に順方向に直列接続されたコンデンサ
Ｃi (i=1,2,3, …,n) 、スイッチＳ3i(i=1,2,3, …,n)
、負荷回路を介して電源回路の経路で電流が流れ、コ
ンデンサＣi (i=1,2,3, …,n) はエネルギ−を放電し、
図３（ｃ）に示すように、コンデンサＣi (i=1,2,3,
…,n) と電源Ｅの直列接続から負荷回路に流れる放電電
流ＩD が流れる。これにより、図３（ｄ）に示すように
負荷回路に負荷電圧ＶZ が印加される。
【００１６】時刻ｔ2 でスイッチＳ1i(i=1,2,3, …,n)
及びスイッチＳ2i(i=1,2,3, …,n)がオンし、スイッチ
Ｓ3i(i=1,2,3, …,n) 及びスイッチＳ0 がオフし、電源
回路より、電源回路に対して並列に接続された各々のコ
ンデンサＣi (i=2,3, …,n)とＳ1i(i=1,2,3, …,n) 、
スイッチＳ2i(i=1,2,3, …,n) を介して電源回路の経路
で電流が流れ、コンデンサＣi (i=1,2,3, …,n) にエネ
ルギ−を充電し、図３（ｂ）に示すような入力電流Ｉin
が流れる。この時、負荷回路は主回路と切り離されるの
で、負荷電圧ＶZ は、平滑コンデンサＣ0 と負荷Ｚの放
電回路により、図３（ｄ）に示すようになる。
【００１７】時刻ｔ3 で時刻ｔ1 と同様になり、上記動
作を繰り返す。この回路は、キャパシタＣi (i=1,2,3,
…,n) の充電電圧は入力電圧に比例するので、よって負
荷回路への放電電圧も入力電圧に比例するため、図３
（ｄ）に示すように負荷電圧ＶZ の上昇率もサイクル毎
に変化する。また、各キャパシタＣi (i=1,2,3, …,n)
が充電時に取り込む電荷（入力電流の積分）は、入力電
圧とキャパシタ電圧の差によって変化するので、キャパ
シタＣi (i=1,2,3, …,n)の放電終了電圧を変化させる
ことにより、入力歪を改善できる制御を行える。つま
り、次充電するときのキャパシタＣi (i=1,2,3, …,n)
の初期電圧と入力電圧との差を入力電圧に応じるように
制御することにより、入力歪を抑制できる。
【００１８】このように、本実施例においては、電源回
路と負荷回路の間にスイッチドキャパシタを用いて電力
変換することによって、入力歪の抑制が可能であり、負
荷に略一定の電流を供給し、負荷の電圧を昇圧すること
ができる。
【００１９】（実施例２）図４は本発明の第２の実施例
を示す回路図であり、図５は図４に示す各々のスイッチ
Ｓ0 ，Ｓ1i(i=1,2,3, …,n-1) ，Ｓ2i(i=1,2,3, …,n-
1) ，Ｓ3i(i=1,2,3, …,n-1) のスイッチング動作図、
図６は上記回路の動作波形図である。
【００２０】本実施例に係る主回路の基本構成は、交流
電源Ｅと整流回路ＤＢを並列に接続した電源回路と、複
数の入力歪抑制回路用コンデンサＣi (i=1,2,3, …,n)
及びスイッチＳ0 ，Ｓ1i(i=1,2,3, …,n-1) ，Ｓ2i(i=
1,2,3, …,n-1) ，Ｓ3i(i=1,2,3, …,n-1) からなる電
力変換回路と、平滑コンデンサＣ0 と負荷抵抗Ｚとを接
続した負荷回路とからなる。
【００２１】電源回路から電力変換回路にエネルギ−を
充電する期間においては、各々の入力歪抑制回路用コン
デンサＣi (i=1,2,3, …,n) を電源回路に対して並列に
接続するために、スイッチＳ1i(i=1,2,3, …,n-1) 及び
スイッチＳ2i(i=1,2,3, …,n-1) をオンし、スイッチＳ
3i(i=1,2,3, …,n-1) 及びスイッチＳ0 をオフする。
【００２２】次に、入力歪抑制回路用コンデンサＣi (i
=1,2,3, …,n) を直列接続した電力変換回路と負荷回路
を電源回路に対して並列に接続すると、負荷回路にこれ
らのエネルギ−を放電する。この期間において、コンデ
ンサＣi (i=1,2,3, …,n-1)は、スイッチＳ3i(i=1,2,3,
…,n-1) を用いてコンデンサＣi (i=1,2,3, …,n-1)
のプラス側とコンデンサＣi+1 (i=1,2,3, …,n-1) のマ
イナス側とを接続し、コンデンサＣn のプラス側はスイ
ッチＳ0 によって負荷回路に直列接続することによって
放電する。
【００２３】図５及び図６において、時刻ｔ0 でスイッ
チＳ1i(i=1,2,3, …,n-1) 及びスイッチＳ2i(i=1,2,3,
…,n-1) がオンし、スイッチＳ3i(i=1,2,3, …,n-1) 及
びスイッチＳ0 がオフし、電源回路より、電源回路に対
して並列に接続された各々のコンデンサＣi (i=2,3,
…,n) とＳ1i(i=1,2,3, …,n-1) 、スイッチＳ2i(i=1,
2,3, …,n-1) を介して電源回路の経路で電流が流れ、
コンデンサＣi (i=1,2,3,…,n) にエネルギ−を充電
し、図６（ｂ）に示すような入力電流Ｉinが流れる。
【００２４】時刻ｔ1 でスイッチＳ1i(i=1,2,3, …,n-
1) 及びスイッチＳ2i(i=1,2,3, …,n-1) がオフし、ス
イッチＳ3i(i=1,2,3, …,n-1) 及びスイッチＳ0 がオン
し、直列接続されたコンデンサＣi (i=1,2,3, …,n) と
スイッチＳ3i(i=1,2,3, …,n-1) からなる電力変換回路
と、負荷回路は電源回路に対して並列に接続され、電力
変換回路が電源Ｅよりも高いので、電力変換回路より負
荷回路を介して電力変換回路の経路で図６（ｃ）に示す
ような放電電流ＩD が流れ、負荷回路にエネルギ−を放
電し、負荷電圧ＶZ は図６（ｄ）に示されるようにな
る。
【００２５】時刻ｔ2 でスイッチＳ1i(i=1,2,3, …,n-
1) 及びスイッチＳ2i(i=1,2,3, …,n-1) がオンし、ス
イッチＳ3i(i=1,2,3, …,n-1) 及びスイッチＳ0 がオフ
し、電源回路より、電源回路に対して並列に接続された
各々のコンデンサＣi (i=2,3,…,n) とＳ1i(i=1,2,3,
…,n-1) 、スイッチＳ2i(i=1,2,3, …,n-1) を介して電
源回路の経路で電流が流れ、コンデンサＣi (i=1,2,3,
…,n) にエネルギ−を充電し、図６（ｂ）に示すような
入力電流Ｉinが流れる。この時、負荷回路は主回路と切
り離されるので、負荷電圧ＶZ は、平滑コンデンサＣ0
と負荷Ｚの放電回路により、図６（ｄ）に示すようにな
る。
【００２６】時刻ｔ3 で時刻ｔ1 と同様になり、上記動
作を繰り返す。この回路は、キャパシタＣi (i=1,2,3,
…,n) の充電電圧は入力電圧に比例するので、よって負
荷回路への放電電圧も入力電圧に比例するため、図６
（ｄ）に示すように負荷電圧ＶZ の上昇率もサイクル毎
に変化する。また、各キャパシタＣi (i=1,2,3, …,n)
が充電時に取り込む電荷（入力電流の積分）は、入力電
圧とキャパシタ電圧の差によって変化するので、キャパ
シタＣi (i=1,2,3, …,n)の放電終了電圧を変化させる
ことにより、入力歪を改善できる制御を行える。つま
り、次充電するときのキャパシタＣi (i=1,2,3, …,n)
の初期電圧と入力電圧との差を入力電圧に応じるように
制御することにより、入力歪を抑制できる。このよう
に、本実施例においても実施例１と同様、入力歪の抑制
が可能であり、負荷に略一定の電流を供給し、負荷の電
圧を昇圧することができる。
【００２７】（実施例３）図７は本発明の第３の実施例
を示す回路図であり、図８は図７に示す各々のスイッチ
Ｓ01，Ｓ02，Ｓ1i(i=1,2,3, …,n-1) ，Ｓ2i(i=1,2,3,
…,n-1) ，Ｓ3i(i=1,2,3, …,n) のスイッチング動作
図、図９は上記回路の動作波形図である。
【００２８】本実施例に係る主回路の基本構成は、交流
電源Ｅと整流回路ＤＢを並列に接続した電源回路と、複
数の入力歪抑制回路用コンデンサＣi (i=1,2,3, …,n)
及びスイッチＳ01，Ｓ1i(i=1,2,3, …,n-1) ，Ｓ2i(i=
1,2,3, …,n-1) ，Ｓ3i(i=1,2,3, …,n) からなる電力
変換回路と、平滑コンデンサＣ0 と負荷抵抗Ｚとを接続
した負荷回路とからなる。
【００２９】電源回路から電力変換回路にエネルギ−を
充電する期間においては、電源回路からスイッチＳ02，
Ｓ3i(i=1,2,3, …,n) とコンデンサＣi (i=1,2,3, …,
n) を介して電源Ｅの経路で電流が流れ、各々のコンデ
ンサＣi (i=1,2,3, …,n) を電源回路と直列に接続し充
電する。
【００３０】次に、各々の入力歪抑制回路用コンデンサ
Ｃi (i=1,2,3, …,n) と負荷回路から電源回路を切り離
し、コンデンサＣi (i=1,2,3, …,n) が負荷に対して並
列に接続され、電力変換回路から負荷回路に放電される
期間においては、各々のコンデンサＣi (i=1,2,3, …,n
-1) は、コンデンサＣi+1 (i=1,2,3, …,n-1) と、その
両端に直列接続されているスイッチＳ1i(i=1,2,3, …,n
-1) とスイッチＳ2i(i=1,2,3, …,n-1) とを並列接続す
ることにより、負荷回路に並列接続してエネルギ−を放
電する。
【００３１】図８及び図９において、時刻ｔ0 でスイッ
チＳ02及びスイッチＳ3i(i=1,2,3,…,n) がオンし、ス
イッチＳ01、スイッチＳ1i(i=1,2,3, …,n-1) 及びＳ2i
(i=1,2,3, …,n-1) がオフし、電源回路より、電源回路
に直列に接続された各々のコンデンサＣi (i=2,3, …,
n) を介して電源回路の経路で電流が流れ、コンデンサ
Ｃi (i=1,2,3, …,n) にエネルギ−を充電し、図９
（ｂ）に示すような入力電流Ｉinが流れる。
【００３２】時刻ｔ1 でスイッチＳ02及びスイッチＳ3i
(i=1,2,3, …,n) がオフし、スイッチＳ01、スイッチＳ
1i(i=1,2,3, …,n-1) 及びＳ2i(i=1,2,3, …,n-1) がオ
ンして、コンデンサＣi (i=1,2,3, …,n) とスイッチＳ
1i(i=1,2,3, …,n-1) 、Ｓ2i(i=1,2,3, …,n-1) によっ
て、各コンデンサＣi (i=1,2,3, …,n) は並列接続さ
れ、この並列回路と負荷回路は電源回路より切り離され
る。これにより、コンデンサＣi (i=1,2,3, …,n) を電
源として、負荷回路にエネルギ−を放電することによっ
て、図９（ｃ）に示すような放電電流ＩD が流れ、図９
（ｄ）に示されるように負荷回路に電圧ＶZ が印加され
る。
【００３３】時刻ｔ2 でスイッチＳ02及びスイッチＳ3i
(i=1,2,3, …,n) がオンし、スイッチＳ01、スイッチＳ
1i(i=1,2,3, …,n-1) 及びＳ2i(i=1,2,3, …,n-1) がオ
フし、電源回路より、電源回路に直列に接続された各々
のコンデンサＣi (i=2,3, …,n) を介して電源回路の経
路で電流が流れ、コンデンサＣi (i=1,2,3, …,n) にエ
ネルギ−を充電し、図９（ｂ）に示すような入力電流Ｉ
inが流れる。この時、負荷回路は電源回路と切り離され
るので、負荷電圧ＶZ は、平滑コンデンサＣ0と負荷Ｚ
の放電回路により、図９（ｄ）に示すようになる。
【００３４】時刻ｔ3 で時刻ｔ1 と同様になり、上記動
作を繰り返す。この回路は、キャパシタＣi (i=1,2,3,
…,n) の充電電圧は入力電圧に比例するので、よって負
荷回路への放電電圧も入力電圧に比例するため、図９
（ｄ）に示すように負荷電圧ＶZ の上昇率もサイクル毎
に変化する。また、各キャパシタＣi (i=1,2,3, …,n)
が充電時に取り込む電荷（入力電流の積分）は、入力電
圧とキャパシタ電圧の差によって変化するので、キャパ
シタＣi (i=1,2,3, …,n)の放電終了電圧を変化させる
ことにより、入力歪を改善できる制御を行える。つま
り、次充電するときのキャパシタＣi (i=1,2,3, …,n)
の初期電圧と入力電圧との差を入力電圧に応じるように
制御することにより、入力歪を抑制できる。このよう
に、本実施例においても実施例１，２と同様、入力歪の
抑制が可能であり、負荷に略一定の電流を供給し、負荷
の電圧を昇圧することができる。
【００３５】（実施例４）図１０は本発明の第４の実施
例を示す回路図であり、図１１は図１０に示す各々のス
イッチＳ01，Ｓ02，Ｓ1i(i=1,2,3, …,n-1) ，Ｓ2i(i=
1,2,3, …,n-1) ，Ｓ3i(i=1,2,3, …,n-1) ，Ｓ41，Ｓ
42，Ｓ43，Ｓ44のスイッチング動作図、図１２は上記回
路の動作波形図である。
【００３６】本実施例に係る主回路の基本構成は、交流
電源Ｅと整流回路（Ｓ41，Ｓ42，Ｓ 43，Ｓ44）とを接続
した電源回路と、複数の入力歪抑制回路用コンデンサＣ
i (i=1,2,3, …,n) 及びスイッチＳ01，Ｓ02，Ｓ1i(i=
1,2,3, …,n-1) ，Ｓ2i(i=1,2,3, …,n-1) ，Ｓ3i(i=1,
2,3, …,n-1) からなる電力変換回路と、平滑コンデン
サＣ0 と負荷抵抗Ｚとを接続した負荷回路とからなる。
【００３７】交流電源Ｅのプラス側が図１０において符
号Ａで示す側の場合、スイッチＳ41とスイッチＳ42がオ
ンし、符号Ｂで示す側の場合、スイッチＳ43とスイッチ
Ｓ44がオンして電流を流す。
【００３８】電源回路から電力変換回路にエネルギ−を
充電する期間においては、電源回路からコンデンサＣi
(i=1,2,3, …,n) とスイッチＳ3i(i=1,2,3, …,n-1) 、
スイッチＳ01を介して電源回路の経路で電流が流れ、各
々のコンデンサＣi (i=1,2,3, …,n) を充電する。
【００３９】次に、電源回路と、各々のコンデンサＣi
(i=1,2,3, …,n-1) がコンデンサＣi+1 (i=1,2,3, …,n
-1) とその両端に直列接続されているスイッチＳ1i(i=
1,2,3, …,n-1) とスイッチＳ2i(i=1,2,3, …,n-1) を
オンして並列接続させた電力変換回路と、負荷回路とを
スイッチＳ02をオンして直列接続することにより、負荷
回路にエネルギ−を与える期間において、並列に接続さ
れたコンデンサＣi (i=1,2,3, …,n) は電源回路に対し
て極性を逆方向に直列接続されるので、負荷回路にかか
る電圧は、入力電圧と並列接続されたキャパシタの電圧
との差となる。しかしここで、入力電圧Ｖinが０〜入力
電圧のピーク値の期間では、直列接続したコンデンサＣ
i (i=1,2,3, …,n) を電源に対して直列に接続して、コ
ンデンサＣi (i=1,2,3, …,n) にエネルギ−を充電する
ことが可能であるが、入力電圧Ｖ inが入力電圧のピーク
値〜０の期間では、直列接続したコンデンサＣi (i=1,
2,3, …,n) を電源に対して直列に接続すると、直列接
続したコンデンサＣi (i=1,2,3, …,n) よりスイッチＳ
41，Ｓ42を介して、電源回路にエネルギ−を放電し、電
源電圧まで、直列接続されたコンデンサＣi (i=1,2,3,
…,n) の両端電圧を設定する。
【００４０】図１１及び図１２において、時刻ｔ0 で交
流電源Ｅのプラス側が図１０において符号Ａで示す側と
すると、極性が変わる時刻ｔ7 までスイッチＳ41とスイ
ッチＳ42がオンして、スイッチＳ43とスイッチＳ44はオ
フしている。
【００４１】時刻ｔ0 でスイッチＳ3i(i=1,2,3, …,n-
1) 及びスイッチＳ01がオンし、スイッチＳ02、スイッ
チＳ1i(i=1,2,3, …,n-1) 及びＳ2i(i=1,2,3, …,n-1)
がオフし、電源回路より、電源回路に直列に接続された
各々のコンデンサＣi (i=1,2,3, …,n) を介して電源回
路の経路で電流が流れ、コンデンサＣi (i=1,2,3, …,
n) にエネルギ−を充電し、図１２（ｂ）に示すような
入力電流Ｉinが流れる。
【００４２】時刻ｔ1 でスイッチＳ02、スイッチＳ1i(i
=1,2,3, …,n-1) 及びＳ2i(i=1,2,3, …,n-1) がオン
し、スイッチＳ01及びスイッチＳ3i(i=1,2,3, …,n-1)
がオフし、コンデンサＣi (i=1,2,3, …,n) とスイッチ
Ｓ1i(i=1,2,3, …,n-1) 、Ｓ2i(i=1,2,3, …,n-1) によ
って、各コンデンサＣi (i=1,2,3, …,n) が並列に接続
された電力変換回路と、負荷回路と、電源回路とは直列
に接続され、また、電源回路に対して電力変換回路は極
性を逆方向に接続するので、電源電圧と電力変換回路の
両端電圧の差電圧が負荷回路にかかる。これにより、図
１２（ｃ）に示すような放電電流ＩD が流れ、負荷電圧
ＶZ は図１２（ｄ）に示すようになる。
【００４３】時刻ｔ2 でスイッチＳ3i(i=1,2,3, …,n-
1) 及びスイッチＳ01がオンし、スイッチＳ02、スイッ
チＳ1i(i=1,2,3, …,n-1) 及びＳ2i(i=1,2,3, …,n-1)
がオフし、電源回路より、コンデンサＣi (i=1,2,3,
…,n) がスイッチＳ3i(i=1,2,3,…,n-1) によって電源
回路に対して直列接続された電力変換回路、スイッチＳ
01を介して電源回路の経路で電流が流れ、コンデンサＣ
i (i=1,2,3, …,n) にエネルギ−を充電し、図１２
（ｂ）に示すような入力電流Ｉinが流れる。この時、負
荷回路は主回路と切り離されるので、負荷電圧ＶZ は、
平滑コンデンサＣ0 と負荷Ｚの放電回路により、図１２
（ｄ）に示すようになる。
【００４４】時刻ｔ3 で時刻ｔ1 と同様になり、入力電
圧がピーク値（時刻ｔ4 ）になるまで上記動作を繰り返
す。
【００４５】次に、入力電圧Ｖinが入力電圧のピーク値
〜０の期間について説明する。時刻ｔ4 でスイッチ
Ｓ02、スイッチＳ1i(i=1,2,3, …,n-1) 及びＳ2i(i=1,
2,3, …,n-1) がオンし、スイッチＳ01及びスイッチＳ
3i(i=1,2,3, …,n-1) がオフし、時刻ｔ1 と同様の動作
をする。
【００４６】時刻ｔ5 でスイッチＳ3i(i=1,2,3, …,n-
1) 及びスイッチＳ01がオンし、スイッチＳ02、スイッ
チＳ1i(i=1,2,3, …,n-1) 及びＳ2i(i=1,2,3, …,n-1)
がオフするが、電源回路より、直列接続したコンデンサ
Ｃi (i=1,2,3, …,n) の両端電圧の方が高いから、直列
接続した電力変換回路からスイッチＳ41，Ｓ42を介して
電源回路にエネルギ−を放電し、図１２（ｂ）に示すよ
うな入力電流Ｉinが流れる。
【００４７】時刻ｔ6 で時刻ｔ4 と同様になり、入力電
圧が０（時刻ｔ7 ）になるまで上記動作を繰り返す。
【００４８】時刻ｔ7 で交流電源Ｅの極性が反転し、図
１０において符号Ｂで示す側がプラス側となると、整流
回路のスイッチＳ43，Ｓ44がオンし、スイッチＳ41，Ｓ
42がオフする。それ以外は、時刻ｔ7 で時刻ｔ1 、時刻
ｔ8 で時刻ｔ2 、時刻ｔ9 で時刻ｔ3 、時刻ｔ10で時刻
ｔ4 、時刻ｔ11で時刻ｔ5 、時刻ｔ12で時刻ｔ6 と同様
となる。
【００４９】時刻ｔ13で交流電源Ｅの極性が反転し、図
１０において符号Ａで示す側がプラス側となると、時刻
ｔ2 と同様の動作となり、繰り返し動作する。
【００５０】このように本実施例においては、キャパシ
タＣi (i=1,2,3, …,n) の充電電圧は入力電圧に比例す
るので、よって負荷回路への放電電圧も入力電圧に比例
するため、図１２（ｄ）に示すように、負荷電圧ＶZ の
上昇率もサイクル毎に変化する。また、各キャパシタＣ
i (i=1,2,3, …,n) が充電時に取り込む電荷（入力電流
の積分）は、入力電圧とキャパシタ電圧の差によって変
化するので、キャパシタＣi (i=1,2,3, …,n) の放電終
了電圧を変化させることにより、入力歪を改善できる制
御を行える。つまり、次充電するときのキャパシタＣi
(i=1,2,3, …,n) の初期電圧と入力電圧との差を入力電
圧に応じるように制御することにより、入力歪を抑制で
きる。このように、本実施例においても前記各実施例と
同様、入力歪の抑制が可能であり、負荷に略一定の電流
を供給し、負荷の電圧を昇圧することができる。
【００５１】（実施例５）図１３は本発明の第５の実施
例を示す回路図であり、図１４は図１３に示す各々のス
イッチＳ01，Ｓ02，Ｓ1i(i=1,2,3, …,n-1) ，Ｓ2i(i=
1,2,3, …,n-1) ，Ｓ3i(i=1,2,3, …,n-1) ，Ｓ41，Ｓ
42，Ｓ43，Ｓ44のスイッチング動作図、図１５は上記回
路の動作波形図である。
【００５２】本実施例に係る主回路の基本構成は、交流
電源Ｅと整流回路（Ｓ41，Ｓ42，Ｓ 43，Ｓ44）とを接続
した電源回路と、複数の入力歪抑制回路用コンデンサＣ
i (i=1,2,3, …,n) 及びスイッチＳ01，Ｓ02，Ｓ1i(i=
1,2,3, …,n-1) ，Ｓ2i(i=1,2,3, …,n-1) ，Ｓ3i(i=1,
2,3, …,n-1) からなる電力変換回路と、平滑コンデン
サＣ0 と負荷抵抗Ｚとを接続した負荷回路とからなる。
【００５３】交流電源Ｅのプラス側が図１０において符
号Ａで示す側の場合、スイッチＳ41とスイッチＳ42がオ
ンし、符号Ｂで示す側の場合、スイッチＳ43とスイッチ
Ｓ44がオンして電流を流す。
【００５４】電源回路から電力変換回路にエネルギ−を
充電する期間においては、各々のコンデンサＣi (i=1,
2,3, …,n) を並列に接続し、電源回路に接続する。コ
ンデンサＣ1 を電源回路と直列接続し、その他のコンデ
ンサＣi (i=2,3, …,n) については、コンデンサＣi-1
(i=2,3, …,n) と、コンデンサＣi (i=2,3, …,n) 及び
その両端に直列接続されているスイッチＳ1i-1(i=2,3,
…,n) とスイッチＳ2i-1(i=2,3, …,n) とを並列接続す
ることにより、各々のコンデンサＣi (i=1,2,3,…,n)
を並列充電する。
【００５５】次に、電源回路と各々のコンデンサＣi (i
=1,2,3, …,n) が、スイッチＳ3i(i=1,2,3, …,n-1) を
オンすることによって、電源回路に対して極性が逆にな
るように負荷回路にエネルギ−を与える期間において、
負荷回路にかかる電圧は入力電圧と直列接続されたキャ
パシタの電圧との差となる。
【００５６】図１４及び図１５において、時刻ｔ0 で交
流電源Ｅのプラス側が図１３において符号Ａで示す側と
すると、極性が変わる時刻ｔ4 までスイッチＳ41とスイ
ッチＳ42がオンして、スイッチＳ43とスイッチＳ44はオ
フしている。
【００５７】時刻ｔ0 でスイッチＳ01、スイッチＳ1i(i
=1,2,3, …,n-1) 及びＳ2i(i=1,2,3, …,n-1) がオン
し、スイッチＳ02及びスイッチＳ3i(i=1,2,3, …,n-1)
がオフし、電源回路より、スイッチＳ41、並列接続され
た各々のコンデンサＣi (i=1,2,3, …,n) とスイッチＳ
1i(i=1,2,3, …,n-1) 、Ｓ2i(i=1,2,3, …,n-1) 、スイ
ッチＳ01、スイッチＳ42を介して電源回路の経路で電流
が流れ、コンデンサＣi(i=1,2,3, …,n) にエネルギ−
を充電し、図１５（ｂ）に示すような入力電流Ｉ inが流
れる。
【００５８】時刻ｔ1 でスイッチＳ02及びスイッチＳ3i
(i=1,2,3, …,n-1) がオンし、スイッチＳ01、スイッチ
Ｓ1i(i=1,2,3, …,n-1) 及びＳ2i(i=1,2,3, …,n-1) が
オフし、直列接続されたコンデンサＣi (i=1,2,3, …,
n) の極性は交流電源に対して逆方向に接続され、ま
た、直列接続されたコンデンサＣi (i=1,2,3, …,n) の
電圧は、交流電源の電圧より高いため、回路中の電流
は、直列接続されたコンデンサＣi (i=1,2,3, …,n) か
ら、電源回路、スイッチＳ02、負荷回路を介して、直列
接続されたコンデンサＣi (i=1,2,3, …,n) の経路で電
流が流れる。電源電圧と、直列接続されたコンデンサＣ
i (i=1,2,3, …,n) の両端電圧の差電圧によって、図１
５（ｃ）に示すような放電電流ＩD が流れ、入力電流Ｉ
inは図１５（ｂ）に示すように流れ、また、負荷電圧Ｖ
Z は図１５（ｄ）に示すようになる。
【００５９】時刻ｔ2 でスイッチＳ01、スイッチＳ1i(i
=1,2,3, …,n-1) 及びＳ2i(i=1,2,3, …,n-1) がオン
し、スイッチＳ02及びスイッチＳ3i(i=1,2,3, …,n-1)
がオフし、電源回路より、並列接続された各々のコンデ
ンサＣi (i=1,2,3, …,n) とスイッチＳ1i(i=1,2,3,
…,n-1) 、Ｓ2i(i=1,2,3, …,n-1) 、スイッチＳ01、ス
イッチＳ42を介して、電源回路の経路で電流が流れ、コ
ンデンサＣi (i=1,2,3, …,n) にエネルギ−を充電し、
図１５（ｂ）に示すような入力電流Ｉinが流れる。ま
た、負荷回路はスイッチＳ02によって主回路から切り離
されているため、平滑コンデンサＣ0 と負荷抵抗Ｚより
負荷回路の電圧ＶZ は図１５（ｄ）に示すようになる。
【００６０】次に、時刻ｔ4 で交流電源Ｅの極性が反転
し、図１３において符号Ｂで示す側がプラス側となる
と、整流回路のスイッチＳ43，Ｓ44がオンし、スイッチ
Ｓ41，Ｓ42がオフする。また、これら整流回路内のスイ
ッチＳ41，Ｓ42，Ｓ43，Ｓ44の状態以外の回路動作につ
いて、時刻ｔ4 で時刻ｔ2 、時刻ｔ5 で時刻ｔ3 と同様
となる。時刻ｔ6 で時刻ｔ4 と同様となり、時刻ｔ7 ま
で繰り返し動作する。
【００６１】時刻ｔ7 で交流電源Ｅの極性が反転し、再
び図１３において符号Ｂで示す側がプラス側となると、
整流回路のスイッチＳ41，Ｓ42がオンし、スイッチ
Ｓ43，Ｓ 44がオフし、時刻ｔ2 と同様の動作をする。こ
れら一連の回路動作によって繰り返し動作する。
【００６２】このように本実施例においては、キャパシ
タＣi (i=1,2,3, …,n) の充電電圧は入力電圧に比例す
るので、よって負荷回路への放電電圧も入力電圧に比例
するため、図１５（ｄ）に示すように、負荷電圧ＶZ の
上昇率もサイクル毎に変化する。また、各キャパシタＣ
i (i=1,2,3, …,n) が充電時に取り込む電荷（入力電流
の積分）は、入力電圧とキャパシタ電圧の差によって変
化するので、キャパシタＣi (i=1,2,3, …,n) の放電終
了電圧を変化させることにより、入力歪を改善できる制
御を行える。つまり、次充電するときのキャパシタＣi
(i=1,2,3, …,n) の初期電圧と入力電圧との差を入力電
圧に応じるように制御することにより、入力歪を抑制で
きる。このように、本実施例においても前記各実施例と
同様、入力歪の抑制が可能であり、負荷に略一定の電流
を供給できるとともに、電源に対してマイナスの負荷電
圧を供給できる。
【００６３】（実施例６）図１６は本発明の第６の実施
例を示す回路図である。本実施例に係る主回路の基本構
成は、交流電源Ｅと整流回路ＤＢとを接続した電源回路
と、複数の入力歪抑制回路用コンデンサＣij(i=1,2,3,
…,m;j=1,2,3, …,n) 及びスイッチＳik(i=1,2,3, …,
m;k=0,1,2, …,9) からなる電力変換回路と、負荷抵抗
Ｚとからなる。
【００６４】この電力変換回路は、複数のコンデンサに
よる直列回路Ｑi (i=1,2,3, …,m)を複数組、電源回路
に対して並列接続することにより構成される。そして、
電源回路から電力変換回路にエネルギ−を充電する期間
においては、交流電源の電圧の変化に応じて様々な充電
経路でコンデンサに充電し、電源回路と電力変換回路を
直列接続して負荷回路にこれらのエネルギ−を放電する
期間においても、交流電源の電圧の変化に応じて様々な
放電経路で放電し、負荷抵抗Ｚに電源が変化しても略一
定の電圧が得られるようにする。
【００６５】以下、３つのコンデンサＣi1(i=1,2,3) ，
Ｃi2(i=1,2,3) ，Ｃi3(i=1,2,3) を直列接続した３組の
直列回路Ｑ1 ，Ｑ2 ，Ｑ3 を電源回路に対して並列接続
した回路例を基に説明する。
【００６６】まず、電源電圧が３０Ｖのとき、スイッチ
Ｓi1(i=1,2,3) ，Ｓi3(i=1,2,3) ，Ｓi4(i=1,2,3) ，Ｓ
i7(i=1,2,3) ，Ｓi8(i=1,2,3) ，Ｓi9(i=1,2,3) ，Ｓi0
(i=1,2,3) がオンし、コンデンサＣi1(i=1,2,3) ，Ｃi2
(i=1,2,3) ，Ｃi3(i=1,2,3)に３０Ｖの電圧を充電す
る。
【００６７】次に、上記各々のスイッチをオフして、ス
イッチＳi2(i=1,2,3) ，Ｓi4(i=1,2,3) ，Ｓi5(i=1,2,
3) ，Ｓi6(i=1,2,3) をオンして、電源に対して各々の
コンデンサＣi1(i=1,2,3) ，Ｃi2(i=1,2,3) ，Ｃi3(i=
1,2,3) を直列に接続することにより、負荷抵抗Ｚには
３００Ｖの電圧が印加される。
【００６８】また、電源電圧が８０Ｖのとき、スイッチ
Ｓi1(i=1,2,3) ，Ｓi3(i=1,2,3) ，Ｓi4(i=1,2,3) ，Ｓ
i5(i=1,2,3) ，Ｓi6(i=1,2,3) がオンし、直列接続され
たコンデンサＣ11，Ｃ12，Ｃ13、コンデンサＣ21，
Ｃ22，Ｃ23及びコンデンサＣ31，Ｃ32，Ｃ33のそれぞれ
の両端に８０Ｖの電圧を充電し、次に、上記各々のスイ
ッチをオフし、スイッチＳi2(i=1,2,3) ，Ｓi4(i=1,2,
3) ，Ｓi5(i=1,2,3) ，Ｓi6(i=1,2,3) をオンして、電
源に対して各々のコンデンサＣi1(i=1,2,3) ，Ｃi2(i=
1,2,3) ，Ｃi3(i=1,2,3) を直列に接続することによ
り、負荷抵抗Ｚには３２０Ｖの電圧が印加される。
【００６９】このように本実施例によれば、多くのキャ
パシタを直列接続し、それらの組を多く持つ電力変換回
路を用いることにより、電源電圧が変化しても負荷に略
一定の電圧を印加することができる。
【００７０】（実施例７）図１７は本発明の第６の実施
例を示す回路図である。本実施例に係る主回路の基本構
成は、交流電源Ｅと整流回路ＤＢとを接続した電源回路
と、スイッチドキャパシタ等を用いた電力変換回路と、
入力電流を検出し、前記スイッチドキャパシタのスイッ
チング動作を制御する制御手段Ｐと、平滑コンデンサＣ
0 と負荷抵抗Ｚからなる負荷回路とで構成される。
【００７１】本実施例は、入力電圧Ｖinの変化によって
電力変換回路の充放電回数の制御、充電時間の制御、放
電時間の制御等を行い、出力電圧を略一定電圧にし、入
力歪を低減することができる。
【００７２】
【発明の効果】本発明によれば、インダクタを用いるこ
となく入力歪を抑制することができるので、回路の小型
化が可能となり、また、インダクタの電磁ノイズによる
高周波電磁妨害波を抑制できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す回路図である。
【図２】実施例１のスイッチング動作図である。
【図３】実施例１の動作波形図である。
【図４】本発明の第２の実施例を示す回路図である。
【図５】実施例２のスイッチング動作図である。
【図６】実施例２の動作波形図である。
【図７】本発明の第３の実施例を示す回路図である。
【図８】実施例３のスイッチング動作図である。
【図９】実施例３の動作波形図である。
【図１０】本発明の第４の実施例を示す回路図である。
【図１１】実施例４のスイッチング動作図である。
【図１２】実施例４の動作波形図である。
【図１３】本発明の第５の実施例を示す回路図である。
【図１４】実施例５のスイッチング動作図である。
【図１５】実施例５の動作波形図である。
【図１６】本発明の第６の実施例を示す回路図である。
【図１７】本発明の第７の実施例を示す回路図である。
【図１８】従来例を示す回路図である。
【図１９】従来例の動作波形図である。
【符号の説明】
Ｓ0 スイッチ Ｓ1i(i=1,2,3, …,n) スイッチ Ｓ2i(i=1,2,3, …,n) スイッチ Ｓ3i(i=1,2,3, …,n) スイッチ Ｃ0 平滑コンデンサ Ｃi (i=1,2,3, …,n) 入力歪抑制回路用コンデンサ Ｅ 交流電源 ＤＢ 整流回路 Ｚ 負荷抵抗
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１０月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】時刻ｔ0 〜ｔ1 において、スイッチＳはオ
ンし、電源回路からインダクタＬ、スイッチＳ、電源回
路の経路で電流は流れ、負荷回路の電圧ＶZ は同図
（ｅ）に示すような傾斜で低下する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】時刻ｔ1 〜ｔ2 において、スイッチＳはオ
フし、電源回路からインダクタＬ、ダイオードＤ、負荷
回路、電源回路の経路で電流は流れる。この時、インダ
クタＬは電流を流し続けようとするため、電源回路とイ
ンダクタＬのタンク回路より負荷回路の電圧ＶZ は高く
なる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】時刻ｔ3 で時刻ｔ1 と同様になり、上記動
作を繰り返す。この回路は、キャパシタＣi (i=1,2,3,
…,n) の充電電圧は入力電圧に比例するので、よって負
荷回路への放電電圧も入力電圧に比例するため、図３
（ｄ）に示すように負荷電圧ＶZ の上昇率もサイクル毎
に変化する。また、各キャパシタＣi (i=1,2,3, …,n)
が充電時に取り込む電荷（入力電流の積分）は、入力電
圧とキャパシタ電圧の差によって変化するので、キャパ
シタＣi (i=1,2,3, …,n)の放電終了電圧を変化させる
ことにより、入力歪を改善できる制御を行える。つま
り、次に充電するときのキャパシタＣi (i=1,2,3, …,
n) の初期電圧と入力電圧との差を入力電圧に応じるよ
うに制御することにより、入力歪を抑制できる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】時刻ｔ3 で時刻ｔ1 と同様になり、上記動
作を繰り返す。この回路は、キャパシタＣi (i=1,2,3,
…,n) の充電電圧は入力電圧に比例するので、よって負
荷回路への放電電圧も入力電圧に比例するため、図６
（ｄ）に示すように負荷電圧ＶZ の上昇率もサイクル毎
に変化する。また、各キャパシタＣi (i=1,2,3, …,n)
が充電時に取り込む電荷（入力電流の積分）は、入力電
圧とキャパシタ電圧の差によって変化するので、キャパ
シタＣi (i=1,2,3, …,n)の放電終了電圧を変化させる
ことにより、入力歪を改善できる制御を行える。つま
り、次に充電するときのキャパシタＣi (i=1,2,3, …,
n) の初期電圧と入力電圧との差を入力電圧に応じるよ
うに制御することにより、入力歪を抑制できる。このよ
うに、本実施例においても実施例１と同様、入力歪の抑
制が可能であり、負荷に略一定の電流を供給し、負荷の
電圧を昇圧することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】図８及び図９において、時刻ｔ0 でスイッ
チＳ02及びスイッチＳ3i(i=1,2,3,…,n) がオンし、ス
イッチＳ01、Ｓ03、スイッチＳ1i(i=1,2,3, …,n-1) 及
びＳ 2i(i=1,2,3, …,n-1) がオフし、電源回路より、電
源回路に直列に接続された各々のコンデンサＣi (i=2,
3, …,n) を介して電源回路の経路で電流が流れ、コン
デンサＣi (i=1,2,3, …,n) にエネルギ−を充電し、図
９（ｂ）に示すような入力電流Ｉinが流れる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】時刻ｔ1 でスイッチＳ02及びスイッチＳ3i
(i=1,2,3, …,n) がオフし、スイッチＳ01、Ｓ03、スイ
ッチＳ1i(i=1,2,3, …,n-1) 及びＳ2i(i=1,2,3, …,n-
1) がオンして、コンデンサＣi (i=1,2,3, …,n) とス
イッチＳ1i(i=1,2,3, …,n-1)、Ｓ2i(i=1,2,3, …,n-1)
によって、各コンデンサＣi (i=1,2,3, …,n) は並列
接続され、この並列回路と負荷回路は電源回路より切り
離される。これにより、コンデンサＣi (i=1,2,3, …,
n) を電源として、負荷回路にエネルギ−を放電するこ
とによって、図９（ｃ）に示すような放電電流ＩD が流
れ、図９（ｄ）に示されるように負荷回路に電圧ＶZ が
印加される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正内容】
【００３３】時刻ｔ2 でスイッチＳ02及びスイッチＳ3i
(i=1,2,3, …,n) がオンし、スイッチＳ01、Ｓ03、スイ
ッチＳ1i(i=1,2,3, …,n-1) 及びＳ2i(i=1,2,3, …,n-
1) がオフし、電源回路より、電源回路に直列に接続さ
れた各々のコンデンサＣi (i=2,3, …,n) を介して電源
回路の経路で電流が流れ、コンデンサＣi (i=1,2,3,
…,n) にエネルギ−を充電し、図９（ｂ）に示すような
入力電流Ｉinが流れる。この時、負荷回路は電源回路と
切り離されるので、負荷電圧ＶZ は、平滑コンデンサＣ
0 と負荷Ｚの放電回路により、図９（ｄ）に示すように
なる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】時刻ｔ3 で時刻ｔ1 と同様になり、上記動
作を繰り返す。この回路は、キャパシタＣi (i=1,2,3,
…,n) の充電電圧は入力電圧に比例するので、よって負
荷回路への放電電圧も入力電圧に比例するため、図９
（ｄ）に示すように負荷電圧ＶZ の上昇率もサイクル毎
に変化する。また、各キャパシタＣi (i=1,2,3, …,n)
が充電時に取り込む電荷（入力電流の積分）は、入力電
圧とキャパシタ電圧の差によって変化するので、キャパ
シタＣi (i=1,2,3, …,n)の放電終了電圧を変化させる
ことにより、入力歪を改善できる制御を行える。つま
り、次に充電するときのキャパシタＣi (i=1,2,3, …,
n) の初期電圧と入力電圧との差を入力電圧に応じるよ
うに制御することにより、入力歪を抑制できる。このよ
うに、本実施例においても実施例１，２と同様、入力歪
の抑制が可能であり、負荷に略一定の電流を供給し、負
荷の電圧を降圧することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】このように本実施例においては、キャパシ
タＣi (i=1,2,3, …,n) の充電電圧は入力電圧に比例す
るので、よって負荷回路への放電電圧も入力電圧に比例
するため、図１２（ｄ）に示すように、負荷電圧ＶZ の
上昇率もサイクル毎に変化する。また、各キャパシタＣ
i (i=1,2,3, …,n) が充電時に取り込む電荷（入力電流
の積分）は、入力電圧とキャパシタ電圧の差によって変
化するので、キャパシタＣi (i=1,2,3, …,n) の放電終
了電圧を変化させることにより、入力歪を改善できる制
御を行える。つまり、次に充電するときのキャパシタＣ
i (i=1,2,3, …,n) の初期電圧と入力電圧との差を入力
電圧に応じるように制御することにより、入力歪を抑制
できる。このように、本実施例においても前記各実施例
と同様、入力歪の抑制が可能であり、負荷に略一定の電
流を供給し、負荷の電圧を昇圧することができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正内容】
【００６２】このように本実施例においては、キャパシ
タＣi (i=1,2,3, …,n) の充電電圧は入力電圧に比例す
るので、よって負荷回路への放電電圧も入力電圧に比例
するため、図１５（ｄ）に示すように、負荷電圧ＶZ の
上昇率もサイクル毎に変化する。また、各キャパシタＣ
i (i=1,2,3, …,n) が充電時に取り込む電荷（入力電流
の積分）は、入力電圧とキャパシタ電圧の差によって変
化するので、キャパシタＣi (i=1,2,3, …,n) の放電終
了電圧を変化させることにより、入力歪を改善できる制
御を行える。つまり、次に充電するときのキャパシタＣ
i (i=1,2,3, …,n) の初期電圧と入力電圧との差を入力
電圧に応じるように制御することにより、入力歪を抑制
できる。このように、本実施例においても前記各実施例
と同様、入力歪の抑制が可能であり、負荷に略一定の電
流を供給できるとともに、電源に対してマイナスの負荷
電圧を供給できる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正内容】
【００７０】（実施例７）図１７は本発明の第７の実施
例を示す回路図である。本実施例に係る主回路の基本構
成は、交流電源Ｅと整流回路ＤＢとを接続した電源回路
と、スイッチドキャパシタ等を用いた電力変換回路と、
入力電流を検出し、前記スイッチドキャパシタのスイッ
チング動作を制御する制御手段Ｐと、平滑コンデンサＣ
0 と負荷抵抗Ｚからなる負荷回路とで構成される。
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図１８
【補正方法】変更
【補正内容】
【図１８】
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図１９
【補正方法】変更
【補正内容】
【図１９】

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 電源回路と負荷回路の間に、複数のキャ
    パシタと複数のスイッチで構成されたスイッチドキャパ
    シタを用いた電力変換回路を接続した入力歪抑制回路で
    あって、前記キャパシタを充電する際、前記キャパシタ
    を電源回路に対して並列に接続し、放電する際、電源回
    路とキャパシタを直列接続し、負荷の両端に電流を供給
    することを特徴とする入力歪抑制回路。
  2. 【請求項２】 電源回路と負荷回路の間に、複数のキャ
    パシタと複数のスイッチで構成されたスイッチドキャパ
    シタを用いた電力変換回路を接続した入力歪抑制回路で
    あって、前記キャパシタを充電する際、前記キャパシタ
    を電源回路に対して並列に接続し、放電する際、電源回
    路からキャパシタを切り離し、キャパシタを直列接続し
    て、負荷にエネルギ−を供給することを特徴とする入力
    歪抑制回路。
  3. 【請求項３】 電源回路と負荷回路の間に、複数のキャ
    パシタと複数のスイッチで構成されたスイッチドキャパ
    シタを用いた電力変換回路を接続した入力歪抑制回路で
    あって、前記キャパシタを充電する際、前記キャパシタ
    を電源回路に対して直列に接続し、放電する際、電源回
    路からキャパシタを切り離し、キャパシタを並列接続し
    て、負荷にエネルギ−を供給することを特徴とする入力
    歪抑制回路。
  4. 【請求項４】 電源回路と負荷回路の間に、複数のキャ
    パシタと複数のスイッチで構成されたスイッチドキャパ
    シタを用いた電力変換回路を接続した入力歪抑制回路で
    あって、前記キャパシタを充電する際、前記キャパシタ
    を電源回路に対して直列に接続し、放電する際、キャパ
    シタを並列接続するとともに、電源回路に対して逆方向
    に直列接続し、電源電圧と電力変換回路の両端電圧の差
    電圧によって、負荷の両端に電流を供給することを特徴
    とする入力歪抑制回路。
  5. 【請求項５】 電源回路と負荷回路の間に、複数のキャ
    パシタと複数のスイッチで構成されたスイッチドキャパ
    シタを用いた電力変換回路を接続した入力歪抑制回路で
    あって、前記キャパシタを充電する際、前記キャパシタ
    を電源回路に対して並列に接続し、放電する際、電源回
    路に対して逆方向に直列接続し、直列接続されたキャパ
    シタ電圧と電源電圧の差電圧によって、負荷の両端に電
    流を供給することを特徴とする入力歪抑制回路。
  6. 【請求項６】 電源回路と負荷回路の間に、複数のキャ
    パシタと複数のスイッチで構成されたスイッチドキャパ
    シタを用いた電力変換回路を接続した入力歪抑制回路で
    あって、前記電力変換回路は、複数のキャパシタによる
    直列回路を複数組、電源回路に対して並列接続すること
    により構成され、電源回路から電力変換回路にエネルギ
    −を充電する期間においては、交流電源の電圧の変化に
    応じて様々な充電経路でキャパシタに充電し、エネルギ
    −を放電する期間においては、電源回路と電力変換回路
    を直列接続して、負荷回路に交流電源の電圧の変化に応
    じて様々な放電経路で放電し、負荷回路に電源電圧が変
    化しても略一定の電圧を供給することを特徴とする入力
    歪抑制回路。
  7. 【請求項７】 電源回路と負荷回路の間に接続された、
    複数のキャパシタと複数のスイッチで構成されたスイッ
    チドキャパシタを用いた電力変換回路と、入力電流を検
    出し、前記スイッチドキャパシタのスイッチング動作を
    制御する制御手段で構成され、入力電流の変化によっ
    て、前記電力変換回路の充放電回数の制御、充電時間の
    制御、放電時間の制御等を行い、出力電圧を略一定電圧
    にしたことを特徴とする入力歪抑制回路。
JP19121693A 1993-08-02 1993-08-02 入力歪抑制回路 Withdrawn JPH0746824A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19121693A JPH0746824A (ja) 1993-08-02 1993-08-02 入力歪抑制回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19121693A JPH0746824A (ja) 1993-08-02 1993-08-02 入力歪抑制回路

Publications (1)

Publication Number Publication Date
JPH0746824A true JPH0746824A (ja) 1995-02-14

Family

ID=16270843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19121693A Withdrawn JPH0746824A (ja) 1993-08-02 1993-08-02 入力歪抑制回路

Country Status (1)

Country Link
JP (1) JPH0746824A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003111419A (ja) * 2001-09-27 2003-04-11 Toshiba Lighting & Technology Corp 電源装置
JP2021027705A (ja) * 2019-08-06 2021-02-22 株式会社デンソー 非接触給電装置
CN117955336A (zh) * 2024-03-27 2024-04-30 成都市易冲半导体有限公司 功率转换器、功率转换方法、充电芯片及充电器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003111419A (ja) * 2001-09-27 2003-04-11 Toshiba Lighting & Technology Corp 電源装置
JP2021027705A (ja) * 2019-08-06 2021-02-22 株式会社デンソー 非接触給電装置
CN117955336A (zh) * 2024-03-27 2024-04-30 成都市易冲半导体有限公司 功率转换器、功率转换方法、充电芯片及充电器

Similar Documents

Publication Publication Date Title
JP3049427B2 (ja) 正負パルス式高周波スイッチング電源
JP2719096B2 (ja) 力率補正機能を有する電源回路
JPH0746823A (ja) 電力変換装置
US20050036337A1 (en) Current sharing method and apparatus for alternately controlling parallel connected boost PFC circuits
GB2124042A (en) Reduction of harmonics in gas discharge lamp ballasts
WO2001084699A1 (fr) Dispositif de conversion de puissance
JPH0686536A (ja) Ａｃ−ｄｃコンバータのための持越し回路
JPH0232757A (ja) 可変入出力電圧での使用のための誘導性電力変換器
Kim et al. Voltage doubler rectified boost-integrated half bridge (VDRBHB) converter for digital car audio amplifiers
US7995362B2 (en) High voltage full bridge circuit and method for operating the same
WO1994006201A1 (en) Series/parallel resonant converter
JPH0984333A (ja) 昇圧回路及びこれを用いた太陽電池発電装置
JPH0746824A (ja) 入力歪抑制回路
JPH08130871A (ja) Ｄｃ−ｄｃコンバータ
JP2005513985A (ja) ゼロ電圧スイッチングによって動作するデジタル電力処理の方法および装置
CN114649970A (zh) 转换器
JP4338820B2 (ja) 電源装置
JP3341802B2 (ja) スイッチング電源装置
US6310790B1 (en) High frequency DC-DC down converter with power feedback for improved power factor
JPH07212969A (ja) 電源装置の突入電流防止回路
JPH097778A (ja) 電源装置、放電灯点灯装置及び照明装置
JPH0746844A (ja) 電源装置
JP3329956B2 (ja) 電力変換回路
JP2003348834A (ja) 単相昇降圧コンバータ
JP3562251B2 (ja) 電源装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001003