JPH0746844A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH0746844A JPH0746844A JP19121793A JP19121793A JPH0746844A JP H0746844 A JPH0746844 A JP H0746844A JP 19121793 A JP19121793 A JP 19121793A JP 19121793 A JP19121793 A JP 19121793A JP H0746844 A JPH0746844 A JP H0746844A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- switched capacitor
- circuit
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 入力歪の改善が図れるとともに、負荷電圧を
一定値以上に保持でき、しかも、装置の小型化が図れる
電源装置を提供すること。 【構成】 交流電源Ｖacと、整流器ＤＢと、複数個のキ
ャパシタＣとスイッチＳで構成されたスイッチドキャパ
シタ回路ＳＣを少なくとも２組以上備えた電源装置であ
って、スイッチドキャパシタ回路ＳＣの一方の組は、キ
ャパシタＣを整流器ＤＢを介して交流電源電圧を充電す
るようにスイッチ素子Ｓを動作させ、他方の組は、交流
電源電圧にキャパシタＣが持つエネルギ−を重畳するよ
うにスイッチ素子Ｓを動作させ、各々の組がそれらの動
作を交互に繰り返すことにより、負荷電圧を一定電圧以
上に保持するとともに、入力電流値Ｉinが入力電圧値Ｖ
inに比例して変化するように各々のキャパシタ値を設定
したことを特徴とする。
一定値以上に保持でき、しかも、装置の小型化が図れる
電源装置を提供すること。 【構成】 交流電源Ｖacと、整流器ＤＢと、複数個のキ
ャパシタＣとスイッチＳで構成されたスイッチドキャパ
シタ回路ＳＣを少なくとも２組以上備えた電源装置であ
って、スイッチドキャパシタ回路ＳＣの一方の組は、キ
ャパシタＣを整流器ＤＢを介して交流電源電圧を充電す
るようにスイッチ素子Ｓを動作させ、他方の組は、交流
電源電圧にキャパシタＣが持つエネルギ−を重畳するよ
うにスイッチ素子Ｓを動作させ、各々の組がそれらの動
作を交互に繰り返すことにより、負荷電圧を一定電圧以
上に保持するとともに、入力電流値Ｉinが入力電圧値Ｖ
inに比例して変化するように各々のキャパシタ値を設定
したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、交流電圧を直流電圧に
変換し、入力歪を改善した電源装置に関するものであ
る。
変換し、入力歪を改善した電源装置に関するものであ
る。
【０００２】
【従来の技術】従来のこの種の電源装置として、図１８
に示すような回路があり、図１９はその動作波形図であ
る。この従来例は、交流電源Ｖacに整流器ＤＢを設け、
その出力にインダクタＬとスイッチＳとの直列回路を接
続するとともに、スイッチＳと並列にダイオードＤと平
滑・負荷回路（コンデンサＣと負荷Ｚとよりなる）との
直列回路を接続した、いわゆる昇圧チョッパ回路であ
る。なお、以下の説明において、交流電源Ｖacを整流し
た後の電圧をＶin、電流をＩinとする。
に示すような回路があり、図１９はその動作波形図であ
る。この従来例は、交流電源Ｖacに整流器ＤＢを設け、
その出力にインダクタＬとスイッチＳとの直列回路を接
続するとともに、スイッチＳと並列にダイオードＤと平
滑・負荷回路（コンデンサＣと負荷Ｚとよりなる）との
直列回路を接続した、いわゆる昇圧チョッパ回路であ
る。なお、以下の説明において、交流電源Ｖacを整流し
た後の電圧をＶin、電流をＩinとする。
【０００３】次に、上記従来例回路の回路動作を図１９
を参照して説明する。まず、時刻ｔ0 〜ｔ1 において、
電圧Ｖinが増加している時に、スイッチＳをオンする
と、交流電源Ｖacより整流器ＤＢを介してインダクタＬ
にエネルギ−が蓄積され、電流Ｉinは電圧Ｖinの増加分
も合わせて増加して行く（同図（ｃ）参照）。
を参照して説明する。まず、時刻ｔ0 〜ｔ1 において、
電圧Ｖinが増加している時に、スイッチＳをオンする
と、交流電源Ｖacより整流器ＤＢを介してインダクタＬ
にエネルギ−が蓄積され、電流Ｉinは電圧Ｖinの増加分
も合わせて増加して行く（同図（ｃ）参照）。
【０００４】次に、時刻ｔ0 〜ｔ1 において、スイッチ
Ｓをオフすると、インダクタＬに流れていた電流Ｉinに
よりコンデンサＣが充電され、電圧Ｖinの増加と合わせ
て負荷Ｚの両端電圧ＶZ は徐々に増加して行く（同図
（ｄ）参照）。
Ｓをオフすると、インダクタＬに流れていた電流Ｉinに
よりコンデンサＣが充電され、電圧Ｖinの増加と合わせ
て負荷Ｚの両端電圧ＶZ は徐々に増加して行く（同図
（ｄ）参照）。
【０００５】再び、時刻ｔ0 〜ｔ1 において、スイッチ
Ｓをオンすると、交流電源Ｖacより整流器ＤＢを介して
インダクタＬにエネルギ−が蓄積され、電流Ｉinは電圧
Ｖinの増加分を合わせて増加して行く（同図（ｃ）参
照）。また、ダイオードＤがオフされるので、コンデン
サＣの電荷が負荷Ｚに供給されながら、負荷電圧ＶZ は
徐々に減少して行く（同図（ｄ）参照）。
Ｓをオンすると、交流電源Ｖacより整流器ＤＢを介して
インダクタＬにエネルギ−が蓄積され、電流Ｉinは電圧
Ｖinの増加分を合わせて増加して行く（同図（ｃ）参
照）。また、ダイオードＤがオフされるので、コンデン
サＣの電荷が負荷Ｚに供給されながら、負荷電圧ＶZ は
徐々に減少して行く（同図（ｄ）参照）。
【０００６】また、時刻ｔ1 〜ｔ2 において、電圧Ｖin
が減少している時に、上記のような動作を行うと、電流
Ｉin、負荷電圧ＶZ とも、電圧Ｖinの減少分も合わせて
減少するが、電流Ｉinに関しては、スイッチＳがオンの
時の方が、オフの時よりも、その傾斜は緩やかであり
（同図（ｃ）参照）、負荷電圧ＶZ に関しては、スイッ
チＳがオンの時の方が、オフの時よりも、その傾斜は急
である（同図（ｄ）参照）。
が減少している時に、上記のような動作を行うと、電流
Ｉin、負荷電圧ＶZ とも、電圧Ｖinの減少分も合わせて
減少するが、電流Ｉinに関しては、スイッチＳがオンの
時の方が、オフの時よりも、その傾斜は緩やかであり
（同図（ｃ）参照）、負荷電圧ＶZ に関しては、スイッ
チＳがオンの時の方が、オフの時よりも、その傾斜は急
である（同図（ｄ）参照）。
【０００７】以上のような動作を繰り返し、図１９
（ｄ）に示すような、電圧Ｖinのピーク値ＶA よりも常
に高い電圧を負荷Ｚに印加でき、また、スイッチＳを同
図（ｂ）に示すようなＰＷＭ制御を行うことにより、同
図（ｃ）に示すように、電流Ｉinを電圧Ｖinに略比例し
た波形にして、入力歪を改善することができる。
（ｄ）に示すような、電圧Ｖinのピーク値ＶA よりも常
に高い電圧を負荷Ｚに印加でき、また、スイッチＳを同
図（ｂ）に示すようなＰＷＭ制御を行うことにより、同
図（ｃ）に示すように、電流Ｉinを電圧Ｖinに略比例し
た波形にして、入力歪を改善することができる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、インダクタＬを用いるため、回路が大
型化してしまうという問題があった。
来例においては、インダクタＬを用いるため、回路が大
型化してしまうという問題があった。
【０００９】本発明は、上記問題点に鑑みなされたもの
で、その目的とするところは、入力歪の改善が図れると
ともに、負荷電圧を一定値以上に保持でき、しかも、装
置の小型化が図れる電源装置を提供することにある。
で、その目的とするところは、入力歪の改善が図れると
ともに、負荷電圧を一定値以上に保持でき、しかも、装
置の小型化が図れる電源装置を提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
本発明は、交流電源と、整流器と、複数個のキャパシタ
と複数個のスイッチで構成されたスイッチドキャパシタ
回路を少なくとも２組以上備えた電源装置であって、前
記スイッチドキャパシタ回路の一方の組は、複数個のキ
ャパシタを整流器を介して交流電源電圧を充電するよう
にスイッチ素子を動作させ、他方の組は、交流電源電圧
にキャパシタが持つエネルギ−を重畳するようにスイッ
チ素子を動作させ、各々の組がそれらの動作を交互に繰
り返すことにより、負荷電圧を一定電圧以上に保持する
とともに、入力電流値が入力電圧値に比例して変化する
ように各々のキャパシタ値を設定したことを特徴とする
ものである。
本発明は、交流電源と、整流器と、複数個のキャパシタ
と複数個のスイッチで構成されたスイッチドキャパシタ
回路を少なくとも２組以上備えた電源装置であって、前
記スイッチドキャパシタ回路の一方の組は、複数個のキ
ャパシタを整流器を介して交流電源電圧を充電するよう
にスイッチ素子を動作させ、他方の組は、交流電源電圧
にキャパシタが持つエネルギ−を重畳するようにスイッ
チ素子を動作させ、各々の組がそれらの動作を交互に繰
り返すことにより、負荷電圧を一定電圧以上に保持する
とともに、入力電流値が入力電圧値に比例して変化する
ように各々のキャパシタ値を設定したことを特徴とする
ものである。
【００１１】
【実施例】（実施例１）図１は本発明の第１の実施例を
示す回路図で、図２は同回路の動作波形図であり、図３
は図２（ｂ）の詳細図である。
示す回路図で、図２は同回路の動作波形図であり、図３
は図２（ｂ）の詳細図である。
【００１２】本実施例は、整流器ＤＢを介して交流電源
Ｖacと並列に、複数のキャパシタＣ i1(i=1,2, …,n) と
スイッチ素子Ｓi11,Ｓi12,Ｓi13,Ｓi14 (i=1,2, …,n)
から成る第１のスイッチドキャパシタ回路ＳＣ1 と、複
数のキャパシタＣi2(i=1,2,…,n) とスイッチ素子Ｓ
i21,Ｓi22,Ｓi23,Ｓi24 (i=1,2, …,n) から成る第２の
スイッチドキャパシタ回路ＳＣ2 を接続し、それぞれの
スイッチドキャパシタ回路ＳＣ1 ，ＳＣ2 の出力端を負
荷Ｚにスイッチ素子Ｓ1 ，Ｓ2 を介して接続してある。
Ｖacと並列に、複数のキャパシタＣ i1(i=1,2, …,n) と
スイッチ素子Ｓi11,Ｓi12,Ｓi13,Ｓi14 (i=1,2, …,n)
から成る第１のスイッチドキャパシタ回路ＳＣ1 と、複
数のキャパシタＣi2(i=1,2,…,n) とスイッチ素子Ｓ
i21,Ｓi22,Ｓi23,Ｓi24 (i=1,2, …,n) から成る第２の
スイッチドキャパシタ回路ＳＣ2 を接続し、それぞれの
スイッチドキャパシタ回路ＳＣ1 ，ＳＣ2 の出力端を負
荷Ｚにスイッチ素子Ｓ1 ，Ｓ2 を介して接続してある。
【００１３】ここで、スイッチドキャパシタ回路ＳＣ1
は、交流電源Ｖacと並列に、スイッチ素子Ｓi13 (i=1,
2, …,n) 、キャパシタＣi1(i=1,2, …,n) 、スイッチ
素子Ｓ i12 (i=1,2, …,n) からなるｎ個の直列回路を接
続し、スイッチ素子Ｓi13 (i=1,2, …,n) とキャパシタ
Ｃi1(i=1,2, …,n) の直列回路と並列にスイッチ素子Ｓ
i11 (i=1,2, …,n) を接続し、スイッチ素子Ｓi13 (i=
1,2, …,n) とキャパシタＣi1(i=1,2, …,n) の接続点
とスイッチ素子Ｓ1 との間にスイッチ素子Ｓi14 (i=1,
2, …,n) を接続して構成されている。またスイッチド
キャパシタ回路ＳＣ2も同様に構成されている。
は、交流電源Ｖacと並列に、スイッチ素子Ｓi13 (i=1,
2, …,n) 、キャパシタＣi1(i=1,2, …,n) 、スイッチ
素子Ｓ i12 (i=1,2, …,n) からなるｎ個の直列回路を接
続し、スイッチ素子Ｓi13 (i=1,2, …,n) とキャパシタ
Ｃi1(i=1,2, …,n) の直列回路と並列にスイッチ素子Ｓ
i11 (i=1,2, …,n) を接続し、スイッチ素子Ｓi13 (i=
1,2, …,n) とキャパシタＣi1(i=1,2, …,n) の接続点
とスイッチ素子Ｓ1 との間にスイッチ素子Ｓi14 (i=1,
2, …,n) を接続して構成されている。またスイッチド
キャパシタ回路ＳＣ2も同様に構成されている。
【００１４】次に、上記実施例回路の動作を説明する。
まず、第１のスイッチドキャパシタ回路ＳＣ1 におい
て、スイッチ素子Ｓi13(i=1,2, …,n) とスイッチ素子
Ｓi12 (i=1,2, …,n) がオンすると、各キャパシタＣi1
(i=1,2, …,n) は入力電圧Ｖinまで充電される。次に、
スイッチ素子Ｓi1 3 (i=1,2, …,n) とスイッチ素子Ｓ
i12 (i=1,2, …,n) がオフし、スイッチ素子Ｓi11 (i=
1,2, …,n) 、スイッチ素子Ｓi14 (i=1,2, …,n) 、ス
イッチ素子Ｓ1がオンすると、入力電圧Ｖinにキャパシ
タＣi1(i=1,2, …,n) の両端電圧ＶCi1(i=1,2, …,n)
が重畳され、負荷Ｚの両端に印加される。
まず、第１のスイッチドキャパシタ回路ＳＣ1 におい
て、スイッチ素子Ｓi13(i=1,2, …,n) とスイッチ素子
Ｓi12 (i=1,2, …,n) がオンすると、各キャパシタＣi1
(i=1,2, …,n) は入力電圧Ｖinまで充電される。次に、
スイッチ素子Ｓi1 3 (i=1,2, …,n) とスイッチ素子Ｓ
i12 (i=1,2, …,n) がオフし、スイッチ素子Ｓi11 (i=
1,2, …,n) 、スイッチ素子Ｓi14 (i=1,2, …,n) 、ス
イッチ素子Ｓ1がオンすると、入力電圧Ｖinにキャパシ
タＣi1(i=1,2, …,n) の両端電圧ＶCi1(i=1,2, …,n)
が重畳され、負荷Ｚの両端に印加される。
【００１５】ここで、各々のキャパシタＣi1(i=1,2,
…,n) を充電する時刻を、図３に示すように、入力電圧
Ｖinの変化に応じて順々に変えることにより、図２
（ａ）に示す時刻ｔ0 〜ｔ1 の期間の入力電圧Ｖinの総
和と略等しい電圧Ｖ1 がスイッチドキャパシタ回路ＳＣ
1 に充電される。
…,n) を充電する時刻を、図３に示すように、入力電圧
Ｖinの変化に応じて順々に変えることにより、図２
（ａ）に示す時刻ｔ0 〜ｔ1 の期間の入力電圧Ｖinの総
和と略等しい電圧Ｖ1 がスイッチドキャパシタ回路ＳＣ
1 に充電される。
【００１６】同様にして、第２のスイッチドキャパシタ
回路ＳＣ2 は、時刻ｔ1 〜ｔ2 の期間の入力電圧Ｖinの
総和と略等しい電圧Ｖ2 で充電される。
回路ＳＣ2 は、時刻ｔ1 〜ｔ2 の期間の入力電圧Ｖinの
総和と略等しい電圧Ｖ2 で充電される。
【００１７】次に、時刻ｔ3 〜ｔ4 の期間において、上
述のように、各キャパシタＣi1(i=1,2, …,n) を交流電
源Ｖacに直列接続されるように、第１のスイッチドキャ
パシタ回路ＳＣ1 を動作させると、入力電圧Ｖinと電圧
Ｖ1 の和が負荷Ｚに印加されて、負荷Ｚの両端電圧ＶZ
として、図２（ｄ）に示すように、一定電圧以上の波形
となる。
述のように、各キャパシタＣi1(i=1,2, …,n) を交流電
源Ｖacに直列接続されるように、第１のスイッチドキャ
パシタ回路ＳＣ1 を動作させると、入力電圧Ｖinと電圧
Ｖ1 の和が負荷Ｚに印加されて、負荷Ｚの両端電圧ＶZ
として、図２（ｄ）に示すように、一定電圧以上の波形
となる。
【００１８】時刻ｔ4 〜ｔ5 の期間においても、時刻ｔ
3 〜ｔ4 の期間と同様にして、入力電圧Ｖinと電圧Ｖ2
が重畳され、負荷Ｚの両端電圧ＶZ は、図２（ｄ）に示
すように、一定電圧以上となる。
3 〜ｔ4 の期間と同様にして、入力電圧Ｖinと電圧Ｖ2
が重畳され、負荷Ｚの両端電圧ＶZ は、図２（ｄ）に示
すように、一定電圧以上となる。
【００１９】以上のような動作を繰り返し、負荷電圧Ｖ
Z は図２（ｄ）に示すように、常に一定電圧以上とな
る。
Z は図２（ｄ）に示すように、常に一定電圧以上とな
る。
【００２０】また、上記各キャパシタＣi1(i=1,2, …,
n) が放電し、各キャパシタＣi2(i=1,2, …,n) が充電
しているとして、 Ｖac＝ＶA sin ωt Ｖin＝ＶA ｜sin ωt ｜ とおくと、 （｜sin ωt ｜／｜cos ωt ｜）×Ｃi1＋Ｃi2＝一定 ……… と表される。
n) が放電し、各キャパシタＣi2(i=1,2, …,n) が充電
しているとして、 Ｖac＝ＶA sin ωt Ｖin＝ＶA ｜sin ωt ｜ とおくと、 （｜sin ωt ｜／｜cos ωt ｜）×Ｃi1＋Ｃi2＝一定 ……… と表される。
【００２１】式のようにキャパシタＣi1(i=1,2, …,
n) とキャパシタＣi2(i=1,2, …,n)の値を決めると、入
力電流Ｉinの包絡線は、図２（ｅ）に示すように、入力
電圧Ｖinに比例した形となり、入力歪も解消される。
n) とキャパシタＣi2(i=1,2, …,n)の値を決めると、入
力電流Ｉinの包絡線は、図２（ｅ）に示すように、入力
電圧Ｖinに比例した形となり、入力歪も解消される。
【００２２】本実施例では、スイッチドキャパシタ回路
ＳＣ1 ，ＳＣ2 は、充電した時刻より1.5 周期遅れて放
電させたが、必要とする負荷電圧が得られるように、任
意に遅らせて放電させても、本実施例と同様に効果は変
わらない。
ＳＣ1 ，ＳＣ2 は、充電した時刻より1.5 周期遅れて放
電させたが、必要とする負荷電圧が得られるように、任
意に遅らせて放電させても、本実施例と同様に効果は変
わらない。
【００２３】（実施例２）図４は本発明の第２の実施例
を示す回路図であり、図５は同回路の動作波形図であ
る。本実施例は、実施例１において示した、複数のキャ
パシタＣi1(i=1,2,…,n) とスイッチ素子Ｓi11,Ｓi12,
Ｓi13,Ｓi14 (i=1,2, …,n) から成る第１のスイッチド
キャパシタ回路ＳＣ1 と同様の回路を、その回路ＳＣ1
も含めてｍ組並列に接続し、それぞれのスイッチドキャ
パシタ回路ＳＣj (j=1,2, …,m) の出力端と負荷Ｚの間
にスイッチ素子Ｓj (j=1,2, …,m) を設けものである。
を示す回路図であり、図５は同回路の動作波形図であ
る。本実施例は、実施例１において示した、複数のキャ
パシタＣi1(i=1,2,…,n) とスイッチ素子Ｓi11,Ｓi12,
Ｓi13,Ｓi14 (i=1,2, …,n) から成る第１のスイッチド
キャパシタ回路ＳＣ1 と同様の回路を、その回路ＳＣ1
も含めてｍ組並列に接続し、それぞれのスイッチドキャ
パシタ回路ＳＣj (j=1,2, …,m) の出力端と負荷Ｚの間
にスイッチ素子Ｓj (j=1,2, …,m) を設けものである。
【００２４】次に、上記実施例回路の動作を簡単に説明
する。それぞれのスイッチドキャパシタ回路ＳＣj (j=
1,2, …,m) に充電された電圧Ｖj (j=1,2, …,m) は、
図５（ｂ）〜（ｄ）に示すように、入力電圧Ｖinに対し
て互いに位相を少しずつ、ずらしながら、負荷Ｚに（入
力電圧Ｖin＋Ｖ1 ＋Ｖ2＋…Ｖm ）なる電圧を印加する
ように動作する。
する。それぞれのスイッチドキャパシタ回路ＳＣj (j=
1,2, …,m) に充電された電圧Ｖj (j=1,2, …,m) は、
図５（ｂ）〜（ｄ）に示すように、入力電圧Ｖinに対し
て互いに位相を少しずつ、ずらしながら、負荷Ｚに（入
力電圧Ｖin＋Ｖ1 ＋Ｖ2＋…Ｖm ）なる電圧を印加する
ように動作する。
【００２５】その結果、負荷電圧ＶZ の波形は、図５
（ｅ）に示すような波形となり、一定電圧以上の負荷電
圧ＶZ が得られる。スイッチドキャパシタ回路の数ｍの
値によって、図５（ｅ）に示す電圧ＶX 及び電圧ＶY は
変化するが、例えば、ｍ＝９の場合、前記電圧Ｖj (j=
1,2, …,9) は順々に等間隔に遅れて出力され、各々の
ピークが入力電圧Ｖinのピークと重ならないとすると、 ＶX ≒8.25ＶA ……… ＶY ≒5.31ＶA ……… となる。（上記式、式の算出根拠については下記に
詳述する）この場合、実施例１と同様にして、図５
（ｆ）に示すように、入力電流Ｉinの包絡線が入力電圧
Ｖinに比例するように、各キャパシタＣij(i=1,2, …,
n:j=1,2, …,m) の値を決めておくことが必要である。
（ｅ）に示すような波形となり、一定電圧以上の負荷電
圧ＶZ が得られる。スイッチドキャパシタ回路の数ｍの
値によって、図５（ｅ）に示す電圧ＶX 及び電圧ＶY は
変化するが、例えば、ｍ＝９の場合、前記電圧Ｖj (j=
1,2, …,9) は順々に等間隔に遅れて出力され、各々の
ピークが入力電圧Ｖinのピークと重ならないとすると、 ＶX ≒8.25ＶA ……… ＶY ≒5.31ＶA ……… となる。（上記式、式の算出根拠については下記に
詳述する）この場合、実施例１と同様にして、図５
（ｆ）に示すように、入力電流Ｉinの包絡線が入力電圧
Ｖinに比例するように、各キャパシタＣij(i=1,2, …,
n:j=1,2, …,m) の値を決めておくことが必要である。
【００２６】また、本実施例においてｍの値を増すと、
スイッチドキャパシタの数も増すため、前記電圧ＶX ，
ＶY の値はさらに大きくなり、電圧ＶX と電圧ＶY の電
位差も小さくなり、負荷電圧ＶZ は、より大きな電位を
持ち、その波形はより平坦に近づく。その他の動作は、
実施例１に示した通りである。
スイッチドキャパシタの数も増すため、前記電圧ＶX ，
ＶY の値はさらに大きくなり、電圧ＶX と電圧ＶY の電
位差も小さくなり、負荷電圧ＶZ は、より大きな電位を
持ち、その波形はより平坦に近づく。その他の動作は、
実施例１に示した通りである。
【００２７】（上記式、式の算出根拠） Ｖin＝｜ＶA sin ｘ｜ （ｂπ≦ｘ≦（ｂ＋１）π，ｂ＝0,1,2,…）…(1) とおく。上述のように、Ｖ1 〜Ｖm は、順々に等間隔に
遅れて出力され、各々のピークが入力電圧Ｖinのピーク
と重ならないとすると、 Ｖm ＝｜ＶA sin 〔ｓπ／(m+1) ＋ｘ〕｜（m=1,2,3 …，s=1,2,3 …＜m) (2) と表される。(1),(2) 式より ＶZ ＝Ｖin＋Ｖ1 ＋Ｖ2 ＋……＋Ｖm ……… (3) 今、ｍ＝９とすると、(3) 式より ＶZ ≒ＶA ｜cos ｘ｜×6.31＋ＶA ｜sin ｘ｜×5.31 ……… (4) (4) 式の両辺をｘで微分する。
遅れて出力され、各々のピークが入力電圧Ｖinのピーク
と重ならないとすると、 Ｖm ＝｜ＶA sin 〔ｓπ／(m+1) ＋ｘ〕｜（m=1,2,3 …，s=1,2,3 …＜m) (2) と表される。(1),(2) 式より ＶZ ＝Ｖin＋Ｖ1 ＋Ｖ2 ＋……＋Ｖm ……… (3) 今、ｍ＝９とすると、(3) 式より ＶZ ≒ＶA ｜cos ｘ｜×6.31＋ＶA ｜sin ｘ｜×5.31 ……… (4) (4) 式の両辺をｘで微分する。
【００２８】 ｂπ≦ｘ≦[(b+1)/2] π (ｂ＝0,1,2,…）のとき ｄＶZ ／ｄｘ＝6.31ＶA (-sin ｘ) ＋5.31ＶA cos ｘ ＝０ とおく 6.31ＶA sin ｘ＝5.31ＶA cos ｘ ⇔ tan ｘ＝5.31／6.31 ⇔ ｘ＝ tan-1（5.31／6.31） ≒４０° ＝２／９π のとき ＶZ は最大 ……… (5) [(b+1)/2] π≦ｘ≦ (b+1)π (ｂ＝0,1,2,…）の
とき ｄＶZ ／ｄｘ＝6.31ＶA sin ｘ＋5.31ＶA cos ｘ ＝０ とおく ⇔ tan ｘ＝−5.31／6.31 ｘ≒−４０° ＝−２／９π ……… (6) (5),(6) 式より ｘ＝±２／９π＋ｂπ ( ｂ＝0,1,2,…） よって ＶZ （ｘ＝±２／９π＋ｂπ）≒8.25ＶA ＶZ （ｘ＝ｂπ） ≒6.31ＶA ＶZ （ｘ＝π／２＋ｂπ） ≒5.31ＶA となる。 故に、ｘ＝±２／９π＋ｂπの時 ＶZ ≒8.25ＶA で最
大 ｘ＝π／２＋ｂπ の時 ＶZ ≒5.31ＶA で最小（但
し、ｂ＝0,1,2,…）となる。
とき ｄＶZ ／ｄｘ＝6.31ＶA sin ｘ＋5.31ＶA cos ｘ ＝０ とおく ⇔ tan ｘ＝−5.31／6.31 ｘ≒−４０° ＝−２／９π ……… (6) (5),(6) 式より ｘ＝±２／９π＋ｂπ ( ｂ＝0,1,2,…） よって ＶZ （ｘ＝±２／９π＋ｂπ）≒8.25ＶA ＶZ （ｘ＝ｂπ） ≒6.31ＶA ＶZ （ｘ＝π／２＋ｂπ） ≒5.31ＶA となる。 故に、ｘ＝±２／９π＋ｂπの時 ＶZ ≒8.25ＶA で最
大 ｘ＝π／２＋ｂπ の時 ＶZ ≒5.31ＶA で最小（但
し、ｂ＝0,1,2,…）となる。
【００２９】（実施例３）図６は本発明の第３の実施例
を示す回路図であり、図７は同回路の動作波形図であ
る。本実施例は、実施例１における第１のスイッチドキ
ャパシタ回路ＳＣ1が、入力電圧Ｖinが図７（ａ）にお
ける時刻ｔ0 〜ｔ2 の期間、充電されるのに対し、その
期間の半分、つまり、図７（ａ）における時刻ｔ0 〜ｔ
1 の間に第１のスイッチドキャパシタ回路ＳＣ1 を充電
し、時刻ｔ1 〜ｔ2 の間に第２のスイッチドキャパシタ
回路ＳＣ2 を充電して、負荷電圧ＶZ が一定電圧以上に
なるように、第１及び第２のスイッチドキャパシタ回路
ＳＣ1 ，ＳＣ2 の出力電圧Ｖ1，Ｖ2 を入力電圧Ｖinに
重畳してなるものである。
を示す回路図であり、図７は同回路の動作波形図であ
る。本実施例は、実施例１における第１のスイッチドキ
ャパシタ回路ＳＣ1が、入力電圧Ｖinが図７（ａ）にお
ける時刻ｔ0 〜ｔ2 の期間、充電されるのに対し、その
期間の半分、つまり、図７（ａ）における時刻ｔ0 〜ｔ
1 の間に第１のスイッチドキャパシタ回路ＳＣ1 を充電
し、時刻ｔ1 〜ｔ2 の間に第２のスイッチドキャパシタ
回路ＳＣ2 を充電して、負荷電圧ＶZ が一定電圧以上に
なるように、第１及び第２のスイッチドキャパシタ回路
ＳＣ1 ，ＳＣ2 の出力電圧Ｖ1，Ｖ2 を入力電圧Ｖinに
重畳してなるものである。
【００３０】このように構成したことにより、実施例１
に比べて、半分の数のキャパシタとスイッチ素子とで充
分である。
に比べて、半分の数のキャパシタとスイッチ素子とで充
分である。
【００３１】その他の構成及び動作は実施例１に示した
通りであり、実施例２のように、スイッチドキャパシタ
回路ＳＣ1 をｍ個接続しても本実施例の効果は変わらな
い。また、本実施例では、スイッチドキャパシタ回路Ｓ
Ｃ1 ，ＳＣ2 を充電した時刻より１／２周期遅れて放電
させたが、必要とする負荷電圧が得られるように、任意
に遅らせても本実施例の効果は変わらない。
通りであり、実施例２のように、スイッチドキャパシタ
回路ＳＣ1 をｍ個接続しても本実施例の効果は変わらな
い。また、本実施例では、スイッチドキャパシタ回路Ｓ
Ｃ1 ，ＳＣ2 を充電した時刻より１／２周期遅れて放電
させたが、必要とする負荷電圧が得られるように、任意
に遅らせても本実施例の効果は変わらない。
【００３２】（実施例４）図８は本発明の第４の実施例
を示す回路図であり、図９は同回路の動作波形図であ
る。本実施例は、実施例１における負荷Ｚの両端に、出
力電圧平滑用コンデンサＣＨを接続したものであり、第
１及び第２のスイッチドキャパシタ回路ＳＣ 1 ，ＳＣ2
の出力と入力電圧Ｖinの和の電圧を、一時保留するため
に設けたものであり、出力電圧ＶZ の波形は、図９
（ｄ）に示すように、略平坦である。
を示す回路図であり、図９は同回路の動作波形図であ
る。本実施例は、実施例１における負荷Ｚの両端に、出
力電圧平滑用コンデンサＣＨを接続したものであり、第
１及び第２のスイッチドキャパシタ回路ＳＣ 1 ，ＳＣ2
の出力と入力電圧Ｖinの和の電圧を、一時保留するため
に設けたものであり、出力電圧ＶZ の波形は、図９
（ｄ）に示すように、略平坦である。
【００３３】その他の構成及び動作は実施例１に示した
通りであり、実施例２のように、スイッチドキャパシタ
回路ＳＣ1 をｍ個並列接続しても、また、実施例３のよ
うに回路動作をさせても本実施例の効果は変わらない。
さらに、本実施例では、スイッチドキャパシタ回路ＳＣ
1 ，ＳＣ2 を充電した時刻より１．５周期遅れて放電さ
せたが、必要とする負荷電圧が得られるように、任意に
遅らせても本実施例の効果は変わらない。
通りであり、実施例２のように、スイッチドキャパシタ
回路ＳＣ1 をｍ個並列接続しても、また、実施例３のよ
うに回路動作をさせても本実施例の効果は変わらない。
さらに、本実施例では、スイッチドキャパシタ回路ＳＣ
1 ，ＳＣ2 を充電した時刻より１．５周期遅れて放電さ
せたが、必要とする負荷電圧が得られるように、任意に
遅らせても本実施例の効果は変わらない。
【００３４】（実施例５）図１０は本発明の第５の実施
例を示す回路図で、図１１は同回路の動作波形図であ
り、図１２は図１１（ｂ）の詳細図である。
例を示す回路図で、図１１は同回路の動作波形図であ
り、図１２は図１１（ｂ）の詳細図である。
【００３５】上述の実施例１〜４においては、入力電圧
Ｖinの波形をほとんど似た若しくはその半周期の波形
を、スイッチドキャパシタ回路ＳＣj (j=1,2, …,m) の
出力波形Ｖj (j=1,2, …,m) として、入力電圧Ｖinに重
畳して出力電圧ＶZ を得ていたが、本実施例において
は、スイッチドキャパシタ回路ＳＣj (j=1,2, …,m) 内
のｐ個（ｐ≠ｎ）のキャパシタの放電する順序を入れ換
える等して、必要な電圧分のみ入力電圧Ｖinに重畳し
て、任意の出力電圧ＶZ を得るようにしたものである。
Ｖinの波形をほとんど似た若しくはその半周期の波形
を、スイッチドキャパシタ回路ＳＣj (j=1,2, …,m) の
出力波形Ｖj (j=1,2, …,m) として、入力電圧Ｖinに重
畳して出力電圧ＶZ を得ていたが、本実施例において
は、スイッチドキャパシタ回路ＳＣj (j=1,2, …,m) 内
のｐ個（ｐ≠ｎ）のキャパシタの放電する順序を入れ換
える等して、必要な電圧分のみ入力電圧Ｖinに重畳し
て、任意の出力電圧ＶZ を得るようにしたものである。
【００３６】例えば、図１１（ｂ），（ｃ）に示すよう
な電圧Ｖ1 ，Ｖ2 を作り、それらを入力電圧Ｖinに重畳
することにより、図１１（ｄ）に示すような、平坦な出
力電圧ＶZ を得ることもできる。この場合、各キャパシ
タＣ11〜Ｃ1p，Ｃ21〜Ｃ2pに充電する際、図１に示す実
施例１回路の場合より少ない数のキャパシタを必要と
し、図１１（ｂ），（ｃ）に示す電圧Ｖ1 ，Ｖ2 を得る
ために必要な電圧分のみを充電した。なお、図１２は電
圧Ｖ1 の詳細図である。
な電圧Ｖ1 ，Ｖ2 を作り、それらを入力電圧Ｖinに重畳
することにより、図１１（ｄ）に示すような、平坦な出
力電圧ＶZ を得ることもできる。この場合、各キャパシ
タＣ11〜Ｃ1p，Ｃ21〜Ｃ2pに充電する際、図１に示す実
施例１回路の場合より少ない数のキャパシタを必要と
し、図１１（ｂ），（ｃ）に示す電圧Ｖ1 ，Ｖ2 を得る
ために必要な電圧分のみを充電した。なお、図１２は電
圧Ｖ1 の詳細図である。
【００３７】その他の構成及び動作は実施例１に示した
通りであり、実施例２のように、スイッチドキャパシタ
回路ＳＣ1 をｍ個並列接続しても、また、実施例１また
は実施例３のように回路動作をさせても、さらに、実施
例４のように負荷Ｚに並列に平滑用コンデンサを接続し
ても、その効果は変わらない。
通りであり、実施例２のように、スイッチドキャパシタ
回路ＳＣ1 をｍ個並列接続しても、また、実施例１また
は実施例３のように回路動作をさせても、さらに、実施
例４のように負荷Ｚに並列に平滑用コンデンサを接続し
ても、その効果は変わらない。
【００３８】（実施例６）図１３は本発明の第６の実施
例を示す回路図で、図１４は図１３におけるスイッチド
キャパシタ回路Ａ1nの一例を示す回路図である。
例を示す回路図で、図１４は図１３におけるスイッチド
キャパシタ回路Ａ1nの一例を示す回路図である。
【００３９】本実施例は、実施例１におけるスイッチド
キャパシタ回路の代わりに、例えば図１４に示すような
スイッチドキャパシタ回路Ａi1(i=1,2, …,n) ，Ａi2(i
=1,2, …,n) を用いたものである。
キャパシタ回路の代わりに、例えば図１４に示すような
スイッチドキャパシタ回路Ａi1(i=1,2, …,n) ，Ａi2(i
=1,2, …,n) を用いたものである。
【００４０】本実施例における、例えばスイッチドキャ
パシタ回路Ａ1nにおいて、キャパシタＣ1n1 ，Ｃ1n2 ，
Ｃ1n3 を直列に接続して充電を行い、その後、並列に接
続して放電すると降圧動作となり、その逆の動作を行う
と昇圧動作となる。
パシタ回路Ａ1nにおいて、キャパシタＣ1n1 ，Ｃ1n2 ，
Ｃ1n3 を直列に接続して充電を行い、その後、並列に接
続して放電すると降圧動作となり、その逆の動作を行う
と昇圧動作となる。
【００４１】その他の動作は実施例１に示した通りであ
り、実施例１〜５のように回路を構成したり動作させて
も、また、スイッチドキャパシタ回路Ａi1(i=1,2, …,
n) ，Ａi2(i=1,2, …,n) は図１４に示すような回路で
なくても、他のスイッチ素子とコンデンサから成る、電
力変換を行うことの可能な回路であっても、本実施例の
効果は変わらない。
り、実施例１〜５のように回路を構成したり動作させて
も、また、スイッチドキャパシタ回路Ａi1(i=1,2, …,
n) ，Ａi2(i=1,2, …,n) は図１４に示すような回路で
なくても、他のスイッチ素子とコンデンサから成る、電
力変換を行うことの可能な回路であっても、本実施例の
効果は変わらない。
【００４２】（実施例７）図１５は本発明の第７の実施
例を示す回路図である。
例を示す回路図である。
【００４３】本実施例は、実施例１におけるスイッチド
キャパシタ回路ＳＣ1 ，ＳＣ2 の配置を、電源に対して
並列接続から直列接続に変えただけであり、その他の構
成及び動作は実施例１と同様であり、スイッチドキャパ
シタ回路を複数個直列接続しても、実施例３〜６のよう
に動作させても、本実施例の効果は変わらない。
キャパシタ回路ＳＣ1 ，ＳＣ2 の配置を、電源に対して
並列接続から直列接続に変えただけであり、その他の構
成及び動作は実施例１と同様であり、スイッチドキャパ
シタ回路を複数個直列接続しても、実施例３〜６のよう
に動作させても、本実施例の効果は変わらない。
【００４４】（実施例８）図１６は本発明の第８の実施
例を示す回路図であり、図１７は同回路の動作波形図で
ある。
例を示す回路図であり、図１７は同回路の動作波形図で
ある。
【００４５】本実施例は、実施例１における整流器ＤＢ
の代わりに、半波整流のために、交流電源Ｖacとスイッ
チドキャパシタ回路ＳＣ1 ，ＳＣ2 の入力端との間に、
それぞれダイオードＤ11，Ｄ12を設け、スイッチドキャ
パシタ回路ＳＣ1 ，ＳＣ2 の出力端の低電位側と負荷Ｚ
の間に、新たにスイッチ素子Ｓ3 ，Ｓ4 を設けたもので
ある。
の代わりに、半波整流のために、交流電源Ｖacとスイッ
チドキャパシタ回路ＳＣ1 ，ＳＣ2 の入力端との間に、
それぞれダイオードＤ11，Ｄ12を設け、スイッチドキャ
パシタ回路ＳＣ1 ，ＳＣ2 の出力端の低電位側と負荷Ｚ
の間に、新たにスイッチ素子Ｓ3 ，Ｓ4 を設けたもので
ある。
【００４６】上記実施例回路の動作を簡単に説明する。
まず、交流電源Ｖacが正の時は、ダイオードＤ11がオ
ン、ダイオードＤ12がオフされ、この時、スイッチ素子
Ｓ1 ，Ｓ3 はオン、スイッチ素子Ｓ2 ，Ｓ4 はオフす
る。この為、第１のスイッチドキャパシタ回路ＳＣ1 は
動作し、第２のスイッチドキャパシタ回路ＳＣ2 は動作
しない。従って、例えば、同じ時に、キャパシタＣ11〜
Ｃq1(q=2,3, …,n-1) を充電し、キャパシタＣ(q+1)1〜
Ｃn1(q=2,3,…,n-1) の両端電圧を交流電源Ｖacに重畳
するように動作させる。
まず、交流電源Ｖacが正の時は、ダイオードＤ11がオ
ン、ダイオードＤ12がオフされ、この時、スイッチ素子
Ｓ1 ，Ｓ3 はオン、スイッチ素子Ｓ2 ，Ｓ4 はオフす
る。この為、第１のスイッチドキャパシタ回路ＳＣ1 は
動作し、第２のスイッチドキャパシタ回路ＳＣ2 は動作
しない。従って、例えば、同じ時に、キャパシタＣ11〜
Ｃq1(q=2,3, …,n-1) を充電し、キャパシタＣ(q+1)1〜
Ｃn1(q=2,3,…,n-1) の両端電圧を交流電源Ｖacに重畳
するように動作させる。
【００４７】次に、交流電源Ｖacが負の時は、ダイオー
ドＤ11がオフ、ダイオードＤ12がオンされ、この時、ス
イッチ素子Ｓ1 ，Ｓ3 はオフ、スイッチ素子Ｓ2 ，Ｓ4
はオンする為、第２のスイッチドキャパシタ回路ＳＣ2
のみ動作する。この時、第２のスイッチドキャパシタ回
路ＳＣ2 は、上述の第１のスイッチドキャパシタ回路Ｓ
Ｃ1 のように動作させる。
ドＤ11がオフ、ダイオードＤ12がオンされ、この時、ス
イッチ素子Ｓ1 ，Ｓ3 はオフ、スイッチ素子Ｓ2 ，Ｓ4
はオンする為、第２のスイッチドキャパシタ回路ＳＣ2
のみ動作する。この時、第２のスイッチドキャパシタ回
路ＳＣ2 は、上述の第１のスイッチドキャパシタ回路Ｓ
Ｃ1 のように動作させる。
【００４８】例えば、時刻ｔ0 〜ｔ1 の期間に充電され
た電圧は、時刻ｔ1 〜ｔ2 の期間に放電し、時刻ｔ1 〜
ｔ2 の期間に充電された電圧は、時刻ｔ3 〜ｔ4 の期間
に放電させる。以上のような動作を繰り返すことによ
り、出力電圧ＶZ は一定電圧以上となる。
た電圧は、時刻ｔ1 〜ｔ2 の期間に放電し、時刻ｔ1 〜
ｔ2 の期間に充電された電圧は、時刻ｔ3 〜ｔ4 の期間
に放電させる。以上のような動作を繰り返すことによ
り、出力電圧ＶZ は一定電圧以上となる。
【００４９】その他の構成及び動作は実施例１と同様で
あり、実施例１〜６のように回路を構成したり、動作さ
せても、本実施例の効果は変わらない。
あり、実施例１〜６のように回路を構成したり、動作さ
せても、本実施例の効果は変わらない。
【００５０】
【発明の効果】本発明は上記のように、複数個のキャパ
シタの放電電圧を交流電源電圧に重畳するようにしたこ
とにより、入力歪の改善が図れるとともに、負荷電圧を
一定電圧以上に保持でき、しかも、装置の小型化が図れ
る電源装置を提供することができた。
シタの放電電圧を交流電源電圧に重畳するようにしたこ
とにより、入力歪の改善が図れるとともに、負荷電圧を
一定電圧以上に保持でき、しかも、装置の小型化が図れ
る電源装置を提供することができた。
【図１】本発明の第１の実施例を示す回路図である。
【図２】実施例１の動作波形図である。
【図３】図２（ｂ）の詳細図である。
【図４】本発明の第２の実施例を示す回路図である。
【図５】実施例２の動作波形図である。
【図６】本発明の第３の実施例を示す回路図である。
【図７】実施例３の動作波形図である。
【図８】本発明の第４の実施例を示す回路図である。
【図９】実施例４の動作波形図である。
【図１０】本発明の第５の実施例を示す回路図である。
【図１１】実施例５の動作波形図である。
【図１２】図１１（ｂ）の詳細図である。
【図１３】本発明の第６の実施例を示す回路図である。
【図１４】図１３におけるスイッチドキャパシタ回路Ａ
1nの一例を示す回路図である。
1nの一例を示す回路図である。
【図１５】本発明の第７の実施例を示す回路図である。
【図１６】本発明の第８の実施例を示す回路図である。
【図１７】実施例８の動作波形図である。
【図１８】従来例を示す回路図である。
【図１９】従来例の動作波形図である。
Ｖac 交流電源 ＤＢ 整流器 Ｚ 負荷 Ｃi1(i=1,2, …,n) キャパシタ Ｃi2(i=1,2, …,n) キャパシタ Ｓi11,Ｓi12,Ｓi13,Ｓi14 (i=1,2, …,n) スイッチ素
子 Ｓi21,Ｓi22,Ｓi23,Ｓi24 (i=1,2, …,n) スイッチ素
子 ＳＣ1 第１のスイッチドキャパシタ回路 ＳＣ2 第２のスイッチドキャパシタ回路 Ｓ1 スイッチ素子 Ｓ2 スイッチ素子
子 Ｓi21,Ｓi22,Ｓi23,Ｓi24 (i=1,2, …,n) スイッチ素
子 ＳＣ1 第１のスイッチドキャパシタ回路 ＳＣ2 第２のスイッチドキャパシタ回路 Ｓ1 スイッチ素子 Ｓ2 スイッチ素子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１０月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】（実施例２）図４は本発明の第２の実施例
を示す回路図であり、図５は同回路の動作波形図であ
る。本実施例は、実施例１において示した、複数のキャ
パシタＣi1(i=1,2,…,n) とスイッチ素子Ｓi11,Ｓi12,
Ｓi13,Ｓi14 (i=1,2, …,n) から成る第１のスイッチド
キャパシタ回路ＳＣ1 と同様の回路を、その回路ＳＣ1
も含めてｍ組並列に接続し、それぞれのスイッチドキャ
パシタ回路ＳＣj (j=1,2, …,m) の出力端と負荷Ｚの間
にスイッチ素子Ｓj (j=1,2, …,m) を設けたものであ
る。
を示す回路図であり、図５は同回路の動作波形図であ
る。本実施例は、実施例１において示した、複数のキャ
パシタＣi1(i=1,2,…,n) とスイッチ素子Ｓi11,Ｓi12,
Ｓi13,Ｓi14 (i=1,2, …,n) から成る第１のスイッチド
キャパシタ回路ＳＣ1 と同様の回路を、その回路ＳＣ1
も含めてｍ組並列に接続し、それぞれのスイッチドキャ
パシタ回路ＳＣj (j=1,2, …,m) の出力端と負荷Ｚの間
にスイッチ素子Ｓj (j=1,2, …,m) を設けたものであ
る。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正内容】
【図１５】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１６
【補正方法】変更
【補正内容】
【図１６】
Claims (6)
- 【請求項１】 交流電源と、整流器と、複数個のキャパ
シタと複数個のスイッチで構成されたスイッチドキャパ
シタ回路を少なくとも２組以上備えた電源装置であっ
て、前記スイッチドキャパシタ回路の一方の組は、複数
個のキャパシタを整流器を介して交流電源電圧を充電す
るようにスイッチ素子を動作させ、他方の組は、交流電
源電圧にキャパシタが持つエネルギ−を重畳するように
スイッチ素子を動作させ、各々の組がそれらの動作を交
互に繰り返すことにより、負荷電圧を一定電圧以上に保
持するとともに、入力電流値が入力電圧値に比例して変
化するように各々のキャパシタ値を設定したことを特徴
とする電源装置。 - 【請求項２】 個々のスイッチドキャパシタ回路が出力
する電圧の総和が、交流電源電圧の１／２周期分の総和
に略等しいことを特徴とする請求項１記載の電源装置。 - 【請求項３】 個々のスイッチドキャパシタ回路が出力
する電圧の総和が、交流電源電圧の１／４周期分の総和
に略等しいことを特徴とする請求項１記載の電源装置。 - 【請求項４】 個々のスイッチドキャパシタ回路に充電
された電圧を任意に交流電源電圧に重畳して負荷に供給
することにより、任意の出力電圧を得ることを特徴とす
る請求項１記載の電源装置。 - 【請求項５】 負荷に並列に出力電圧平滑用のコンデン
サを接続したことを特徴とする請求項１〜４記載のいず
れかの電源装置。 - 【請求項６】 整流器の代わりに交流電源と個々のスイ
ッチドキャパシタ回路の入力端との間に半波整流用のダ
イオードを接続するとともに、個々のスイッチドキャパ
シタ回路の出力端の低電位側と負荷の間にスイッチ素子
を設けたことを特徴とする請求項１〜５記載のいずれか
の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19121793A JPH0746844A (ja) | 1993-08-02 | 1993-08-02 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19121793A JPH0746844A (ja) | 1993-08-02 | 1993-08-02 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0746844A true JPH0746844A (ja) | 1995-02-14 |
Family
ID=16270859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19121793A Withdrawn JPH0746844A (ja) | 1993-08-02 | 1993-08-02 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746844A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003111419A (ja) * | 2001-09-27 | 2003-04-11 | Toshiba Lighting & Technology Corp | 電源装置 |
| JP2003348773A (ja) * | 2002-03-19 | 2003-12-05 | Takion Co Ltd | マイクロ波送電法、マイクロ波受電装置及びｉｄタグシステム |
| JP2009004949A (ja) * | 2007-06-20 | 2009-01-08 | Renesas Technology Corp | 半導体集積回路、それを搭載したカードおよびその動作方法 |
| JP2009200053A (ja) * | 1999-12-14 | 2009-09-03 | Takion Co Ltd | 電源装置及びｌｅｄランプ装置 |
| DE102013106444A1 (de) * | 2013-06-20 | 2014-12-24 | Andrej I. Shchedrin | Umsetzer einer Wechselspannung in eine Gleichspannung |
-
1993
- 1993-08-02 JP JP19121793A patent/JPH0746844A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009200053A (ja) * | 1999-12-14 | 2009-09-03 | Takion Co Ltd | 電源装置及びｌｅｄランプ装置 |
| JP4353667B2 (ja) * | 1999-12-14 | 2009-10-28 | 株式会社タキオン | Ｌｅｄランプ装置 |
| JP2011258589A (ja) * | 1999-12-14 | 2011-12-22 | Takion Co Ltd | Ｌｅｄランプ装置 |
| JP2015079764A (ja) * | 1999-12-14 | 2015-04-23 | 株式会社ナオコ | Ｌｅｄランプ装置 |
| JP2003111419A (ja) * | 2001-09-27 | 2003-04-11 | Toshiba Lighting & Technology Corp | 電源装置 |
| JP2003348773A (ja) * | 2002-03-19 | 2003-12-05 | Takion Co Ltd | マイクロ波送電法、マイクロ波受電装置及びｉｄタグシステム |
| JP2009004949A (ja) * | 2007-06-20 | 2009-01-08 | Renesas Technology Corp | 半導体集積回路、それを搭載したカードおよびその動作方法 |
| DE102013106444A1 (de) * | 2013-06-20 | 2014-12-24 | Andrej I. Shchedrin | Umsetzer einer Wechselspannung in eine Gleichspannung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5587894A (en) | Power source device | |
| JPH0746823A (ja) | 電力変換装置 | |
| JP4427667B2 (ja) | 多相式のスイッチングコンバータとその制御方法 | |
| JPH06197558A (ja) | 力率補正機能を有する電源回路 | |
| JPH0667181B2 (ja) | Ｄｃ／ｄｃコンバ−タ | |
| JP3286673B2 (ja) | 充電器用のコンバータ回路 | |
| JP3416950B2 (ja) | 単相整流装置 | |
| JPH0746844A (ja) | 電源装置 | |
| JP2690363B2 (ja) | 直流電源装置及びその直流電源装置を使用した放電灯点灯装置 | |
| JPH08308249A (ja) | 電源装置 | |
| US10158284B2 (en) | PFC with stacked half-bridges on DC side of rectifier | |
| JPH07327366A (ja) | 電源装置 | |
| JP2851912B2 (ja) | 電力変換装置 | |
| AU729687B2 (en) | Power supply | |
| JPH0746824A (ja) | 入力歪抑制回路 | |
| Kumar | Non-Cascading Structure for Wide Duty Cycle in Forward Converter | |
| Ghumman et al. | High Gain Interleaved Stacked Boost Converter | |
| JP3725378B2 (ja) | 単相昇降圧形高力率コンバータ | |
| Park et al. | The Bi-Directional Current-Fed Converter with Coupled-Inductor for ESS Application in LVDC | |
| JP6679042B2 (ja) | 充電器及び充放電器 | |
| JP3102985B2 (ja) | スイッチング電源装置 | |
| RU2206172C2 (ru) | Преобразователь трехфазного переменного напряжения в постоянное | |
| TW202145685A (zh) | 諧振切換式電源轉換器 | |
| JPS62147954A (ja) | 昇圧回路 | |
| SU1734177A1 (ru) | Преобразователь переменного напр жени в посто нное |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |