JPS61107418A - キ−装置 - Google Patents
キ−装置Info
- Publication number
- JPS61107418A JPS61107418A JP59229117A JP22911784A JPS61107418A JP S61107418 A JPS61107418 A JP S61107418A JP 59229117 A JP59229117 A JP 59229117A JP 22911784 A JP22911784 A JP 22911784A JP S61107418 A JPS61107418 A JP S61107418A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- line
- signal
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばマトリクス状にキースイッチが配さ
れたキー装置に関する。
れたキー装置に関する。
例えば実公昭５８−１２２５２号公報に示されるように
、水平方向に並ぶＮ本の信号線と垂直方向に並ぶＭ本の
信号線とを配置し、これらの交点にマトリクス状にスイ
ッチを設け、一方の信号線からタイミング信号を供給し
、他方の信号線からこのタイミング信号を取り出し、こ
のタイミング信号をデコードすることにより押されたキ
ーを判定するキー装置が知られている。
、水平方向に並ぶＮ本の信号線と垂直方向に並ぶＭ本の
信号線とを配置し、これらの交点にマトリクス状にスイ
ッチを設け、一方の信号線からタイミング信号を供給し
、他方の信号線からこのタイミング信号を取り出し、こ
のタイミング信号をデコードすることにより押されたキ
ーを判定するキー装置が知られている。
［発明が解決しようとする問題点］
この種のキー装置では、水平方向にＮ個、垂直方向にＭ
個配されたキースイッチに対して、（Ｎ＋Ｍ）本の入出
力線が必要であり、入出力線の数が多くなる欠点があっ
た。また、この種のキー装置は、キースイッチの多種押
しについては検出できないものであった。
個配されたキースイッチに対して、（Ｎ＋Ｍ）本の入出
力線が必要であり、入出力線の数が多くなる欠点があっ
た。また、この種のキー装置は、キースイッチの多種押
しについては検出できないものであった。
従ってこの発明の目的は、入出力線の本数が減少された
キー装置を提供することにある。
キー装置を提供することにある。
この発明の他の目的は、キースイッチの多種押しが検出
できるキー装置を提供することにある。
できるキー装置を提供することにある。
この発明は、１本毎に人力及び出力の切り換えがプログ
ラムで指定可能なＮ本の入出力線を有し、入出力線の夫
々の１木とそれ以外の入出力線の夫々との間にスイッチ
素子とダイオードの直列接続を挿入し、Ｎ本の入出力線
のうちの１本の入出力線にバイアスを与え、Ｎ本の入出
力線のうちの他の線のレベルを入力するようにしたキー
装置である。
ラムで指定可能なＮ本の入出力線を有し、入出力線の夫
々の１木とそれ以外の入出力線の夫々との間にスイッチ
素子とダイオードの直列接続を挿入し、Ｎ本の入出力線
のうちの１本の入出力線にバイアスを与え、Ｎ本の入出
力線のうちの他の線のレベルを入力するようにしたキー
装置である。
入出力線３Ａ〜３Ｄのうちの１本に順次バイアスを与え
、他の線のレベルを入力し、デコードする。各キースイ
ッチ１０〜３３には直列にダイオード２３〜３３が挿入
されている。このダイオード２３〜３３により信号が逆
方向に伝えられることが防止されると共に、電圧降下が
生じる。入出力線３Ａ〜３Ｄの出力は、所定値より高い
レベルのものがハイレベルとされ、所定値より低いレベ
ルのものがローレベルとされている。
、他の線のレベルを入力し、デコードする。各キースイ
ッチ１０〜３３には直列にダイオード２３〜３３が挿入
されている。このダイオード２３〜３３により信号が逆
方向に伝えられることが防止されると共に、電圧降下が
生じる。入出力線３Ａ〜３Ｄの出力は、所定値より高い
レベルのものがハイレベルとされ、所定値より低いレベ
ルのものがローレベルとされている。
以下、この発明の一実施例について図面を参照して説明
する。第１図において、１が１チツプのマイクロコンピ
ュータである。マイクロコンピュータ１から入出力ボー
ト２を介して入出力線３Ａ。
する。第１図において、１が１チツプのマイクロコンピ
ュータである。マイクロコンピュータ１から入出力ボー
ト２を介して入出力線３Ａ。
３Ｂ、３Ｃ，３Ｄが夫々導出される。入出力線３Ａ、３
Ｂ、３Ｄの夫々と接地間には、プルダウン抵抗４Ａ、４
Ｂ、４Ｃ，４Ｄが夫々接続される。
Ｂ、３Ｄの夫々と接地間には、プルダウン抵抗４Ａ、４
Ｂ、４Ｃ，４Ｄが夫々接続される。
入出力ボート２は、スレショルドアンプ５Ａ。
５Ｂ、５Ｃ，５Ｄとトライステート６Ａ、６Ｂ。
６Ｃ，６Ｄから構成されている。入出力綿３Ａに対して
スレショルドアンプ５Ａ及びトライステート６Ａが設け
られ、入出力線３Ｂに対してスレショルドアンプ５Ｂ及
びトライステート６Ｂが設けられ、入出力線３Ｃに対し
てスレショルドアンプ５Ｃ及びトライステート６Ｃが設
けられ、入出力線３Ｄに対してスレショルドアンプ５Ｄ
及びトライステート６Ｄが設けられる。この入出力ボー
ト２は、入出力線３Ａ〜３Ｄの夫々に対する入力及び出
力のボートの設定が夫々の入出力線３Ａ〜３Ｄ毎にプロ
グラムで指定可能である。出力ポートに設定されると、
トライステート６Ａ〜６Ｄを介して入出力線３Ａ〜３Ｄ
に順次ハイレベルの信号が伝えられる。入力ボートに設
定されると、トラ □“□゛イステート６Ａ〜６
Ｄハイピーダンス状態となり、入出力線３Ａ〜３Ｄから
の信号がスレショルドアンプ５Ａ〜５Ｄを介してマイク
ロコンピュータ１に取り込まれる。このように、この入
出力ボート２は、出力ポートに設定されたとき、ハイレ
ベルとローレベルの他にハイインピーダンス状態が指定
可能である。また、スレショルドアンプ５八〜５Ｄは、
スレショルド値ＶＴＭを有するアンプである。このスレ
ショルドアンプ５Ａ〜５Ｄからは、供給された信号レベ
ルがスレショルド値Ｖ７Ｈ以上の場合だけ出力が現われ
る。
スレショルドアンプ５Ａ及びトライステート６Ａが設け
られ、入出力線３Ｂに対してスレショルドアンプ５Ｂ及
びトライステート６Ｂが設けられ、入出力線３Ｃに対し
てスレショルドアンプ５Ｃ及びトライステート６Ｃが設
けられ、入出力線３Ｄに対してスレショルドアンプ５Ｄ
及びトライステート６Ｄが設けられる。この入出力ボー
ト２は、入出力線３Ａ〜３Ｄの夫々に対する入力及び出
力のボートの設定が夫々の入出力線３Ａ〜３Ｄ毎にプロ
グラムで指定可能である。出力ポートに設定されると、
トライステート６Ａ〜６Ｄを介して入出力線３Ａ〜３Ｄ
に順次ハイレベルの信号が伝えられる。入力ボートに設
定されると、トラ □“□゛イステート６Ａ〜６
Ｄハイピーダンス状態となり、入出力線３Ａ〜３Ｄから
の信号がスレショルドアンプ５Ａ〜５Ｄを介してマイク
ロコンピュータ１に取り込まれる。このように、この入
出力ボート２は、出力ポートに設定されたとき、ハイレ
ベルとローレベルの他にハイインピーダンス状態が指定
可能である。また、スレショルドアンプ５八〜５Ｄは、
スレショルド値ＶＴＭを有するアンプである。このスレ
ショルドアンプ５Ａ〜５Ｄからは、供給された信号レベ
ルがスレショルド値Ｖ７Ｈ以上の場合だけ出力が現われ
る。
入出力線３Ａ〜３Ｄがタイオード７八〜７Ｄのアノード
に夫々接続されると共に、入出力線３Ａ〜３Ｄの各々か
ら信号ｖＡ８Ａ〜８Ｄが導出される。
に夫々接続されると共に、入出力線３Ａ〜３Ｄの各々か
ら信号ｖＡ８Ａ〜８Ｄが導出される。
ダイオード７Ａ〜７Ｄの各々のカソードから信号線９Ａ
〜９Ｄが夫々導出される。
〜９Ｄが夫々導出される。
信号線８Ａと信号線９Ｂ、９Ｃ，９Ｄとの夫々の間に、
スイッチ１０とダイオード２２の直列接続、スイッチ１
１とダイオード２３の直列接続、スイッチ１２とダイオ
ード２４の直列接続が夫々挿入される。信号線８Ｂと信
号線９Ａ、９Ｂ、９Ｃ，９Ｄとの間に、スイッチ１３と
ダイオード２５の直列接続、スイッチ１４とダイオード
２６の直列接続、スイッチ１５とダイオード２７の直列
接続が夫々挿入される。信号線８Ｃと信号線９Ａ。
スイッチ１０とダイオード２２の直列接続、スイッチ１
１とダイオード２３の直列接続、スイッチ１２とダイオ
ード２４の直列接続が夫々挿入される。信号線８Ｂと信
号線９Ａ、９Ｂ、９Ｃ，９Ｄとの間に、スイッチ１３と
ダイオード２５の直列接続、スイッチ１４とダイオード
２６の直列接続、スイッチ１５とダイオード２７の直列
接続が夫々挿入される。信号線８Ｃと信号線９Ａ。
９Ｂ、９Ｄとの夫々の間に、スイッチ１６とダイオード
２８の直列接続、スイッチ１７とダイオード２９の直列
接続、スイッチ１８とダイオード３０の直列接続が夫々
挿入される。信号綿８Ｄと信号線９Ａ、９Ｂ、９Ｃとの
夫々の間に、スイッチ１９とダイオード３１の直列接続
、スイッチ２０とダイオード３２の直列接続、スイッチ
２１とダイオード３３の直列接続が夫々挿入される。
２８の直列接続、スイッチ１７とダイオード２９の直列
接続、スイッチ１８とダイオード３０の直列接続が夫々
挿入される。信号綿８Ｄと信号線９Ａ、９Ｂ、９Ｃとの
夫々の間に、スイッチ１９とダイオード３１の直列接続
、スイッチ２０とダイオード３２の直列接続、スイッチ
２１とダイオード３３の直列接続が夫々挿入される。
これらのスイッチ１０〜２１には、キースイッチとして
キーボードに例えばマトリクス状に配置される。
キーボードに例えばマトリクス状に配置される。
マイクロコンピュータ１からの指令により、入出力線３
Ａ〜３Ｄに対するボートが順次出力ボートの設定される
と共に、第２図に示すように、ハイレベル■１が入出力
線３Ａ〜３Ｄに順次伝えられる。ハイレベル■１は、例
えば、５■である。
Ａ〜３Ｄに対するボートが順次出力ボートの設定される
と共に、第２図に示すように、ハイレベル■１が入出力
線３Ａ〜３Ｄに順次伝えられる。ハイレベル■１は、例
えば、５■である。
出力ポートに設定されていない間は、トライステ−トロ
Ａ〜６Ｄがハイインピーダンス状態となり、入力ボート
に設定されている。ダイオード７Ａ〜７Ｄ及びダイオー
ド２２〜３３による電圧降下■、は、例えば０，７■で
ある。
Ａ〜６Ｄがハイインピーダンス状態となり、入力ボート
に設定されている。ダイオード７Ａ〜７Ｄ及びダイオー
ド２２〜３３による電圧降下■、は、例えば０，７■で
ある。
例えば、３つのスイッチ１３，１７．２０がオンされた
場合、入出力線３Ａ、３Ｂ、３Ｃ，３Ｄに対するボート
が時刻ｔ０〜１．．１２〜ｔ３、し、〜１．．１６〜ｔ
７で順次出力ポートに設定されると、入出力線３Ａ、３
Ｂ、３Ｃ，３Ｄのレベルが第３図Ａ、第３図Ｂ、第３図
Ｃ１第３図りに夫々示ずレベルとなる。
場合、入出力線３Ａ、３Ｂ、３Ｃ，３Ｄに対するボート
が時刻ｔ０〜１．．１２〜ｔ３、し、〜１．．１６〜ｔ
７で順次出力ポートに設定されると、入出力線３Ａ、３
Ｂ、３Ｃ，３Ｄのレベルが第３図Ａ、第３図Ｂ、第３図
Ｃ１第３図りに夫々示ずレベルとなる。
つまり、時刻ｔ０〜ｔ１で入出力線３Ａに対するボート
が出力ポートに設定されると、第３図Ａに示すように、
入出力線３Ａにハイレベルｖｌが伝えられる。スイッチ
１３がオンされているので、入出力線３Ａに伝えられた
信号はダイオード７Ａを介して信号線９Ａを伝わり、ダ
イオード２５を介して信号線８Ｂから入出力線３Ｂに伝
えられている。従って、入出力＆１３Ｂのレベルは、第
３図Ｂに示すように、■２となる。このレベル■２は、
ダイオード７Ａとダイオード２５による電圧降下のため
（Ｖｌ ２ＶＩＥ）例えば、３．６■である。
が出力ポートに設定されると、第３図Ａに示すように、
入出力線３Ａにハイレベルｖｌが伝えられる。スイッチ
１３がオンされているので、入出力線３Ａに伝えられた
信号はダイオード７Ａを介して信号線９Ａを伝わり、ダ
イオード２５を介して信号線８Ｂから入出力線３Ｂに伝
えられている。従って、入出力＆１３Ｂのレベルは、第
３図Ｂに示すように、■２となる。このレベル■２は、
ダイオード７Ａとダイオード２５による電圧降下のため
（Ｖｌ ２ＶＩＥ）例えば、３．６■である。
また、スイッチ１７がオンされているので、入出力線３
Ａから伝えられた信号が信号線８Ｂからダイオード７Ｂ
を介して信号線９Ｂを伝わり、ダイオード２９を介して
信号線８Ｃに伝えられ、入出力＆？ｆ３Ｃに伝えられる
。従って、入出力線３Ｃのレベルは、第３図Ｃに示すよ
うに■、となる。このレベル■３は、ダイオード７Ａ、
ダイオード２５による電圧降下と、ダイオード７Ｂ、ダ
イオード２９による電圧降下のため、（Ｖｌ ４■
ｗｔ）例えば２．２である。更にスイッチ２０がオンさ
れているので、入出力線３Ａから伝えられた信号が信号
線８．Ｂからダイオード７Ｂを介して信号線９Ｂを伝わ
り、ダイオード３２を介して信号線８Ｄに伝えられ、入
出力線３Ｄに伝えられる。
Ａから伝えられた信号が信号線８Ｂからダイオード７Ｂ
を介して信号線９Ｂを伝わり、ダイオード２９を介して
信号線８Ｃに伝えられ、入出力＆？ｆ３Ｃに伝えられる
。従って、入出力線３Ｃのレベルは、第３図Ｃに示すよ
うに■、となる。このレベル■３は、ダイオード７Ａ、
ダイオード２５による電圧降下と、ダイオード７Ｂ、ダ
イオード２９による電圧降下のため、（Ｖｌ ４■
ｗｔ）例えば２．２である。更にスイッチ２０がオンさ
れているので、入出力線３Ａから伝えられた信号が信号
線８．Ｂからダイオード７Ｂを介して信号線９Ｂを伝わ
り、ダイオード３２を介して信号線８Ｄに伝えられ、入
出力線３Ｄに伝えられる。
従って、入出力線３Ｄのレベルは、第３図りに示
２．１すように、■３となる。このレベル■３は
、ダイオード７Ａ、ダイオード２５による電圧降下と、
ダイオード７Ｂ、ダイオード３２による電圧降下のため
、（Ｖｌ ４Ｖａりである。
２．１すように、■３となる。このレベル■３は
、ダイオード７Ａ、ダイオード２５による電圧降下と、
ダイオード７Ｂ、ダイオード３２による電圧降下のため
、（Ｖｌ ４Ｖａりである。
スレショルドアンプ５Ａ〜５Ｄは、レベル（Ｖｌ４Ｖ、
ｌＥ）例えば２．２■とレベル（ｖ、 −２ＶＩＩＥ）
例えば３．６■との間にスレショルド値Ｖ７Ｈを有して
いる。レベル■３は（Ｖ ４ＶＢＥ）のレベル例えば
２．２■であるから、スレショルド値ＶＴＨ以下であり
、レベルＶ２は（Ｖｌ ２ＶＩＩり例えば３゜６■
であるからスレショルド値■ア８以上である。
ｌＥ）例えば２．２■とレベル（ｖ、 −２ＶＩＩＥ）
例えば３．６■との間にスレショルド値Ｖ７Ｈを有して
いる。レベル■３は（Ｖ ４ＶＢＥ）のレベル例えば
２．２■であるから、スレショルド値ＶＴＨ以下であり
、レベルＶ２は（Ｖｌ ２ＶＩＩり例えば３゜６■
であるからスレショルド値■ア８以上である。
従って、時刻ｔ０〜１．で入力ポートに設定されている
入出力線３Ｂ、３Ｃ，３Ｄの中で、スレショルド値ＶＴ
Ｈ以上のレベルの信号だけがスレショルドアンプ５Ｂ、
’ ５Ｃ，５Ｄを介してマイクロコンピュータｌに取り
込まれる。スレショルド値■ア□以上のレベルが伝えら
れているのは、第３図Ｂに示すように、レベル■２例え
ば３．６■が伝えられている入出力線３Ｂである。この
ため、入出力線３Ｂに伝えられた信号がスレショルドア
ンプ５Ｂを介してマイクロコンピュータ１に供給される
。
入出力線３Ｂ、３Ｃ，３Ｄの中で、スレショルド値ＶＴ
Ｈ以上のレベルの信号だけがスレショルドアンプ５Ｂ、
’ ５Ｃ，５Ｄを介してマイクロコンピュータｌに取り
込まれる。スレショルド値■ア□以上のレベルが伝えら
れているのは、第３図Ｂに示すように、レベル■２例え
ば３．６■が伝えられている入出力線３Ｂである。この
ため、入出力線３Ｂに伝えられた信号がスレショルドア
ンプ５Ｂを介してマイクロコンピュータ１に供給される
。
時刻ｔ２〜ｔ３で入出力線３Ｂに対するボートが出力ポ
ートに設定されると、第３図Ｂに示すように、入出力線
３Ｂにハイレベルｖ１が伝えられる。スイッチ１７がオ
ンされているので、入出力線３Ｂからの信号がダイオー
ド７Ｂを介して信号線９Ｂを伝わり、ダイオード２９を
介して信号線８Ｃを伝わり、入出力線３ｃに伝えられる
。従って、入出力線３Ｃのレベルは、第３図Ｃに示すよ
うに、Ｖ２となる。このレベルＶ２は、ダイオード７Ｂ
とダイオード２９による電圧降下のため（Ｖｌ ２
■ｍりである。また、スイッチ２ｏがオンされているの
で、入出力線３Ｂからの信号がダイオード７Ｂを介して
信号線９Ｂを伝わり、ダイオード３２を介して信号線８
Ｄを伝わり、入出力線３Ｄに伝えられる。従って、入出
力線３Ｄのレベルは、第３図りに示すように、Ｖ２とな
る。このレベル■２は、ダイオード７Ｂとダイオード３
２の電圧降下のため（Ｖ ＋ ２ Ｖ ａｔ）であ
る。入出力線３Ｂに伝えられた信号は、入出力線３Ａに
は伝えられない。従って入出力線３ＡのレベルはＯＶで
ある。
ートに設定されると、第３図Ｂに示すように、入出力線
３Ｂにハイレベルｖ１が伝えられる。スイッチ１７がオ
ンされているので、入出力線３Ｂからの信号がダイオー
ド７Ｂを介して信号線９Ｂを伝わり、ダイオード２９を
介して信号線８Ｃを伝わり、入出力線３ｃに伝えられる
。従って、入出力線３Ｃのレベルは、第３図Ｃに示すよ
うに、Ｖ２となる。このレベルＶ２は、ダイオード７Ｂ
とダイオード２９による電圧降下のため（Ｖｌ ２
■ｍりである。また、スイッチ２ｏがオンされているの
で、入出力線３Ｂからの信号がダイオード７Ｂを介して
信号線９Ｂを伝わり、ダイオード３２を介して信号線８
Ｄを伝わり、入出力線３Ｄに伝えられる。従って、入出
力線３Ｄのレベルは、第３図りに示すように、Ｖ２とな
る。このレベル■２は、ダイオード７Ｂとダイオード３
２の電圧降下のため（Ｖ ＋ ２ Ｖ ａｔ）であ
る。入出力線３Ｂに伝えられた信号は、入出力線３Ａに
は伝えられない。従って入出力線３ＡのレベルはＯＶで
ある。
時刻ｔ２〜ｔ３で人力ボートに設定されている入出力線
３Ａ、３Ｂ、３Ｃ，３Ｄの中で、スレショルド値ＶＴ１
４以上のレベルの信号だけがスレショルドアンプ５Ａ、
５Ｃ，５Ｄを介してマイクロコンピュータ１に取り込ま
れる。スレショルド値■アイ以上のレベルが伝えられて
いるのは、第３図Ｃ及び第３図りに示すように、レベル
ｖ２が伝えられている入出力線３０及び３Ｄである。こ
のため入出力線３Ｃ及び３Ｄに伝えられた信号がスレシ
ョルドアンプ５Ｃ及び５Ｄを介してマイクロコンピュー
タ１に供給される。
３Ａ、３Ｂ、３Ｃ，３Ｄの中で、スレショルド値ＶＴ１
４以上のレベルの信号だけがスレショルドアンプ５Ａ、
５Ｃ，５Ｄを介してマイクロコンピュータ１に取り込ま
れる。スレショルド値■アイ以上のレベルが伝えられて
いるのは、第３図Ｃ及び第３図りに示すように、レベル
ｖ２が伝えられている入出力線３０及び３Ｄである。こ
のため入出力線３Ｃ及び３Ｄに伝えられた信号がスレシ
ョルドアンプ５Ｃ及び５Ｄを介してマイクロコンピュー
タ１に供給される。
時刻ｔ４〜ｔ、で入出力ｖＡ３Ｃに対するポートが出力
ポートに設定されると、第３図Ｃに示すように、入出力
線３Ｃにハイレベル■１が伝えられる。信号！ｖＩ９Ｃ
に接続されたスイッチ１１，１４゜２１、は何れもオフ
している。このため、入出力線３Ｃに伝えられた信号は
、入出力線３Ａ、３Ｂ。
ポートに設定されると、第３図Ｃに示すように、入出力
線３Ｃにハイレベル■１が伝えられる。信号！ｖＩ９Ｃ
に接続されたスイッチ１１，１４゜２１、は何れもオフ
している。このため、入出力線３Ｃに伝えられた信号は
、入出力線３Ａ、３Ｂ。
３Ｄの何れにも伝えられない。従って、第３図Ａ、第３
図Ｂ、第３図りに示すように、入出力線３Ａ。
図Ｂ、第３図りに示すように、入出力線３Ａ。
３Ｂ、３Ｄのレベルは何れもＯ■である。
時刻も４〜ｔ、で入力ポートに設定されている入出力線
３Ａ、３Ｂ、３Ｄの中で、スレショルド値Ｖ７Ｈ以上の
ものはない。従って、マイクロコンピュータ１には、何
れの入出力線の信号も取り込まれない。
３Ａ、３Ｂ、３Ｄの中で、スレショルド値Ｖ７Ｈ以上の
ものはない。従って、マイクロコンピュータ１には、何
れの入出力線の信号も取り込まれない。
時刻ｔ、〜ｔ、で入出力線３Ｄに対するポートが出力ポ
ートに設定されると、第３図りに示すように、入出力線
線３ＤにハイレベルＶ１が伝えられる。信号線９Ｄに接
続されたスイッチ１２．１５．１８は何れもオフしてい
る。このため、入出力線３Ｄに伝えられた信号は、入出
力線３Ａ、３Ｂ、３Ｃの何れにも伝えられない。従って
、第３図Ａ、第３図Ｂ、第３図Ｃに示すように、入出力
＆’Ｘ３Ａ、３Ｂ、３Ｃのレベルは何れもＯ■である。
ートに設定されると、第３図りに示すように、入出力線
線３ＤにハイレベルＶ１が伝えられる。信号線９Ｄに接
続されたスイッチ１２．１５．１８は何れもオフしてい
る。このため、入出力線３Ｄに伝えられた信号は、入出
力線３Ａ、３Ｂ、３Ｃの何れにも伝えられない。従って
、第３図Ａ、第３図Ｂ、第３図Ｃに示すように、入出力
＆’Ｘ３Ａ、３Ｂ、３Ｃのレベルは何れもＯ■である。
時刻ｔ６〜ｔ７で人力ポートに設定されている入出力線
３Ａ、３Ｂ、３Ｃの中で、スレショルド値■アイ以上の
ものはない。従って、マイクロコンピュータ１には、何
れの入出力線の信号も取り込まれない。
３Ａ、３Ｂ、３Ｃの中で、スレショルド値■アイ以上の
ものはない。従って、マイクロコンピュータ１には、何
れの入出力線の信号も取り込まれない。
スレショルドアンプ５Ａ、５Ｂ、５Ｃ，５Ｄを介してマ
イクロコンピュータ１に供給される信号から、オンされ
ているスイッチが判断される。入出力ｖＡ３ Ａに対す
るポートが出力ポートに設定される時刻ｔ０〜ｔ１で、
信号線９Ａに接続されたスイッチ１３，１６．１９の中
でオンとされているスイッチはどれであるかが判断され
る。第３図において、時刻Ｌ０〜１．でマイクロコンピ
ュータ１に取り込まれるのは、入出力線３Ｂに伝えられ
た信号である。従って、オンされているスイッチは、信
号線９Ａと信号線８Ｂとの間に接続されたスイッチ１３
であると判断される。
イクロコンピュータ１に供給される信号から、オンされ
ているスイッチが判断される。入出力ｖＡ３ Ａに対す
るポートが出力ポートに設定される時刻ｔ０〜ｔ１で、
信号線９Ａに接続されたスイッチ１３，１６．１９の中
でオンとされているスイッチはどれであるかが判断され
る。第３図において、時刻Ｌ０〜１．でマイクロコンピ
ュータ１に取り込まれるのは、入出力線３Ｂに伝えられ
た信号である。従って、オンされているスイッチは、信
号線９Ａと信号線８Ｂとの間に接続されたスイッチ１３
であると判断される。
入出力線３Ｂに対するポートが出力ポートに設定される
時刻ｔ２〜ｔ３で、信号線９Ｂに接続されたスイッチ１
０，１７．２０の中でオンされているスイッチはどれで
あるかが判断される。第３図において、時刻ｔ２〜ｔ３
でマイクロコンピュータ１に取り込まれるのは、入出力
線３Ｃ及び３Ｄに伝えられた信号である。従ってオンさ
れているスイッチは、信号線９Ｂと信号線８Ｃ及び信号
′！ａ９Ｂと信号綿８Ｄとの間に接続されたスイッチ１
７及び２０であることが判断される。
時刻ｔ２〜ｔ３で、信号線９Ｂに接続されたスイッチ１
０，１７．２０の中でオンされているスイッチはどれで
あるかが判断される。第３図において、時刻ｔ２〜ｔ３
でマイクロコンピュータ１に取り込まれるのは、入出力
線３Ｃ及び３Ｄに伝えられた信号である。従ってオンさ
れているスイッチは、信号線９Ｂと信号線８Ｃ及び信号
′！ａ９Ｂと信号綿８Ｄとの間に接続されたスイッチ１
７及び２０であることが判断される。
入出力＆１３Ｃに対するポートが出力ポートに設定され
る時刻ｔ４〜ｔ、で、信号線９Ｃに接続されたスイッチ
１１，１４．２１の中でオンされているスイッチはどれ
であるかが判断される。第３図において、時刻ｔ４〜ｔ
、でマイクロコンピュータ１に取り込まれる信号はない
。したがって、信号線９Ｃに接続されたスイッチ１１，
１４．２１は何れもオフであると判断される。
る時刻ｔ４〜ｔ、で、信号線９Ｃに接続されたスイッチ
１１，１４．２１の中でオンされているスイッチはどれ
であるかが判断される。第３図において、時刻ｔ４〜ｔ
、でマイクロコンピュータ１に取り込まれる信号はない
。したがって、信号線９Ｃに接続されたスイッチ１１，
１４．２１は何れもオフであると判断される。
入出力線３Ｄに対するポートが出力ポートに設定される
時刻ｔ６〜ｔ、で、信号線９Ｄに接続されたスイッチ１
２，１５．１８の中でオンされているスイッチはどれで
あるかが判断される。第３図において、時刻ｔ６〜ｔ７
でマイクロコンピュータ１に取り込まれる信号はない。
時刻ｔ６〜ｔ、で、信号線９Ｄに接続されたスイッチ１
２，１５．１８の中でオンされているスイッチはどれで
あるかが判断される。第３図において、時刻ｔ６〜ｔ７
でマイクロコンピュータ１に取り込まれる信号はない。
従って、信号線９Ｄに接続されたスイッチ１２，１５．
１８は何れもオフであると判断される。
１８は何れもオフであると判断される。
第３図はこの発明の他の実施例である。この他の実施例
は、入出力ポート２による各入出力線３八〜３Ｄの入力
及び出力のポートの設定において、出力ポートを設定し
た場合に入出力線３Ａ〜３Ｄにローレベルが伝えられる
ようにしたものである。
は、入出力ポート２による各入出力線３八〜３Ｄの入力
及び出力のポートの設定において、出力ポートを設定し
た場合に入出力線３Ａ〜３Ｄにローレベルが伝えられる
ようにしたものである。
抵抗３４Ａ、３４Ｂ、３４Ｃ，３４Ｄはプルアンプ抵抗
である。入出力ボート２は、入力に対して０■〜２Ｖｓ
ｔがローレベルで、４■。以上がハイレベルとなるよう
に、入力信号に対してスレショルド値が設けられる。
である。入出力ボート２は、入力に対して０■〜２Ｖｓ
ｔがローレベルで、４■。以上がハイレベルとなるよう
に、入力信号に対してスレショルド値が設けられる。
上述の実施例において、ダイオード７Ａ〜７Ｄは、ダイ
オードを用いず、他の電圧降下素子を用いても良い。ま
た、ダイオード７Ａ〜７Ｄ及びダイオード２２〜３３と
して、ツェナーダイオードを用いても良い、ダイオード
７Ａ〜７Ｄの代わりに、スイッチ１０〜２１の各々とこ
のスイッチ１０〜２１の夫々に接続されたダイオード２
２〜３３の夫々との接続点の間に、ダイオードを直列に
挿入するようにしてもよい。
オードを用いず、他の電圧降下素子を用いても良い。ま
た、ダイオード７Ａ〜７Ｄ及びダイオード２２〜３３と
して、ツェナーダイオードを用いても良い、ダイオード
７Ａ〜７Ｄの代わりに、スイッチ１０〜２１の各々とこ
のスイッチ１０〜２１の夫々に接続されたダイオード２
２〜３３の夫々との接続点の間に、ダイオードを直列に
挿入するようにしてもよい。
、 この発明に依れば、１本毎に入力及び
出力の切り換えがプログラムで指定可能なＮ本の入出力
線を有し、これらの入出力線の夫々の１本とそれ以外の
入出力線の夫々との間にスイッチ素子とダイオードとの
直列接続が挿入され、順次Ｎ本の入出力線のうちの１本
の入出力線にバイアスが与えられ、Ｎ本の入出力線のう
ちの他の入出力線のレベルを入力し、デコードすること
により、押されたキーが判定される。従って、Ｎ本の入
出力線でＮ（Ｎ−１）個のキースイッチの判定を行うこ
とができ、下表に示されるように、従来のキー装置に比
べて入出力線の数を大幅に削減することができる。
出力の切り換えがプログラムで指定可能なＮ本の入出力
線を有し、これらの入出力線の夫々の１本とそれ以外の
入出力線の夫々との間にスイッチ素子とダイオードとの
直列接続が挿入され、順次Ｎ本の入出力線のうちの１本
の入出力線にバイアスが与えられ、Ｎ本の入出力線のう
ちの他の入出力線のレベルを入力し、デコードすること
により、押されたキーが判定される。従って、Ｎ本の入
出力線でＮ（Ｎ−１）個のキースイッチの判定を行うこ
とができ、下表に示されるように、従来のキー装置に比
べて入出力線の数を大幅に削減することができる。
また、この発明に依れば各キースイッチには、直列にダ
イオードが挿入されている。このダイオ 、。
イオードが挿入されている。このダイオ 、。
−ドにより、信号が逆方向に伝えられることが防止され
ると共に、電圧降下が生じる。入出力ボートは、入力信
号に対してスレショルド値を有していて、スレショルド
値以上の信号だけが／”％イレベルとして入力される。
ると共に、電圧降下が生じる。入出力ボートは、入力信
号に対してスレショルド値を有していて、スレショルド
値以上の信号だけが／”％イレベルとして入力される。
このため、誤検出が防止されると共に、全ての多種押し
についての検出を正しく行うことができる。
についての検出を正しく行うことができる。
第１図はこの発明の一実施例の接続図、第２図及び第３
図はこの発明の一実施例の説明に用いる波形図、第４図
はこの発明の他の実施例の接続図である。 １：マイクロコンピュータ、 ２−入出力ポート、１０
〜１８：スイッチ、７Ａ、７Ｂ、７Ｃ，７Ｄ。 ２２〜３３：ダイオード。
図はこの発明の一実施例の説明に用いる波形図、第４図
はこの発明の他の実施例の接続図である。 １：マイクロコンピュータ、 ２−入出力ポート、１０
〜１８：スイッチ、７Ａ、７Ｂ、７Ｃ，７Ｄ。 ２２〜３３：ダイオード。
Claims (1)
- １本毎に入力及び出力の切り換えがプログラムで指定可
能なＮ本の入出力線を有し、上記入力線の夫々の１本と
それ以外の入出力線の夫々との間にスイッチ素子とダイ
オードの直列接続を挿入し、順次上記Ｎ本の入出力線の
うちの１本の入出力線にバイアスを与え、上記Ｎ本の入
出力線のうちの他の入出力線のレベルを入力するように
したキー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229117A JPS61107418A (ja) | 1984-10-31 | 1984-10-31 | キ−装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229117A JPS61107418A (ja) | 1984-10-31 | 1984-10-31 | キ−装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107418A true JPS61107418A (ja) | 1986-05-26 |
Family
ID=16887010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59229117A Pending JPS61107418A (ja) | 1984-10-31 | 1984-10-31 | キ−装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107418A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990008998A1 (en) * | 1989-02-03 | 1990-08-09 | Fanuc Ltd | Matrix controller |
| WO2000039748A1 (en) * | 1998-12-29 | 2000-07-06 | Microsoft Corporation | Input device with multiplexed switches |
| JP2003536158A (ja) * | 2000-06-02 | 2003-12-02 | トムソン ライセンシング ソシエテ アノニム | パワーアップの間、互換性のないキーが選択されて入力されるのを防止する制御システム |
-
1984
- 1984-10-31 JP JP59229117A patent/JPS61107418A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990008998A1 (en) * | 1989-02-03 | 1990-08-09 | Fanuc Ltd | Matrix controller |
| WO2000039748A1 (en) * | 1998-12-29 | 2000-07-06 | Microsoft Corporation | Input device with multiplexed switches |
| US6232958B1 (en) | 1998-12-29 | 2001-05-15 | Microsoft Corporation | Input device with multiplexed switches |
| JP2003536158A (ja) * | 2000-06-02 | 2003-12-02 | トムソン ライセンシング ソシエテ アノニム | パワーアップの間、互換性のないキーが選択されて入力されるのを防止する制御システム |
| JP4766538B2 (ja) * | 2000-06-02 | 2011-09-07 | トムソン ライセンシング | パワーアップの間、互換性のないキーが選択されて入力されるのを防止する制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2096432A1 (en) | Maximum search circuit | |
| GB2081998A (en) | Muting circuits | |
| US5598110A (en) | Detector circuit for use with tri-state logic devices | |
| DE3684933D1 (de) | Adaptiver entzerrer. | |
| KR850000875A (ko) | 비데오 성분 상호 연결장치 | |
| JPS61107418A (ja) | キ−装置 | |
| IT1252002B (it) | Sistema di commutazione e controllo con quattro pannelli di video giochi | |
| JPH01117541A (ja) | バスファイト防止回路 | |
| JPS6481412A (en) | Input buffer circuit | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JPS62180643A (ja) | パルス伝送方式 | |
| JPS599473Y2 (ja) | 平衡形直流バス回路 | |
| JP2708497B2 (ja) | 電気部品の誤搭載検出装置 | |
| JPS57113145A (en) | Bit-correspondence processing system of flip-flop group | |
| JPS5779517A (en) | Heating device | |
| JPS5972243A (ja) | デジタルデ−タミユ−ト回路 | |
| JPS6481540A (en) | Reception signal switching device | |
| JPH01253345A (ja) | アラームインタフェース回路 | |
| JPS6476251A (en) | Data bus terminal equipment | |
| JPS57197920A (en) | Signal transferring circuit | |
| JPS57155647A (en) | Parity checking and parity generating circuit in combination | |
| JPS62128314A (ja) | キ−入力装置 | |
| JPS61251338A (ja) | 警報制御システム | |
| JPS57193182A (en) | Super signal inserting circuit | |
| JPH0334621A (ja) | プルアップ・プルダウン入力回路 |