JPS63190422A - 温度補償型出力バッファ - Google Patents

温度補償型出力バッファ

Info

Publication number
JPS63190422A
JPS63190422A JP62272914A JP27291487A JPS63190422A JP S63190422 A JPS63190422 A JP S63190422A JP 62272914 A JP62272914 A JP 62272914A JP 27291487 A JP27291487 A JP 27291487A JP S63190422 A JPS63190422 A JP S63190422A
Authority
JP
Japan
Prior art keywords
output
impedance
output buffer
temperature
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62272914A
Other languages
English (en)
Inventor
ランドール　アーネスト　バッチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ETA SYSTEMS Inc
Original Assignee
ETA SYSTEMS Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ETA SYSTEMS Inc filed Critical ETA SYSTEMS Inc
Publication of JPS63190422A publication Critical patent/JPS63190422A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は集積回路の出力バッファに関する。詳細には本
発明は温度補償型出力バッファであり、室温下において
も又液体窒素の低温下においても伝送ラインに対してイ
ンピーダンス整合結合として適合するものである。
［従来の技術］ ３状態（ｔｒｉ−ｓｔａｔｅ　）出力バッファは良く知
られた回路素子で一般的に集積回路上に形成されるもの
である。これらの出力バッファは集積回路上の主ロジッ
ク又は他の信号処理回路と素子の出力ビンとのインタフ
ェースとして使用される。その第３状態モードに駆動さ
れると出力バッファの出力端子における出力インピーダ
ンスは非常に高くなりその結果その出力端子が接続され
ている伝送ラインや出力素子を集積回路から電気的に絶
縁する。通常モードで動作する際には出力バッファの論
理状態は、出力バッファが出力ビンとのインタフェース
となっている信号処理回路によってＩｌｌ　ｔＩｌｌさ
れる。出力バッファはこれらのデータを出力素子が必要
とする１Ｍ度及び信号レベルにして信号伝達する。
既知の出力バッファは数個のトランジスタで構成された
出力段を有している。この種の出力バッファの出力イン
ピーダンスは本質的に出力段の出力インピーダンスに等
しい。一方この出力インピーダンスの抵抗値は比較的大
きな温度係数を持っておりそれはトランジスタの抵抗特
性がその動作時の周囲温度に対し非常に敏感であるため
である。
良く知られているように出力バッファからの出力信号を
伝送ライン又は出力素子に適切に結合するためには出力
バッファの出力インピーダンスを伝送ラインの特性イン
ピーダンスと一致させる必要がある。このことは一定温
度で動作するように設計された出力バッファにとっては
問題とはならないが、集積回路が例えばスーパーコンピ
ュータ内で使用されるいくつかの集積回路のように室温
で又、液体窒素に浸して使用されなければならない場合
には問題となる。出力段を構成するトランジスタが室温
で使用される場合に伝送ラインと整合するような出力イ
ンピーダンスを有するように選定されていたとすると、
液体窒素に浸された場合の出力段のインピーダンスは急
激に低下するであろう。その結果出力バッファと伝送ラ
インとのインピーダンス整合は許容できないものとなる
。
明らかに改良された出力バッファを特徴とする請求があ
る。特に集積回路の出力バッファで室温及び液体窒素の
温度でも伝送ラインとインピーダンス整合のとれたもの
に対する要望が強い。この出力バッファは当然比較的簡
単にかつ安価に製造できるものでなくてはならない。
［発明の要約］ 本発明は集積回路の出力バッファで第１の温度及び第２
の低温度の両方において、特性インピーダンスを有する
伝送ラインに対してインピーダンス整合がとれるように
なされたものである。出力バッファは１つの出力端子、
１つの出力段及び１つの補償抵抗器とで構成されている
。出力段は第１の湿度における第１の出力インピーダン
スと、第２の温度における第２のより低い出力インピー
ダンスとを有する。補償抵抗器の抵抗値のｉｉ係数は低
く、出力段を出力端子に結合している。
提出された実施例において出力段は複数個のＣＭＯＳト
ランジスタで構成されている。補償抵抗器は低い抵抗値
温度係数を有するポリシリコン材で製造することができ
る。記載されたひとつの実施例において、出力段と補償
抵抗器の合成した出力インピーダンスは第１及び第２温
度の両方において伝送ラインの特性インピーダンスの２
０％以内に入っている。
本発明による出力バッファは例えばスーパーコンピュー
タのように室温と液体窒素の７７°にの両方で作動しな
ければならない集積回路上で使用するのに良く適してい
る。補償抵抗器は集積回路上に製造工程において容易に
又安価に作ることができる。
［発明の実施例］ 第１図に本発明に基づく温度補償型出力バッファ１０を
示す。出力バッファ１０はひとつの集積回路上に製造さ
れる複数個の同様な出力バッファのうちの典型的なひと
つである。各々の出力バッファは集積回路上の出力ビン
を同じ集積回路上に形成された論理回路又はその他の回
路（図示せず）より与えられるデータ、および／または
制御信号に応じて駆動する。出力バッファ１０は伝送ラ
イン４０又はその他の出力素子に対して集積回路が室温
又は液体窒素内に浸された状態で作動する際に受動的に
インピーダンス整合をとることができる。
第１図に示された実施例において、出力バッファ１ｏは
０ＭＯ３３状態バッファであり、前段ドライバ１２、ド
ライバ又は出力段１４、それに補償抵抗器１６とで構成
されている。前段ドライバ１２はＰ−チャンネル　エン
ハンス型トランジスタＰ４−Ｐ８、ｎ−チャンネル　エ
ンハンス型トランジスタＮ４−Ｎ８それに抵抗１５１８
とで形成されている。出力段１４はＰ−チャンネル　エ
ンハンス型トランジスタＰ９及びｎ−チャンネルエンハ
ンス型トランジスタＮ９とで形成されている。トランジ
スタＰ９はソース２０、ゲート２２、それにドレイン２
４を有する。トランジスタＮ９はドレイン２６、ゲート
２８それにソース３０を有する。トランジスタＰ９およ
びＮ９のドレイン２４および２６はそれぞれノード３２
で互いに結合されている。トランジスタＰ９のソース２
０はトランジスタＰ４−Ｐ７のソースと同様に、第１の
給電端子２１から正側電位の電源を受電するように接続
されている。トランジス’ｊＮ９のソース３ｏおよびト
ランジスタＮ４、Ｎ５、Ｎ７、Ｎ８のソースは、例えば
接地２３のような負側電位の電源を受電するように接続
されている。
出力バッファ１０は３状態制御信号を３状態制御！ｌｌ
端子３４で受信し、データ信号をナータ端子３６で出力
バッファが接続されている論理回路から受信する。１０
に示されている３状態出力バッファの動作は良く知られ
ているものである。３状態制御信号が第１（例えば高）
論理状態を有するとき、出力バッファ１０はディスエイ
プルすなわち“第３状態化”されており、その結果出力
バッファは出力端子３８において非常に高い出力インピ
ーダンスを有する。従って出力バッファ１０および出力
端子３８とのインタフェースとなっている論理回路とは
、出力端子に接続されているすべての素子に対して接続
されていない。すなわち、フローティング状態になる。
３状態制御信号が第２（例えば低）論理状態を有すると
き、ノード３２における、従って出力端子３８における
出力信号の論理状態はデータ端子３６に供給されるデー
タ信号の状態によって制御される。例えば３状態制御信
号が第２論理状態にあるときには、出力端子３８はデー
・夕端子３６が低データ信号で駆動された時には低論理
状態にスイッチされ、データ信号が高論理状態になると
高論理状態にスイッチされる。
３状１ｆｆｌ　ｉｌｌ　ｌ信号及びデータ信号に応じて
前段ドライバ１２は、適切な駆動信号を出力段１４のト
ランジスタＰ９およびＮ９のゲート２２および２８にそ
れぞれ与える。出力段１４のトランジスタＰ９およびＮ
９は、寸法的に前段ドライバ１２で使用されているもの
より大きく作られており、Ｐ９およびＮ９に対して出力
バッファを出力素子とインターフェースするのに必要な
電流レベルを流れ込み（ｓｉｎｋ）または流れ出しく　
５ｏｕｒｃｅ）させる。前段ドライバ１２゛からトラン
ジスタＰ９およびＮ９に与えられる信号はまたこの寸法
のトランジスタを必要な速度で駆動するのに十分なレベ
ルのものである。
出力バッファ１ｏが第３状態化されていないときにはト
ランジスタＰ９およびＮ９の一方のみしか、どの時点を
とってもオン状態にはなっていない。高論理状態を出力
端子３８に作るためには、トランジスタＰ９をオンにス
イッチし、一方トランジスタＮ９をオフとする。第１電
源端子２１からの電流はトランジスタＰ９及び抵抗器１
６を通って出力端子３８に流れる。低論理状態を出力端
子３８に作るためには、トランジスタＰ９をオフにし一
方トランジスタＮ９をオンにする。電流は出力端子３８
から抵抗器１６とトランジスタＮ９とを通って接地２３
に流れ込む。
出力バッファ１ｏを有する集積回路がデータ処理装置（
例えばコンピュータ）内で使用されるときには、出力端
子３８はその出力信号を入力するように設計されたある
種の出力装置に結合される。
典型的にはこの結合は例えば第１図に４０で示すような
伝送ラインを介して行なわれる。伝送ライン４ｏの特徴
は特性インピーダンスを有することである。５０オーム
の特性インピーダンスを有する伝送ラインが一般的であ
り、この値は重囲１８ｍの後の部分でも例として引用さ
れる。良く知られているように出力バッファ１０からの
出力信号を伝送ライン４０に対して、パワー損失、タイ
ミングエラー、またはその他の有害な現象を起こすこと
なく好適に結合するためには、出力バッファ１０は出力
端子３８から見た出力インピーダンスとして、伝送ライ
ン４０の特性インピーダンスと等しい値を持たなければ
ならない。
前に説明したように、ときには、約２９３゛にの室温と
同様に液体窒素の７７°にでも作動できる集積回路を必
要とすることがある。しかしながら、補償抵抗器１６を
含まない出力バッファにおいてはその出力インピーダン
スはバッファの出力段の出力インピーダンスに等しくな
る。出力段１４の出力インピーダンスは、ノード３２で
わかるように、主にいずれかオン状態になっているトラ
ンジスタＰ９またはＮ９のゲート領１Ｂ！（図には分離
して示してはいない）のインピーダンスで決定される。
例えばＰ９およびＮ９のようなＣＭＯＳトランジスタの
ゲート領域は、シリコンのような半導体材料で作られて
おり、これらは比較的高い抵抗温度係数を有する。従っ
て、出力バッファ１４の抵抗温度係数は個々のトランジ
スタＰ９およびＮ９の抵抗温度係数に本質的に等しい。
トランジスタＰ９およびＮ９のゲート領域のインピーダ
ンスすなわち抵抗は、この領域を形成している半導体材
の長さに対する幅の比率の関数として定まる。例えばト
ランジスタＰ９およびＮ９が、ゲート領域の室温におけ
るインピーダンスが５０オームとなる寸法で製造されて
いたとすると、出力段１４の出力インピーダンスは集積
回路が液体窒素の温度７７°にで作動する際には約３０
オームまで減少する。この２１６°の温度降下に対して
、出力段１４の出力インピーダンスは、室温での値から
約２０オームすなわち４０．０％低下する。これは抵抗
調度係数として約０．０９３オーム／”Ｋとなる。液体
窒素の温度下での３０オームの出力インピーダンスを有
する出力バッファと、室温における５０オームの特性イ
ンピーダンスを有する伝送ライン４０との間のインピー
ダンス不整合は許容できるものではない。
これらのインピーダンス整合問題を解消するために本発
明では出力バッファ１４と出力端子３８との間に結合さ
れた補償抵抗器１６を用意１ノでいる。補償抵抗器１６
は抵抗温度係数が出力段１４に比較して小さいポリシリ
コンのような材料で作られている。従って出力バッファ
１４を形成するトランジスタＰ９およびＮ９のゲート領
域の寸法は補償抵抗器１６を含まない場合に比べて室温
でのインピーダンスがより低くなるように設計される。
従って、出力バッファ１０の出力インピーダンスの湿度
依存度は、補償抵抗器１６で構成される、出力インピー
ダンスの部分が比較的潤度に依存しないために、かなり
低減される。出力バッファ１０が液体窒素に浸されたと
きにトランジスタＰ９またはＮ９のゲート領域での抵抗
値の減少によって生じる出力バッファ１４のインピーダ
ンスの変動は全体の出力インピーダンスに比べて小さな
ものとなる。出力インピーダンスは、出力段１４の出力
インピーダンス（すなわちトランジスタＰ９またはＮ９
のうちいずれかオンとなっている方のゲート領域のイン
ピーダンス）と補償抵抗器１６のインピーダンスとの和
となる。
出力バッファ１０のひとつの実施例において補償抵抗器
１６はポリシリコン製で室温において３０オームの抵抗
値を有するように作られている。
ポリシリコンの多結晶質特性のためにその抵抗温度係数
はトランジスタＰ９およびＮ９のゲート領域のそれに比
べて比較的低いものとなる。その抵抗値はＶ温における
３０オームから液体窒素温度の７７°にで約２９オーム
に低下する。この抵抗値変化は２１６’の範囲で約１オ
ームすなわち３．３％である。これは抵抗温度係数とし
て約０．００５オーム／”Ｋである。
出力バッファ１０のこの実施例において、トランジスタ
Ｐ９およびＮ９のゲート領域は、室温において約３０オ
ームのインピーダンスを有するように寸法状めされてい
る。これらの素子のインピーダンスは、液体窒素温度の
７７′Ｋにおいて約１８オームに減少する。
湿度補償された出力バッファ１ｏの出力インピーダンス
は本質的に出力段１４の出力インピーダンスと、補償抵
抗器１６のインピーダンスの和に等しいから、出力バッ
ファは室温において６０オームの、また、液体窒素温度
７７゛Ｋにおいて４７オームの出力インピーダンスを有
することになる。
従って出力バッファ１ｏの出力インピーダンスは、全動
作温度範囲を通して伝送ライン４０の特性インピーダン
スの２０％以内に入っている。もつとも両方の温度にお
けるインピーダンス整合は完全ではないが、両方におい
てその整合度は許容できるものである。
本発明を好適な実施例を参照して説明したが本技術分野
に精通する技術者は、本発明の精神及び範囲から逸脱す
ることなくその形状及び細部の改変を行ない得ることが
理解できよう。
【図面の簡単な説明】
第１図は本発明に基づく３状態出力バッファの略図であ
る。 し符号の説明］ １０・・・出力バッファ １２・・・前段ドライバ １４・・・出力段 １６・・・補償抵抗器 ２１・・・正電源端子 ２３・・・接地端子 ３４．３６．３８・・・端子 ４０・・・伝送ライン

Claims (12)

    【特許請求の範囲】
  1. （１）第１の温度およびそれより低い第２の温度下で、
    前記第１の温度における特性インピーダンスを有する伝
    送ラインに対してインピーダンス整合された結合を行な
    うのに適した集積回路出力バッファであつて、 伝送ラインとの接続に適した出力端子と、 前記第１の温度における第１の出力インピーダンスと、
    前記第２の温度における第２のより低い出力インピーダ
    ンスとを有する出力段と、 低い抵抗値温度係数を有し前記出力段を前記出力端子に
    結合するための補償抵抗器装置と、を含むことを特徴と
    する前記集積回路出力バッファ。
  2. （２）前記出力バッファが複数個のトランジスタを含む
    ことを特徴とする特許請求の範囲第１項に記載の出力バ
    ッファ。
  3. （３）前記トランジスタがＣＭＯＳトランジスタを含む
    ことを特徴とする特許請求の範囲第２項に記載の出力バ
    ッファ。
  4. （４）前記補償抵抗器装置がポリシリコンで作られてい
    ることを特徴とする特許請求の範囲第１項に記載の出力
    バッファ。
  5. （５）前記出力段の出力インピーダンスと前記補償抵抗
    器装置のインピーダンスの和が、前記第１及び第２の温
    度の両方において、前記伝送ラインの特性インピーダン
    スの２０％以内に入つていることを特徴とする特許請求
    の範囲第１項に記載の出力バッファ。
  6. （６）前記バッファが３状態出力バッファを包含するこ
    とを特徴とする特許請求の範囲第１項に記載の出力バッ
    ファ。
  7. （７）第１の温度およびそれより低い第２の温度下で、
    前記第１の温度における特性インピーダンスを有する伝
    送ラインに対してインピーダンス整合された結合を行な
    うようにした集積回路出力バッファであつて、 伝送ラインとに結合されるようにした出力端子と、 前記伝送ラインの特性インピーダンスよりも小さな出力
    インピーダンスを有し抵抗値の温度係数に特徴のある出
    力段と、 前記伝送ラインの特性インピーダンスよりも小さな出力
    インピーダンスを有し比較的小さな抵抗値温度係数を特
    徴とし前記出力段と前記出力端子とを結合する補償抵抗
    器装置と を含むことを特徴とする前記集積回路出力バッファ。
  8. （８）前記出力段が複数個のトランジスタを含むことを
    特徴とする特許請求の範囲第７項に記載の集積回路。
  9. （９）前記トランジスタがＣＭＯＳトランジスタを含む
    ことを特徴とする特許請求の範囲第８項に記載の集積回
    路。
  10. （１０）前記補償抵抗器装置がポリシリコンで作られて
    いることを特徴とする特許請求の範囲第７項に記載の集
    積回路。
  11. （１１）前記出力段の出力インピーダンスと前記補償抵
    抗器装置のインピーダンスの和が、前記第１及び第２の
    温度の両方において、前記伝送ラインの特性インピーダ
    ンスの２０％以内に入つていることを特徴とする特許請
    求の範囲第７項に記載のの集積回路。
  12. （１２）前記出力バッファが３状態出力バッファを包含
    することを特徴とする特許請求の範囲第７項に記載の集
    積回路。
JP62272914A 1986-10-29 1987-10-28 温度補償型出力バッファ Pending JPS63190422A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/925,698 US4760292A (en) 1986-10-29 1986-10-29 Temperature compensated output buffer
US925698 1986-10-29

Publications (1)

Publication Number Publication Date
JPS63190422A true JPS63190422A (ja) 1988-08-08

Family

ID=25452105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62272914A Pending JPS63190422A (ja) 1986-10-29 1987-10-28 温度補償型出力バッファ

Country Status (5)

Country Link
US (1) US4760292A (ja)
EP (1) EP0266919A3 (ja)
JP (1) JPS63190422A (ja)
AU (1) AU593145B2 (ja)
CA (1) CA1285324C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359548A (ja) * 2001-05-31 2002-12-13 Hitachi Ltd 半導体集積回路

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161916A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体集積回路
US4804861A (en) * 1988-02-11 1989-02-14 Motorola, Inc. Multifunction onboard input/output termination
US4866308A (en) * 1988-04-11 1989-09-12 International Business Machines Corporation CMOS to GPI interface circuit
US4959563A (en) * 1988-06-29 1990-09-25 Texas Instruments Incorporated Adjustable low noise output circuit
US4924120A (en) * 1988-06-29 1990-05-08 Texas Instruments Incorporated Low noise output circuit
US4975598A (en) * 1988-12-21 1990-12-04 Intel Corporation Temperature, voltage, and process compensated output driver
US4980580A (en) * 1989-03-27 1990-12-25 Microelectronics And Computer Technology Corporation CMOS interconnection circuit
US5021684A (en) * 1989-11-09 1991-06-04 Intel Corporation Process, supply, temperature compensating CMOS output buffer
US5024993A (en) * 1990-05-02 1991-06-18 Microelectronics & Computer Technology Corporation Superconducting-semiconducting circuits, devices and systems
US5019728A (en) * 1990-09-10 1991-05-28 Ncr Corporation High speed CMOS backpanel transceiver
US5543746A (en) * 1993-06-08 1996-08-06 National Semiconductor Corp. Programmable CMOS current source having positive temperature coefficient
KR100302890B1 (ko) * 1993-06-08 2001-11-22 클라크 3세 존 엠. 프로그램가능한cmos버스및전송라인드라이버
EP0702859B1 (en) * 1993-06-08 1998-07-01 National Semiconductor Corporation Btl compatible cmos line driver
US5483184A (en) * 1993-06-08 1996-01-09 National Semiconductor Corporation Programmable CMOS bus and transmission line receiver
US5557223A (en) * 1993-06-08 1996-09-17 National Semiconductor Corporation CMOS bus and transmission line driver having compensated edge rate control
US5539341A (en) * 1993-06-08 1996-07-23 National Semiconductor Corporation CMOS bus and transmission line driver having programmable edge rate control
SE9400657D0 (sv) * 1994-02-25 1994-02-25 Ellemtel Utvecklings Ab En, en kontrollspänning alstrande, krets
US5818260A (en) * 1996-04-24 1998-10-06 National Semiconductor Corporation Transmission line driver having controllable rise and fall times with variable output low and minimal on/off delay
US6157215A (en) * 1998-06-29 2000-12-05 Lucent Technologies, Inc. Method and apparatus for controlling impedance
US6265893B1 (en) * 1998-09-29 2001-07-24 Intel Corporation Signal line drivers
DE20101605U1 (de) * 2001-01-31 2002-06-13 Ic Haus Gmbh Vorrichtung zum Bereitstellen eines Eingangssignals für eine ausgangsseitig fehlangepasste Leitung
JP3571013B2 (ja) * 2001-08-23 2004-09-29 エルピーダメモリ株式会社 半導体装置、その駆動方法及びその設定方法
US6687165B1 (en) 2002-12-26 2004-02-03 Micron Technology, Inc. Temperature-compensated output buffer circuit
US20070271060A1 (en) * 2006-05-22 2007-11-22 Terry Fletcher Buffer compensation activation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209713A (en) * 1975-07-18 1980-06-24 Tokyo Shibaura Electric Co., Ltd. Semiconductor integrated circuit device in which difficulties caused by parasitic transistors are eliminated
US4380707A (en) * 1980-05-16 1983-04-19 Motorola, Inc. Transistor-transistor logic input buffer circuit with power supply/temperature effects compensation circuit
JPS5737876A (en) * 1980-08-20 1982-03-02 Hitachi Ltd Semiconductor integrated circuit apparatus
JPS5913410A (ja) * 1982-07-14 1984-01-24 Matsushita Electric Ind Co Ltd 電力増幅器
JPS60174527A (ja) * 1984-02-21 1985-09-07 Nec Corp 論理回路
US4584492A (en) * 1984-08-06 1986-04-22 Intel Corporation Temperature and process stable MOS input buffer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359548A (ja) * 2001-05-31 2002-12-13 Hitachi Ltd 半導体集積回路

Also Published As

Publication number Publication date
CA1285324C (en) 1991-06-25
AU7975987A (en) 1988-05-05
EP0266919A2 (en) 1988-05-11
US4760292A (en) 1988-07-26
EP0266919A3 (en) 1989-08-30
AU593145B2 (en) 1990-02-01

Similar Documents

Publication Publication Date Title
JPS63190422A (ja) 温度補償型出力バッファ
US4680487A (en) Input/output port including auxiliary low-power transistors
US5017807A (en) Output buffer having capacitive drive shunt for reduced noise
US5034629A (en) Output control circuit for reducing through current in CMOS output buffer
US5304867A (en) CMOS input buffer with high speed and low power
US6459322B1 (en) Level adjustment circuit and data output circuit thereof
US5532630A (en) Receiver circuit with a bus-keeper feature
US4465945A (en) Tri-state CMOS driver having reduced gate delay
EP1239591B1 (en) Input circuit for an integrated circuit
JPH04233320A (ja) 状態遷移制御式の３安定出力バッファ
US6157215A (en) Method and apparatus for controlling impedance
US5880617A (en) Level conversion circuit and semiconductor integrated circuit
US4694201A (en) Current-saving CMOS input buffer
US5450356A (en) Programmable pull-up buffer
KR960006286B1 (ko) 출력 회로
US5600266A (en) Digital logic output buffer interface for different semiconductor technologies
US6043683A (en) Output pad circuit using control signal
US5227673A (en) Differential output buffer with feedback
US5801558A (en) Controlled transition time driver circuit
JPH0677804A (ja) 出力回路
US5880606A (en) Programmable driver circuit for multi-source buses
JPH0644794A (ja) 半導体記憶装置
JPH0278319A (ja) 半導体集積回路装置
JP3093410B2 (ja) オープンドレイン型出力回路
JPH09161486A (ja) 半導体集積回路装置