JPH11282401A

JPH11282401A - 平面表示装置

Info

Publication number: JPH11282401A
Application number: JP8414398A
Authority: JP
Inventors: Yoshiaki Sora; 良善紀楚
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-03-30
Filing date: 1998-03-30
Publication date: 1999-10-15

Abstract

(57)【要約】【課題】タイミング信号にノイズが加わることにより
発生する誤動作を、タイミング信号を複数入力すること
により回避、抑制することができる液晶表示装置を提供
することを目的とする。【解決手段】同一のタイミング信号を複数の経路を介
して入力し、これらの多数決を採って出力するか、或い
は、これらが不一致の場合に、直前のデータに置き換え
て出力することにより、ノイズを修復して正常に動作さ
せることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は平面表示装置に関す
る。より具体的には、本発明は、外部から供給される画
像データとタイミング信号とにより、表示パネルに表示
データを出力し表示する液晶表示装置などの平面表示装
置であって、このタイミング信号や内部の制御信号を複
数本の経路を介して伝送することにより、その内のいず
れかにノイズがのったとしても、正常に動作させること
ができる平面表示装置に関する。

【０００２】

【従来の技術】近年、液晶表示装置やプラズマディスプ
レイ装置などの各種の平面表示装置が急速に実用化され
つつある。これらの平面表示装置の多くは、一般に、表
示パネルと、データ処理回路と、駆動回路とからなる。

【０００３】液晶表示装置を例に挙げて説明すれば、液
晶表示装置は、液晶パネルとデータ処理回路とソースド
ライバとゲートドライバとからなる。これらのうちで、
データ処理回路は、外部から供給される画像データ信号
とタイミング信号とを受け取り、表示信号と制御信号と
を生成して各ドライバに供給する。ソースドライバは、
データ処理回路からの制御信号に基づき表示データをア
ナログ信号に変換し、液晶パネルに出力する。ゲートド
ライバは、データ処理回路からの制御信号に基づいて、
液晶パネルにアナログ信号を書き込むためのゲート信号
を生成し、液晶パネルに供給する。液晶パネルは、ソー
スドライバとゲートドライバからの信号により所定の画
像を表示する。

【０００４】ここで、外部からデータ処理回路に供給さ
れるタイミング信号は、通常、１種類あるいは複数種類
の信号であり、その入力配線の本数は１種類の信号につ
いて１本であった。また、データ処理回路からソースド
ライバやゲートドライバに供給される制御信号の入力配
線の本数も１種類の信号について１本であった。

【０００５】

【発明が解決しようとする課題】しかし、近年、平面表
示装置は、パネルサイズの大型化、高精細化、高速化が
進み、外部からデータ処理回路に供給される画像データ
やタイミング信号にノイズがのりやすくなってきてい
る。ここで、画像データにノイズが加わったとしても、
表示が異常となるのはノイズを拾ったデータ箇所だけで
ある。しかも、液晶表示装置などのように１／６０秒で
１画面を出力する平面表示装置では、よほど多くのノイ
ズを拾わない限り、人間の肉眼では画像の乱れを認識で
きない。

【０００６】しかしながら、タイミング信号にノイズが
加わった場合には、誤ったタイミングで制御信号が生成
されるので、本来の表示と異なった位置から画像表示が
始まるという誤動作が生ずる。また、データ処理回路か
ら駆動回路に供給される制御信号にもノイズがのりやす
く、同様の問題を生ずる場合が多い。

【０００７】本発明はかかる問題点に鑑みてなされたも
のである。すなわち、その目的は、タイミング信号や制
御信号にノイズが加わることにより発生する誤動作を、
これらの信号を複数経路を介して入力することにより回
避、抑制することができる平面表示装置を提供すること
にある。

【０００８】

【課題を解決するための手段】すなわち、本発明の平面
表示装置は、外部から供給される画像データとタイミン
グ信号とを入力し、表示データと制御信号とを生成する
データ処理回路と、前記制御信号に基づき前記表示デー
タを表示信号に変換し、出力する駆動回路と、前記表示
信号に基づき画像を表示する表示パネルと、を備え、前
記データ処理回路は、外部の同一の信号源から複数の異
なる経路を介して複数の信号を入力しひとつの出力信号
を生成するフィルタ部を有し、前記フィルタ部から出力
される前記出力信号を前記タイミング信号として用いる
ことを特徴とする。

【０００９】または、本発明の平面表示装置は、外部か
ら供給される画像データとタイミング信号とを入力し、
表示データと制御信号とを生成するデータ処理回路と、
前記制御信号に基づき前記表示データを表示信号に変換
し、出力するソース駆動回路と、前記表示信号に基づき
画像を表示する表示パネルと、を備え、前記駆動回路
は、前記データ処理回路の出力端から複数の異なる経路
を介して複数の信号を入力しひとつの出力信号を生成す
るフィルタ部を有し、前記フィルタ部から出力される前
記出力信号を前記制御信号として用いることを特徴とす
る。

【００１０】または、本発明の平面表示装置は、外部か
ら供給される画像データとタイミング信号とを入力し、
表示データと制御信号とを生成するデータ処理回路と、
前記制御信号に基づき前記表示データを表示信号に変換
し、出力するソース駆動回路と、前記制御信号に基づき
ゲート信号を出力するゲート駆動回路と、前記表示信号
と前記ゲート信号とに基づき画像を表示する表示パネル
と、を備え、前記ゲート駆動回路は、前記データ処理回
路の出力端から複数の異なる経路を介して複数の信号を
入力しひとつの出力信号を生成するフィルタ部を有し、
前記フィルタ部から出力される前記出力信号を前記制御
信号として用いることを特徴とする。

【００１１】ここで、前記フィルタ部は、前記複数の異
なる経路を介して入力した前記複数の信号どうしを比較
し、それらの多数決に基づいて前記出力信号のレベルを
決定することを特徴とする。

【００１２】または、前記フィルタ部は、前記複数の異
なる経路を介して入力した前記複数の信号どうしを入力
し、それらの多数決の結果を前記出力信号として出力す
る多数決回路を有することを特徴とする。

【００１３】さらに、前記複数の異なる経路は、３以上
の経路からなることが望ましい。

【００１４】一方、前記フィルタ部は、前記複数の異な
る経路を介して入力した前記複数の信号どうしを比較
し、一致している場合は、前記複数の信号のいずれかを
前記出力信号として出力し、不一致が生じた場合は、そ
の直前の前記出力信号を前記出力信号として出力するこ
とを特徴とする。

【００１５】または、前記フィルタ部は、前記出力信号
を保持するレジスタを具備し、前記複数の異なる経路を
介して入力した前記複数の信号どうしを比較して、それ
らが一致している場合には、前記入力した前記複数の信
号のいずれかを前記出力信号として出力するとともに前
記レジスタに保持信号として保持し、それらが一致して
いない場合には、前記レジスタに保持された前記保持信
号を前記出力信号として出力することを特徴とする。

【００１６】または、前記フィルタ部は、前記複数の異
なる経路を介して入力した前記複数の信号どうしを比較
する比較手段と、複数の入力を有し前記比較手段におけ
る前記比較の結果に応じて前記複数の入力のいずれかを
選択して出力する切替手段と、前記切替手段からの出力
を保持する保持手段と、を有し、前記比較手段における
前記比較の結果が一致の場合には、前記複数の信号のい
ずれかが前記切替手段により選択されて前記出力信号と
して出力されるとともに前記保持手段により保持信号と
して保持され、前記比較手段における前記比較の結果が
不一致の場合には、前記保持手段に保持された前記保持
信号が前記切替手段により選択されて前記出力信号とし
て出力されることを特徴とする。

【００１７】ここで、前記複数の異なる経路は、２つの
経路からなることが望ましい。

【００１８】

【発明の実施の形態】本発明によれば、外部からのタイ
ミング信号や内部での制御信号を複数の経路で入力する
ことにより、そのうちのいずれかの信号にノイズがのっ
たとしても、平面表示装置を正常に動作させることがで
きる。

【００１９】以下、図面を参照しつつ本発明の実施の形
態について説明する。

【００２０】図１は、本発明の実施の形態にかかる平面
表示装置の要部構成を表す概略図である。すなわち、同
図は、本発明の平面表示装置の一例としての液晶表示装
置を表す。本発明による液晶表示装置１０は、液晶パネ
ル１２と、データ処理回路部１４と、ソースドライバ１
６と、ゲートドライバ１８とを備える。データ処理回路
部１４は、外部から供給される画像データとタイミング
信号とを受け取り、表示データと各ドライバの制御信号
とを生成する。ソースドライバ１６は、データ処理回路
部１４から表示データと制御信号とを入力し、制御信号
に基づいて表示データを格納してアナログ信号に変換
し、液晶パネル１２に出力する。ゲートドライバ１８
は、データ処理回路部１４から制御信号を入力し、この
制御信号によりゲート信号を生成して液晶パネルに出力
する。このゲート信号は、液晶パネルにアナログ信号を
書き込むために用いられる。

【００２１】本発明によれば、例えば、データ処理回路
部１４は、外部の同一の信号源から異なる経路を介して
複数のタイミング信号を入力する。そして、この複数の
タイミング信号に基づいて、表示データと各ドライバの
制御信号とを作り出す。すなわち、本発明においては、
データ処理回路部１４に対して、２乃至３あるいはそれ
以上の入力経路を介して、同一の信号源からのタイミン
グ信号が入力される。このように、タイミング信号の入
力経路を複数とし、後に詳述するフィルタ部を経由させ
ることにより、いずれかの入力経路においてタイミング
信号にノイズが加わったとしても、本来のタイミング信
号を維持することが可能となる。

【００２２】すなわち、本発明の液晶表示装置における
データ処理回路部１４は、フィルタ部とデータ処理部と
からなるものとすることができる。ここで、フィルタ部
は、外部から複数の経路を介して入力されるタイミング
信号のノイズを除去する役割を有する。また、データ処
理部は、外部から入力される画像信号とフィルタ部から
出力されるタイミング信号とに基づき、表示データと各
ドライバを制御する制御信号を生成して出力する役割を
有する。

【００２３】一方、本発明によれば、データ処理回路部
１４からソースドライバ１６やゲートドライバ１８に供
給される制御信号についても、複数の異なる経路を介し
てそれぞれ入力させることができる。この場合にも、後
に詳述するフィルタ部をソースドライバ１６やゲートド
ライバ１８の初段に設けることにより、いずれかの入力
経路において制御信号にノイズが加わったとしても、本
来の制御信号を維持することが可能となる。

【００２４】まず、本発明の第１の実施の形態において
は、同一の信号源から３本以上の異なる経路を介してそ
れぞれ入力した信号を比較し、その多数決を採ることに
より、正常なタイミング信号あるいは制御信号を生成す
るフィルタを設ける。以下、このようなフィルタをデー
タ処理回路に適用した場合を例に挙げて説明する。

【００２５】図２は、本実施形態の平面表示装置におけ
るデータ処理回路部１４のフィルタ部の回路構成を例示
する概略図である。すなわち、同図に表したフィルタ部
２０は、入力端として、電源ＶＤＤとクロック信号ＣＬ
Ｋと３つのタイミング信号Ａ、Ｂ、及びＣがそれぞれ入
力される入力端を有する。タイミング信号Ａ、Ｂ、及び
Ｃは、外部の同一の信号源により出力され、それぞれ異
なる経路を介して入力されたタイミング信号である。一
方、同図のフィルタ部２０は、出力端において出力信号
ＯＰを出力する。出力信号ＯＰは、ノイズが除去された
タイミング信号であり、後段に設けられた図示しないデ
ータ処理部に入力される。

【００２６】これらの入力端と出力端との間には、フリ
ップフロップ２２、２４、２６が並列に設けられ、これ
らの出力はフルアダー２８に入力される。フルアダー２
８の出力はクロック信号とともに第４のフリップフロッ
プ３０に入力され、その出力が出力信号ＯＰとして出力
される。

【００２７】図２のフィルタ部２０における信号の流れ
を説明すると以下の如くである。

【００２８】外部から異なる経路を介して入力されたタ
イミング信号Ａ、Ｂ及びＣは、フリップフロップ２２、
２４、及び２６にそれぞれラッチされた後、フルアダー
２８に入力される。フルアダー２８のＳ１出力は、フリ
ップフロップ３０においてラッチされ、タイミング信号
ＯＰとして図示しないデータ処理部に出力される。

【００２９】図３は、フルアダー２８の構成を例示する
概略回路図である。フルアダー２８は、入力された３つ
の信号ＦＡ、ＦＢ、及びＦＣのハイレベル（Ｈレベル）
を数え、その結果に基づいて２ビットのバイナリ信号Ｓ
１、Ｓ０を生成し、それぞれ出力する。同図に例示した
具体例においては、フルアダー２８は、４つのＡＮＤゲ
ートと２つのＯＲゲートと２つのＮＯＲゲートとにより
構成されている。

【００３０】フルアダー２８の動作を説明すると以下の
如くである。すなわち、全ての入力ＦＡ〜ＦＣがＨレベ
ルである時には、出力信号Ｓ１及びＳ０は、いずれも”
１”となる。また、３つの入力信号のうちの２つがＨレ
ベルである時には、Ｓ１＝”１”、Ｓ０＝”０”とな
る。同様に、３つの入力信号のうちの１つのみがＨレベ
ルの時は、Ｓ１＝”０”、Ｓ０＝”１”となる。また、
３の入力信号が全てローレベル（Ｌレベル）すなわち”
０”の時は、Ｓ１＝”０”、Ｓ０＝”０”となる。

【００３１】つまり、フルアダー２８の出力Ｓ１は、３
つのタイミング信号のうちでＨレベルが２つ以上ある時
に”１”すなわちＨレベルとなり、３つのタイミング信
号のうちでＨレベルが１つ以下（すなわちＬレベルが２
つ以上）の場合は”０”すなわちＬレベルとなる。この
ように、フルアダー２８は、３つの入力信号に基づく多
数決の結果をＳ１に出力する。

【００３２】図４は、フィルタ部２０の動作の一例を表
すタイミング図である。すなわち、同図においては、
０．１マイクロ秒の周期のクロック信号ＣＬＫととも
に、タイミング信号Ａ、Ｂ、及びＣとして、パルス幅
０．４マイクロ秒のパルス１と、幅０．５マイクロ秒の
パルス２と、幅０．４マイクロ秒のパルス３が順次入力
した場合を例示した。また、同図においては、フリップ
フロップ２２〜２６の出力２２Ｑ、２４Ｑ、２６Ｑと、
フルアダー２８のＳ１出力２８Ｓ１と、フィルタ部の出
力信号ＯＰの波形がそれぞれ表されている。

【００３３】まず、パルス１についてみると、ノイズは
混入されず、フリップフロップ２２〜２６からはいずれ
も同一の信号が入力され、ラッチされて１周期遅れた信
号としてそれぞれフリップフロップから出力される。こ
れらの信号は、フルアダー２８により多数決が採られた
後にフリップフロップ３０によりラッチされ、さらに１
周期遅れたパルス出力Ｏ１が得られる。

【００３４】次に、入力パルス２についてみると、入力
信号Ｃにおいてノイズが混入し、２周期に渡ってＬレベ
ルに低下している部分がある。そして、このノイズが混
入した信号Ｃは、他の正常な２つの信号と共に、フルア
ダー２８に入力され、多数決が採られて正常なタイミン
グ信号が出力Ｏ２として得られている。

【００３５】次に、入力パルス２と３との間についてみ
ると、入力信号Ａにおいてノイズが混入した結果、１周
期に渡ってＨレベルとなっている部分がある。しかし、
フルアダー２８において、他の正常なタイミング信号と
の多数決が採られた結果、出力信号ＯＰは、正常なＬレ
ベルとなっている。

【００３６】また、入力パルス３についても、入力信号
Ｂにおいてノイズが混入しているが、フルアダー２８に
おいて、他の正常な入力信号との多数決が採られた結果
として、正常なタイミング信号Ｏ３が得られている。

【００３７】以上説明したように、この実施例によれ
ば、３つのタイミング信号Ａ、Ｂ、及びＣのうちのいず
れか１つがノイズを拾ったとしても、他の２つのタイミ
ング信号が正常である限り、多数決の結果としてその正
常なタイミング信号に対応する出力信号ＯＰがデータ処
理部に出力されることとなり、出力画像はノイズの影響
を受けることがなくなる。

【００３８】なお、以上説明したフィルタ部は、平面表
示装置のソースドライバやゲートドライバにも同様に設
けて同様の効果を得ることができる。すなわち、データ
処理回路部１４の制御信号の出力端から複数の異なる経
路を介して複数の制御信号をフィルタ部に入力させ、前
述と同様の動作によりノイズが除去された制御信号を得
ることができる。例えば、液晶表示装置の場合を例に挙
げると、ソースドライバ１６やゲートドライバ１８は、
液晶表示パネル上に集積化され、樹脂フィルム状に印刷
された配線パターンやＰＣＢ（print-circuit board ）
を介してデータ処理回路部１４と接続されている場合が
多い。このような場合に、データ処理回路部１４から各
ドライバに供給される制御信号に対してノイズが混入し
やすいという問題があった。これに対して、本発明によ
れば、この制御信号の経路において混入したノイズを除
去することができる。

【００３９】次に、本発明の第２の実施の形態について
説明する。本実施形態においては、２本の経路からそれ
ぞれ入力したタイミング信号を比較し、ノイズにより不
一致が生じた場合に、その直前のデータに置き換えるこ
とによりノイズ箇所を修復する。

【００４０】図５は、本発明の第２実施形態にかかる平
面表示装置のフィルタ部の構成を例示する概略回路図で
ある。すなわち、同図に表したフィルタ部５０は、入力
端として、電源ＶＤＤとクロック信号ＣＬＫと２つのタ
イミング信号Ａ、及びＢがそれぞれ入力される入力端を
有する。タイミング信号Ａ、及びＢは、外部の同一の信
号源から出力され、それぞれ異なる経路で入力されたタ
イミング信号である。一方、同図のフィルタ部５０は、
出力端において出力信号ＯＰを出力する。出力信号ＯＰ
は、ノイズが除去されたタイミング信号であり、後段に
設けられた図示しないデータ処理部に入力される。

【００４１】これらの入力端と出力端との間には、フリ
ップフロップ５２、５４が並列に設けられ、その後段に
は、排他的論理和（ＸＯＲ）ゲート５６、マルチプレク
サ５８、６０及びフリップフロップ６２、６４が設けら
れている。

【００４２】フリップフロップ５２、５４の出力は、マ
ルチプレクサ５８、６０の制御入力端Ｓに接続されてい
る。また、マルチプレクサ５８、６０は、それぞれ２つ
の信号入力端ＭＡ、ＭＢと、ひとつの出力端Ｙとを有
し、制御入力に入力された制御信号のレベルに応じて入
力端ＭＡ、ＭＢのうちのいずれかを選択して出力端Ｙに
出力する。

【００４３】マルチプレクサ５８、６０の出力は、それ
ぞれフリップフロップ６２、６４に入力され、これらの
うちのフリップフロップ６２の出力信号ＯＰが図示しな
いデータ処理部に入力される。

【００４４】図５のフィルタ部５０の動作について説明
すると以下の如くである。まず、外部から入力されたタ
イミング信号Ａ及びＢは、フリップフロップ５２、５４
でそれぞれラッチされた後、ＸＯＲゲート５６に入力さ
れて比較される。ここで、タイミング信号ＡとＢとが一
致している場合、すなわちノイズがのっていない場合
は、ＸＯＲゲート５６はＬレベルを出力する。

【００４５】ＸＯＲゲート５６からのＬレベルの出力信
号がマルチプレクサ５８、６０の制御入力Ｓに入力され
ると、マルチプレクサ５８は、その入力端ＭＡ及びＭＢ
のうちのＭＢを選択して出力する。すなわち、タイミン
グ信号Ａがマルチプレクサ５８により選択され、フリッ
プフロップ６２においてラッチされ、出力信号ＯＰとし
て出力される。また、この時に、マルチプレクサ６０に
よってもタイミング信号Ａが選択され、フリップフロッ
プ６４にラッチされる。さらに、このラッチされた信号
は、マルチプレクサ５８、６０の入力端ＭＡに帰還入力
されている。

【００４６】次に、タイミング信号ＡとＢとが一致して
いない場合、すなわちＡとＢのいずれかにノイズがのっ
ている場合について説明する。この場合には、ＸＯＲゲ
ート５６はＨレベルを出力する。すると、マルチプレク
サ５８は入力端ＭＡを選択し、その信号がフリップフロ
ップ６２によりラッチされ、出力される。ここで、マル
チプレクサ５８の入力端ＭＡに入力されている信号は、
前述したように、タイミング信号Ａ、Ｂが一致している
時に、マルチプレクサ６０により選択され、フリップフ
ロップ６４でラッチされた信号である。すなわち、この
信号はＡとＢとが不一致となる直前のタイミング信号Ａ
である。ここで、フリップフロップ６４の出力は、マル
チプレクサ６０に帰還がかけられていて、タイミング信
号Ａ、Ｂが不一致の間保持される。

【００４７】図６は、フィルタ部５０の動作を例示した
タイミング図である。すなわち、同図においては、０．
１マイクロ秒の周期のクロック信号ＣＬＫとともに、タ
イミング信号Ａ、及びＢとして、パルス幅がそれぞれ
０．４マイクロ秒のパルス１〜４が順次入力した場合を
例示した。また、同図においては、フリップフロップ５
２、５４の出力５２Ｑ、５４Ｑと、ＸＯＲゲート５６の
出力５６Ｏと、マルチプレクサ５８、６０の出力５８
Ｙ、６０Ｙと、フィルタ部の出力ＯＰの波形もあわせて
示した。

【００４８】まず、パルス１についてみると、ノイズは
混入されておらず、フリップフロップ５２と５４とにそ
れぞれラッチされて１周期遅れて出力される。この場合
には、ＸＯＲゲート５６の出力は、Ｌレベルのままであ
り、マルチプレクサ５８のＭＡに入力された信号が選択
されてフリップフロップ６２によりラッチされ、さらに
１周期遅れて出力Ｏ１が得られる。

【００４９】次に、入力パルス２についてみると、入力
信号Ｂにおいてノイズが混入し、２周期に渡ってＬレベ
ルに低下している。これに対応して、フリップフロップ
５４の出力５４ＱにもＬレベルが表れている。そして、
これらの信号が入力されたＸＯＲゲートの出力５６Ｏに
おいても、２周期に渡ってＨレベルが出力される。この
期間中は、その直前にフリップフロップ６４がラッチし
たＨレベルがマルチプレクサ５８と６０とにそれぞれ帰
還されて、マルチプレクサ５８からは外部に出力され、
マルチプレクサ６０からは再びフリップフロップ６４に
入力される。その結果として、出力信号ＯＰにおいて
は、ノイズ箇所が修復され、正常なパルスＯ２が得られ
ている。

【００５０】次に、入力パルス２と３との間についてみ
ると、入力信号Ａにおいてノイズが混入した結果、１周
期に渡ってＨレベルとなっている部分がある。しかし、
この場合にも、その直前にフリップフロップ６４がラッ
チしたＬレベルがマルチプレクサ５８と６０とにそれぞ
れ帰還されて出力される。その結果として、出力信号Ｏ
Ｐにおいては、正常なＬレベルが得られている。

【００５１】また、入力パルス３についてみると、入力
信号Ｂにおいてノイズが混入した結果、２周期に渡って
Ｌレベルとなっている部分がある。しかし、この場合に
も、その直前にフリップフロップ６４がラッチしたＨレ
ベルがマルチプレクサ５８と６０とにそれぞれ帰還され
て出力される。その結果として、出力信号ＯＰにおいて
は、正常なＬレベルが得られている。

【００５２】同様に、入力パルス４においても、入力信
号４に見られるＬレベルのノイズは、修復され、正常な
出力パルスＯ４が出力信号ＯＰとして得られている。

【００５３】以上説明したように、本実施形態によれ
ば、２つのタイミング信号Ａ、Ｂのいずれかにノイズが
のったとしても、フリップフロップ６４に保持されてい
るノイズがのる直前のタイミング信号を出力することに
より、ノイズが修復され、正常なタイミング信号を得る
ことができる。特に、本実施形態の場合には、外部から
のタイミング信号の入力経路が２本で済む。従って、配
線数を低減することができるという効果も得られる。

【００５４】なお、前述した第２実施形態のフィルタ部
も、平面表示装置のソースドライバやゲートドライバに
設けて同様の効果を得ることができる。すなわち、デー
タ処理回路部１４の制御信号の出力端から複数の異なる
経路を介して複数の制御信号をフィルタ部に入力させ、
前述のような動作によりノイズが修復された制御信号を
得ることができる。

【００５５】以上、具体例を参照しつつ本発明の実施の
形態について説明した。しかし、本発明はこれらの具体
例に限定されるものではない。例えば、前述した第１実
施形態においては、３つの入力経路に基づく多数決を採
る場合について例示した。しかし、タイミング信号の入
力経路は、３本に限定されず、４本或いはそれ以上であ
っても良い。ここで、多数決の結果を容易に決定するた
めには、入力経路を奇数本とすることが望ましい。ま
た、タイミング信号の伝送は、伝送途中で互いに位相を
１８０°異ならしめておくことにより、不要ふく射を抑
えることができる。

【００５６】また、これらの多数決を決定するフルアダ
ーの構成も、図３に例示した具体例に限定されるもので
はない。すなわち、複数の入力に対してその多数決を決
定することができる回路であれば同様に用いて同様の効
果を得ることができる。

【００５７】一方、前述した第２実施形態に関しても、
複数の入力を比較し、それらが異なる場合に、その直前
の信号レベルを出力することができる回路であれば同様
に用いて同様の効果を得ることができる。

【００５８】

【発明の効果】以上説明したように本発明によれば、簡
略な構成によりタイミング信号や制御信号にのったノイ
ズを極めて効果的に除去することが可能となる。その結
果として、ノイズによる平面表示装置の誤動作を抑制、
回避することができ、画像表示動作の信頼性を高めるこ
とができる。

【００５９】また、本発明によれば、従来は平面表示装
置を使用することができなかったようなノイズが多い環
境のもとでも安定して動作させることができる。すなわ
ち、平面表示装置の信頼性を向上させ、その応用範囲を
広げることができる。

【００６０】さらに、本発明によれば、データ処理回路
から各駆動回路に供給される制御信号に対するノイズを
極めて効果的に除去することができる。従って、これら
の各回路の距離を離し、または配線のシールドを簡略化
して構成することができる。その結果として、各種の平
面表示装置の設計の自由度が増し、従来よりも多用な要
求に応じた形態の平面表示装置を実現することができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかる液晶表示装置の要
部構成を表す概略図である。

【図２】本実施形態におけるデータ処理回路部１４のフ
ィルタ部の回路構成を例示する概略図である。

【図３】フルアダー２８の構成を例示する概略回路図で
ある。

【図４】フィルタ部２０の動作の一例を表すタイミング
図である。

【図５】本発明の第２実施形態にかかる液晶表示装置の
フィルタ部の構成を例示する概略回路図である。

【図６】フィルタ部５０の動作を例示したタイミング図
である。

【符号の説明】

１０液晶表示装置１２液晶パネル１４データ処理回路１６ソースドライバ１８ゲートドライバ２０フィルタ部２２〜２６、３０フリップフロップ２８フルアダー５０フィルタ部５２、５４、６２、６４フリップフロップ５６ＸＯＲゲート５８、６０マルチプレクサ

Claims

【特許請求の範囲】

【請求項１】外部から供給される画像データとタイミン
グ信号とを入力し、表示データと制御信号とを生成する
データ処理回路と、前記制御信号に基づき前記表示データを表示信号に変換
し、出力する駆動回路と、前記表示信号に基づき画像を表示する表示パネルと、を備え、前記データ処理回路は、外部の同一の信号源から複数の
異なる経路を介して複数の信号を入力しひとつの出力信
号を生成するフィルタ部を有し、前記フィルタ部から出
力される前記出力信号を前記タイミング信号として用い
ることを特徴とする平面表示装置。
【請求項２】外部から供給される画像データとタイミン
グ信号とを入力し、表示データと制御信号とを生成する
データ処理回路と、前記制御信号に基づき前記表示データを表示信号に変換
し、出力するソース駆動回路と、前記表示信号に基づき画像を表示する表示パネルと、を備え、前記駆動回路は、前記データ処理回路の出力端から複数
の異なる経路を介して複数の信号を入力しひとつの出力
信号を生成するフィルタ部を有し、前記フィルタ部から
出力される前記出力信号を前記制御信号として用いるこ
とを特徴とする平面表示装置。
【請求項３】外部から供給される画像データとタイミン
グ信号とを入力し、表示データと制御信号とを生成する
データ処理回路と、前記制御信号に基づき前記表示データを表示信号に変換
し、出力するソース駆動回路と、前記制御信号に基づきゲート信号を出力するゲート駆動
回路と、前記表示信号と前記ゲート信号とに基づき画像を表示す
る表示パネルと、を備え、前記ゲート駆動回路は、前記データ処理回路の出力端か
ら複数の異なる経路を介して複数の信号を入力しひとつ
の出力信号を生成するフィルタ部を有し、前記フィルタ
部から出力される前記出力信号を前記制御信号として用
いることを特徴とする平面表示装置。
【請求項４】前記フィルタ部は、前記複数の異なる経路
を介して入力した前記複数の信号どうしを比較し、それ
らの多数決に基づいて前記出力信号のレベルを決定する
ことを特徴とする請求項１〜３のいずれか１つに記載の
平面表示装置。
【請求項５】前記フィルタ部は、前記複数の異なる経路
を介して入力した前記複数の信号どうしを入力し、それ
らの多数決の結果を前記出力信号として出力する多数決
回路を有することを特徴とする請求項１〜３のいずれか
１つに記載の平面表示装置。
【請求項６】前記複数の異なる経路は、３以上の経路か
らなることを特徴とする請求項４または５に記載の平面
表示装置。
【請求項７】前記フィルタ部は、前記複数の異なる経路
を介して入力した前記複数の信号どうしを比較し、一致
している場合は、前記複数の信号のいずれかを前記出力
信号として出力し、不一致が生じた場合は、その直前の
前記出力信号を前記出力信号として出力することを特徴
とする請求項１〜３のいずれか１つに記載の平面表示装
置。
【請求項８】前記フィルタ部は、前記出力信号を保持す
るレジスタを具備し、前記複数の異なる経路を介して入力した前記複数の信号
どうしを比較して、それらが一致している場合には、前
記入力した前記複数の信号のいずれかを前記出力信号と
して出力するとともに前記レジスタに保持信号として保
持し、それらが一致していない場合には、前記レジスタ
に保持された前記保持信号を前記出力信号として出力す
ることを特徴とする請求項１〜３のいずれか１つに記載
の平面表示装置。
【請求項９】前記フィルタ部は、前記複数の異なる経路を介して入力した前記複数の信号
どうしを比較する比較手段と、複数の入力を有し前記比較手段における前記比較の結果
に応じて前記複数の入力のいずれかを選択して出力する
切替手段と、前記切替手段からの出力を保持する保持手段と、を有し、前記比較手段における前記比較の結果が一致の場合に
は、前記複数の信号のいずれかが前記切替手段により選
択されて前記出力信号として出力されるとともに前記保
持手段により保持信号として保持され、前記比較手段における前記比較の結果が不一致の場合に
は、前記保持手段に保持された前記保持信号が前記切替
手段により選択されて前記出力信号として出力されるこ
とを特徴とする請求項１〜３のいずれか１つに記載の平
面表示装置。
【請求項１０】前記複数の異なる経路は、２つの経路か
らなることを特徴とする請求項７〜９のいずれか１つに
記載の平面表示装置。